CN108701478B - 存储设备、信息处理装置和存储设备控制方法 - Google Patents

存储设备、信息处理装置和存储设备控制方法 Download PDF

Info

Publication number
CN108701478B
CN108701478B CN201780015036.9A CN201780015036A CN108701478B CN 108701478 B CN108701478 B CN 108701478B CN 201780015036 A CN201780015036 A CN 201780015036A CN 108701478 B CN108701478 B CN 108701478B
Authority
CN
China
Prior art keywords
cell
signal
read
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780015036.9A
Other languages
English (en)
Other versions
CN108701478A (zh
Inventor
铃木哲广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN108701478A publication Critical patent/CN108701478A/zh
Application granted granted Critical
Publication of CN108701478B publication Critical patent/CN108701478B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5614—Multilevel memory cell comprising negative resistance, quantum tunneling or resonance tunneling elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5615—Multilevel magnetic memory cell using non-magnetic non-conducting interlayer, e.g. MTJ
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/54—Structure including a tunneling barrier layer, the memory effect implying the modification of tunnel barrier conductivity

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明的目的是在具备可变阻值的单元的存储设备中正确地检索数据。当参考单元电路接收到超过预定反转阈值的初始化信号时，参考单元电路的阻值变成预定初始值。当命令参考信号源从存储器单元读取数据时，在所述初始化信号被输入参考单元电路之后，参考信号源向所述参考单元电路输入具有不超过所述预定反转阈值的预定值的参考读取信号。在所述初始化信号被输入之后，单元信号源向所述存储器单元输入具有所述预定值的单元读取信号。比较单元比较从其中被输入参考读取信号的参考单元电路输出的参考信号，和从其中被输入单元读取信号的存储器单元输出的单元信号，并获得比较结果作为读取数据。

Description

存储设备、信息处理装置和存储设备控制方法
技术领域
本技术涉及存储设备、信息处理装置和存储设备控制方法。更具体地，本技术涉及提供有可变阻值的单元的存储设备、信息处理装置和存储设备控制方法。
背景技术
近年来，各种类型的存储设备被用作信息处理系统中的高速缓冲存储器和存储装置。作为下一代的存储设备，正在研发诸如电阻式RAM(ReRAM)、相变RAM(PCRAM)和磁阻式RAM(MRAM)之类的存储器。
在这些类型的存储器之中，由于诸如紧凑、高速、以及重写次数接近于无穷大之类的一些原因，使用磁隧道结(MTJ)元件的MRAM日渐引起注意。就这种MRAM来说，阻值是可变的，因此可以通过改变阻值来重写数据。感应磁场写入方法或自旋注入方法被用于重写MRAM。更具体地，在要求微型化的应用中，自旋注入方法是适当的，因为能够抑制电流的增大。在这种自旋注入方法中，通过垂直于MTJ元件的表面，供给大于特定反转阈值的写入电流来重写数据。待写入的数据的值由写入电流的方向确定。
另外，当读取数据时，读取电路向存储器单元供给小于反转阈值的读取电流。随后，读取电路比较被供给所述读取电流的存储器单元的单元电压和预定的参考电压，并输出比较结果作为读取数据值。提出了在具有与存储器单元相同的配置的多个参考单元中生成该参考电压的非易失性存储器(例如，参见专利文献1)。就这种非易失性存储器来说，多个参考单元的合成电阻被初始化成存储器单元中的每一个在高阻状态和低阻状态下的阻值的平均值。
引文列表
专利文献
专利文献1：JP 2008-84517A
发明内容
技术问题
然而，在上面所述的常规技术中，参考单元的合成电阻可能最终会从初始值变化。例如，如果发生其中由于热能使MTJ元件的磁化方向反转的称为热扰动的现象，那么参考单元的阻值最终会变化。由于阻值的这种变化，参考电压变化，并且因此出现最终读取与实际写入存储器单元中的数据不同的数据的问题。尤其是当把MRAM用于不重视非易失性的高速缓冲存储器等时，往往会出现这种问题。
鉴于这种情况而产生了本技术，本技术的目的是在提供有可变阻值的单元的存储设备中正确地读取数据。
问题的解决方案
为了解决上述问题设计了本技术，本技术的第一方面是一种存储设备及其控制方法，所述存储设备包括：参考单元电路，其中当输入超过预定反转阈值的初始化信号时，阻值变成预定初始值；参考侧信号源，当存在对于存储器单元的读取指令时，在所述初始化信号被输入参考单元电路之后，参考侧信号源向参考单元电路输入不超过所述预定反转阈值的预定值的参考侧读取信号；单元侧信号源，在所述初始化信号被输入之后，单元侧信号源向存储器单元输入所述预定值的单元侧读取信号；和比较单元，比较从已经被输入了所述参考侧读取信号的参考单元电路输出的参考信号与从已经被输入了所述单元侧读取电流的存储器单元输出的单元信号，并获得比较结果作为读取数据。结果，存在在初始化信号被输入参考单元电路之后，输入参考侧读取信号的效果。
另外，按照所述第一方面，参考单元电路可包括多个参考单元。借助所述初始化信号，所述多个参考单元中的每个参考单元的阻值的合成阻值可变成所述初始值。结果，存在初始化合成电阻的效果。
另外，按照所述第一方面，参考单元电路可包括并联连接在参考侧读取信号源和连接点之间的多个第一参考单元，和并联连接在所述连接点和接地端子之间的多个第二参考单元。当输入初始化信号时，第一参考单元中的每个第一参考单元和第二参考单元中的每个第二参考单元的阻值可被初始化成不同的值。结果，存在其中并联连接在一起的多个第一参考单元串联连接到并联连接在一起的多个第二参考单元的参考单元电路被初始化的效果。
另外，按照所述第一方面，参考单元电路可包括并联连接在所述参考侧信号源和接地端子之间的多个电路块。所述多个电路块中的每个电路块可包括串联连接的第一参考单元和第二参考单元。当输入所述初始化信号时，第一参考单元和第二参考单元中的每一个的阻值可被初始化成不同的值。结果，存在其中包括串联连接在一起的第一参考单元和第二参考单元的多个电路块被并联连接在一起的参考单元电路被初始化的效果。
另外，按照所述第一方面，还可包括其中存储器单元阵列，在所述存储器单元阵列中按二维格子图案排列预定数目的存储器单元。每次存在对于沿预定方向排列的预定数目的存储器单元的读取指令时，参考侧信号源可输入所述初始化信号。结果，存在每次存在对于沿预定方向排列的预定数目的单元的读取命令时，参考单元电路被初始化的效果。
另外，按照所述第一方面，所述初始化信号、所述参考侧读取信号和所述单元侧读取信号可以是电流信号，并且所述参考信号和所述单元信号可以是电压信号。结果，存在借助电流信号进行初始化和读取的效果。
另外，按照所述第一方面，所述初始化信号、所述参考侧读取信号和所述单元侧读取信号可以是电压信号，并且所述参考信号和所述单元信号可以是电流信号。结果，存在借助电流信号进行初始化和读取的效果。
另外，按照所述第一方面，所述参考单元电路和存储器单元可以是MTJ元件。结果，存在在初始化信号被输入MTJ元件之后，输入参考侧读取信号的效果。
另外，本技术的第二方面是一种信息处理装置，包括：存储器控制单元，发出对于存储器单元的读取指令；参考单元电路，其中当输入超过预定反转阈值的初始化信号时，阻值变成预定初始值；参考侧信号源，当发出了所述读取指令时，在所述初始化信号被输入参考单元电路之后，参考侧信号源向参考单元电路输入不超过所述预定反转阈值的预定值的参考侧读取信号；单元侧信号源，在所述初始化信号被输入之后，单元侧信号源向存储器单元输入所述预定值的单元侧读取信号；和比较单元，比较从已经被输入了所述参考侧读取信号的参考单元电路输出的参考信号与从已经被输入了所述单元侧读取电流的存储器单元输出的单元信号，并获得比较结果作为读取数据。结果，存在当存在由存储器控制单元发出的读取命令时，在初始化信号被输入参考单元电路之后输入参考侧读取信号的效果。
发明的有益效果
按照本技术，能够实现在提供有可变阻值的单元的存储设备中，能够正确地读取数据的良好效果。
注意，记载在本文中的效果未必是限制性的，并且可以实现期望记载在本公开中的任意效果。
附图说明
图1是图解说明按照本技术的第一实施例的信息处理装置的配置例子的方框图。
图2是图解说明按照本技术的第一实施例的存储器单元阵列的配置例子的电路图。
图3是图解说明按照本技术的第一实施例的MTJ元件的配置例子的截面图。
图4是图解说明按照本技术的第一实施例的存储器单元的特性的例子的图。
图5是图解说明按照本技术的第一实施例的参考单元电路、读取判定电路、参考侧电流源电路和单元侧电流源电路的配置例子的电路图。
图6是图解说明按照本技术的第一实施例的参考单元电路的配置例子的电路图。
图7是图解说明按照本技术的第一实施例的参考单元和读取判定电路的控制的例子的图。
图8是图解说明按照比较例的参考单元的控制的例子的图。
图9是图解说明按照本技术的第一实施例的其中分离初始化电流和参考侧读取电流的控制的例子的图。
图10是图解说明按照本技术的第一实施例的存储设备的操作的例子的流程图。
图11是图解说明按照本技术的第一实施例的第一修改例的参考单元电路的配置例子的电路图。
图12是图解说明按照本技术的第一实施例的第二修改例的参考单元的控制的例子的图。
图13是图解说明按照本技术的第二实施例的信息处理装置的配置例子的方框图。
图14是图解说明按照本技术的第二实施例的参考单元电路和读取判定电路的配置例子的电路图。
具体实施方式
下面，将说明实现本技术的方式(下面称为实施例)。将按照以下顺序进行说明。
1.第一实施例(在读取之前，利用电流初始化参考单元的例子)
2.第二实施例(在读取之前，利用电压初始化参考单元的例子)
<1.第一实施例>
[信息处理装置的配置例子]
图1是图解说明按照第一实施例的信息处理装置的配置例子的方框图。信息处理装置包括存储器控制单元100和存储设备200。存储设备200在信息处理装置中用作存储装置或高速缓冲存储器。存储设备200包括参考侧电流源电路210、单元侧电流源电路220、读取判定电路230、写入控制电路241、读取控制电路242和参考单元电路250。另外，存储设备200包括写入线解码器243、选择线解码器244和存储器单元阵列300。
存储器控制单元100控制存储设备200。当向存储设备200写入数据时，存储器控制单元100向写入控制电路241供给写入数据以及指定写入地址的写入命令。另外，存储器控制单元100从写入控制电路241接收指示存储设备200的状态的状况(status)。另外，当从存储设备200读取数据时，存储器控制单元100向读取控制电路242供给指定读取地址的读取命令。另外，存储器控制单元100从读取控制电路242接收读取数据和状况。
写入控制电路241按照写入命令进行把写入数据写入所述写入地址的控制。当接收到写入命令时，写入控制电路241控制单元侧电流源电路220供给比反转阈值Th大的电流，作为写入电流Iwrite。这里，反转阈值Th是当存储器单元的阻值变化时的电流值。另外，写入电流Iwrite的方向由写入数据的值决定。
另外，写入控制电路241把写入地址分离成列地址和行地址，并把指示列地址的控制信号提供给选择线解码器244，并把指示行地址的控制信号提供给写入线解码器243。另外，写入控制电路241生成状况，并把所述状况提供给存储器控制单元100。
读取控制电路242按照写入命令进行从读取地址读取所述读取数据的控制。当接收到读取命令时，读取控制电路242控制参考侧电流源电路210供给比反转阈值Th大的电流，作为初始化电流Iini。借助所述初始化电流Iini，参考单元电路250的阻值被初始化成初始值。例如，当低阻状态下的存储器单元的电阻为R0，而高阻状态下的存储器单元的电阻为R1时，参考单元电路250的阻值将被初始化成(R0+R1)/2。
在参考单元电路250的初始化之后，读取控制电路242控制参考侧电流源电路210供给等于或小于反转阈值Th的电流，作为参考侧读取电流Iread1。另外，当被供给参考侧读取电流Iread1时，读取控制电路242控制单元侧电流源电路220供给与参考侧读取电流Iread1值相同的电流，作为单元侧读取电流Iread2。
另外，读取控制电路242把读取地址分离成列地址和行地址，并把指示列地址的控制信号提供给选择线解码器244，并把指示行地址的控制信号提供给写入线解码器243。随后，读取控制电路242控制读取判定电路230输出读取数据，并把状况和读取数据提供给存储器控制单元100。
参考侧电流源电路210按照读取控制电路242的控制，把初始化电流Iini和参考侧读取电流Iread1按此顺序输入参考单元电路250。注意，参考侧电流源电路210是记载在权利要求书中的参考侧读取信号源的一个例子。
参考单元电路250是其中当输入初始化信号时，阻值变化的电路。当输入初始化信号时，参考单元电路250的阻值被初始化成(R0+R1)/2。另外，当输入参考侧读取电流Iread1时，参考单元电路250把利用下式表示的参考电压Vref输出给读取判定电路230。
Vref＝Iread1×(R0+R1)/2
单元侧电流源电路220按照写入控制电路241或读取控制电路242的控制，把写入电流Iwrite或单元侧读取电流Iread2输入写入线解码器243。
在存储器单元阵列300中，按二维格子图案排列多个存储器单元。下面，沿着两个正交方向任意之一排列的存储器单元的集合将被称为“线(line)”。线中的沿着所述两个方向之一排列的存储器单元的集合将被称为“行”，而沿着另一个方向排列的存储器单元的集合将被称为“列”。
选择线解码器244按照写入控制电路241和读取控制电路242的控制，选择要访问的列。
写入线解码器243按照写入控制电路241和读取控制电路242的控制，把来自单元侧电流源电路220的电流(写入电流Iwrite和单元侧读取电流Iread2)提供给要访问的行。已被输入写入电流Iwrite的存储器单元的阻值变成低电阻R0和高电阻R1之一。另外，已被输入单元侧读取电流Iread2的存储器单元生成与该阻值对应的电压，作为单元电压Vcell，并通过写入线解码器243，把所述单元电压Vcell输出给读取判定电路230。当存储器单元的阻值是低电阻R0时，生成Iread2×R0的单元电压Vcell，而当存储器单元的阻值是高电阻R1时，生成Iread2×R1的单元电压Vcell。
读取判定电路230比较来自参考单元电路250的参考电压Vref和来自存储器单元的单元电压Vcell。读取判定电路230获得比较结果作为读取数据，并把该读取数据提供给读取控制电路242。注意，读取判定电路230是记载在权利要求书中的比较单元的一个例子。
[存储器单元阵列的配置例子]
图2是图解说明按照第一实施例的存储器单元阵列300的配置例子的电路图。存储器单元阵列300包括按二维格子图案排列的多个存储器单元310。每个存储器单元310具有MTJ元件320和晶体管330。另外，在存储器单元阵列300中，为每一列布设选择线，并且为每一行布设一对写入线。
MTJ元件320的一端通过写入线连接到写入线解码器243，并且另一端连接到晶体管330。另外，晶体管330的栅极通过选择线连接到选择线解码器244，并且源极和漏极中的一个连接到MTJ元件320，而另一个通过写入线连接到写入线解码器243。例如，N型金属氧化物半导体(MOS)晶体管用作晶体管330。
写入时，选择线解码器244把与要被写入的列对应的选择线设定成高电平，并把所有其他选择线设定成低电平。另外，写入线解码器243通过写入线把写入电流Iwrite从与要被写入的行对应的一对写入线中的一个提供给另一个。写入电流Iwrite的方向由写入数据的值决定。按照这种控制，与写入地址对应的存储器单元310的阻值变成低电阻R0或高电阻R1中的任一个，不论变成哪个都对应于写入数据。即，写入数据被写入。
另一方面，当读取时，选择线解码器244把与要被读取的列对应的选择线设定成高电平，并把所有其他选择线设定成低电平。另外，写入线解码器243通过写入线把单元侧读取电流Iread2从与要被读取的行对应的一对写入线中的一个提供给另一个。按照这种控制，在对应于行地址的一对写入线之间，生成与要被读取的存储器单元的阻值对应的单元电压Vcell。
[MTJ元件的配置例子]
图3是图解说明按照第一实施例的MTJ元件320的配置例子的截面图。在MTJ元件320中，在上面形成晶体管330的基板上，按如下顺序堆叠各层：电极层325、固定(pinned)磁性层324、隧道势垒层323、自由磁性层322和电极层321。电极层321经由写入信号线连接到写入线解码器243，而电极层325连接到晶体管330。包括自由磁性层322、隧道势垒层323和固定磁性层324的元件也被称为隧道磁阻(TMR)元件。
注意，堆叠顺序不限于电极层325、固定磁性层324、隧道势垒层323、自由磁性层322和电极层321的顺序，并且可以是相反的顺序。
自由磁性层322是其中磁化的方向变化的铁磁层，并且固定磁性层324是其中磁化的方向被固定的铁磁层。通过例如利用具有高矫顽力的材料作为固定磁性层324，可实现固定磁性层324的磁化的固定。注意，通过设定邻近固定磁性层324的反铁磁层，也可固定固定磁性层324的磁化。
自由磁性层322的磁化的方向沿着易磁化轴变成与固定磁性层324的方向相同或者相反的方向。自由磁性层322沿着与固定磁性层324相同的方向磁化的状态在下面将被称为“平行状态”，而自由磁性层322沿着与固定磁性层324相反的方向磁化的状态在下面将被称为“反平行状态”。另外，自由磁性层322的磁各向异性由取决于材料的晶体磁各向异性、应变诱发各向异性、和取决于平面形状的形状磁各向异性之一或者它们的组合决定。
另外，自由磁性层322的磁各向异性的方向和固定磁性层324的磁化的方向垂直于各层。注意，这些方向可以平行于各层。
注意，自由磁性层322和固定磁性层324是单层，不过，它们可以是经由非磁性金属而铁磁性地或者反铁磁性地结合的层叠磁性膜。
另外，诸如铝(Al)、铜(Cu)或钽(Ta)之类的金属用作电极层321和325的材料。铁磁性膜或层叠的磁性膜用作自由磁性层322和固定磁性层324。钴铁硼(CoFeB)、钴铁(CoFe)、镍铁(NiFe)或镍铁钴(NiFeCo)等用作铁磁性膜。另外，钴(Co)/铂(Pt)、或钴(Co)/镍(Ni)等用作层叠磁性膜。氧化铝膜或者氧化镁(MgO)等的绝缘膜用作隧道势垒层323。
数据是利用自旋注入方法写入MTJ元件320中的。就自旋注入方法来说，直流电流被输入MTJ元件中，并且因此自由磁性层322反转。自由磁性层的磁化方向由电流流动的方向确定。在电流从自由磁性层322流向固定磁性层324的情况下，电子从固定磁性层324流向自由磁性层322。这种情况下，归因于与固定磁性层324的磁化的相互作用，通过固定磁性层324的电子开始沿与固定磁性层324的磁化方向相同的方向自旋。当通过自由磁性层322时，这些自旋极化的传导电子与自由磁性层322的磁化相互作用，以致在自由磁性层322的磁化中产生转矩。当所述转矩足够大时，自由磁性层322的磁化反转。为这种反转所必需的电流对应于上面说明的反转阈值Th。
另一方面，在电流从固定磁性层324流向自由磁性层322的情况下，电子从自由磁性层322流向固定磁性层324。这种情况下，沿与固定磁性层324的磁化的方向相反的方向自旋的电子被固定磁性层324反射。于是，借助沿相反方向自旋的电子，自由磁性层322的磁化反转。
就这样的自旋注入方法来说，反转阈值Th取决于电流密度。于是，随着存储器单元的微型化，反转阈值Th减小。从而，自旋注入方法有利于增大MRAM的容量。
图4是图解说明按照第一实施例的存储器单元310的特性的例子的图。存储器单元310中的MTJ元件320的磁化状态可被分成其中自由磁性层322和固定磁性层324的磁化方向相同的平行状态，和其中这些方向不同的反平行状态。向这些状态中的每种状态赋予不同的逻辑值。例如，逻辑值“1”被赋予反平行状态，而逻辑值“0”被赋予平行状态。
与平行状态下相比，反平行状态下的MTJ元件320的阻值更高。例如，平行状态与反平行状态的电阻变化率为百分之几十到百分之几百(％)。另外，通过改变到MTJ元件320的电流的方向，MTJ元件320的逻辑值可被重写。例如，在把逻辑值重写为“1”(反平行状态)的情况下，沿着从固定磁性层324到自由磁性层322的方向供给电流。另一方面，在把逻辑值重写为“0”(平行状态)的情况下，沿着从自由磁性层322到固定磁性层324的方向供给电流。
[参考单元电路的配置例子]
图5是图解说明按照第一实施例的参考单元电路250、读取判定电路230、参考侧电流源电路210和单元侧电流源电路220的配置例子的电路图。参考单元电路250包括作为参考单元的高阻单元260和270以及低阻单元280和290。高阻单元260包括晶体管261和MTJ元件262，并且高阻单元270包括晶体管271和MTJ元件272。另外，低阻单元280包括晶体管281和MTJ元件282，并且低阻单元290包括晶体管291和MTJ元件292。MTJ元件262、272、282和292是利用与存储器单元的MTJ元件320类似的工艺制造的。
通过按照这种方式使参考单元和存储器单元的工艺一致，即使在MTJ元件的特性方面存在工艺变化，也能够正确地读取数据。
另外，参考侧电流源电路210包括参考侧电流源211，并且单元侧电流源电路220包括单元侧电流源221。读取判定电路230包括读出放大器(sense amplifier)231。
例如，N型MOS晶体管被用作晶体管261、271、281和291。这些晶体管261、271、281和291的栅极连接到读取控制电路242。另外，在低阻单元280和290的MTJ元件侧上的端子被并联连接到参考侧电流源211。在低阻单元280和290的晶体管侧上的端子共同连接到在高阻单元260和270的晶体管侧上的端子。另外，在高阻单元260和270的MTJ元件侧上的端子共同连接到接地端子。
读取控制电路242在使电流被供给参考侧电流源211的时段期间，通过使能信号EN_Ref把晶体管261、271、281和291控制为导通(ON)状态，并在其他时段，把晶体管261、271、281和291控制为截止(OFF)状态。
另外，来自参考侧电流源211的初始化电流Iini在高阻单元260和270中沿着与在低阻单元280和290中不同的方向流动。作为所述初始化电流Iini的结果，高阻单元260和270被初始化成高电阻R1，而低阻单元280和290被初始化成低电阻R0。
高阻单元260和270是并联连接的，使得它们的合成电阻是R1/2。低阻单元280和290也是并联连接的，使得它们的合成电阻是R0/2。另外，包括高阻单元260和270的电路串联连接到包括低阻单元280和290的电路，使得作为初始化的结果，整个参考单元电路250的合成电阻变成(R0+R1)/2。对应于该电阻的参考电压Vref从参考单元电路250被输出给读出放大器231的非反转输入端子(+)。
另一方面，当供给参考侧读取电流Iread1时，单元侧电流源221向存储器单元310供给与Iread1相同值的单元侧读取电流Iread2。如上所述，存储器单元310的阻值是高电阻R0和低电阻R1之一。对应于该电阻的单元电压Vcell从参考单元电路250被输出给读出放大器231的反转输入端子(-)。
读出放大器231比较参考电压Vref和单元电压Vcell。当来自读取控制电路242的使能信号EN_Read被设定成启用时，读出放大器231比较电压。随后，读出放大器231把比较结果作为来自存储器单元310的读取数据提供给读取控制电路242。
注意，参考单元电路250中的各个单元的连接不限于上面说明的配置，只要合成电阻变成R0和R1之间的中间值即可。例如，3个或更多个高阻单元可被并联连接到参考侧电流源211。另外，3个或更多个低阻单元可被并联连接到高阻单元。
注意，低阻单元280和290是记载在权利要求书中的第一参考单元的例子。另外，高阻单元260和270是记载在权利要求书中的第二参考单元的例子。
图6是图解说明按照第一实施例的参考单元电路250的配置例子的电路图。图6中，省略了晶体管261、271、281和291。
在高阻单元260和270的MTJ元件262和272中，初始化电流Iini沿着从固定磁性层到自由磁性层的方向流动，以致这些单元被初始化成高电阻R1。另一方面，在低阻单元280和290的MTJ元件282和292中，初始化电流Iini沿着从自由磁性层到固定磁性层的方向流动，以致这些单元被初始化成低电阻R0。另外，参考侧读取电流Iread1也沿着与初始化电流Iini相同的方向流动。于是，即使由于某种原因，参考侧读取电流Iread1超过反转阈值，参考单元(比如高阻单元260)也不会被错误地重写。
图7是图解说明按照第一实施例的参考单元电路250和读取判定电路230的控制的例子的图。图7中的附图标记a是图解说明到参考单元的电流的波动的例子的时间图。图7中的附图标记b是图解说明到读取判定电路230的使能信号EN_Read的波动的例子的图。图7中的a中的纵轴表示电流的水平，而横轴表示时间。图7中的b中的纵轴表示使能信号EN_Read的水平，而横轴表示时间。
当输入读取命令时，读取控制电路242控制参考侧电流源电路210在时间T1开始供给初始化电流Iini。类似于写入电流Iwrite，该初始化电流Iini的水平大于反转阈值Th。
另外，在时间T1之后已过去一定时间的时间T2处，读取控制电路242控制参考侧电流源电路210把电流的水平减小到小于或等于反转阈值Th。相应地，开始参考侧读取电流Iread2的供给。
另外，当时间T2过去时，读取控制电路242启用使能信号EN_Read(例如，把使能信号EN_Read设定成高电平)。当读取终止时，读取控制电路242禁用使能信号EN_Read(例如，把使能信号EN_Read设定成低电平)，并且在时间T3，控制参考侧电流源电路210停止供给电流。这样，通过按照供给读取电流(Iread1和Iread2)的定时向读取判定电路230供给使能信号EN_Read，读取判定电路230能够稳定地读取所述读取数据。
图8是图解说明按照比较例的参考单元的控制的例子的图。在该比较例中，当输入读取命令时，使读取控制电路供给参考侧读取电流Iread2，但是不供给初始化电流Iini。
在其中按照这种方式不供给初始化电流Iini的配置中，当参考单元的阻值因热扰动等变成不同于初始值的值时，参考电压变化，并且因此，最终读取与实际被写入存储器单元中的数据不同的数据。
相反，当输入读取命令时，刚好在供给参考侧读取电流Iread2之前，参考侧电流源电路210供给初始化电流Iini。结果，即使参考单元的阻值已变成与初始值不同的值，在读取数据之前参考单元的阻值也能够被重新初始化。因此，存储设备200能够正确地读取所述读取数据。
这里，耐热扰动性一般用例如热扰动指数ΔE/(kBT)评价。ΔE是单元的平行状态和反平行状态之间的能量势垒，并且单位例如是焦尔(J)。kB是玻耳兹曼系数，并且单位例如是焦尔每开尔文(JK-1)。另外，T是绝对温度，并且单位例如是开尔文(K)。
在存储设备200被用作存储装置的情况下，由于重视非易失性，因此要求高耐热扰动性。例如，热扰动指数必须为60或者更高。相反，在通过利用高速和重写次数无穷大的特性，MRAM的存储设备200被用作高速缓冲存储器的情况下，非易失性不重要，从而，例如大约30的热扰动指数就足够了。由于能量势垒ΔE与体积成正比例，因此在存储设备200被用作高速缓冲存储器的情况下，意味MTJ元件可在面积方面被减小，从而易于微型化。
然而，在参考单元中利用MTJ元件的存储设备中，非易失性(耐热扰动性等)也已被降低的情况下，很可能参考单元会因热扰动而反转。为了抑制这种热扰动，只需要增大MTJ元件的体积，不过，这会使微型化变得困难。另外，也可想到直接在MTJ元件之下布置永磁体以防止这种反转的方法，不过，存在制造工艺变得复杂的缺点。
于是，特别地，当把存储设备200用于不要求非易失性的高速缓冲存储器等时，防止参考单元的反转的对策变得重要。因此，在将刚好在读取之前初始化参考单元的配置应用于高速缓冲存储器的情况下，效果非常显著。
注意在图7中，参考侧读取电流Iread1是刚好在初始化电流Iini之后供给的。即，初始化电流Iini的电流脉冲和参考侧读取电流Iread1的电流脉冲未被分离。然而，如图9中图解所示，这些电流脉冲可被分离。
另外，MTJ元件被用作存储器单元和参考单元，不过，MTJ元件的元件(比如ReRAM中的电阻变化元件)可被用作存储器单元等，只要它是其中单元的阻值随着电信号的输入而变化的存储器即可。ReRAM中的电阻变化元件的阻值随着电压而变化，从而在这种电阻变化元件被用作存储器单元和参考单元的情况下，只需要供给初始化电压而不是初始化电流。
图10是图解说明按照第一实施例的存储设备200的操作的例子的流程图。例如，当存储器控制单元100发出命令时，开始该操作。存储设备100判定命令是否是写入命令(步骤S901)。在命令是写入命令的情况下(步骤S901：是)，写入控制电路241基于写入地址控制写入线解码器243和选择线解码器244(步骤S902)。另外，写入控制电路241利用写入电流Iwrite进行写入数据的写入(步骤S903)。
在命令不是写入命令的情况下(步骤S901：否)，或者在步骤S903之后，写入控制电路241判定命令是否是读取命令(步骤S904)。在命令是读取命令的情况下(步骤S904：是)，读取控制电路242基于读取地址控制写入线解码器243和选择线解码器244(步骤S905)。另外，读取控制电路241利用初始化电流Iini初始化参考单元(步骤S906)。随后，读取控制电路241利用读取电流(Iread1和Iread2)从存储器单元读取数据(步骤S907)。在命令不是读取命令的情况下(步骤S904：否)，或者在步骤S907之后，存储设备200重复执行步骤S901及之后的步骤。
这样，按照本技术的第一实施例，在输入初始化电流之后，参考侧电流源电路210向参考单元供给参考侧读取电流，从而参考单元可以刚好在读取之前被初始化。结果，即使在读取之前，参考单元的阻值已变成与初始值不同的值，存储设备200也能够正确地读取所述读取数据。
[第一修改例]
在上面说明的第一实施例中，并联连接的高阻单元260及270，以及并联连接的低阻单元280及290被串联连接，不过，配置不限于此，只要合成电阻是R0和R1之间的中间值即可。例如，串联连接的高阻单元260及低阻单元280和串联连接的高阻单元270及低阻单元290可被并联连接。第一实施例的第一修改例的参考单元电路250和第一实施例的不同之处在于串联连接的高阻单元260及低阻单元280和串联连接的高阻单元270及低阻单元290被并联连接。
图11是图解说明按照第一实施例的第一修改例的参考单元电路250的配置例子的电路图。图11中，省略了晶体管261、271、281和291。在第一实施例的第一修改例中，高阻单元260和低阻单元280是串联连接的。另外，高阻单元270和低阻单元290也是串联连接的。另外，串联连接的高阻单元260和低阻单元280和串联连接的高阻单元270和低阻单元290被并联连接在参考侧电流源211和接地端子之间。由于这种连接，归因于初始化，参考单元电路250的合成电阻变成(R0+R1)/2。
注意，2对串联连接的1个高阻单元和1个低阻单元被并联连接，不过，也可布置并且并联连接3对或更多对的1个高阻单元和1个低阻单元。
这样，按照本技术的第一实施例的第一修改例，都包括串联连接的高阻单元和低阻单元的多个电路被并联连接，从而合成电阻会是各高阻单元和低阻单元的阻值的平均值。
[第二修改例]
在上面说明的第一实施例中，每次存在读取一个比特的指令时，就刚好在该读取之前初始化参考单元，不过随着要读取的比特的数目增大，到读取完成为止的访问时间会变长。第一实施例的第二修改例的存储设备200和第一实施例的不同之处在于访问时间被缩短。
图12是图解说明按照第一实施例的第二修改例的参考单元和解码器的控制的例子的图。图12中的纵轴表示到参考单元的电流的水平，而横轴表示时间。
存储器控制单元100发出指定线(列或行)中的连续N个(例如16个)存储器单元的地址的读取命令。当读取命令被输入时，使读取控制电路242供给初始化电流Iini，并连续供给N比特的参考侧读取信号Iread1。即，每次读取线中的连续N个存储器单元时，参考单元刚好在该读取之前被初始化。
这样，按照本技术的第一实施例的第二修改例，每次读取连续N个单元(N比特)时，存储设备200初始化参考单元，从而与在其中每次读取一个比特时初始化参考单元的情况下相比，访问时间能够被缩短。
<2.第二实施例>
在上面说明的第一实施例中，存储设备200向参考单元输入恒定电流(Iread1)并生成对应于阻值的参考电压，不过代替于此，存储设备200可向参考单元输入恒定电压并生成对应于阻值的参考电流。第二实施例的存储设备200和第一实施例的不同之处在于，存储设备200向参考单元输入恒定电压并生成与阻值对应的参考电流。
图13是图解说明按照第二实施例的信息处理装置的配置例子的方框图。第二实施例的存储设备200与第一实施例的不同之处在于代替参考侧电流源电路210和单元侧电流源电路220，存储设备200包括参考侧电压供给电路215和单元侧电压供给电路225。
参考侧电压供给电路215按照读取控制电路242的控制，把初始化电压Vini和参考侧读取电压Vread1按此顺序提供给参考单元电路250。初始化电压Vini是其中大于反转阈值Th的电流流向参考单元的电压，并且参考侧读取电压Vread1是其中小于或等于反转阈值Th的电流流向参考单元的电压。
单元侧电压供给电路225按照写入控制电路241或读取控制电路242的控制，把写入电压Vwrite或单元侧读取电压Vread2输入写入线解码器243。写入电压Vwrite的值与初始化电压Vini相同，并且单元侧读取电压Vread2的值与参考侧读取电压Vread1相同。
图14是图解说明按照第二实施例的参考单元电路250和读取判定电路230的配置例子的电路图。第二实施例的读取判定电路230包括电流-电压变换单元232和233。
当输入参考侧读取电压Vread1时，第二实施例的参考单元电路250生成对应于合成电阻的参考电流Iref，并把该参考电流Iref输出给电流-电压变换单元232。另外，当输入单元侧读取电压Vread2时，存储器单元310生成对应于阻值的单元电流Icell，并把该单元电流Icell输出给电流-电压变换单元232。
电流-电压变换单元232和233把电流变换成电压。例如，使用电流传送器电路作为电流-电压变换单元232和233。电流-电压变换单元232把对应于参考电流Iref的电压输出给读出放大器231的非反转输入端子(+)。另外，电流-电压变换单元233把对应于单元电流Icell的电压输出给读出放大器231的反转输入端子(-)。
注意，第一修改例或第二修改例的配置也可适用于第二实施例的存储设备200。
这样，按照本技术的第二实施例，在输入初始化电压之后，参考侧电流源电路210向参考单元施加参考侧读取电压，从而参考单元可以刚好在读取之前通过电压的施加而被初始化。结果，即使在读取之前参考单元的阻值已变成与初始值不同的值，存储设备200也能够正确地读取所述读取数据。
上述实施例是实施本技术的例子，实施例中的事项都与权利要求书中的特定于公开的事项具有对应关系。同样地，实施例中的事项和权利要求书中的用相同名称表示的特定于公开的事项相互具有对应关系。然而，本技术不限于这些实施例，并且在不脱离本技术的精神的本技术的范围内，实施例的各种修改可被实施。
记载在上述实施例中的处理序列可被当作具有一系列的序列的方法，或者可被当作使计算机执行所述一系列的序列的程序和存储所述程序的记录介质。作为所述记录介质，可以使用CD(紧凑盘)、MD(小型盘)和DVD(数字通用盘)、存储器卡、和蓝光光盘(注册商标)。
注意，记载在本文中的效果未必是限制性的，可以实现期望记载在本公开中的任意效果。
另外，也可如下配置本技术。
(1)一种存储设备，包括：
参考单元电路，其中当输入超过预定反转阈值的初始化信号时，阻值变成预定初始值；
参考侧信号源，当存在对于存储器单元的读取指令时，在所述初始化信号被输入参考单元电路之后，参考侧信号源向参考单元电路输入不超过所述预定反转阈值的预定值的参考侧读取信号；
单元侧信号源，在所述初始化信号被输入之后，单元侧信号源向存储器单元输入所述预定值的单元侧读取信号；和
比较单元，比较从已经被输入了所述参考侧读取信号的参考单元电路输出的参考信号与从已经被输入了所述单元侧读取电流的存储器单元输出的单元信号，并获得比较结果作为读取数据。
(2)按照(1)所述的存储设备，其中
参考单元电路包括多个参考单元，以及
借助所述初始化信号，所述多个参考单元中的每个参考单元的阻值的合成阻值变成所述初始值。
(3)按照(2)所述的存储设备，其中
参考单元电路包括并联连接在参考侧读取信号源和连接点之间的多个第一参考单元，和并联连接在所述连接点和接地端子之间的多个第二参考单元，
当输入初始化信号时，第一参考单元中的每个第一参考单元和第二参考单元中的每个第二参考单元的阻值被初始化成不同的值。
(4)按照(2)所述的存储设备，其中
参考单元电路包括并联连接在所述参考侧信号源和接地端子之间的多个电路块，
所述多个电路块中的每个电路块包括串联连接的第一参考单元和第二参考单元，
当输入所述初始化信号时，第一参考单元和第二参考单元中的每一个的阻值被初始化成不同的值。
(5)按照(1)-(4)任意之一所述的存储设备，还包括：
存储器单元阵列，在所述存储器单元阵列中按二维格子图案排列预定数目的存储器单元，
其中，每次存在对于沿预定方向排列的预定数目的存储器单元的读取指令时，参考侧信号源输入所述初始化信号。
(6)按照(1)-(5)任意之一所述的存储设备，其中
所述初始化信号、所述参考侧读取信号和所述单元侧读取信号是电流信号，并且所述参考信号和所述单元信号是电压信号。
(7)按照(1)-(5)任意之一所述的存储设备，其中
所述初始化信号、所述参考侧读取信号和所述单元侧读取信号是电压信号，并且所述参考信号和所述单元信号是电流信号。
(8)按照(1)-(7)任意之一所述的存储设备，其中
参考单元电路和存储器单元是MTJ元件。
(9)一种信息处理装置，包括：
存储器控制单元，发出对于存储器单元的读取指令；
参考单元电路，其中当输入超过预定反转阈值的初始化信号时，阻值变成预定初始值；
参考侧信号源，当发出了所述读取指令时，在所述初始化信号被输入参考单元电路之后，参考侧信号源向参考单元电路输入不超过所述预定反转阈值的预定值的参考侧读取信号；
单元侧信号源，在所述初始化信号被输入之后，单元侧信号源向存储器单元输入所述预定值的单元侧读取信号；和
比较单元，比较从已经被输入了所述参考侧读取信号的参考单元电路输出的参考信号与从已经被输入了所述单元侧读取电流的存储器单元输出的单元信号，并获得比较结果作为读取数据。
(10)一种存储设备的控制方法，包括：
参考侧信号输入步骤，用于当存在对于存储器单元的读取指令时，在初始化信号被输入参考单元电路之后，向参考单元电路输入不超过预定反转阈值的预定值的参考侧读取信号，在所述参考单元电路中当输入超过所述预定反转阈值的初始化信号时，阻值变成预定初始值；
单元侧信号输入步骤，用于在所述初始化信号被输入之后，向存储器单元输入所述预定值的单元侧读取信号；和
比较步骤，用于从已经被输入了所述参考侧读取信号的参考单元电路输出的参考信号与从已经被输入了所述单元侧读取电流的存储器单元输出的单元信号，并获得比较结果作为读取数据。
附图标记列表
100 存储器控制单元
200 存储设备
210 参考侧电流源电路
211 参考侧电流源
215 参考侧电压供给电路
220 单元侧电流源电路
221 单元侧电流源
225 单元侧电压供给电路
230 读取判定电路
231 读出放大器
232,233 电流-电压变换单元
241 写入控制电路
242 读取控制电路
243 写入线解码器
244 选择线解码器
250 参考单元电路
260,270 高阻单元
261,271,281,291,330 晶体管
262,272,282,292,320 MTJ元件
280,290 低阻单元
300 存储器单元阵列
310 存储器单元
321,325 电极层
322 自由磁性层
323 隧道势垒层
324 固定磁性层

Claims (10)

1.一种存储设备，包括：
参考单元电路，其中当被输入超过预定反转阈值的初始化信号时，所述参考单元电路的阻值变成预定初始值；
参考侧信号源，当存在读取存储器单元的指令时，在所述初始化信号被输入所述参考单元电路之后，所述参考侧信号源向所述参考单元电路输入不超过所述预定反转阈值的预定值的参考侧读取信号；
单元侧信号源，在所述初始化信号被输入之后，所述单元侧信号源向存储器单元输入所述预定值的单元侧读取信号；和
比较单元，比较从已经被输入了所述参考侧读取信号的参考单元电路输出的参考信号与从已经被输入了所述单元侧读取信号的存储器单元输出的单元信号，并获得比较结果作为读取数据，
其中，当读取存储器单元的指令被输入时，使得供给所述初始化信号，并连续供给N比特的所述参考侧读取信号。
2.按照权利要求1所述的存储设备，其中
所述参考单元电路包括多个参考单元，以及
借助所述初始化信号，所述多个参考单元的阻值的合成阻值变成所述初始值。
3.按照权利要求2所述的存储设备，其中
所述多个参考单元包括并联连接在参考侧读取信号源和连接点之间的多个第一参考单元以及并联连接在所述连接点和接地端子之间的多个第二参考单元，以及
当输入所述初始化信号时，第一参考单元中的每个第一参考单元和第二参考单元中的每个第二参考单元的阻值被初始化成不同的值。
4.按照权利要求2所述的存储设备，其中
所述参考单元电路包括并联连接在所述参考侧信号源和接地端子之间的多个电路块，
所述多个电路块中的每个电路块包括串联连接的第一参考单元和第二参考单元，
当输入所述初始化信号时，所述第一参考单元和所述第二参考单元中的每一个的阻值被初始化成不同的值。
5.按照权利要求1所述的存储设备，还包括：
存储器单元阵列，在所述存储器单元阵列中按二维格子图案排列预定数目的存储器单元，
其中，每次存在读取沿预定方向排列的预定数目的存储器单元的指令时，所述参考侧信号源输入所述初始化信号。
6.按照权利要求1所述的存储设备，其中
所述初始化信号、所述参考侧读取信号和所述单元侧读取信号是电流信号，并且所述参考信号和所述单元信号是电压信号。
7.按照权利要求1所述的存储设备，其中
所述初始化信号、所述参考侧读取信号和所述单元侧读取信号是电压信号，并且所述参考信号和所述单元信号是电流信号。
8.按照权利要求1所述的存储设备，其中
所述参考单元电路和存储器单元是磁隧道结MTJ元件。
9.一种信息处理装置，包括：
存储器控制单元，发出读取存储器单元的指令；
参考单元电路，其中当被输入超过预定反转阈值的初始化信号时，所述参考单元电路的阻值变成预定初始值；
参考侧信号源，当发出了读取的指令时，在所述初始化信号被输入所述参考单元电路之后，所述参考侧信号源向所述参考单元电路输入不超过所述预定反转阈值的预定值的参考侧读取信号；
单元侧信号源，在所述初始化信号被输入之后，所述单元侧信号源向存储器单元输入所述预定值的单元侧读取信号；和
比较单元，比较从已经被输入了所述参考侧读取信号的参考单元电路输出的参考信号与从已经被输入了所述单元侧读取信号的存储器单元输出的单元信号，并获得比较结果作为读取数据，
其中，当读取存储器单元的指令被输入时，使得供给所述初始化信号，并连续供给N比特的所述参考侧读取信号。
10.一种用于存储设备的控制方法，包括：
参考侧信号输入步骤，当被输入超过预定反转阈值的初始化信号时，参考单元电路的阻值变成预定初始值，当存在读取存储器单元的指令时，在所述初始化信号被输入所述参考单元电路之后，向所述参考单元电路输入不超过所述预定反转阈值的预定值的参考侧读取信号；
单元侧信号输入步骤，用于在所述初始化信号被输入之后，向存储器单元输入所述预定值的单元侧读取信号；和
比较步骤，用于从已经被输入了所述参考侧读取信号的参考单元电路输出的参考信号与从已经被输入了所述单元侧读取信号的存储器单元输出的单元信号，并获得比较结果作为读取数据，
其中，当读取存储器单元的指令被输入时，使得供给所述初始化信号，并连续供给N比特的所述参考侧读取信号。
CN201780015036.9A 2016-03-11 2017-01-23 存储设备、信息处理装置和存储设备控制方法 Active CN108701478B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-047986 2016-03-11
JP2016047986A JP2017162535A (ja) 2016-03-11 2016-03-11 記憶装置、情報処理装置、および、記憶装置の制御方法
PCT/JP2017/002120 WO2017154382A1 (ja) 2016-03-11 2017-01-23 記憶装置、情報処理装置、および、記憶装置の制御方法

Publications (2)

Publication Number Publication Date
CN108701478A CN108701478A (zh) 2018-10-23
CN108701478B true CN108701478B (zh) 2022-12-27

Family

ID=59789161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780015036.9A Active CN108701478B (zh) 2016-03-11 2017-01-23 存储设备、信息处理装置和存储设备控制方法

Country Status (4)

Country Link
US (1) US10586578B2 (zh)
JP (1) JP2017162535A (zh)
CN (1) CN108701478B (zh)
WO (1) WO2017154382A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110097903B (zh) * 2018-01-30 2021-11-23 上海磁宇信息科技有限公司 使用字内参考单元的mram芯片及其读写方法
TWI715329B (zh) * 2019-12-04 2021-01-01 華邦電子股份有限公司 記憶體裝置與其操作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226768A (zh) * 2007-01-19 2008-07-23 国际商业机器公司 用于初始化翻转切换的mram器件的参考单元的方法和装置
CN102568592A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(北京)有限公司 非易失性存储器及其数据读取方法
CN104134452A (zh) * 2014-07-17 2014-11-05 北京航空航天大学 一种工艺偏差容忍与读取干扰消除的读取放大电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3704128B2 (ja) * 2003-02-17 2005-10-05 株式会社東芝 磁気ランダムアクセスメモリとその読み出し方法
WO2004095464A1 (ja) * 2003-04-21 2004-11-04 Nec Corporation データの読み出し方法が改善された磁気ランダムアクセスメモリ
JP5044432B2 (ja) 2008-02-07 2012-10-10 株式会社東芝 抵抗変化メモリ
US8370714B2 (en) 2010-01-08 2013-02-05 International Business Machines Corporation Reference cells for spin torque based memory device
US8587994B2 (en) * 2010-09-08 2013-11-19 Qualcomm Incorporated System and method for shared sensing MRAM
JP5811693B2 (ja) * 2011-08-25 2015-11-11 ソニー株式会社 抵抗変化型メモリデバイスおよびその駆動方法
US9659622B1 (en) * 2016-01-22 2017-05-23 Nxp Usa, Inc. Sense amplifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226768A (zh) * 2007-01-19 2008-07-23 国际商业机器公司 用于初始化翻转切换的mram器件的参考单元的方法和装置
CN102568592A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(北京)有限公司 非易失性存储器及其数据读取方法
CN104134452A (zh) * 2014-07-17 2014-11-05 北京航空航天大学 一种工艺偏差容忍与读取干扰消除的读取放大电路

Also Published As

Publication number Publication date
US10586578B2 (en) 2020-03-10
US20190051338A1 (en) 2019-02-14
WO2017154382A1 (ja) 2017-09-14
CN108701478A (zh) 2018-10-23
JP2017162535A (ja) 2017-09-14

Similar Documents

Publication Publication Date Title
US9972373B2 (en) Self-referenced read with offset current in a memory
JP6941409B2 (ja) バイポーラメモリの書き込み−検証の方法および装置
KR102075332B1 (ko) 스핀-토크 mram의 비트 라인 및 소스 라인 전압 조절을 위한 회로 및 방법
US8228715B2 (en) Structures and methods for a field-reset spin-torque MRAM
US7457149B2 (en) Methods and apparatus for thermally assisted programming of a magnetic memory device
US8331136B2 (en) Recording method of nonvolatile memory and nonvolatile memory
US8466524B2 (en) Static magnetic field assisted resistive sense element
KR20170027506A (ko) 단락된 메모리 셀의 가변 저항 소자를 갖는 반도체 메모리 장치
US20170372761A1 (en) Systems for Source Line Sensing of Magnetoelectric Junctions
CN108630262B (zh) 半导体存储装置
US10020040B2 (en) Semiconductor memory device
US8203869B2 (en) Bit line charge accumulation sensing for resistive changing memory
CN108701478B (zh) 存储设备、信息处理装置和存储设备控制方法
US7751231B2 (en) Method and integrated circuit for determining the state of a resistivity changing memory cell
JP2005086203A (ja) 磁気メモリセル構造
KR101605607B1 (ko) 접힌 메모리 어레이 구조를 가지는 자기 저항 메모리 장치
JP2002367366A (ja) 磁性体メモリ及びその駆動方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant