KR101630042B1 - 부성 저항을 이용한 자기 저항 메모리 장치 - Google Patents

부성 저항을 이용한 자기 저항 메모리 장치 Download PDF

Info

Publication number
KR101630042B1
KR101630042B1 KR1020140073058A KR20140073058A KR101630042B1 KR 101630042 B1 KR101630042 B1 KR 101630042B1 KR 1020140073058 A KR1020140073058 A KR 1020140073058A KR 20140073058 A KR20140073058 A KR 20140073058A KR 101630042 B1 KR101630042 B1 KR 101630042B1
Authority
KR
South Korea
Prior art keywords
mtj
voltage
resistance
memory cell
memory device
Prior art date
Application number
KR1020140073058A
Other languages
English (en)
Other versions
KR20150144208A (ko
Inventor
박상규
신광섭
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020140073058A priority Critical patent/KR101630042B1/ko
Publication of KR20150144208A publication Critical patent/KR20150144208A/ko
Application granted granted Critical
Publication of KR101630042B1 publication Critical patent/KR101630042B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

읽기 동작시 MTJ의 임의 상태 전환을 방지할 수 있는 자기 저항 메모리 장치가 개시된다. 상기 자기 저항 메모리 장치는 액세스 트랜지스터 및 MTJ를 가지는 메모리 셀, 감지 노드를 기준으로 하여 상기 메모리 셀에 병렬로 연결된 부성 저항 및 상기 메모리 셀에 연결되며, 기준 전압을 생성하는 기준 셀부를 포함한다. 여기서, 읽기 동작시 상기 감지 노드의 초기 전압은 상기 기준 셀부의 기준 전압으로 설정된다.

Description

부성 저항을 이용한 자기 저항 메모리 장치{MAGNETORESISTIVE RANDOM ACCESS MEMORY USING NEGATIVE RESISTANCE}
본 발명은 자기 저항 메모리 장치, 예를 들어 STT-MRAM에 관한 것이다.
랜덤 액세스 메모리(Random Access Memory, RAM)는 휘발성 또는 비-휘발성일 수 있다. 휘발성 RAM은 전원이 제거될 때마다 휘발성 RAM에 저장된 정보를 잃는 반면에, 비-휘발성 RAM은 전원이 메모리로부터 제거되는 때조차도 비휘발성 RAM의 메모리 콘텐츠들을 유지할 수 있다.
다만, 비록 비-휘발성 RAM은 전원을 가하지 않고도 정보를 유지할 수 있다는 장점이 있지만, 통상의 비-휘발성 RAM은 휘발성 RAM보다 느린 쓰기/읽기 시간을 가진다.
자기 저항 랜덤 액세스 메모리(MRAM)는 휘발성 메모리에 비교할만한 쓰기/읽기 시간을 가지는 비-휘발성 메모리 기술이다. 전기 전하들 또는 전류 흐름과 같은 데이터를 저장하는 종래의 RAM 기술과 달리, MRAM은 자기 전류들을 사용한다.
도 1은 일반적인 MTJ의 구조를 도시한 도면이고, 도 2는 일반적인 MRAM의 메모리 셀의 구조를 도시한 도면이다. 도 3은 일반적인 MRAM의 동작 과정을 도시한 도면이다.
도 2를 참조하면, MRAM의 메모리 셀은 MTJ(Magnetic Tunnel Junction) 및 트랜지스터(MN)를 포함한다.
MTJ의 일단은 비트 라인(BL)에 연결되고, 트랜지스터(MN)의 게이트는 워드 라인(WL)에 연결되며, 트랜지스터(MN)의 소스는 소스 라인(SL)에 연결된다.
MTJ는 도 1 및 도 2에 도시된 바와 같이 고정층(100), 터널 장벽층(102) 및 자유층(104)을 포함한다.
고정층(100) 및 자유층(104)은 강자성체 물질로 구성되어 각기 자화 방향을 보유할 수 있으며, 터널 장벽층(102)에 의해 분리된다.
고정층(100)은 특정한 극성으로 설정되며, 자유층(104)의 극성은 인가될 수 있는 외부 장(field)의 극성과 일치하도록 자유롭게 변화할 수 있다.
자유층(104)의 극성 변화는 MTJ 소자의 저항을 변화시킨다. 예를 들어, MTJ소자는 극성들이 정렬되는 경우, 즉 자화 방향이 일치하는 경우(도 1의 A, 평형 상태) 낮은 저항 상태를 가지며, 극성들이 정렬되지 않는 경우, 즉 자화 방향이 다른 경우(도 1의 B, 반평형 상태) 높은 저항 상태를 가진다.
MRAM 전체의 구조를 살펴보면, MRAM은 복수의 어레이들을 포함하며, 각 어레이들은 복수의 메모리 셀들을 포함한다. 이때, 각 메모리 셀들은 도 2에 도시된 구조를 가진다.
읽기 동작을 살펴보면, 비트 라인(BL)으로 인가되는 전압이 소스 라인(SL)으로 인가되는 전압보다 높은 경우, 비트 라인(BL)으로부터 소스 라인(SL) 방향으로 읽기 전류(IREAD)가 흐른다. 반면에, 비트 라인(BL)으로 인가되는 전압이 소스 라인(SL)으로 인가되는 전압보다 작은 경우, 소스 라인(SL)으로부터 비트 라인(BL) 방향으로 읽기 전류(IREAD)가 흐른다.
즉, 읽기 동작을 위하여 읽기 전류(IREAD)가 메모리 셀로 인가되며, 그 결과 MTJ의 저항(RMTJ)이 가변된다. 상기 MRAM은 상기 가변된 MTJ의 저항(RMTJ)을 감지하여 읽기 동작을 판단한다.
도 3을 참조하여 읽기 동작을 살펴보면, 읽기 전류(IREAD)는 감지 노도의 전압을 최대화하기 위하여 선택되는 것이 일반적이며, 그 결과 읽기 전류(IREAD)가 MTJ의 스위칭 전류인 IC -로 접근하게 된다. 즉, non-destructive 읽기 마진이 작아지게 되어 읽기 동작시 MTJ의 임의 상태 전환이 발생될 수 있다. 특히, 제조 공정상 스위칭 전류(IC -)가 변화할 수 있는데, 스위칭 전류(IC -)가 도 3에서 우측으로 더 이동하여 위치되는 경우 읽기 마진이 더 작아지게 되어 읽기 오류 발생 확률이 더 높아질 수 있다.
한국공개특허공보 제2004-0035850호 (공개일 : 2004년 4월 29일)
본 발명은 읽기 동작시 MTJ의 임의 상태 전환을 방지할 수 있는 자기 저항 메모리 장치, 특히 STT-MRAM을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 자기 저항 메모리 장치는 액세스 트랜지스터 및 MTJ를 가지는 메모리 셀; 감지 노드를 기준으로 하여 상기 메모리 셀에 병렬로 연결된 부성 저항; 및 상기 메모리 셀에 연결되며, 기준 전압을 생성하는 기준 셀부를 포함한다. 여기서, 읽기 동작시 상기 감지 노드의 초기 전압은 상기 기준 셀부의 기준 전압으로 설정된다.
본 발명의 다른 실시예에 따른 자기 저항 메모리 장치는 MTJ를 가지는 메모리 셀; 상기 메모리 셀에 연결된 감지 노드; 및 상기 MTJ에 연결된 저항 엘리먼트를 포함한다. 여기서, 상기 MTJ와 상기 저항 엘리먼트에 따른 저항은 상기 MTJ의 상태에 따라 다르며, 읽기 동작시 상기 감지 노드의 초기 전압으로 일정 전압이 설정된다.
본 발명에 따른 자기 저항 메모리 장치는 부성 저항을 메모리 셀에 병렬로 연결하여 사용하여 읽기 동작시 MTJ의 임의 상태 전환을 방지할 수 있다.
또한, 상기 자기 저항 메모리 장치는 감지 노드의 초기 전압을 기준 전압으로 설정하며, 따라서 모델 파라미터와 관계없이 읽기 동작의 오동작을 방지할 수 있다.
도 1은 일반적인 MTJ의 구조를 도시한 도면이다.
도 2는 일반적인 MRAM의 메모리 셀의 구조를 도시한 도면이다.
도 3은 일반적인 MRAM의 동작 과정을 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 자기 저항 메모리 장치의 원리를 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 자기 저항 메모리 장치의 구성을 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 자기 저항 메모리 장치의 회로를 도시한 도면이다.
도 7은 도 6의 자기 저항 메모리 장치에서의 메모리 셀의 동작을 도시한 도면이다.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시예들을 자세히 설명하도록 한다.
본 발명은 자기 저항 메모리 장치, 예를 들어 스핀 전달 토크 자기 저항 랜덤 액세스 메모리(Spin Torque Transfer Magnetic Random Access Memory, STT-MRAM)에 관한 것으로서, MTJ(Magnetic Tunnel Junction)의 확률적인 상태 전환으로 인한 읽기 오류를 방지할 수 있다.
일반적인 STT-MRAM에서는 MTJ와 읽기 회로의 공정 오차(공정 불일치)로 인하여 읽기 동작시 원하지 않는 MTJ의 상태 전환이 발생할 수 있다. 본 발명은 이러한 공정 오차시에도 MTJ의 임의 상태 전환을 방지할 수 있는 자기 저항 메모리 장치를 제안한다.
일 실시예에 따르면, 본 발명의 자기 저항 메모리 장치는 부성 저항을 이용하여 MTJ의 임의 상태 전환을 방지할 수 있다.
특히, 상기 자기 저항 메모리 장치는 부성 저항을 이용하되, 감지 노드(Sensing node)의 초기 전압을 기준 셀부의 기준 전압으로 설정하여 모델 파라미터와 관계없이 정상적인 읽기 동작을 가능케 할 수 있다.
이하, 본 발명의 자기 저항 메모리 장치 및 동작 방법의 다양한 실시예들을 첨부된 도면들을 참조하여 상술하겠다.
도 4는 본 발명의 일 실시예에 따른 자기 저항 메모리 장치의 원리를 도시한 도면이다. 도 4에서, RP는 고정층과 자유층의 자화 방향이 동일한 경우(이하, "평형 상태"라 함)의 MTJ의 저항을 의미하며, RAP는 고정층과 자유층의 자화 방향이 다른 경우(이하, "반평형 상태"라 함)의 MTJ의 저항을 나타낸다.
도 4를 참조하면, 메모리 셀의 MTJ에 부성 저항이 병렬로 연결될 수 있다. 상기 부성 저항은 읽기 동작시 오동작을 방지하는 역할을 수행한다.
부성 저항이 없는 일반적인 자기 저항 메모리 장치에서는, 도 3의 그래프와 같이 MTJ의 저항(RMTJ)이 설정된다. 읽기 동작을 위하여 읽기 전류(IREAD)가 메모리 셀로 인가되면 MTJ의 저항(RMTJ)이 가변되며, 상기 자기 저항 메모리 장치는 상기 가변된 MTJ의 저항(RMTJ)을 감지하여 읽기 동작의 완료 여부를 판단한다.
이 때, 읽기 전류(IREAD)는 일반적으로 감지 노드의 전압이 최대화되도록 선택되며, 이로 인하여 읽기 전류(IREAD)가 MTJ의 스위칭 전류인 IC -로 접근하게 된다. 즉, non-destructive 읽기 마진이 작아지게 되어 읽기 동작시 MTJ의 임의 상태 전환이 발생될 수 있다. 특히, 제조 공정상 스위칭 전류(IC -)가 변화할 수 있는데, 스위칭 전류(IC -)가 도 3에서 우측으로 더 이동하여 위치되는 경우 읽기 마진이 더 작아지게 되어 읽기 오류 발생 확률이 더 높아질 수 있다.
반면에, 본 발명의 자기 저항 메모리 장치에서는 도 4에 도시된 바와 같이 메모리 셀에 부성 저항이 병렬로 연결될 수 있다. 일 실시예에 따르면, 반평형 상태의 MTJ의 저항(RAP)과 상기 부성 저항이 병렬로 연결됨에 따른 저항이 음의 값을 가지고 평형 상태의 MTJ의 저항(RP)과 상기 부성 저항이 병렬로 연결됨에 따른 저항이 양의 값을 가지도록 하는 부성 저항이 상기 자기 저항 메모리 장치에 사용될 수 있다.
센스 라인(Sense-line) 캐패시터(CSL)에 병렬로 연결되는 음의 저항은 불안정 시스템(Unstable system)을 만들고, 캐패시터(CSL)에 병렬로 연결되는 양의 저항은 안정 시스템(Stable system)을 만든다.
MTJ의 작은 초기 전압(Vinit)은 불안정 시스템에서는 MTJ의 전압(VMTJ)을 VDD 방향으로 지수 함수적으로 증가시켜 감지 노드의 전압을 상승시킬 수 있으며, 안정 시스템에서는 MTJ의 전압(VMTJ)을 접지 전압 방향으로 감소시켜 상기 감지 노드의 전압을 다운시킬 수 있다. 결과적으로, MTJ의 임의 상태 전환이 발생되지 않을 수 있다. 다른 관점에서는, 상기 자기 저항 메모리 장치는 non-destructive 읽기 동작을 수행할 수 있다.
일 실시예에 따르면, 상기 자기 저항 메모리 장치는 상기 부성 저항을 이용하되, 모델 파라미터에 민감하지 않으면서 간단한 회로 구조를 가질 수 있다. 예를 들어, 본 발명은 모델 파라미터로서 터널 자기 저항(Tunneling magneto-resistance, TMR)이 예상보다 작게 설정되었을 때에도 읽기 동작의 오동작을 방지할 수 있는 자기 저항 메모리 장치를 제안한다.
다른 실시예에 따르면, 상기 자기 저항 메모리 장치는 감지 노드의 초기 전압이 기준 셀부의 전압을 가지도록 설정하여 읽기 동작시의 오동작을 방지할 수 있다. 상기 감지 노드의 초기 전압이 설정되지 않도록 자기 저항 메모리 장치를 구성하면, 상기 감지 노드의 초기 전압이 전원 전압(VDD)에 가까운 전압에서 시작하게 되며, 이 경우 MTJ에 부성 저항이 병렬로 연결됨에도 불구하고 읽기 동작시 오동작이 발생할 수 있다.
따라서, 본 발명의 자기 저항 메모리 장치는 상기 감지 노드의 초기 전압을 기준 셀부의 전압으로 설정하여 읽기 동작시의 오동작을 방지할 수 있다. 이에 대한 자세한 설명은 후술하겠다.
도 5는 본 발명의 일 실시예에 따른 자기 저항 메모리 장치의 구성을 도시한 도면이다. 한편, 물론, 상기 자기 저항 메모리 장치는 많은 메모리 셀들 및 기준 셀부들을 포함하지만, 설명의 편의를 위하여 도 5에서는 하나의 메모리 셀 및 기준 셀부만을 표시하였다.
도 5를 참조하면, 본 실시예의 자기 저항 메모리 장치는 메모리 셀(500), 기준 셀부(502), 부성 저항부(504) 및 읽기 동작 판단부(506)를 포함할 수 있다.
메모리 셀(500)은 액세스 트랜지스터와 MTJ가 직렬로 연결된 회로를 포함한다. 메모리 셀(500)의 저항에 따라 감지 노드(S)의 전압이 달라진다. 일 실시예에 따르면, 감지 노드(S)의 초기 전압은 기준 셀부(502)의 기준 전압으로 설정될 수 있다.
기준 셀부(502)는 읽기 동작의 완료 판단을 위한 기준 전압을 출력하며, 메모리 셀(500)에 연결된다.
부성 저항부(504)는 메모리 셀(500)의 MTJ와 병렬로 연결되는 부성 저항을 포함할 수 있다. 여기서, 반평형 상태의 MTJ의 저항과 상기 부성 저항에 따른 저항은 음의 값을 가질 수 있고, 평형 상태의 MTJ의 저항과 상기 부성 저항에 따른 저항은 양의 값을 가질 수 있다. 결과적으로, 감지 노드(S)의 전압은 상기 반평형 상태에서는 상승하고 상기 평형 상태에서는 감소한다.
한편, 도 5에서는 부성 저항부(504)가 메모리 셀(500)과 별개의 엘리먼트인 것으로 도시하였으나, 부성 저항부(504)는 메모리 셀(500)의 일부일 수도 있다.
읽기 동작 판단부(506)는 메모리 셀(500)의 전압에 해당하는 감지 노드(S)의 전압과 기준 셀부(502)의 기준 전압을 비교하고, 비교 결과에 따라 읽기 동작이 완료되었는 지의 여부를 판단한다.
정리하면, 본 실시예의 자기 저항 메모리 장치는 MTJ의 임의 상태 전환을 방지하도록 메모리 셀(500)에 연결되는 부성 저항부(504)를 사용하되, 감지 노드(S)의 초기 전압을 기준 셀부(502)의 기준 전압으로 설정할 수 있다.
도 6은 본 발명의 일 실시예에 따른 자기 저항 메모리 장치의 회로를 도시한 도면이고, 도 7은 도 6의 자기 저항 메모리 장치에서의 메모리 셀의 동작을 도시한 도면이다.
도 6을 참조하면, 메모리 셀(500)은 직렬로 연결된 트랜지스터(MT) 및 MTJ를 포함한다.
부성 저항부(504)는 부성 저항을 구성하는 트랜지스터들(M1, M2 및 M3)을 포함할 수 있다.
트랜지스터(M1)는 N-모스 트랜지스터일 수 있다. 여기서, 트랜지스터(M1)의 게이트는 감지 노드(S) 및 메모리 셀(500)의 트랜지스터(MT)의 드레인에 연결될 수 있고 소스는 접지에 연결될 수 있다.
트랜지스터들(M2 및 M3)은 P-모스 트랜지스터로서 미러 구조를 형성할 수 있다. 여기서, 트랜지스터(M2)의 드레인은 트랜지스터(M1)의 드레인에 연결될 수 있고, 트랜지스터(M3)의 드레인은 메모리 셀(500)의 트랜지스터(MT)의 드레인에 연결될 수 있다.
기준 셀부(502)는 기준 셀로서 트랜지스터(RT) 및 저항(Rf), 부성 저항(600), 증폭기(A, 602) 및 캐패시터(C)를 포함할 수 있다.
트랜지스터(RT)는 N-모스 트랜지스터일 수 있다. 이 때, 워드 라인(WL)이 트랜지스터(RT)의 게이트 및 메모리 셀(500)의 트랜지스터(MT)의 게이트에 연결될 수 있다. 결과적으로, 트랜지스터들(MT 및 RT)이 워드 라인(WL)을 통하여 인가되는 워드 라인 신호에 따라 동시에 활성화되거나 비활성화될 수 있다.
저항(Rf)은 트랜지스터(RT)의 소스에 연결될 수 있으며, 예를 들어 반평형 상태의 MTJ의 저항과 평형 상태의 MTJ의 저항이 병렬 연결되었을 때의 저항값으로 설정될 수 있다.
부성 저항(600)은 트랜지스터들(MR1, MR2 및 MR3)을 포함할 수 있다.
트랜지스터(MR1)는 N-모스 트랜지스터일 수 있다. 여기서, 트랜지스터(MR1)의 게이트는 증폭기(602)의 입력 단자, 예를 들어 (+) 단자로 연결될 수 있고 소스는 접지에 연결될 수 있다.
트랜지스터들(MR2 및 MR3)은 P-모스 트랜지스터로서 미러 구조를 형성할 수 있다. 여기서, 트랜지스터(MR2)의 드레인은 트랜지스터(MR1)의 드레인에 연결될 수 있고, 트랜지스터(MR3)의 드레인은 기준 셀의 트랜지스터(RT)의 드레인에 연결될 수 있다.
일 실시예에 따르면, 부성 저항(600)의 저항은 부성 저항부(504)의 저항의 절반일 수 있다.
증폭기(602)는 트랜지스터(MR1)의 게이트 및 트랜지스터(RT)에 연결되며, 읽기 동작의 완료를 판단할 수 있는 기준 전압을 출력한다. 또한, 증폭기(602)는 기준 셀 및 부성 저항(600)과 함께 감지 노드(S)의 초기 전압을 설정하는 역할을 수행할 수 있다. 즉, 증폭기(602)의 출력 전압이 감지 노드(S)의 초기 전압으로 설정된다.
일 실시예에 따르면, 증폭기(602)는 피드백 구조를 가지며, 증폭기(602)의 출력단은 캐패시터(C), 감지 노드(S) 및 읽기 동작 판단부(506)에 연결될 수 있다. 여기서, 읽기 동작 판단부(506)는 비교기로 이루어질 수 있다.
또한, 증폭기(602)의 출력단과 감지 노드(S) 사이의 연결은 스위치(SW)에 의해 스위칭될 수 있다.
이하, 도 6의 자기 저항 메모리 장치의 동작을 도 7을 참조하여 살펴보겠다. 도 7의 (A)는 평형 상태의 동작을 도시하였고, 도 7의 (B)는 불평형 상태의 동작을 도시하였다.
도 7의 (A)를 참조하면, 스위치(SW)가 오프(OFF)되어 있고 워드 라인(WL)이 활성화되어 있지 않은 경우, 감지 노드(S)의 전압(VS)은 큰 값을 가질 수 있다.
이어서, 스위치(SW)가 턴-온된 후 워드 라인(WL)이 활성화되어 MTJ의 상태가 평형 상태가 되도록 읽기 전류가 메모리 셀(500)로 인가되면, 메모리 셀(500) 및 기준 셀이 동작하게 되며, 그 결과 증폭기(602)의 출력이 감지 노드(S)로 제공된다. 즉, 감지 노드(S)가 기준 셀부(502)의 기준 전압으로 초기화된다.
계속하여, 워드 라인(WL)이 활성화된 상태에서 스위치(SW)가 턴-오프되며, 이 때 MTJ의 상태가 불평형 상태가 되도록 읽기 전류가 메모리 셀(500)로 제공되고 있으므로 감지 노드(S)의 전압(VS)이 감소된다. 이 때, 비교기(506)는 기준 전압과 감지 노드(S)의 전압(VS)을 비교한다.
이어서, 비교기(506)는 기준 전압과 감지 노드(S)의 전압(VS)의 차이가 기준 이상이 되면, 읽기 동작의 완료를 나타내는 신호를 동작 드라이버(미도시)로 제공한다. 상기 동작 드라이버는 상기 제공된 신호에 따라 워드 라인(WL)을 비활성화하여 읽기 동작을 중지시킬 수 있다.
도 7의 (B)를 참조하면, 스위치(SW)가 오프되어 있고 워드 라인(WL)이 활성화되지 않은 경우,감지 노드(S)의 전압(VS)은 큰 값을 가질 수 있다.
이어서, 스위치(SW)가 턴-온된 후 워드 라인(WL)이 활성화되어 MTJ의 상태가 반평형 상태가 되도록 읽기 전류가 메모리 셀(500)로 인가되면, 메모리 셀(500) 및 기준 셀이 동작하게 되며, 그 결과 증폭기(602)의 출력이 감지 노드(S)로 제공된다. 즉, 감지 노드(S)가 기준 셀부(502)의 기준 전압으로 초기화된다.
계속하여, 워드 라인(WL)이 활성화된 상태에서 스위치(SW)가 턴-오프되며, 이 때 MTJ의 상태가 불평형 상태가 되도록 읽기 전류가 메모리 셀(500)로 제공되고 있으므로 감지 노드(S)의 전압(VS)이 증가한다. 이 때, 비교기(506)는 기준 전압과 감지 노드(S)의 전압(VS)을 비교한다.
이어서, 비교기(506)는 기준 전압과 감지 노드(S)의 전압(VS)의 차이가 기준 이상이 되면, 읽기 동작의 완료를 나타내는 신호를 동작 드라이버로 제공한다. 상기 동작 드라이버는 상기 제공된 신호에 따라 워드 라인(WL)을 비활성화하여 읽기 동작을 중지시킬 수 있다.
정리하면, 감지 노드(S)의 초기 전압으로 기준 셀부(502)의 기준 전압이 설정될 수 있다. 결과적으로, 모델 파라미터에 상관없이 읽기 동작의 오동작이 방지될 수 있으며, 자기 저항 메모리 장치의 회로 구조가 간단하여질 수 있다.
상기한 본 발명의 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
500 : 메모리 셀 502 : 기준 셀부
504 : 부성 저항부 506 : 읽기 동작 판단부
600 : 부성 저항 602 : 증폭기

Claims (12)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. MTJ를 가지는 메모리 셀;
    상기 메모리 셀에 연결된 감지 노드;
    상기 MTJ에 연결된 저항 엘리먼트; 및
    상기 메모리 셀에 연결되며, 기준 전압을 생성하는 기준 셀부를 포함하되,
    상기 MTJ와 상기 저항 엘리먼트에 따른 저항은 상기 MTJ의 상태에 따라 다르며, 읽기 동작시 상기 감지 노드의 초기 전압으로 상기 기준 전압이 설정되고, 상기 감지 노드와 상기 기준 셀부 사이의 연결은 스위치에 의해 스위칭되며,
    상기 스위치가 턴-온됨에 따라 상기 감지 노드의 초기 전압으로 상기 기준 전압이 설정되며, 상기 기준 전압이 상기 감지 노드의 초기 전압으로 설정된 후에는 상기 스위치가 턴-오프되는 것을 특징으로 하는 자기 저항 메모리 장치.
  8. 제7항에 있어서, 상기 저항 엘리먼트는 부성 저항으로서 상기 감지 노드를 기준으로 하여 상기 메모리 셀에 병렬로 연결되는 것을 특징으로 하는 자기 저항 메모리 장치.
  9. 제7항에 있어서, 상기 기준 셀부도 부성 저항을 포함하는 것을 특징으로 하는 자기 저항 메모리 장치.
  10. 삭제
  11. 제7항에 있어서, 상기 MTJ의 상태가 반평형 상태일 때 상기 저항 엘리먼트와상기 MTJ의 저항에 따른 저항은 음의 값을 가지며, 상기 MTJ의 상태가 평형 상태일 때 상기 저항 엘리먼트와 상기 MTJ의 상태에 따른 저항은 양의 값을 가지는 것을 특징으로 하는 자기 저항 메모리 장치.
  12. 제7항에 있어서, 상기 저항 엘리먼트는 미러 구조의 제 1 트랜지스터들 및 상기 제 1 트랜지스터들 중 하나에 연결된 제 2 트랜지스터에 의해 실현되는 것을 특징으로 하는 자기 저항 메모리 장치.














KR1020140073058A 2014-06-16 2014-06-16 부성 저항을 이용한 자기 저항 메모리 장치 KR101630042B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140073058A KR101630042B1 (ko) 2014-06-16 2014-06-16 부성 저항을 이용한 자기 저항 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140073058A KR101630042B1 (ko) 2014-06-16 2014-06-16 부성 저항을 이용한 자기 저항 메모리 장치

Publications (2)

Publication Number Publication Date
KR20150144208A KR20150144208A (ko) 2015-12-24
KR101630042B1 true KR101630042B1 (ko) 2016-06-13

Family

ID=55084244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140073058A KR101630042B1 (ko) 2014-06-16 2014-06-16 부성 저항을 이용한 자기 저항 메모리 장치

Country Status (1)

Country Link
KR (1) KR101630042B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159358A (ja) * 2010-02-02 2011-08-18 Fujitsu Ltd 半導体メモリおよび半導体メモリの動作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2829867B1 (fr) 2001-09-20 2003-12-19 Centre Nat Rech Scient Memoire magnetique a selection a l'ecriture par inhibition et procede pour son ecriture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159358A (ja) * 2010-02-02 2011-08-18 Fujitsu Ltd 半導体メモリおよび半導体メモリの動作方法

Also Published As

Publication number Publication date
KR20150144208A (ko) 2015-12-24

Similar Documents

Publication Publication Date Title
US9640239B2 (en) Sense circuits, semiconductor devices, and related methods for resistance variable memory
US10431277B2 (en) Memory device
US9589621B2 (en) Resistance change memory
US8077501B2 (en) Differential read and write architecture
US9640257B2 (en) Method and circuit for programming non-volatile memory cells of a volatile/non-volatile memory array
WO2013154991A2 (en) Self-referenced sense amplifier for spin torque mram
US10930332B2 (en) Memory array with individually trimmable sense amplifiers
US9502106B2 (en) Semiconductor memory device and method of controlling semiconductor memory device
US9336871B2 (en) Resistance change memory
US9058884B2 (en) Driving method of semiconductor storage device and semiconductor storage device
US20160078915A1 (en) Resistance change memory
US20230326507A1 (en) Current steering in reading magnetic tunnel junction
US10020040B2 (en) Semiconductor memory device
CN113129953B (zh) 磁性随机存储器的读电路
US8547734B1 (en) Method of reading from and writing to magnetic random access memory (MRAM)
TWI537947B (zh) 磁阻記憶體裝置
KR101704933B1 (ko) 오프셋 전압 상쇄를 이용한 메모리 셀 읽기 회로
KR101630042B1 (ko) 부성 저항을 이용한 자기 저항 메모리 장치
KR101704929B1 (ko) 센싱 마진을 향상시키는 메모리 셀 읽기 회로
US10446213B1 (en) Bitline control in differential magnetic memory
TWI620182B (zh) 半導體記憶體裝置
KR102204667B1 (ko) 저전력으로 쓰기 동작이 가능한 자기 저항 메모리 장치 및 이에 있어서 쓰기 동작 제어 방법
US11450357B2 (en) Structure for multiple sense amplifiers of memory device
CN112863559A (zh) 集成电路器件及其操作方法与偏压产生器电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190415

Year of fee payment: 4