CN117636935A - 参考单元写入电路、写入方法及stt-mram - Google Patents
参考单元写入电路、写入方法及stt-mram Download PDFInfo
- Publication number
- CN117636935A CN117636935A CN202311701813.9A CN202311701813A CN117636935A CN 117636935 A CN117636935 A CN 117636935A CN 202311701813 A CN202311701813 A CN 202311701813A CN 117636935 A CN117636935 A CN 117636935A
- Authority
- CN
- China
- Prior art keywords
- mram
- stt
- reference cell
- circuit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 230000015654 memory Effects 0.000 claims description 40
- 238000001514 detection method Methods 0.000 claims description 30
- 230000007704 transition Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1697—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Abstract
一种参考单元写入电路、写入方法及STT‑MRAM。所述参考单元写入电路适于在所述STT‑MRAM上电稳定后、对所述STT‑MRAM读写前，对所述STT‑MRAM中参考单元执行写入操作。采用上述方案，可以降低对参考单元进行写入所需功耗。
Description
技术领域
本发明涉及存储器技术领域，具体涉及一种参考单元写入电路、写入方法及STT-MRAM。
背景技术
非易失性磁随机存取存储器(Magnetic RAM，MRAM)作为一种新型非易失性存储器，具有低功耗、高可靠、可持续微缩、与互补金属氧化物半导体(Complementary MetalOxide Semiconductor，CMOS)工艺相兼容等优点，兼顾静态随机存取存储器(StaticRandom Access Memory，SRAM)的高速读写能力和动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)的高集成度，被认为是最有希望的下一代存储器之一。
自旋转移矩磁存储器(Spin-Transfer Torque Magnetic RAM，STT-MRAM)是通过自旋电流实现信息写入的一种新型MRAM，具体地，STT-MRAM通过固定层使电流极化，形成自旋电流，将自旋矩传递给自由层的磁矩，使其依据自旋电流的方向而发生转动，实现写入信息“0”或“1”。读取信息的方法与MRAM一样，也是通过检测存储单元的电阻读出其存储的信息。
不同于传统SRAM电路通过高低电位实现数据的存储，STT-MRAM电路是利用流过隧道结中不同方向的自旋极化电流，驱动软磁体磁化方向的改变，实现磁隧道结高低阻抗状态的切换，从而达到存储数据的目的。因此，MRAM电路的读出操作需要使用已经被写成高阻态或低阻态的磁性隧道结(Magnetic Tunnel Junction，MTJ)构成参考单元，通过比较存储阵列中MTJ和参考单元中MTJ的阻值来得到存储的结果。参考单元的选择和写入决定了读出数据的准确率，因此，参考单元的写入电路至关重要。
然而，现有参考单元写入方法，所需功耗较高，造成功耗浪费。
发明内容
本发明要解决的问题是：降低对参考单元进行写入所需功耗。
为解决上述问题，本发明实施例提供了一种参考单元写入电路，适于对STT-MRAM中参考单元执行写入操作；所述参考单元写入电路，适于在所述STT-MRAM上电稳定后、对所述STT-MRAM读写前，对所述STT-MRAM中参考单元执行写入操作。
可选地，所述参考单元写入电路包括：
上电检测电路，适于检测所述STT-MRAM是否进行上电操作，并在上电稳定后，产生上电稳定指示信号及STT-MRAM开启信号；
写入控制电路，与所述上电检测电路及所述STT-MRAM中参考单元连接，适于基于所述上电稳定指示信号及STT-MRAM开启信号，产生参考单元写入控制信号；所述参考单元写入控制信号，适于对所述STT-MRAM中参考单元执行写入操作。
可选地，所述写入控制电路包括：
非门电路，与所述上电检测电路连接，适于对所述上电检测电路输出的STT-MRAM开启信号执行取反操作；
与门电路，与所述上电检测电路及所述非门电路连接，适于对所述上电检测电路输出的上电稳定指示信号及所述非门电路的输出信号执行相与操作，得到所述写入控制信号；
第一开关管，与所述与门电路连接，适于在所述与门电路输出信号的控制下，将电源电压施加到所述STT-MRAM中参考单元的一端；
及第二开关管，与所述与门电路连接，适于在所述与门电路输出信号的控制下，将地线连接到所述STT-MRAM中参考单元的一端。
可选地，所述上电稳定指示信号在上电稳定后第一时刻由低电平转换为高电平，所述STT-MRAM开启信号在上电稳定后第二时刻由低电平转换为高电平，所述第一时刻早于所述第二时刻，且所述第一时刻及所述第二时刻的差值大于或等于所述写入控制信号的脉冲宽度。
本发明实施例还提供了一种STT-MRAM，包括上述任一种所述的参考单元写入电路。
可选地，所述STT-MRAM还包括：
存储阵列；
多个参考单元，与所述参考单元写入电路连接；
时序逻辑电路，与所述存储阵列及参考单元连接，适于提供所述存储阵列及参考单元工作所需时序信号。
可选地，所述上电检测电路与所述时序逻辑电路连接，适于将所述STT-MRAM开启信号输出至所述时序逻辑电路，以控制所述时序逻辑电路输出相应时序信号。
可选地，所述STT-MRAM中所有参考单元共用同一所述参考单元写入电路。
本发明实施例还提供了一种参考单元写入方法，适于对STT-MRAM中参考单元执行写入操作，所述方法包括：
在所述STT-MRAM上电稳定后、对所述STT-MRAM读写前，对所述STT-MRAM中参考单元执行写入操作。
可选地，所述在所述STT-MRAM上电稳定后、对所述STT-MRAM读写前，对所述STT-MRAM中参考单元执行写入操作，包括：
检测所述STT-MRAM是否进行上电操作，并在上电稳定后，产生上电稳定指示信号及STT-MRAM开启信号；
基于所述上电稳定指示信号及STT-MRAM开启信号，产生参考单元写入控制信号；所述参考单元写入控制信号，适于对所述STT-MRAM中参考单元执行写入操作。
与现有技术相比，本发明实施例的技术方案具有以下优点：
应用本发明的方案，参考单元写入电路可以在所述STT-MRAM上电稳定后、对所述STT-MRAM读写前，对所述STT-MRAM中参考单元执行写入操作，相对于在存储单元每次写操作的同时对参考单元进行写入的方案，仅在上电启动阶段对参考单元执行写入操作即可，上电后对存储单元执行写操作时，不需要对参考单元再同时执行写入操作，由此可以降低对参考单元执行写入操作所需功耗，且可以节约参考单元写入所需的时间。
进一步，通过设置上电检测电路在上电稳定后产生上电稳定指示信号及STT-MRAM开启信号，而写入控制电路可以基于上电稳定指示信号及STT-MRAM开启信号，产生参考单元写入控制信号，由此可以在STT-MRAM出厂完成后上电启动阶段对参考单元写入，无需在设计阶段预留PAD及I/O，从而可以有效减少参考单元写入引入的电路面积，更加方便快捷地对参考单元执行写入操作。
附图说明
图1是本发明实施例中一种参考单元写入电路的结构示意图；
图2是本发明实施例中一种参考单元写入电路内相关信号的时序示意图；
图3是本发明实施例中一种STT-MRAM的结构示意图；
图4是本发明实施例中一种STT-MRAM读出电路的结构示意图。
具体实施方式
传统的参考单元写入方法，是通过出厂后进行一次性写入配置实现的。采用该方法，需要在设计阶段提前引出写入衬垫(PAD)及输入/输出端子(I/O)，然后在出厂后，通过写入PAD及I/O进行一次性的写入配置，将参考单元写成所需的高阻态或低阻态，之后就不在针对此类PAD进行写操作。
由于需要额外引入PAD及I/O，即便在先进工艺下，IO和PAD的面积占比仍很大，且参考单元一般由多个MTJ串并联构成，每个参考单元均需要多个IO和PAD，因此额外增加了大量的面积。
现有也存在通过专用参考单元写入命令的方式，对出厂后的参考单元进行写入配置。该方法虽然减少了参考单元写入电路的面积，但比较耗时且增加了系统成本。
现有一种参考单元写入方法，基于行解码电路的输出和列解码电路的输出，来选择用于写操作的参考单元，从而实现在不需要专用参考单元写入命令的情况下，存储单元的写入操作的同时对参考单元进行编程。
然而，采用该方案，在存储单元每次写操作的同时对参考单元进行编程，由于MRAM的写操作需要较大的写入电流，且需要持续较长时间，写入功耗很大。如果每次写操作都对参考单元进行编程，将会造成大量的功耗浪费。
另外，由于MRAM的读操作需要对比存储单元中MTJ的阻值与参考单元中MTJ的阻值，故需要在第一遍写入后，才能进行读操作，限制了MRAM在物理不可克隆函数(Physically Unclonable Functions，PUF)等领域的应用。PUF使用由制造不确定性/变化引起的器件特性的无序，在受到输入激励时产生独特且不可预测的输出，在应用中不需要写入操作直接读取。
针对该问题，本发明提供了一种参考单元写入电路，采用该参考单元写入电路，可以在所述STT-MRAM上电稳定后、对所述STT-MRAM读写前，对所述STT-MRAM中参考单元执行写入操作，由于仅在上电启动阶段对参考单元执行写入操作即可，上电后对存储单元执行写操作时，不需要对参考单元再同时执行写入操作，由此可以降低对参考单元执行写入操作所需功耗，且可以节约参考单元写入所需的时间。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例作详细地说明。
参照图1，本发明实施例还提供了一种参考单元写入电路10，所述参考单元写入电路10适于对STT-MRAM中参考单元执行写入操作。
与现有参考单元写入方案不同的是，本发明的实施例中，所述参考单元写入电路，适于在所述STT-MRAM上电稳定后、对所述STT-MRAM读写前，对所述STT-MRAM中参考单元执行写入操作。
其中，所述STT-MRAM上电稳定，指的是STT-MRAM的电源电压由最低值逐渐上升至一固定值后保持不变。对所述STT-MRAM读写前，指的是对STT-MRAM中首个存储单元执行读写操作前。
在具体实施中，所述参考单元写入电路10可以在STT-MRAM上电稳定后，立即对STT-MRAM中参考单元执行写入操作，也可以在在STT-MRAM上电稳定且经过一段时长后，对STT-MRAM中参考单元执行写入操作。具体对参考单元执行写入操作的时刻不作限制，只要能够在对STT-MRAM中首个存储单元执行读写操作前完成即可。
在具体实施中，所述参考单元写入电路10可以具有多种结构，此处不作限制。
在本发明的一实施例中，参照图1，所述参考单元写入电路10包括：上电检测电路101以及写入控制电路102。其中：
所述上电检测电路101，适于检测所述STT-MRAM是否进行上电操作，并在上电稳定后，产生上电稳定指示信号pdb及STT-MRAM开启信号mram_en；
所述写入控制电路102，与所述上电检测电路101及连接所述STT-MRAM中参考单元连接，适于基于所述上电稳定指示信号pdb及STT-MRAM开启信号mram_en，产生参考单元写入控制信号ref-ctrl；所述参考单元写入控制信号ref-ctrl，适于对所述STT-MRAM中参考单元执行写入操作。
在实际上电过程中，STT-MRAM的电源电压值会由低电平逐渐升高至高电平并保持在高电平状态。所述上电检测电路101可以通过检测STT-MRAM的电源电压值，来确定STT-MRAM是否进行上电操作。当所述上电检测电路101检测到STT-MRAM的电源电压值为低电平时，表明STT-MRAM未上电。当所述上电检测电路101检测到STT-MRAM的电源电压值逐渐升高时，表明STT-MRAM已上电。当所述上电检测电路101检测到STT-MRAM的电源电压值保持在高电平时，表明STT-MRAM上电稳定。
当STT-MRAM上电稳定后，上电检测电路101可以产生上电稳定指示信号pdb及STT-MRAM开启信号mram_en。所述写入控制电路102可以根据上电稳定指示信号pdb及STT-MRAM开启信号mram_en，产生参考单元写入控制信号ref-ctrl。
在具体实施中，所述写入控制电路102可以采用具有多种电路结构，产生参考单元写入控制信号ref-ctrl，只要能够在STT-MRAM上电稳定后、对所述STT-MRAM读写前，完成对所述STT-MRAM中参考单元的写入操作即可。
在本发明的一实施例中，参照图1，所述写入控制电路102包括：非门电路102a、与门电路102b、第一开关管Q1及第二开关管Q2。其中：
所述非门电路102a，与所述上电检测电路101连接，适于对所述上电检测电路101输出的STT-MRAM开启信号mram_en执行取反操作；
所述与门电路102b，与所述上电检测电路101及所述非门电路102a连接，适于对所述上电检测电路101输出的上电稳定指示信号pdb及所述非门电路102a的输出信号mram_en执行相与操作，得到所述写入控制信号ref-ctrl；
所述第一开关管Q1，与所述与门电路102b连接，适于在所述与门电路102b输出信号ref-ctrl的控制下，将电源电压VDD施加到所述STT-MRAM中参考单元的一端；
所述第二开关管Q2，与所述与门电路102b连接，适于在所述与门电路102b输出信号ref-ctrl的控制下，将地线GND连接到所述STT-MRAM中参考单元的一端。
在具体实施中，所述上电检测电路101具有电源电压连接端、接地端、第一输出端及第二输出端。其中：
所述电源电压连接端与电源电压输出端连接，由此可以检测电源电压输出端所输出的电源电压值。另外，所述电源电压连接端还与第一开关管Q1的一端连接，从而可以在第一开关管Q1导通时，将电源电压施加至参考单元的一端。
所述接地端与地线连接，用于将上电检测电路102中相关器件接地。同时，所述接地端还与第二开关管Q2的一端连接，从而可以在第二开关管Q2导通时，将参考单元的一端接地。
所述第一输出端输出上电稳定指示信号pdb，所述第二输出端输出STT-MRAM开启信号mram_en。非门电路102a对STT-MRAM开启信号mram_en取反后输入至与门电路102b的一输入端，与门电路102b的另一输入端输入上电稳定指示信号pdb。由此使得写入控制信号ref-ctrl在上电稳定指示信号pdb为高电平且STT-MRAM开启信号mram_en为低电平时，处于高电平，反之则为低电平。
在具体实施中，所述第一开关管Q1及第二开关管Q2可以均为MOS管，也可以均为绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)，还可以为其它半导体器件。在本发明的实施例中，所述第一开关管Q1及第二开关管Q2均为NMOS管。
无论所述第一开关管Q1及第二开关管Q2为何种开关器件，所述第一开关管Q1及第二开关管Q2的控制端均与门电路102b的输出端连接，一端与上电电路连接，另一端与参考单元连接，由此可以在写入控制信号ref-ctrl的控制下导通或断开，对参考单元执行写入操作。
图2为所述参考单元写入电路中相关信号的时序示意图。参照图2，上电检测电路在STT-MRAM上电稳定后将上电稳定指示信号pdb信号置高，一段时间后将STT-MRAM开启信号mram_en置高。STT-MRAM开启信号mram_en取反后，与上电稳定指示信号pdb信号相与，最终得到参考单元的写入控制信号ref-ctrl。参考单元的写入控制信号ref-ctrl通过第一开关管Q1和第二开关管Q2的导通，将电源电压VDD和地线GND分别施加到参考单元中MTJ的两端，达到写入的目的。
参照图2，假设所述上电稳定指示信号pdb在上电稳定后第一时刻t1由低电平转换为高电平，所述STT-MRAM开启信号mram_en在上电稳定后第二时刻t2由低电平转换为高电平，所述第一时刻t1早于所述第二时刻t2，且所述第一时刻t1及所述第二时刻t2的差值大于或等于所述写入控制信号ref-ctrl的脉冲宽度，由此可以使得写入控制信号ref-ctrl具有足够的时间来保证参考单元的正确写入。
写入控制信号ref-ctrl由低电平转换为高电平后，参考单元开始进行写入，使得参考单元的阻值具有高低变化。
在具体实施中，STT-MRAM开启信号mram_en可以输入至STT-MRAM中时序逻辑电路，控制STT-MRAM的开启，保证了STT-MRAM在读写之前完成参考单元的写入。同时，在上电稳定后再进行MRAM电路的操作，也增加了电路的可靠性。
采用本发明的方案，即便对于复杂的参考单元结构，仅需增加几个MOS管作为开关即可实现在上电阶段完成写入，有效减小了参考单元写入电路引入的面积，并且不增加后续读写时间和功耗，可以实现方便快捷地对参考单元执行写入操作。
参照图3，本发明实施例提供了一种STT-MRAM，所述STT-MRAM可以包括上述实施例中的参考单元写入电路10。
在具体实施中，所述STT-MRAM还可以包括：存储阵列201、多个参考单元202，以及时序逻辑电路203。其中，所述时序逻辑电路203与所述存储阵列201及多个参考单元202连接，适于提供所述存储阵列201及多个参考单元202工作所需时序信号。存储阵列201、多个参考单元202，以及时序逻辑电路203，构成了STT-MRAM中MRAM主电路20。
在具体实施中，所述存储阵列201包括若干个存储单元呈阵列分布。所述存储单元用于存储数据信息。参考单元202的数量可以为两个以上。所述参考单元201用于读取存储单元的数据时提供参考电压(或参考电流)。
在具体实施中，STT-MRAM的存储单元11主要由一个MTJ及一个NMOS管串联构成。其中MTJ用于存储数据信息，其自由层的磁场极化方向可以通过自旋转移矩STT效应进行翻转，从而使得MTJ具有不同的电阻状态。更具体地，当自由层与固定层的相对磁场极化方向平行时，MTJ呈现出低电阻状态，当自由层与固定层的相对磁场极化方向反平行时，MTJ呈现出高电阻状态，因此MTJ可以简化地看作一个可变电阻。NMOS晶体管用于对存储单元进行访问控制。例如，参照图4，存储单元201a可以包括：第一MTJ R1及第一NMOS管N1。
在具体实施中，STT-MRAM的参考单元202主要由一个或多个MTJ及一个NMOS管串联构成。例如，参照图4，参考单元202可以包括：第二MTJ R2及第二NMOS管N2。其中，第二MTJR2可以是一个或多个MTJ等效后的阻值。
所述STT-MRAM还可以包括字线选择器及列选择器，所述字线选择器及列选择器可以将待读取数据的存储单元与相应的参考单元所连接的字线及列选择信号设置为高电平，使得相应的存储单元或者参考单元处于导通状态。而将其它字线及列选择信号设置为低电平，使得相应的存储单元或参考单元处于未导通状态，不能进行任何操作。每一个存储单元与参考单元可以通过字线(WL)与列选择信号(cs)进行唯一确定。通过字线及列选择信号，来选择待读取数据的存储单元与相应的参考单元。
所述时序逻辑电路2023可以为STT-MRAM提供工作所需时序信号，比如，用于字线选择器及列选择器的控制信号、读出电路驱动信号、预充电信号等。其中，STT-MRAM还可以包括读出电路，读出电路可以使用灵敏放大器与存储阵列及参考单元连接，通过比较存储阵列中MTJ和参考单元的阻值得到存储的结果。
如图4所示，存储单元201a和参考单元202的一端分别通过一对列选择管连接到灵敏放大器SA的对称两端，该对列选择管中一个列选择管的栅极接入列选择信号cs，另一个列选择管的栅极接入列选择信号的反相信号csn。
当需要某存储单元11进行读操作时，存储单元201a和参考单元202中MTJ的一端接低电位，另一端与相应开关管相接，存储单元201a的字线控制信号WL和参考单元202的门管控制信号ref-WL高电平，列选读控制信号cs有效，通过灵敏放大器放大两边路径上的电流的差值(即存储单元路径上的电流值Iread及参考单元路径上的电流值Iref)，实现快速读出的目的。
在具体实施中，参考单元写入电路10在读出电路对存储单元执行读写操作之前，对参考单元21执行写入操作，使得参考单元的阻值被写成所需的值，以便后续比较。
在具体实施中，所述STT-MRAM可以仅设置一个参考单元写入电路10，通过该唯一的参考单元写入电路10控制STT-MRAM所有参考单元的写入操作，从而可以最大限度地节约参考单元写入引入大电路面积。
在其它实施例中，所述STT-MRAM也可以设置两个或者两个以上参考单元写入电路10，每个参考单元写入电路10分别对部分参考单元执行写入操作，从而可以提高参考单元写入效率。
采用本发明实施例中参考单元写入电路，在上电启动阶段进行参考单元的写入操作，不影响后续MRAM电路的正常读写。该电路设计灵活，不额外增加写入功耗，易于实现灵活性高。
为了使本领域技术人员更好地理解和实现本发明，以下对上述参考单元写入电路对应的方法进行详细描述。
本发明实施例提供了一种参考单元写入方法，所述方法可以包括：
在所述STT-MRAM上电稳定后、对所述STT-MRAM读写前，对所述STT-MRAM中参考单元执行写入操作。
在具体实施中，在所述STT-MRAM上电稳定后、对所述STT-MRAM读写前，对所述STT-MRAM中参考单元执行写入操作，可以包括：
检测所述STT-MRAM是否进行上电操作，并在上电稳定后，产生上电稳定指示信号及STT-MRAM开启信号；
基于所述上电稳定指示信号及STT-MRAM开启信号，产生参考单元写入控制信号；所述参考单元写入控制信号，适于对所述STT-MRAM中参考单元执行写入操作。
在具体实施中，可以通过检测STT-MRAM的电源电压来判断是否上电稳定，在上电稳定后，产生上电稳定指示信号及STT-MRAM开启信号，并基于上电稳定指示信号及STT-MRAM开启信号产生参考单元写入控制信号。
在具体实施中，可以在上电稳定指示信号pdb为高电平且STT-MRAM开启信号mram_en为低电平时，设置写入控制信号ref-ctrl处于高电平，反之设置写入控制信号ref-ctrl处于低电平，从而可以实现在所述STT-MRAM上电稳定后、对所述STT-MRAM读写前，对所述STT-MRAM中参考单元执行写入操作。
采用本发明实施例中参考单元写入方法，不仅节约了参考单元写入所需的额外时间，同时不增加写入功耗，电路简单易于实现。另外，在每次上电启动阶段对参考单元写入，后续无需再执行写入操作，可以更好地应用于PUF等领域。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种参考单元写入电路，适于对STT-MRAM中参考单元执行写入操作；其特征在于，
所述参考单元写入电路，适于在所述STT-MRAM上电稳定后、对所述STT-MRAM读写前，对所述STT-MRAM中参考单元执行写入操作。
2.如权利要求1所述的参考单元写入电路，其特征在于，所述参考单元写入电路包括：
上电检测电路，适于检测所述STT-MRAM是否进行上电操作，并在上电稳定后，产生上电稳定指示信号及STT-MRAM开启信号；
写入控制电路，与所述上电检测电路及所述STT-MRAM中参考单元连接，适于基于所述上电稳定指示信号及STT-MRAM开启信号，产生参考单元写入控制信号；所述参考单元写入控制信号，适于对所述STT-MRAM中参考单元执行写入操作。
3.如权利要求2所述的参考单元写入电路，其特征在于，所述写入控制电路包括：
非门电路，与所述上电检测电路连接，适于对所述上电检测电路输出的STT-MRAM开启信号执行取反操作；
与门电路，与所述上电检测电路及所述非门电路连接，适于对所述上电检测电路输出的上电稳定指示信号及所述非门电路的输出信号执行相与操作，得到所述写入控制信号；
第一开关管，与所述与门电路连接，适于在所述与门电路输出信号的控制下，将电源电压施加到所述STT-MRAM中参考单元的一端；
及第二开关管，与所述与门电路连接，适于在所述与门电路输出信号的控制下，将地线连接到所述STT-MRAM中参考单元的一端。
4.如权利要求2所述的参考单元写入电路，其特征在于，所述上电稳定指示信号在上电稳定后第一时刻由低电平转换为高电平，所述STT-MRAM开启信号在上电稳定后第二时刻由低电平转换为高电平，所述第一时刻早于所述第二时刻，且所述第一时刻及所述第二时刻的差值大于或等于所述写入控制信号的脉冲宽度。
5.一种STT-MRAM，其特征在于，包括权利要求1至4任一项所述的参考单元写入电路。
6.如权利要求5所述的STT-MRAM，其特征在于，所述STT-MRAM还包括：存储阵列；
多个参考单元，与所述参考单元写入电路连接；
时序逻辑电路，与所述存储阵列及参考单元连接，适于提供所述存储阵列及参考单元工作所需时序信号。
7.如权利要求6所述的STT-MRAM，其特征在于，所述上电检测电路与所述时序逻辑电路连接，适于将所述STT-MRAM开启信号输出至所述时序逻辑电路，以控制所述时序逻辑电路输出相应时序信号。
8.如权利要求5所述的STT-MRAM，其特征在于，所述STT-MRAM中所有参考单元共用同一所述参考单元写入电路。
9.一种参考单元写入方法，适于对STT-MRAM中参考单元执行写入操作，其特征在于，所述方法包括：
在所述STT-MRAM上电稳定后、对所述STT-MRAM读写前，对所述STT-MRAM中参考单元执行写入操作。
10.如权利要求9所述的参考单元写入方法，其特征在于，所述在所述STT-MRAM上电稳定后、对所述STT-MRAM读写前，对所述STT-MRAM中参考单元执行写入操作，包括：
检测所述STT-MRAM是否进行上电操作，并在上电稳定后，产生上电稳定指示信号及STT-MRAM开启信号；
基于所述上电稳定指示信号及STT-MRAM开启信号，产生参考单元写入控制信号；所述参考单元写入控制信号，适于对所述STT-MRAM中参考单元执行写入操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311701813.9A CN117636935A (zh) | 2023-12-11 | 2023-12-11 | 参考单元写入电路、写入方法及stt-mram |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311701813.9A CN117636935A (zh) | 2023-12-11 | 2023-12-11 | 参考单元写入电路、写入方法及stt-mram |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117636935A true CN117636935A (zh) | 2024-03-01 |
Family
ID=90023319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311701813.9A Pending CN117636935A (zh) | 2023-12-11 | 2023-12-11 | 参考单元写入电路、写入方法及stt-mram |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117636935A (zh) |
-
2023
- 2023-12-11 CN CN202311701813.9A patent/CN117636935A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7864564B2 (en) | Magnetic random access memory having improved read disturb suppression and thermal disturbance resistance | |
| US8274819B2 (en) | Read disturb free SMT MRAM reference cell circuit | |
| JP4052829B2 (ja) | 薄膜磁性体記憶装置 | |
| US6791869B2 (en) | Nonvolatile memory device with configuration switching the number of memory cells used for one-bit data storage | |
| US8077501B2 (en) | Differential read and write architecture | |
| US20180277188A1 (en) | Memory device | |
| JP5221222B2 (ja) | 半導体記憶装置 | |
| CN111724840B (zh) | 基于磁隧道结的电路及基于磁隧道结的器件 | |
| US20200005844A1 (en) | Compact magnetic storage memory cell | |
| US9496037B2 (en) | Memory circuit | |
| US10741233B2 (en) | Semiconductor memory device | |
| US8077508B1 (en) | Dynamic multistate memory write driver | |
| US9620212B2 (en) | Memory provided with associated volatile and non-volatile memory cells | |
| JP2011192345A (ja) | スピン注入型ｍｒａｍ、並びにその書き込み方法及び読み出し方法 | |
| US6788571B2 (en) | Thin film magnetic memory device having an access element shared by a plurality of memory cells | |
| WO2007124205A2 (en) | Mram array with reference cell row and method of operation | |
| US10020040B2 (en) | Semiconductor memory device | |
| US10311931B2 (en) | Semiconductor memory device | |
| JP6672224B2 (ja) | 磁気メモリ | |
| CN113129953B (zh) | 磁性随机存储器的读电路 | |
| US9934834B2 (en) | Magnetoresistive memory device | |
| CN117636935A (zh) | 参考单元写入电路、写入方法及stt-mram | |
| CN112927737B (zh) | 使用磁性隧道结的非易失寄存器 | |
| JP2007122838A (ja) | 半導体記憶装置 | |
| CN110097903B (zh) | 使用字内参考单元的mram芯片及其读写方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |