CN112927737B - 使用磁性隧道结的非易失寄存器 - Google Patents
使用磁性隧道结的非易失寄存器 Download PDFInfo
- Publication number
- CN112927737B CN112927737B CN201911233628.5A CN201911233628A CN112927737B CN 112927737 B CN112927737 B CN 112927737B CN 201911233628 A CN201911233628 A CN 201911233628A CN 112927737 B CN112927737 B CN 112927737B
- Authority
- CN
- China
- Prior art keywords
- magnetic tunnel
- tunnel junction
- nmos transistor
- inverter
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 119
- 238000000034 method Methods 0.000 claims description 21
- 230000005415 magnetization Effects 0.000 claims description 14
- 230000015654 memory Effects 0.000 description 19
- 238000013461 design Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005294 ferromagnetic effect Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本发明提供一种具使用磁性隧道结的非易失寄存器，其特征在于该寄存器单元包括一差动放大器电路，其包含耦合到第二反相器的第一反相器，用以形成不平衡的触发器电路；一电源线连接前述反相器的一端，两源极线分别连接到反相器的另一端，且反相器的另一端分别电性连接一磁隧道结；及两位线分别经过一开关管电性连接到反相器电性连接磁隧道结的节点；且字线分别电性连接控制前述开关管。藉此寄存器单元只需要一对做为开关管的大NMOS晶体管，将比现有技术拥有更小的面积，节省了芯片成本。
Description
技术领域
本发明涉及寄存器技术领域，特别是关于一种使用磁性随机存储器技术中磁性隧道结(MTJ)的非易失寄存器单元。
背景技术
降低功耗和增加高速数据操作是下一代逻辑电路的主要目标。由于纳米级互补金属氧化物半导体(CMOS)技术中的漏电流，预计静态功耗会急剧增加。此外，先进超大规模集成电路(VLSI)中全局互连长度的增加导致功率和延迟的进一步增加。逻辑存储器架构，其中存储器组件分布在逻辑电路平面上，与非易失性存储器组合，预期实现超低功率和缩短互连延迟。但是，为了充分利用逻辑存储器架构，实现具有更短访问时间，无限耐久性，可扩展写入能力的非易失性寄存器非常重要。
近年来，采用磁性隧道结(Magnetic Tunnel Junction,MTJ)的磁性随机存储器(Magnetic random access memory，MRAM)被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性自由层(Free Layer，FL)，它可以改变磁化方向以记录不同的数据；位于中间的绝缘隧道势垒层(Tunnel Barrier Layer，TBL)；磁性参考层(Reference Layer，RL)位于隧道势垒层的另一侧，它的磁化方向不变。
在实际应用上为能在这种磁电阻元件中记录信息，使用基于自旋动量转移或称自旋转移矩(Spin Transfer Torque，STT)转换技术，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。在具有垂直各向异性(Perpendicular Magnetic Anisotropy,PMA)的磁性隧道结(MTJ)中，作为存储信息的自由层，在垂直方向拥有两个磁化方向，即：向上和向下，分别对应二进制中的“0”和“1”或者“1”和“0”。在实际应用中，在读取信息或者空置的时候，自由层的磁化方向保持不变；在写的过程中，如果有与现有不同状态的信号输入的时候，那么自由层的磁化方向将会在垂直方向上发生180度的翻转。这种空置状态之下磁性存储器的自由层保持磁化方向不变的能力叫做数据保存能力(Data Retention)或者热稳定性(ThermalStability)。在不同的应用场景中要求不一样。对于一个典型的非易失存储器(Non-volatile Memory，NVM)的热稳定性要求是在125℃的条件可以保存数据10年。
MRAM這种新的内存和存储技术，可以像静态随机存取存储器(SRAM)/动态随机存取存储器(DRAM)一样快速随机读写，还可以像闪存(Flash)一样在断电后永久保留数据。它的经济性想当地好，单位容量占用的硅片面积比SRAM有很大的优势，比在此类芯片中经常使用的NOR Flash也有优势，比嵌入式NOR Flash的优势更大。它的性能也相当好，读写时延接近最好的SRAM，功耗则在各种内存和存储技术最好。而且MRAM不像DRAM以及Flash那样与标准CMOS半导体工艺不兼容。MRAM可以和逻辑电路集成到一个芯片中。
应用上，每个MRAM的记忆单元由一个MTJ和一个MOS管(场效应晶体管)组成。MOS管的栅极(gate)连接到芯片的字线(Word Line，WL)负责接通或切断这个记忆单元元，MTJ和MOS管串接在芯片的位线(Bit Line，BL)上。读写操作在位线(BL)上进行。一个MRAM芯片由一个或多个MRAM存储单元的阵列组成，每个阵列有若干外部电路，如：行地址解码器：把收到的地址变成字线(WL负的选择。列地址解码器：把收到的地址变成位线(BL)的选择。读写控制器：控制位线(BL)上的读(测量)写(加电流)操作。输入输出控制：和外部交换数据。
在非易失内存以外，非易失寄存器也是集成电路中经常需要的设计单元。寄存器和内存的差别在于：内存的每一次使用，只需要输出一个庞大阵列中被地址选中的一个小字节；而寄存器的每一次使用，必须输出每一个比特的信息，用于集成电路中的平行信息处理。但一次只写一个字节，在很多应用场景下是可以接受的。
非易失寄存器在很多集成电路中有需求。即使在MRAM的设计中，也有非易失寄存器的需求。比如进行冗余设计时，需要纪录损坏单元的地址和替换地址。
目前非易失寄存器的应用还不普遍，很多芯片设计中，把配置信息存在非易失的存储器中，启动时读出来，加在到易失的寄存器里。这种方法需要延长启动时间，重复的信息存储也不经济。
其中，请参阅欧洲专利EP2330594揭露了下述一种MTJ的非易失寄存器结构，原专利所用的靠加热写MRAM的技术，不同于STT-MRAM。这个电路也可以用于STT-MRAM，正常使用(读寄存器)时，作用两侧的NMOS管断开，下面两个MTJ永远处于相反的状态，根据哪一个电阻更高，数据输出Q和反向数据Qn本别输出0、1或1、0。
但欧洲专利EP2330594这類电路有两个问题：1.进行写操作时，需要可以在不同的方向通电流，需要增加MOS管做开关，怎样最经济地解决这个问题，需要更高层次的电路设计，这项专利没有给出解决方案。
2.这个电路写操作时比较困难，方法1：用左右两侧的NMOS管把数据输出Q和反向数据Qn恢复到中性位置，利用位线(BL)与源极线(SL)BL0-SL0、BL1-SL1的电流进行写操作。方法2：让电流走外侧的NMOS管到源极线(SL)的道路，此时电流仍然要通过两个NMOS管。无论哪一种方法，写电流都必须连续流过两个MOS管，且MRAM的写电流比较大，所以这要求两个MOS管的尺寸都很大。即使这样，两个MOS管的串联电阻，仍然会对写入操作造成困难。
发明内容
为了解决上述技术问题，本申请的目的在于，提供一种使用磁性隧道结的非易失寄存器，写入操作时，每一个磁性隧道结(MTJ)的电流只通过一个做为开关管的NMOS电晶管，对比习知技术需要通过至少2个MOS电晶管。因为磁性隧道结(MTJ)需要比较大的写入电流，这个电流流经的MOS管需要比较大的尺寸。本案技术每一个单元只需要一对大的NMOS电晶管，而对比设计需要2-3对大的MOS电晶管，两个电晶管的串联电阻，反过来对其尺寸的要求更高。本案技術将比现有技术拥有更小的面积，节省了芯片成本。且在阵列的操作方法也最大程度地节省了电路面积，其最重要的应用在于对待机功耗要求很严格的物联网和可穿戴电子设备等领域。
本申请的目的及解决其技术问题，是采用以下技术方案来实现的。
本申请一种使用磁性隧道结的非易失寄存器单元，其特征在于该寄存器单元包括：一差动放大器电路，该差动放大器电路包括相互耦合的两个反相器，第一反相器和第二反相器，用以形成不平衡的触发器电路，两个反相器的输出端分别连接第一输出和第二输出；一电源线连接前述第一反相器和第二反相器的一端，一第一磁隧道结和一第二磁隧道结分别连接到第一反相器和第二反相器的另一端，且一第一源极线和一第二源极线分别连接所述第一磁隧道结和第二磁隧道结的另一端，且两个隧道结永远处于相反的状态；及一第一位线和第二位线分别经过一开关管连接到第一反相器和第二反相器电性连接第一磁隧道结和第二磁隧道结间的节点；且一字线分别电性连接控制前述开关管，通过所述开关管对第一磁隧道结和第二磁隧道结进行写入的控制。
在本申请的实施例中，所述第一反相器包括与第一NMOS晶体管串联连接的第一PMOS晶体管，第二反相器包括与第二NMOS晶体管串联连接的第二PMOS晶体管。其中，所述第一NMOS晶体管与第一PMOS晶体管的栅极分别耦合到第二PMOS晶体管的漏极和第二NMOS晶体管的漏极，第二NMOS晶体管与第二PMOS晶体管的栅极分别耦合到第一PMOS晶体管的漏极和第一NMOS晶体管的漏极。
在本申请的实施例中，所述第一磁隧道结和一第二磁隧道结的一端分别连接到第一NMOS晶体管和第二NMOS晶体管的源极。所述第一源极线和第二源极线分别连接第一磁隧道结和一第二磁隧道结的另一端。
在本申请的实施例中，所述第一磁隧道结和一第二磁隧道结设置成具有相反的电阻值，且第一磁隧道结和一第二磁隧道结由具有固定磁化的参考层和具有可以从第一稳定方向切换到第二稳定方向的磁化方向的磁性自由层所形成。
在本申请的实施例中，所述开关管系为NMOS晶体管，该些NMOS晶体管的栅极连接到所述字线，源极分别连接到所述第一位线和第二位线，漏极分别连接所述第一磁隧道结和第二磁隧道结。
在本申请的实施例中，进一步该寄存器单元包括分别设置于第一反相器与第二反相器的输出端连接的一第二开关管，且所述字线分别电性连接控制前述该些第二开关管；该些第二开关管为NMOS晶体管，该些NMOS晶体管的栅极连接到所述字线，漏极分别连接到所述差动放大器电路的输出，源极接地。
在本申请的实施例中，前述寄存器单元应用于寄存器阵列中，用于写入寄存器阵列的方法，包括多个寄存器单元，该寄存器单元包括一差动放大器电路，其包含耦合到第二反相器的第一反相器，用以形成不平衡的触发器电路；一电源线连接前述第一反相器和第二反相器的一端，一第一源极线和第二源极线分别连接到第一反相器和第二反相器的另一端，且第一反相器和第二反相器的另一端分别电性连接一第一磁隧道结和一第二磁隧道结；及一第一位线和第二位线分别经过一开关管电性连接到第一反相器和第二反相器电性连接第一磁隧道结和第二磁隧道结间的节点；且一字线分别电性连接控制前述开关管；其特征在于，每个寄存器单元串联连接到相邻的寄存器单元，并将数据从一个寄存器单元的一个节点移位到相邻寄存器单元的一个节点；该方法包括：正常使用读模式下，所有的电源线接通，所有的字线为低电位，源极线接地，位线接高电位。
在本申请的实施例中，前述用于写入寄存器阵列的方法在进行写操作时，只能逐行写入，其步骤如下：将所有的电源线断开，进行写入的一行字线置高电位，其余字线仍在低电位，处于高电位字在线的每个寄存器需要两个周期完成写操作，分别将两对位线和源极线的其中一对断开，对另一对的位线和源极线通电，方向由写入1还是0决定，完成对其中一个磁隧道结的写入，再按同样的方法对另一个磁隧道结完成写入。
本发明提供的使用磁性隧道结的非易失寄存器单元，透过寄存器单元的结构，写入操作时，控制每一个磁性隧道结(MTJ)的电流只通过一个开关管(NMOS电晶管)，对比习知技术需要通过至少2个MOS电晶管。每一个寄存器单元只需要一对大的NMOS电晶管，而习知设计需要2-3对大的MOS电晶管，两个管子的串联电阻，反过来对其尺寸的要求更高。本案技术将比现有技术拥有更小的面积，节省了芯片成本。且在阵列的操作方法也最大程度地节省了电路面积，其最重要的应用在于对待机功耗要求很严格的物联网和可穿戴电子设备等领域。
附图说明
图1为本发明实施例的寄存器单元电路示意图；
图2为本发明另一实施例的寄存器单元电路示意图；
图3为本发明实施例的寄存器阵列结构示意图。
符号说明
10：寄存器单元；20：差动放大器电路；21：第一反相器；22：第二反相器；31：第一磁隧道结；32：第二磁隧道结；41、42：节点；Vdd：电源线；SL：第一源极线；SL_n：第二源极线；BL：第一位线；BL_n：第二位线；WL：字線；N1：第一NMOS晶体管；P1：第一PMOS晶体管；N2：第二NMOS晶体管；P2：第二PMOS晶体管；N3、N4：开关管；N5、N6：第二开关管；OUT：第一輸出；OUT_n：第二輸出；SW：开关。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
附图和说明被认为在本质上是示出性的，而不是限制性的。在图中，结构相似的单元是以相同标号表示。另外，为了理解和便于描述，附图中示出的每个组件的尺寸和厚度是任意示出的，但是本发明不限于此。
在附图中，为了清晰、理解和便于描述，夸大设备、系统、组件、电路的配置范围。将理解的是，当组件被称作“在”另一组件“上”时，所述组件可以直接在所述另一组件上，或者也可以存在中间组件。
另外，在说明书中，除非明确地描述为相反的，否则词语“包括”将被理解为意指包括所述组件，但是不排除任何其它组件。此外，在说明书中，“在......上”意指位于目标组件上方或者下方，而不意指必须位于基于重力方向的顶部上。
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施例，对依据本发明提出的一种使用磁性隧道结的非易失寄存器，其具体结构、特征及其功效，详细说明如后。
图1为本发明实施例的寄存器单元电路示意图。本发明提供的一种使用磁性隧道结的非易失寄存器单元，该寄存器单元10包括：一差动放大器电路20，该差动放大器电路20包括相互耦合的两个反相器，第一反相器21和第二反相器22，用以形成不平衡的触发器电路，两个反相器的输出端分别连接第一输出OUT和第二输出OUT_n；一电源线Vdd连接前述第一反相器21和第二反相器22的一端，一第一磁隧道结31和一第二磁隧道结32分别连接到第一反相器21和第二反相器22的另一端，且一第一源极线SL和第二源极线SL_n分别电性连接第一磁隧道结31和第二磁隧道结32的另一端。
一第一位线BL和第二位线BL_n分别经过一开关管N3及N4电性连接到第一反相器21和第二反相器22电性连接第一磁隧道结31和第二磁隧道结间32的节点41及42；且一字线WL分别电性连接控制前述开关管N3及N4，通过所述开关管N3及N4对第一磁隧道结31和第二磁隧道结32进行写入的控制。
在本申请的实施例中，所述第一反相器21包括与第一NMOS晶体管N1串联连接的第一PMOS晶体管P1，第二反相器22包括与第二NMOS晶体管N2串联连接的第二PMOS晶体管P2。其中，所述第一NMOS晶体管N1与第一PMOS晶体管P2的栅极(Gate)分别耦合到第二PMOS晶体管P2的漏极(Drain)和第二NMOS晶体管N2的漏极(Drain)形成第二輸出OUT_n，且第二NMOS晶体管N2与第二PMOS晶体管P2的栅极分别耦合到第一PMOS晶体管P1的漏极和第一NMOS晶体管N1的漏极形成第一輸出OUT。
实施例中，所述第一磁隧道结31和一第二磁隧道结32的一端分别连接到第一NMOS晶体管N1和第二NMOS晶体管N2的源极。所述第一源极线SL和第二源极线SL_n分别连接第一磁隧道结31和第二磁隧道结32的另一端。
在本案應用中，如前面所述铁磁性MTJ通常为三明治结构，其中有磁性自由层(FL)，它可以改变磁化方向以记录不同的数据；位于中间的绝缘隧道势垒层(TBL)；磁性参考层(RL)位于隧道势垒层的另一侧，它的磁化方向不变。所以，所述第一磁隧道结31和一第二磁隧道结32设置成具有相反的电阻值，且第一磁隧道结31和一第二磁隧道结32由具有固定磁化的参考层和具有可以从第一稳定方向切换到第二稳定方向的磁化方向的磁性自由层所形成。
在本申请的实施应用中，所述开关管N3及N4为NMOS晶体管，该些开关管N3及N4的NMOS晶体管的栅极连接到所述字线WL，字线WL分别控制开关管N3及N4；开关管N3及N4的源极分别连接到所述第一位线BL和第二位线BL_n，开关管N3及N4的漏极分别电性连接第一磁隧道结31和第二磁隧道结间32的节点41及42。
针对图1的电路结构，在本申请的寄存器单元10实施应用中，在正常使用状态(读取动作)下，电源线Vdd置高电位，字线WL置低电位，开关管N3及N4关闭,且第一源极线SL和第二源极线SL_n置低电位，所以下面两个第一磁隧道结31和第二磁隧道结32永远处于相反的状态，根据哪一个电阻更高，第一输出OUT和第二输出OUT_n本别输出0、1或1、0。
写操作时，电源线Vdd断开置低电位，字线WL置高电位，开关管N3及N4打开,字线WL置高电位通过这两个开关管N3及N4的NMOS晶体管对第一磁隧道结31和一第二磁隧道结32通电进行写入动作。
请再参阅图2，为本发明另一实施例的寄存器单元电路示意图；在本申请的实施例中，进一步前述寄存器单元10可以包括分别设置于第一反相器21与第二反相器32的第一输出OUT及第二输出OUT_n连接的一第二开关管N5及N6，且所述字线WL分别电性连接控制前述该些第二开关管N5及N6。
实施应用中，所述第二开关管N5及N6为NMOS晶体管，该些第二开关管N5及N6的NMOS晶体管的栅极连接到所述字线WL，字线WL分别控制第二开关管N5及N6；第二开关管N5及N6的漏极分别连接到第一输出OUT及第二输出OUT_n，开关管N3及N4的源极接地。
與图1的电路结构相比，此種寄存器在正常使用状态(读取动作)下，电源线Vdd置高电位，字线WL置低电位，开关管N3及N4关闭,且第一源极线SL和第二源极线SL_n置低电位，所以下面两个第一磁隧道结31和第二磁隧道结32永远处于相反的状态，根据哪一个电阻更高，第一输出OUT和第二输出OUT_n本别输出0、1或1、0。写操作时，电源线Vdd断开置低电位，字线WL置高电位，开关管N3及N4打开,字线WL置高电位通过这两个开关管N3及N4的NMOS晶体管对第一磁隧道结31和一第二磁隧道结32通电进行写入动作。
不同的是在图2含有所述第二开关管N5及N6的寄存器中，当字线WL置高电位进行写入时，所述第二开关管N5及N6接通，把两个输出端OUT和OUT_n都电位拉低，第一NMOS晶体管N1和第二NMOS晶体管N2随即关断，可以将两个第一磁隧道结31和第二磁隧道结32与差动放大器电路20电路分割开。如此在写入的操作更加便捷。外围电源线Vdd、第一位线BL和第二位线BL_n、第一源极线SL和第二源极线SL_n的开关操作不再需要，应用上一行字线WL中的所有寄存器单元10中的磁隧道结可以同时进行写入。
在参阅图3，为本发明实施例的寄存器阵列结构示意图。在本申请的实施例中，前述寄存器单元应用于寄存器阵列中，用于写入寄存器阵列的方法，包括多个寄存器单元10，如前面所述，该寄存器单元10包括差动放大器电路20，其包含耦合到第二反相器22的第一反相器21，用以形成不平衡的触发器电路；电源线Vdd连接前述第一反相器21和第二反相器22的一端，第一源极线BL和第二源极线BL_n分别连接到第一反相器21和第二反相器22的另一端，且第一反相器21和第二反相器22的另一端分别电性连接第一磁隧道结31和第二磁隧道结32；及第一位线BL和第二位线BL_n分别经过开关管N3及N4电性连接到第一反相器21和第二反相器22电性连接第一磁隧道结31和第二磁隧道结间31的节点41及42；且字线WL分别电性连接控制前述开关管N3及N4。
其特征在于，每个寄存器单元10串联连接到相邻的寄存器单元10，并将数据从一个寄存器单元的一个节点移位到相邻寄存器单元的一个节点。
该方法包括：正常使用读模式下，所有的电源线Vdd透过所在开关SW接通使每个寄存器单元10内的电源线Vdd置于低电位，而所有的字线WL(如图中WL1及WL2)为置于低电位，源极线(如图中SL1～SL3，SL1n～SL3n)和位线(如图中BL1～BL3，BL1n～BL3n)透过所在开关SW接通或断开都可以，每个寄存器单元10根据内部的第一磁隧道结31和第二磁隧道结间32的状态输出0或1。
在用于写入寄存器阵列的方法在进行写操作时，只能逐行写入，其步骤如下：将所有的电源线Vdd断开，进行写入的一行字线WL置高电位(如图中WL1及WL2)，其余字线WL仍在低电位，处于高电位的字线WL的每个寄存器需要两个周期完成写操作，分别将两对位线(如图中BL1～BL3，BL1n～BL3n)和源极线(如图中SL1～SL3，SL1n～SL3n)的其中一对断开，对另一对的位线(如图中SL1～SL3，SL1n～SL3n)和源极线(如图中SL1～SL3，SL1n～SL3n)通电，方向由写入1还是0决定，完成对其中一个磁隧道结(第一磁隧道结31或一第二磁隧道结32)的写入，再按同样的方法对另一个磁隧道结完成写入。
“在本申请的一实施例中”及“在各种实施例中”等用语被重复地使用。此用语通常不是指相同的实施例；但它也可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词，除非其前后文意显示出其它意思。
以上所述，仅是本申请的具体实施例而已，并非对本申请作任何形式上的限制，虽然本申请已以具体实施例揭露如上，然而并非用以限定本申请，任何熟悉本专业的技术人员，在不脱离本申请技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本申请技术方案的范围内。
Claims (9)
1.一种使用磁性隧道结的非易失寄存器单元，其特征在于该寄存器单元包括：一差动放大器电路，其包括相互耦合的两个反相器，第一反相器和第二反相器，用以形成不平衡的触发器电路，两个反相器的输出端分别连接第一输出和第二输出；
一电源线连接前述第一反相器和第二反相器的一端，一第一磁隧道结和一第二磁隧道结分别连接到第一反相器和第二反相器的另一端，且一第一源极线和一第二源极线分别连接所述第一磁隧道结和第二磁隧道结的另一端，且两个隧道结永远处于相反的状态；及
一第一位线和第二位线分别经过一开关管连接到第一反相器和第二反相器电性连接第一磁隧道结和第二磁隧道结间的节点；且一字线分别电性连接控制前述开关管，通过所述开关管对第一磁隧道结和第二磁隧道结进行写入的控制；
所述开关管为NMOS晶体管，所述NMOS晶体管的栅极连接到所述字线，源极分别连接到所述第一位线和第二位线，漏极分别连接所述第一磁隧道结和第二磁隧道结。
2.如权利要求1所述使用磁性隧道结的非易失寄存器单元，其特征在于，所述第一反相器包括与第一NMOS晶体管串联连接的第一PMOS晶体管，第二反相器包括与第二NMOS晶体管串联连接的第二PMOS晶体管。
3.如权利要求2所述使用磁性隧道结的非易失寄存器单元，其特征在于，所述第一NMOS晶体管与第一PMOS晶体管的栅极分别耦合到第二PMOS晶体管的漏极和第二NMOS晶体管的漏极，第二NMOS晶体管与第二PMOS晶体管的栅极分别耦合到第一PMOS晶体管的漏极和第一NMOS晶体管的漏极。
4.如权利要求2所述使用磁性隧道结的非易失寄存器单元，其特征在于，所述第一磁隧道结和一第二磁隧道结的一端分别连接到第一NMOS晶体管和第二NMOS晶体管的源极。
5.如权利要求4所述使用磁性隧道结的非易失寄存器单元，其特征在于，所述第一源极线和第二源极线分别连接第一磁隧道结和一第二磁隧道结的另一端。
6.如权利要求1所述使用磁性隧道结的非易失寄存器单元，其特征在于，所述第一磁隧道结和一第二磁隧道结设置成具有相反的电阻值，且第一磁隧道结和一第二磁隧道结由具有固定磁化的参考层和具有从第一稳定方向切换到第二稳定方向的磁化方向的磁性自由层所形成。
7.如权利要求1所述使用磁性隧道结的非易失寄存器单元，其特征在于，进一步该寄存器单元包括分别设置于第一反相器与第二反相器的输出端连接的一第二开关管，且所述字线分别电性连接控制所述第二开关管；所述第二开关管为NMOS晶体管，所述NMOS晶体管的栅极连接到所述字线，漏极分别连接到所述差动放大器电路的输出，源极接地。
8.如权利要求1所述使用磁性隧道结的非易失寄存器单元，其特征在于，进行写操作时，只能逐行写入，其步骤如下：将所有的电源线断开，进行写入的一行字线置高电位，其余字线仍在低电位，处于高电位字在线的每个寄存器需要两个周期完成写操作，分别将两对位线和源极线的其中一对断开，对另一对的位线和源极线通电，方向由写入1还是0决定，完成对其中一个磁隧道结的写入，再按同样的方法对另一个磁隧道结完成写入。
9.一种用于写入寄存器阵列的方法，包括多个寄存器单元，该寄存器单元包括一差动放大器电路，其包含耦合到第二反相器的第一反相器，用以形成不平衡的触发器电路；一电源线连接前述第一反相器和第二反相器的一端，一第一源极线和第二源极线分别连接到第一反相器和第二反相器的另一端，且第一反相器和第二反相器的另一端分别电性连接一第一磁隧道结和一第二磁隧道结；及一第一位线和第二位线分别经过一开关管电性连接到第一反相器和第二反相器电性连接第一磁隧道结和第二磁隧道结间的节点；且一字线分别电性连接控制前述开关管；其特征在于，每个寄存器单元串联连接到相邻的寄存器单元，并将数据从一个寄存器单元的一个节点移位到相邻寄存器单元的一个节点；开关管为NMOS晶体管，所述NMOS晶体管的栅极连接到所述字线，源极分别连接到所述第一位线和第二位线，漏极分别连接所述第一磁隧道结和第二磁隧道结；
该方法包括：正常使用读模式下，所有的电源线接通，所有的字线为低电位，源极线接地，位线接高电位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911233628.5A CN112927737B (zh) | 2019-12-05 | 2019-12-05 | 使用磁性隧道结的非易失寄存器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911233628.5A CN112927737B (zh) | 2019-12-05 | 2019-12-05 | 使用磁性隧道结的非易失寄存器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112927737A CN112927737A (zh) | 2021-06-08 |
| CN112927737B true CN112927737B (zh) | 2024-01-05 |
Family
ID=76162223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911233628.5A Active CN112927737B (zh) | 2019-12-05 | 2019-12-05 | 使用磁性隧道结的非易失寄存器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112927737B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113422601B (zh) * | 2021-08-23 | 2021-11-16 | 上海灵动微电子股份有限公司 | 基于磁性隧道结的电压转换高电平隔离单元 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1612802A2 (en) * | 2004-06-30 | 2006-01-04 | STMicroelectronics, Inc. | Magnetic random access memory element |
| WO2010007173A1 (en) * | 2008-07-17 | 2010-01-21 | Universite Paris Sud (Paris 11) | A new sense amplifier circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4282919B2 (ja) * | 2001-04-27 | 2009-06-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | レジスタ |
| US8218349B2 (en) * | 2009-05-26 | 2012-07-10 | Crocus Technology Sa | Non-volatile logic devices using magnetic tunnel junctions |
| JP5010700B2 (ja) * | 2010-03-05 | 2012-08-29 | 株式会社東芝 | 半導体集積回路 |
| KR101929983B1 (ko) * | 2012-07-18 | 2018-12-17 | 삼성전자주식회사 | 저항성 메모리 셀을 갖는 반도체 메모리 장치 및 그 테스트 방법 |
| EP3152765A4 (en) * | 2014-06-06 | 2017-12-27 | Crocus Technology Inc. | Serial magnetic logic unit architecture |
| JP2019057348A (ja) * | 2017-09-21 | 2019-04-11 | 東芝メモリ株式会社 | メモリデバイス |
-
2019
- 2019-12-05 CN CN201911233628.5A patent/CN112927737B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1612802A2 (en) * | 2004-06-30 | 2006-01-04 | STMicroelectronics, Inc. | Magnetic random access memory element |
| WO2010007173A1 (en) * | 2008-07-17 | 2010-01-21 | Universite Paris Sud (Paris 11) | A new sense amplifier circuit |
Non-Patent Citations (2)
| Title |
|---|
| A non-volatile run-time FPGA using thermally assisted switching MRAMS;Yoann Guillemenet;《IEEE》;421-426 * |
| 用于制备MRAM的高磁电阻磁性隧道结;韩秀峰;《第四届全国磁性薄膜与纳米磁学会议论文集》;7-10 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112927737A (zh) | 2021-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5010700B2 (ja) | 半導体集積回路 | |
| US8315090B2 (en) | Pseudo page mode memory architecture and method | |
| JP6421399B2 (ja) | Ｓｔｔ−ｍｒａｍを使用した半導体記憶装置 | |
| US9171618B2 (en) | Semiconductor integrated circuit and processor | |
| US8077501B2 (en) | Differential read and write architecture | |
| CN113160863A (zh) | Sot mram单元和包括多个sot mram单元的阵列 | |
| US8077508B1 (en) | Dynamic multistate memory write driver | |
| KR20200003732A (ko) | 소형 자기 저장 메모리 셀 | |
| US9620212B2 (en) | Memory provided with associated volatile and non-volatile memory cells | |
| WO2015041305A1 (ja) | メモリセル及び記憶装置 | |
| US6903965B2 (en) | Thin film magnetic memory device permitting high precision data read | |
| JP2003346473A (ja) | 薄膜磁性体記憶装置 | |
| CN112420096A (zh) | 无需mos管的自旋轨道矩磁性随机存储器 | |
| JP2008004199A (ja) | 半導体記憶装置 | |
| JP6139623B2 (ja) | 不揮発性半導体メモリ | |
| CN112863575B (zh) | 具有磁性隧道结的非易失寄存器 | |
| JP2004086934A (ja) | 不揮発性記憶装置 | |
| US7471549B2 (en) | Semiconductor memory device | |
| WO2016043338A1 (ja) | 不揮発性メモリ | |
| JP2016167333A (ja) | 疑似ページモードのメモリアーキテクチャおよび方法 | |
| CN112927737B (zh) | 使用磁性隧道结的非易失寄存器 | |
| JP4262969B2 (ja) | 薄膜磁性体記憶装置 | |
| CN214377681U (zh) | 一种用于stt-mram中的写电路 | |
| CN112420095A (zh) | 基于重金属层磁性隧道结对的自旋轨道矩磁性随机存储器 | |
| CN112837723A (zh) | 错层式金属位线走线的磁性随机存储器存储阵列 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |