TW202315180A - 磁性記憶體裝置 - Google Patents

Abstract

根據一個實施例，一種磁性記憶體裝置包含一第一互連件、一第二互連件、一記憶體單元及一寫入電路。該記憶體單元電耦合於該第一互連件與該第二互連件之間，且包含一可變電阻元件及一切換元件。該寫入電路供應來自電流源電路或電壓源電路之一寫入電壓以將資料寫入至該記憶體單元中。該寫入電路在自一第一時間至一第二時間之範圍內之一第一時段期間使用該電壓源電路將該寫入電壓供應至該第一互連件及該第二互連件之一者。該寫入電路在自一第三時間至一第四時間之範圍內之一第二時段期間使用該電流源電路將該寫入電壓供應至該第一互連件及該第二互連件之一者。

Description

磁性記憶體裝置

本文中所描述之實施例大體上係關於一種磁性記憶體裝置。

使用一磁阻效應元件之一記憶體裝置係眾所周知的。

一般而言，根據一個實施例，一種磁性記憶體裝置包含一第一互連件、一第二互連件、一記憶體單元及一寫入電路。該第一互連件在一第一方向上延伸。該第二互連件在與該第一方向相交之一第二方向上延伸。該記憶體單元電耦合於該第一互連件與該第二互連件之間，且包含一可變電阻元件及一切換元件。該寫入電路包含一電流源電路及一電壓源電路。該寫入電路供應來自該電流源電路或該電壓源電路之一寫入電壓以將資料寫入至該記憶體單元中。當將一第一電壓施加至該第一互連件及該第二互連件之一者時，該寫入電路在一第一時段期間使用該電壓源電路將該寫入電壓供應至該第一互連件及該第二互連件之另一者。該第一時段在自一第一時間至一第二時間之範圍內。該第一電壓低於該寫入電壓。該第一時間係開始供應該寫入電壓之一時間。該寫入電路在一第二時段期間使用該電流源電路將該寫入電壓供應至該第一互連件及該第二互連件之另一者。該第二時段在自一第三時間至一第四時間之範圍內。該第三時間晚於該第二時間。該第四時間係停止供應該寫入電壓之一時間。

在下文中，將參考圖式描述實施例。各實施例繪示用於體現實施例之技術理念之一裝置及一方法。圖式係示意性或概念性的，且各圖式之尺寸、比率等等未必相同於實際尺寸、比率等等。除非另有明確或含蓄排除，否則一實施例之整體描述適用於另一實施例之一描述。本發明實施例之技術理念不由組件之形狀、結構、配置等等指定。

在以下描述中，具有一近似相同功能及組態之組件將被指派一相同符號。後跟字母以構成一元件符號之一數字用於區分由包含相同字母且具有一類似組態之元件符號指稱之組件。若由包含相同字母之元件符號表示之組件無需彼此區分，則此等組件由僅包含相同字母之元件符號指稱。

在下文中，一xyz正交座標系將用於描述實施例。在以下描述中，術語「下」及其衍生詞及相關術語係指一z軸上之一較小座標處之一位置，且術語「上」及其衍生詞及相關術語係指z軸上之一較大座標處之一位置。 [1] 實施例 [1-1] 結構(組態)

在下文中，將描述根據一實施例之一記憶體裝置。 [1-1-1] 總體結構

圖1展示根據實施例之一磁性記憶體裝置之一功能區塊。如圖1中所展示，一磁性記憶體裝置1由一記憶體控制器2控制。磁性記憶體裝置1係使用一鐵磁體來儲存資料之一記憶體裝置。磁性記憶體裝置1包含一記憶體單元陣列11、一輸入/輸出電路12、一控制電路13、一列選擇電路14、一行選擇電路15、一寫入電路16、一讀取電路17及一電壓產生器18。

記憶體單元陣列11係陣列式記憶體單元MC之一集合。記憶體單元MC能夠依一非揮發性方式儲存資料。在記憶體單元陣列11中，定位複數個字線WL及複數個位元線BL。各記憶體單元MC耦合至一單一字線WL及一單一位元線BL。字線WL與一列相關聯。位元線BL與一行相關聯。透過選擇一單一列及一單一行來指定一單一記憶體單元MC。

輸入/輸出電路12係輸入及輸出資料及信號之一電路。輸入/輸出電路12自記憶體控制器2接收一控制信號CNT、一命令CMD、一位址信號ADD及資料(寫入資料) DAT。輸入/輸出電路12將資料(讀取資料) DAT傳輸至記憶體控制器2。

列選擇電路14自輸入/輸出電路12接收一位址信號ADD，且將與由所接收之位址信號ADD指定之一列相關聯之一單一字線WL設定為一選定狀態。

行選擇電路15自輸入/輸出電路12接收一位址信號ADD，且將與由所接收之位址信號ADD指定之一行相關聯之一或多個位元線BL設定為一選定狀態。

控制電路13自輸入/輸出電路12接收一控制信號CNT及一命令CMD。控制電路13基於命令CMD且在由控制信號CNT指示之控制下控制寫入電路16及讀取電路17。明確而言，控制電路13在將資料寫入至記憶體單元陣列11期間將用於資料寫入之一電壓供應至寫入電路16。此外，控制電路13在自記憶體單元陣列11讀取資料期間將用於資料讀取之一電壓供應至讀取電路17。控制電路13包含控制信號產生器13A及13B。控制信號產生器13A及13B產生用於控制寫入電路16及讀取電路17之信號。稍後將給出控制信號產生器13A及13B之一描述。

寫入電路16自輸入/輸出電路12接收寫入資料DAT，且基於寫入資料DAT且在控制電路13之控制下將用於資料寫入之一電壓供應至列選擇電路14及行選擇電路15。

寫入電路16包含一恆定電壓電路16A及一恆定電流電路16B。稍後將給出恆定電壓電路16A及恆定電流電路16B之一描述。

讀取電路17在控制電路13之控制下使用用於資料讀取中之一電壓來讀取儲存於一記憶體單元MC中之資料。讀取資料作為讀取資料DAT供應至輸入/輸出電路12。讀取電路17包含一感測放大器。

讀取電路17包含一恆定電壓電路17A及一恆定電流電路17B。稍後將給出恆定電壓電路17A及恆定電流電路17B之一描述。

電壓產生器18在控制電路13之控制下產生用於資料讀取及寫入之電壓。電壓產生器18將所產生之電壓供應至寫入電路16及讀取電路17。 [1-1-2] 記憶體單元陣列之電路組態

圖2係根據實施例之記憶體單元陣列11之一電路圖。如圖2中所展示，在記憶體單元陣列11中，提供M+1個(其中M係一自然數)字線WLA (WLA＜0＞、WLA＜1＞、…及WLA＜M＞)及M+1個字線WLB (WLB＜0＞、WLB＜1＞、…及WLB＜M＞)。在記憶體單元陣列11中，提供N+1個(其中N係一自然數)位元線BL (BL＜0＞、BL＜1＞、…及BL＜N＞)。

複數個記憶體單元MC (MCA及MCB)之各者包含一第一節點及一第二節點。各記憶體單元MC在第一節點處耦合至一單一字線WL且在第二節點處耦合至一單一位元線BL。更明確而言，記憶體單元MCA包含記憶體單元MCA＜α,β＞，涉及其中α係等於或大於0且等於或小於M之一整數之所有情況及其中β係等於或大於0且等於或小於N之一整數之所有情況之所有組合，且記憶體單元MCA＜α,β＞耦合於字線WLA＜α＞與位元線BL＜β＞之間。類似地，記憶體單元MCB包含一記憶體單元MCB＜α,β＞，涉及其中α係等於或大於0且等於或小於M之一整數之所有情況及其中β係等於或大於0且等於或小於N之一整數之所有情況之所有組合，且記憶體單元MCB＜α,β＞耦合於字線WLB＜α＞與位元線BL＜β＞之間。

各記憶體單元MC包含一單一MTJ元件MTJ (MTJA或MTJB)及一單一切換元件SE (SEA或SEB)。更明確而言，記憶體單元MCA＜α,β＞包含一MTJ元件MTJA＜α,β＞及一切換元件SEA＜α,β＞，涉及其中α係等於或大於0且等於或小於M之一整數之所有情況及其中β係等於或大於0且等於或小於N之一整數之所有情況之所有組合。此外，記憶體單元MCB＜α,β＞包含一MTJ元件MTJB＜α,β＞及一切換元件SEB＜α,β＞，涉及其中α係等於或大於0且等於或小於M之一整數之所有情況及其中β係等於或大於0且等於或小於N之一整數之所有情況之所有組合。

在各記憶體單元MC中，MTJ元件MTJ及切換元件SE串聯耦合。MTJ元件MTJ耦合至一單一字線WL，且切換元件SE耦合至一單一位元線BL。

MTJ元件MTJ係展現一穿隧磁阻效應且包含(例如)一磁穿隧接面(MTJ)之一元件。MTJ元件MTJ之電阻可在一低電阻狀態與一高電阻狀態之間切換。MTJ元件MTJ能夠使用兩個電阻狀態之差來儲存1位元資料。

切換元件SE係用於允許選擇其中包含切換元件SE之一記憶體單元MC之一元件。切換元件包含兩個端子，且當在兩個端子之間的一第一方向上施加小於一第一臨限值之一電壓時，切換元件處於一高電阻狀態中，例如處於一非導電狀態(切斷狀態)中。另一方面，當在兩個端子之間的第一方向上施加等於或大於第一臨限值之一電壓時，切換元件處於一低電阻狀態中，例如處於一導電狀態(接通狀態)中。此外，關於與第一方向相反之一第二方向，切換元件基於在第一方向上施加之電壓之量值在一高電阻狀態與一低電阻狀態之間具有類似於上述切換功能之一功能。即，切換元件係一雙向切換元件。藉由接通或切斷切換元件，可控制是否將一電流施加至耦合至切換元件之一MTJ元件MTJ，即，選擇或不選擇MTJ元件MTJ。

實施例中所描述之切換元件SE可類似地應用於具有引起切換元件SE之一臨限電壓VTH之一電阻值快速下降以導致施加電壓快速下降及電流增大(驟回)之一特性之一切換元件，如圖3中所展示。用於具有此等特性之一切換元件中之一材料組成可根據記憶體單元MC之特性適當選擇及使用。 [1-1-3] 記憶體單元陣列之結構

圖4及圖5之各者展示根據實施例之記憶體單元陣列11之一部分之一橫截面結構。圖4展示沿一xz平面取得之一橫截面，且圖5展示沿一yz平面取得之一橫截面。

如圖4及圖5中所展示，複數個導體21設置於一半導體基板(未繪示)上方。導體21沿一y軸延伸且沿一x軸配置。各導體21充當一單一字線WL。

導體21使其上表面耦合至各自記憶體單元MCB之上表面。各記憶體單元MCB在一xy平面中具有(例如)一圓形形狀。記憶體單元MCB在各導體21上沿y軸配置且藉此沿xy平面依一矩陣模式排列。各記憶體單元MCB包含充當一切換元件SEB之一結構及充當一MTJ元件MTJB之一結構。充當切換元件SEB之結構及充當MTJ元件MTJB之結構之各者包含一或多個層，如稍後將描述。

複數個導體22設置於記憶體單元MCB上方。導體22沿x軸延伸且沿y軸配置。各導體22使其下表面耦合至沿x軸配置之各自記憶體單元MCB之上表面。各導體22充當一單一位元線BL。

導體22使其上表面耦合至各自記憶體單元MCA之下表面。各記憶體單元MCA在一xy平面中具有(例如)一圓形形狀。記憶體單元MCA在各導體22上沿x軸配置且藉此沿xy平面依一矩陣模式排列。各記憶體單元MCA包含充當一切換元件SEA之一結構及充當一MTJ元件MTJA之一結構。充當切換元件SEA之結構及充當MTJ元件MTJA之結構之各者包含一或多個層，如稍後將描述。

一導體21進一步設置於沿y軸配置之記憶體單元MCA之各者之一上表面上。

藉由沿z軸重複設置圖4及圖5中所展示之自最下層處之導體21延伸至記憶體單元MCA之層之一結構，可實現圖2中所展示之記憶體單元陣列11。

記憶體單元陣列11在其中未設置導體21、導體22及記憶體單元MC之一區域中進一步包含一層間絕緣體。

圖6展示根據實施例之記憶體單元MC之一實例性結構之一橫截面。如圖6中所展示，切換元件SE包含一下電極24、一可變電阻材料(層) 25及一上電極26。下電極24定位於導體21或22 (未繪示)之一上表面上。可變電阻材料25定位於下電極24之一上表面上。上電極26定位於可變電阻材料25之一上表面上。

下電極24及上電極26含有(例如)氮化鈦(TiN)或由氮化鈦(TiN)組成。

可變電阻材料25係(例如)一兩端子切換元件，且一第一端子(其係兩個端子之一者)係可變電阻材料25之一上表面及一底面之一者，且一第二端子(其係兩個端子之另一者)係可變電阻材料25之上表面及底面之另一者。一單一MTJ元件MTJ定位於各上電極26之一上表面上。MTJ元件MTJ包含一鐵磁層31、一絕緣層32及一鐵磁層33。例如，如圖6中所展示，絕緣層32定位於鐵磁層31之一上表面上，且鐵磁層33定位於絕緣層32之一上表面上。

鐵磁層31具有沿穿透鐵磁層31、絕緣層32及鐵磁層33之界面之一方向行進之一易磁化軸，其係(例如)相對於界面等於或大於45°且等於或小於90°之一角度之一易磁化軸且係(例如)沿正交於界面之一方向行進之一易磁化軸。鐵磁層31之磁化方向意欲為不變的，即使資料自磁性記憶體裝置1讀取或寫入至磁性記憶體裝置1中。鐵磁層31可充當一所謂的參考層。鐵磁層31可包含彼此上下堆疊之複數個鐵磁層及/或導電層。

絕緣層32含有(例如)氧及鎂，或含有氧化鎂(MgO)，且充當一所謂的穿隧障壁。

鐵磁層33含有(例如)鈷鐵硼(CoFeB)或硼化鐵(FeB)或由鈷鐵硼(CoFeB)或硼化鐵(FeB)組成。鐵磁層33具有沿穿透鐵磁層31、絕緣層32及鐵磁層33之界面之一方向進行之一易磁化軸，其係(例如)相對於界面等於或大於45°且等於或小於90°之一角度之一易磁化軸且係(例如)沿正交於界面之一方向行進之一易磁化軸。鐵磁層33之磁化定向可因資料寫入而變動，且鐵磁層33可充當一所謂的儲存層。

當鐵磁層33之磁化定向平行於鐵磁層31之磁化定向時，MTJ元件MTJ之電阻展現一低電阻。當鐵磁層33之磁化定向反平行於鐵磁層31之磁化定向時，MTJ元件MTJ之電阻展現比鐵磁層31及33之磁化定向反平行時更高之一電阻。其中鐵磁層33之磁化定向平行於鐵磁層31之磁化定向之一狀態中之一記憶體單元MC指稱處於一「P狀態」中。其中鐵磁層33之磁化定向反平行於鐵磁層31之磁化定向之一狀態中之一記憶體單元MC指稱處於一「AP狀態」中。

當某一量值之一寫入電流Iwp自鐵磁層33流向鐵磁層31時，鐵磁層33之磁化定向變成平行於鐵磁層31之磁化定向。使磁化定向反轉之此一操作可指稱「P寫入」。另一方面，當另一量值之一寫入電流Iwap自鐵磁層31流向鐵磁層33時，鐵磁層33之磁化定向變成反平行於鐵磁層31之磁化定向。使磁化定向反轉之此一操作可指稱「AP寫入」。在下文中，寫入電流Iwp可指稱一「P寫入電流」，且寫入電流Iwap可指稱一「AP寫入電流」。AP寫入電流Iwap大於P寫入電流Iwp。

記憶體單元MC可進一步包含一導體、一絕緣體及/或一鐵磁體。 [1-1-4] 電路結構

圖7係展示根據實施例之磁性記憶體裝置1中之讀取電路17之一組態及耦合之一實例的一電路圖。圖7展示其中一單一記憶體單元MC經選擇為一代表之一狀態。即，如參考圖1所描述，列選擇電路14將一單一字線WL設定為一選定狀態，且行選擇電路15將一單一位元線BL設定為一選定狀態。將耦合至選定狀態中之單一字線WL及選定狀態中之單一位元線BL之單一記憶體單元MC設定為一選定狀態。資料自選定狀態中之記憶體單元MC讀取或寫入至選定狀態中之記憶體單元MC中。在圖7中，展示選定狀態中之字線WL、選定狀態中之位元線BL及選定狀態中之單一記憶體單元MC，且省略列選擇電路14及行選擇電路15。

如圖7中所展示，讀取電路17包含一恆定電壓電路17A、一恆定電流電路17B及一金屬氧化物半導體場效電晶體(MOSFET) 171。

恆定電壓電路17A包含一MOSFET 17A1。MOSFET 17A1之一端耦合至一節點VW。由(例如)電壓產生器18對其施加一預定量值VW之一電壓之節點VW充當供應一恆定電壓之一節點。在下文中，節點VW可指稱一恆定電壓源VW。MOSFET 17A1之另一端耦合至一節點N1。MOSFET 17A1之一控制端子自控制電路13 (未繪示)接收一恆定電壓驅動器控制信號CV17。

恆定電流電路17B包含一MOSFET 17B1及一恆定電流源17B2。恆定電流源17B2耦合至一電源供應電壓VDD之一節點且供應某一量值之一恆定電流。一預定量值VDD之一電壓由電壓產生器18施加至(例如)電源供應電壓VDD之節點。恆定電流供應至MOSFET 17B1之一端。MOSFET 17B1之另一端耦合至節點N1。MOSFET 17B1之一控制端子自控制電路13 (未繪示)接收一恆定電流驅動器控制信號CC17。

節點N1耦合至位元線BL且行選擇電路15 (未繪示)插入其等之間。位元線BL耦合至記憶體單元MC。

記憶體單元耦合至字線WL。字線WL耦合至MOSFET 171之一端且列選擇電路14 (未繪示)插入其等之間。MOSFET 171之另一端耦合至一接地電壓VSS (例如0 V)之一節點。控制電路13 (未繪示)之一組件耦合至MOSFET 171之一控制端子。MOSFET 171之控制端子自控制電路13接收一控制信號SINKEN17。

圖8係展示根據實施例之磁性記憶體裝置1中之寫入電路16之一組態及耦合之一實例的一電路圖。圖8展示一選定狀態中之一單一記憶體單元MC，類似於圖7。如圖8中所展示，寫入電路16包含一恆定電壓電路16A、一恆定電流電路16B、一MOSFET 161、一MOSFET 162及開關TR1及TR2。

恆定電壓電路16A包含一MOSFET 16A1。MOSFET 16A1之一端耦合至一恆定電壓源VW。MOSFET 16A1之另一端耦合至一節點N2。MOSFET 16A1之一控制端子自控制電路13 (未繪示)接收一恆定電壓驅動器控制信號CV16。

恆定電流電路16B包含一MOSFET 16B1及一恆定電流源16B2。恆定電流源16B2耦合至一電源供應電壓VDD之一節點且供應某一量值之一恆定電流。恆定電流供應至MOSFET 16B1之一端。MOSFET 16B1之另一端耦合至節點N2。MOSFET 16B1之一控制端子自控制電路13 (未繪示)接收一恆定電流驅動器控制信號CC16。

節點N2耦合至開關TR1及TR2之各者之一端。開關TR1之另一端耦合至位元線BL且行選擇電路15 (未繪示)插入其等之間。位元線BL耦合至記憶體單元MC。開關TR2之另一端耦合至字線WL且列選擇電路14 (未繪示)插入其等之間。開關TR1之一控制端子自控制電路13接收一信號IN1。開關TR2之一控制端子被施加一信號IN2。

位元線BL亦耦合至MOSFET 161之一端且行選擇電路15 (未繪示)插入其等之間。MOSFET 161之另一端耦合至一接地電壓節點VSS。MOSFET 161之控制端子自控制電路13 (未繪示)接收一控制信號SINKEN161。

字線WL亦耦合至MOSFET 162之一端且列選擇電路14 (未繪示)插入其等之間。MOSFET 162之另一端耦合至一接地電壓節點VSS。MOSFET 162之控制端子自控制電路13接收一控制信號SINKEN162。

圖9係展示根據實施例之磁性記憶體裝置1中之控制信號產生器13B之一組態之一實例的一電路圖。控制電路13自所接收之控制信號CNT及命令CMD產生控制信號WENS171、WENS172及WENE17。控制信號產生器13B接收控制信號WENS171、WENS172及WENE17。控制信號產生器13B基於所接收之控制信號WENS171、WENS172及WENE17來產生一恆定電壓驅動器控制信號CV17及一恆定電流驅動器控制信號CC17。控制信號產生器13B將所產生之恆定電壓驅動器控制信號CV17傳輸至恆定電壓電路17A。控制信號產生器13B將所產生之恆定電流驅動器控制信號CC17傳輸至恆定電流電路17B。

圖10係展示根據實施例之磁性記憶體裝置1中之控制信號產生器13A之一組態之一實例的一電路圖。控制電路13自所接收之控制信號CNT及命令CMD產生控制信號WENS161、WENS162及WENE16。控制信號產生器13A接收控制信號WENS161、WENS162及WENE16。控制信號產生器13A基於所接收之控制信號WENS161、WENS162及WENE16來產生一恆定電壓驅動器控制信號CV16及一恆定電流驅動器控制信號CC16。控制信號產生器13A將所產生之恆定電壓驅動器控制信號CV16傳輸至恆定電壓電路16A。控制信號產生器13A將所產生之恆定電流驅動器控制信號CC16傳輸至恆定電流電路16B。 [1-2] 操作

在下文將描述之一操作中，展示其中針對一記憶體單元MCA之一實例。一記憶體單元MCB之操作可易於藉由將其中反向耦合位元線BL及字線WL之一描述應用於記憶體單元MCA之操作之描述來推斷。

圖11係沿一時間軸展示根據實施例之磁性記憶體裝置1之資料讀取期間之一些信號之狀態的一時序圖。圖11展示控制信號WENS171、WENS172、WENE17及SINKEN17、一恆定電壓驅動器控制信號CV17、一恆定電流驅動器控制信號CC17、一選定位元線電壓VBL、一選定字線電壓VWL、一未選定位元線電壓VBLusel及一未選定字線電壓VWLusel之一時序圖。選定位元線電壓VBL及選定字線電壓VWL分別係已選擇之一位元線BL (下文中亦指稱一「選定位元線BL」)之一電壓及已選擇之一字線WL (下文中亦指稱一「選定字線WL」)之一電壓。未選定位元線電壓VBLusel及未選定字線電壓VWLusel分別係未選擇之一位元線BL (下文中亦指稱一「未選定位元線BLusel」)之一電壓及未選擇之一字線WL (下文中亦指稱一「未選定字線WLusel」)之一電壓。控制信號WENS171、WENS172及WENE17用於產生一恆定電壓驅動器控制信號CV17及一恆定電流驅動器控制信號CC17。控制信號SINKEN17係將接地電壓VSS施加至選定字線WL以將一電壓施加至一記憶體單元MC之一信號。

在時間t0，記憶體控制器2開始一讀取操作。在時間t0，將選定位元線電壓VBL及選定字線電壓VWL設定為一半選擇電壓Vusel。半選擇電壓Vusel係施加至未選定位元線BLusel及未選定字線WLusel之一電壓且係(例如)選定電壓Vsel (其係施加至選定位元線BL及選定字線WL之一電壓)之值之一半之一電壓。半選擇電壓Vusel係(例如)耦合至位元線BL及字線WL之記憶體單元MC (下文中亦指稱一「選定記憶體單元MC」)之一切換元件SE之一選擇器之一臨限電壓(一第一臨限電壓或一第二臨限電壓) VTH之值之一半之一電壓。例如，未選定位元線電壓VBLusel及未選定字線電壓VWLusel在時間t0之後一直設定為半選擇電壓Vusel，直至讀取操作結束。

在讀取操作開始之時間t0之前的一時間，例如，將選定位元線電壓VBL、選定字線電壓VWL、未選定位元線電壓VBLusel及未選定字線電壓VWLusel設定為接地電壓VSS，即使省略此一組態之繪示。在讀取操作開始之時間t0，記憶體控制器2將選定位元線電壓VBL、選定字線電壓VWL、未選定位元線電壓VBLusel及未選定字線電壓VWLusel設定為半選擇電壓Vusel。

在自時間t1至時間t2之一時段(含時間t1及t2)內，記憶體控制器2將控制信號WENS171設定為一高位準。隨著控制信號WENS171變成一高位準，控制信號產生器13B將恆定電壓驅動器控制信號CV17設定為一高位準。在控制信號WENS171變成一高位準之後，不論控制信號WENS171之位準如何，控制信號產生器13B使恆定電壓驅動器控制信號CV17維持在一高位準，且自時間t1使恆定電流驅動器控制信號CC17維持在一低位準。圖12中展示此時讀取電路17之耦合之一實例。圖12係展示其中恆定電壓電路17A耦合至根據實施例之磁性記憶體裝置1之讀取電路17之一狀態之一實例的一電路圖。如圖12中所展示，自時間t1，選定位元線BL耦合至恆定電壓電路17A且未耦合至恆定電流電路17B。因此，如圖11中所繪示，選定位元線BL自恆定電壓電路17A接收一電壓供應以引起選定位元線電壓VBL快速上升。

此外，在時間t1，控制電路13將控制信號SINKEN17設定為一高位準。隨著控制信號SINKEN17變成一高位準，選定字線WL耦合至接地電壓VSS之一節點。因此，選定字線電壓VWL之值變成接地電壓VSS。如圖12中所展示，將由(選定位元線電壓VBL-選定字線電壓VWL)獲得之一值之一電壓施加至選定記憶體單元MC。

如圖11中所展示，在時間t3，選定位元線電壓VBL達到一電壓V1。電壓V1大於半選擇電壓Vusel。電壓V1小於耦合至選定位元線BL及選定字線WL之選定記憶體單元MC之切換元件SE之選擇器之臨限電壓VTH。稍後將給出電壓V1之細節之一描述。

在自時間t3至時間t4之一時段(含時間t3及t4)內，記憶體控制器2將控制信號WENS172設定為一高位準。隨著控制信號WENS172變成一高位準，控制信號產生器13B將恆定電壓驅動器控制信號CV17設定為一低位準。在控制信號WENS172變成一高位準之後，不論控制信號WENS172之位準如何，控制信號產生器13B使恆定電壓驅動器控制信號CV17維持在一低位準。隨著控制信號WENS172變成一高位準，控制信號產生器13B將恆定電流驅動器控制信號CC17設定為一高位準。在控制信號WENS172變成一高位準之後，不論控制信號WENS172之位準如何，控制信號產生器13B使恆定電流驅動器控制信號CC17維持在一高位準。

圖13中展示此時讀取電路17之耦合之一實例。圖13係展示其中恆定電流電路17B耦合至根據實施例之磁性記憶體裝置1之讀取電路17之一狀態之一實例的一電路圖。如圖13中所展示，自時間t3，選定位元線BL與恆定電壓電路17A解耦合且耦合至恆定電流電路17B。因此，選定位元線BL被供應來自恆定電流電路17B之一恆定電流。

藉此，如圖11中所繪示，在時間t3，選定位元線電壓VBL自一快速增大移動變成每單位時間增大一預定量值之一移動。

在時間t5，選定位元線電壓VBL達到臨限電壓VTH。藉此，將由電壓(VTH-VSS)(=VTH)獲得之一電壓施加至切換元件SE。因此，切換元件SE接通。因此，一讀取電流Ir在選定位元線BL與選定字線WL之間流動。讀取電流Ir自節點VDD流向節點VSS。隨著讀取電流Ir流動，選定位元線電壓VBL降低。選定位元線電壓VBL下降至基於選定記憶體單元MC之電阻狀態之一量值之一電壓。

在自時間t6至時間t7之一時段(含時間t6及t7)內，記憶體控制器2將控制信號WENE17設定為一高位準。隨著控制信號WEN17變成一高位準，控制信號產生器13B將恆定電流驅動器控制信號CC17設定為一低位準且其後使恆定電流驅動器控制信號CC17維持在一低位準。因此，自時間t6，選定位元線BL與恆定電流電路17B解耦合。因此，選定位元線電壓VBL恢復至半選擇電壓Vusel。此外，在時間t6，控制電路13將控制信號SINKEN17設定為一低位準。隨著控制信號SINKEN17被設定為一低位準，選定字線電壓VWL之值恢復至半選擇電壓Vusel。

在晚於讀取操作結束之時間t7之一時間，例如，選定位元線電壓VBL、選定字線電壓VWL、未選定位元線電壓VBLusel及未選定字線電壓VWLusel恢復至接地電壓VSS，即使省略此一組態之繪示。在晚於讀取操作結束之時間t7之一時間，記憶體控制器2將選定位元線電壓VBL、選定字線電壓VWL、未選定位元線電壓VBLusel及未選定字線電壓VWLusel設定為半選擇電壓Vusel。

在自時間t5至時間t6之一時段(含時間t5及t6)內，對選定記憶體單元MC執行一資料判定操作。一資料判定操作係執行關於選定記憶體單元MC之MTJ元件MTJ之電阻是處於一低電阻狀態還是一高電阻狀態中之判定之一操作。讀取電流Ir在自時間t5至時間t6之時段(含時間t5及t6)內流動。在自時間t1至時間t3之一時段(含時間t1及t3)內，根據實施例之磁性記憶體裝置1之讀取電路17處於圖12中所繪示之耦合狀態中。在自時間t3至時間t6之一時段(含時間t3及t6)內，根據實施例之磁性記憶體裝置1之讀取電路17處於圖13中所繪示之耦合狀態中。

圖14係沿一時間軸展示當根據實施例之磁性記憶體裝置1之一選定記憶體單元MC之一MTJ元件MTJ (下文中亦指稱一「選定MTJ元件」)之電阻處於一低電阻狀態中時資料寫入期間之一些信號之狀態的一時序圖。圖14繪示在其初始狀態處於一低電阻狀態中時將一選定MTJ元件MTJ之電阻變成一高電阻狀態之寫入(AP寫入)情況中之信號。圖14展示控制信號WENS161、WENS162、WENE16及SINKEN162、一恆定電壓驅動器控制信號CV16、一恆定電流驅動器控制信號CC16、一選定位元線電壓VBL、一選定字線電壓VWL、一未選定位元線電壓VBLusel及一未選定字線電壓VWLusel之一時序圖。控制信號WENS161、WENS162及WENE16用於產生一恆定電壓驅動器控制信號CV16及一恆定電流驅動器控制信號CC16。控制信號SINKEN162係將接地電壓VSS施加至選定字線WL以將一電壓施加至記憶體單元MC之一信號。在圖14之操作期間，在控制電路13之控制下，使信號IN1維持在一高位準，且使信號IN2及控制信號SINKEN162維持在一低位準。因此，節點N2耦合至選定位元線BL且不耦合至選定字線WL，且選定位元線BL不耦合至接地電壓VSS之節點。

在時間t0，記憶體控制器2開始一寫入操作。在時間t0，將選定位元線電壓VBL及選定字線電壓VWL設定為一半選擇電壓Vusel。例如，在時間t0之後，未選定位元線電壓VBLusel及未選定字線電壓VWLusel一直設定為半選擇電壓Vusel，直至寫入操作結束。

在寫入操作開始之時間t0之前的一時間，例如，將選定位元線電壓VBL、選定字線電壓VWL、未選定位元線電壓VBLusel及未選定字線電壓VWLusel設定為接地電壓VSS，即使省略此一組態之繪示。在寫入操作開始之時間t0，記憶體控制器2將選定位元線電壓VBL、選定字線電壓VWL、未選定位元線電壓VBLusel及未選定字線電壓VWLusel設定為半選擇電壓Vusel。

在自時間t1至時間t2之一時段(含時間t1及t2)內，記憶體控制器2將控制信號WENS161設定為一高位準。隨著控制信號WENS161變成一高位準，控制信號產生器13B將恆定電壓驅動器控制信號CV16設定為一高位準。在控制信號WENS161變成一高位準之後，不論控制信號WENS161之位準如何，控制信號產生器13B使恆定電壓驅動器控制信號CV16維持在一高位準，且自時間t1使恆定電流驅動器控制信號CC16維持在一低位準。圖15中展示此時寫入電路16之耦合之一實例。圖15係展示其中恆定電壓電路16A耦合至根據實施例之磁性記憶體裝置1之寫入電路16之一狀態之一實例的一電路圖。如圖15中所展示，自時間t1，選定位元線BL耦合至恆定電壓電路16A且不耦合至恆定電流電路16B。因此，如圖14中所繪示，選定位元線BL自恆定電壓電路16A接收一電壓供應以引起選定位元線電壓VBL快速上升。

此外，在時間t1，控制電路13將控制信號SINKEN162設定為一高位準。隨著控制信號SINKEN162變成一高位準，選定字線WL耦合至接地電壓VSS之一節點。因此，選定字線電壓VWL之值變成接地電壓VSS。如圖15中所展示，將由(選定位元線電壓VBL-選定字線電壓VWL)獲得之一值之一電壓施加至記憶體單元MC。

如圖14中所展示，在時間t3，選定位元線電壓VBL達到一電壓V1。電壓V1大於半選擇電壓Vusel且小於臨限電壓VTH。電壓V1可具有相同於或不同於一讀取操作中之電壓V1之值之一值。稍後將給出電壓V1之細節之一描述。

在自時間t3至時間t4之一時段(含時間t3及t4)內，記憶體控制器2將控制信號WENS162設定為一高位準。隨著控制信號WENS162變成一高位準，控制信號產生器13B將恆定電壓驅動器控制信號CV16設定為一低位準。在控制信號WENS162變成一高位準之後，不論控制信號WENS162之位準如何，控制信號產生器13B使恆定電壓驅動器控制信號CV16維持在一低位準。隨著控制信號WENS162變成一高位準，控制信號產生器13B將恆定電流驅動器控制信號CC16設定為一高位準。在控制信號WENS162變成一高位準之後，不論控制信號WENS162之位準如何，控制信號產生器13B使恆定電流驅動器控制信號CC16維持在一高位準。

圖16中展示此時寫入電路16之耦合之一實例。圖16係展示其中恆定電流電路16B耦合至根據實施例之磁性記憶體裝置1之寫入電路16之一狀態之一實例的一電路圖。如圖16中所展示，自時間t3，選定位元線BL與恆定電壓電路16A解耦合且耦合至恆定電流電路16B。因此，選定位元線BL被供應來自恆定電流電路16B之一恆定電流。

藉此，如圖14中所繪示，在時間t3，選定位元線電壓VBL自一快速增大移動變成每單位時間增大一預定量值之一移動。

在時間t5，選定位元線電壓VBL達到臨限電壓VTH。藉此，將由電壓(VTH-VSS)(=VTH)獲得之一電壓施加至切換元件SE。因此，切換元件SE接通。因此，AP寫入電流Iwap在選定位元線BL與選定字線WL之間流動。AP寫入電流Iwap自節點VDD經由開關TR1及MOSFET 162流向節點VSS。隨著AP寫入電流Iwap流動，選定位元線電壓VBL降低。選定位元線電壓VBL下降至基於選定MTJ元件MTJ之電阻狀態之一量值之一電壓。由於選定記憶體單元MC之初始狀態係一低電阻狀態，所以在時間t5，選定位元線電壓VBL下降至一電壓V2 (下文中亦指稱一「低電阻狀態電壓V2」)，電壓V2係選定MTJ元件MTJ之電阻處於一低電阻狀態時取得之一電壓。

在自時間t7至時間t8之一時段(含時間t7及t8)內，選定MTJ元件MTJ之電阻自一低電阻狀態切換至一高電阻狀態。藉此，選定位元線電壓VBL自低電阻狀態電壓V2增大至一電壓V3 (下文中亦指稱一「高電阻狀態電壓V3」)，電壓V3係選定MTJ元件MTJ之電阻處於一高電阻狀態時取得之一電壓。

在自時間t9至時間t10之一時段(含時間t9及t10)內，記憶體控制器2將控制信號WENE16設定為一高位準。隨著控制信號WENE16變成一高位準，控制信號產生器13B將恆定電流驅動器控制信號CC16設定為一低位準且其後使恆定電流驅動器控制信號CC16維持在一低位準。因此，自時間t9，選定位元線BL與恆定電流電路16B解耦合。因此，選定位元線電壓VBL恢復至半選擇電壓Vusel。此外，在時間t9，控制電路13將控制信號SINKEN162設定為一低位準。隨著控制信號SINKEN162被設定為一低位準，選定字線電壓VWL之值恢復至半選擇電壓Vusel。

在晚於寫入操作結束之時間t10之一時間，例如，選定位元線電壓VBL、選定字線電壓VWL、未選定位元線電壓VBLusel及未選定字線電壓VWLusel恢復至接地電壓VSS，即使省略此一組態之繪示。在晚於寫入操作結束之時間t10之一時間，記憶體控制器2將選定位元線電壓VBL、選定字線電壓VWL、未選定位元線電壓VBLusel及未選定字線電壓VWLusel設定為半選擇電壓Vusel。

在自時間t5至時間t9之一時段(含時間t5及t9)內，對選定記憶體單元MC執行一資料設定操作。資料設定操作係基於寫入資料將選定記憶體單元MC之MTJ元件MTJ設定為一電阻狀態之一操作。AP寫入電流Iwap在自時間t5至時間t9之一時段(含時間t5及t9)內流動。在自時間t1至時間t3之一時段(含時間t1及t3)內，根據實施例之磁性記憶體裝置1之寫入電路16處於圖15中所繪示之耦合狀態中。在自時間t3至時間t9之一時段(含時間t3及t9)內，根據實施例之磁性記憶體裝置1之寫入電路16處於圖16中所繪示之耦合狀態中。

圖17係沿一時間軸展示當根據實施例之磁性記憶體裝置1之一選定MTJ元件處於一高電阻狀態中時資料寫入期間之一些信號之狀態的一時序圖。圖17繪示在其初始狀態係一高電阻狀態時將一選定MTJ元件MTJ之電阻變成一低電阻狀態之寫入(P寫入)情況中之信號。圖17展示控制信號WENS161、WENS162、WENE16及SINKEN161、一恆定電壓驅動器控制信號CV16、一恆定電流驅動器控制信號CC16、一選定位元線電壓VBL、一選定字線電壓VWL、一未選定位元線電壓VBLusel及一未選定字線電壓VWLusel之一時序圖。控制信號WENS161、WENS162及WENE16用於產生一恆定電壓驅動器控制信號CV16及一恆定電流驅動器控制信號CC16。控制信號SINKEN161係將接地電壓VSS施加至選定字線WL以將一電壓施加至記憶體單元MC之一信號。在圖17之操作期間，在控制電路13之控制下，使信號IN2維持在一高位準，且使信號IN1及控制信號SINKEN162維持在一低位準。因此，節點N2耦合至選定字線WL且不耦合至選定位元線BL，且選定字線WL不耦合至接地電壓VSS之節點。

在時間t0，記憶體控制器2開始一寫入操作。在時間t0，將選定位元線電壓VBL及選定字線電壓VWL設定為一半選擇電壓Vusel。例如，在時間t0之後，未選定位元線電壓VBLusel及未選定字線電壓VWLusel一直設定為半選擇電壓Vusel，直至寫入操作結束。

在寫入操作開始之時間t0之前的一時間，例如，將選定位元線電壓VBL、選定字線電壓VWL、未選定位元線電壓VBLusel及未選定字線電壓VWLusel設定為接地電壓VSS，即使省略此一組態之繪示。在寫入操作開始之時間t0，記憶體控制器2將選定位元線電壓VBL、選定字線電壓VWL、未選定位元線電壓VBLusel及未選定字線電壓VWLusel設定為半選擇電壓Vusel。

在自時間t1至時間t2之一時段(含時間t1及t2)內，記憶體控制器2將控制信號WENS161設定為一高位準。隨著控制信號WENS161變成一高位準，控制信號產生器13B將恆定電壓驅動器控制信號CV16設定為一高位準。在控制信號WENS161變成一高位準之後，不論控制信號WENS161之位準如何，控制信號產生器13B使恆定電壓驅動器控制信號CV16維持在一高位準，且自時間t1使恆定電流驅動器控制信號CC16維持在一低位準。圖18中展示此時寫入電路16之耦合之一實例。圖18係展示其中恆定電壓電路16A耦合至根據實施例之磁性記憶體裝置1之寫入電路16之一狀態之一實例的一電路圖。如圖18中所展示，自時間t1，選定字線WL耦合至恆定電壓電路16A且不耦合至恆定電流電路16B。因此，如圖17中所繪示，選定字線WL自恆定電壓電路16A接收一電壓供應以引起選定字線電壓VWL快速上升。

此外，在時間t1，控制電路13將控制信號SINKEN161設定為一高位準。隨著控制信號SINKEN161變成一高位準，選定位元線BL耦合至接地電壓VSS之一節點。因此，選定位元線電壓VBL之值變成接地電壓VSS。如圖18中所展示，將由(選定字線電壓VWL-選定位元線電壓VBL)獲得之一值之一電壓施加至記憶體單元MC。

如圖17中所展示，在時間t3，選定字線WL之電壓VWL達到一電壓V1。電壓V1大於半選擇電壓Vusel且小於臨限電壓VTH。電壓V1可具有相同於或不同於讀取操作中之電壓V1之值之一值。稍後將給出電壓V1之細節之一描述。

在自時間t3至時間t4之一時段(含時間t3及t4)內，記憶體控制器2將控制信號WENS162設定為一高位準。隨著控制信號WENS162變成一高位準，控制信號產生器13B將恆定電壓驅動器控制信號CV16設定為一低位準。在控制信號WENS162變成一高位準之後，不論控制信號WENS162之位準如何，控制信號產生器13B使恆定電壓驅動器控制信號CV16維持在一低位準。隨著控制信號WENS162變成一高位準，控制信號產生器13B將恆定電流驅動器控制信號CC16設定為一高位準。在控制信號WENS162變成一高位準之後，不論控制信號WENS162之位準如何，控制信號產生器13B使恆定電流驅動器控制信號CC16維持在一高位準。

圖19中展示此時寫入電路16之耦合之一實例。圖19係展示其中恆定電流電路16B耦合至根據實施例之磁性記憶體裝置1之寫入電路16之一狀態之一實例的一電路圖。如圖19中所展示，自時間t3，選定字線WL與恆定電壓電路16A解耦合且耦合至恆定電流電路16B。因此，選定字線WL被供應來自恆定電流電路16B之一恆定電流。

藉此，如圖17中所繪示，在時間t3，選定字線電壓VWL自一快速增大移動變成每單位時間增大一預定量值之一移動。

在時間t5，選定字線電壓VWL達到一臨限電壓VTH。藉此，將由電壓(VTH-VSS)(=VTH)獲得之一電壓施加至切換元件SE。因此，切換元件SE接通。因此，P寫入電流Iwp在選定字線WL與選定位元線BL之間流動。P寫入電流Iwp自節點VDD經由開關TR2及MOSFET 161流向節點VSS。隨著P寫入電流Iwp流動，選定字線電壓VWL降低。選定字線電壓VWL下降至基於選定MTJ元件MTJ之電阻狀態之一量值之一電壓。由於選定記憶體單元MC之初始狀態係一高電阻狀態，所以在時間t5，選定MTJ元件MTJ之選定字線電壓VWL下降至高電阻狀態電壓V3。

在自時間t7至時間t8之一時段(含時間t7及t8)內，選定MTJ元件MTJ之電阻自一高電阻狀態切換至一低電阻狀態。藉此，選定字線電壓VWL自一高電阻狀態電壓V3下降至一低電阻狀態電壓V2。

在自時間t9至時間t10之一時段(含時間t9及t10)內，記憶體控制器2將控制信號WENE16設定為一高位準。隨著控制信號WENE16變成一高位準，控制信號產生器13B將恆定電流驅動器控制信號CC16設定為一低位準且其後使恆定電流驅動器控制信號CC16維持在一低位準。因此，自時間t9，選定字線WL與恆定電流電路16B解耦合。因此，選定字線電壓VWL恢復至半選擇電壓Vusel。此外，在時間t9，控制電路13將控制信號SINKEN161設定為一低位準。隨著控制信號SINKEN161被設定為一低位準，選定位元線電壓VBL之值恢復至半選擇電壓Vusel。

在晚於寫入操作結束之時間t10之一時間，例如，選定位元線電壓VBL、選定字線電壓VWL、未選定位元線電壓VBLusel及未選定字線電壓VWLusel恢復至接地電壓VSS，即使省略此一組態之繪示。在晚於寫入操作結束之時間t10之一時間，記憶體控制器2將選定位元線電壓VBL、選定字線電壓VWL、未選定位元線電壓VBLusel及未選定字線電壓VWLusel設定為半選擇電壓Vusel。

在自時間t5至時間t9之一時段(含時間t5及t9)內，對選定記憶體單元MC執行一資料設定操作。資料設定操作係基於寫入資料將選定記憶體單元MC之MTJ元件MTJ設定為一電阻狀態之一操作。P寫入電流Iwp在自時間t5至時間t9之一時段(含時間t5及t9)內流動。在自時間t1至時間t3之一時段(含時間t1及t3)內，根據實施例之磁性記憶體裝置1之寫入電路16處於圖18中所繪示之耦合狀態中。在自時間t3至時間t9之一時段(含時間t3及t9)內，根據實施例之磁性記憶體裝置1之寫入電路16處於圖19中所繪示之耦合狀態中。 [1-3] 實施例之有利效應

使用根據上述實施例之磁性記憶體裝置1，可縮短開始寫入及讀取所花費之時間以因此提供具有一快速回應速度之一磁性記憶體裝置。在下文中，將給出根據實施例之磁性記憶體裝置1之詳細效應之一描述。

圖20係展示根據實施例之一比較實例之一磁性記憶體裝置111之資料讀取期間之一選定位元線電壓VBL之一狀態的一概念圖。為了比較，圖20亦展示根據圖11中所展示之實施例之磁性記憶體裝置1之資料讀取期間之選定位元線電壓VBL之一狀態。

磁性記憶體裝置111之一讀取電路包含(例如)一恆定電流電路且不包含一恆定電壓電路。即，磁性記憶體裝置111與根據實施例之磁性記憶體裝置1之主要不同點在於讀取電路及寫入電路兩者不包含一恆定電壓電路。

由於磁性記憶體裝置111不包含一恆定電壓電路，所以選定位元線電壓VBL之值由恆定電流電路增大，如圖20中所展示。明確而言，磁性記憶體裝置111之選定位元線BL在時間t1耦合至恆定電流電路且被供應一恆定電流。藉此，自時間t1，磁性記憶體裝置111之選定位元線電壓VBL每單位時間增大一預定量值。

在時間tx，磁性記憶體裝置111之選定位元線電壓VBL達到臨限電壓VTH。藉此，將由電壓(VTH-VSS)(=VTH)獲得之一電壓施加至切換元件SE。因此，切換元件SE接通。因此，一電流在選定位元線BL與選定字線WL之間流動，且選定位元線電壓VBL降低。選定位元線電壓VBL下降至基於選定記憶體單元MC之電阻狀態之一量值之一電壓。晚於時間tx之時間之行為類似於根據實施例之磁性記憶體裝置1之行為，且將省略其描述。

依此方式，磁性記憶體裝置111之選定位元線電壓VBL自半選擇電壓Vusel至臨限電壓VTH每單位時間增大一預定量值。因此，磁性記憶體裝置111之選定位元線電壓VBL達到臨限電壓VTH之時間係比時間t5晚之時間tx。時間t5係根據實施例之磁性記憶體裝置1之選定位元線電壓VBL達到臨限電壓VTH之一時間。即，磁性記憶體裝置111之選定位元線電壓VBL要比磁性記憶體裝置1之選定位元線電壓VBL花費更長時間來達到臨限電壓VTH。即，磁性記憶體裝置111要比磁性記憶體裝置1花費更長時間來開始讀取。

根據實施例之磁性記憶體裝置1在讀取電路17中包含恆定電流電路17B及恆定電壓電路17A。恆定電壓電路17A依比恆定電流電路17B更快之一速度升高選定位元線電壓VBL之電壓。因此，與其中僅使用一恆定電流電路執行讀取(如同比較實例)之情況相比，可使用恆定電壓電路17A之根據實施例之磁性記憶體裝置1可縮短開始讀取所花費之時間。

接著，將描述一電壓V1。如上文所描述，電壓V1大於半選擇電壓Vusel且小於臨限電壓VTH。電壓V1可設定為大於半選擇電壓Vusel且小於臨限電壓VTH之任何值。隨著電壓V1變成更接近臨限電壓VTH之一值，選定位元線電壓VBL由恆定電壓電路17A升高之時段變長。隨著選定位元線電壓VBL由恆定電壓電路17A升高之時段變長，可縮短開始讀取所花費之時間。

然而，由於切換元件SE之臨限電壓VTH在某種程度上根據記憶體單元MC變動，所以若V1之值太接近臨限電壓VTH，則具有較低臨限電壓VTH之切換元件SE將由恆定電壓驅動器控制信號CV17接通。若切換元件SE由快速增大選定位元線電壓VBL之恆定電壓驅動器控制信號CV17接通，則切換元件SE將很難控制。

相反地，若電壓V1之值太接近半選擇電壓Vusel，則選定位元線電壓VBL之電壓由恆定電壓電路17A升高之時段將縮短。若選定位元線電壓VBL之電壓由恆定電壓電路17A升高之時段縮短，則減少開始讀取所花費之時間之效應會降低。

因此，可期望電壓V1之值為一儘可能大之值，但只要不引起切換元件SE由恆定電壓驅動器控制信號CV17接通。

上述效應類似地適用於一寫入操作，且與其中僅使用一恆定電流電路執行寫入(如同比較實例)之情況相比，可使用恆定電壓電路16A之根據實施例之磁性記憶體裝置1可縮短開始寫入所花費之時間。 [2] 其他修改等等 (第一修改)

根據實施例之一第一修改之一磁性記憶體裝置1之一時序圖不同於根據實施例之磁性記憶體裝置1之時序圖。在下文中，根據實施例之第一修改之磁性記憶體裝置1可指稱一「磁性記憶體裝置1b」以區別於根據實施例之磁性記憶體裝置1。

圖21係沿一時間軸展示根據實施例之第一修改之磁性記憶體裝置1b之資料讀取期間之一些信號之狀態的一時序圖。控制信號WENS171、WENS172、WENE17、SINKEN17、一恆定電壓驅動器控制信號CV17、一恆定電流驅動器控制信號CC17、一選定位元線電壓VBL、一選定字線電壓VWL、一未選定位元線電壓VBLusel及一未選定字線電壓VWLusel相同於參考圖11所描述之信號及電壓，且將省略其描述。

在根據上述實施例之磁性記憶體裝置1中，已繪示其中在時間t3選定位元線BL與恆定電壓電路17A解耦合且耦合至恆定電流電路17B之一情況。在根據第一修改之磁性記憶體裝置1b中，選定位元線BL在時間t3與恆定電壓電路17A解耦合，且接著在比時間t3晚之時間t3'耦合至恆定電流電路17B。

例如，在自控制信號WENS172在時間t3接通之時間直至恆定電流驅動器控制信號CC17接通之時段期間，可存在其中發生信號傳輸時間意外延遲等等之一情況。在此情況中，恆定電流驅動器控制信號CC17在比時間t3晚之時間t3'接通。 (第二修改)

上述第一修改類似地適用於一寫入操作。根據實施例之一第二修改之一磁性記憶體裝置1之一時序圖不同於根據實施例之磁性記憶體裝置1之時序圖。在下文中，根據實施例之第二修改之磁性記憶體裝置1可指稱一「磁性記憶體裝置1c」以區別於根據實施例之磁性記憶體裝置1。

圖22係沿一時間軸展示根據實施例之第二修改之磁性記憶體裝置1c之資料寫入期間之一些信號之狀態的一時序圖。控制信號WENS161、WENS162、WENE16及SINKEN162、一恆定電壓驅動器控制信號CV16、一恆定電流驅動器控制信號CC16、一選定位元線電壓VBL、一選定字線電壓VWL、一未選定位元線電壓VBLusel及一未選定字線電壓VWLusel類似於參考圖14所描述之信號及電壓，且將省略其描述。

在根據上述實施例之磁性記憶體裝置1中，已繪示其中在時間t3選定位元線BL與恆定電壓電路16A解耦合且耦合至恆定電流電路16B之一情況。在根據第二修改之磁性記憶體裝置1c中，選定位元線BL在時間t3與恆定電壓電路16A解耦合，且接著在比時間t3晚之時間t3'耦合至恆定電流電路16B。

例如，在自控制信號WENS162在時間t3接通之時間直至恆定電流驅動器控制信號CC16接通之時段期間，可存在其中發生信號傳輸時間意外延遲等等之一情況。在此情況中，恆定電流驅動器控制信號CC16在比時間t3晚之時間t3'接通。

在實施例中，磁性記憶體裝置1、1b及1c可具有其他結構。

在本文中，術語「耦合」係指電耦合且不排除介入另一元件。電耦合可為藉由一絕緣體之通路，只要此耦合能夠依類似於無絕緣體介入之電耦合之一方式操作。

上述實施例已僅藉由實例呈現且不意欲限制本發明之範疇。實施例可依各種其他形式體現，且可在不背離本發明之精神之情況下進行各種省略、替換及改變。實施例及其修改包含於本發明之範疇及精神中且包含於所主張發明及其等效物之範疇中。 相關申請案之交叉參考

本申請案係基於且主張2021年9月17日申請之日本專利申請案第2021-151861號及2022年3月14日申請之美國專利申請案第17/693790號之權利，該等案之全部內容以引用方式併入本文中。

1:磁性記憶體裝置 1b:磁性記憶體裝置 1c:磁性記憶體裝置 2:記憶體控制器 11:記憶體單元陣列 12:輸入/輸出電路 13:控制電路 13A:控制信號產生器 13B:控制信號產生器 14:列選擇電路 15:行選擇電路 16:寫入電路 16A:恆定電壓電路 16A1:金屬氧化物半導體場效電晶體(MOSFET) 16B:恆定電流電路 16B1:MOSFET 16B2:恆定電流源 17:讀取電路 17A:恆定電壓電路 17A1:MOSFET 17B:恆定電流電路 17B1:MOSFET 17B2:恆定電流源 18:電壓產生器 21:導體 22:導體 24:下電極 25:可變電阻材料 26:上電極 31:鐵磁層 32:絕緣層 33:鐵磁層 111:磁性記憶體裝置 161:MOSFET 162:MOSFET 171:MOSFET ADD:位址信號 BL:位元線 BLusel:未選定位元線 CC16:恆定電流驅動器控制信號 CC17:恆定電流驅動器控制信號 CMD:命令 CNT:控制信號 CV16:恆定電壓驅動器控制信號 CV17:恆定電壓驅動器控制信號 DAT:資料 IN1:信號 IN2:信號 Ir:讀取電流 Iwap:AP寫入電流 Iwp:P寫入電流 MC:記憶體單元 MCA:記憶體單元 MCB:記憶體單元 MTJ:磁穿遂接面(MTJ)元件 MTJA:MTJ元件 MTJB:MTJ元件 N1:節點 N2:節點 SE:切換元件 SEA:切換元件 SEB:切換元件 SINKEN17:控制信號 SINKEN161:控制信號 SINKEN162:控制信號 TR1:開關 TR2:開關 V1:電壓 V2:低電阻狀態電壓 V3:高電阻狀態電壓 VBL:選定位元線電壓 VBLusel:未選定位元線電壓 VDD:電源供應電壓 Vsel:選定電壓 VSS:接地電壓 VTH:臨限電壓 Vusel:半選擇電壓 VW:節點/恆定電壓源 VWL:選定字線電壓 VWLusel:未選定字線電壓 WENE16:控制信號 WENE17:控制信號 WENS161:控制信號 WENS162:控制信號 WENS171:控制信號 WENS172:控制信號 WL:字線 WLA:字線 WLB:字線 WLusel:未選定字線

圖1係展示根據一實施例之一磁性記憶體裝置之一組態實例的一方塊圖。

圖2係展示包含於根據實施例之磁性記憶體裝置中之一記憶體單元陣列之一電路組態之一實例的一電路圖。

圖3係展示一切換元件之一實例的一特性圖。

圖4展示包含於根據實施例之磁性記憶體裝置中之一記憶體單元陣列之一橫截面結構之一實例。

圖5展示包含於根據實施例之磁性記憶體裝置中之一記憶體單元陣列之一橫截面結構之一實例。

圖6展示包含於根據實施例之磁性記憶體裝置中之一記憶體單元陣列之一橫截面結構之一實例。

圖7係展示根據實施例之磁性記憶體裝置中之一讀取電路之一組態及耦合之一實例的一電路圖。

圖8係展示根據實施例之磁性記憶體裝置中之一寫入電路之一組態及耦合之一實例的一電路圖。

圖9係展示根據實施例之磁性記憶體裝置中之一控制信號產生器之一組態之一實例的一電路圖。

圖10係展示根據實施例之磁性記憶體裝置中之控制信號產生器之一組態之一實例的一電路圖。

圖11係展示根據實施例之磁性記憶體裝置之資料讀取期間之信號之狀態的一時序圖。

圖12係展示其中一恆定電壓電路耦合至根據實施例之磁性記憶體裝置之讀取電路之一狀態之一實例的一電路圖。

圖13係展示其中一恆定電流電路耦合至根據實施例之磁性記憶體裝置之讀取電路之一狀態之一實例的一電路圖。

圖14係展示當根據實施例之一磁性記憶體裝置之一選定MTJ元件處於一低電阻狀態中時資料寫入期間之信號之狀態的一時序圖。

圖15係展示其中一恆定電壓電路耦合至根據實施例之磁性記憶體裝置之一寫入電路之一狀態之一實例的一電路圖。

圖16係展示其中恆定電流電路耦合至根據實施例之磁性記憶體裝置之寫入電路之一狀態之一實例的一電路圖。

圖17係展示當根據實施例之一磁性記憶體裝置之一選定MTJ元件處於一高電阻狀態中時資料寫入期間之信號之狀態的一時序圖。

圖18係展示其中一恆定電壓電路耦合至根據實施例之磁性記憶體裝置之一寫入電路之一狀態之一實例的一電路圖。

圖19係展示其中恆定電流電路耦合至根據實施例之磁性記憶體裝置之寫入電路之一狀態之一實例的一電路圖。

圖20係展示根據實施例之一比較實例之一磁性記憶體裝置之資料讀取期間之一選定位元線電壓VBL之一狀態的一概念圖。

圖21係展示根據實施例之一第一修改之一磁性記憶體裝置之資料讀取期間之一信號之一狀態的一時序圖。

圖22係展示根據實施例之一第二修改之一磁性記憶體裝置之資料寫入期間之信號之狀態的一時序圖。

CC17:恆定電流驅動器控制信號

CV17:恆定電壓驅動器控制信號

SINKEN17:控制信號

V1:電壓

VBL:選定位元線電壓

VSS:接地電壓

VTH:臨限電壓

Vusel:半選擇電壓

VWL:選定字線電壓

WENE17:控制信號

WENS171:控制信號

WENS172:控制信號

Claims (20)

1. 一種磁性記憶體裝置，其包括： 一第一互連件，其在一第一方向上延伸； 一第二互連件，其在與該第一方向相交之一第二方向上延伸； 一記憶體單元，其電耦合於該第一互連件與該第二互連件之間且包含一可變電阻元件及一切換元件；及 一寫入電路，其包含一電流源電路及一電壓源電路且供應來自該電流源電路或該電壓源電路之一寫入電壓以將資料寫入至該記憶體單元中，其中 當將低於該寫入電壓之一第一電壓施加至該第一互連件及該第二互連件之一者時，該寫入電路經組態以： 在自開始供應該寫入電壓之一第一時間至一第二時間之範圍內之一第一時段期間使用該電壓源電路將該寫入電壓供應至該第一互連件及該第二互連件之另一者；及 在自比該第二時間晚之一第三時間至停止供應該寫入電壓之一第四時間之範圍內之一第二時段期間使用該電流源電路將該寫入電壓供應至該第一互連件及該第二互連件之該另一者。
2. 如請求項1之磁性記憶體裝置，其中 高於該第一電壓且低於該寫入電壓之一第二電壓在早於該第一時間之一時間施加至該第一互連件及該第二互連件。
3. 如請求項2之磁性記憶體裝置，其中 該第一互連件及該第二互連件之該另一者在該第二時間具有一第三電壓，且 該第三電壓低於接通該切換元件之一電壓且大於該第二電壓。
4. 如請求項3之磁性記憶體裝置，其中 該第三電壓比該第二電壓更接近接通該切換元件之該電壓。
5. 如請求項1之磁性記憶體裝置，其進一步包括： 一讀取電路，其包含一第二電流源電路及一第二電壓源電路且供應來自該第二電流源電路或該第二電壓源電路之一讀取電壓以自該記憶體單元讀取資料，其中 當將該第一電壓施加至該第一互連件及該第二互連件之一者時，該讀取電路經組態以： 在自開始供應該讀取電壓之一第五時間至一第六時間之範圍內之一第三時段期間使用該第二電壓源電路將該讀取電壓供應至該第一互連件及該第二互連件之另一者；及 在自比該第六時間晚之一第七時間至停止供應該讀取電壓之一第八時間之範圍內之一第四時段期間使用該第二電流源電路將該讀取電壓供應至該第一互連件及該第二互連件之該另一者。
6. 如請求項1之磁性記憶體裝置，其中 該第一時段包含該第一互連件及該第二互連件之另一者中每單位時間之一電壓值增大大於該第二時段之電壓值增大之一時段。
7. 一種磁性記憶體裝置，其包括： 一第一互連件，其在一第一方向上延伸； 一第二互連件，其在與該第一方向相交之一第二方向上延伸； 一記憶體單元，其電耦合於該第一互連件與該第二互連件之間且包含一可變電阻元件及一切換元件；及 一寫入電路，其供應一寫入電壓以將資料寫入至該記憶體單元中，其中 該寫入電路包含： 一第一電晶體，其電耦合於一電壓源與一第一節點之間； 一第二電晶體，其電耦合於一電流源與該第一節點之間； 一第三電晶體，其電耦合於該第一節點與該第一互連件之間； 一第四電晶體，其電耦合於該第一節點與該第二互連件之間； 一第五電晶體，其電耦合於該第一互連件與供應低於該電壓源之一電壓之一電壓之一第一電源供應器之間；及 一第六電晶體，其電耦合於該第二互連件與該第一電源供應器之間，且 當將低於該寫入電壓之一第一電壓施加至該第一互連件及該第二互連件之一者時，該寫入電路經組態以： 在自開始供應該寫入電壓之一第一時間至一第二時間之範圍內之一第一時段期間使用該第一電晶體將該寫入電壓供應至該第一互連件及該第二互連件之另一者；及 在自比該第二時間晚之一第三時間至停止供應該寫入電壓之一第四時間之範圍內之一第二時段期間使用該第二電晶體將該寫入電壓供應至該第一互連件及該第二互連件之該另一者。
8. 如請求項7之磁性記憶體裝置，其中 該第一電晶體之一控制端子在該第一時段期間接收一第一信號， 該第二電晶體之一控制端子在該第二時段期間接收一第二信號， 該第三電晶體之一控制端子在將該第一電壓施加至該第一互連件及該第二互連件之一者之一第三時段期間接收一第三信號，且 該第六電晶體之一控制端子在該第三時段期間接收一第四信號。
9. 如請求項7之磁性記憶體裝置，其中 該第一電晶體之一控制端子在該第一時段期間接收一第一信號， 該第二電晶體之一控制端子在該第二時段期間接收一第二信號， 該第四電晶體之一控制端子在將該第一電壓施加至該第一互連件及該第二互連件之一者之一第三時段期間接收一第三信號，且 該第五電晶體之一控制端子在該第三時段期間接收一第四信號。
10. 如請求項7之磁性記憶體裝置，其中 高於該第一電壓且低於該寫入電壓之一第二電壓在早於該第一時間之一時間施加至該第一互連件及該第二互連件。
11. 如請求項10之磁性記憶體裝置，其中 該第一互連件及該第二互連件之該另一者在該第二時間具有一第三電壓，且 該第三電壓低於接通該切換元件之一電壓且大於該第二電壓。
12. 如請求項11之磁性記憶體裝置，其中 該第三電壓比該第二電壓更接近接通該切換元件之一電壓。
13. 如請求項7之磁性記憶體裝置，其中 該第一時段包含該第一互連件及該第二互連件之另一者中每單位時間之一電壓值增大大於該第二時段之電壓值增大之一時段。
14. 一種磁性記憶體裝置，其包括： 一第一互連件，其在一第一方向上延伸； 一第二互連件，其在與該第一方向相交之一第二方向上延伸； 一記憶體單元，其電耦合於該第一互連件與該第二互連件之間且包含一可變電阻元件及一切換元件；及 一讀取電路，其包含一電流源電路及一電壓源電路且供應來自該電流源電路或該電壓源電路之一讀取電壓以自該記憶體單元讀取資料， 其中 當將低於該讀取電壓之一第一電壓施加至該第一互連件及該第二互連件之一者時，該讀取電路經組態以： 在自開始供應該讀取電壓之一第一時間至一第二時間之範圍內之一第一時段期間使用該電壓源電路將該讀取電壓供應至該第一互連件及該第二互連件之另一者；及 在自比該第二時間晚之一第三時間至停止供應該讀取電壓之一第四時間之範圍內之一第二時段期間使用該電流源電路將該讀取電壓供應至該第一互連件及該第二互連件之該另一者。
15. 如請求項14之磁性記憶體裝置，其中 該讀取電路包含： 一第一電晶體，其電耦合於一電壓源與一第一節點之間； 一第二電晶體，其電耦合於一電流源與該第一節點之間；及 一第三電晶體，其電耦合於該第一互連件與該一接地電源供應器之間。
16. 如請求項15之磁性記憶體裝置，其中 該第一電晶體之一控制端子在該第一時段期間接收一第一信號， 該第二電晶體之一控制端子在該第二時段期間接收一第二信號，且 該第三電晶體之一控制端子在將該第一電壓施加至該第一互連件及該第二互連件之一者之一第三時段期間接收一第三信號。
17. 如請求項14之磁性記憶體裝置，其中 高於該第一電壓且低於該讀取電壓之一第二電壓在早於該第一時間之一時間施加至該第一互連件及該第二互連件。
18. 如請求項17之磁性記憶體裝置，其中 該第一互連件及該第二互連件之該另一者在該第二時間具有一第三電壓，且 該第三電壓低於接通該切換元件之一電壓且大於該第二電壓。
19. 如請求項18之磁性記憶體裝置，其中 該第三電壓比該第二電壓更接近接通該切換元件之一電壓。
20. 如請求項14之磁性記憶體裝置，其中 該第一時段包含該第一互連件及該第二互連件之另一者中每單位時間之一電壓值增大大於該第二時段之電壓值增大之一時段。

Images