KR20170035103A - 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 - Google Patents

반도체 메모리 장치 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR20170035103A
KR20170035103A KR1020150133757A KR20150133757A KR20170035103A KR 20170035103 A KR20170035103 A KR 20170035103A KR 1020150133757 A KR1020150133757 A KR 1020150133757A KR 20150133757 A KR20150133757 A KR 20150133757A KR 20170035103 A KR20170035103 A KR 20170035103A
Authority
KR
South Korea
Prior art keywords
data
array
memory cell
bank
circuit
Prior art date
Application number
KR1020150133757A
Other languages
English (en)
Inventor
유예신
정회주
차상언
변영용
장성진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150133757A priority Critical patent/KR20170035103A/ko
Priority to US15/229,774 priority patent/US10127102B2/en
Publication of KR20170035103A publication Critical patent/KR20170035103A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1677—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Abstract

반도체 메모리 장치는 메모리 셀 어레이, 제어 로직 회로, 에러 정정 회로 및 제1 경로 선택 회로를 포함한다. 상기 메모리 셀 어레이는 복수의 뱅크 어레이들을 구비한다. 상기 제어 로직 회로는 상기 메모리 셀 어레이에 대한 액세스를 제어하고 커맨드에 기초하여 덴시티 모드 신호를 생성한다. 상기 제1 경로 선택 회로는 상기 덴시티 모드 신호에 응답하여 기입 데이터를 선택적으로 상기 에러 정정 회로에 제공한다. 상기 뱅크 어레이들 각각은 적어도 제1 서브 어레이 및 제2 서브 어레이를 포함한다.

Description

반도체 메모리 장치 및 이를 포함하는 메모리 시스템{Semiconductor memory device and memory system including the same}
본 발명은 메모리 분야에 관한 것으로, 보다 상세하게는 반도체 메모리 장치 및 이를 포함하는 메모리 시스템에 관한 것이다.
반도체 메모리 장치는 플래시 메모리 장치와 같은 불휘발성 메모리 장치와 DRAM과 같은 휘발성 메모리 장치로 구분될 수 있다. DRAM과 같은 휘발성 메모리 장치는 가격이 비교적 저렴하기 때문에 시스템 메모리와 같은 대용량 데이터를 저장하는데 사용되고 있다. 또한 DRAM과 같은 휘발성 반도체 메모리 장치에서는 집적도를 높이기 위하여 공정 스케일을 축소시키고 있다. 공정 스케일의 축소에 따라 비트 에러 비율(bit error rate)을 급격하게 증가하고 수율이 낮아질 것으로 예상된다.
본 발명의 일 목적은 유용성을 증가시킬 수 있는 반도체 메모리 장치를 제공하는 것이다.
본 발명의 일 목적은 상기 반도체 메모리 장치를 포함하는 메모리 시스템을 제공하는 것이다.
상기 일 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 메모리 장치는 메모리 셀 어레이, 제어 로직 회로, 에러 정정 회로 및 제1 경로 선택 회로를 포함한다. 상기 메모리 셀 어레이는 복수의 뱅크 어레이들을 구비한다. 상기 제어 로직 회로는 상기 메모리 셀 어레이에 대한 액세스를 제어하고 커맨드에 기초하여 덴시티 모드 신호를 생성한다. 상기 제1 경로 선택 회로는 상기 덴시티 모드 신호에 응답하여 기입 데이터를 선택적으로 상기 에러 정정 회로에 제공한다. 상기 뱅크 어레이들 각각은 적어도 제1 서브 어레이 및 제2 서브 어레이를 포함한다.
예시적인 실시예에 있어서, 상기 제어 로직 회로는 제1 덴시티 모드에서는 상기 기입 데이터가 상기 에러 정정 회로를 경유하지 않도록 상기 덴시티 모드 신호를 생성하여 상기 제1 경로 선택 회로에 제공할 수 있다. 상기 제1 덴시티 모드에서 상기 제1 서브 어레이와 상기 제2 서브 에레이는 상기 기입 데이터가 저장되는 데이터 영역으로 사용될 수 있다.
예시적인 실시예에 있어서, 상기 제어 로직 회로는 제1 덴시티 모드와는 다른 제2 덴시티 모드에서는 상기 기입 데이터가 상기 에러 정정 회로를 경유하도록 상기 덴시티 모드 신호를 생성하여 상기 제1 경로 선택 회로에 제공할 수 있다.
상기 제2 덴시티 모드에서 상기 에러 정정 회로는 상기 기입 데이터에 대하여 ECC(에러 정정 코드, error correction code) 인코딩을 수행하여 패리티 데이터를 생성하고, 상기 제2 덴시티 모드에서 상기 제1 서브 어레이는 상기 기입 데이터가 저장되는 데이터 영역으로 사용되고, 상기 제2 서브 어레이는 상기 패리티 데이터가 저장되는 패리티 영역으로 사용될 수 있다.
상기 기입 데이터의 입출력 경로와 상기 패리티 데이터의 입출력 경로는 서로 다를 수 있다.
상기 제2 덴시티 모드에서, 상기 복수의 뱅크 어레이들 중 제1 뱅크 어레이의 제1 서브 어레이에 저장되는 제1 기입 데이터와 관련되는 제1 패리티 데이터는 상기 복수의 뱅크 어레이들 중 제2 뱅크 어레이의 제2 서브 어레이에 저장될 수 있다. 상기 제2 뱅크 어레이의 제1 서브 어레이에 저장되는 제2 기입 데이터와 관련되는 제2 패리티 데이터는 상기 제1 뱅크 어레이의 제2 서브 어레이에 저장될 수 있다.
상기 제1 기입 데이터가 저장되는 상기 제1 뱅크 어레이의 상기 제1 서브 어레이의 제1 메모리 셀 로우에 연결되는 제1 워드라인과 상기 제1 패리티 데이터가 저장되는 상기 제2 뱅크 어레이의 상기 제2 서브 어레이의 제2 메모리 셀 로우에 연결되는 제2 워드라인은 동시에 활성화될 수 있다.
예시적인 실시예에 있어서, 상기 제2 서브 어레이는 적어도 하나의 결함 셀을 포함하고, 상기 제1 서브 어레이는 결함 셀을 포함할 수 있다.
예시적인 실시예에 있어서, 제1 덴시티 모드에서 상기 반도체 메모리 장치의 제1 저장 용량은 상기 제1 덴시티 모드와는 다른 제2 덴시티 모드에서 상기 반도체 메모리 장치의 제2 저장 용량보다 클 수 있다.
상기 반도체 메모리 장치는 상기 덴시티 모드 신호에 응답하여 상기 메모리 셀 어레이에 저장된 독출 데이터를 선택적으로 상기 에러 정정 회로에 제공하는 제2 경로 선택 회로를 더 포함할 수 있다.
상기 에러 정정 회로는 ECC 엔진 및 데이터 정정기를 포함할 수 있다. 상기 ECC 엔진은 상기 메모리 셀 어레이에 저장된 독출 데이터 및 패리티 데이터에 기초하여 상기 독출 데이터에 대하여 ECC 디코딩을 수행하여 신드롬 데이터를 생성할 수 있다. 상기 데이터 정정기는 상기 신드롬 데이터에 기초하여 상기 독출 데이터에 포함되는 적어도 하나의 에러 비트를 선택적으로 정정할 수 있다.
상기 데이터 정정기는 신드롬 디코더, 비트 반전기 및 선택 회로를 포함할 수 있다. 상기 신드롬 디코더는 상기 신드롬 데이터를 디코딩하여 상기 적어도 하나의 에러 비트의 위치를 나타내는 디코딩 신호와 상기 적어도 하나의 에러 비트의 수에 따른 로직 레벨을 가지는 선택 신호를 생성할 수 있다. 상기 비트 반전기는 상기 디코딩 신호에 기초하여 상기 적어도 하나의 에러 비트를 반전시킬 수 있다. 상기 선택 회로는 상기 선택 신호에 응답하여 상기 비트 반전기의 출력과 상기 독출 데이터 중 하나를 출력할 수 있다.
예시적인 실시예에 있어서, 상기 메모리 셀 어레이는 3차원 메모리 셀 어레이이고, 상기 뱅크 어레이들 각각은 복수의 동적 메모리 셀들을 포함할 수 있다.
예시적인 실시예에 있어서, 상기 메모리 셀 어레이는 3차원 메모리 셀 어레이이고, 상기 뱅크 어레이들 각각은 복수의 저항성 메모리 셀들을 포함할 수 있다.
상기 본 발명의 목적을 달성하기 위한 본 발명의 실시예들에 따른 메모리 시스템은 적어도 하나의 반도체 메모리 장치 및 메모리 컨트롤러를 포함한다. 상기 메모리 컨트롤러는 상기 적어도 하나의 반도체 메모리 장치를 제어한다. 상기 적어도 하나의 반도체 메모리 장치는 메모리 셀 어레이, 제어 로직 회로, 에러 정정 회로 및 제1 경로 선택 회로를 포함한다. 상기 메모리 셀 어레이는 복수의 뱅크 어레이들을 구비한다. 상기 제어 로직 회로는 상기 메모리 셀 어레이에 대한 액세스를 제어하고 상기 메모리 컨트롤러로부터의 커맨드에 기초하여 덴시티 모드 신호를 생성한다. 상기 제1 경로 선택 회로는 상기 덴시티 모드 신호에 응답하여 기입 데이터를 선택적으로 상기 에러 정정 회로에 제공한다. 상기 뱅크 어레이들 각각은 적어도 제1 서브 어레이 및 제2 서브 어레이를 포함한다.
본 발명의 예시적인 실시예들에 따르면, 반도체 메모리 장치가 에러 정정 회로와 메모리 셀 어레이를 포함하고, 제1 덴시티 모드에서는 에러 정정 회로를 경유하지 않고 데이터를 메모리 셀 어레이에 저장하고, 제2 덴시티 모드에서는 에러 정정 회로를 경유하여 데이터를 메모리 셀 어레이 제1 영역에 저장하고, 패리티 데이터를 메모리 셀 어레이의 제2 영역에 저장하여 수율을 높이고 유용성을 증가시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 전자 시스템을 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 도 1의 메모리 시스템의 개략적인 구성을 나타내는 블록도이다.
도 3은 본 발명의 실시예들에 따른 도 2의 반도체 메모리 장치의 구성을 나타내는 블록도이다.
도 4a 내지 도 4e는 도 3에 도시된 메모리 셀을 예시적으로 나타내는 회로도들이다.
도 5는 본 발명의 실시예들에 따른 도 3의 반도체 메모리 장치에서 메모리 셀의 예를 나타낸다.
도 6a 및 도 6b는 도 5의 MTJ 소자의 기입된 데이터에 따른 자화 방향을 나타낸다.
도 7은 제1 덴시티 모드에서 도 3의 반도체 메모리 장치의 일부를 나타낸다.
도 8은 제2 덴시티 모드에서 도 3의 반도체 메모리 장치의 일부를 나타낸다.
도 9는 본 발명의 실시예들에 따른 도 3의 반도체 메모리 장치에서 에러 정정 회로의 구성을 나타내는 블록도이다.
도 10은 본 발명의 실시예들에 따른 도 9의 에러 정정 회로에서 ECC 엔진을 나타낸다.
도 11은 본 발명의 실시예들에 따른 도 10의 ECC 엔진에서 신드롬 생성기를 나타낸다.
도 12는 본 발명의 실시예들에 따른 도 9의 에러 정정 회로에서 데이터 정정기의 구성을 나타낸다.
도 13은 제1 덴시티 모드에서 도 3의 반도체 메모리 장치의 동작을 나타낸다.
도 14는 제2 덴시티 모드에서 도 3의 반도체 메모리 장치의 동작을 나타낸다.
도 15는 본 발명의 실시예들에 따른 반도체 메모리 장치의 동작 방법을 나타내는 흐름도이다.
도 16은 본 발명의 실시예들에 따른 반도체 메모리 장치를 나타내는 구조도이다.
도 17은 본 발명의 실시예에 따른 반도체 메모리 장치가 적용된 메모리 시스템 나타내는 블록도이다.
도 18은 본 발명의 실시예들에 따른 반도체 메모리 장치를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 전자 시스템을 나타내는 블록도이다.
도 1을 참조하면, 전자 시스템(10)은 호스트(15) 및 메모리 시스템(20)을 포함할 수 있다. 메모리 시스템(20)은 메모리 컨트롤러(100) 및 복수의 반도체 메모리 장치들(200a~200n)을 포함할 수 있다.
호스트(15)는 PCI-E(Peripheral Component Interconnect - Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), 또는 SAS(serial attached SCSI)와 같은 인터페이스 프로토콜을 사용하여 메모리 시스템(20)과 통신할 수 있다. 또한 호스트(15)와 메모리 시스템(20)간의 인터페이스 프로토콜들은 상술한 예에 한정되지 않으며, USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), 또는 IDE(Integrated Drive Electronics) 등과 같은 다른 인터페이스 프로토콜들 중 하나일 수 있다.
메모리 컨트롤러(Memory Controller; 100)는 메모리 시스템(Memory System; 20)의 동작을 전반적으로 제어하며, 호스트(15)와 메모리 장치들(200a~200n) 사이의 전반적인 데이터 교환을 제어한다. 예컨대, 메모리 컨트롤러(100)는 호스트(15)의 요청에 따라 반도체 메모리 장치들(200a~200n)을 제어하여 데이터를 기입하거나(write) 데이터를 독출한다(read).
또한, 메모리 컨트롤러(100)는 반도체 메모리 장치들(200a~200n)을 제어하기 위한 동작 커맨드(command)들을 인가하여, 반도체 메모리 장치들(200a~200n)의 동작을 제어한다.
실시예에 따라, 반도체 메모리 장치들(200a~200n) 각각은 저항성 메모리 셀들을 구비하는 PRAM(Phase change Random Access Memory)이나, RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory), 및 FRAM(Ferroelectric Random Access Memory) 일 수 있다. 다른 실시예에서, 반도체 메모리 장치들(200a~200n) 각각은 동적 메모리 셀들을 구비하는 DRAM(dynamic random access) 일 수 있다.
MRAM은 자기저항(magnetoresistance) 기반의 비휘발성 컴퓨터 메모리 기술이다. MRAM은 여러가지 면에서 휘발성 RAM과 다르다. MRAM은 비휘발성이기 때문에, 메모리 장치 전원이 오프되어도 MRAM은 메모리 내용을 유지할 수 있다.
일반적으로 비휘발성 RAM이 휘발성 RAM 보다 느리다고 하지만, MRAM은 휘발성 RAM의 독출 및 기입 응답 시간들에 견줄만한 독출 및 기입 응답 시간을 갖는다. 전하로서 데이터를 저장하는 전형적인 RAM 기술과는 달리, MRAM 데이터는 자기저항 요소들에 의해 데이터를 저장한다. 일반적으로, 자기저항 요소들은 2개 자성층들로 이루어지고, 각 자성층은 자화(magnetization)를 가진다.
MRAM은 두 개의 자성층과 그 사이에 개재된 절연막을 포함하는 자기 터널 접합 패턴(magnetic tunnel junction pattern)을 사용하여 데이터를 읽고 쓰는 불휘발성 메모리 장치이다. 자성층의 자화 방향에 따라 자기 터널 접합 패턴의 저항값이 달라질 수 있는데, 이러한 저항값의 차이를 이용하여 데이터를 프로그래밍 또는 제거할 수 있다.
스핀 전달 토크(spin transfer torque: STT) 현상을 이용한 MRAM은 한쪽 방향으로 스핀(spin)이 분극화(polarized)된 전류를 흘려줄 때, 전자의 스핀 전달에 의해 자성층의 자화 방향이 달라지는 방식을 이용한다. 하나의 자성층(고정 층, pinned layer)의 자화 방향이 고정되고, 다른 하나의 자성층(자유 층, free layer)은 프로그램 전류에 의해 발생되는 자기장에 의해 자화 방향이 변할 수 있다.
프로그램 전류의 자기장은 두 자성층의 자화 방향을 평행(parallel) 하거나 반-평행(anti-parallel) 하게 배열할 수 있다. 자화 방향이 평행하면, 두 자성층들 사이의 저항이 낮은 로우("0") 상태를 나타낸다. 자화 방향이 반-평행하면, 두 자성층들 사이의 저항이 높은 하이("1") 상태를 나타낸다. 자유 층의 자화 방향 스위칭과 그 결과 자성층들 사이의 하이 또는 로우 저항 상태는 MRAM의 기입 및 독출 동작을 제공한다.
MRAM 기술이 비휘발성과 빠른 응답 시간을 제공하지만, MRAM 셀은 스케일링 한계에 부딪히고 기입 디스터번스(disturbance)에 민감하다. MRAM 자성층들 사이의 하이와 로우 저항 상태를 스위칭하기 위하여 인가되는 프로그램 전류는 전형적으로 높다(high). 이에 따라, MRAM 어레이 내 다수개의 셀들이 배열될 때, 하나의 메모리 셀로 인가되는 프로그램 전류는 인접한 셀의 자유 층의 필드 변화를 유발한다. 이러한 기입 디스터번스 문제는 STT 현상을 이용하여 해결할 수 있다. 전형적인 STT-MRAM(Spin Transfer Torque Magnetoresistive Random Access Memory)은 자기 터널 접합(magnetic tunnel junction, MTJ) 소자를 포함할 수 있다. MTJ 소자는 2개의 자성층들(고정 층, 자유 층)과 자성층들 사이의 절연층을 포함하는 자기 저항 데이터 저장 소자이다.
프로그램 전류는 전형적으로 MTJ 소자를 통해 흐른다. 고정 층은 프로그램 전류의 전자 스핀을 분극화하고, 스핀-분극된 전자 전류가 MTJ를 통과함에 따라 토크가 생성된다. 스핀-분극된 전자 전류는 자유 층에 토크를 가하면서 자유 층과 상호 작용한다. MTJ 소자를 통과하는 스핀-분극화된 전자 전류의 토크가 임계 스위칭 전류 밀도보다 크면, 스핀-분극된 전자 전류에 의해 가해지는 토크는 자유 층의 자화 방향을 스위치하기에 충분하다. 이에 따라, 자유 층의 자화 방향은 고정층에 대하여 평행 또는 반-평행으로 배열할 수 있고, MTJ 사이의 저항 상태가 변화된다.
STT-MRAM은, 스핀-분극된 전자 전류가 자기 저항 소자 내 자유 층을 스위치하기 위한 외부 자기장의 필요를 없애주는 특징을 갖는다. 게다가, 셀 사이즈 감소와 함께 프로그램 전류 감소에 따라 스케일링이 향상되고, 기입 디스터번스 문제를 해결한다. 추가적으로, STT-MRAM은 높은 터널 자기 저항 비가 가능하고, 하이와 로우 저항 상태들 사이의 높은 비를 허용하여, 자기 도메인(magnetic domain) 내 독출 동작을 향상시킨다.
MRAM은 DRAM (Dynamic Random Access Memory)의 저비용, 고용량 특성과 SRAM (Static Random Access Memory)의 고속 동작 특성, 그리고 플래쉬 메모리(Fresh Memory)의 불휘발성 특성을 모두 갖는 메모리 장치이다.
도 2는 본 발명의 실시예들에 따른 도 1의 메모리 시스템의 개략적인 구성을 나타내는 블록도이다.
도 2에서는 메모리 컨트롤러(100)에 대응되는 하나의 반도체 메모리 장치(200a)만을 예로 들어 설명한다.
도 2를 참조하면, 메모리 시스템(20)은 메모리 컨트롤러(100)와 반도체 메모리 장치(200a)를 포함할 수 있다. 메모리 컨트롤러(100)와 반도체 메모리 장치(200a)는 각각 대응하는 커맨드 핀(101, 201), 어드레스 핀(102, 202) 및 데이터 핀(103, 203)을 통하여 서로 연결될 수 있다. 커맨드 핀(101, 201)들은 커맨드 전송선(TL1)을 통하여 커맨드 신호(CMD)를 전송하고, 어드레스 핀들(102, 202)은 어드레스 전송선(TL2)을 통하여 어드레스 신호(ADDR)를 전송하고, 데이터 핀들(103, 203)은 데이터 전송선(TL3)을 통하여 메인 데이터(MD)를 교환할 수 있다.
반도체 메모리 장치(200a)는 메인 데이터(MD)가 저장되는 메모리 셀 어레이(300)와 메모리 셀 어레이에 대한 액세스를 제어하는 제어 로직 회로(210)를 포함할 수 있다.
도 3은 본 발명의 실시예들에 따른 도 2의 반도체 메모리 장치의 구성을 나타내는 블록도이다.
도 3을 참조하면, 반도체 메모리 장치(200a)는 제어 로직 회로(또는 제어 로직, 210), 어드레스 레지스터(220), 뱅크 제어 로직(230), 리프레쉬 카운터(297), 로우 어드레스 멀티플렉서(240), 컬럼 어드레스 래치(250), 로우 디코더(260), 컬럼 디코더(270), 메모리 셀 어레이(300), 센스 앰프부(285), 입출력 게이팅 회로(290), 에러 정정 회로(400), 제1 경로 선택 회로(280), 제2 경로 선택 회로(283) 및 데이터 입출력 버퍼(299)를 포함할 수 있다.
실시예에 따라서, 리프레쉬 카운터(297)는 반도체 메모리 장치(200a)에 포함되지 않을 수도 있다.
상기 메모리 셀 어레이(300)는 제1 내지 제4 뱅크 어레이들(310~340)을 포함할 수 있다. 또한, 상기 로우 디코더(260)는 제1 내지 제4 뱅크 어레이들(310~340)에 각각 연결된 제1 내지 제4 뱅크 로우 디코더들(260a~260d)을 포함하고, 상기 컬럼 디코더(270)는 제1 내지 제4 뱅크 어레이들(310~340)에 각각 연결된 제1 내지 제4 뱅크 컬럼 디코더들(270a~270d)을 포함하며, 상기 센스 앰프부(285)는 제1 내지 제4 뱅크 어레이들(310~340)에 각각 연결된 제1 내지 제4 뱅크 센스 앰프들(285a~285d)을 포함할 수 있다. 제1 내지 제4 뱅크 어레이들(310~340), 제1 내지 제4 뱅크 센스 앰프들(285a~2854), 제1 내지 제4 뱅크 칼럼 디코더들(270a~270d) 및 제1 내지 제4 뱅크 로우 디코더들(260a~260d)은 제1 내지 제4 뱅크들을 각각 구성할 수 있다. 제1 내지 제4 뱅크 어레이들(310~340) 각각은 복수의 워드라인(WL)들과 복수의 비트라인(BTL)들 및 워드라인(WL)들과 비트라인(BTL)들이 교차하는 지점에 형성되는 복수의 메모리 셀(MC)들을 포함할 수 있다. 도 3에는 4개의 뱅크들을 포함하는 반도체 메모리 장치(200a)의 예가 도시되어 있으나, 실시예에 따라, 반도체 메모리 장치(200a)는 임의의 수의 뱅크들을 포함할 수 있다.
어드레스 레지스터(220)는 메모리 컨트롤러(100)로부터 뱅크 어드레스(BANK_ADDR), 로우 어드레스(ROW_ADDR) 및 컬럼 어드레스(COL_ADDR)를 포함하는 어드레스(ADDR)를 수신할 수 있다. 어드레스 레지스터(220)는 수신된 뱅크 어드레스(BANK_ADDR)를 뱅크 제어 로직(230)에 제공하고, 수신된 로우 어드레스(ROW_ADDR)를 로우 어드레스 멀티플렉서(240)에 제공하며, 수신된 컬럼 어드레스(COL_ADDR)를 컬럼 어드레스 래치(250)에 제공할 수 있다.
뱅크 제어 로직(230)은 뱅크 어드레스(BANK_ADDR)에 응답하여 뱅크 제어 신호들을 생성할 수 있다. 상기 뱅크 제어 신호들에 응답하여, 제1 내지 제4 뱅크 로우 디코더들(260a~260d) 중 뱅크 어드레스(BANK_ADDR)에 상응하는 뱅크 로우 디코더가 활성화되고, 제1 내지 제4 뱅크 컬럼 디코더들(270a~270d) 중 뱅크 어드레스(BANK_ADDR)에 상응하는 뱅크 컬럼 디코더가 활성화될 수 있다.
리프레쉬 카운터(297)는 제어 로직 회로(210)로부터의 제어에 따라 메모리 셀 어레이(300)에 포함되는 메모리 셀 로우들을 리프레쉬하기 위한 리프레쉬 로우 어드레스(REF_ADDR)를 생성할 수 있다. 리프레쉬 카운터(297)는 메모리 셀(MC)등이 동적 메모리 셀들로 구성되는 경우에 반도체 메모리 장치(200a)에 포함될 수 있다.
로우 어드레스 멀티플렉서(240)는 어드레스 레지스터(220)로부터 로우 어드레스(ROW_ADDR)를 수신하고, 리프레쉬 카운터(297)로부터 리프레쉬 로우 어드레스(REF_ADDR)를 수신할 수 있다. 로우 어드레스 멀티플렉서(240)는 로우 어드레스(ROW_ADDR) 또는 리프레쉬 로우 어드레스(REF_ADDR)를 로우 어드레스(RA)로서 선택적으로 출력할 수 있다. 로우 어드레스 멀티플렉서(245)로부터 출력된 로우 어드레스(RA)는 제1 내지 제4 뱅크 로우 디코더들(260a~260d)에 각각 인가될 수 있다.
제1 내지 제4 뱅크 로우 디코더들(260a~260d) 중 뱅크 제어 로직(230)에 의해 활성화된 뱅크 로우 디코더는 로우 어드레스 멀티플렉서(240)로부터 출력된 로우 어드레스(RA)를 디코딩하여 상기 로우 어드레스에 상응하는 워드 라인을 활성화할 수 있다. 예를 들어, 상기 활성화된 뱅크 로우 디코더는 로우 어드레스에 상응하는 워드 라인에 워드 라인 구동 전압을 인가할 수 있다.
컬럼 어드레스 래치(250)는 어드레스 레지스터(220)로부터 컬럼 어드레스(COL_ADDR)를 수신하고, 수신된 컬럼 어드레스(COL_ADDR)를 일시적으로 저장할 수 있다. 또한, 컬럼 어드레스 래치(250)는, 버스트 모드에서, 수신된 컬럼 어드레스(COL_ADDR)를 점진적으로 증가시킬 수 있다. 컬럼 어드레스 래치(250)는 일시적으로 저장된 또는 점진적으로 증가된 컬럼 어드레스(COL_ADDR)를 제1 내지 제4 뱅크 컬럼 디코더들(270a~270d)에 각각 인가할 수 있다.
제1 내지 제4 뱅크 컬럼 디코더들(270a~270d) 중 뱅크 제어 로직(230)에 의해 활성화된 뱅크 컬럼 디코더는 입출력 게이팅 회로(290)를 통하여 뱅크 어드레스(BANK_ADDR) 및 컬럼 어드레스(COL_ADDR)에 상응하는 센스 앰프를 활성화시킬 수 있다.
입출력 게이팅 회로(290)는 입출력 데이터를 게이팅하는 회로들과 함께, 입력 데이터 마스크 로직, 제1 내지 제4 뱅크 어레이들(310~340)로부터 출력된 데이터를 저장하기 위한 독출 데이터 래치들, 및 제1 내지 제4 뱅크 어레이들(310~340)에 데이터를 기입하기 위한 기입 드라이버들을 포함할 수 있다.
제1 내지 제4 뱅크 어레이들(310~340) 중 하나의 뱅크 어레이에서 독출될 데이터는 상기 하나의 뱅크 어레이에 상응하는 센스 앰프에 의해 감지되고, 상기 독출 데이터 래치들에 저장될 수 있다. 상기 독출 데이터 래치들에 저장된 데이터는 덴시티 모드에 따라 에러 정정 회로(400)를 선택적으로 경유하고 데이터 입출력 버퍼(299)를 통하여 메모리 컨트롤러(100)에 제공될 수 있다. 제1 내지 제4 뱅크 어레이들(310~340) 중 하나의 뱅크 어레이에 기입될 메인 데이터(MD)는 상기 메모리 컨트롤러(100)로부터 데이터 입출력 버퍼(299)에 제공될 수 있다. 데이터 입출력 버퍼(299)에 제공된 메인 데이터(MD)는 덴시티 모드에 따라에러 정정 회로(400)를 선택적으로 경유할 수 있다. 제1 덴시티 모드에서는 메인 데이터(MD)는 에러 정정 회로(400)를 경유하지 않고, 상기 기입 드라이버들을 통하여 상기 하나의 뱅크 어레이에 기입될 수 있다. 제2 덴시티 모드에서 메인 데이터(MD)는 코드워드(CW)로 인코딩된다. 코드워드(CW)는 상기 기입 드라이버들을 통하여 상기 하나의 뱅크 어레이에 기입될 수 있다.
데이터 입출력 버퍼(299)는 기입 동작에서는 메모리 컨트롤러(100)로부터 제공되는 메인 데이터(MD)를 제1 경로 선택 회로(280)에 제공하고, 독출 동작에서는 에러 정정 회로(400)나 제2 경로 선택 회로(283)로부터 제공되는 메인 데이터(MD)를 메모리 컨트롤러(100)에 제공할 수 있다.
제1 경로 선택 회로(280)는 덴시티 모드 신호(DMS)에 응답하여 제1 덴시티 모드에서는 메인 데이터(MD)를 입출력 게이팅 회로(290)에 제공하고, 제2 덴시티 모드에서는 메인 데이터(MD)를 에러 정정 회로(400)에 제공할 수 있다. 제2 경로 선택 회로(280)는 덴시티 모드 신호(DMS)에 응답하여 제1 덴시티 모드에서는 입출력 게이팅 회로(290)로부터의 메인 데이터(MD)를 데이터 입출력 버퍼(299)에 제공하고, 제2 덴시티 모드에서는 입출력 게이팅 회로(290)로부터의 코드워드(CW)를 에러 정정 회로(400)에 제공할 수 있다.
에러 정정 회로(400)는 제2 덴시티 모드의 기입 동작에서 데이터 입출력 버퍼(299)로부터 제공되는 메인 데이터(MD)에 기초하여 패리티 데이터를 생성하고, 메인 데이터(MD)와 패리티 데이터를 포함하는 코드워드(CW)를 입출력 게이팅 회로(290)에 제공하고, 입출력 게이팅 회로(290)는 코드워드(CW)의 메인 데이터(MD)를 제1 서브 어레이에 기입하고, 패리티 데이터는 제2 서브 어레이에 기입할 수 있다. 여기서 제1 서브 어레이와 제2 서브 어레이는 서로 다른 뱅크 어레이에 포함될 수 있다.
또한 에러 정정 회로(400)는 제2 덴시티 모드의 독출 동작에서 메모리 셀 어레이(300)의 제1 서브 어레이와 제2 서브 어레이로부터 독출된 코드워드(CW)를 입출력 게이팅 회로(290)로부터 제공받을 수 있다. 에러 정정 회로(400)는 독출된 코드워드(CW)에 포함되는 패리티 데이터를 메인 데이터(MD)에 대한 디코딩을 수행하여 메인 데이터(MD)에 포함되는 싱글 비트 에러를 정정하여 데이터 입출력 버퍼(299)에 제공할 수 있다.
제어 로직 회로(210)는 반도체 메모리 장치(200a)의 동작을 제어할 수 있다. 예를 들어, 제어 로직 회로(210)는 반도체 메모리 장치(200a)가 기입 동작 또는 독출 동작을 수행하도록 제어 신호들을 생성할 수 있다. 제어 로직 회로(210)은 상기 메모리 컨트롤러(100)로부터 수신되는 커맨드(CMD)를 디코딩하는 커맨드 디코더(211) 및 반도체 메모리 장치(200a)의 동작 모드를 설정하기 위한 모드 레지스터(212)를 포함할 수 있다.
예를 들어, 커맨드 디코더(211)는 기입 인에이블 신호(/WE), 로우 어드레스 스트로브 신호(/RAS), 컬럼 어드레스 스트로브 신호(/CAS), 칩 선택 신호(/CS) 등을 디코딩하여 커맨드(CMD)에 상응하는 상기 제어 신호들을 생성할 수 있다. 특히 제어 로직 회로(210)는 커맨드(CMD)를 디코딩하여 입출력 게이팅 회로(290)를 제어하는 제1 제어 신호(CTL1)와 에러 정정 회로(400)를 제2 제어 신호(CTL2) 및 덴시티 모드를 나타내는 모드 제어 신호(DMS)를 생성할 수 있다. 제어 로직 회로(210)는 덴시티 모드 신호(DMS)를 제1 및 제2 경로 선택 회로들(280, 283)에 제공할 수 있다.
도 4a 내지 도 4e는 도 3에 도시된 메모리 셀을 예시적으로 나타내는 회로도들이다.
도 4a 내지 도 4d에서는 도 3의 메모리 셀(MC)이 저항성 메모리 셀로 구현된 경우를 나타내고, 도 4e는 도 3의 메모리 셀(MC)이 동적 메모리 셀로 구현된 경우를 나타낸다.
도 4a는 선택 소자가 없는 저항성 메모리 셀을 나타낸다. 도 4b 내지 도 4d는 선택 소자를 포함하는 저항성 메모리 셀을 나타낸다.
도 4a를 참조하면, 메모리 셀(MC)은 비트 라인(BTL) 및 워드 라인(WL)에 연결되는 저항성 소자(RE)를 포함한다. 이처럼 선택 소자가 없는 구조를 갖는 저항성 메모리 셀은 비트 라인(BTL)과 워드 라인(WL) 사이에 인가되는 전압에 의해서 데이터를 저장한다.
도 4b를 참조하면, 메모리 셀(MC)은 저항성 소자(RE)와 다이오드(D)를 포함한다. 저항성 소자(RE)는 데이터를 저장하기 위한 저항성 물질을 포함한다. 다이오드(D)는 워드 라인(WL) 및 비트 라인(BTL)의 바이어스에 따라 저항성 소자(RE)에 전류를 공급 또는 차단하는 선택 소자(또는, 스위칭 소자)이다. 다이오드(D)는 저항성 소자(RE)와 워드 라인(WL) 사이에 연결되며, 저항성 소자(RE)는 비트 라인(BTL)과 다이오드(D) 사이에 연결된다. 다이오드(D)와 저항성 소자(RE)의 위치는 서로 바뀔 수 있다. 다이오드(D)는 워드 라인(WL) 전압에 의해 턴온 또는 턴오프 된다. 따라서, 비선택된 워드 라인(WL)에 일정 레벨 이상의 전압을 제공하면, 저항성 메모리 셀은 구동되지않는다.
도 4c를 참조하면, 메모리 셀(MC)은 저항성 소자(RE)와 양방향 다이오드(BD)를 포함한다. 저항성 소자(RE)는 데이터를 저장하기 위한 저항성 물질을 포함한다. 양방향 다이오드(BD)는 저항성 소자(RE)와 워드 라인(WL) 사이에 연결되며, 저항성 소자(RE)는 비트 라인(BTL)과 양방향 다이오드(BD) 사이에 연결된다. 양방향 다이오드(BD)와 저항성 소자(RE)의 위치는 서로 바뀔 수 있다. 양방향 다이오드(BD)는 비선택 저항성 메모리 셀에 흐르게 되는 누설 전류를 차단할 수 있다.
도 4d를 참조하면, 메모리 셀(MC)은 저항성 소자(RE)와 트랜지스터(CT)를 포함한다. 트랜지스터(CT)는 워드 라인(WL)의 전압에 따라 저항성 소자(RE)에 전류를 공급 또는 차단하는 선택 소자(또는, 스위칭 소자)이다. 트랜지스터(CT)는 저항성 소자(RE)와 워드 라인(WL) 사이에 연결되며, 저항성 소자(R)는 비트 라인(BTL)과 트랜지스터(CT) 사이에 연결된다. 트랜지스터(CT)와 저항성 소자(RE)의 위치는 서로 바뀔 수 있다. 메모리 셀(MC)은 워드 라인(WL)에 의해서 구동되는 트랜지스터(CT)의 온-오프 여부에 따라 선택 또는 비선택될 수 있다.
도 4e를 참조하면, 메모리 셀(MC)은 셀 커패시터(CC)와 트랜지스터(CT)를 포함한다. 트랜지스터(CT)는 워드 라인(WL)의 전압에 따라 셀 커패시터(CC)를 비트라인에 연결 또는 차단하는 선택 소자이다. 트랜지스터(CT)는 셀 커패시터(CC)와 워드라인(WL)과 비트라인(BTL) 사이에 연결되며, 셀 커패시터(CC)는 트랜지스터(CT)와 플레이트 전압(미도시) 사이에 연결된다.
도 5는 본 발명의 실시예들에 따른 도 3의 반도체 메모리 장치에서 메모리 셀의 예를 나타낸다.
도 5를 참조하면, 메모리 셀(30)은 STT-MRAM 셀(30)로 구성될 수 있고, STT-MRAM 셀(30)은 MTJ 소자(40)와 셀 트랜지스터(CT)를 포함할 수 있다. 셀 트랜지스터(CT)의 게이트는 워드라인(WL)에 연결되고, 셀 트랜지스터(CT)의 제1 전극은 MTJ 소자(40)를 통해 비트라인(BTL)에 연결된다. 또한 셀 트랜지스터(CT)의 제2 전극은 소스라인(SL)에 연결된다.
MTJ 소자(40)는 자유 층(41)과 고정 층(43) 및 이들 사이에 터널 층(42)을 포함할 수 있다. 고정 층(43)의 자화 방향은 고정되어 있으며, 자유 층(41)의 자화 방향은 기입된 데이터에 따라 고정 층(43)의 자화 방향과 평행이거나 반-평행 방향이 될 수 있다. 고정 층(43)의 자화 방향을 고정시켜 주기 위하여, 예컨대, 반강자성층(anti-ferromagnetic layer, 미도시)이 더 구비될 수 있다.
STT-MRAM 셀(30)의 기입 동작을 하기 위해서, 워드라인(WL)에 로직 하이의 전압을 인가하여 셀 트랜지스터(CT)를 턴 온시킨다. 비트라인(BL)과 소스 라인(SL)에는 프로그램 전류, 즉 기입 전류가 인가된다. 기입 전류의 방향은 MTJ 소자(40)에 기입될 로직 상태에 의해 결정된다.
STT-MRAM 셀의 독출 동작을 하기 위해서, 워드라인(WL)에 로직 하이의 전압을 주어 셀 트랜지스터(CT)를 턴 온시키고, 비트라인(BL)과 소스라인(SL0)으로 독출 전류를 인가한다. 이에 따라, MTJ 소자(40) 양단으로 전압이 디벨롭되고, 센스 앰프(285a)에 의해 센싱되고, MTJ 소자(40)에 기입된 로직 상태를 결정하기 위한 기준 전압과 비교된다. 이에 따라, MTJ 소자(40)에 저장된 데이터를 판별할 수 있다.
도 6a 및 도 6b는 도 5의 MTJ 소자의 기입된 데이터에 따른 자화 방향을 나타낸다.
MTJ 소자(40)의 저항 값은 자유 층(41)의 자화 방향에 따라 달라진다. MTJ 소자(40)에 독출 전류(IR)를 흘리면 MTJ 소자(40)의 저항 값에 따른 데이터 전압이 출력된다. 리드 전류(IR)의 세기는 쓰기 전류의 세기보다 매우 작기 때문에, 독출 전류(IR)에 의해 자유 층(41)의 자화 방향이 변화되지 않는다.
도 6a를 참조하면, MTJ 소자(40)에서 자유 층(41)의 자화 방향과 고정층(43)의 자화 방향이 평행(parallel)하게 배치된다. 따라서, MTJ 소자(40)는 낮은 저항 값을 가진다. 이 경우, 데이터 "0"을 독출할 수 있다.
도 6b를 참조하면, MTJ 소자(40)는 자유 층(41)의 자화 방향이 고정 층(43)의 자화 방향과 반-평행(antiparallel)으로 배치된다. 이 때, MTJ 소자(40)는 높은 저항 값을 가진다. 이 경우, 데이터 "1"을 독출할 수 있다.
본 실시예에서 MTJ 소자(40)는 자유 층(41)과 고정 층(43)을 수평 자기 소자로 도시하였으나, 다른 실시예로서 자유 층(41)과 고정 층(43)은 수직 자기 소자를 이용할 수도 있다.
도 7은 제1 덴시티 모드에서 도 3의 반도체 메모리 장치의 일부를 나타낸다.
도 7에서는 제어 로직 회로(210), 제1 뱅크 어레이(310), 제2 뱅크 어레이(320), 입출력 게이팅 회로(290), 제1 경로 선택 회로(280), 제2 경로 선택 회로(283) 및 ECC 회로(400)가 도시되어 있다.
도 7을 참조하면, 제1 뱅크 어레이(310)는 제1 서브 어레이(SBA11) 및 제2 서브 어레이(SBA12)를 포함하고, 제1 서브 어레이(SBA11)는 복수의 제1 메모리 블록들(311a, 312a)을 포함하고, 제2 서브 어레이(SBA12)는 복수의 제2 메모리 블록들(311b, 312b)을 포함할 수 있다. 제1 서브 어레이(SBA11) 및 제2 서브 어레이(SBA12)는 논리적 또는 물리적으로 분리될 수 있다.
제2 뱅크 어레이(320)는 제1 서브 어레이(SBA21) 및 제2 서브 어레이(SBA22)를 포함하고, 제1 서브 어레이(SBA21)는 복수의 제1 메모리 블록들(321a, 322a)을 포함하고, 제2 서브 어레이(SBA22)는 복수의 제2 메모리 블록들(321b, 322b)을 포함할 수 있다. 제1 서브 어레이(SBA21) 및 제2 서브 어레이(SBA22)도 논리적 또는 물리적으로 분리될 수 있다.
제1 메모리 블록들(311a, 312a), 제2 메모리 블록들(311b, 312b), 제1 메모리 블록들(321a, 322a) 및 제2 메모리 블록들(321b, 322b) 각각은 행들 및 열들로 배열되는 복수의 제1 메모리 셀들을 포함할 수 있다.
제1 메모리 블록들(311a, 312a), 제2 메모리 블록들(311b, 312b), 제1 메모리 블록들(321a, 322a) 및 제2 메모리 블록들(321b, 322b) 각각의 행들을 예를 들어 8K 워드라인들로 구성되고, 열들은 예를 들어 1K 비트라인들로 구성될 수 있다. 워드라인들과 비트라인들의 교차점에 연결되는 메모리 셀들은 동적 메모리 셀 또는 저항성 메모리 셀들로 구성될 수 있다.
입출력 게이팅 회로(290)는 제1 메모리 블록들(311a, 312a) 및 제2 메모리 블록들(311b, 312b)과 연결되는 제1 스위칭 회로들(291a, 291b) 및 제1 메모리 블록들(321a, 322a) 및 제2 메모리 블록들(321b, 322b)과 연결되는 제2 스위칭 회로들(292a, 292b)을 포함할 수 있다. 반도체 메모리 장치(200a)에서 비트라인들은 액세스할 수 있는 칼럼 로케이션의 최대 수를 나타내는 버스트 길이(burst length, BL)를 지원하기 위하여 버스트 길이에 해당하는 비트라인들이 동시에 액세스될 수 있다. 반도체 메모리 장치(200a)는 예시적으로 버스트 길이가 8로 설정될 수 있다. 이에 따라 비트라인들은 128개의 칼럼 선택 신호들 각각에 연결되는 칼럼 선택부에 각각 연결되고 하나의 칼럼 선택부에 의하여 8개의 비트라인들이 동시에 선택될 수 있다.
제1 덴시티 모드에서 덴시티 모드 신호(DMS)에 응답하여 제1 경로 선택 회로(280)와 제2 경로 선택 회로(283)는 제1 데이터 라인들(GIO1)을 통하여 제1 스위칭 회로들(291a, 291b)과 연결되고 제2 데이터 라인들(GIO2)을 통하여 제2 스위칭 회로들(292a, 292b)과 연결될 수 있다.
제1 덴시티 모드에서 제어 로직 회로(210)는 제어 신호(CTL1)를 통하여 메인 데이터(MD)가 제1 스위칭 회로들(291a, 291b)을 통하여 제1 서브 에레이(SBA11)의 제1 메모리 블록들(311a, 312b)에 저장되고, 제1 메모리 블록들(311a, 312a)에 저장된 데이터가 데이터 입출력 버퍼(299)에 제공되도록 할 수 있다. 이 경우에, 제2 스위칭 회로들(292a, 292b)은 제어 신호(CTL1)에 응답하여 제2 뱅크 어레이(320)와의 연결을 차단할 수 있다.
도 8은 제2 덴시티 모드에서 도 3의 반도체 메모리 장치의 일부를 나타낸다.
도 8을 참조하면, 제2 덴시티 모드에서 덴시티 모드 신호(DMS)에 응답하여 제1 경로 선택 회로(280)와 제2 경로 선택 회로(283)는 에러 정정 회로(400)와 연결되고, 에러 정정 회로(400)는 제1 데이터 라인들(GIO1)을 통하여 제1 스위칭 회로들(291a, 291b)과 연결되고 제2 데이터 라인들(GIO2)을 통하여 제2 스위칭 회로들(292a, 292b)과 연결될 수 있다.
제2 덴시티 모드에서 제어 로직 회로(210)는 제어 신호(CTL1)를 통하여 메인 데이터(MD)가 제1 스위칭 회로들(291a, 291b)을 통하여 제1 서브 에레이(SBA11)의 제1 메모리 블록들(311a, 312a)에 저장되고, 코드워드(CW)의 패리티 데이터(PRT)가 제2 스위칭 회로들(292a, 292b)을 통하여 제2 서브 에레이(SBA22)의 제2 메모리 블록들(321b, 322b)의 일부에 저장되도록 할 수 있다. 또한 제2 덴시티 모드에서 제어 로직 회로(210)는 제1 메모리 블록들(311a, 312a)에 저장된 코드워드(CW)의 메인 데이터(MD)가 제2 경로 선택 회로(285)를 통하여 에러 정정 회로(400)에 제공되도록 하고 제2 서브 어레이(SBA22) 저장된 패리티 데이터(PRT)가 제2 경로 선택 회로(285)를 통하여 에러 정정 회로(400)에 제공되도록 제1 스위칭 회로들(291a, 291b)와 제2 스위칭 회로들(292a, 292b)을 제어할 수 있다.
ECC 회로(400)는 기입 동작에서 메인 데이터(MD)에 대하여 ECC 인코딩을 수행하여 패리티 데이터(PRT)를 생성하고, 메인 데이터(MD)는 제1 스위칭 회로들(291a, 292b)을 통하여 제1 메모리 블록들(311a, 312a)에 저장하고 패리티 데이터(PRT)는 제2 스위칭 회로들(292a, 292b)을 통하여 제2 메모리 블록들(321b, 322b) 중 일부에 저장할 수 있다. ECC 회로(400)는 제2 덴시티 모드의 독출 동작에서, 제1 메모리 블록들(311a, 312a)과 제2 메모리 블록들(321b, 322b)에 저장된 코드워드(CW)를 스위칭 회로들(291a, 291b, 292a, 292b)을 통하여 수신하고, 메인 데이터(MD)에 대하여 ECC 디코딩을 수행하여 메인 데이터(MD)의 싱글 비트 에러를 정정하고 정정된 메인 데이터(C_MD)를 출력할 수 있다.
제어 로직 회로(210)는 커맨드(CMD)를 디코딩하여 제1 제어 신호(CTL1)를 스위칭 회로들(291a, 291b, 292a, 292b)에 제공하고, 제2 제어 신호(CTL2)를 ECC 회로(400)에 제공하고, 덴시티 모드 신호(DMS)를 제1 및 제2 경로 선택 회로(280, 283)에 제공할 수 있다.
제2 덴시티 모드에서 제2 서브 어레이(SBA22)에 저장하는 경우에도 데이터를 제2 서브 어레이(SBA22)에 저장할 때와 동일한 입출력 구조를 이용하므로 ECC를 위한 추가 회로가 필요하지 않다. 즉, 덴시티 모드 신호(DMS)가 나타내는 덴시티 모드에 관계없이 입출력 게이팅 회로(290)에서 뱅크 어레이들(310, 320)의 액세스에 관여하는 회로 소자들의 수는 일정할 수 있다.
도 9는 본 발명의 실시예들에 따른 도 3의 반도체 메모리 장치에서 에러 정정 회로의 구성을 나타내는 블록도이다.
도 9를 참조하면, 에러 정정 회로(400)는 멀티플렉서(410), ECC 엔진(420), 버퍼부(440) 및 데이터 정정기(460)를 포함하여 구성될 수 있다. 버퍼부(440)는 제1 내지 제4 버퍼들(441~444)을 포함할 수 있다.
디멀티플렉서들(411, 413)은 제1 선택 회로를 구성할 수 있고, 멀티플렉서들(431, 433)은 제2 선택 회로를 구성할 수 있고, 멀티플렉서들(481, 483)은 제3 선택 회로를 구성할 수 있다. 버퍼부(440)는 제1 내지 제6 버퍼들(441~446)을 포함할 수 있다.
멀티플렉서(410)는 제1 선택 신호(SS1)에 응답하여 제2 덴시티 모드의 기입 동작에서는 기입 데이터(WMD)를 ECC 엔진(420)에 제공하고, 제2 덴시티 모드의 독출 동작에서는 버퍼(442)로부터 제공되는 독출 데이터(RMD)를 ECC 엔진(420)에 제공할 수 있다.
버퍼들(441, 443)은 모드 신호(MS)에 응답하여 제2 덴시티 모드의 기입 동작에서 활성화되고, 기입 데이터(WMD)와 패리티 데이터(PRT)를 입출력 게이팅 회로(290)에 제공할 수 있다. 버퍼들(442, 444)은 모드 신호(MS)에 응답하여 제2 덴시티 모드의 독출 동작에서 활성화되고, 버퍼(442)는 독출 데이터(RMD)를 멀티플렉서(410)와 데이터 정정기(460)에 제공하고, 버퍼(444)는 패리티 데이터(PRT)를 ECC 엔진(420)에 제공할 수 있다.
ECC 엔진(420)은 제2 덴시티 모드의 기입 동작에서는 기입 데이터(WMD)에 대하여 ECC 인코딩을 수행하여 패리티 데이터(PRT)를 버퍼(443)에 제공할 수 있다. ECC 엔진(420)은 제2 덴시티 모드의 독출 동작에서는 버퍼(444)로부터 제공되는 패리티 데이터(PRT)를 기초로 멀티플렉서(410)로부터 제공되는 독출 데이터(RMD)에 대하여 ECC 디코딩을 수행하여 신드롬 데이터(SDR)를 데이터 정정기(460)에 제공할 수 있다.
데이터 정정기(560)는 제2 덴시티 모드에서 ECC 엔진(420)으로부터 제공되는 신드롬 데이터(SDR)에 기초하여 독출 데이터(RMD)의 에러를 정정하여 정정된 메인 데이터(C_MD)를 제공할 수 있다.
도 9에서 제1 선택 신호(SS1), 및 모드 신호(MS)는 도 7의 제어 로직 회로(210)로부터 제공되는 제2 제어 신호(CTL2)에 포함될 수 있다.
도 10은 본 발명의 실시예들에 따른 도 9의 에러 정정 회로에서 ECC 엔진을 나타낸다.
도 10을 참조하면, ECC 엔진(420)은 패리티 생성기(421), 체크 비트 생성기(423) 및 신드롬 생성기(430)를 포함할 수 있다.
패리티 생성기(421)는 배타적 오어 게이트 어레이를 이용하여 기입 데이터(WMD)를 기초로 패리티 데이터(PRT)를 생성할 수 있다.
체크 비트 생성기(423)는 독출 데이터(RMD)를 기초로 체트 비트들(CHB)을 생성할 수 있다. 신드롬 생성기(430)는 제2 덴시티 모드에서 독출 데이터(RMD)를 기초로 한 체크 비트들(CHB)과 버퍼(444)로부터 제공되는 패리티 데이터(PRT)를 기초로 신드롬 데이터(SDR)를 생성할 수 있다.
도 11은 본 발명의 실시예들에 따른 도 10의 ECC 엔진에서 신드롬 생성기를 나타낸다.
도 11에서는 체크 비트들(CHB)이 8 비트(CB0~CB7)로 구성되고, 신드롬들(SDR)이 모두 8 비트(SY0~SY7)로 구성되는 경우를 가정한다.
도 11을 참조하면, 신드롬 생성기(430)는 체크 비트들(CB0~CB7)과 상기 패리티 데이터(PRT)의 대응하는 패리티 비트들(PB0~PB7) 각각을 배타적 오어 연산하여 상기 신드롬들(SY0~SY7) 각각을 출력하는 복수의 배타적 오어 게이트들(431~438)을 포함할 수 있다. 따라서 신드롬 생성기(470)는 체크 비트들(CB0~CB7)과 패리티 데이터(PRT)의 대응하는 패리티 비트들(PB0~PB7) 각각의 동일성 여부에 따른 논리 레벨을 가지는 신드롬들을 생성할 수 있다. 예를 들어, 체크 비트(CB0)와 패리티 비트(PB0)가 다른 경우, 신드롬(SY0)은 제1 논리 레벨(하이 레벨)을 가질 수 있고, 체크 비트(CB0)와 패리티 비트(PB0)가 동일한 경우, 신드롬(SY0)은 제2 논리 레벨(로우 레벨)을 가질 수 있다.
도 12는 본 발명의 실시예들에 따른 도 9의 에러 정정 회로에서 데이터 정정기의 구성을 나타낸다.
도 12를 참조하면, 데이터 정정기(460)는 신드롬 디코더(461), 비트 반전기(463) 및 멀티플렉서로 구현되는 선택 회로(465)를 포함할 수 있다.
신드롬 디코더(461)는 신드롬 데이터(SDR)를 디코딩하여 상기 적어도 하나의 에러 비트의 위치를 나타내는 디코딩 신호(DS)와 상기 적어도 하나의 에러 비트의 수에 따른 로직 레벨을 가지는 선택 신호(SS2)를 생성할 수 있다. 비트 반전기(463)는 디코딩 신호(DS)에 응답하여 적어도 하나의 에러 비트를 반전시킬 수 있다. 선택 회로(465)는 선택 신호(SS2)에 응답하여 제2 덴시티 모드에서 독출 데이터(RMD)와 비트 반전기(463)의 출력 중 하나를 정정된 메인 데이터(C_MD)로 제공할 수 있다.
신드롬 디코더(461)는 신드롬 데이터(SDR)에 기초하여 독출 데이터 (RMD)에 포함되는 적어도 하나의 에러 비트의 수가 상기 ECC의 에러 정정 가능 범위를 초과하는 경우에는 상기 선택 신호(SS2)를 제1 로직 레벨로서 출력할 수 있다. 선택 회로(465)는 제1 로직 레벨의 선택 신호(SS2)에 응답하여 상기 독출 데이터(RMD)를 정정된 메인 데이터(C_MD)로 출력할 수 있다. 신드롬 디코더(461)는 신드롬 데이터(SDR)에 기초하여 독출 데이터(RMD)에 포함되는 적어도 하나의 에러 비트의 수가 상기 ECC의 에러 정정 가능 범위 이내인 경우에는 상기 디코딩 신호(DS)를 제1 로직 레벨로서 출력하고 선택 신호(SS2)를 제2 로직 레벨로 출력할 수 있다. 비트 반전기(463)는 제1 로직 레벨의 디코딩 신호(DS)에 응답하여 상기 적어도 하나의 에러 비트를 반전시킬 수 있다. 선택 회로(465)는 제2 로직 레벨의 선택 신호(SS2)에 응답하여 비트 반전기(463)의 출력을 정정된 메인 데이터(C_MD)로 출력할 수 있다.
도 13은 제1 덴시티 모드에서 도 3의 반도체 메모리 장치의 동작을 나타내고 도 14는 제2 덴시티 모드에서 도 3의 반도체 메모리 장치의 동작을 나타낸다.
도 13에는 제1 뱅크 어레이(310)와 관련 회로들(260a, 285a) 및 제1 뱅크 어레이(320)와 관련 회로들(260b, 285b)이 도시되어 있고, 도 14에는 에러 정정 회로(400)가 더 도시되어 있다.
도 3, 도 7 및 도 13을 참조하면, 반도체 메모리 장치(200a)의 제1 덴시티 모드에서 제1 뱅크 어레이(310)의 제1 서브 어레이(SBA11)에 제1 메인 데이터(MD1)가 저장되고, 제1 뱅크 어레이(310)의 제1 서브 어레이(SBA11)로부터 제1 메인 데이터(MD1)가 독출될 수 있다. 제1 로우 디코더(260a)는 제1 서브 어레이(SBA11)의 제1 워드라인(WL11)을 활성화시켜 제1 워드라인(WL11)에 연결된 메모리 셀 로우에 제1 메인 데이터(MD1)를 저장하거나 제1 워드라인(WL11)에 연결된 메모리 셀 로우로부터 메인 데이터(MD1)를 독출할 수 있다. 또한 반도체 메모리 장치(200a)의 제1 덴시티 모드에서 제2 뱅크 어레이(320)의 제1 서브 어레이(SBA21)에 제2 메인 데이터(MD2)가 저장되고, 제2 뱅크 어레이(320)의 제2 서브 어레이(SBA21)로부터 제2 메인 데이터(MD2)가 독출될 수 있다. 제2 로우 디코더(260b)는 제1 서브 어레이(SBA21)의 제1 워드라인(WL21)을 활성화시켜 제1 워드라인(WL21)에 연결된 메모리 셀 로우에 제2 메인 데이터(MD2)를 저장하거나 제1 워드라인(WL21)에 연결된 메모리 셀 로우로부터 제2 메인 데이터(MD2)를 독출할 수 있다.
이는 제2 서브 어레이들(SBA12, SBA22)에 대하여도 마찬가지이다. 즉, 반도체 메모리 장치(200a)의 제1 덴시티 모드에서는 제1 서브 어레이들(SBA11, SBA21) 각각과 제2 서브 어레이들(SBA12, SBA22)는 각각 데이터가 저장되는 데이터 영역으로 사용될 수 있다.
도 3, 도 8 및 도 14를 참조하면, 반도체 메모리 장치(200a)의 제2 덴시티 모드에서 제1 메인 데이터(MD1)는 먼저 에러 정정 회로(400)에 제공되고 에러 정정 회로(400)는 제1 메인 데이터(MD1)에 관한 패리티 데이터(PRT1)를 생성한다. 제1 뱅크 어레이(310)의 제1 서브 어레이(SBA11)에 제1 메인 데이터(MD1)가 저장되고, 제1 뱅크 어레이(310)의 제 서브 어레이(SBA11)로부터 제1 메인 데이터(MD1)가 독출될 수 있다. 제2 뱅크 어레이(320)의 제2 서브 어레이(SBA22)에 패리티 데이터(PRT1)가 저장되고, 제2 뱅크 어레이(320)의 제2 서브 어레이(SBA22)로부터 패리티 데이터(PRT1)가 독출될 수 있다. 마찬가지로, 제2 뱅크 어레이(320)의 제1 서브 어레이(SBA21)에 제2 메인 데이터가 저장되는 경우, 이에 관련된 제2 패리티 데이터는 제1 뱅크 어레이(310)의 제2 서브 어레이(SBA12)에 저장될 수 있다. 에러 정정 회로(400)는 제1 메인 데이터(MD1)와 패리티 데이터(PRT1)를 기초로 정정된 제1 메인 데이터(C_MD1)를 생성할 수 있다.
제2 덴시티 모드에서 워드라인(WL11)과 워드라인(WL21)은 동시에 활성화될 수 있다.
도 13 내지 도 14를 참조하여 알 수 있듯이, 반도체 메모리 장치(200a)의 제1 덴시티 모드의 제1 저장 용량은 제2 덴시티 모드의 제2 저장 용량 보다 클 수 있다.
도 2 내지 도 14를 참조하여 설명한 바와 같이, 본 발명의 실시예들에 따른 반도체 메모리 장치(200a)에서는 제1 덴시티 모드에서는 에러 정정 회로(400)를 경유하지 않고 데이터를 메모리 셀 어레이(300)에 저장하고, 제2 덴시티 모드에서는 에러 정정 회로(400)를 경유하여 데이터를 메모리 셀 어레이 제1 영역에 저장하고, 패리티 데이터를 메모리 셀 어레이의 제2 영역에 저장할 수 있다. 이 경우에 제1 영역에 저장되는 데이터와 제2 영역에 저장되는 패리티 데이터는 서로 다른 입출력 경로를 사용한다. 따라서 반도체 메모리 장치(200a)의 수율을 향상시킬 수 있고, 반도체 메모리 장치(200a)의 가격을 낮출 수 있다.
도 15는 본 발명의 실시예들에 따른 반도체 메모리 장치의 동작 방법을 나타내는 흐름도이다.
도 2 내지 도 15를 참조하면, 복수의 뱅크 어레이들(310~340)을 구비하는 메모리 셀 어레이(300) 및 상기 메모리 셀 어레이(300)에 대한 액세스를 제어하는 제어 로직 회로(210) 및 에러 정정 회로(400)를 포함하고, 상기 뱅크 어레이들(310~340) 각각은 제1 서브 어레이와 제2 서브 어레이를 구비하는 반도체 메모리 장치의 동작 방법에서는, 제어 로직 회로(210)가 커맨드(CMD)를 디코딩하여 덴시티 모드 신호(DMS)를 생성한다(S510). 덴시티 모드 신호(DMS)에 기초하여 기입 데이터에 대하여 선택적으로 ECC 인코딩을 수행한다(S520, S530, S540).
상기 덴시티 모드 신호(DMS)가 제1 덴시티 모드를 지시하는 경우에(S520에서 YES), 제어 로직 회로(210)는 상기 기입 데이터가 상기 에러 정정 회로(400)를 경유하지 않고 상기 메모리 셀 어레이(300)에 저장되도록 하고, 상기 제1 덴시티 모드에서 상기 제1 서브 어레이와 상기 제2 서브 어레이는 상기 기입 데이터가 저장되는 데이터 영역으로 사용될 수 있다. 상기 덴시티 모드 신호가 상기 제1 덴시티 모드와 다른 제2 덴시티 모드를 지시하는 경우, 제어 로직 회로(210)는 상기 기입 데이터가 상기 에러 정정 회로(400)를 경유하여 상기 메모리 셀 어레이(300)에 저장되도록 하고, 상기 제2 덴시티 모드에서 상기 제1 서브 어레이(SBA11)는 상기 기입 데이터가 저장되는 데이터 영역으로 사용되고 상기 제2 서브 어레이(SBA22)는 상기 기입 데이터에 기초하여 상기 에러 정정 회로(400)에서 생성된 패리티 데이터가 저장되는 패리티 영역으로 사용될 수 있다.
상기 기입 데이터가 저장되는 제1 서브 어레이(SBA11)와 상기 패리티 데이터가 저장되는 제2 서브 어레이(SBA22)는 서로 다른 뱅크 에레이에 속할 수 있다.
단계(S530)의 수행 후에 에러 정정 회로(400)를 경유하지 않는 독출 동작을 수행(S550)하고, 단계(S540)의 수행 후에 에러 정정 회로(400)를 경유하는 독출 동작을 수행(S560)할 수 있다.
도 16은 본 발명의 실시예들에 따른 반도체 메모리 장치를 나타내는 구조도이다.
도 16에 도시된 바와 같이, 반도체 메모리 장치(600)는 다수의 반도체 레이어들(LA1 내지 LAk, k는 3이상의 자연수)을 구비할 수 있으며, 가장 아래에 위치하는 반도체 레이어(LA1)는 마스터 칩인 것으로 가정하며 또한 나머지 반도체 레이어들(LA2 내지 LAk)은 슬레이브 칩인 것으로 가정한다. 다수의 반도체 레이어들(LA1 내지 LAk)은 관통 실리콘 비아(TSV)를 통해 신호를 서로 송수신하며, 마스터 칩(LA1)은 외면에 형성된 도전 수단(미도시)을 통해 외부의 메모리 컨트롤러(미도시)와 통신한다. 마스터 칩으로서 제1 반도체 레이어(610)와 슬레이브 칩으로서 제k 반도체 레이어(620)를 중심으로 하여 반도체 메모리 장치(600)의 구성 및 동작을 설명하면 다음과 같다.
제1 반도체 레이어(610)는 슬레이브 칩들에 구비되는 메모리 영역(Memory region, 621)을 구동하기 위한 각종 주변 회로들을 구비한다. 예컨데, 제1 반도체 레이어(610)는 메모리의 워드라인을 구동하기 위한 로우 드라이버(X-Driver, 6101)와, 메모리의 비트라인을 구동하기 위한 칼럼 드라이버(Y-Driver, 6102)와, 데이터의 입출력을 제어하기 위한 데이터 입출력부(6103), 외부로부터 커맨드(CMD)를 입력받아 버퍼링하는 커맨드 버퍼(6104)와, 외부로부터 어드레스를 입력받아 버퍼링하는 어드레스 버퍼(6105) 등을 구비할 수 있다. 메모리 영역은 도 3, 도 7 및 도 8을 참조하여 설명한 바와 같이 복수의 뱅크 어레이들을 포함할 수 있고, 뱅크 어레이들 각각은 제1 서브 어레이 및 제2 서브 어레이를 포함할 수 있다.
또한 제1 반도체 레이어(610)는 제어 로직(6107)을 더 포함할 수 있다. 제어 로직(6107)은 메모리 컨트롤러(미도시)로부터 제공되는 커맨드 및 어드레스 신호에 기초하여 메모리 영역(621)에 대한 액세스를 제어하고, 제어 신호들을 생성할 수 있다.
한편, 제k 반도체 레이어(620)는, 제2 덴시티 모드에서 메모리 영역(621)에 저장될 데이터에 대하여 ECC 인코딩을 수행하고, 메모리 영역(621)으로부터의 데이터에 대하여 ECC 디코딩을 수행하는 에러 정정 회로(622)를 포함할 수 있다. 따라서 반도체 메모리 장치(600)는 제1 덴시티 모드에서는 에러 정정 회로(622)를 경유하지 않고 데이터를 메모리 영역(621)에 저장하고, 제2 덴시티 모드에서는 에러 정정 회로(400)를 경유하여 데이터를 메모리 영역(621) 제1 영역에 저장하고, 패리티 데이터를 메모리 영역(621)의 제2 영역에 저장할 수 있다. 따라서 반도체 메모리 장치(600)의 수율을 향상시킬 수 있고, 반도체 메모리 장치(600)의 가격을 낮출 수 있다.
도 17은 본 발명의 실시예에 따른 반도체 메모리 장치가 적용된 메모리 시스템 나타내는 블록도이다.
도 17을 참조하면, 메모리 시스템(700)은 메모리 모듈(710) 및 메모리 컨트롤러(720)를 포함할 수 있다. 메모리 모듈(710)은 모듈 보드(Module Board) 상에 장착되는 적어도 하나의 반도체 메모리 장치(730)를 포함할 수 있다. 반도체 메모리 장치(730)는 도 3의 반도체 메모리 장치(200a)로 구현될 수 있다. 예컨대, 반도체 메모리 장치(730)는 DRAM 칩이나 MRAM 칩으로 구현될 수 있다. 또한, 각각의 반도체 메모리 장치(730)는 서로 적층된 복수의 반도체 칩들을 포함할 수 있다. 이 경우, 반도체 칩들은 적어도 하나의 마스터 칩(731)과 적어도 하나의 슬레이브 칩(732)을 포함할 수 있다. 서로 적층된 반도체 칩들 사이의 신호의 전달은 관통 실리콘 비아(TSV)를 통하여 수행될 수 있다.
마스터 칩(731)과 슬레이브 칩(732)은 도 3의 반도체 메모리 장치(200a)를 포함할 수 있다. 따라서 반도체 메모리 장치는 도 2 내지 도 14를 참조하여 설명한 바와 같이, 에러 정정 회로와 메모리 셀 어레이를 포함하고, 제1 덴시티 모드에서는 에러 정정 회로를 경유하지 않고 데이터를 메모리 셀 어레이에 저장하고, 제2 덴시티 모드에서는 에러 정정 회로를 경유하여 데이터를 메모리 셀 어레이 제1 영역에 저장하고, 패리티 데이터를 메모리 셀 어레이의 제2 영역에 저장하여 수율을 높일 수 있다.
또한 반도체 메모리 장치(730)에는 3차원 메모리 어레이가 제공될 수 있다. 상기 3차원 메모리 어레이는 실리콘 기판 상에 배치된 액티브 이ㅕ역을 구비하는 하나 이상의 물리적 레벨의 메모리 셀 어레이들 및 상기 메모리 셀들의 동작과 관련된 회로들이 모놀리딕(monolithic) 방식으로 형성될 수 있다. 여기서 'monolithic'이라는 용어는 복수의 레이어들로 구성된 어레이의 각 레벨이 하위 레이어 위에 직접적으로 적층되는 것을 의미한다. 본 발명에 참조로서 포함되는 다음의 특허 문헌들은 상기 3차원 메모리 어레이 대한 적절한 구성들을 기술한다. 상기 3차원 메모리 어레이에서 워드라인들 및/또는 비트라인들이 레벨들 사이에서 공유된다. 상기 특허문헌들은 다음과 같다: 미국 등록 특허 7,679,133; 8,553,466; 8,654,587; 8,559,235; 및 미국 공개 특허 2011/0233648.
메모리 모듈(710)은 시스템 버스를 통해 메모리 컨트롤러(720)와 통신할 수 있다. 시스템 버스를 통하며 메인 데이터(MD), 커맨드/어드레스(CMD/ADDR) 및 클록 신호(CLK) 등이 메모리 모듈(710)과 메모리 컨트롤러(720) 사이에서 송수신될 수 있다.
도 18은 본 발명의 실시예들에 따른 반도체 메모리 장치를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
도 18을 참조하면, 컴퓨팅 시스템(1100)은 프로세서(1110), 입출력 허브(1120), 입출력 컨트롤러 허브(1130), 적어도 하나의 메모리 모듈(1140) 및 그래픽 카드(1150)를 포함한다. 실시예에 따라, 컴퓨팅 시스템(1100)은 개인용 컴퓨터(Personal Computer; PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 디지털 TV(Digital Television), 셋-탑 박스(Set-Top Box), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 네비게이션(Navigation) 시스템 등과 같은 임의의 컴퓨팅 시스템일 수 있다.
프로세서(1110)는 특정 계산들 또는 태스크들과 같은 다양한 컴퓨팅 기능들을 실행할 수 있다. 예를 들어, 프로세서(1110)는 마이크로프로세서 또는 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 실시예에 따라, 프로세서(1110)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 프로세서(1110)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 도 21에는 하나의 프로세서(1110)를 포함하는 컴퓨팅 시스템(1100)이 도시되어 있으나, 실시예에 따라, 컴퓨팅 시스템(1100)은 복수의 프로세서들을 포함할 수 있다. 또한, 실시예에 따라, 프로세서(1110)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.
프로세서(1110)는 메모리 모듈(1140)의 동작을 제어하는 메모리 컨트롤러(1111)를 포함할 수 있다. 프로세서(1110)에 포함된 메모리 컨트롤러(1111)는 집적 메모리 컨트롤러(Integrated Memory Controller; IMC)라 불릴 수 있다. 메모리 컨트롤러(1111)와 메모리 모듈(1140) 사이의 메모리 인터페이스는 복수의 신호선들을 포함하는 하나의 채널로 구현되거나, 복수의 채널들로 구현될 수 있다. 또한, 각 채널에는 하나 이상의 메모리 모듈(1140)이 연결될 수 있다. 실시예에 따라, 메모리 컨트롤러(1111)는 입출력 허브(1120) 내에 위치할 수 있다. 메모리 컨트롤러(1111)를 포함하는 입출력 허브(1520)는 메모리 컨트롤러 허브(Memory Controller Hub; MCH)라 불릴 수 있다.
메모리 모듈(1140)은 메모리 컨트롤러(1111)로부터 제공된 데이터를 저장하는 반도체 메모리 장치들을 포함할 수 있다. 상기 반도체 메모리 장치들 각각은 도 2 내지 도 14를 참조하여 설명한 바와 같이, 에러 정정 회로와 메모리 셀 어레이를 포함하고, 제1 덴시티 모드에서는 에러 정정 회로를 경유하지 않고 데이터를 메모리 셀 어레이에 저장하고, 제2 덴시티 모드에서는 에러 정정 회로를 경유하여 데이터를 메모리 셀 어레이 제1 영역에 저장하고, 패리티 데이터를 메모리 셀 어레이의 제2 영역에 저장하여 수율을 높이고 유용성을 증가시킬 수 있다.
입출력 허브(1120)는 그래픽 카드(1150)와 같은 장치들과 프로세서(1110) 사이의 데이터 전송을 관리할 수 있다. 입출력 허브(1120)는 다양한 방식의 인터페이스를 통하여 프로세서(1510)에 연결될 수 있다. 예를 들어, 입출력 허브(1120)와 프로세서(1110)는, 프론트 사이드 버스(Front Side Bus; FSB), 시스템 버스(System Bus), 하이퍼트랜스포트(HyperTransport), 라이트닝 데이터 트랜스포트(Lightning Data Transport; LDT), 퀵패스 인터커넥트(QuickPath Interconnect; QPI), 공통 시스템 인터페이스(Common System Interface; CSI) 등의 다양한 표준의 인터페이스로 연결될 수 있다. 도 111에는 하나의 입출력 허브(1120)를 포함하는 컴퓨팅 시스템(1100)이 도시되어 있으나, 실시예에 따라, 컴퓨팅 시스템(1100)은 복수의 입출력 허브들을 포함할 수 있다.
입출력 허브(1120)는 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 허브(1120)는 가속 그래픽 포트(Accelerated Graphics Port; AGP) 인터페이스, 주변 구성요소 인터페이스-익스프레스(Peripheral Component Interface-Express; PCIe), 통신 스트리밍 구조(Communications Streaming Architecture; CSA) 인터페이스 등을 제공할 수 있다.
그래픽 카드(1150)는 AGP 또는 PCIe를 통하여 입출력 허브(1520)와 연결될 수 있다. 그래픽 카드(1150)는 영상을 표시하기 위한 디스플레이 장치(미도시)를 제어할 수 있다. 그래픽 카드(1150)는 이미지 데이터 처리를 위한 내부 프로세서 및 내부 반도체 메모리 장치를 포함할 수 있다. 실시예에 따라, 입출력 허브(1120)는, 입출력 허브(1120)의 외부에 위치한 그래픽 카드(1150)와 함께, 또는 그래픽 카드(1150) 대신에 입출력 허브(1120)의 내부에 그래픽 장치를 포함할 수 있다. 입출력 허브(1520)에 포함된 그래픽 장치는 집적 그래픽(Integrated Graphics)이라 불릴 수 있다. 또한, 메모리 컨트롤러 및 그래픽 장치를 포함하는 입출력 허브(1120)는 그래픽 및 메모리 컨트롤러 허브(Graphics and Memory Controller Hub; GMCH)라 불릴 수 있다.
입출력 컨트롤러 허브(1130)는 다양한 시스템 인터페이스들이 효율적으로 동작하도록 데이터 버퍼링 및 인터페이스 중재를 수행할 수 있다. 입출력 컨트롤러 허브(1130)는 내부 버스를 통하여 입출력 허브(1120)와 연결될 수 있다. 예를 들어, 입출력 허브(1120)와 입출력 컨트롤러 허브(1130)는 다이렉트 미디어 인터페이스(Direct Media Interface; DMI), 허브 인터페이스, 엔터프라이즈 사우스브릿지 인터페이스(Enterprise Southbridge Interface; ESI), PCIe 등을 통하여 연결될 수 있다.
입출력 컨트롤러 허브(1530)는 주변 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 컨트롤러 허브(1130)는 범용 직렬 버스(Universal Serial Bus; USB) 포트, 직렬 ATA(Serial Advanced Technology Attachment; SATA) 포트, 범용 입출력(General Purpose Input/Output; GPIO), 로우 핀 카운트(Low Pin Count; LPC) 버스, 직렬 주변 인터페이스(Serial Peripheral Interface; SPI), PCI, PCIe 등을 제공할 수 있다.
실시예에 따라, 프로세서(1110), 입출력 허브(1120) 및 입출력 컨트롤러 허브(1130)는 각각 분리된 칩셋들 또는 집적 회로들로 구현되거나, 프로세서(1110), 입출력 허브(1120) 또는 입출력 컨트롤러 허브(1130) 중 2 이상의 구성요소들이 하나의 칩셋으로 구현될 수 있다.
본 발명은 반도체 메모리 장치를 사용하는 시스템에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 캠코더(Camcoder), 개인용 컴퓨터(Personal Computer; PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 디지털 TV(Digital Television), 셋-탑 박스(Set-Top Box), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템, 스마트 카드(Smart Card), 프린터(Printer) 등에 유용하게 이용될 수 있다.
상술한 바와 같이, 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
100: 메모리 컨트롤러 200a: 반도체 메모리 장치
210: 제어 로직 회로 290: 입출력 게이팅 회로
300: 메모리 셀 어레이 400: 에러 정정 회로
SBA11: 제1 서브 어레이 SBA12: 제2 서브 어레이

Claims (10)

  1. 복수의 뱅크 어레이들을 구비하는 메모리 셀 어레이;
    상기 메모리 셀 어레이에 대한 액세스를 제어하고 커맨드에 기초하여 덴시티 모드 신호를 생성하는 제어 로직 회로;
    에러 정정 회로; 및
    상기 덴시티 모드 신호에 응답하여 기입 데이터를 선택적으로 상기 에러 정정 회로에 제공하는 제1 경로 선택 회로를 포함하고,
    상기 뱅크 어레이들 각각은 적어도 제1 서브 어레이 및 제2 서브 어레이를 포함하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 제어 로직 회로는 제1 덴시티 모드에서는 상기 기입 데이터가 상기 에러 정정 회로를 경유하지 않도록 상기 덴시티 모드 신호를 생성하여 상기 제1 경로 선택 회로에 제공하고,
    상기 제1 덴시티 모드에서 상기 제1 서브 어레이와 상기 제2 서브 에레이는 상기 기입 데이터가 저장되는 데이터 영역으로 사용되는 는 반도체 메모리 장치.
  3. 제1항에 있어서,
    상기 제어 로직 회로는 제1 덴시티 모드와는 다른 제2 덴시티 모드에서는 상기 기입 데이터가 상기 에러 정정 회로를 경유하도록 상기 덴시티 모드 신호를 생성하여 상기 제1 경로 선택 회로에 제공하고,
    상기 제2 덴시티 모드에서 상기 에러 정정 회로는 상기 기입 데이터에 대하여 ECC(에러 정정 코드, error correction code) 인코딩을 수행하여 패리티 데이터를 생성하고,
    상기 제2 덴시티 모드에서 상기 제1 서브 어레이는 상기 기입 데이터가 저장되는 데이터 영역으로 사용되고, 상기 제2 서브 어레이는 상기 패리티 데이터가 저장되는 패리티 영역으로 사용되고,
    상기 기입 데이터의 입출력 경로와 상기 패리티 데이터의 입출력 경로는 서로 다른 반도체 메모리 장치.
  4. 제3항에 있어서,
    상기 제2 덴시티 모드에서, 상기 복수의 뱅크 어레이들 중 제1 뱅크 어레이의 제1 서브 어레이에 저장되는 제1 기입 데이터와 관련되는 제1 패리티 데이터는 상기 복수의 뱅크 어레이들 중 제2 뱅크 어레이의 제2 서브 어레이에 저장되고,
    상기 제2 뱅크 어레이의 제1 서브 어레이에 저장되는 제2 기입 데이터와 관련되는 제2 패리티 데이터는 상기 제1 뱅크 어레이의 제2 서브 어레이에 저장되고,
    상기 제1 기입 데이터가 저장되는 상기 제1 뱅크 어레이의 상기 제1 서브 어레이의 제1 메모리 셀 로우에 연결되는 제1 워드라인과 상기 제1 패리티 데이터가 저장되는 상기 제2 뱅크 어레이의 상기 제2 서브 어레이의 제2 메모리 셀 로우에 연결되는 제2 워드라인은 동시에 활성화되는 반도체 메모리 장치.
  5. 제1항에 있어서,
    상기 반도체 메모리 장치는 상기 메모리 셀 어레이, 상기 에러 정정 회로 및 상기 제1 경로 선택 회로와 연결되는 입출력 게이팅 회로를 더 포함하고,
    상기 입출력 게이팅 회로에서 상기 메모리 셀 어레이의 액세스에 관여하는 회로 소자들의 수는 상기 덴시티 모드 신호가 나타내는 덴시티 모드와 관계없이 일정한 반도체 메모리 장치.
  6. 제1항에 있어서,
    제1 덴시티 모드에서 상기 반도체 메모리 장치의 제1 저장 용량은 상기 제1 덴시티 모드와는 다른 제2 덴시티 모드에서 상기 반도체 메모리 장치의 제2 저장 용량보다 큰 반도체 메모리 장치.
  7. 제1항에 있어서,
    상기 덴시티 모드 신호에 응답하여 상기 메모리 셀 어레이에 저장된 독출 데이터를 선택적으로 상기 에러 정정 회로에 제공하는 제2 경로 선택 회로를 더 포함하고, 상기 에러 정정 회로는
    상기 메모리 셀 어레이에 저장된 독출 데이터 및 패리티 데이터에 기초하여 상기 독출 데이터에 대하여 ECC(에러 정정 코드, error correction code) 디코딩을 수행하여 신드롬 데이터를 생성하는 ECC 엔진; 및
    상기 신드롬 데이터에 기초하여 상기 독출 데이터에 포함되는 적어도 하나의 에러 비트를 선택적으로 정정하는 데이터 정정기를 포함하는 반도체 메모리 장치.
  8. 제7항에 있어서, 상기 데이터 정정기는
    상기 신드롬 데이터를 디코딩하여 상기 적어도 하나의 에러 비트의 위치를 나타내는 디코딩 신호와 상기 적어도 하나의 에러 비트의 수에 따른 로직 레벨을 가지는 선택 신호를 생성하는 신드롬 디코더;
    상기 디코딩 신호에 기초하여 상기 적어도 하나의 에러 비트를 반전시키는 비트 반전기; 및
    상기 선택 신호에 응답하여 상기 비트 반전기의 출력과 상기 독출 데이터 중 하나를 출력하는 선택 회로를 포함하는 반도체 메모리 장치.
  9. 제1항에 있어서,
    상기 메모리 셀 어레이는 3차원 메모리 셀 어레이이고,
    상기 뱅크 어레이들 각각은 복수의 동적 메모리 셀들 또는 저항성 메모리 셀들을 포함하는 반도체 메모리 장치.
  10. 적어도 하나의 반도체 메모리 장치; 및
    상기 적어도 하나의 반도체 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고,
    상기 적어도 하나의 반도체 메모리 장치는
    복수의 뱅크 어레이들을 구비하는 메모리 셀 어레이;
    상기 메모리 셀 어레이에 대한 액세스를 제어하고 상기 메모리 컨트롤러로부터의 커맨드에 기초하여 덴시티 모드 신호를 생성하는 제어 로직 회로;
    에러 정정 회로; 및
    상기 덴시티 모드 신호에 응답하여 기입 데이터를 선택적으로 상기 에러 정정 회로에 제공하는 제1 경로 선택 회로를 포함하고,
    상기 뱅크 어레이들 각각은 적어도 제1 서브 어레이 및 제2 서브 어레이를 포함하는 메모리 시스템.
KR1020150133757A 2015-09-22 2015-09-22 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 KR20170035103A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150133757A KR20170035103A (ko) 2015-09-22 2015-09-22 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US15/229,774 US10127102B2 (en) 2015-09-22 2016-08-05 Semiconductor memory devices and memory systems including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150133757A KR20170035103A (ko) 2015-09-22 2015-09-22 반도체 메모리 장치 및 이를 포함하는 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20170035103A true KR20170035103A (ko) 2017-03-30

Family

ID=58282316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150133757A KR20170035103A (ko) 2015-09-22 2015-09-22 반도체 메모리 장치 및 이를 포함하는 메모리 시스템

Country Status (2)

Country Link
US (1) US10127102B2 (ko)
KR (1) KR20170035103A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522210B2 (en) * 2017-12-14 2019-12-31 Micron Technology, Inc. Apparatuses and methods for subarray addressing
US10332586B1 (en) 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing
KR102432551B1 (ko) * 2018-02-13 2022-08-16 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
KR102580944B1 (ko) * 2018-04-20 2023-09-20 삼성전자주식회사 에러 정정 기능을 갖는 메모리 장치와 그 동작 방법
US10824507B2 (en) * 2018-10-24 2020-11-03 Samsung Electronics Co., Ltd. Semiconductor memory device, controller, and memory system
KR102629457B1 (ko) * 2018-10-24 2024-01-26 삼성전자주식회사 반도체 메모리 장치, 제어 장치, 및 메모리 시스템
KR102629405B1 (ko) * 2018-11-09 2024-01-25 삼성전자주식회사 반도체 메모리 장치, 메모리 시스템 및 반도체 메모리 장치의 동작 방법
KR20200058048A (ko) * 2018-11-19 2020-05-27 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
US11016843B2 (en) 2018-12-06 2021-05-25 Micron Technology, Inc. Direct-input redundancy scheme with adaptive syndrome decoder
US11005501B2 (en) * 2019-02-19 2021-05-11 Micron Technology, Inc. Error correction on a memory device
US11183236B2 (en) * 2019-07-31 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell with built-in amplifying function, memory device and method using the same
KR20210026201A (ko) * 2019-08-29 2021-03-10 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 리페어 제어 방법
US11119658B2 (en) 2019-11-01 2021-09-14 Micron Technology, Inc. Capacity expansion channels for memory sub-systems
EP4012709B1 (en) 2020-09-14 2024-01-03 Changxin Memory Technologies, Inc. Semiconductor memory
CN114187934A (zh) * 2020-09-14 2022-03-15 长鑫存储技术有限公司 半导体存储器
CN115620793A (zh) * 2021-07-12 2023-01-17 长鑫存储技术有限公司 一种半导体存储器及其上存储块的容量配置方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134616A (en) 1990-02-13 1992-07-28 International Business Machines Corporation Dynamic ram with on-chip ecc and optimized bit and word redundancy
DE19804035A1 (de) * 1998-02-02 1999-08-05 Siemens Ag Integrierter Speicher
US7134069B1 (en) * 1999-06-16 2006-11-07 Madrone Solutions, Inc. Method and apparatus for error detection and correction
KR100322542B1 (ko) 1999-08-11 2002-03-18 윤종용 파이프 라인상의 고속동작을 구현하는 ｅｃｃ 회로를 구비하는동기식 반도체 메모리장치 및 이 동기식 반도체 메모리장치의 에러 체크 및 정정방법
JP3944380B2 (ja) 2001-11-08 2007-07-11 日本テキサス・インスツルメンツ株式会社 誤り訂正回路を備えた半導体記憶装置
US7080278B1 (en) * 2002-03-08 2006-07-18 Network Appliance, Inc. Technique for correcting multiple storage device failures in a storage array
US6751143B2 (en) 2002-04-11 2004-06-15 Micron Technology, Inc. Method and system for low power refresh of dynamic random access memories
JP3914839B2 (ja) 2002-07-11 2007-05-16 エルピーダメモリ株式会社 半導体記憶装置
CA2447204C (en) 2002-11-29 2010-03-23 Memory Management Services Ltd. Error correction scheme for memory
JP2006179057A (ja) * 2004-12-21 2006-07-06 Fujitsu Ltd 半導体メモリ
US7440309B2 (en) 2005-06-15 2008-10-21 Infineon Technologies Ag Memory having parity error correction
US7779334B2 (en) * 2006-06-26 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Memory having an ECC system
US20080168331A1 (en) 2007-01-05 2008-07-10 Thomas Vogelsang Memory including error correction code circuit
KR20080080882A (ko) * 2007-03-02 2008-09-05 삼성전자주식회사 Ｅｃｃ용 레이어를 구비하는 다층 구조 반도체 메모리 장치및 이를 이용하는 에러 검출 및 정정 방법
JP2009104757A (ja) * 2007-10-02 2009-05-14 Panasonic Corp 半導体記憶装置
US9152496B2 (en) * 2007-12-21 2015-10-06 Cypress Semiconductor Corporation High performance flash channel interface
US9043669B1 (en) * 2012-05-18 2015-05-26 Bitmicro Networks, Inc. Distributed ECC engine for storage media
US9224503B2 (en) * 2012-11-21 2015-12-29 International Business Machines Corporation Memory test with in-line error correction code logic
US9734009B2 (en) * 2015-10-08 2017-08-15 Sandisk Technologies Llc Data encoding techniques for a device

Also Published As

Publication number Publication date
US20170083401A1 (en) 2017-03-23
US10127102B2 (en) 2018-11-13

Similar Documents

Publication Publication Date Title
US10198221B2 (en) Methods of operating semiconductor memory devices with selective write-back of data for error scrubbing and related devices
US10929225B2 (en) Semiconductor memory devices, memory systems including the same and methods of operating memory systems
KR102324769B1 (ko) 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US10156995B2 (en) Semiconductor memory devices and methods of operating the same
US10127102B2 (en) Semiconductor memory devices and memory systems including the same
KR102238706B1 (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US10868570B2 (en) Error detection code generation circuits of semiconductor devices, memory controllers including the same and semiconductor memory devices including the same
KR102178137B1 (ko) 반도체 메모리 장치, 이의 에러 정정 방법 및 이를 포함하는 메모리 시스템
US10191805B2 (en) Semiconductor memory devices and memory systems including the same
US10423483B2 (en) Semiconductor memory device and method for controlling write timing of parity data
KR20170056825A (ko) 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR20180061870A (ko) 메모리 모듈, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
US10037817B2 (en) Semiconductor memory devices and memory systems including the same
KR20170014109A (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템