CN115620793A - 一种半导体存储器及其上存储块的容量配置方法 - Google Patents

一种半导体存储器及其上存储块的容量配置方法 Download PDF

Info

Publication number
CN115620793A
CN115620793A CN202110783912.0A CN202110783912A CN115620793A CN 115620793 A CN115620793 A CN 115620793A CN 202110783912 A CN202110783912 A CN 202110783912A CN 115620793 A CN115620793 A CN 115620793A
Authority
CN
China
Prior art keywords
target
capacity
block
memory
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110783912.0A
Other languages
English (en)
Other versions
CN115620793B (zh
Inventor
陈继兴
尚为兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority claimed from CN202110783912.0A external-priority patent/CN115620793B/zh
Priority to CN202110783912.0A priority Critical patent/CN115620793B/zh
Priority to JP2023516819A priority patent/JP7470252B2/ja
Priority to EP21927042.8A priority patent/EP4148736A4/en
Priority to PCT/CN2021/128174 priority patent/WO2023284177A1/zh
Priority to KR1020237009466A priority patent/KR20230051703A/ko
Priority to TW111122691A priority patent/TWI822125B/zh
Priority to US17/844,205 priority patent/US11875045B2/en
Publication of CN115620793A publication Critical patent/CN115620793A/zh
Publication of CN115620793B publication Critical patent/CN115620793B/zh
Application granted granted Critical
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G11C29/886—Masking faults in memories by using spares or by reconfiguring with partially good memories combining plural defective memory devices to provide a contiguous address range, e.g. one device supplies working blocks to replace defective blocks in another device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G11C29/883—Masking faults in memories by using spares or by reconfiguring with partially good memories using a single defective memory device with reduced capacity, e.g. half capacity

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Memory System (AREA)
  • Non-Volatile Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本申请实施例提供一种半导体存储器及其上存储块的容量配置方法，其中，所述方法包括：确定存储器上的待配置的目标存储块；确定目标存储块的容量配置参数，从目标存储块的一组编码中，确定目标编码；目标编码对应目标存储块中待修剪的存储区域；基于目标编码，生成用于选中目标存储块中待修剪的存储区域的区域选择信号；基于区域选择信号，对待修剪的存储区域进行修剪，以实现对目标存储块的容量进行配置。本申请能够灵活选取待修剪的存储区域，提升对半导体存储器上存储块的容量配置的有效利用率。

Description

一种半导体存储器及其上存储块的容量配置方法
技术领域
本申请涉及半导体技术领域，涉及但不限于一种半导体存储器及其上存储块的容量配置方法。
背景技术
相关技术中，为了同一款芯片实现不同的容量，可以采用一组修剪(trim)命令，使整个芯片(chip)上所有存储块(bank)的相同存储区域(存储阵列(array))被修剪掉，以得到不同容量。
由于不同的存储块，损坏的存储阵列完全有可能是不一样的，而为了利用只坏掉部分存储阵列的芯片，对整个芯片都选取相同的存储阵列进行修剪的方法，存在明显的缺陷，对半导体存储器上存储块的容量配置的有效利用率较低。
发明内容
有鉴于此，本申请实施例提供一种半导体存储器及其上存储块的容量配置方法，能够灵活选取待修剪的存储区域，提升对半导体存储器上存储块的容量配置的有效利用率。
第一方面，本申请实施例提供一种半导体存储器上存储块的容量配置方法，所述方法包括：
确定所述存储器上的待配置的目标存储块；
确定所述目标存储块的容量配置参数，所述容量配置参数用于表征所述目标存储块的待配置容量；
基于所述目标存储块的容量配置参数，从所述目标存储块的一组编码中，确定目标编码；所述目标编码对应所述目标存储块中待修剪的存储区域；
基于所述目标编码，生成用于选中所述目标存储块中待修剪的存储区域的区域选择信号；
基于所述区域选择信号，对所述待修剪的存储区域进行修剪，以实现对所述目标存储块的容量进行配置。
第二方面，本申请实施例提供一种半导体存储器，所述半导体存储器包括：
目标存储块，包括至少两个存储区域；
地址处理单元，用于输出所述目标存储块的地址；所述地址处理单元的输出端连接所述目标存储块；
编码获取单元，用于接收目标编码，所述目标编码对应所述目标存储块中的至少一个待修剪的存储区域；
区域选择信号生成单元，用于基于所述目标编码，生成用于选中所述目标存储块中待修剪的存储区域的区域选择信号；所述区域选择信号生成单元的输出端连接修剪单元的输入端；
所述修剪单元，用于基于所述区域选择信号，对所述待修剪的存储区域进行修剪，以实现对所述目标存储块的容量进行配置；所述修剪单元的输出端连接所述目标存储块。
本申请实施例中，由于对于不同待配置的目标存储块的容量配置参数可以是不同的，基于不同的容量配置参数所确定的目标编码也可以不同，进而基于不同的目标编码所生成的区域选择信号也不同。如此，通过不同的区域选择信号，可以实现对不同待配置的目标存储块的不同待修剪的存储区域进行修剪；进而，能够灵活选取待修剪的存储区域，提升对半导体存储器上存储块的容量配置的有效利用率。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1为相关技术中动态随机存取存储器(Dynamic Random Access Memory，DRAM)的组成结构示意图；
图2为本申请实施例提供的一种半导体存储器上存储块的容量配置方法的实现流程框图；
图3a为本申请实施例提供的一种全芯片存储区域和地址的结构示意图；
图3b为本申请实施例提供的对图3a中的存储块8进行放大后所展现的结构示意图；
图3c为本申请实施例提供的对存储块8进行修剪后的结构示意图；
图3d为本申请实施例提供的一种对目标编码进行逻辑非运算的逻辑电路图；
图3e为本申请实施例提供的一种对Ra<15：14>进行逻辑非运算的逻辑电路图；
图3f为本申请实施例提供的一种对DensityTrim<0>和DensityTrim<1>进行逻辑运算的逻辑电路图；
图3g为本申请实施例提供的对DensityTrimB<0>和DensityTrimB<1>进行逻辑运算的逻辑电路图；
图3h为本申请实施例提供的通过目标编码和高两位元地址得到区域选择信号Ra1514<0>的逻辑电路图；
图3i为本申请实施例提供的通过目标编码和高两位元地址得到区域选择信号Ra1514<1>的逻辑电路图；
图3j为本申请实施例提供的通过目标编码和高两位元地址得到区域选择信号Ra1514<2>的逻辑电路图；
图4为本申请实施例提供的一种适用于对半导体存储器上存储块的容量进行配置的系统结构图；
图5为本申请实施例提供的一种半导体存储器的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对发明的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。
在后续的描述中，使用用于表示元件的诸如“模块”或“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”或“单元”可以混合地使用。
相关技术中，由于存储芯片的每套掩膜的费用很高，同时为了快速占领市场，往往在一款芯片的设计中用trim实现不同的容量。在实际生产中还会遇到有一部分的芯片只坏掉了部分的存储阵列，这时可以把这部分的芯片用作低容量的芯片来出售，达到增加良率的目的，比如，8兆比特(Gigabit，Gb)的芯片可以当作4Gb/2Gb的芯片来使用。同一款芯片实现不同的容量，通常的做法是用一组trim，使整个芯片所有存储块选取相同的存储阵列进行trim。这种实现方法设计上比较简单，但是不够灵活。为了利用只坏掉部分存储阵列的那部分芯片，整个芯片所有存储块都选取相同存储阵列的做法，显然是有缺陷的，因为不同的存储块，损坏的存储阵列完全有可能是不一样的。
可以理解的是，存储块是指动态随机存储器中包含的物理存储体或逻辑存储库的数量，一个芯片中可以包含多个存储块，例如，可以包含8个存储块；每一存储块中可以包含多个存储阵列，存储块中存储阵列的数量代表芯片的数据位宽；一个存储阵列里面包含多个存储单元。
在一种可能的实施方式中，半导体存储器可以是DRAM。图1为相关技术中DRAM的组成结构示意图，如图1所示，控制器10控制两个多个双列直插式存储模块(Dual-Inline-Memory-Modules，DIMM)101，每一DIMM 101上包括至少两个DRAM颗粒(die)1011。
基于上述技术问题，本申请实施例提供了一种半导体存储器上存储块的容量配置方法，如图2所示，所述方法包括以下步骤：
步骤S202：确定所述存储器上的待配置的目标存储块；
可以理解的是，存储器可以是指单片存储容量已进入兆位级水平的DRAM或支持trim功能的其它半导体存储器；目标存储块可以是存储器上的任意一个待配置的存储块。在一个示例中，bank可以是存储块的一种实现方式。以包含16个bank的芯片为例来进行说明，在16个bank分别为bank0至bank15的情况下，目标存储块可以是bank0至bank15中的任一个，例如，目标存储块可以是bank8或bank0。
在一些可能的实施方式中，确定所述存储器上的待配置的目标存储块，可以是在需要对存储器上的每一存储块进行配置的情况下，将存储器上的每一存储块确定为待配置的目标存储块。
在一些实施例中，目标存储块的容量是根据存储器的芯片的容量所确定的。例如，对于16Gb包含16个bank的芯片而言，每一bank的容量是1Gb，即，目标存储块的容量也是1Gb。
步骤S204：确定所述目标存储块的容量配置参数，所述容量配置参数用于表征所述目标存储块的待配置容量；
在一些可能的实施方式中，目标存储块的容量配置参数可以包括以下至少之一：目标存储块的目标容量、目标存储块中待修剪的存储区域、目标存储块中可利用的存储区域。
可以理解的是，存储区域可以是存储阵列的一种实现方式，当然，存储区域也可以用Region表示，例如，每一bank可以被分成Region<5:0>6个区域，Region<5>可以是其中的一个存储区域。
在一个示例中，目标存储块bank8在未损坏也未被修剪的情况下的容量可以是1Gb，bank8的目标容量可以是小于等于1Gb的容量，例如，目标容量可以是(1/8)Gb、(1/4)Gb、(1/2)Gb、(2/3)Gb等。如此，可以存在以下两种情况：
情况1：bank8包括Region<5:0>6个区域，且未发生损坏，但为了满足需求需要将1Gb的容量改变为目标容量(2/3)Gb，可以将Region<5:0>中的Region<3:2>、Region<1:0>和Region<5:4>中的任一存储区域确定为目标存储块bank8中待修剪的存储区域，而由于bank8未发生损坏，因此可以将所有的存储区域作为目标存储块中可利用的存储区域。
可以看出，在目标存储块未发生损坏的情况下，仅需要确定目标存储块的目标容量，就可以存在3种实现容量配置的方法。
情况2：bank8包括Region<5:0>6个区域，且Region<1:0>发生损坏，但为了满足需求需要将1Gb的容量改变为目标容量(2/3)Gb，可以将Region<5:0>中的Region<1:0>存储区域确定为目标存储块bank8中待修剪的存储区域，将对应的剩余区域Region<5:2>作为目标存储块中可利用的存储区域。当然，在需求为将1Gb的容量改变为目标容量(1/3)Gb时，目标存储块中可利用的存储区域对应的可以是Region<3:2>,可以在将Region<1:0>和Region<5:4>存储区域确定为目标存储块bank8中待修剪的存储区域。
可以看出，在目标存储块未发生损坏的情况下，可以将对应的剩余区域作为目标存储块中可利用的存储区域，且需要同时根据确定的目标存储块的目标容量，将包含损坏区域的存储区域确定为待修剪的存储区域。
对于确定所述目标存储块的容量配置参数的实现方式，可以是根据目标存储块的损坏信息、目标存储块的容量配置需求确定目标存储块的容量配置参数。
步骤S206：基于所述目标存储块的容量配置参数，从所述目标存储块的一组编码中，确定目标编码；所述目标编码对应所述目标存储块中待修剪的存储区域；
可以理解的是，目标存储块的一组编码可以是表示目标存储块的存储区域中不同待修剪的存储区域的编码。例如，目标存储块的一组编码可以表示为trim_halfGoodBnk<1:0>或Density<1:0>，其中，trim_halfGoodBnk<1:0>或Density<1:0>可以分别为00，01，10，11，trim_halfGoodBnk<1:0>＝00，可以表示目标存储块bank8的存储区域Region<5:0>中不存在待修剪的存储区域的情况；trim_halfGoodBnk<1:0>＝01，可以表示目标存储块bank8的存储区域Region<5:0>中的待修剪的存储区域Region<5:4>；trim_halfGoodBnk<1:0>＝10，可以表示目标存储块bank8的存储区域Region<5:0>中的待修剪的存储区域Region<3:2>；trim_halfGoodBnk<1:0>＝11，可以表示目标存储块bank8的存储区域Region<5:0>中的待修剪的存储区域Region<1:0>。
在一个示例中，目标编码是根据目标存储块中待修剪的存储区域所确定的，例如，在待修剪的存储区域是Region<3:2>的情况下，目标编码可以是10。
在一种可能的实施方式中，基于所述目标存储块的容量配置参数，从所述目标存储块的一组编码中，确定目标编码，可以是在确定目标存储块未发生损坏的情况下，根据目标存储块的目标容量，从所述目标存储块的一组编码中，确定和目标容量相对应的任一待修剪的存储区域对应的目标编码。
例如，对于未发生损坏的目标存储块bank8，在未损坏的情况下的bank8的容量可以是1Gb，包括Region<5:0>6个区域；在目标容量为(2/3)G、trim_halfGoodBnk<1:0>或Density<1:0>分别为00、01、10、11，且表示不同的待修剪存储区域的情况下，可以从rim_halfGoodBnk<1:0>或Density<1:0>的一组编码中挑选表示(2/3)G的任一编码作为目标编码，因此，目标编码可以是01、10或11中的任意一个。
在另一种可能的实施方式中，基于所述目标存储块的容量配置参数，从所述目标存储块的一组编码中，确定目标编码，可以是在确定目标存储块发生损坏的情况下，根据损坏的存储区域和目标容量，确定待修剪的存储区域和可利用的存储区域，根据待修剪的存储区域和可利用的存储区域从目标存储块的一组编码中，确定目标编码。可以理解的是，在目标容量和损坏的存储区域的容量之和等于目标存储块未损坏时的容量的情况下，所确定的目标编码是唯一的。
例如，对于目标存储块bank8在未损坏的情况下，目标存储块bank8的容量可以是1Gb，包括Region<5:0>6个区域；在Region<5:4>存储区域发生损坏，且目标容量为(2/3)G、trim_halfGoodBnk<1:0>或Density<1:0>分别为00、01、10、11，且表示不同的待修剪存储区域的情况下，可以将trim_halfGoodBnk<1:0>或Density<1:0>的一组编码中挑选表示待修剪存储区域Region<5:4>的编码作为目标编码，因此，目标编码是唯一的01。
步骤S208：基于所述目标编码，生成用于选中所述目标存储块中待修剪的存储区域的区域选择信号；
可以理解的是，区域选择信号是对目标编码进行逻辑运算后所得到的目标输出电平。
步骤S210：基于所述区域选择信号，对所述待修剪的存储区域进行修剪，以实现对所述目标存储块的容量进行配置。
可以理解的是，修剪存储区域可以通过改变存储区域的逻辑电平来实现；例如，存储区域在未修剪前的电平可以是低电平，将存储区域的电平由低电平转换为高电平后，可以将存储区域修剪掉。
在一种可能的实施方式中，基于所述区域选择信号，对所述待修剪的存储区域进行修剪，以实现对所述目标存储块的容量进行配置，可以是根据区域选择信号，确定对待修剪的存储区域施加高压(高电平)，对目标存储块中除待修剪的存储区域外的其它存储区域施加低压(低电平)，以改变待修剪的存储区域的逻辑电平，将待修剪的存储区域修剪掉，实现对所述目标存储块的容量进行配置。
本申请实施例中，由于对于不同待配置的目标存储块的容量配置参数可以是不同的，基于不同的容量配置参数所确定的目标编码也可以不同，进而基于不同的目标编码所生成的区域选择信号也不同。如此，通过不同的区域选择信号，可以实现对不同待配置的目标存储块的不同待修剪的存储区域进行修剪；进而，能够灵活选取待修剪的存储区域，提升对半导体存储器上存储块的容量配置的有效利用率。
本申请实施例提供了还一种半导体存储器上存储块的容量配置方法，所述方法包括以下步骤：
步骤101：确定所述存储器上的待配置的目标存储块；
步骤103：确定所述目标存储块的容量配置参数，所述容量配置参数用于表征所述目标存储块的待配置容量；
步骤105：在所述目标存储块的容量配置参数包括所述目标存储块中待修剪的存储区域，或所述目标存储块中可利用的存储区域的情况下，基于所述待修剪的存储区域或所述可利用的存储区域，确定所述待修剪的存储区域；
可以理解的是，可利用的存储区域可以理解为目标存储块中除待修剪的存储区域之外的存储区域。
在一些可能的实施方式中，基于所述待修剪的存储区域或所述可利用的存储区域，确定所述待修剪的存储区域，可以是首先确定目标存储块中的损坏区域，根据损坏区域确定可利用的存储区域，进而确定待修剪的存储区域。
在一个示例中，对于目标存储块bank8的容量可以是1Gb，包括Region<5:0>6个区域，在目标容量为8Gb，且对应Region<5:4>存储区域发生损坏的情况下，可以确定待修剪的存储区域为Region<5:4>；在目标容量为4Gb，且对应Region<5:4>存储区域发生损坏的情况下，可以确定待修剪的存储区域为Region<5:2>或Region<1:0>和Region<5:4>。
步骤107：基于所述待修剪的存储区域，从所述目标存储块的一组编码中，确定目标编码；其中，所述目标存储块的一组编码中每一编码对应于所述目标存储块中的至少一个待修剪的存储区域；
在一种可能的实施方式中，基于所述待修剪的存储区域，从所述目标存储块的一组编码中，确定目标编码，可以是无论目标存储块是否发生损坏，均根据待修剪的存储区域，从所述目标存储块的一组编码中，确定与所述待修剪的存储区域相对应的编码。例如，在确定待修剪的存储区域为Region<5:4>的情况下，将Region<5:4>对应的编码01确定为目标编码。
步骤109：在所述目标存储块的容量配置参数包括所述目标存储块的目标容量的情况下，从所述目标存储块的一组编码中，确定与所述目标存储块的容量配置参数对应的多个编码；
可以理解的是，在目标存储块的存储区域未发生损坏的情况下，可直接根据目标存储块的目标容量，和目标存储块未发生损坏时的容量，从所述目标存储块的一组编码中，确定与所述目标存储块的容量配置参数对应的多个编码。例如，目标存储块bank8的容量可以是1Gb，包括Region<5:0>6个区域，在目标容量为(2/3)Gb，bank8未发生损坏的情况下，从00、01、10和11一组编码中，将编码01、10和11，确定与目标存储块的目标容量对应的多个编码。
步骤111：从所述与所述目标存储块的容量配置参数对应的多个编码中，随机选择一个编码作为所述目标编码；所述目标编码对应所述目标存储块中待修剪的存储区域；
在一种可能的实施方式中，由于所述与所述目标存储块的容量配置参数对应的多个编码中的每一编码对应的待修剪的存储区域的容量是相同的，且目标存储块未发生损坏，因此，与所述目标存储块的容量配置参数对应的多个编码中的任意一个编码均可作为目标编码。
步骤113：基于所述目标编码，确定所述目标存储块中待修剪的存储区域的行地址；
这里，目标存储块中待修剪的存储区域的行地址可以是16位的行地址Ra<15:0>，其中，Ra<15>、Ra<14>、Ra<13>表示地址的高3位元地址。
可以理解的是，根据目标编码可以确定待修剪的存储区域，根据待修剪的存储区域可以确定待修剪的存储区域的行地址。
在一些可能的实施方式中，目标存储块中不同待修剪的存储区域对应的行地址是不同的，例如，对于容量为1Gb、包括Region<5:0>6个区域的目标存储块bank8，待修剪的存储区域Region<4>和Region<5>所对应的存储地址是不同的，其中，Region<4>的行地址的高三位元地址为100，Region<5>的行地址的高三位元地址为101。
步骤115：基于所述目标编码和所述待修剪的存储区域的行地址，生成用于选中所述目标存储块中待修剪的存储区域的区域选择信号；
在一些可能的实施方式中，基于所述目标编码和所述待修剪的存储区域的行地址，生成用于选中所述目标存储块中待修剪的存储区域的区域选择信号，可以是将目标编码和待修剪的存储区域的行地址输入与非门组成的逻辑电路，逻辑门电路输出用于选中所述目标存储块中待修剪的存储区域的区域选择信号。
步骤117：基于所述区域选择信号，对所述待修剪的存储区域进行修剪，以实现对所述目标存储块的容量进行配置。
本申请实施例中，在目标存储块的容量配置参数包括目标存储块中待修剪的存储区域，或所述目标存储块中可利用的存储区域的情况下，可以根据目标存储块中待修剪的存储区域或所述目标存储块中可利用的存储区域来确定待修剪的存储区域，并将待修剪的存储区域对应的编码确定为目标编码；在目标存储块的容量配置参数包括目标存储块的目标容量的情况下，确定目标存储块的目标容量对应的多个编码，可以将多个编码中的任一编码作为目标编码。如此，由于容量配置参数是根据目标存储块的实际情况所确定的，因此，所确定的目标编码是根据目标存储块的实际情况所确定的待修剪的存储区域，如此，所确定的目标编码更符合实际容量配置的实际需求。同时，由于同时根据目标编码和待修剪存储区域的行地址来生成区域选择信号，所确定的区域选择信号能够较为准确地实现对应目标存储块中的待修剪的存储区域的修剪。
本申请实施例提供了又一种半导体存储器上存储块的容量配置方法，所述方法包括以下步骤：
步骤201：确定所述存储器上的待配置的目标存储块；
步骤203：确定所述目标存储块的容量配置参数，所述容量配置参数用于表征所述目标存储块的待配置容量；
步骤205：基于所述目标存储块的容量配置参数，从所述目标存储块的一组编码中，确定目标编码；所述目标编码对应所述目标存储块中待修剪的存储区域；
步骤207：基于所述目标编码，确定所述目标存储块中待修剪的存储区域；
步骤209：对所述目标编码与对应所述待修剪的存储区域的行地址进行逻辑处理，得到目标电平；所述待修剪的存储区域的行地址为所述目标存储块的行地址中的高位元地址，所述高位元地址用于区别所述目标存储块中的不同存储区域；
可以理解的是，待修剪的存储区域的行地址中的高位元地址可以是行地址中的高三位元地址或高两位元地址。在一个示例中，对于容量为1Gb、包括Region<5:0>6个区域的目标存储块bank8，待修剪的存储区域Region<4>的行地址的高三位元地址为100，Region<5>的行地址的高三位元地址为101。
在一个示例中，可以将目标编码理解为一种将行地址进行映射的映射因子。
在一种可能的实施方式中，将所述目标编码与对应待修剪的存储区域的行地址进行逻辑处理，得到目标电平，可以是将目标编码与对应待修剪的存储区域的行地址输入与非门组成的译码器，通过译码器对目标编码与对应待修剪的存储区域的行地址进行逻辑处理，得到逻辑处理后的目标电平。
步骤211：将所述目标电平作为所述区域选择信号；
步骤213：基于所述区域选择信号，对所述待修剪的存储区域进行修剪，以实现对所述目标存储块的容量进行配置。
本申请实施例中，通过对所述目标编码与对应待修剪的存储区域的行地址中的高位元地址进行逻辑处理，将逻辑处理后得到目标电平作为区域选择信号，由于得到的目标电平是将待修剪的存储区域对应的编码作为映射因子，对行地址中的高位元地址进行映射所得到的，因此，获取的区域选择信号能够更准确地实现对待修剪的存储区域的修剪。
本申请实施例提供了再一种半导体存储器上存储块的容量配置方法，所述方法包括以下步骤：
步骤301：确定所述存储器上的待配置的目标存储块；
步骤303：确定所述目标存储块的容量配置参数，所述容量配置参数用于表征所述目标存储块的待配置容量；
步骤305：在所述目标存储块的容量配置参数包括所述目标存储块的目标容量的情况下，确定所述目标存储块的最大容量；
可以理解的是，目标存储块的最大容量可以是目标存储块未发生损坏，也未被修剪的情况下的容量。例如，目标存储块的最大容量可以是1Gb。
步骤307：在所述目标容量小于所述最大容量的情况下，基于所述目标容量，从所述目标存储块的一组编码中，确定目标编码；所述目标编码对应所述目标存储块中待修剪的存储区域；
可以理解的是，在对半导体上的目标存储块进行容量配置的过程中，目标容量肯定是小于等于目标存储块的最大容量的，即，仅可能将目标存储块的容量配置的比目标存储块的最大容量小，无法将目标存储块的容量配置的比目标存储块的最大容量还要大。例如，当半导体上的目标存储块的最大容量为1Gb的情况下，目标容量需要小于等于1Gb，不可能大于1Gb。
在一种可能的实施方式中，在所述目标容量小于所述最大容量的情况下，基于所述目标容量，从所述目标存储块的一组编码中，确定目标编码，可以是在目标存储块的目标容量小于目标存储块的最大容量的情况下，根据最大容量与目标容量之间的差值，确定待修剪的存储区域的容量；然后，确定目标存储块是否存在损坏区域，在确定目标存储块存在损坏区域的情况下，确定损坏区域和损坏区域的容量，根据待修剪的存储区域的容量、损坏区域和损坏区域的容量，确定待修剪的存储区域；最后，从目标存储块的一组编码中，确定待修剪的存储区域对应的编码为目标编码。
在另一种可能的实施方式中，在所述目标容量小于所述最大容量的情况下，基于所述目标容量，从所述目标存储块的一组编码中，确定目标编码，可以是在目标存储块的目标容量小于目标存储块的最大容量的情况下，根据最大容量与目标容量之间的差值，确定待修剪的存储区域的容量；然后，确定目标存储块是否存在损坏区域，在确定目标存储块不存在损坏区域的情况下，将待修剪的存储区域的容量大小相同的任一存储区域确定为待修剪的存储区域；最后，从目标存储块的一组编码中，确定待修剪的存储区域对应的编码为目标编码。
步骤309：基于所述目标编码，生成用于选中所述目标存储块中待修剪的存储区域的区域选择信号；
步骤311：基于所述区域选择信号，对所述待修剪的存储区域进行修剪，以实现对所述目标存储块的容量进行配置。
本申请实施例中，明确了在目标存储块目标容量小于最大容量的情况下，才基于目标容量，从目标存储块的一组编码中，确定目标编码，如此，可以实现对半导体存储器上的存储块的容量合理配置。
本申请实施例提供了另一种半导体存储器上存储块的容量配置方法，所述方法包括以下步骤：
步骤401：确定所述存储器上的待配置的目标存储块；所述目标存储块包括至少两个逻辑存储区域，每一所述逻辑存储区域包括连续的至少两个物理存储区域；所述目标存储块中待修剪的存储区域包括连续的至少两个待修剪的物理存储区域；
在一个可能的实施方式中，目标存储块的容量是1G，目标存储块可以包括Region<5:0>6个区域，其中，Region<1:0>可以是逻辑存储区域1；Region<3:2>可以是逻辑存储区域2；Region<1:0>可以是逻辑存储区域3，即，目标存储块包含3个逻辑存储区域。Region<0>至Region<5>可以分别是物理存储区域1至物理存储区域6，逻辑存储区域1可以包括连续的Region<0>和Region<1>；逻辑存储区域2可以包括连续的Region<2>和Region<3>；逻辑存储区域3可以包括连续的Region<4>和Region<5>。可以看出，每一逻辑存储区包括两个连续的物理存储区域。
步骤403：确定所述目标存储块的容量配置参数，所述容量配置参数用于表征所述目标存储块的待配置容量；
步骤405：在所述目标存储块的容量配置参数包括所述目标存储块中待修剪的物理存储区域的情况下，基于所述目标存储块中连续的所述至少两个待修剪的物理存储区域，在所述目标存储块所包括的至少两个逻辑存储区域中，确定待修剪的逻辑存储区域；
可以理解的是，本申请是以逻辑存储区域为单位进行修剪的，即，只要逻辑存储区中的任一物理存储区域发生损坏，则需要将物理存储区域所在的逻辑存储区域同时修剪掉。例如，对于逻辑存储区域Region<1:0>，其中，物理存储单元Region<1>发生损坏，则需要将Region<1>所在的逻辑存储区域Region<1:0>修剪掉。
在一些可能的实施方式中，在所述目标存储块的容量配置参数包括所述目标存储块中待修剪的物理存储区域的情况下，基于所述目标存储块中待修剪的物理存储区域，在所述目标存储块所包括的至少两个逻辑存储区域中，确定待修剪的逻辑存储区域，可以是在所述目标存储块的容量配置参数包括所述目标存储块中待修剪的物理存储区域的情况下，将目标存储块所包括的至少两个逻辑存储区域中，包含待修剪的物理存储区域的逻辑存储区域，确定为待修剪的逻辑存储区域。
步骤407：基于所述待修剪的逻辑存储区域，从所述目标存储块的一组编码中，确定目标编码；所述目标编码对应所述目标存储块中待修剪的存储区域；
可以理解的是，待修剪的逻辑存储区域可以是待修剪的存储区域的一种实现方式。
步骤409：基于所述目标编码，生成用于选中所述目标存储块中待修剪的存储区域的区域选择信号；
步骤411：基于所述区域选择信号，对所述待修剪的存储区域进行修剪，以实现对所述目标存储块的容量进行配置。
本申请实施例中，将目标存储块的修剪的最小单位确定为逻辑存储区域，对于逻辑存储区域下一级的物理存储区域发生损坏的情况，则需要将物理存储区域所在的逻辑存储区域进行修剪，如此，可以减小对损坏存储区域漏修剪的可能性。
本申请实施例提供了其它一种半导体存储器上存储块的容量配置方法，所述方法包括以下步骤：
步骤501：确定所述存储器上的待配置的目标存储块；所述目标存储块包括至少两个逻辑存储区域，每一所述逻辑存储区域包括连续的至少两个物理存储区域；
步骤503：确定所述目标存储块的容量配置参数，所述容量配置参数用于表征所述目标存储块的待配置容量；所述目标存储块的容量配置参数包括所述目标存储块的目标容量；
步骤505：确定所述目标存储块中单个所述物理存储区域的容量；
可以理解的是，单个物理存储区域的容量等于存储块的总容量与物理存储区域的个数的比值。例如，目标存储块的总容量为1Gb，物理存储区域的个数为6个，则单个物理存储区域的容量为(1/6)Gb。
步骤507：确定单个所述逻辑存储区域所包括的连续的物理存储区域的数量；
在一个示例中，单个逻辑存储区域所包括的连续的物理存储区域的数量可以是2，也可以是大于2的其它整数。
在一种可能的实施方式中，单个所述逻辑存储区域所包括的连续的物理存储区域的数量是根据目标存储块的一组编码中每一编码的位数和目标存储块中所包括的物理存储器的数量所确定的。
步骤509：基于单个所述逻辑存储区域所包括的连续的物理存储区域的数量和单个物理存储区域的容量，确定单个所述逻辑存储区域的容量。
在一些可能的实施方式中，基于单个所述逻辑存储区域所包括的连续的物理存储区域的数量和单个物理存储区域的容量，确定单个所述逻辑存储区域的容量，可以是将单个所述逻辑存储区域所包括的连续的物理存储区域的数量与单个物理存储区域的容量的乘积，确定为单个逻辑存储区域的容量。例如，在单个所述逻辑存储区域所包括的连续的物理存储区域的数量为2，单个物理存储区域的容量为(1/3)Gb的情况下，单个逻辑存储区域的容量为(2/3)Gb。
步骤511：确定所述目标存储块的最大容量；
可以理解的是，目标存储块的最大容量可以是目标存储块未发生损坏或未被修剪的情况下的容量。确定目标存储块的最大容量的方式可以是从半导体存储器的出厂检测数据中所获取的。
在一种可能的实施方式中，对于最大容量为1Gb、包括Region<5:0>6个物理存储区域的目标存储块bank8，其中，将每两个连续的物理存储区域确定为一个逻辑存储区域，则形成Region<1:0>逻辑存储区域1、Region<3:2>逻辑存储区域2和Region<5:4>逻辑存储区域3，如此，可以看出，物理存储区域的容量为(1/6)Gb，逻辑存储区域的容量为(1/3)Gb。
步骤513：基于单个所述逻辑存储区域的容量和所述目标存储块的最大容量，确定在所述目标存储块上的可配置容量；所述单个所述逻辑存储区域的容量包括单个所述逻辑存储区域所包括的各物理存储区域的容量之和；
在一个实施例中，若逻辑存储区域包含两个物理存储区域，每一物理存储区域的容量是(1/6)Gb，则逻辑存储区域的容量为(1/3)Gb。
对于基于单个所述逻辑存储区域的容量和所述目标存储块的最大容量，确定在所述目标存储块上的可配置容量的实现方式，示例性地，可以是将目标存储块的最大容量与整数倍的逻辑存储区域的容量之差，确定为目标存储块上的可配置容量。例如，若目标存储块的最大容量为1Gb，逻辑存储区域的容量为(1/3)Gb，则目标存储块的可配置容量分别为(1/3)Gb、(2/3)Gb、1Gb，均是(1/3)Gb的整数倍。
步骤515：基于所述可配置容量和所述目标容量确定待配置的实际容量；
在一种可能的实施方式中，基于所述可配置容量和所述目标容量确定待配置的实际容量，可以是将可配置容量和目标容量进行比较，将与目标容量容量最接近小于目标容量的可配置容量，确定为待配置的实际容量。
可以理解的是，在目标存储块的最大容量为1Gb，逻辑存储区域的容量为(1/3)Gb、目标容量为(5/6)Gb的情况下，可配置容量可以至少包括(1/3)Gb、(2/3)Gb；由于(2/3)Gb是与(5/6)Gb最接近的可配置容量((5/6)Gb并不是逻辑存储区域的容量的整数倍)，因此，可以确定待配置的实际容量是(2/3)Gb。
步骤517：在所述实际容量与所述目标容量不一致的情况下，基于所述实际容量，从所述目标存储块的一组编码中，确定目标编码；所述目标编码对应所述目标存储块中待修剪的存储区域；
可以理解的是，由于可配置容量是实际能够实施或得到的容量，因此，在实际容量与目标容量不一致的情况下，能够根据实际容量从目标存储块的一组编码中，确定目标编码。
步骤519：基于所述目标编码，生成用于选中所述目标存储块中待修剪的存储区域的区域选择信号；
步骤521：基于所述区域选择信号，对所述待修剪的存储区域进行修剪，以实现对所述目标存储块的容量进行配置。
本申请实施例中，可以根据单个物理存储区域的容量和逻辑存储区域所包括的连续的物理存储区域的数量，确定单个逻辑存储区域的容量；根据单个逻辑存储区域的容量和目标存储块的最大容量，可以确定目标存储块上的可配置容量；根据目标存储块的可配置容量和目标容量，可以确定待配置的实际容量，在实际容量与所述目标容量不一致的情况下，基于实际容量确定目标编码。
本申请实施例提供了另一种半导体存储器上存储块的容量配置方法，所述方法包括以下步骤：
步骤601：确定所述存储器上的待配置的目标存储块；所述目标存储块包括至少两个逻辑存储区域，每一所述逻辑存储区域包括连续的至少两个物理存储区域；
步骤603：确定所述目标存储块的容量配置参数，所述容量配置参数用于表征所述目标存储块的待配置容量；所述目标存储块的容量配置参数包括所述目标存储块的目标容量；
步骤605：确定所述目标存储块中单个物理存储区域的容量；
步骤607：确定所述目标存储块的一组编码中每一所述编码所包括的位数；
可以理解的是，目标存储块的一组编码中每一所述编码所包括的位数是根据目标存储块所包含的逻辑存储区域的个数所确定的。例如，若目标存储块的一组编码中每一所述编码所包括的位数为2，则逻辑存储区域的个数不能大于2的二次方。
步骤609：基于所述目标存储块中所包括的物理存储区域的数量和每一所述编码所包括的位数，确定单个所述逻辑存储区域所包括的所述物理存储区域的数量；
在一些可能的实施方式中，基于所述存储块中所包括的物理存储区域的数量和每一所述编码所包括的位数，确定单个所述逻辑存储区域所包括的物理存储区域的数量，可以是根据每一所述编码所包括的位数确定所述目标存储块的一组编码所能区分的最大逻辑存储区域的个数；根据所确定的最大逻辑存储区域的个数和物理存储区域的数量，确定单个所述逻辑存储区域所包括的连续的物理存储区域的数量。
在一个示例中，根据所确定的最大逻辑存储区域的个数和物理存储区域的数量，确定单个所述逻辑存储区域所包括的连续的物理存储区域的数量，可以是在最大逻辑存储区域的个数大于等于物理存储区域的数量的情况下，确定单个所述逻辑存储区域所包括的连续的物理存储区域的数量为1；在最大逻辑存储区域的个数小于物理存储区域的数量，但2倍的最大逻辑存储区域的个数大于物理存储区域的数量的情况下，确定单个所述逻辑存储区域所包括的连续的物理存储区域的数量为2。
以目标存储块的一组编码的每一编码的位数为2位，物理存储区域的个数为6为例进行说明，可以确定在目标存储块的一组编码的每一编码的位数为2位时所确定的最大逻辑区域的个数为4，显然，最大逻辑区域的个数4小于物理存储区域的个数6，但2倍的最大逻辑存储区域的个数为8大于物理存储区域的个数6，因此，可以确定单个所述逻辑存储区域所包括的连续的物理存储区域的数量为2。
以目标存储块的一组编码的每一编码的位数为3位，物理存储区域的个数为6为例进行说明，可以确定在目标存储块的一组编码的每一编码的位数为3位时所确定的最大逻辑区域的个数为8，显然，最大逻辑区域的个数8大于物理存储区域的个数6，因此，可以确定单个所述逻辑存储区域所包括的连续的物理存储区域的数量为1。
步骤611：基于单个所述逻辑存储区域所包括的连续的物理存储区域的数量和单个物理存储区域的容量，确定单个所述逻辑存储区域的容量。
在一种可能的实施方式中，基于单个所述逻辑存储区域所包括的连续的物理存储区域的数量和单个物理存储区域的容量，确定单个所述逻辑存储区域的容量，可以是将逻辑存储区域包括的连续的物理存储区域的数量与单个物理存储区域的容量的乘积，确定为单个所述逻辑存储区域的容量。例如，在逻辑存储区域包括的连续的物理存储区域的数量2、单个物理存储区域的容量为(1/6)Gb的情况下，可以确定单个所述逻辑存储区域的容量为(1/3)Gb。
步骤613：确定所述目标存储块的最大容量；
步骤615：基于单个所述逻辑存储区域的容量和所述目标存储块的最大容量，确定在所述目标存储块上的可配置容量；所述单个所述逻辑存储区域的容量包括单个所述逻辑存储区域所包括的各物理存储区域的容量之和；
步骤617：基于所述可配置容量和所述目标容量确定待配置的实际容量；
步骤619：在所述实际容量与所述目标容量不一致的情况下，基于所述实际容量，从所述目标存储块的一组编码中，确定目标编码；所述目标编码对应所述目标存储块中待修剪的存储区域；
步骤621：基于所述目标编码，生成用于选中所述目标存储块中待修剪的存储区域的区域选择信号；
步骤623：基于所述区域选择信号，对所述待修剪的存储区域进行修剪，以实现对所述目标存储块的容量进行配置。
本申请实施例中，根据目标存储块的一组编码中每一所述编码所包括的位数和目标存储块中所包括的物理存储区域的数量，可以准确确定出单个逻辑存储区域所包括的连续的物理存储区域的数量。
本申请实施例提中，目标存储块的最大容量(未损坏也未被修剪时的容量)是1Gb，可以通过trim实现(2/3)Gb的容量；目标存储块被分成Region<5:0>6个区域，在目标存储块的容量为1G时，Region<5:0>这6个区域都会被用到，在目标存储块的容量为(2/3)G时，则从Region<5:0>6个区域中选取其中的4个区域。对于DRAM的一个颗粒(die)而言，例如，一个颗粒(die)可以包括16个存储块(bank)，一个存储块的容量可以为1Gb(意味着至少包含2^30个存储电容，实际上DRAM中还含有冗余的存储电容，一个存储块的容量为1Gb，其包含的存储电容会大于2^30个)，那么一个完整的颗粒的容量可以达到16Gb，如果一个颗粒因为制造工艺或其他原因，导致一部分存储电容无法工作，那么通过trim可以将这个颗粒的容量配置为12Gb或8Gb或4Gb或2Gb，从而在一部分存储电容无法工作的条件下，尽可能的利用这个DRAM颗粒。
表1
Figure BDA0003158338540000211
参见表1，可以看出：
trim_halfGoodBnk<1:0>＝01时，选取Region<3:0>这4个区域，修剪Region<4，5>，实现(2/3)G；
trim_halfGoodBnk<1:0>＝10时，选取Region<1:0>和Region<5:4>这4个区域，修剪Region<3，2>，实现(2/3)G；
trim_halfGoodBnk<1:0>＝11时，选取Region<5:2>4个区域，修剪Region<1:0>，实现(2/3)G。
图3a为本申请实施例提供的一种全芯片存储区域和地址的结构示意图，如图3a所示，全芯片包括16个存储块，其中，行控制301引出的行控制线的位数为16，左侧分布着存储块4、存储块6、存储块5、存储块7、存储块0、存储块2、存储块1和存储块3；右侧分布着存储块8、存储块10、存储块9、存储块11、存储块12、存储块14、存储块13和存储块15。
图3b为本申请实施例提供的对图3a中的存储块8进行放大后所展现的结构示意图，如图3b所示，存储块8包括Region<0>至Region<5>6个物理区域，其中，通过行地址Ra<15：0>中的Ra<15>、Ra<14>和Ra<13>来对Region<0>至Region<5>6个区域进行编码，可以看出，Region<0>对应的编码为000；Region<1>对应的编码为001；Region<2>对应的编码为010；Region<3>对应的编码为011；Region<4>对应的编码为100；Region<5>对应的编码为101。
图3c为本申请实施例提供的对存储块8进行修剪后的结构示意图，如图3c所示，为了将存储块8的容量从1Gb改变为(2/3)Gb，其中，存储块8的连续两个物理存储区域Region<4>和Region<5>被修剪掉了，当然，Region<4>和Region<5>可以是已经损坏的物理存储区域，也可以是在Region<0>至Region<5>中每一物理存储区域均未损坏的情况下，随机选取的任意连续的两个物理存储区域。
本申请实施例中，基于目标编码生成用于选中所述目标存储块中待修剪的存储区域的区域选择信号的实现过程中，需要对目标编码进行译码。其中，定义了Ra1514<0>、Ra1514<1>和Ra1514<2>三位区域选择信号；Ra1514<0>、Ra1514<1>和Ra1514<2>与各存储区域的关系可以参见表2。
表2
Figure BDA0003158338540000221
表2中，Ra1514<0>表示两个区域Region<0，1>；Ra1514<1>表示两个区域Region<2，3>；Ra1514<2>表示两个区域Region<4，5>。
为了得到区域选择信号Ra1514<0>、Ra1514<1>和Ra1514<2>，可以通过逻辑电路对目标编码和存储块8的高两位元地址(Ra<15>、Ra<14>)进行处理逻辑处理得到。
在得到区域选择信号Ra1514<0>、Ra1514<1>和Ra1514<2>之前，可以先确定一些中间信号，例如，对目标编码进行逻辑非运算后得到的信号、以及对Ra<15：14>进行逻辑非运算后得到的信号等。
图3d为本申请实施例提供的一种对目标编码进行逻辑非运算的逻辑电路图，如图3d所示，DensityTrim<1：0>表示目标编码，对DensityTrim<1：0>进行逻辑非运算后，可以得到DensityTrimB<1：0>。
图3e为本申请实施例提供的一种对高两位元地址进行逻辑非运算的逻辑电路图，如图3e所示，Ra<15：14>为高两位元地址，对Ra<15：14>进行逻辑非运算后，可以得到RaB<15：14>。
图3f为本申请实施例提供的一种对DensityTrim<0>和DensityTrim<1>进行逻辑运算的逻辑电路图，如图3f所示，对DensityTrim<0>和DensityTrim<1>进行逻辑与非运算后，可以得到S11N，对S11N再进行逻辑非运算后可以得到S11。
图3g为本申请实施例提供的对DensityTrimB<0>和DensityTrimB<1>进行逻辑运算的逻辑电路图，如图3g所示，对DensityTrimB<0>和DensityTrimB<1>进行逻辑与非运算后，可以得到S00N，对S00N再进行逻辑非运算后可以得到S00。
图3h为本申请实施例提供的通过目标编码和高两位元地址得到区域选择信号Ra1514<0>的逻辑电路图，如图3h所示，对RaB<15>、RaB<14>和S11N进行逻辑与非运算后，再进行逻辑非运算可以得到Ra1514<0>。
图3i为本申请实施例提供的通过目标编码和高两位元地址得到区域选择信号Ra1514<1>的逻辑电路图，如图3i所示，对RaB<15>、RaB<14>和S11进行逻辑与非运算，得到第一逻辑结果；再对RaB<15>、Ra<14>和DensityTrimB<1>进行逻辑与非运算，得到第二逻辑结果；最后，对第一逻辑结果和第二逻辑结果进行逻辑与非运算得到Ra1514<1>。
图3j为本申请实施例提供的通过目标编码和高两位元地址得到区域选择信号Ra1514<2>的逻辑电路图，如图3j所示，对Ra<15>、RaB<14>和S00进行逻辑与非运算，得到第三逻辑结果；再对RaB<15>、Ra<14>和DensityTrim<1>进行逻辑与非运算，得到第四逻辑结果；最后，对第三逻辑结果和第四逻辑结果进行逻辑与非运算得到Ra1514<2>。
本申请实施例中，对目标存储块的容量配置的选择方案存在多种，可参见下表3。
表3
Density<1:0>
00(1G) Ra1514<0> Ra1514<1> Ra1514<2>
01((2/3)G) Ra1514<0> Ra1514<2> Ra1514<2>＝0
10((2/3)G) Ra1514<0> Ra1514<1>＝0 Ra1514<2>
11((2/3)G) Ra1514<0>＝0 Ra1514<1> Ra1514<2>
表3中，对于不同的容量通过Density<1:0>表示，Density<1:0>为00，代表目标存储块的容量为1G，且Ra1514<0>至Ra1514<2>均为1代表Region<0>至Region<5>均为1(Ra1514<0>代表Region<0，1>，由于Ra1514<0>代表Region<0，1>，Ra1514<1>代表Region<2，3>，Ra1514<2>代表Region<4，5>，)即可用；
Density<1:0>为01，代表bank的容量为(2/3)G，且Ra1514<0>和Ra1514<1>为1，Ra1514<2>为0，代表Region<0>至Region<3>均为1(可用)，Region<4>和Region<5>为0(不可用)，(Ra1514<0>代表Region<0，1>，由于Ra1514<0>代表Region<0，1>，Ra1514<1>代表Region<2，3>，Ra1514<2>代表Region<4，5>)；
Density<1:0>为10，代表bank的容量为(2/3)G，且Ra1514<0>和Ra1514<2>为1，Ra1514<1>为0，代表Region<0>、Region<1>、Region<4>和Region<5>均为1(可用)，Region<2>和Region<3>为0(不可用)，(Ra1514<0>代表Region<0，1>，由于Ra1514<0>代表Region<0，1>，Ra1514<1>代表Region<2，3>，Ra1514<2>代表Region<4，5>)。
Density<1:0>为11，代表bank的容量为(2/3)G，且Ra1514<0>为0，Ra1514<1>和Ra1514<2>为0，代表Region<0>、Region<1>为0(不可用)、Region<2>至Region<5>均为1(可用)，(Ra1514<0>代表Region<0，1>由于Ra1514<0>代表Region<0，1>，Ra1514<1>代表Region<2，3>，Ra1514<2>代表Region<4，5>)。
图4为本申请实施例提供的一种适用于对半导体存储器上存储块的容量进行配置的系统结构图，如图4所示，所述系统结构包括读写系统401、控制单元402、译码单元403和存储块404，其中，读写系统401发出的行地址线Ra<15：0>中的Ra<12：0>直接与存储块404连接，Ra<15：13>连接控制单元402，控制单元402将Ra<15：13>与生成的DensityTrim<1:0>输入给译码单元403，译码单元403与存储块404连接，译码单元403对Ra<15：13>与DensityTrim<1:0>进行逻辑运算得到区域选择信号，并将得到的区域选择新信号传递给存储块404，存储块404根据区域选择信号修剪对应的待修剪区域，实现对存储块容量的配置。
可以理解的是，译码单元403可以通过图3h至图3j所组成的电路实现，可以参见上面的描述。
本申请实施例中，Ra1514<2：0>不同的编码状态对应存储块404不同的区域，例如，Ra1514<2：0>＝100对应的区域为Region<0，1>。
除此之外，本申请实施例还提供一种半导体存储器，所述半导体存储器支持上述实施例提供的半导体存储器上存储块的容量配置方法。图5为本申请实施例提供的一种半导体存储器的结构示意图，如图5所示，所述半导体存储器包括：
目标存储块501，包括至少两个存储区域；
地址处理单元502，用于输出所述目标存储块501的地址；所述地址处理单元502的输出端连接所述目标存储块501；
编码获取单元503，用于接收目标编码，所述目标编码对应于所述目标存储块501中的至少一个待修剪的存储区域；
区域选择信号生成单元504，用于基于所述目标编码，生成用于选中所述目标存储块501中待修剪的存储区域的区域选择信号；所述区域选择信号生成单元503的输出端连接修剪单元505的输入端；
所述修剪单元505，用于基于所述区域选择信号，对所述待修剪的存储区域进行修剪，以实现对所述目标存储块501的容量进行配置；所述修剪单元505的输出端连接所述目标存储块501。
在一些实施例中，所述半导体存储器还包括：控制单元，用于确定所述半导体存储器上的待配置的目标存储块501；确定所述目标存储块501的容量配置参数，所述容量配置参数用于表征所述目标存储块501的待配置容量；基于所述目标存储块501的容量配置参数，从所述目标存储块501的一组编码中，确定所述目标编码；所述目标编码对应所述目标存储块501中待修剪的存储区域；所述控制单元的输出端连接所述编码获取单元。
在一些实施例中，所述地址处理单元502包括：行地址处理单元，用于输出所述目标存储块501的行地址；所述行地址处理单元的输出端连接所述区域选择信号生成单元的输入端和所述目标存储块501；列地址处理单元，用于输出所述目标存储块501的列地址；所述列地址处理单元的输出端连接所述目标存储块501；块地址处理单元，用于输出所述目标存储块501的块地址；所述块地址处理单元的输出端连接所述目标存储块501；所述区域选择信号生成单元503，用于将所述目标编码作与对应的待修剪的存储区域的行地址进行逻辑处理，得到目标电平；将所述目标电平作为所述区域选择信号。
在一些实施例中，所述行地址处理单元中高位元地址的输出端连接所述区域选择信号生成单元的输入端；所述高位元地址用于区别所述目标存储块501中的不同的存储区域。
在一些实施例中，所述区域选择信号生成单元503包括：与非门和非门组成的逻辑门电路；所述逻辑门电路的输入端包括所述目标编码对应的信号线和所述待修剪的存储区域的行地址对应的信号线；所述逻辑门电路，用于对所述目标编码与对应的待修剪的存储区域的行地址进行逻辑处理，得到目标电平；将所述目标电平作为所述区域选择信号。
在一些实施例中，所述区域选择信号生成单元503，包括译码器；所述译码器的输入端为所述目标编码对应的信号线；所述译码器输出的每一电平在有效的情况下为区域选择信号，所述译码器的每一输出端分别连接所述修剪单元的输入端。
本申请实施例提供的半导体存储器与上述实施例提供的半导体存储器上存储块的容量配置方法类似，对于本申请实施例未详尽披露的技术特征，请参照上述实施例进行理解，这里，不再赘述。
本申请实施例提供一种半导体存储器，由于所述半导体存储器对于不同待配置的目标存储块的容量配置参数可以是不同的，基于不同的容量配置参数所确定的目标编码也可以不同，进而基于不同的目标编码所生成的区域选择信号也不同。如此，通过不同的区域选择信号，可以实现对不同待配置的目标存储块的不同待修剪的存储区域进行修剪；进而，能够灵活选取待修剪的存储区域，提升对半导体存储器上存储块的容量配置的有效利用率。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过非目标的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。
本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (18)

1.一种半导体存储器上存储块的容量配置方法，其特征在于，所述方法包括：
确定所述存储器上的待配置的目标存储块；
确定所述目标存储块的容量配置参数，所述容量配置参数用于表征所述目标存储块的待配置容量；
基于所述目标存储块的容量配置参数，从所述目标存储块的一组编码中，确定目标编码；所述目标编码对应所述目标存储块中待修剪的存储区域；
基于所述目标编码，生成用于选中所述目标存储块中待修剪的存储区域的区域选择信号；
基于所述区域选择信号，对所述待修剪的存储区域进行修剪，以实现对所述目标存储块的容量进行配置。
2.根据权利要求1所述的方法，其特征在于，所述目标存储块的容量配置参数包括以下至少之一：
所述目标存储块的目标容量，所述目标存储块中待修剪的存储区域，所述目标存储块中可利用的存储区域。
3.根据权利要求2所述的方法，其特征在于，在所述目标存储块的容量配置参数包括：所述目标存储块中待修剪的存储区域，或所述目标存储块中可利用的存储区域的情况下，
所述基于所述目标存储块的容量配置参数，从所述目标存储块的一组编码中，确定目标编码，包括：
基于所述待修剪的存储区域或所述可利用的存储区域，确定所述待修剪的存储区域；
基于所述待修剪的存储区域，从所述目标存储块的一组编码中，确定所述目标编码；其中，所述目标存储块的一组编码中每一编码对应于所述目标存储块中的至少一个待修剪的存储区域。
4.根据权利要求2所述的方法，其特征在于，在所述目标存储块的容量配置参数包括所述目标存储块的目标容量的情况下，所述基于所述目标存储块的容量配置参数，从所述目标存储块的一组编码中，确定目标编码，包括：
从所述目标存储块的一组编码中，确定与所述目标存储块的容量配置参数对应的多个编码；
从所述与所述目标存储块的容量配置参数对应的多个编码中，随机选择一个编码作为所述目标编码。
5.根据权利要求1至4任一项所述的方法，其特征在于，所述基于所述目标编码，生成用于选中所述目标存储块中待修剪的存储区域的区域选择信号，包括：
基于所述目标编码，确定所述目标存储块中待修剪的存储区域的行地址；
基于所述目标编码和所述待修剪的存储区域的行地址，生成用于选中所述目标存储块中待修剪的存储区域的区域选择信号。
6.根据权利要求5所述的方法，其特征在于，所述基于所述目标编码和所述待修剪的存储区域的行地址，生成用于选中所述目标存储块中待修剪的存储区域的区域选择信号，包括：
对所述目标编码与对应所述待修剪的存储区域的行地址进行逻辑处理，得到目标电平；
将所述目标电平作为所述区域选择信号。
7.根据权利要求6所述的方法，其特征在于，所述待修剪的存储区域的行地址为所述待修剪的存储区域的行地址中的高位元地址，所述高位元地址用于区别所述目标存储块中的不同存储区域。
8.根据权利要求4至7任一项所述的方法，其特征在于，在所述目标存储块的容量配置参数包括所述目标存储块的目标容量的情况下，
所述基于所述目标存储块的容量配置参数，从所述目标存储块的一组编码中，确定目标编码，包括：
确定所述目标存储块的最大容量；
在所述目标容量小于所述最大容量的情况下，基于所述目标容量，从所述目标存储块的一组编码中，确定所述目标编码。
9.根据权利要求5至7任一项所述的方法，其特征在于，所述目标存储块包括至少两个逻辑存储区域，每一所述逻辑存储区域包括连续的至少两个物理存储区域；所述目标存储块中待修剪的存储区域包括连续的至少两个待修剪的物理存储区域；
在所述目标存储块的容量配置参数包括所述目标存储块中待修剪的物理存储区域的情况下，
所述基于所述目标存储块的容量配置参数，从所述目标存储块的一组编码中，确定目标编码，包括：
基于所述目标存储块中连续的所述至少两个待修剪的物理存储区域，在所述目标存储块所包括的至少两个逻辑存储区域中，确定待修剪的逻辑存储区域；
基于所述待修剪的逻辑存储区域，从所述目标存储块的一组编码中，确定所述目标编码。
10.根据权利要求1至7任一项所述的方法，其特征在于，所述目标存储块的容量配置参数包括所述目标存储块的目标容量；所述目标存储块包括至少两个逻辑存储区域，每一所述逻辑存储区域包括连续的至少两个物理存储区域；
所述基于所述目标存储块的容量配置参数，从所述目标存储块的一组编码中，确定目标编码，包括：
确定单个所述逻辑存储区域的容量和所述目标存储块的最大容量；
基于单个所述逻辑存储区域的容量和所述目标存储块的最大容量，确定在所述目标存储块上的可配置容量；所述单个所述逻辑存储区域的容量包括单个所述逻辑存储区域所包括的各物理存储区域的容量之和；
基于所述可配置容量和所述目标容量确定待配置的实际容量；
在所述实际容量与所述目标容量不一致的情况下，基于所述实际容量，从所述目标存储块的一组编码中，确定所述目标编码。
11.根据权利要求10所述的方法，其特征在于，所述方法还包括：
确定所述目标存储块中单个物理存储区域的容量；
确定单个所述逻辑存储区域所包括的连续的物理存储区域的数量；
基于单个所述逻辑存储区域所包括的连续的物理存储区域的数量和单个所述物理存储区域的容量，确定单个所述逻辑存储区域的容量。
12.根据权利要求11所述的方法，其特征在于，所述确定单个所述逻辑存储区域所包括的连续的物理存储区域的数量，包括：
确定所述目标存储块的一组编码中每一所述编码所包括的位数；
基于所述目标存储块中所包括的所述物理存储区域的数量和每一所述编码所包括的位数，确定单个所述逻辑存储区域所包括的所述物理存储区域的数量。
13.一种半导体存储器，其特征在于，
目标存储块，包括至少两个存储区域；
地址处理单元，用于输出所述目标存储块的地址；所述地址处理单元的输出端连接所述目标存储块；
编码获取单元，用于接收目标编码，所述目标编码对应所述目标存储块中的至少一个待修剪的存储区域；
区域选择信号生成单元，用于基于所述目标编码，生成用于选中所述目标存储块中待修剪的存储区域的区域选择信号；所述区域选择信号生成单元的输出端连接修剪单元的输入端；
所述修剪单元，用于基于所述区域选择信号，对所述待修剪的存储区域进行修剪，以实现对所述目标存储块的容量进行配置；所述修剪单元的输出端连接所述目标存储块。
14.根据权利要求13所述的半导体存储器，其特征在于，还包括：
控制单元，用于确定所述半导体存储器上的待配置的目标存储块；确定所述目标存储块的容量配置参数，所述容量配置参数用于表征所述目标存储块的待配置容量；基于所述目标存储块的容量配置参数，从所述目标存储块的一组编码中，确定所述目标编码；所述目标编码对应所述目标存储块中待修剪的存储区域；
所述控制单元的输出端连接所述编码获取单元。
15.根据权利要求13或14所述的半导体存储器，其特征在于，所述地址处理单元包括：
行地址处理单元，用于输出所述目标存储块的行地址；所述行地址处理单元的输出端连接所述区域选择信号生成单元的输入端和所述目标存储块；
列地址处理单元，用于输出所述目标存储块的列地址；所述列地址处理单元的输出端连接所述目标存储块；
块地址处理单元，用于输出所述目标存储块的块地址；所述块地址处理单元的输出端连接所述目标存储块；
所述区域选择信号生成单元，用于将所述目标编码与对应的待修剪的存储区域的行地址进行逻辑处理，得到目标电平；将所述目标电平作为所述区域选择信号。
16.根据权利要求15所述的半导体存储器，其特征在于，所述行地址处理单元中高位元地址的输出端连接所述区域选择信号生成单元的输入端；
所述高位元地址用于区别所述目标存储块中的不同的存储区域。
17.根据权利要求15或16所述的半导体存储器，其特征在于，所述区域选择信号生成单元包括：与非门和非门组成的逻辑门电路；
所述逻辑门电路的输入端包括所述目标编码对应的信号线和所述待修剪的存储区域的行地址对应的信号线；
所述逻辑门电路，用于对所述目标编码与对应的待修剪的存储区域的行地址进行逻辑处理，得到所述目标电平；将所述目标电平作为所述区域选择信号。
18.根据权利要求15或16所述的半导体存储器，其特征在于，
所述区域选择信号生成单元，包括译码器；
所述译码器的输入端为所述目标编码对应的信号线；
所述译码器输出的每一电平在有效的情况下为区域选择信号，所述译码器的每一输出端分别连接所述修剪单元的输入端。
CN202110783912.0A 2021-07-02 2021-07-12 一种半导体存储器及其上存储块的容量配置方法 Active CN115620793B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN202110783912.0A CN115620793B (zh) 2021-07-12 一种半导体存储器及其上存储块的容量配置方法
KR1020237009466A KR20230051703A (ko) 2021-07-12 2021-11-02 반도체 메모리 및 반도체 메모리에서 저장 블록의 용량 구성 방법
EP21927042.8A EP4148736A4 (en) 2021-07-12 2021-11-02 SEMICONDUCTOR MEMORY AND CAPACITY CONFIGURATION METHOD FOR STORAGE BLOCK THEREON
PCT/CN2021/128174 WO2023284177A1 (zh) 2021-07-12 2021-11-02 一种半导体存储器及其上存储块的容量配置方法
JP2023516819A JP7470252B2 (ja) 2021-07-12 2021-11-02 半導体メモリ及びそのバンクの容量構成方法
TW111122691A TWI822125B (zh) 2021-07-12 2022-06-17 半導體記憶體及其上儲存塊的容量配置方法
US17/844,205 US11875045B2 (en) 2021-07-02 2022-06-20 Semiconductor memory and method for density configuring of bank of semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110783912.0A CN115620793B (zh) 2021-07-12 一种半导体存储器及其上存储块的容量配置方法

Publications (2)

Publication Number Publication Date
CN115620793A true CN115620793A (zh) 2023-01-17
CN115620793B CN115620793B (zh) 2024-10-22

Family

ID=

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6401177B1 (en) * 1998-04-28 2002-06-04 Nec Corporation Memory system for restructuring a main memory unit in a general-purpose computer
US9158681B1 (en) * 2014-09-02 2015-10-13 Sandisk Technologies Inc. Process and apparatus to reduce declared capacity of a storage device by conditionally trimming
US20170083401A1 (en) * 2015-09-22 2017-03-23 Samsung Electronics Co., Ltd. Semiconductor Memory Devices and Memory Systems Including the Same
US20170277631A1 (en) * 2014-09-22 2017-09-28 Hitachi, Ltd. Storage device, semiconductor memory device, and method for controlling same
US20190278498A1 (en) * 2018-03-08 2019-09-12 Toshiba Memory Corporation Workload-Adaptive Overprovisioning in Solid State Storage Drive Arrays

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6401177B1 (en) * 1998-04-28 2002-06-04 Nec Corporation Memory system for restructuring a main memory unit in a general-purpose computer
US9158681B1 (en) * 2014-09-02 2015-10-13 Sandisk Technologies Inc. Process and apparatus to reduce declared capacity of a storage device by conditionally trimming
US20170277631A1 (en) * 2014-09-22 2017-09-28 Hitachi, Ltd. Storage device, semiconductor memory device, and method for controlling same
US20170083401A1 (en) * 2015-09-22 2017-03-23 Samsung Electronics Co., Ltd. Semiconductor Memory Devices and Memory Systems Including the Same
US20190278498A1 (en) * 2018-03-08 2019-09-12 Toshiba Memory Corporation Workload-Adaptive Overprovisioning in Solid State Storage Drive Arrays

Also Published As

Publication number Publication date
US11875045B2 (en) 2024-01-16
TW202303596A (zh) 2023-01-16
TWI822125B (zh) 2023-11-11
EP4148736A4 (en) 2024-03-27
JP7470252B2 (ja) 2024-04-17
JP2023541644A (ja) 2023-10-03
EP4148736A1 (en) 2023-03-15
KR20230051703A (ko) 2023-04-18
US20230012916A1 (en) 2023-01-19
WO2023284177A1 (zh) 2023-01-19

Similar Documents

Publication Publication Date Title
CN100538883C (zh) 存储器装置
US8867286B2 (en) Repairable multi-layer memory chip stack and method thereof
US10861577B2 (en) Module controllers for memory devices and memory modules including the module controllers
US4456980A (en) Semiconductor memory device
US5854763A (en) Integrated circuit with non-binary decoding and data access
US7304899B2 (en) Integrated semiconductor memory
US10008290B2 (en) Repair control device and semiconductor device including the same
US5179686A (en) Method for automatically detecting the size of a memory by performing a memory warp operation
US7218561B2 (en) Apparatus and method for semiconductor device repair with reduced number of programmable elements
US9230692B2 (en) Apparatuses and methods for mapping memory addresses to redundant memory
US6788597B2 (en) Memory device having programmable column segmentation to increase flexibility in bit repair
KR100272153B1 (ko) 3치기억 반도체기억시스템
CN115620793B (zh) 一种半导体存储器及其上存储块的容量配置方法
CN1208934A (zh) 带有冗余电路的半导体存储器
CN115620793A (zh) 一种半导体存储器及其上存储块的容量配置方法
US6351429B1 (en) Binary to binary-encoded-ternary (BET) decoder using reordered logic
CN103345937B (zh) 一种在比较搜索芯片中支持多种查找模式的优先级编码方法
KR20080063874A (ko) 반도체 메모리 소자
US11803501B2 (en) Routing assignments based on error correction capabilities
US6675319B2 (en) Memory access and data control
TWI762281B (zh) 記憶體控制邏輯及記憶體位址重新導向方法
JP2011134386A (ja) 半導体装置
CN106569906A (zh) 基于稀疏矩阵的编码写入方法及装置
US5337286A (en) Semiconductor memory device
CN115440286A (zh) 存储器控制逻辑及存储器地址重新导向方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant