DE102017113967A1

DE102017113967A1 - Adaptiver betrieb von 3-d-speicher

Info

Publication number: DE102017113967A1
Application number: DE102017113967.2A
Authority: DE
Inventors: Niles Yang; Jiahui Yuan; James Fitzpatrick
Original assignee: SanDisk Technologies LLC
Current assignee: SanDisk Technologies LLC
Priority date: 2016-09-26
Filing date: 2017-06-23
Publication date: 2018-03-29
Also published as: CN107871520B; CN107871520A

Abstract

Ein dreidimensionales nichtflüchtiges Speichersystem umfasst eine Erkennungseinheit, die dafür ausgelegt ist, einen Bitleitungsstrom und/oder eine Spannung für Bitleitungen mehrerer getrennt auswählbarer Teile eines Blocks zu erkennen und die jeweiligen Ergebnisse mit einer Referenz zu vergleichen, und eine Anpassungseinheit, die dafür ausgelegt ist, Betriebsparameter für einen oder mehrere der getrennt auswählbaren Teile in Reaktion auf das Vergleichen der jeweiligen Ergebnisse mit der Referenz einzeln zu modifizieren.

Description

Die vorliegende Patentanmeldung ist eine Teilfortführungsanmeldung der US-Patentanmeldung Nr. 15/190.749, eingereicht am 23. Juni 2016, bei der es sich um eine Fortführung der US-Patentanmeldung Nr. 14/861.951 handelt, eingereicht am 22. September 2015, jetzt US-Patent Nr. 9.401.216 .
HINTERGRUND DER ERFINDUNG
Die vorliegende Patentanmeldung betrifft den Betrieb von umprogrammierbarem nichtflüchtigen Speicher wie etwa Halbleiter-Flash-Speicher, resistivem Speicher, Phasenwechselspeicher und dergleichen.
Für das nichtflüchtige Speichern von Ladungen ausgelegte Festkörperspeicher, insbesondere in Form von EEPROMs und Flash-EEPROMs, die als Karte mit kleinem Formfaktor gepackt sind, sind inzwischen der bevorzugte Speicher in verschiedenen mobilen und tragbaren Vorrichtungen, vor allem in Informationsgeräten und Unterhaltungselektronikgeräten. Anders als RAM (Random Access Memory), bei dem es sich ebenfalls um einen Festkörperspeicher handelt, ist Flash-Speicher nichtflüchtig und hält seine gespeicherten Daten auch nach dem Abschalten der Stromversorgung. Außerdem ist Flash-Speicher anders als ROM (Read-Only Memory) ähnlich wie eine Plattenspeichervorrichtung wiederbeschreibbar.
Ein Flash-EEPROM ähnelt einem EEPROM (Electrically-Erasable and Programmable Read-Only Memory) dahingehend, dass es sich um einen nichtflüchtigen Speicher handelt, der gelöscht werden kann und in dessen Speicherzellen neue Daten geschrieben oder „programmiert” werden können. Beide Speicher nutzen ein schwebendes (unverbundenes) leitfähiges Gate in Feldeffekttransistor-Struktur, das über einer Kanalregion in einem Halbleitersubstrat, zwischen einer Source- und einer Drain-Region, angeordnet ist. Ein Steuergate wird dann über dem Schwebegate bereitgestellt. Die für den Transistor charakteristische Schwellwertspannung wird von der Ladungsmenge gesteuert, die am Schwebegate gehalten wird. Das heißt, für einen gegebenen Ladungspegel am Schwebegate gibt es eine entsprechende Spannung (Schwellwert), die auf das Steuergate anzuwenden ist, bevor der Transistor „eingeschaltet”" wird, um ein Leiten zwischen dessen Source- und dessen Drain-Region zu gestatten. Flash-Speicher wie Flash-EEPROMs machen es möglich, dass ganze Blöcke von Speicherzellen gleichzeitig gelöscht werden können.
Das Schwebegate kann einen Ladungsbereich umfassen und kann daher für einen beliebigen Schwellwertspannungspegel in einem Schwellwertspannungsfenster programmiert werden. Die Größe des Schwellwertspannungsfensters ist durch den minimalen und den maximalen Schwellwertpegel der Vorrichtung begrenzt, die ihrerseits dem Bereich der Ladungen entsprechen, die auf das Schwebegate programmiert werden können. Das Schwellwertfenster hängt im Allgemeinen von den Eigenschaften der Speichervorrichtung, den Betriebsbedingungen und der Historie ab. Jeder einzelne auflösbare Schwellwertspannungspegelbereich im Fenster kann im Prinzip verwendet werden, um einen eindeutigen Speicherzustand der Zelle zu bestimmen.
Nichtflüchtige Speichervorrichtungen werden auch aus Speicherzellen mit einer dielektrischen Schicht zum Speichern oder „Einfangen” von Ladungen gefertigt. Anstelle der weiter oben beschriebenen leitfähigen Schwebegate-Elemente wird eine dielektrische Schicht verwendet. Eine dielektrische ONO-Schicht erstreckt sich über den Kanal zwischen Source- und Drain-Diffusionen. Die Ladung für genau ein Datenbit befindet sich in der dielektrischen Schicht neben der Drain und die Ladung für das andere Datenbit befindet sich in der dielektrischen Schicht neben der Source. Datenspeicher mit mehreren Zuständen werden durch getrenntes Auslesen der Binärzustände der räumlich getrennten Ladungsspeicherregionen im Dielektrikum implementiert.
Viele nichtflüchtige Speicher sind entlang einer Oberfläche eines Substrats (z. B. eines Siliziumsubstrats) als zweidimensionale (2-D) bzw. planare Speicher ausgebildet. Andere nichtflüchtige Speicher sind dreidimensionale (3-D) Speicher, die in einer oder mehreren physischen Ebenen von Speicherzellen mit aktiven Bereichen, die über einem Substrat angeordnet sind, monolithisch ausgebildet sind.
KURZFASSUNG
In einem dreidimensionalen Speichersystem können Blöcke aus getrennt auswählbaren Teilen gebildet sein. Beispielsweise kann in einem NAND-Flash-Speicher ein Strangsatz bestimmte Leitungen gemeinsam nutzen, so dass ein solcher Strangsatz in einem Block getrennt auswählbar ist. In anderen Speichern können andere Anordnungen getrennt auswählbare Teile ergeben, die Eigenschaften aufweisen können, die gemessen werden können und die verwendet werden können, um zu identifizieren, wann Betriebsparameter wie die Programmierspannung für die jeweiligen Teile anzupassen sind. In resistiven Speichern (z. B. ReRAMs) können sich lokale Bitleitungen vertikal erstrecken, wobei sich Wortleitungen horizontal erstrecken und sich resistive Speicherelemente zwischen lokalen Bitleitungen und Wortleitungen auf unterschiedlichen Ebenen erstrecken. Eine Reihe solcher Bitleitungen kann zusammen von einer Reihenauswahlleitung ausgewählt werden. Eine ähnliche Anordnung kann für andere Speicherelemente wie etwa Phasenwechselspeicher verwendet werden. Eine alternative Anordnung, die als „Kreuzungspunktspeicher” bezeichnet werden kann, weist Wortleitungen und Bitleitungen auf, die sich horizontal auf unterschiedlichen Höhen über einer Substratoberfläche und in unterschiedlichen Richtungen (z. B. orthogonal) erstrecken, wobei sich Speicherelemente vertikal zwischen Wortleitungen und Bitleitungen erstrecken. Bei den Speicherelementen kann es sich um resistive Elemente, Ladungsspeicher- oder Ladungsfallenelemente, Phasenwechselelemente oder andere geeignete Speicherelemente handeln.
Ein Block in einem dreidimensionalen nichtflüchtigen Speicher kann mehrere getrennt auswählbare Sätze von NAND-Strängen umfassen, von denen einige Eigenschaften aufweisen können, die außerhalb des normalen Eigenschaftsbereichs für NAND-Stränge liegen, was dazu führen kann, dass diese zu irgendeinem Zeitpunkt ausfallen, sei es beim Prüfen oder während des Betriebs. Beispielsweise kann ein Löschfehler auftreten, weil der Stromfluss durch einen getrennt auswählbaren Satz von NAND-Strängen während der Löschverifizierung infolge eines Widerstands in Reihe mit gelöschten Speicherzellen gering ist. Ein solcher Widerstand kann beispielsweise auf eine schlechte Verbindung zwischen dem NAND-Strang und einer Bitleitung oder zwischen dem NAND-Strang und einer gemeinsamen Source zurückzuführen sein, oder kann auf einen oder mehrere Auswahltransistoren oder eine andere Komponente zurückzuführen sein. Ein geringer Strom aufgrund eines solchen Widerstands kann durch Anwenden einer höheren Bitleitungsspannung überwunden werden. Dies kann für einzelne Stränge, einzelne Spalten (wobei eine Spalte mehrere Bitleitungen umfasst) oder für einen gesamten getrennt auswählbaren Satz von NAND-Strängen erfolgen. Aufzeichnungen können gepflegt werden, um die zu verwendenden Bitleitungsspannungen anzuzeigen. Von Auswahltransistoren verursachte geringe Ströme können auf ein akzeptables Niveau gebracht werden, indem eine höhere Auswahlleitungsspannung angewendet wird. Daten, die in Teilen eines Blocks gespeichert sind, die modifizierte Parameter wie etwa erhöhte Bitleitungs- oder Auswahlleitungsspannungen erfordern, können mit einem erhöhten Redundanzverhältnis gespeichert werden, um sicherzustellen, dass Daten sicher beibehalten werden.
Ein Beispiel für ein dreidimensionales nichtflüchtiges Speichersystem umfasst: einen dreidimensionalen nichtflüchtigen Speicherblock, der mehrere getrennt auswählbare Teile enthält, einen einzelnen getrennt auswählbaren Teil, der mehrere Bitleitungen enthält, welche sich senkrecht zu einer Substratoberfläche erstrecken; eine Erkennungseinheit, die dafür ausgelegt ist, einen Bitleitungsstrom und/oder eine Spannung für Bitleitungen der mehreren getrennt auswählbaren Teile des Blocks zu erkennen und die jeweiligen Ergebnisse der Erkennung für einzelne getrennt auswählbare Teile mit einer Referenz zu vergleichen; und eine Anpassungseinheit, die in Kommunikationsverbindung mit der Erkennungseinheit steht, wobei die Anpassungseinheit dafür ausgelegt ist, Betriebsparameter für einen oder mehrere der getrennt auswählbaren Teile des Blocks in Reaktion auf das Vergleichen der jeweiligen Ergebnisse für den einen oder mehrere der getrennt auswählbaren Teile des Blocks mit der Referenz einzeln zu modifizieren.
Der dreidimensionale nichtflüchtige Speicherblock und die Erkennungseinheit können sich in einem Speicher-Halbleiterplättchen befinden und die Anpassungseinheit kann sich in einem Steuerungs-Halbleiterplättchen befinden. Mehrere globale Bitleitungen können sich parallel zu der Substratoberfläche in einer ersten Richtung erstrecken, und die mehreren Bitleitungen können durch mehrere Auswahltransistoren mit den mehreren globalen Bitleitungen verbunden sein. Eine Auswahlleitung kann sich parallel zu der Substratoberfläche in einer zweiten Richtung erstrecken, die orthogonal zu der ersten Richtung verläuft, wobei die Auswahlleitung an die mehreren Auswahltransistoren gekoppelt ist, um die mehreren Bitleitungen getrennt auszuwählen. Eine einzelne Bitleitung kann sich durch mehrere Wortleitungsebenen erstrecken und kann ein einzelnes Speicherelement auf jeder der mehreren Wortleitungsebenen bilden. Bei dem Speicherelement kann es sich um ein Ladungsspeicher- oder Ladungsfallenelement, ein resistives Element oder ein Phasenwechselspeicher-Element handeln. Die Anpassungseinheit kann dafür ausgelegt sein, die Programmierspannung und/oder die Auswahlspannung für jeden der mehreren getrennt auswählbaren Teile in Reaktion auf das Vergleichen einzeln zu modifizieren. Eine Temperatureingabe kann für die Anpassungseinheit bereitgestellt werden, und die Anpassungseinheit kann ferner dafür ausgelegt sein, Betriebsparameter in Reaktion auf die Temperatureingabe zu modifizieren.
Ein Beispiel für einen dreidimensionalen nichtflüchtigen Speicher umfasst: mehrere erste Leitungen, die sich entlang einer ersten Richtung auf einer ersten Höhe über einer Substratoberfläche erstrecken; mehrere zweite Leitungen, die sich entlang einer zweiten Richtung auf einer zweiten Höhe über der Substratoberfläche erstrecken, wobei die zweite Richtung orthogonal zu der ersten Richtung verläuft; mehrere Speicherelemente, ein einzelnes Speicherelement, das sich von einer ersten Leitung auf der ersten Höhe zu einer zweiten Leitung auf der zweiten Höhe erstreckt; eine Erkennungseinheit, die dafür ausgelegt ist, einen Strom und/oder eine Spannung der ersten Leitung zu erkennen und Ergebnisse der Erkennung mit einer Referenz zu vergleichen; und eine Anpassungseinheit, die in Kommunikationsverbindung mit der Erkennungseinheit steht, wobei die Anpassungseinheit dafür ausgelegt ist, Betriebsparameter für mit der ersten Leitung verbundene Speicherelemente in Reaktion auf den Vergleich zu modifizieren.
Die Anpassungseinheit kann dafür ausgelegt sein, eine Programmierspannung für mit der ersten Leitung verbundene Speicherelemente in Reaktion auf den Vergleich zu modifizieren. Die Anpassungseinheit kann dafür ausgelegt sein, eine Lesespannung für mit der ersten Leitung verbundene Speicherelemente in Reaktion auf den Vergleich zu modifizieren. Bei den mehreren Speicherelementen kann es sich um resistive Speicherelemente, Phasenwechselspeicher-Elemente oder Ladungsspeicherelemente handeln. Zusätzliche erste Leitungen können sich in der ersten Richtung auf zusätzlichen Höhen über der Substratoberfläche erstrecken, zusätzliche zweite Leitungen können sich in der zweiten Richtung auf zusätzlichen Höhen über der Substratoberfläche erstrecken und zusätzliche Speicherelemente können sich von zusätzlichen ersten Leitungen zu zusätzlichen zweiten Leitungen erstrecken, und die Anpassungseinheit kann dafür ausgelegt sein, Betriebsparameter für Speicherelemente, die sich auf mehreren unterschiedlichen Höhen über der Substratoberfläche befinden, gemäß ihren jeweiligen Höhen zu modifizieren. Eine Temperatureingabe kann für die Anpassungseinheit bereitgestellt werden, und die Anpassungseinheit kann ferner dafür ausgelegt sein, Betriebsparameter in Reaktion auf die Temperatureingabe zu modifizieren. Die mehreren ersten Leitungen, die mehreren zweiten Leitungen, die mehreren Speicherelemente und die Erkennungseinheit können sich in einem ersten Halbleiterplättchen befinden und die Anpassungseinheit kann sich in einem zweiten Halbleiterplättchen befinden, wobei die Eingabe für die Anpassungseinheit von einem Temperatursensor im zweiten Halbleiterplättchen generiert wird.
Ein Beispiel für ein Verfahren zum Betreiben eines dreidimensionalen nichtflüchtigen Speichers, der mehrere getrennt auswählbare Teile in einem Block aufweist, umfasst: Messen eines elektrischen Stroms durch eine leitfähige Leitung in einem getrennt auswählbaren Teil; Vergleichen des elektrischen Stroms mit vorgegebenen Kriterien; falls der Strom die vorgegebenen Kriterien nicht erfüllt, dann Berechnen von einem oder mehreren Spannungsversätzen; und anschließend Anpassen von Spannungen, die auf Leitungen im getrennt auswählbaren Teil angewendet werden, durch den einen oder die mehreren Spannungsversätze, wenn auf Speicherelemente im getrennt auswählbaren Teil zugegriffen wird, während andere Spannungen, die auf andere getrennt auswählbare Teile des Blocks angewendet werden, unangepasst bleiben, wenn auf die anderen getrennt auswählbaren Teile des Blocks zugegriffen wird.
Der eine oder die mehreren Spannungsversätze für den getrennt auswählbaren Teil können in einer Tabelle aufgezeichnet werden, und anschließend können der eine oder die mehreren Spannungsversätze aus der Tabelle erhalten werden, bevor auf den getrennt auswählbaren Teil zugegriffen wird. Ein erweitertes Redundanzschema kann auf Daten angewendet werden, die in getrennt auswählbaren Teilen gespeichert sind, die nicht die vorgegebenen Kriterien erfüllen, wobei das erweiterte Redundanzschema ein höheres Maß an Fehlerkorrekturfähigkeit bereitstellt als ein reguläres Redundanzschema, das auf Daten angewendet wird, die in Strangsätzen gespeichert sind, die die vorgegebenen Kriterien erfüllen. Die Temperatur des dreidimensionalen nichtflüchtigen Speichers kann gemessen werden und Spannungen, die auf die Leitungen im getrennt auswählbaren Teil und in anderen getrennt auswählbaren Teilen angewendet werden, können gemäß der gemessenen Temperatur angepasst werden.
Ein Beispiel für ein dreidimensionales nichtflüchtiges Speichersystem umfasst: einen Block, der mehrere getrennt auswählbare Sätze von NAND-Strängen enthält; eine Erkennungseinheit für Bitleitungsströme, die dafür ausgelegt ist, einen Bitleitungsstrom für einen getrennt auswählbaren Satz von NAND-Strängen des Blocks zu erkennen und den Bitleitungsstrom mit einem Minimalstrom zu vergleichen; und eine Anpassungseinheit für Bitleitungsspannungen, die in Kommunikationsverbindung mit der Erkennungseinheit für Bitleitungsströme steht, wobei die Anpassungseinheit für Bitleitungsspannungen dafür ausgelegt ist, eine erste Bitleitungsspannung auf getrennt auswählbare Sätze von NAND-Strängen anzuwenden, die Bitleitungsströme aufweisen, die größer als der Minimalstrom sind, und dafür ausgelegt ist, eine zweite Bitleitungsspannung auf getrennt auswählbare Sätze von NAND-Strängen anzuwenden, die Bitleitungsströme aufweisen, die kleiner als der Minimalstrom sind, wobei die zweite Bitleitungsspannung größer als die erste Bitleitungsspannung ist.
Die erste und die zweite Bitleitungsspannung können beim Programmieren, Lesen und Löschen des Blocks angewendet werden. Die Erkennungseinheit für Bitleitungsströme kann dafür ausgelegt sein, Bitleitungsströme für jeden der mehreren getrennt auswählbaren Sätze von NAND-Strängen des Blocks zu erkennen und jeden der Bitleitungsströme mit dem Minimalstrom zu vergleichen, und die Erkennungseinheit für Bitleitungsströme kann dafür ausgelegt sein, wenigstens die zweite Bitleitungsspannung auf einen der mehreren getrennt auswählbaren Sätze von NAND-Strängen im Block anzuwenden, die Bitleitungsströme aufweisen, die kleiner als der Minimalstrom sind. Eine Tabelle kann einen Eintrag für jeden getrennt auswählbaren Satz von NAND-Strängen aufzeichnen, der wenigstens die zweite Bitleitungsspannung empfängt, wobei ein Eintrag eine auf einen entsprechenden getrennt auswählbaren Satz von NAND-Strängen anzuwendende Bitleitungsspannung angibt. Eine Erkennungseinheit für Auswahlleitungsspannungen kann dafür ausgelegt sein, eine Auswahlleitungs-Schwellwertspannung zu erkennen und eine Auswahlleitungs-Schwellwertspannung mit einer minimalen Schwellwertspannung zu vergleichen; und eine Anpassungseinheit für Auswahlleitungsspannungen kann dafür ausgelegt sein, eine Auswahlleitungsspannung für eine Auswahlleitung, die eine Auswahlleitungs-Schwellwertspannung aufweist, die kleiner als die minimale Schwellwertspannung ist, anzupassen. Eine Tabelle kann einen Eintrag für jeden getrennt auswählbaren Satz von NAND-Strängen aufzeichnen, der eine Auswahlleitungs-Schwellwertspannung aufweist, die kleiner als die minimale Schwellwertspannung ist, wobei ein Eintrag in der Tabelle eine Auswahlleitungsspannung angibt, die auf eine Auswahlleitung in einem entsprechenden getrennt auswählbaren Satz von NAND-Strängen anzuwenden ist. Eine adaptive Datencodierungseinheit kann Daten mit variabler Redundanz vor der Speicherung codieren, wobei die adaptive Datencodierungseinheit dafür ausgelegt sein kann, ein erstes Redundanzschema auf Daten anzuwenden, die in getrennt auswählbaren Sätzen von NAND-Strängen gespeichert sind, die Bitleitungsströme aufweisen, die größer als der Minimalstrom sind, und dafür ausgelegt sein kann, ein zweites Redundanzschema auf Daten anzuwenden, die in getrennt auswählbaren Sätzen von NAND-Strängen gespeichert sind, die Bitleitungsströme aufweisen, die kleiner als der Minimalstrom sind. Eine Tabelle kann einen Eintrag für jeden getrennt auswählbaren Satz von NAND-Strängen aufzeichnen, der Bitleitungsströme aufweist, die kleiner als der Minimalstrom sind, wobei ein Eintrag in der Tabelle ein Redundanzschema angibt, das auf Daten anzuwenden ist, die in einem entsprechenden getrennt auswählbaren Satz von NAND-Strängen gespeichert sind.
Ein Beispiel für einen dreidimensionalen nichtflüchtigen Speicher umfasst: einen ersten getrennt auswählbaren Satz von NAND-Strängen in einem Block, wobei Daten im ersten getrennt auswählbaren Satz von NAND-Strängen mit einem ersten Redundanzniveau codiert sind; und einen zweiten getrennt auswählbaren Satz von NAND-Strängen im Block, wobei Daten im zweiten getrennt auswählbaren Satz von NAND-Strängen mit einem zweiten Redundanzniveau codiert sind, das ein höheres Maß an Fehlerkorrekturfähigkeit bereitstellt als das erste Redundanzniveau.
Ein adaptiver Codierer/Decodierer kann dafür ausgelegt sein, Daten mit einem variablen Redundanzniveau gemäß Eigenschaften getrennt auswählbarer Sätze von NAND-Strängen, in denen Daten gespeichert sind, zu codieren und zu decodieren. Eine Anpassungseinheit für Bitleitungen kann dafür ausgelegt sein, eine erste Bitleitungsspannung auf Bitleitungen im ersten getrennt auswählbaren Satz von NAND-Strängen anzuwenden und eine zweite Bitleitungsspannung auf Bitleitungen im zweiten getrennt auswählbaren Satz von NAND-Strängen anzuwenden. Die Ausgestaltung des adaptiven Codierers/Decodierers und die Ausgestaltung der Anpassungseinheit für Bitleitungen zum Anwenden der ersten Bitleitungsspannung und der zweiten Bitleitungsspannung können in Reaktion auf das Prüfen der ersten und der zweiten getrennt auswählbaren Sätze von NAND-Strängen erfolgen. Eine Anpassungseinheit für Auswahlleitungen kann dafür ausgelegt sein, eine erste Auswahlspannung auf eine erste Auswahlleitung im ersten getrennt auswählbaren Satz von NAND-Strängen anzuwenden und eine zweite Auswahlspannung auf eine zweite Auswahlleitung im zweiten getrennt auswählbaren Satz von NAND-Strängen anzuwenden. Das erste Redundanzniveau und das zweite Redundanzniveau können gemäß Eigenschaften des ersten getrennt auswählbaren Satzes von NAND-Strängen und des zweiten getrennt auswählbaren Satzes von NAND-Strängen bestimmt werden.
Ein Beispiel für ein Verfahren zum Betreiben eines dreidimensionalen nichtflüchtigen Speichers, das mehrere getrennt auswählbare Sätze von NAND-Strängen in einem Block aufweist, umfasst: Messen eines elektrischen Stroms durch einen getrennt auswählbaren Satz von NAND-Strängen mit einer gemeinsamen Auswahlleitung; Vergleichen des elektrischen Stroms mit vorgegebenen Kriterien; falls der Strom die vorgegebenen Kriterien nicht erfüllt, dann Berechnen von einem oder mehreren Bitleitungsspannungsversätzen; und anschließend, Anpassen von Bitleitungsspannungen, die auf mit dem getrennt auswählbaren Satz von NAND-Strängen verbundene Bitleitungen angewendet werden, durch den einen oder die mehreren Bitleitungsspannungsversätze, während andere Bitleitungsspannungen, die auf andere getrennt auswählbare Sätze von NAND-Strängen angewendet werden, unangepasst bleiben.
Der eine oder die mehreren Bitleitungsspannungsversätze können für den getrennt auswählbaren Satz von NAND-Strängen aufgezeichnet werden. Der eine oder die mehreren Bitleitungsspannungsversätze können in einer Tabelle aufgezeichnet werden, die einen berechneten Bitleitungsspannungsversatz für jeden getrennt auswählbaren Satz von NAND-Strängen mit einem gemessenen Strom, der nicht die vorgegebenen Kriterien erfüllt, enthält. Ein erweitertes Redundanzschema kann auf Daten angewendet werden, die in Strangsätzen gespeichert sind, die nicht die vorgegebenen Kriterien erfüllen, wobei das erweiterte Redundanzschema ein höheres Maß an Fehlerkorrekturfähigkeit bereitstellt als ein reguläres Redundanzschema, das auf Daten angewendet wird, die in Strangsätzen gespeichert sind, die die vorgegebenen Kriterien erfüllen. Eine Auswahlgate-Schwellwertspannung kann für eine Auswahlleitung in einem getrennt auswählbaren Satz von NAND-Strängen erkannt werden; die Auswahlgate-Schwellwertspannung kann mit einer minimalen Schwellwertspannung verglichen werden; ein Auswahlleitungs-Spannungsversatz kann für einen getrennt auswählbaren Satz von NAND-Strängen berechnet werden, der eine Auswahlleitungs- Schwellwertspannung aufweist, die kleiner als die minimale Schwellwertspannung ist; und der Auswahlleitungs-Spannungsversatz kann auf Auswahlleitungsspannungen angewendet werden, die anschließend auf die Auswahlleitung angewendet werden, wenn auf den getrennt auswählbaren Satz von NAND-Strängen zugegriffen wird.
Der Auswahlleitungs-Spannungsversatz kann für den getrennt auswählbaren Satz von NAND-Strängen aufgezeichnet werden und zusätzliche Auswahlleitungs-Spannungsversätze können für andere getrennt auswählbare Sätze von NAND-Strängen aufgezeichnet werden. In dem getrennt auswählbaren Satz von NAND-Strängen zu speichernde Daten können unter Verwendung eines erweiterten Codierschemas codiert werden.
Verschiedene Aspekte, Vorteile, Merkmale und Ausführungsformen sind in der nachfolgenden Beschreibung beispielhafter Beispiele davon enthalten, wobei diese Beschreibung in Verbindung mit den beigefügten Zeichnungen betrachtet werden sollte.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 zeigt schematisch die wichtigsten Hardwarekomponenten eines Speichersystems.
2 zeigt schematisch eine nichtflüchtige Speicherzelle.
3 veranschaulicht die Beziehung zwischen dem Source-Drain-Strom I_D und der Steuergate-Spannung V_CG für vier unterschiedliche Ladungen Q1–Q4, die ein Schwebegate speichern kann.
4A zeigt schematisch einen zu einem NAND-Strang angeordneten Strang von Speicherzellen.
4B zeigt ein Beispiel für eine NAND-Anordnung 210 von Speicherzellen, die sich aus NAND-Strängen 50 wie dem in 4A gezeigten Strang zusammensetzt.
5 zeigt eine Seite von in NAND-Konfiguration organisierten Speicherzellen, die parallel erkannt oder programmiert werden.
Die 6A–6C zeigen ein Beispiel für das Programmieren einer Belegung von Speicherzellen.
7 zeigt ein Beispiel für den physikalischen Aufbau eines 3-D-NAND-Strangs.
8 zeigt ein Beispiel für den physikalischen Aufbau eines U-förmigen 3-D-NAND-Strangs.
9 zeigt ein Beispiel für den Querschnitt einer 3-D-NAND-Speicheranordnung mit U-förmigen NAND-Strängen in der Y-Z-Ebene.
Die 10A–C zeigen ein Beispiel für einen 3-D-NAND-Speicher mit mehreren getrennt auswählbaren Strangsätzen in einem Block.
Die 11A–B zeigen vertikale NAND-Stränge.
12 zeigt die Verbindung eines vertikalen NAND-Strangs mit einer gemeinsamen Source.
13 zeigt ein Beispiel für einen Block mit vier getrennt auswählbaren Sätzen von NAND-Strängen.
Die 14A–B zeigen Beispiele für eine Strommessschaltung.
15 zeigt ein Beispiel für ein Prüf- und Wartungsschema für getrennt auswählbare Sätze von NAND-Strängen.
16 zeigt ein Beispiel für ein Speichersystem.
17 zeigt ein Beispiel für getrennt auswählbare Stränge in einem NAND-Flash-Speicher-Block.
18 zeigt schematisch ein Beispiel für eine dreidimensionale Speicheranordnung.
19 zeigt ein Beispiel für eine dreidimensionale Speicherstruktur.
20 zeigt ein Beispiel für ein resistives Speicherelement.
Die 21A–B zeigen Details eines dreidimensionalen Speichers mit resistiven Elementen.
Die 22A–B zeigen ein Beispiel für eine Kreuzungspunkt-Speicheranordnung.
23 zeigt ein Verfahren zum Betreiben eines Speichersystems.
AUSFÜHRLICHE BESCHREIBUNG
SPEICHERSYSTEM
Halbleiterspeichervorrichtungen umfassen flüchtige Speichervorrichtungen wie etwa dynamischen Direktzugriffsspeicher (Dynamic Random Access Memory, DRAM) oder statischen Direktzugriffsspeicher (Static Random Access Memory, SRAM), nichtflüchtige Speichervorrichtungen wie etwa resistiven Direktzugriffsspeicher (Resistive Random Access Memory, ReRAM), elektrisch löschbaren programmierbaren Festwertspeicher (Electrically Erasable Programmable Read-Only Memory, EEPROM), Flash-Speicher (der auch als Untermenge von EEPROM angesehen werden kann), ferroelektrischen Direktzugriffsspeicher (Ferroelectric Random Access Memory, FRAM) und magnetoresistiven Direktzugriffsspeicher (Magnetoresistive Random Access Memory, MRAM) und andere Halbleiterelemente, die in der Lage sind, Informationen zu speichern. Jede Art von Speichervorrichtung kann unterschiedliche Ausgestaltungen aufweisen. Beispielsweise können Flash-Speichervorrichtungen in einer NAND- oder NOR-Konfiguration ausgeführt sein.
Die Speichervorrichtungen können aus passiven und/oder aktiven Elementen in beliebiger Kombination gebildet sein. Als nicht einschränkendes Beispiel umfassen passive Halbleiterspeicherelemente ReRAM-Vorrichtungselemente, die in einigen Ausführungsformen ein Widerstands-Schaltspeicherelement wie etwa eine Antisicherung, Phasenwechselmaterial etc. und wahlweise ein Steuerungselement wie etwa eine Diode etc. aufweisen. Ferner umfassen, als nicht einschränkendes Beispiel, aktive Halbleiterspeicherelemente EEPROM- und Flash-Speichervorrichtungselemente, die in einigen Ausführungsformen Elemente mit einer Ladungsspeicherregion aufweisen, beispielsweise ein Schwebegate, leitfähige Nanopartikel oder ein dielektrisches Ladungsspeichermaterial.
Mehrere Speicherelemente können so ausgeführt sein, dass sie in Reihe geschaltet sind, oder so, dass jedes Element einzeln zugänglich ist. Als nicht einschränkendes Beispiel enthalten Flash-Speichervorrichtungen in einer NAND-Konfiguration (NAND-Speicher) typischerweise in Reihe geschaltete Speicherelemente. Eine NAND-Speicheranordnung kann so ausgeführt sein, dass sich die Anordnung aus mehreren Speichersträngen zusammensetzt, in denen sich ein Strang aus mehreren Speicherelementen zusammensetzt, die sich eine einzelne Bitleitung teilen und auf die als Gruppe zugegriffen wird. Alternativ können Speicherelemente so ausgeführt sein, dass jedes Element einzeln zugänglich ist, wie dies beispielsweise bei einer NOR-Speicheranordnung der Fall ist. NAND- und NOR-Speicherkonfigurationen sind beispielhaft und Speicherelemente können auch anders ausgestaltet sein.
Die in und/oder über einem Substrat befindlichen Halbleiterspeicherelemente können in zwei oder drei Dimensionen angeordnet sein, beispielsweise als zweidimensionale Speicherstruktur oder als dreidimensionale Speicherstruktur.
In einer zweidimensionalen Speicherstruktur sind die Halbleiterspeicherelemente in einer einzelnen Ebene oder in einer einzelnen Speichervorrichtungsebene angeordnet. Typischerweise sind, in einer zweidimensionalen Speicherstruktur, die Speicherelemente in einer Ebene angeordnet (z. B. in einer X-Z-Richtungsebene), die sich im Wesentlichen parallel zu einer Hauptfläche eines Substrats, das die Speicherelemente stützt, erstreckt. Bei dem Substrat kann es sich um einen Wafer handeln, über dem oder in dem die Schicht der Speicherelemente gebildet ist, oder es kann sich um ein Trägersubstrat handeln, das an den Speicherelementen angebracht wird, nachdem diese gebildet worden sind. Als nicht einschränkendes Beispiel kann das Substrat einen Halbleiter wie etwa Silizium aufweisen.
Die Speicherelemente können in der einzelnen Speichervorrichtungsebene in einer geordneten Matrix angeordnet sein, beispielsweise in mehreren Reihen und/oder Spalten. Allerdings können die Speicherelemente auch in unregelmäßigen oder nicht orthogonalen Ausgestaltungen angeordnet sein. Die Speicherelemente können jeweils zwei oder mehr Elektroden oder Kontaktleitungen aufweisen, beispielsweise Bitleitungen und Wortleitungen.
Eine dreidimensionale Speicheranordnung ist so angeordnet, dass Speicherelemente mehrere Ebenen oder mehrere Speichervorrichtungsebenen belegen, wodurch eine Struktur in drei Dimensionen gebildet wird (d. h. in X-, Y- und Z-Richtung, wobei die Y-Richtung im Wesentlichen senkrecht und die X- und die Z-Richtung im Wesentlichen parallel zur Hauptfläche des Substrats verlaufen).
Als nicht einschränkendes Beispiel kann eine dreidimensionale Speicherstruktur als Stapel von mehreren zweidimensionalen Speichervorrichtungsebenen vertikal angeordnet sein. Als weiteres nicht einschränkendes Beispiel kann eine dreidimensionale Speicheranordnung als mehrere vertikale Spalten (z. B. Spalten, die sich im Wesentlichen senkrecht zu der Hauptfläche des Substrats erstrecken, d. h. in Y-Richtung) angeordnet sein, wobei jede Spalte mehrere Speicherelemente in jeder Spalte aufweist. Die Spalten können in einer zweidimensionalen Ausgestaltung angeordnet sein, z. B. in einer X-Z-Ebene, woraus sich eine dreidimensionale Anordnung von Speicherelementen mit Elementen in mehreren vertikal gestapelten Speicherebenen ergibt. Andere Ausgestaltungen von Speicherelementen in drei Dimensionen können auch aus einer dreidimensionalen Speicheranordnung bestehen.
Als nicht einschränkendes Beispiel können, in einer dreidimensionalen NAND-Speicheranordnung, die Speicherelemente miteinander gekoppelt sein, um einen NAND-Strang in einer einzelnen horizontalen (z. B. X-Z) Speichervorrichtungsebene zu bilden. Alternativ können die Speicherelemente miteinander gekoppelt sein, um einen vertikalen NAND-Strang zu bilden, der mehrere horizontale Speichervorrichtungsebenen quert. Andere dreidimensionale Ausgestaltungen sind vorstellbar, bei denen einige NAND-Stränge Speicherelemente in einer einzelnen Speicherebene enthalten, während andere Stränge Speicherelemente enthalten, die sich über mehrere Speicherebenen erstrecken. Dreidimensionale Speicheranordnungen können auch in einer NOR-Konfiguration und in einer ReRAM-Konfiguration ausgestaltet sein.
Typischerweise werden, in einer monolithischen dreidimensionalen Speicheranordnung, eine oder mehrere Speichervorrichtungsebenen über einem einzelnen Substrat gebildet. Wahlweise kann die monolithische dreidimensionale Speicheranordnung auch eine oder mehrere Speicherschichten aufweisen, die sich wenigstens teilweise in dem einzelnen Substrat befinden. Als nicht einschränkendes Beispiel kann das Substrat einen Halbleiter wie etwa Silizium aufweisen. In einer monolithischen dreidimensionalen Anordnung sind die Schichten, die jede Speichervorrichtungsebene der Anordnung ausmachen, typischerweise auf den Schichten der darunter befindlichen Speichervorrichtungsebenen der Anordnung gebildet. Allerdings können Schichten benachbarter Speichervorrichtungsebenen einer monolithischen dreidimensionalen Speicheranordnung gemeinsam genutzt werden oder dazwischenliegende Schichten zwischen Speichervorrichtungsebenen aufweisen.
Dann wiederum können zweidimensionale Anordnungen getrennt gebildet und dann zusammengepackt werden, um eine nicht-monolithische Speichervorrichtung mit mehreren Speicherebenen zu bilden. Beispielsweise können nicht-monolithische gestapelte Speicher durch Bilden von Speicherebenen auf getrennten Substraten und anschließendes Übereinanderstapeln der Speicherebenen konstruiert werden. Die Substrate können vor dem Stapeln gedünnt oder von den Speichervorrichtungsebenen entfernt werden, aber da die Speichervorrichtungsebenen anfänglich über getrennten Substraten gebildet werden, sind die resultierenden Speicheranordnungen keine monolithischen dreidimensionalen Speicheranordnungen. Ferner können mehrere zweidimensionale Speicheranordnungen oder dreidimensionale Speicheranordnungen (monolithisch oder nicht-monolithisch) auf getrennten Chips gebildet und dann zusammengepackt werden, um eine Stapelchip-Speichervorrichtung zu bilden.
Eine zugeordnete Schaltung ist typischerweise für den Betrieb der Speicherelemente und für die Kommunikation mit den Speicherelementen erforderlich. Als nicht einschränkende Beispiele können Speichervorrichtungen Schaltungen umfassen, die zum Steuern und Ansteuern von Speicherelementen verwendet werden, um Funktionen wie das Programmieren und Lesen zu realisieren. Diese zugeordnete Schaltung kann sich auf demselben Substrat wie die Speicherelemente und/oder auf einem getrennten Substrat befinden. Beispielsweise kann sich eine Steuerung für Speicherlese/-schreiboperationen auf einem getrennten Steuerungschip und/oder auf demselben Substrat wie die Speicherelemente befinden.
In anderen Ausführungsformen können andere Arten von Speicher als die hier beschriebenen zweidimensionalen und dreidimensionalen beispielhaften Strukturen verwendet werden.
1 zeigt schematisch die wichtigsten Hardwarekomponenten eines Speichersystems, das für das Implementieren einiger der hier beschriebenen Verfahren geeignet ist. Das Speichersystem 90 wird typischerweise mit einem Host 80 über eine Hostschnittstelle betrieben. Das Speichersystem kann in Form eines Wechselspeichers wie etwa einer Speicherkarte vorliegen oder kann in Form eines eingebetteten Speichersystems vorliegen. Das Speichersystem 90 weist einen Speicher 102 auf, dessen Operationen von einer Steuerung 100 gesteuert werden. Der Speicher 102 umfasst eine oder mehrere Anordnungen von nichtflüchtigen Speicherzellen, die über einen oder mehrere Chips mit integrierten Schaltungen verteilt sind. Die Steuerung 100 kann Schnittstellenschaltungen 110, einen Prozessor 120, ROM (Read-Only Memory) 122, RAM (Random Access Memory) 130, programmierbaren nichtflüchtigen Speicher 124 und zusätzliche Komponenten aufweisen. Die Steuerung ist typischerweise als eine anwendungsspezifische integrierte Schaltung (Application-Specific Integrated Circuit, ASIC) ausgeführt, und die in einer solchen ASIC enthaltenen Komponenten hängen im Allgemeinen von der jeweiligen Anwendung ab. Speichersysteme können mit verschiedenen Hosts in einer Reihe von unterschiedlichen Umgebungen verwendet werden. Beispielsweise kann es sich bei dem Host um eine mobile Vorrichtung wie etwa ein Mobiltelefon, einen Laptop, ein Musikabspielgerät (z. B. einen MP3-Player), ein globales Positionsbestimmungssystem (Global Positioning System, GPS), einen Tablet-Computer oder dergleichen handeln. Solche Speichersysteme können für längere Zeiträume, in denen sie verschiedenen Bedingungen wie etwa hohen Temperaturen, Vibrationen, elektromagnetischen Feldern etc. ausgesetzt sein können, inaktiv, stromlos sein. Speichersysteme für solche Hosts, seien sie wechselbar oder eingebettet, können für geringen Stromverbrauch, hohe Datenerhaltung und Zuverlässigkeit in einer breiten Palette von Umgebungsbedingungen (z. B. einem großen Temperaturbereich) ausgewählt sein. Andere Hosts können stationär sein. Beispielsweise können Server, die für Internetanwendungen verwendet werden, nichtflüchtige Speichersysteme zum Speichern von Daten verwenden, die über das Internet gesendet und empfangen werden. Solche Systeme bleiben gegebenenfalls über längere Zeit (z. B. ein Jahr oder mehr) ohne Unterbrechung eingeschaltet, und während dieser Zeit wird unter Umständen häufig hierauf zugegriffen. Einzelne Blöcke können häufig geschrieben und gelöscht werden, so dass Dauerhaftigkeit ein wichtiger Aspekt sein kann.
Physische Speicherstruktur
2 zeigt schematisch eine nichtflüchtige Speicherzelle. Die Speicherzelle 10 kann durch einen Feldeffekttransistor implementiert sein, der eine Ladungsspeichereinheit 20 aufweist, beispielsweise ein Schwebegate oder eine (dielektrische) Ladungsfallenschicht. Die Speicherzelle 10 kann auch eine Source 14, eine Drain 16 und ein Steuergate 30 aufweisen.
In der Praxis wird der Speicherzustand einer Zelle üblicherweise durch Erkennen des Leitungsstroms über die Source- und die Drain-Elektrode der Zelle ausgelesen, wenn eine Referenzspannung an das Steuergate angelegt wird. Somit kann, für jede gegebene Ladung am Schwebegate einer Zelle, ein entsprechender Leitungsstrom in Bezug auf eine feste Referenz-Steuergate-Spannung detektiert werden. In ähnlicher Weise definiert der Ladungsbereich, der auf das Schwebegate programmierbar ist, ein entsprechendes Schwellwertspannungsfenster oder ein entsprechendes Leitungsstromfenster.
Anstatt den Leitungsstrom aus einem unterteilten Stromfenster zu detektieren, ist es alternativ möglich, die Schwellwertspannung für einen gegebenen zu prüfenden Speicherzustand am Steuergate festzulegen und zu detektieren, ob der Leitungsstrom geringer oder höher als ein Schwellwertstrom ist (Zellenlese-Referenzstrom). In einer Implementierung erfolgt die Detektion des Leitungsstroms relativ zu einem Schwellwertstrom durch Untersuchen der Geschwindigkeit, mit der sich der Leitungsstrom durch die Kapazität der Bitleitung entlädt.
3 zeigt die Beziehung zwischen dem Source-Drain-Strom I_D und der Steuergate-Spannung V_CG für vier unterschiedliche Ladungen Q1–Q4, die das Schwebegate zu einem beliebigen Zeitpunkt selektiv speichern kann. Bei einer festen Drain-Spannungsvorspannung repräsentieren die vier festen I_D-zu-V_CG-Kurven vier von sieben möglichen Ladungspegel, die an einem Schwebegate einer Speicherzelle programmiert sein können, wobei diese jeweils vier möglichen Speicherzuständen entsprechen können. Als ein Beispiel kann das Schwellwertspannungsfenster einer Zellenbelegung von 0,5 V bis 3,5 V reichen. Sieben mögliche programmierte Speicherzustände „0”, „1”, „2”, „3”, „4”, „5”, „6” und ein (nicht gezeigter) gelöschter Zustand können abgegrenzt werden, indem das Schwellwertfenster in Intervallen von je 0,5 V in Regionen unterteilt wird. Falls beispielsweise ein Referenzstrom IREF von 2 µA wie gezeigt verwendet wird, dann kann davon ausgegangen werden, dass sich die mit Q1 programmierte Zelle im Speicherzustand „1” befindet, da deren Kurve I_REF in der Region des durch VCG = 0,5 V und 1,0 V abgegrenzten Schwellwertfensters schneidet. In ähnlicher Weise befindet sich Q4 in einem Speicherzustand „5”.
Wie aus der vorstehenden Beschreibung zu ersehen ist, gilt: Je mehr Zustände eine Speicherzelle zu speichern hat, desto feiner ist deren Schwellwertspannungsfenster unterteilt. Beispielsweise kann eine Speichervorrichtung Speicherzellen mit einem Schwellwertspannungsfenster aufweisen, das von –1,5 V bis 5 V reicht. Dies ergibt eine maximale Breite von 6,5 V. Falls die Speicherzelle 16 Zustände speichern soll, kann jeder Zustand von 200 mV bis 300 mV im Schwellwertfenster belegen. Dies erfordert eine höhere Genauigkeit bei Programmier- und Leseoperationen, um die erforderliche Auflösung erzielen zu können.
NAND-Struktur
4A zeigt schematisch einen zu einem NAND-Strang angeordneten Strang von Speicherzellen. Ein NAND-Strang 50 umfasst eine Reihe von Speichertransistoren M1, M2 ... Mn (z. B. n = 4, 8, 16 oder höher), die über ihre Source- und Drain-Anschlüsse hintereinandergeschaltet sind. Ein Paar von Auswahltransistoren S1, S2 steuert die Verbindung der Speichertransistorkette zur Außenwelt über den Source-Anschluss 54 bzw. den Drain-Anschluss 56 des NAND-Strangs. In einer Speicheranordnung ist, wenn der Source-Auswahltransistor S1 eingeschaltet ist, der Source-Anschluss an eine Source-Leitung gekoppelt (siehe 4B). In ähnlicher Weise ist, wenn der Drain-Auswahltransistor S2 eingeschaltet ist, der Drain-Anschluss des NAND-Strangs an eine Bitleitung der Speicheranordnung gekoppelt. Jeder Speichertransistor 10 in der Kette dient als eine Speicherzelle. Er verfügt über ein Ladungsspeicherelement 20 für das Speichern einer gegebenen Ladungsmenge, um einen vorgesehenen Speicherzustand darzustellen. Ein Steuergate 30 jedes Speichertransistors ermöglicht die Kontrolle über Lese- und Schreiboperationen. Wie in 4B zu sehen ist, sind die Steuergates 30 entsprechender Speichertransistoren einer NAND-Strang-Reihe alle mit derselben Wortleitung verbunden. In ähnlicher Weise stellt ein Steuergate 32 von jedem der Auswahltransistoren S1, S2 einen Steuerungszugang zum NAND-Strang über dessen Source-Anschluss 54 bzw. dessen Drain-Anschluss 56 bereit. In gleicher Weise sind die Steuergates 32 entsprechender Auswahltransistoren einer NAND-String-Reihe alle mit derselben Auswahlleitung verbunden.
Wenn ein adressierter Speichertransistor 10 in einem NAND-Strang ausgelesen oder während der Programmierung verifiziert wird, wird dessen Steuergate 30 mit einer entsprechenden Spannung versorgt. Gleichzeitig werden die restlichen nicht adressierten Speichertransistoren im NAND-Strang 50 durch Anwendung einer ausreichenden Spannung an deren Steuergates vollständig eingeschaltet. Auf diese Weise wird ein leitfähiger Pfad von der Source des einzelnen Speichertransistors zum Source-Anschluss 54 des NAND-Strangs und ebenso für die Drain des einzelnen Speichertransistors zum Drain-Anschluss 56 der Zelle effektiv erzeugt.
4B zeigt ein Beispiel für eine NAND-Anordnung 210 von Speicherzellen, die sich aus NAND-Strängen 50 wie dem in 4A gezeigten Strang zusammensetzt. Entlang jeder Spalte von NAND-Strängen ist eine Bitleitung wie etwa Bitleitung 36 an den Drain-Anschluss 56 jedes NAND-Strangs gekoppelt. Entlang jeder Bank von NAND-Strängen ist eine Source-Leitung wie etwa Source-Leitung 34 an die Source-Anschlüsse 54 jedes NAND-Strangs gekoppelt. Außerdem sind die Steuergates entlang einer Reihe von Speicherzellen in einer Bank von NAND-Strängen mit einer Wortleitung wie etwa Wortleitung 42 verbunden. Die Steuergates entlang einer Reihe von Auswahltransistoren in einer Bank von NAND-Strängen sind mit einer Auswahlleitung wie etwa Auswahlleitung 44 verbunden. Eine gesamte Reihe von Speicherzellen in einer Bank von NAND-Strängen kann über entsprechende Spannungen auf den Wortleitungen und Auswahlleitungen der Bank von NAND-Strängen adressiert werden.
5 zeigt eine Seite von in NAND-Konfiguration organisierten Speicherzellen, die parallel erkannt oder programmiert werden. 5 zeigt im Wesentlichen eine Bank von NAND-Strängen 50 in der Speicheranordnung 210 aus 4B, wobei die Details jedes NAND-Strangs explizit in 4A gezeigt werden. Eine physische Seite wie etwa die Seite 60 ist eine Gruppe von Speicherzellen, die parallel erkannt oder programmiert werden kann. Dies wird durch eine entsprechende Seite von Erkennungsverstärkern 212 erzielt. Die erkannten Ergebnisse werden in einem entsprechenden Satz von Haltespeichern 214 gespeichert. Jeder Erkennungsverstärker kann über eine Bitleitung an einen NAND-Strang gekoppelt sein. Die Seite wird dadurch ermöglicht, dass die Steuergates der Zellen der Seite gemeinsam mit einer Wortleitung 42 verbunden sind, und jede Zelle durch einen über eine Bitleitung 36 zugänglichen Erkennungsverstärker zugänglich ist. Beispielsweise wird beim Erkennen bzw. Programmieren der Seite 60 von Zellen eine Erkennungsspannung bzw. eine Programmierspannung auf die gemeinsame Wortleitung WL3 angewendet, zusammen mit entsprechenden Spannungen auf den Bitleitungen.
Physischer Aufbau des Speichers
Ein Unterschied zwischen Flash-Speicher und anderen Arten von Speicher besteht darin, dass eine Flash-Speicherzelle im Allgemeinen aus einem gelöschten Zustand heraus programmiert wird. Das heißt, das Schwebegate wird im Allgemeinen zuerst entladen. Beim Programmieren wird dem Schwebegate dann wieder eine gewünschte Ladungsmenge hinzugefügt. Flash-Speicher unterstützt im Allgemeinen nicht das Entfernen eines Teils der Ladung vom Schwebegate, um von einem stärker programmierten Zustand in einen weniger programmierten Zustand zu wechseln. Das bedeutet, dass aktualisierte Daten keine bestehenden Daten überschreiben können und stattdessen an einen zuvor unbeschriebenen Ort geschrieben werden.
Ferner erfolgt das Löschen, um alle Ladungen aus dem Schwebegate zu entfernen, was im Allgemeinen mit einem beträchtlichen Zeitaufwand verbunden ist. Aus diesem Grund ist es umständlich und sehr zeitaufwändig, Zelle für Zelle oder sogar Seite für Seite zu löschen. In der Praxis wird die Anordnung von Speicherzellen in eine größere Anzahl von Blöcken von Speicherzellen unterteilt. Wie bei Flash-EEPROM-Systemen üblich, bildet der Block eine Löscheinheit. Das heißt, jeder Block enthält die Mindestanzahl von Speicherzellen, die zusammen gelöscht werden. Das Aggregieren einer großen Anzahl von Zellen in einem parallel zu löschenden Block verbessert zwar die Löschleistung, aber ein großer Block zieht auch die Handhabung einer größeren Anzahl von aktualisierten und veralteten Daten nach sich.
Jeder Block ist typischerweise in eine Anzahl von physischen Seiten unterteilt. Eine logische Seite ist eine Programmier- oder Leseeinheit, die eine Anzahl von Bits enthält, die der Anzahl von Zellen auf einer physischen Seite entspricht. In einem Speicher, der ein Bit pro Zelle speichert (ein „Single Level Cell” oder SLC-Speicher), speichert eine physische Seite eine logische Seite mit Daten. In Speichern, die zwei Bits pro Zelle speichern, speichert eine physische Seite zwei logische Seiten. Die Anzahl logischer Seiten, die auf einer physischen Seite gespeichert werden, spiegelt somit die Anzahl der pro Zelle gespeicherten Bits wider. Der Begriff „Multi Level Cell” (MLC) wird im Allgemeinen für Speicher verwendet, die mehr als ein Bit pro Zelle speichern, was Speicher umfasst, die drei Bits pro Zelle (TLC), vier Bits pro Zelle oder mehr Bits pro Zelle speichern. In einer Ausführungsform können die einzelnen Seiten in Segmente unterteilt sein, und die Segmente können die geringste Anzahl von Zellen enthalten, die zu einem gegebenen Zeitpunkt als grundlegende Programmieroperation gleichzeitig geschrieben werden. Eine oder mehrere logische Datenseiten werden typischerweise in einer Reihe von Speicherzellen gespeichert. Eine Seite kann einen oder mehrere Sektoren speichern. Ein Sektor umfasst Benutzerdaten und Verwaltungsdaten.
MLC-Programmierung
Die 6A–6C zeigen ein Beispiel für das Programmieren einer Belegung von Speicherzellen mit 4 Zuständen. 6A zeigt die Belegung von Speicherzellen, die in vier eindeutige Verteilungen von Schwellwertspannungen programmierbar sind, welche jeweils die Speicherzustände „E”, „A”, „B” bzw. „C” darstellen. 6B zeigt die anfängliche Verteilung von „gelöschten” Schwellwertspannungen für einen gelöschten Speicher. 6C zeigt ein Beispiel für den Speicher, nachdem viele der Speicherzellen programmiert worden sind. Im Wesentlichen weist eine Zelle anfänglich eine „gelöschte” Schwellwertspannung auf, und die Programmierung hebt diese auf einen höheren Wert in eine der drei Zonen, die durch die Verifizierungspegel vV₁, vV₂ und vV₃ markiert sind. Auf diese Weise kann jede Speicherzelle zu einem der drei programmierten Zustände „A”, „B” und „C” programmiert werden oder unprogrammiert im Zustand „Gelöscht” verbleiben. Wenn der Speicher stärker programmiert wird, wird die in 6B gezeigte anfängliche Verteilung des Zustands „Gelöscht” enger, und der gelöschte Zustand wird durch den Zustand „0” dargestellt.
Ein 2-Bit-Code mit einem unteren Bit und einem oberen Bit kann verwendet werden, um jeden der vier Speicherzustände darzustellen. Beispielsweise werden die Zustände „E”, „A”, „B” und „C” jeweils durch „11”, „01”, „00” und „10” dargestellt. Die 2-Bit-Daten können aus dem Speicher durch Erkennung im „Vollsequenz”-Modus erkannt werden, bei dem die zwei Bits durch relative Erkennung zu den Leseabgrenzungsschwellwerten rV₁, rV₂ und rV₃ in jeweils drei Unterdurchläufen zusammen erkannt werden.
3-D-NAND-Struktur
Eine alternative Anordnung für eine herkömmliche zweidimensionale (2-D) NAND-Anordnung ist eine dreidimensionale (3-D) Anordnung. Im Gegensatz zu 2-D-NAND-Anordnungen, die entlang einer planaren Oberfläche eines Halbleiterwafers ausgebildet sind, erstrecken sich 3-D-Anordnungen von der Waferoberfläche aus nach oben und umfassen im Allgemeinen Stapel oder Spalten von Speicherzellen, die sich aufwärts erstrecken. Verschiedene 3-D-Anordnungen sind möglich. In einer Anordnung ist ein NAND-Strang vertikal ausgebildet, wobei sich ein Ende (z. B. Source) an der Waferoberfläche und das andere Ende (z. B. Drain) an der Oberseite befindet. In einer anderen Ausführungsform ist ein NAND-Strang in einer U-Form ausgebildet, so dass beide Enden des NAND-Strangs an der Oberseite zugänglich sind, wodurch Verbindungen zwischen solchen Strängen möglich sind.
7 zeigt ein erstes Beispiel eines NAND-Strangs 701, der sich in einer vertikalen Richtung, d. h. in Z-Richtung, senkrecht zu der X-Y-Ebene des Substrats erstreckt. Speicherzellen werden dort gebildet, wo eine vertikale Bitleitung (lokale Bitleitung) 703 durch eine Wortleitung (z. B. WL0, WL1 etc.) verläuft. Eine Ladungsfallenschicht zwischen der lokalen Bitleitung und der Wortleitung speichert eine Ladung, was die Schwellwertspannung des Transistors beeinflusst, der durch die Wortleitung (Gate) gebildet ist, die an die vertikale Bitleitung (Kanal) gekoppelt ist, die sie umgibt. Solche Speicherzellen können gebildet werden, indem Stapel von Wortleitungen gebildet werden und dann Speicheröffnungen dort geätzt werden, wo Speicherzellen gebildet werden sollen. Speicheröffnungen werden dann mit einer Ladungsfallenschicht ausgekleidet und mit einem geeigneten lokalen Bitleitungs-/Kanalmaterial (mit geeigneten dielektrischen Schichten zur Isolierung) gefüllt.
Wie bei planaren NAND-Strängen befinden sich Auswahlgates 705, 707 an jedem Ende des Strangs, um zu ermöglichen, dass der NAND-Strang selektiv mit externen Elementen 709, 711 verbunden oder von diesen isoliert werden kann. Solche externen Elemente sind im Allgemeinen leitfähige Leitungen wie etwa gemeinsame Source-Leitungen oder Bitleitungen, die eine große Anzahl von NAND-Strängen bedienen. Vertikale NAND-Stränge können in ähnlicher Weise wie planare NAND-Stränge betrieben werden, und sowohl ein SLC-Betrieb (Single Level Cell) als auch ein MLC-Betrieb (Multi Level Cell) ist möglich. Auch wenn 7 ein Beispiel für einen NAND-Strang zeigt, der 32 in Reihe geschaltete Zellen (0–31) aufweist, ist für die Anzahl der Zellen in einem NAND-Strang jede geeignete Anzahl möglich. Der Übersichtlichkeit halber werden nicht alle Zellen gezeigt. Es versteht sich, dass dort zusätzliche Zellen ausgebildet sind, wo (nicht gezeigte) Wortleitungen 3–29 die lokale vertikale Bitleitung schneiden.
8 zeigt ein zweites Beispiel für einen NAND-Strang 815, der sich in einer vertikalen Richtung (Z-Richtung) erstreckt. In diesem Fall bildet der NAND-Strang 815 eine U-Form, wodurch eine Verbindung zu externen Elementen (Source-Leitung „SL” und Bitleitung „BL”), die sich an der Oberseite der Struktur befinden, hergestellt wird. An der Unterseite des NAND-Strangs 815 befindet sich ein steuerbares Gate (Backgate „BG”), das die zwei Flügel 816A, 816B des NAND-Strangs 815 verbindet. Insgesamt 64 Zellen werden dort gebildet, wo die Wortleitungen WL0–WL63 die vertikale lokale Bitleitung 817 schneiden (auch wenn in anderen Beispielen eine andere Anzahl von Zellen bereitgestellt wird). Die Auswahlgates SGS, SGD befinden sich an jedem Ende des NAND-Strangs 815, um die Verbindung/Isolierung des NAND-Strangs 815 zu steuern.
Vertikale NAND-Stränge können so angeordnet sein, dass sie eine 3-D-NAND-Anordnung auf verschiedene Art und Weise bilden. 9 zeigt ein Beispiel, in dem mehrere U-förmige NAND-Stränge in einem Block mit einer Bitleitung verbunden sind. In diesem Fall gibt es n getrennt auswählbare Strangsätze (Strang 1–Strang n) in einem mit einer Bitleitung („BL”) verbundenen Block. Der Wert von „n” kann jede geeignete Zahl sein, beispielsweise 8, 12, 16, 32 oder mehr. Stränge wechseln ihre Ausrichtung mit ungeradzahligen Strängen, deren Source-Verbindung sich links befindet, und geradzahligen Strängen, deren Source-Verbindung sich rechts befindet, ab. Diese Anordnung ist praktisch, aber nicht entscheidend, und andere Muster sind ebenfalls möglich.
Gemeinsame Source-Leitungen „SL” sind mit einem Ende jedes NAND-Strangs verbunden (gegenüber dem Ende, das mit der Bitleitung verbunden ist). Dies kann als Source-Ende des NAND-Strangs angesehen werden, wobei das Bitleitungsende als das Drain-Ende des NAND-Strangs angesehen werden kann. Gemeinsame Source-Leitungen können so verbunden sein, dass alle Source-Leitungen für einen Block zusammen von einer peripheren Schaltung gesteuert werden können. Somit erstrecken sich die NAND-Stränge eines Blocks parallel zwischen Bitleitungen an einem Ende und gemeinsamen Source-Leitungen an dem anderen Ende.
10A zeigt eine Speicherstruktur, im Querschnitt entlang der Bitleitungsrichtung (entlang der Y-Richtung), in der sich geradlinige vertikale NAND-Stränge von gemeinsamen Source-Verbindungen in einem Substrat oder in der Nähe eines Substrats zu globalen Bitleitungen (GBL0–GBL3) erstrecken, die sich über die physischen Ebenen von Speicherzellen erstrecken. Wortleitungen in einer gegebenen physische Ebene in einem Block sind durch eine Bahn eines leitfähigen Materials gebildet. Speicheröffnungsstrukturen erstrecken sich nach unten durch diese Bahnen eines leitfähigen Materials, um Speicherzellen zu bilden, die durch vertikale Bitleitungen (BL0–BL3) vertikal (entlang der Z-Richtung) in Reihe geschaltet sind, um vertikale NAND-Stränge zu bilden. In einem gegebenen Block gibt es mehrere NAND-Stränge, die mit einer gegebenen globalen Bitleitung verbunden sind (z. B. ist GBL0 mit mehreren BL0s verbunden). NAND-Stränge sind zu Strangsätzen gruppiert, die sich gemeinsame Auswahlleitungen teilen. Somit können beispielsweise NAND-Stränge, die von Source-Auswahlleitung SGS0 und Drain-Auswahlleitung SGD0 ausgewählt werden, als ein Satz von NAND-Strängen angesehen werden und können als Strang 0 bezeichnet werden, während NAND-Stränge, die von Source-Auswahlleitung SGS1 und Drain-Auswahlleitung SGD1 ausgewählt werden, als ein anderer Satz von NAND-Strängen angesehen werden können und als Strang 1 bezeichnet werden können, was hier gezeigt wird. Ein Block kann aus einer geeigneten Anzahl solcher getrennt auswählbaren Strangsätze bestehen. Es versteht sich, dass 10A nur Teile von GBL0–GBL3 zeigt und dass sich diese Bitleitungen weiter in Y-Richtung erstrecken und mit zusätzlichen NAND-Strängen im Block und in anderen Blöcken verbunden sein können. Des Weiteren erstrecken sich zusätzliche Bitleitungen parallel zu GBL0–GBL3 (z. B. an verschiedenen Orten entlang der X-Achse, vor oder hinter der Position des Querschnitts aus 10A).
10B stellt getrennt auswählbare Sätze von NAND-Strängen aus 10A schematisch dar. Es ist zu sehen, dass in dem gezeigten Teil des Blocks jede der globalen Bitleitungen (GBL0–GBL3) mit mehreren getrennt auswählbaren Sätzen von NAND-Strängen verbunden ist (z. B. ist GBL0 mit der vertikalen Bitleitung BL0 von Strang 0 und außerdem mit der vertikalen Bitleitung BL0 von Strang 1 verbunden). In einigen Fällen sind Wortleitungen aller Stränge eines Blocks elektrisch verbunden, z. B. kann WL0 in Strang 0 mit WL0 von Strang 1, Strang 2 etc. verbunden sein. Solche Wortleitungen können als eine durchgehende Bahn eines leitfähigen Materials ausgebildet sein, das sich durch alle Strangsätze des Blocks erstreckt. Source-Leitungen können ebenfalls allen Strängen eines Blocks gemeinsam sein. Beispielsweise kann ein Teil eines Substrats dotiert sein, um eine durchgehende leitfähige Region zu bilden, die unter einem Block liegt, der von ähnlichen leitfähigen Regionen, die unter anderen Blöcken liegen, isoliert ist, was somit eine getrennte Vorspannung ermöglicht, um einen Block als Einheit zu löschen. Source- und Drain-Auswahlleitungen werden von unterschiedlichen Strangsätzen nicht geteilt, so dass beispielsweise SGD0 und SGS0 vorgespannt werden können, um Strang 0 auszuwählen, ohne SGD1 und SGS1 in ähnlicher Weise vorzuspannen. Somit kann Strang 0 einzeln ausgewählt (mit globalen Bitleitungen und einer gemeinsamen Source verbunden) werden, während Strang 1 (und andere Strangsätze) von globalen Bitleitungen und der gemeinsamen Source isoliert bleiben. Das Zugreifen auf Speicherzellen in einem Block während einer Programmier- oder Leseoperation umfasst im Allgemeinen das Anwenden von Auswahlspannungen auf ein Paar von Auswahlleitungen (z. B. SGS0 und SGD0), während für alle anderen Auswahlleitungen des Blocks (Z. B. SGS1 und SGD1) Abwahlspannungen bereitgestellt werden. Dann werden geeignete Spannungen auf Wortleitungen des Bocks angewendet, so dass auf eine bestimmte Wortleitung im ausgewählten Strangsatz zugegriffen werden kann (z. B. wird eine Lesespannung auf die bestimmte Wortleitung angewendet, während Lesedurchlassspannungen auf andere Wortleitungen angewendet werden). Löschoperationen können auf einen gesamten Block (alle Strangsätze in einem Block) statt auf einen bestimmten Strangsatz in einem Block angewendet werden.
10C zeigt einen getrennt auswählbaren Satz von NAND-Strängen, Strang 0, aus den 10A–B in einem Querschnitt entlang der X-Z-Ebene. Es ist zu sehen, dass jede globale Bitleitung (GBL0–GBLm) mit einem vertikalen NAND-Strang (vertikale Bitleitung BL0–BLm) in Strang 0 verbunden ist. Strang 0 kann ausgewählt werden, indem geeignete Spannungen auf die Auswahlleitungen SGD0 und SGS0 angewendet werden. Andere Strangsätze sind in ähnlicher Weise mit globalen Bitleitungen (GBL0–GBLm) an verschiedenen Orten entlang der Y-Richtung und mit verschiedenen Auswahlleitungen verbunden, die Abwahlspannungen empfangen können, wenn Strang 0 ausgewählt wird.
Fehlerhafte Blöcke, fehlerhafte Spalten, fehlerhafte Reihen
In einigen Speichersystemen werden fehlerhafte Blöcke detektiert und markiert, so dass sie anschließend nicht mehr zur Speicherung von Benutzerdaten verwendet werden. Beispielsweise kann die Detektion und Markierung von fehlerhaften Blöcken während werkseitiger Prüfungen erfolgen. Bei einem fehlerhaften Block kann es sich um einen Block handeln, der einen Satz von Kriterien, beispielsweise im Zusammenhang mit dem Lesen, Schreiben und/oder Löschen, nicht erfüllt (z. B. wird nicht innerhalb einer Zeitbegrenzung gelesen, geschrieben oder gelöscht), eine übermäßig hohe Fehlerrate oder eine übermäßige Anzahl von fehlerhaften Zellen aufweist und/oder auf den andere Kriterien zutreffen. Falls ein bestimmtes Halbleiterplättchen mehr als eine Schwellwertanzahl von fehlerhaften Blöcken aufweist, dann wird das Halbleiterplättchen verworfen. In einigen Fällen können Halbleiterplättchen gemäß der Anzahl von fehlerhaften Blöcken, die sie enthalten, klassifiziert werden. Im Allgemeinen werden Halbleiterplättchen mit einer geringeren Anzahl von fehlerhaften Blöcken bevorzugt, da sich die Datenspeicherkapazität des Speichers durch die Anzahl fehlerhafter Blöcke reduziert.
In einigen Fällen können Blöcke einige funktionsunfähige Komponenten aufweisen, während andere Komponenten nach wie vor funktionsfähig sind. Beispielsweise kann es sein, dass eine oder mehrere Spalten in einem Block funktionsunfähig sind und diese durch eine Reservespalte ersetzt werden. In ähnlicher Weise können eine oder mehrere Reihen von Speicherzellen in einigen Fällen ersetzt werden. Eine kleine Anzahl von fehlerhaften Zellen kann akzeptabel sein, falls die Fehlerraten, die sich durch solche fehlerhaften Zellen ergeben, so gering sind, dass eine Korrektur durch Fehlerkorrekturcode (Error Correction Code, ECC) oder eine andere Form von Redundanz möglich ist.
In einem Beispiel werden Blöcke mit mehreren getrennt auswählbaren Strangsätzen, die als „fehlerhafte” Blöcke identifiziert worden sind, weiter geprüft, um zu bestimmen, ob es funktionsfähige Strangsätze in den Blöcken gibt (z. B. können einige Strangsätze Prüfkriterien erfüllen, obwohl der Block als Ganzes die Kriterien nicht erfüllt). Während einige Ausfallarten zu fehlerhaften Blöcken führen können, die keine funktionsfähigen Zellen aufweisen, können sich andere Ausfallarten auf einen bestimmten Teil eines Blocks auswirken und können wenigstens einige funktionsfähige Speicherzellen übrig lassen. Einige Ausfallarten können sich auf einzelne getrennt auswählbare Sätze von NAND-Strängen in einem Block auswirken, während andere Sätze von NAND-Strängen funktionsfähig bleiben. Das Prüfen von Blöcken, die als „fehlerhafte” Blöcke identifiziert wurden, kann eine Anzahl von Blöcken identifizieren, die eine Mischung aus funktionsfähigen und funktionsunfähigen Teilen enthalten. In einigen Fällen können solche teilweise fehlerhaften Blöcke anschließend verwendet werden, um Daten zu speichern, wodurch sich die Kapazität des Speichers erhöht. In einigen Fällen können Teile von Blöcken, die Prüfkriterien nicht erfüllen, neu konfiguriert werden, so dass sie die Prüfkriterien erfüllen. Beispielsweise kann ein Teil eines Speichers, der die Prüfung nicht besteht, wenn Standard-Betriebsparameter verwendet werden, die Prüfung erfolgreich durchlaufen, wenn einige geänderte Betriebsparameter verwendet werden.
Eine Ausfallart kann auftreten, wenn ein Block oder ein Teil eines Blocks nicht gelöscht werden kann. Solche Löschfehler können während des Prüfens oder nach einer starken Nutzung detektiert werden (z. B. nachdem ein Block verwendet worden ist, um Benutzerdaten für einen Zeitraum zu speichern). Im Allgemeinen wird, nachdem ein Block einem Löschschritt unterzogen wird, ein Löschverifizierungsschritt verwendet, um zu bestimmen, ob sich Speicherzellen im gelöschten Zustand befinden oder ob ein weiteres Löschen erforderlich ist. Während ein Löschschritt Löschbedingungen auf alle Speicherzellen eines Blocks anwenden kann, so dass der Block als Einheit gelöscht wird, kann die Löschverifizierung auf einen Teil des Blocks angewendet werden. Beispielsweise kann zu einem gegebenen Zeitpunkt ein getrennt auswählbarer Satz von NAND-Strängen in einem Block für die Löschverifizierung ausgewählt werden. Durch Anwenden geeigneter Auswahl- und Abwahlspannungen auf Auswahlleitungen eines Blocks kann ein bestimmter Satz von NAND-Strängen ausgewählt werden, während andere Sätze von NAND-Strängen abgewählt werden. Geeignete Löschverifizierungsspannungen können auf alle Wortleitungen angewendet werden, so dass alle Zellen eingeschaltet werden, was einen Stromfluss durch NAND-Stränge ermöglichen sollte. Dieser Strom kann gemessen werden, um zu bestimmen, ob die Speicherzellen gelöscht sind. Falls die Anzahl der NAND-Stränge in einem ausgewählten Satz von NAND-Strängen, die nicht in geeigneter Weise gelöscht sind (z. B. die keinen Strom aufweisen, der größer als ein Minimalstrom ist), größer ist als eine maximal zulässige Anzahl, dann kann ein weiterer Löschschritt durchgeführt werden, gefolgt von einem weiteren Löschverifizierungsschritt. Im Allgemeinen werden Lösch- und Löschverifizierungsschritte wiederholt, bis eine maximale Zeit oder eine maximale Anzahl von Zyklen erreicht ist. Wenn ein solches Maximum erreicht ist, kann ein Löschfehler gemeldet werden und der Satz von NAND-Strängen kann als fehlerhaft betrachtet werden (und in einigen Fällen kann der Block als fehlerhafter Block betrachtet werden).
In einigen Fällen tritt ein Löschfehler auf, weil Speicherzellen selbst nach mehreren Löschzyklen nicht gelöscht werden können (programmiert bleiben). In anderen Fällen kann ein Löschfehler aus anderen Gründen auftreten. Ein NAND-Strang kann einen Löschverifizierungsschritt nicht bestehen, selbst wenn Speicherzellen in geeigneter Weise gelöscht werden. Beispielsweise kann der Strom durch einen NAND-Strang gering bleiben, weil eine andere Komponente als eine Speicherzelle signifikant zum Widerstand des NAND-Strangs beiträgt, was dazu führt, dass der Strom durch den NAND-Strang unter einem Minimalstrom bleibt. Beispielsweise können Auswahltransistoren in einigen Fällen einen signifikanten Widerstand beitragen. In einigen Fällen können Verbindungen an den Enden von NAND-Strängen einen signifikanten Widerstand beitragen. Beispielsweise können schlechte Verbindungen vorliegen, bei denen NAND-Stränge mit einer gemeinsamen Source oder mit globalen Bitleitungen verbunden sind, was einen relativ hohen Widerstand ergeben kann, der den Stromfluss durch einen NAND-Strang reduziert.
11A zeigt einen Teil eines 3-D-Blocks von NAND-Strängen mit getrennt auswählbaren Sätzen von NAND-Strängen. Metallkontakte (z. B. Kontakt 150) erstrecken sich zwischen Drain-Auswahltransistoren (Auswahlgate „SG”) und globalen Bitleitungen („GBL”). In einigen Fällen können diese Kontakte einen höheren Widerstand als normal aufweisen, z. B. aufgrund von prozessbezogenen Schwankungen, was einen geringeren Strom durch den entsprechenden NAND-Strang zur Folge haben kann.
11B zeigt einen einzelnen NAND-Strang aus 11B einschließlich dessen Verbindung zu einer entsprechenden globalen Bitleitung („GBL”) und dessen Source-Verbindung durch das darunter befindliche Substrat und durch einen vertikalen Leiter, Local Interconnect („LI”, lokale Zwischenverbindung), der die Source-Leitung im Substrat mit dem Source-Anschluss des Speichers verbindet. Der Widerstand an jedem Punkt entlang des gezeigten Strompfads kann zu einem geringen Strom durch den NAND-Strang führen. Dies gilt beispielsweise für Widerstand an der Oberseite des NAND-Strangs, wo dieser mit der globalen Bitleitung (GBL) an Kontakt 150 verbunden ist, an der Unterseite des NAND-Strangs, wo dieser mit dem Source-Bereich im Substrat verbunden ist, oder dort, wo der Source-Bereich im Substrat mit der vertikalen gemeinsamen Source-Verbindung (LI) verbunden ist. Der Widerstand kann sich auch aus defekten Auswahltransistoren (Source-Auswahltransistoren oder Drain-Auswahltransistoren) oder defekten Dummy-Zellen ergeben. Ein erhöhter Widerstand kann spezifisch für einen einzelnen NAND-Strang sein, z. B. ein Widerstand aufgrund einer schlechten Verbindung zwischen dem NAND-Strang und einer globalen Bitleitung. Ein erhöhter Widerstand kann mehreren NAND-Strängen gemeinsam sein, z. B. kann sich ein Widerstand aufgrund einer schlechten Verbindung zwischen dem Source-Bereich im Substrat und einer vertikalen gemeinsamen Source-Verbindung auf einen gesamten getrennt auswählbaren Satz von NAND-Strängen auswirken.
12 zeigt ein Beispiel für Speicheröffnungen (Memory Holes, „MH”), die einen gemeinsamen Source-Bereich 154 in einem Substrat verbinden. Strom fließt durch einen vertikalen Local Interconnect („LI”), der in einem Source-Anschluss (Source Terminal, „ST”) gebildet ist, durch einen N+-dotierten Bereich, einen gemeinsamen Source-Bereich 154 und durch die Kanäle von vertikalen NAND-Strängen, die in den Speicheröffnungen gebildet sind. Der Stromfluss durch eine gegebene Speicheröffnung wird von Auswahltransistoren gesteuert, z. B. von den gezeigten Source-Auswahltransistoren 156. Dummy-Wortleitungen („DWL”) steuern Dummy-Speicherzellen, die mit Speicherzellen, die Benutzerdaten speichern, in Reihe geschaltet sind.
Geringer Bitleitungsstrom
13 stellt vier getrennt auswählbare Sätze von NAND-Strängen eines Blocks, die Stränge 0–3, schematisch dar. Ein Beispiel für eine Operation zum Rückgewinnen fehlerhafter Teile eines solchen Blocks kann sich auf einen Satz von NAND-Strängen zu einem gegebenen Zeitpunkt beziehen und kann unterschiedliche Lösungen auf verschiedene Sätze von NAND-Strängen anwenden. Wenn beispielsweise ein Block nicht gelöscht werden kann (z. B. zeigt die Löschverifizierung eine Anzahl von NAND-Strängen mit einem inakzeptabel geringen Strom, die eine maximale Anzahl überschreitet), dann kann die Ursache eines solchen geringen Stromflusses untersucht werden, indem Sätze von NAND-Strängen einzeln geprüft werden. Während einer solchen Prüfung wird der Strangsatz durch Anwenden geeigneter Auswahlleitungsspannungen ausgewählt, während andere Auswahlleitungen desselben Blocks Abwahlspannungen empfangen. Eine Leseoperation kann Wortleitung für Wortleitung durchlaufen werden, um festzustellen, ob sich Speicherzellen im gelöschten Zustand befinden. Ist der Stromfluss durch einen NAND-Strang gering und sind alle oder im Wesentlichen alle Speicherzellen gelöscht, ist dies im Allgemeinen ein Hinweis darauf, dass der geringe Strom von einem anderen Element verursacht wird, beispielsweise durch den Widerstand einer anderen Komponente. Durch Identifizieren eines solchen Widerstands kann eine geeignete Lösung identifiziert und angewendet werden, so dass der NAND-Strang rückgewonnen und anschließend für das Speichern von Daten verwendet werden kann.
In einigen Fällen kann ein geringer Stromfluss durch NAND-Stränge überwunden werden, indem eine höhere Bitleitungsspannung angewendet wird. Kann eine Standard-Bitleitungsspannung einen erforderlichen Stromfluss aufgrund eines gewissen Widerstands nicht generieren, reicht eine erhöhte Bitleitungsspannung unter Umständen aus, um den erforderlichen Stromfluss gemäß der Gleichung V=IR bereitzustellen. Somit kann eine Lösung das Anwenden einer höheren Bitleitungsspannung auf die globale Bitleitung eines NAND-Strangs, der einen geringen Stromfluss aufweist, beinhalten. Dies kann Bitleitung für Bitleitung erfolgen, sofern eine relativ kleine Anzahl (z. B. weniger als eine Schwellwertanzahl) von NAND-Strängen in einem getrennt auswählbaren Satz von NAND-Strängen einen geringen Stromfluss aufweist. In einigen Speichersystemen sind Bitleitungen zu Spalten gruppiert, wobei eine Spalte beispielsweise 8, 16, 32 oder mehr Bitleitungen aufweisen kann. Eine höhere Bitleitungsspannung kann Spalte für Spalte angewendet werden. In einigen Fällen, in denen eine relativ große Anzahl von NAND-Strängen (z. B. größer als eine Schwellwertanzahl) in einem getrennt auswählbaren Satz von NAND-Strängen einen geringen Fluss aufweist, kann eine erhöhte Bitleitungsspannung auf alle NAND-Stränge in dem Satz von NAND-Strängen angewendet werden. Eine Aufzeichnung kann gepflegt werden, um anzugeben, dass modifizierte Bitleitungsspannungen anzuwenden sind, wenn auf einen getrennt auswählbaren Satz von NAND-Strängen zugegriffen wird. Eine einzelne erhöhte Bitleitungsspannung kann durchgängig in einem solchen Satz verwendet werden oder unterschiedliche erhöhte Bitleitungsspannungen können für verschiedene Spalten oder für einzelne NAND-Stränge verwendet werden, z. B. kann ein Satz von unterschiedlichen Bitleitungsspannungsversätzen erhalten werden, um unterschiedliche Bitleitungsspannungen anzupassen, um einen geeigneten Strom bereitzustellen. Eine Aufzeichnung kann einen einzelnen Eintrag für einen Satz von getrennt auswählbaren NAND-Strängen aufweisen oder kann einen Eintrag für eine Spalte aufweisen, die mehrere Bitleitungen umfassen kann, oder kann einzelne Einträge für Bitleitungen aufweisen, die eine erhöhte Spannung erfordern. Bei den Einträgen kann es sich um Ein-Bit-Einträge handeln, die eine erhöhte Bitleitungsspannung angeben, oder um längere Einträge, die die Größe einer erhöhten Bitleitungsspannung angeben.
Die 14A–B zeigen ein Beispiel für eine Schaltung zum Prüfen von NAND-Strängen oder anderen Teilen von Speicheranordnungen. Wenn Speicherzellen in einem getrennt auswählbaren Satz von NAND-Strängen ausgelesen und als derzeit gelöscht werdend bestätigt werden, kann diese Schaltung verwendet werden, um Strom zu messen und eine erhöhte Bitleitungsspannung zu identifizieren, die einen geeigneten Strom durch einen NAND-Strang oder eine andere Einheit einer Speicheranordnung bereitstellen kann. Der in diesem Schaltbild gezeigte Widerstand 401 ist die zu prüfende Komponente und kann einen oder mehrere NAND-Stränge (mit eingeschalteten Speicherzellen) zusammen mit Komponenten umfassen, die mit dem NAND-Strang in Reihe geschaltet sind. Ein Digital-zu-Analog-Wandler (Digital to Analog Converter, DAC) steuert das Gate eines Transistors, der mit einer festen Spannung (in diesem Beispiel 2 Volt) angeschlossen ist, um den Strom durch den NAND-Strang zu steuern. Ein Komparator 405 vergleicht die Spannung am Eingangsknoten 403 mit einer vorgegebenen Spannung (in dem Beispiel aus 14A 0,5*VCCQ oder 1 Volt). Falls die Spannung am Eingangsknoten ein Volt überschreitet, dann liegt der Strom durch den NAND-Strang unter der Pass/Fail(Bestanden/Nicht bestanden)-Grenze. Durch Modifizieren der Spannung, die auf den Eingangsknoten 403 durch den Transistor angewendet wird, kann eine entsprechende Spannung gefunden werden, die einen geeigneten Strom durch den NAND-Strang bereitstellt. Der Widerstand eines NAND-Strangs kann erhalten werden, indem die Spannung des Eingangsknotens gefunden wird, wenn ein fester Strom angewendet wird, so dass eine entsprechende Spannung angewendet werden kann, um den gewünschten Strom zu erzeugen. Beispielsweise kann ein NAND-Strang einen Widerstand von fünfhundert bis eintausend Kiloohm (500 kΩ bis 1 MΩ) aufweisen. NAND-Stränge mit einem höheren Widerstand können eine Bitleitungsspannung empfangen, die erhöht ist, um den erhöhten Widerstand zu kompensieren (d. h. für einen gegebenen Wert R kann ein gewisser Wert für V gemäß I=V/R einen geeigneten Strom erzeugen).
Prüfungen können unter verschiedenen Bedingungen durchgeführt werden, und die Prüfungsergebnisse können mit verschiedenen Kriterien wie dem Stromfluss unter verschiedenen Bedingungen verglichen werden. Beispielsweise kann, wie in 14B gezeigt, bei Prüfungen mit geringer Leistung ein relativ geringer Strom angewendet werden, so dass die erwartete Spannung am Eingangsknoten entsprechend geringer ist und die Komparatorspannung reduziert wird (in diesem Beispiel auf 0,25 VCCQ oder 0,5 Volt). Das Prüfen verschiedener Bedingungen kann eine genauere Verwendung von Bitleitungsspannungsversätzen ermöglichen. Beispielsweise kann ein Bitleitungsspannungsversatz für einige Operationen verwendet werden, aber für andere nicht. Beispielsweise kann ein Bitleitungsspannungsversatz für das Löschen (relativ hoher Strom) verwendet werden, aber nicht für das Lesen (relativ geringer Strom). Ein geeignetes Prüfschema kann gemäß den Strömen, die verwendet werden, wenn auf den Speicher zugegriffen wird (d. h. Ströme, die für Lösch-, Lese- und Schreiboperationen verwendet werden) angewendet werden.
In einigen Fällen kann ein erhöhter Widerstand einer Einheit (z. B. ein NAND-Strang-Widerstand) von Auswahltransistoren verursacht werden. Im Allgemeinen, weil Auswahlleitungen von allen NAND-Strängen in einem getrennt auswählbaren Satz von NAND-Strängen geteilt werden, können sich Auswahlleitungsprobleme auf die meisten oder alle NAND-Stränge eines getrennt auswählbaren Satzes von NAND-Strängen auswirken. In einem Beispiel wird ein Satz von NAND-Strängen, der eine hohe Anzahl von NAND-Strängen mit geringem Strom (hohem Widerstand) zeigt, dahingehend geprüft, ob eine höhere Auswahlleitungsspannung das Problem beheben kann. Erhöhte Auswahlleitungsspannungen können dahingehend geprüft werden, ob die Anzahl von NAND-Strängen mit hohem Widerstand auf eine akzeptable Anzahl reduziert werden kann. Falls eine erhöhte Auswahlleitungsspannung die Anzahl der NAND-Stränge mit hohem Widerstand in ausreichendem Maße reduzieren kann, dann zeigt dies, dass Auswahltransistoren eine wesentliche Ursache für den Widerstand sind. Anschließend kann der Zugriff auf den Satz von NAND-Strängen eine erhöhte Auswahlleitungsspannung für wenigstens eine Auswahlleitung verwenden. Eine Aufzeichnung kann gepflegt werden, um anzugeben, dass eine erhöhte Auswahlleitungsspannung für diesen getrennt auswählbaren Satz von NAND-Strängen erforderlich ist, und nachfolgende Zugriffsoperationen können die erhöhte Auswahlleitungsspannung entsprechend verwenden. In einigen Fällen kann eine einzelne erhöhte Auswahlleitungsspannung für jeden getrennt auswählbaren Satz von NAND-Strängen, der auf diese Weise repariert werden kann, verwendet werden. In anderen Fällen kann eine Auswahlleitungsspannung gemäß den Ergebnissen der Prüfung unterschiedlich stark erhöht werden. Es kann vorzuziehen sein, geringere Auswahlleitungsspannungen zu verwenden, wenn dies möglich ist, so dass je nach Schwere des Problems, das bei verschiedenen getrennt auswählbaren Sätzen von NAND-Strängen vorgefunden wird, ein Bereich von Auswahlleitungsspannungen angewendet werden kann.
In einigen Fällen kann ein Teil eines Blocks durch Kombinieren von Ansätzen rückgewonnen werden, z. B. durch Anwenden einer erhöhten Auswahlleitungsspannung und Erhöhen der Bitleitungsspannung. Es versteht sich, dass diese Ansätze nicht ausschließender Natur sind und in jeder Art und Weise angewendet werden können, die wirksam ist, einschließlich durch Kombinieren mit anderen Ansätzen.
In einigen Beispielen, in denen vermutet wird, dass ein Teil eines Blocks irgendwie defekt ist, können zusätzliche Schritte unternommen werden, um die in einem solchen Teil gespeicherten Daten zu schützen. Beispielsweise kann auf Daten, die in einem solchen Teil gespeichert sind, ein höheres Redundanzniveau angewendet werden als auf andere Teile. Ein Speichersystem, das Daten unter Verwendung eines Standard-Codierschemas mit einer gewissen Fehlerkorrekturfähigkeit codiert, kann Daten zur Speicherung in einem verdächtigen Bereich mit einem erweiterten Codierschema speichern, welches eine höhere Fehlerkorrekturfähigkeit aufweist. Beispielsweise kann ein erstes Fehlerkorrekturcode-Schema (Error Correction Code, ECC) als Standardschema auf Daten angewendet werden, die in der Speicheranordnung gespeichert sind, während ein zweites ECC-Schema mit einem höheren Redundanzverhältnis (und somit einer größeren Fehlerkorrekturfähigkeit) auf Daten angewendet werden kann, die in verdächtigen Bereichen gespeichert sind. In einigen Fällen kann ein zusätzliches Redundanzschema auf Daten angewendet werden, die in verdächtigen Teilen gespeichert sind. Beispielsweise kann, zusätzlich zu einem standardmäßigen ECC-Schema, ein weiteres Redundanzschema zu bestimmten Datenteilen hinzugefügt werden. Ein Beispiel für ein solches zusätzliches Schema ist ein exklusives OR(XOR)-Schema, das auf eine Anzahl von Datenteilen angewendet wird und das es ermöglicht, einen der Teile anhand der anderen Teile und der Redundanzdaten neu zu berechnen. Ein erhöhtes Redundanzverhältnis kann das Ergebnis eines erweiterten Redundanzschemas oder eines zusätzlichen Redundanzschemas sein, das selektiv auf Daten in verdächtigen Bereichen angewendet wird.
Ein Bereich kann als verdächtig angesehen werden, und für Daten, die in dem Bereich gespeichert sind, können aus einer Reihe von Gründen zusätzliche Maßnahmen anfallen. Erfüllt ein Teil eines Blocks, beispielsweise ein getrennt auswählbarer Satz von NAND-Strängen einige Kriterien wie etwa die Verfügbarkeit einer hohen Anzahl von NAND-Strängen mit einem geringen Stromfluss nicht, kann der Teil als verdächtig angesehen werden. Eine unüblich höhere Auswahlleitungsspannung kann verwendet werden und/oder eine unüblich höhere Bitleitungsspannung kann angewendet werden und/oder ein höheres Redundanzverhältnis kann auf gespeicherte Daten angewendet werden. Eine Tabelle kann gepflegt werden, die angibt, welche Teile eines Blocks mit einem erhöhten Redundanzverhältnis codierte Daten aufweisen sollten. In einigen Fällen kann eine solche Tabelle mit einer Tabelle kombiniert werden, die andere Betriebsparameter wie etwa eine erhöhte Bitleitungsspannung und/oder eine erhöhte Auswahlleitungsspannung angibt. Enthält ein Block verdächtige Teile, kann die Zugriffszeit erhöht sein, z. B. aufgrund zusätzlicher Codierung und Konfigurationszeit, und das Risiko eines Datenverlustes kann höher sein. Daher können solche Blöcke als Reserveblöcke beibehalten werden, die nur verwendet werden, wenn keine fehlerfreien Blöcke verfügbar sind. Somit werden Benutzerdaten in solchen Blöcken unter Umständen nur gespeichert, nachdem alle fehlerfreien Blöcke verwendet worden sind, damit die Leistung nicht beeinträchtigt wird.
15 zeigt ein Beispiel für ein Schema, das Teile eines dreidimensionalen NAND-Blocks überprüft und bestimmte Wartungsschritte entsprechend anwendet. In einer Prüfroutine, die auf die Speicheröffnungsanbindung gerichtet ist, wird die Leitfähigkeit einer Speicheröffnung („MH”) geprüft 501, indem die Leitfähigkeit der Speicheröffnung 503 gemessen wird, nachdem die Speicherzellen geprüft worden sind, um sicherzustellen, dass diese in geeigneter Weise gelöscht sind. Falls eine Speicheröffnung einen geringen Strom (hohen Widerstand) aufweist, dann wird ein Speicheröffnungsproblem bestätigt 505 und eine Fingerwartung wird eingeleitet 507 (der Begriff „Finger” kann auf einen getrennt auswählbaren Satz von NAND-Strängen angewendet werden, die wie mehrere Finger parallel verlaufen). In einer anderen Prüfroutine werden Verteilungen der Schwellwertspannung (V_T) für die Auswahlgates bestimmt 511 und mit einem Soll-Schwellwertspannungsbereich 513 verglichen, um Probleme zu identifizieren. Alternativ kann die Anzahl von ausgelesenen logischen 1- und logischen 0-Bits gezählt werden (z. B. von einem Direktspeicherzähler (Direct Memory Counter, DMC)), um Auswahltransistoren zu identifizieren, die Probleme aufweisen. Falls die Anzahl fehlerhafter Stränge (Stränge mit Auswahlgates, die Schwellwertspannungen aufweisen, die außerhalb des gewünschten Bereichs liegen) nicht größer als ein Schwellwert 515 ist, dann kann der Teil des Blocks als normal angesehen werden und kann mit Standard-Betriebsparametern 517 betrieben werden. Falls die Anzahl fehlerhafter Stränge die Schwellwertanzahl 515 überschreitet, dann kann dieser getrennt auswählbare Satz von NAND-Strängen als verdächtig angesehen werden und kann mit einer Liste von verdächtigen Sätzen für die Fingerwartung 519 verglichen werden. Falls der Finger nicht auf der Liste steht, dann wird er der Liste 521 hinzugefügt. Während der Fingerwartung 507 können ein oder mehrere modifizierte Betriebsparameter für einen getrennt auswählbaren Strangsatz berechnet werden, beispielsweise eine Bitleitungsspannung, eine erhöhte Auswahlleitungsspannung, ein erhöhtes Redundanzverhältnis oder andere Parameter.
Danach wird, wenn auf den Finger zugegriffen wird, bestimmt, ob der Zugriff eine Programmoperation 525 ist. Falls es sich um eine Programmoperation handelt, dann werden Bedingungen für die derzeit programmierte Wortleitung (WL) angepasst 527, z. B. durch Erhöhen einer oder mehrerer Auswahlleitungsspannungen und/oder durch Erhöhen einer oder mehrerer Bitleitungsspannungen und/oder durch Anwenden eines höheren Redundanzverhältnisses auf die zu speichernden Daten, indem zusätzliche Paritätsdaten im Finger 531 bereitgestellt werden.
Falls es sich bei der Operation nicht um eine Programmoperation handelt, dann wird bestimmt, ob es sich um eine Host-Leseoperation 535 handelt. Falls es sich um eine Host-Leseoperation handelt, dann können die Spannungen für Auswahlgate (SG) und/oder Bitleitung (BL) angepasst 537 werden, um den Lesevorgang durchzuführen. Die Anpassung kann durch einen Aufzeichnungseintrag angegeben werden. Nachdem die Daten ausgelesen und an den Host zurückgegeben worden sind, können Daten an einen sichereren Ort verlagert 539 werden (z. B. einen Finger, der keine angepassten Spannungen erfordert).
Falls es sich bei der Operation nicht um eine Programm- oder Host-Schreiboperation handelt, dann wird bestimmt, ob es sich um eine Löschoperation 545 handelt. Falls es sich um eine Löschoperation handelt, dann können die Spannungen für Auswahlgate (SG) und/oder Bitleitung (BL) angepasst 547 werden. Die Anpassung kann durch einen Aufzeichnungseintrag angegeben werden. Die Löschoperation wird dann mit den angepassten Spannungen fortgesetzt 549.
Falls es sich bei der Operation nicht um eine Programmoperation, eine Host-Schreiboperation oder eine Löschoperation handelt, dann wird eine Lese-Reinigungsoperation durchgeführt 555, die die Gesundheit der Finger misst, z. B. wird die Anzahl der Zellen gemessen, die ein gewisses Maß an Störung aufweisen, und es kann die Störungsintensität gemessen werden. Das Lesen-Reinigen kann mit modifizierten Parametern wie etwa Auswahlleitungsspannungen und Bitleitungsspannungen durchgeführt werden. Die Daten werden (unter Verwendung von ECC, um etwaige Fehler in den Daten zu korrigieren) an einen anderen Ort verlagert 557.
16 zeigt ein Beispiel für Komponenten eines Speichersystems 601, das mit einem Host 80 verbunden ist. Das Speichersystem 601 umfasst eine Speichersteuerung 603 und ein Speicher-Halbleiterplättchen 605 (und zusätzliche Speicher-Halbleiterplättchen). Das Speicher-Halbleiterplättchen 605 weist eine Anzahl von einzeln löschbaren Speicherblöcken auf (z. B. 3-D-NAND Flash-Speicherblöcke). Jeder Block verfügt über mehrere getrennt auswählbare Teile (z. B. Sätze von NAND-Strängen). Einige Blöcke sind als fehlerhafte Blöcke („FEHLERHAFT”) identifiziert und werden nicht verwendet. Einige Blöcke weisen wenigstens einen getrennt auswählbaren Teil auf (z. B. einen Satz von NAND-Strängen), der einige Kriterien nicht erfüllt (z. B. enthält Block 607 vier getrennt auswählbare Sätze von NAND-Strängen, wobei Strang 609 einige Kriterien nicht erfüllt). Das Speicher-Halbleiterplättchen 605 umfasst außerdem einen Bitleitungstreiber 611, der dafür ausgelegt ist, unterschiedliche Bitleitungsspannungen anzuwenden, wenn auf verschiedene getrennt auswählbare Sätze von NAND-Strängen zugegriffen wird (z. B. wird eine höhere Bitleitungsspannung angewendet, wenn auf Strang 609 zugegriffen wird). Eine Bitleitungs-Erkennungseinheit 613 ist dafür ausgelegt, einen Bitleitungsstrom zu erkennen und den Bitleitungsstrom mit einem Schwellwertstrom zu vergleichen. Eine Auswahlleitungs-Erkennungseinheit 615 ist dafür ausgelegt, eine Auswahlleitungs-Schwellwertspannung zu erkennen und diese mit einer minimalen Schwellwertspannung zu vergleichen. Die Speichersteuerung 603 umfasst eine Programmierschaltung 617, eine Leseschaltung 619 und eine Löschschaltung 621, die den Zugriff auf das Speicher-Halbleiterplättchen 605 in Kombination mit peripheren Schaltungen im Speicher-Halbleiterplättchen 605 steuern können. Eine Anpassungseinheit für Bitleitungsspannungen (Bit Line Voltage, VBL) 623 ist dafür ausgelegt, (in Kombination mit dem Bitleitungstreiber 611) unterschiedliche Bitleitungsspannungen auf verschiedene getrennt auswählbare Sätze von NAND-Strängen anzuwenden. Die Anpassungseinheit für Bitleitungsspannungen 623 steht in Kommunikationsverbindung mit einer Bitleitungsspannungstabelle 625, die Bitleitungsspannungen (oder Versätze) aufzeichnet, die beim Zugriff auf verschiedene getrennt auswählbare NAND-Stränge zu verwenden sind. Eine Anpassungseinheit für Auswahlgate-Spannungen (Select Gate Voltage, VSG) 627 ist dafür ausgelegt, in Kombination mit peripheren Schaltungen im Speicher-Halbleiterplättchen 605 unterschiedliche Auswahlleitungsspannungen auf verschiedene getrennt auswählbare Sätze von NAND-Strängen in einem Block anzuwenden (z. B. wird eine höhere Auswahlleitungsspannung auf Strang 609 als auf andere Stränge von Block 607 angewendet). Eine Anpassungseinheit für Auswahlgate-Spannungen 627 steht in Kommunikationsverbindung mit der Auswahlgate-Spannungstabelle 629, die unterschiedliche Auswahlgate-Spannungen (oder Versätze) für verschiedene Strangsätze aufzeichnet. Eine adaptive Redundanzeinheit 631 ist dafür ausgelegt, unterschiedliche Redundanzverhältnisse auf Daten anzuwenden, die in unterschiedlichen Bereichen eines Speicherblocks gespeichert sind (z. B. ein höheres Redundanzverhältnis auf Daten, die in einem getrennt auswählbaren Satz von NAND-Strängen 609 gespeichert sind, als auf andere Sätze im Block 607). Eine adaptive Redundanzeinheit kann eine ECC-Maschine mit variabler Redundanz umfassen. Eine adaptive Redundanzeinheit kann verschiedene Komponenten umfassen, um unterschiedliche Schemata anzuwenden (z. B. eine ECC-Maschine und eine XOR-Schaltung). Die adaptive Redundanzeinheit 631 steht in Kommunikationsverbindung mit einer Redundanztabelle 633, die Redundanzverhältnisse aufzeichnet, die für Daten anzuwenden sind, die in unterschiedlichen Teilen eines Blocks gespeichert sind.
17 zeigt ein weiteres Beispiel für einen 3-D-NAND-Speicher, der getrennt auswählbare Strangsätze aufweist (Strang0–Strang3), die sich eine Source-Verbindung (Local Interconnect) teilen. Da die Strangsätze verschieden weit von dem Local Interconnect entfernt sind, ist der Reihenwiderstand an der Source-Seite jedes Strangsatzes unterschiedlich. Beispielsweise ist der Reihenwiderstand bei Zugriff auf Strang0 größer als beim Zugriff auf Strang3. Eine gewisse Anpassung von Zugriffsspannungen (Lese-, Schreib- und Löschspannung) kann dort angebracht sein, wo diese Unterschiede signifikant sind. Beispielsweise können einige Spannungen beim Zugriff auf Strang0 höher sein als beim Zugriff auf Strang3, um den erhöhten Reihenwiderstand zu kompensieren.
Zusätzlich zu der Abweichung von Strang zu Strang kann es noch andere Abweichungen in einem NAND-Speicher wie diesem geben. Beispielsweise sind die Kanäle von NAND-Strängen in diesem Beispiel in Speicheröffnungen ausgebildet, und der Durchmesser einer solchen Speicheröffnung nimmt im Allgemeinen aufgrund der Ätzchemie mit zunehmender Tiefe ab. Somit kann es vorhersagbare Unterschiede zwischen Speicherzellen in Abhängigkeit von der Höhe über dem Substrat geben. In einigen Fällen können solche Unterschiede detektiert werden, und eine gewisse Anpassung kann gemäß dem Speicheröffnungsdurchmesser erfolgen. Die Messung und Anpassung ist nicht auf Strangsätze oder irgendeine andere Einheit beschränkt und kann auf diverse andere Speicher angewendet werden, bei denen es sich nicht um dreidimensionale NAND-Flash-Speicher handelt.
Resistive und andere Speicher
Neben einem NAND-Flash-Speicher können auch diverse andere Speicher getrennt auswählbare Teile in einem Block aufweisen und können von den hier beschriebenen Strukturen und Verfahren profitieren. Es wird nun zunächst Bezug genommen auf 18; die Architektur eines dreidimensionalen Speichers 10 ist hier schematisch und allgemein in Form einer Äquivalenzschaltung für einen Teil eines solchen Speichers dargestellt. Dies ist ein spezifisches Beispiel für eine dreidimensionale Anordnung. Ein standardmäßiges dreidimensionales rechtwinkliges Koordinatensystem 11 wird als Referenz verwendet, wobei die Richtung jedes der Vektoren x, y und z orthogonal zu den beiden anderen verläuft.
Eine Schaltung für das selektive Verbinden interner Speicherelemente mit externen Datenschaltungen kann in einem Halbleitersubstrat 13 ausgebildet sein. In diesem spezifischen Beispiel wird eine zweidimensionale Anordnung von Auswahl- oder Schaltvorrichtungen Qxy genutzt, wobei x eine relative Position der Vorrichtung in X-Richtung und y deren relative Position in Y-Richtung liefert. Bei den einzelnen Vorrichtungen Qxy kann es sich beispielsweise um ein Auswahlgate oder einen Auswahltransistor handeln. Globale Bitleitungen (GBLx) sind in Y-Richtung verlängert und haben relative Positionen in X-Richtung, die durch die Tieferstellung angegeben sind. Die globalen Bitleitungen (GBLx) können einzeln mit der Source oder der Drain der Auswahlvorrichtungen Q verbunden werden, die dieselbe Position in X-Richtung aufweisen, wenngleich während des Lesens und typischerweise auch während des Programmierens nur eine mit einer spezifischen globalen Bitleitung verbundene Auswahlvorrichtung gleichzeitig eingeschaltet ist. Das jeweils andere von Source oder Drain der einzelnen Auswahlvorrichtungen Q ist mit einer der lokalen Bitleitungen (LBLxy) verbunden. Die lokalen Bitleitungen sind vertikal, in der Z-Richtung, verlängert und bilden eine regelmäßige zweidimensionale Anordnung in X-Richtung (Reihe) und in Y-Richtung (Spalte).
Um einen (in diesem Beispiel als eine Reihe bezeichneten) Satz von lokalen Bitleitungen mit entsprechenden globalen Bitleitungen zu verbinden, sind Steuergate-Leitungen SGy in X-Richtung verlängert und mit Steueranschlüssen (Gates) einer einzelnen Reihe von Auswahlvorrichtungen Qxy verbunden, die eine gemeinsame Position in Y-Richtung aufweisen. Die Auswahlvorrichtungen Qxy verbinden daher eine Reihe von lokalen Bitleitungen (LBLxy) über die X-Richtung (mit derselben Position in Y-Richtung) zu einem gegebenen Zeitpunkt mit entsprechenden globalen Bitleitungen (GBLx), je nachdem, welche der Steuergate-Leitungen SGy eine Spannung empfängt, die die Auswahlvorrichtungen einschaltet, mit denen sie verbunden ist. Die verbleibenden Steuergate-Leitungen empfangen Spannungen, die ihre verbundenen Auswahlvorrichtungen ausgeschaltet lassen. Es kann festgestellt werden, dass, da nur eine Auswahlvorrichtung (Qxy) mit jeder der lokalen Bitleitungen (LBLxy) verwendet wird, die Abstände der Anordnung über das Halbleitersubstrat in X- und Y-Richtung sehr klein ausgeführt sein können und somit die Dichte der Speicherelemente hoch sein kann.
Die Speicherelemente Mzxy werden in mehreren Ebenen gebildet, die in unterschiedlichen Abständen in Z-Richtung über dem Substrat 13 angeordnet sind. Zwei Ebenen 1 und 2 sind in 18 dargestellt, aber es gibt typischerweise mehr, beispielsweise 4, 6 oder sogar noch mehr. In jeder Ebene mit Abstand z sind Wortleitungen WLzy in X-Richtung verlängert und in Y-Richtung zwischen den lokalen Bitleitungen (LBLxy) beabstandet. Die Wortleitungen WLzy jeder Ebene kreuzen einzeln zwei der benachbarten lokalen Bitleitungen LBLxy beiderseits der Wortleitungen. Die einzelnen Speicherelemente Mzxy sind zwischen einer lokalen Bitleitung LBLxy und einer Wortleitung WLzy neben diesen einzelnen Kreuzungspunkten verbunden. Ein einzelnes Speicherelement Mzxy ist daher adressierbar, indem geeignete Spannungen auf die lokale Bitleitung LBLxy und die Wortleitung WLzy angewendet werden, zwischen denen das Speicherelement verbunden ist. Die Spannungen werden ausgewählt, um den elektrischen Reiz bereitzustellen, der erforderlich ist, um zu bewirken, dass sich der Zustand des Speicherelements von einem bestehenden Zustand in den gewünschten neuen Zustand ändert. Die Pegel, Dauer und sonstige Eigenschaften dieser Spannungen hängen von dem Material ab, das für die Speicherelemente verwendet wird.
Jede „Ebene” der dreidimensionalen Speicherzellenstruktur ist typischerweise aus wenigstens zwei Schichten gebildet – eine, in der die leitfähigen Wortleitungen WLzy angeordnet sind, und eine andere aus einem dielektrischen Material, das die Ebenen elektrisch voneinander isoliert. Zusätzliche Ebenen können auch in jeder Ebene vorliegen, abhängig beispielsweise von der Struktur der Speicherelemente Mzxy. Die Ebenen sind auf einem Halbleitersubstrat übereinander gestapelt, wobei die lokalen Bitleitungen LBLxy mit Speicherelementen Mzxy jeder Ebene, durch die sich die lokalen Bitleitungen erstrecken, verbunden sind.
19 zeigt eine Implementierung eines dreidimensionalen Speichers in einer Schnittansicht, die lokale Bitleitungen und Wortleitungen mit dazwischenliegenden Speicherelementen beinhaltet. Dieses Beispiel ist für die Verwendung von nichtflüchtigem Speichermaterial (Nonvolatile Memory, NVM) ausgelegt, das beim ersten Aufbringen nicht leitfähig ist. Ein Metalloxid oder ein anderes geeignetes Material kann diese Eigenschaft aufweisen. Leitfähige Filamente können, in Reaktion auf entsprechende Spannungen, die auf die Elektroden angewendet werden, zwischen Elektroden an gegenüberliegenden Seiten des Materials ausgebildet sein. Bei diesen Elektroden handelt es sich um eine Bitleitung und eine Wortleitung in der Anordnung. Da das Material ansonsten nicht leitfähig ist, besteht keine Notwendigkeit, die Speicherelemente an den Kreuzungspunkten der Wort- und Bitleitungen voneinander zu isolieren. Mehrere Speicherelemente können durch eine einzelne durchgehende Materialschicht implementiert sein, bei der es sich im Fall von 19 um Streifen von NVM-Material handelt, die vertikal entlang gegenüberliegenden Seiten der vertikalen Bitleitungen in Y-Richtung ausgerichtet sind und die sich nach oben durch alle Ebenen erstrecken. Ein wesentlicher Vorteil der Struktur aus 19 besteht darin, dass alle Wortleitungen und Isolierstreifen unter diesen in einer Gruppe von Ebenen durch Verwenden einer einzigen Maske gleichzeitig definiert werden können, was den Fertigungsprozess stark vereinfacht.
Es wird nun Bezug genommen auf 19, in der ein kleiner Teil von vier Ebenen 101, 103, 105 und 107 der dreidimensionalen Anordnung gezeigt wird. Alle diese Ebenen weisen dasselbe horizontale Muster aus Gate, Dielektrikum und Speicherelement-Material (NVM-Material) auf. In jeder Ebene sind metallische Wortleitungen (WL) in X-Richtung verlängert und in Y-Richtung beabstandet. Jede Ebene umfasst eine Schicht aus einem isolierenden Dielektrikum, das die zugehörigen Wortleitungen von den Wortleitungen der darunterliegenden Ebene oder, im Fall der Ebene 101, von den darunterliegenden Substratschaltungskomponenten isoliert. Durch jede Ebene erstreckt sich eine Sammlung von metallischen lokalen Bitleitungs„säulen” (LBL-„Säulen”), die in der vertikalen Z-Richtung verlängert sind und eine regelmäßige Anordnung in X-Y-Richtung bilden.
Jede Bitleitungssäule ist mit einer von einem Satz von globalen Bitleitungen (GBL) im Siliziumsubstrat verbunden, die in Y-Richtung mit denselben Abständen verlaufen wie der Säulenabstand durch die im Substrat ausgebildeten Auswahlvorrichtungen (Qxy), deren Gates von den in X-Richtung verlängerten Auswahlgate-Leitungen (SG) angesteuert werden, die ebenfalls im Substrat ausgebildet sind. Bei den Speichervorrichtungen Qxy kann es sich um herkömmliche CMOS-Transistoren (oder vertikale npn-Transistoren) handeln, die unter Verwendung desselben Prozesses gefertigt sind, der auch zum Bilden anderer herkömmlicher Schaltungen verwendet wird. Bei Verwendung von npn-Transistoren anstelle von MOS-Transistoren werden Auswahlgate-Leitungen (SG) durch die in X-Richtung verlängerten Basiskontakt-Elektrodenleitungen ersetzt. Ebenfalls im Substrat gefertigt, aber nicht in 19 gezeigt, sind Erkennungsverstärker, Eingangs-/Ausgangsschaltungen (E/A-Schaltungen), Steuerschaltungen und alle anderen erforderlichen peripheren Schaltungen.
Es gibt eine Auswahlgate-Leitung (SG) für jede Reihe von lokalen Bitleitungssäulen in X-Richtung und eine Auswahlvorrichtung (Q) für jede einzelne lokale Bitleitung (LBL). Somit ist beispielsweise SG3 eine Auswahlgate-Leitung, die Auswahlvorrichtungen Q₁₃, Q₂₃ und zusätzliche (nicht gezeigte) Auswahlvorrichtungen entlang der X-Richtung steuert. Die lokalen Bitleitungen LBL₁₃, LBL₂₃ und (nicht gezeigte) zusätzliche lokale Bitleitungen entlang der X-Richtung und die mit diesen lokalen Bitleitungen verbundenen Speicherelemente bilden einen Teil des Speichers, der getrennt auswählbar ist. In einigen Fällen können verschiedene getrennt auswählbare Teile eines Speichers unterschiedliche Eigenschaften aufweisen, die durch Durchführen einiger Prüfungen erkannt werden können. Beispielsweise ist zu sehen, dass sich globale Bitleitungen in 19 in Y-Richtung erstrecken, so dass sich der Reihenwiderstand globaler Bitleitungen entlang der Y-Richtung mit zunehmendem Abstand von den globalen Bitleitungstreibern erhöht. Somit sind, wenn auf verschiedene getrennt auswählbare Teile zugegriffen wird, aufgrund unterschiedlicher Längen von globalen Bitleitungen, die für den Zugriff auf die jeweiligen Teile verwendet werden, unterschiedliche Reihenwiderstände festzustellen. Falls ein solcher Reihenwiderstand einen Grenzwert überschreitet, dann können Betriebsparameter modifiziert werden. Beispielsweise können eine oder mehrere Spannungen, die auf globale Bitleitungen angewendet werden, erhöht werden, um einen Spannungsabfall entlang der globalen Bitleitungen zu kompensieren. Bitleitungstreiber können dafür ausgelegt sein, eine höhere Spannung an getrennt auswählbare Teile zu liefern, die sich weiter weg befinden und einen höheren globalen Bitleitungswiderstand aufweisen als solche, die näher sind und einen geringeren globalen Bitleitungswiderstand aufweisen.
Jeder vertikale Streifen von nichtflüchtigem Speicherelementmaterial (NVM-Material) liegt zwischen den vertikalen lokalen Bitleitungen (LBL) und mehreren Wortleitungen (WL), die vertikal in allen Ebenen gestapelt sind. Vorzugsweise ist das NVM-Material zwischen den lokalen Bitleitungen (LBL) in X-Richtung vorhanden. Ein Speicherelement (M) befindet sich an jedem Schnittpunkt zwischen einer Wortleitung (WL) und einer lokalen Bitleitung (LBL). Handelt es sich bei dem Speicherelement (M) um ein resistives Element, kann eine kleine Region des NVM-Materials zwischen einer sich schneidenden lokalen Bitleitung (LBL) und einer Wortleitung (WL) kontrollierbar zwischen einem leitenden (gesetzten) und einem nichtleitenden (zurückgesetzten) Zustand wechseln, indem entsprechende Spannungen auf die sich schneidenden Leitungen angewendet werden.
Außerdem kann es ein parasitäres NVM-Element geben, das zwischen der LBL und dem Dielektrikum zwischen den Ebenen ausgebildet ist. Indem die Dicke der dielektrischen Streifen so gewählt wird, dass diese im Vergleich zu der Dicke der NVM-Materialschicht (das heißt dem Abstand zwischen den lokalen Bitleitungen und den Wortleitungen) groß ist, kann ein Feld, das von abweichenden Spannungen zwischen Wortleitungen in demselben vertikalen Wortleitungsstapel verursacht wird, ausreichend klein gehalten werden, so dass das parasitäre Element zu keinem Zeitpunkt eine signifikante Strommenge leitet. In ähnlicher Weise kann, in anderen Ausführungsformen, das nichtleitende NVM-Material zwischen benachbarten lokalen Bitleitungen belassen werden, falls die Betriebsspannungen zwischen den benachbarten LBLs unter dem Programmierschwellwert bleiben.
Verschiedene Materialien können als NVM-Materialien verwendet werden. Bei dem Material, das verwendet wird, um resistive Speicherelemente zu bilden (z. B. die Speicherelemente Mzxy in der Anordnung aus 19), kann es sich um Chalcogenid, ein Metalloxid, handeln oder um eines aus einer Reihe von Materialien, die in Reaktion auf eine externe Spannung, die auf das Material angewendet wird oder einen Strom, der durch das Material geleitet wird, eine stabile, umkehrbare Widerstandsverschiebung zeigen. Auch wenn hier bestimmte Beispiele beschrieben werden, versteht es sich, dass jedes geeignete Material verwendet werden kann.
Metalloxide zeichnen sich dadurch aus, dass sie isolierend wirken, wenn sie anfänglich aufgebracht werden. Ein geeignetes Metalloxid ist Titanoxid (TiOx). In dem Beispiel aus 20 wird nahstöchiometrisches TiO2-Massenmaterial in einem Glühprozess verändert, um eine sauerstoffarme Schicht (oder eine Schicht mit Sauerstoff-Fehlstellen) in der Nähe der unteren Elektrode zu erzeugen. Die obere Platinelektrode, mit ihrer Arbeitsfunktion, erzeugt eine Hochpotential-Pt/TiO2-Barriere für Elektronen. Infolgedessen fließt bei moderaten Spannungen (unter einem Volt) ein sehr geringer Strom durch die Struktur. Die untere Pt/TiO2-x-Barriere wird durch das Vorhandensein der Sauerstoff-Fehlstellen (O + 2) abgesenkt und verhält sich wie ein Kontakt mit geringem Widerstand (ohmscher Kontakt). (Die Sauerstoff-Fehlstellen in TiO2 sind bekannt dafür, dass sie als n-Dotierungsstoff wirken und das isolierende Oxid in einem elektrisch leitfähigen dotierten Halbleiter umwandeln.) Die resultierende Verbundstruktur befindet sich in einem nichtleitenden Zustand (mit hohem Widerstand).
Wenn jedoch eine hohe negative Spannung (beispielsweise 1,5 Volt) über die Struktur angewendet wird, treiben die Sauerstoff-Fehlstellen in Richtung der oberen Elektrode, und infolgedessen wird die Potentialbarriere Pt/TiO2 reduziert und kann ein relativ hoher Strom durch die Struktur fließen. Die Vorrichtung befindet sich dann in einem (leitenden) Zustand mit geringem Widerstand. Von anderen gemeldete Experimente haben gezeigt, dass die Leitfähigkeit in filamentartigen Regionen des TiO2 auftritt, vielleicht entlang von Korngrenzen.
Der leitfähige Pfad wird unterbrochen, indem eine hohe positive Spannung über die Struktur aus 20 angewendet wird. Unter dieser positiven Vorspannung bewegen sich Sauerstoff-Fehlstellen weg von der Nähe der oberen Pt/TiO2-Barriere und „brechen” das Filament. Die Vorrichtung kehrt zu einem Zustand mit hohem Widerstand zurück. Sowohl der leitende als auch der nichtleitende Zustand sind nichtflüchtig. Indem die Leitfähigkeit des Speicherelements durch Anwenden einer Spannung um die 0,5 Volt erkannt wird, lässt sich der Zustand des Speicherelements leicht bestimmen.
Auch wenn dieser spezifische Leitfähigkeitsmechanismus nicht auf alle Metalloxide anwendbar ist, haben diese als Gruppe ein ähnliches Verhalten: Der Übergang von einem Zustand mit geringer Leitfähigkeit in einen Zustand mit hoher Leitfähigkeit erfolgt, wenn geeignete Spannungen angewendet werden, und die zwei Zustände sind nichtflüchtig. Beispiele für andere Materialien umfassen HfOx, ZrOx, WOx, NiOx, CoOx, CoalOx, MnOx, ZnMn2O4, ZnOx, TaOx, NbOx, HfSiOx, HfAlOx. Geeignete obere Elektroden weisen Metalle mit einer hohen Arbeitsfunktion (typischerweise > 4,5 eV) auf, die in der Lage sind, Sauerstoff in Kontakt mit dem Metalloxid zu gettern, um Sauerstoff-Fehlstellen am Kontakt zu erzeugen. Einige Beispiele sind TaCN, TiCN, Ru, RuO, Pt, Ti rich TiOx, TiAlN, TaAlN, TiSiN, TaSiN, IrO2. Geeignete Materialien für die untere Elektrode sind alle leitfähigen sauerstoffreichen Materialien wie Ti(O)N, Ta(O)N, TiN und TaN. Die Dicke der Elektroden beträgt typischerweise 1 nm oder mehr. Die Dicken des Metalloxids liegen im Allgemeinen im Bereich von 5 nm bis 50 nm.
Eine weitere Klasse von Materialien, die sich für die Speicherelemente eignen, sind Festelektrolyte, aber da sie elektrisch leitend sind, wenn sie aufgebracht worden sind, müssen einzelne Speicherelemente gebildet und voneinander isoliert werden. Festelektrolyte ähneln in gewisser Weise den Metalloxiden, und es wird davon ausgegangen, dass der Leitfähigkeitsmechanismus in der Bildung eines metallischen Filaments zwischen der oberen und der unteren Elektrode besteht. In dieser Struktur wird das Filament gebildet, indem Ionen aus einer Elektrode (der oxidierbaren Elektrode) in den Körper der Zelle (dem Festelektrolyt) gelöst werden. In einem Beispiel enthält das Festelektrolyt Silberionen oder Kupferionen, und bei der oxidierbaren Elektrode handelt es sich vorzugsweise um ein Metall, das in einem Übergangsmetallsulfid oder einem Selenidmaterial wie etwa Ax(MB2)1 – x eingelagert ist, wobei A für Ag oder Cu steht, B für S oder Se und M für ein Übergangsmetall wie etwa Ta, V, oder Ti, und x von etwa 0,1 bis etwa 0,7 reicht. Eine solche Zusammensetzung minimiert das Oxidieren unerwünschter Materialien in das Festelektrolyt. Ein Beispiel für eine solche Zusammensetzung ist Agx(TaS2)1 – x. Materialien alternativer Zusammensetzungen schließen α-AgI ein. Die andere Elektrode (die indifferente oder neutrale Elektrode) sollte ein guter elektrischer Leiter sein, gleichzeitig jedoch in dem Festelektrolyt-Material unlöslich sein. Beispiele umfassen Metalle und Verbindungen wie etwa W, Ni, Mo, Pt, Metallsilicide und dergleichen.
Beispiele für Festelektrolyt-Materialien sind: TaO, GeSe oder GeS. Andere Systeme, die sich für die Verwendung als Festelektrolyt-Zellen eignen, sind: Cu/TaO/W, Ag/GeSe/W, Cu/GeSe/W, Cu/GeS/W und Ag/GeS/W, wobei das erste Material die oxidierbare Elektrode ist, das mittlere Material das Festelektrolyt ist und das dritte Material die indifferente (neutrale) Elektrode ist. Die typische Dicke von Festelektrolyten liegt zwischen 30 nm und 100 nm.
In den vergangenen Jahren ist Kohlenstoff als nichtflüchtiges Speichermaterial umfassend studiert worden. Als nichtflüchtiges Speicherelement wird Kohlenstoff üblicherweise in zwei Formen verwendet, leitend (graphitartiger Kohlenstoff) und isolierend (amorpher Kohlenstoff). Der Unterschied zwischen diesen beiden Arten von Kohlenstoffmaterial besteht in ihrem Gehalt an chemischen Kohlenstoffverbindungen, den so genannten sp2- und sp3-Hybridisierungen. In der sp3-Konfiguration werden die Kohlenstoff-Valenzelektronen in starken kovalenten Bindungen gehalten, und infolgedessen ist die sp3-Hybridisierung nichtleitend. Kohlenstoffschichten, in denen die sp3-Konfiguration dominiert, werden gemeinhin als tetraedrisch-amorpher Kohlenstoff oder diamantartig bezeichnet. In der sp2-Konfiguration werden nicht alle Kohlenstoff-Valenzelektronen in kovalenten Bindungen gehalten. Die schwach festen Elektronen (phi-Bindungen) tragen zu der elektrischen Leitfähigkeit bei, die aus den meisten sp2-Konfigurationen ein leitfähiges Kohlenstoffmaterial macht. Der Betrieb der kohlenstoffbasierten nichtflüchtigen Widerstandsschaltspeicher basiert auf der Tatsache, dass es möglich ist, die sp3-Konfiguration in die sp2-Konfiguration umzuwandeln, indem geeignete Stromimpulse (oder Spannungsimpulse) auf die Kohlenstoffstruktur angewendet werden. Wenn beispielsweise ein sehr kurzer (1–5 ns) Spannungsimpuls mit hoher Amplitude über das Material angewendet wird, reduziert sich die Leitfähigkeit stark, während das Material sp2 zu einer sp3-Form wechselt („zurückgesetzter” Zustand). Es gibt Theorien, die besagen, dass die hohen lokalen Temperaturen, die von diesem Impuls erzeugt werden, Unordnung im Material verursachen, und, falls die Impulse sehr kurz sind, der Kohlenstoff in einen amorphen Zustand „quencht” (sp3-Hybridisierung). Auf der anderen Seite bewirkt, im Rücksetzzustand, das Anwenden einer geringeren Spannung für einen längeren Zeitraum (~300 nsec), dass ein Teil des Materials zur sp2-Form wechselt („zurückgesetzter” Zustand). Die kohlenstoffbasierten nichtflüchtigen Schaltspeicherelemente weisen eine kondensatorähnliche Konfiguration auf, bei der die obere und die untere Elektrode aus Metallen mit hohem Schmelzpunkt bestehen, beispielsweise W, Pd, Pt und TaN.
In letzter Zeit zog die Anwendung von Kohlenstoff-Nanoröhren (Carbon Nanotubes, CNTs) als nichtflüchtiges Speichermaterial beträchtliche Aufmerksamkeit auf sich. Eine (einwandige) Kohlenstoff- Nanoröhre ist ein hohler Zylinder aus Kohlenstoff, typischerweise eine gerollte und selbstschließende Bahn, ein Kohlenstoffatom dick, mit einem typischen Durchmesser von etwa 1–2 nm und einer Länge, die Hunderte von Malen größer ist. Solche Nanoröhren können eine sehr hohe Leitfähigkeit zeigen, und verschiedene Vorschläge sind bereits hinsichtlich der Kompatibilität zur integrierten Schaltungsfertigung gemacht worden. Es ist vorgeschlagen worden, „kurze” CNTs in einer inerten Bindemittelmatrix zu kapseln, um ein Geflecht von CNTs zu bilden. Diese können unter Verwendung einer Aufschleuder- oder Sprühbeschichtung auf einem Siliziumwafer aufgebracht werden, und bei Anwendung haben die CNTs eine willkürliche Ausrichtung in Bezug zueinander. Wenn ein elektrisches Feld über dieses Geflecht angewendet wird, haben die CNTs die Tendenz, sich so zu biegen oder auszurichten, dass sich die Leitfähigkeit des Geflechts ändert. Der Umschaltmechanismus von geringem zu hohem Widerstand und umgekehrt ist nicht gut erforscht. Wie bei anderen kohlenstoffbasierten nichtflüchtigen Widerstandsschaltspeichern weisen CNT-basierte Speicher kondensatorähnliche Ausgestaltungen mit oberen und unteren Elektroden auf, die aus Metallen mit hohem Schmelzpunkt wie den vorstehend erwähnten bestehen.
Eine noch andere Klasse von Materialien, die sich für die Speicherelemente eignen, sind Phasenwechselmaterialien. Eine bevorzugte Gruppe von Phasenwechselmaterialien umfasst Chalcogenidgläser, oft in der Zusammensetzung GexSbyTez, wobei vorzugsweise gilt: x = 2, y = 2 und z = 5. GeSb hat sich ebenfalls als nützlich erwiesen. Andere Materialien umfassen AgInSbTe, GeTe, GaSb, BaSbTe, InSbTe und verschiedene andere Kombinationen dieser Grundelemente. Die Dicken liegen im Allgemeinen im Bereich von 1 nm bis 500 nm. Die allgemein akzeptierte Erklärung für den Umschaltmechanismus besteht darin, dass wenn ein Impuls mit hoher Energie für eine sehr kurze Zeit angewendet wird, um eine Region des Materials zum Schmelzen zu bringen, das Material in einen amorphen Zustand „quencht”, bei dem es sich um einen Zustand mit geringer Leitfähigkeit handelt. Wenn ein Impuls mit geringerer Energie für einen längeren Zeitraum angewendet wird, so dass die Temperatur über der Kristallisierungstemperatur, aber unter der Schmelztemperatur verbleibt, kristallisiert das Material, um Polykristall-Phasen mit hoher Leitfähigkeit zu bilden. Diese Vorrichtungen sind oft unter Verwendung von sublithographischen Säulen gefertigt, kombiniert mit Heizelektroden. Oft kann die lokalisierte Region, in der der Phasenwechsel erfolgt, dafür ausgelegt sein, einem Übergang über eine Schrittkante zu entsprechen, oder einer Region, in der sich das Material über einem Schlitz kreuzt, der in ein Material mit geringer thermischer Leitfähigkeit geätzt ist. Bei den Kontaktelektroden kann es sich um ein beliebiges Metall mit hohem Schmelzpunkt handeln, beispielsweise TiN, W, WN und TaN in einer Dicke von 1 nm bis 500 nm.
Es ist zu erkennen, dass die Speichermaterialien in den meisten der vorstehenden Beispiele beiderseitig davon Elektroden nutzen, deren Zusammensetzung spezifisch ausgewählt wurde. In Ausführungsformen der hier beschriebenen dreidimensionalen Speicheranordnung, bei denen die Wortleitungen (WL) und/oder die lokalen Bitleitungen (LBL) ebenfalls diese Elektroden durch direkten Kontakt mit dem Speichermaterial bilden, sind diese Leitungen vorzugsweise aus den vorstehend beschriebenen leitfähigen Materialien gefertigt. In Ausführungsformen, die zusätzliche leitfähige Segmente für wenigstens eine der zwei Speicherelementelektroden verwenden, sind diese Segmente daher aus den vorstehend beschriebenen Materialien für die Speicherelementelektroden gefertigt.
Steuerungselemente sind gemeinhin in steuerbare Widerstandsarten von Speicherelementen integriert. Bei den Steuerungselementen kann es sich um einen Transistor oder eine Diode handeln. Wenngleich ein Vorteil der hier beschriebenen dreidimensionalen Architektur darin besteht, dass solche Steuerungselemente nicht erforderlich sind, kann es spezifische Ausgestaltungen geben, in denen es wünschenswert ist, Steuerungselemente einzubeziehen. Bei der Diode kann es sich um einen p-n-Übergang (nicht notwendigerweise aus Silizium), einen Metall/Isolator/Isolator/Metall-(MIIM) oder einen Schottky Metall/Halbleiter-Kontakt handeln, aber alternativ auch um ein Festelektrolyt-Element. Eine Eigenschaft dieses Diodentyps besteht darin, dass er für einen ordnungsgemäßen Betrieb in einer Speicheranordnung bei jeder Adressoperation „ein”- und „aus”-geschaltet werden muss. Bis das Speicherelement adressiert ist, befindet sich die Diode in einem Zustand mit hohem Widerstand („Aus”-Zustand) und „schirmt” das resistive Speicherelement von Störspannungen ab. Für den Zugriff auf ein resistives Speicherelement sind drei verschiedene Operationen erforderlich: a) Wechsel der Diode von einem hohen Widerstand zu einem geringen Widerstand, b) Programmieren, Lesen oder Rücksetzen (Löschen) des Speicherelements durch Anwendung entsprechender Spannungen über oder Ströme durch die Diode und c) Zurücksetzen (Löschen) der Diode. In einigen Ausführungsformen können eine oder mehrere dieser Operationen in ein und demselben Schritt kombiniert werden. Ein Rücksetzen der Diode kann durch Anwenden einer Sperrspannung auf das Speicherelement mit Diode erfolgen, was bewirkt, dass das Diodenfilament kollabiert und die Diode in den Zustand mit hohem Widerstand zurückkehrt.
Der Einfachheit halber wird in der vorstehenden Beschreibung vom einfachsten Fall ausgegangen, bei dem genau ein Datenwert in jeder Zelle gespeichert wird: Jede Zelle ist entweder zurückgesetzt oder gesetzt und fasst genau ein Datenbit. Allerdings sind die Verfahren der vorliegenden Anmeldung nicht auf diesen einfachen Fall beschränkt. Durch Verwenden verschiedener Werte für den EIN-Widerstand und entsprechende Ausgestaltung der Erkennungsverstärker, so dass diese in der Lage sind, zwischen mehreren solcher Werte zu unterscheiden, kann jedes Speicherelement, egal welchen Speicherelementetyps, dafür ausgelegt sein, mehrere Datenbits in einer Mehrebenenzelle (Multiple-Level Cell, MLC) zu halten.
21A zeigt eine weitere Ansicht eines ReRAM-Speichers mit Speichersträngen, die sich in vertikaler Richtung erstrecken, wobei eine Reihe solcher Stränge von einer Reihenauswahlleitung getrennt auswählbar ist. Ein detaillierterer Querschnitt wird in 21B gezeigt, wo dargestellt ist, wie lokale Bitleitungen oder vertikale Bitleitungen (VBL) in Speicheröffnungen ausgebildet sind, die sich durch mehrere abwechselnde Schichten von Wortleitungen und einem Dielektrikum (in diesem Beispiel SiO2) erstrecken. Da Speicheröffnungen durch mehrere Schichten geätzt sind, können die Abmessungen der Speicheröffnungen und somit die Abmessungen der vertikalen Bitleitungen mit der Höhe über dem Substrat variieren. Des Weiteren erhöht sich der Reihenwiderstand entlang des Speicherstrangs mit zunehmender Höhe über dem Substrat. 21B veranschaulicht den Reihenwiderstand von Schicht zu Schicht in dieser Anordnung. In einigen Speichern kann der Reihenwiderstand entlang vertikaler Bitleitungen einen Schwellwert für bestimmte Teile des Speichers überschreiten. Beispielsweise kann, über einer bestimmten Höhe, der Reihenwiderstand einen Schwellwert überschreiten. Durch Prüfen kann festgestellt werden, wann dies erfolgt und auf welcher Ebene, so dass Betriebsparameter entsprechend angepasst werden können. Beispielsweise können höhere Bitleitungsspannungen verwendet werden, wenn auf Speicherelemente auf höheren Ebenen zugegriffen wird. Die Anpassung kann in getrennt auswählbaren Teilen sowie von Teil zu Teil erfolgen, so dass Prüfung und Anpassung nicht auf eine bestimmte Einheit beschränkt sind, sondern gemäß der vorgefundenen Abweichung in einem bestimmten Speicher angewendet werden können.
Ein geeignetes Anpassungsschema kann auf irgendeine Weise gespeichert sein, so dass die Anpassung immer dann erfolgt, wenn auf einen entsprechenden Teil der Speicheranordnung zugegriffen wird. Beispielsweise können Spannungsversätze (Versätze von der standardmäßigen Lesespannung, Schreibspannung, Löschspannung etc.) in einer Tabelle gespeichert sein, die Einträge für verschiedene Teile der Speicheranordnung enthält. Eine solche Tabelle kann im nichtflüchtigen Speicher gespeichert sein, und bei Bedarf kann hierauf zugegriffen werden. In einigen Beispielen befindet sich eine Anpassungseinheit in einer Speichersteuerung, die mit einem oder mehreren Speicher-Halbleiterplättchen über einen Speicherbus verbunden ist. Eine oder mehrere Tabellen können Spannungsversätze aufzeichnen, die zu verwenden sind, wenn auf verschiedene Teile von Blöcken in verschiedenen Speicher-Halbleiterplättchen zugegriffen wird. Eine solche Tabelle kann in einem nichtflüchtigen Speicher gespeichert sein und kann von der Steuerung bei Bedarf ausgelesen (z. B. in RAM oder einen leicht zugänglichen Speicher geladen) werden.
Zusätzlich zum Modifizieren von Spannungen, die verwendet werden, um auf Teile der Speicheranordnung zuzugreifen, können andere Anpassungen vorgenommen werden. Beispielsweise können einige Teile eines Speichers als Teile identifiziert sein, die ein höheres Risiko für Datenverluste aufweisen (z. B. aufgrund von Datenerhaltungsproblemen oder anderen Problemen). Wenn solche Teile identifiziert werden, kann eine gewisse Anpassung vorgenommen werden, um das Verlustrisiko zu reduzieren. Beispielsweise kann ein erweitertes Redundanzschema verwendet werden. Im Allgemeinen bieten ECC-Schemata mit höherer Redundanz die Möglichkeit, eine größere Anzahl von Fehlern zu korrigieren, und bieten somit ein geringeres Risiko für Datenverluste. Allerdings erfordert eine solche erweiterte Redundanz mehr Speicherplatz. Sind die Eigenschaften verschiedener Teile der Speicheranordnung bekannt, kann die Redundanz für jeden einzelnen Teil angepasst werden, so dass eine adäquate Redundanz in einem gegebenen Teil basierend auf dem Risiko in diesem Teil bereitgestellt wird.
Eine Anpassung kann gemäß verschiedenen Eigenschaften eines Teils einer Speicheranordnung erfolgen, was unter anderem den vorstehend erörterten Reihenwiderstand umfasst. Eine solche Anpassung kann in einer statischen Weise erfolgen, so dass Versätze einmalig berechnet werden und dann für die gesamte Lebensdauer des Produkts verwendet werden. Alternativ kann die Anpassung in einer dynamischen Weise erfolgen, so dass Versätze während der Lebensdauer des Produkts neu berechnet werden. Beispielsweise kann eine Tabelle mit Versätzen in bestimmten Intervallen aktualisiert werden, basierend auf den Faktoren Zeit, Anzahl von Schreib-Lösch-Zyklen und/oder anderen Faktoren. Zusätzlich kann eine Anpassung gemäß Umweltfaktoren oder sonstigen Faktoren erfolgen.
In einem Beispiel kann die Temperatur berücksichtigt werden, wenn Betriebsparameter angepasst werden. In einigen Speichern ändern sich die Speichereigenschaften je nach Temperatur, und entsprechend kann eine gewisse Anpassung von Betriebsparametern vorgenommen werden. Falls beispielsweise die Temperatur einen Schwellwert überschreitet, dann können unterschiedliche Betriebsparameter (z. B. Lesespannung, Schreibspannung, Löschspannung etc.) verwendet werden. Eine solche Anpassung kann einheitlich für alle Teile eines Speichers angewendet werden, wenn angenommen wird, dass alle Teile im Wesentlichen dieselbe Temperatur aufweisen (z. B. basierend auf einer einzelnen Temperaturmessung in einem Speicher-Halbleiterplättchen oder in einem Speichersteuerungs-Halbleiterplättchen oder einem anderen Halbleiterplättchen). Alternativ können mehrere Temperaturmessungen unterschiedliche Temperaturanpassungen für verschiedene Teile einer Speicheranordnung ermöglichen. Beispielsweise können verschiedene Speicher-Halbleiterplättchen Temperatursensoren aufweisen, die Temperaturen für die zugehörigen Halbleiterplättchen liefern. Die Anpassung kann dann für jedes einzelne Halbleiterplättchen durchgeführt werden.
Kreuzungspunktspeicher
Auch wenn das Beispiel aus 21A–B Speicherelemente zeigt, die sich horizontal zwischen vertikalen Bitleitungen und horizontalen Wortleitungen erstrecken, können auch andere Anordnungen verwendet werden. Beispielsweise können sich in einer Kreuzungspunktanordnung, wie sie in den 22A–B dargestellt ist, Wortleitungen und Bitleitungen horizontal, auf unterschiedlichen Ebenen und in unterschiedlichen Ausrichtungen erstrecken. In dem in 22A gezeigten Beispiel erstrecken sich Wortleitungen entlang der X-Richtung, während sich Bitleitungen entlang der Y-Richtung erstrecken. Somit verlaufen Wortleitungen und Bitleitungen orthogonal. Wortleitungen und Bitleitungen sind in Schichten angeordnet, die sich abwechseln, so dass eine gegebene Schicht von Wortleitungen zwischen zwei Schichten von Bitleitungen liegt und eine gegebene Schicht von Bitleitungen zwischen zwei Schichten von Wortleitungen liegt. Speicherelemente sind zwischen Wortleitungen und Bitleitungen verbunden, so dass ein einzelnes Speicherelement am Schnittpunkt zwischen einer bestimmten Wortleitung und einer Bitleitung liegt. Somit sind die Speicherelemente in Schichten gebildet, wobei eine einzelne Schicht von Speicherelementen zwischen einer Wortleitungsschicht und einer Bitleitungsschicht liegt. Die Speicherelemente in diesem Beispiel erstrecken sich vertikal. Speicherelemente können von jedem geeigneten Typ sein, beispielsweise kann es sich um ein resistives Speicherelement wie vorstehend beschrieben, Phasenwechselelemente, Ladungsspeicherelemente, Ladungsfallenelemente oder sonstige geeignete Speicherelemente handeln.
Wenn eine Spannung auf eine Leitung in einer Anordnung wie der in 22A gezeigten angewendet wird, gibt es einen gewissen Spannungsabfall entlang der Leitung (in 22A durch „IR drop” angezeigt). Es versteht sich, dass die Gleichung: Spannung = Strom × Widerstand (V = IR) auf Teile von leitfähigen Leitungen angewendet werden kann, etwa Wortleitungen oder Bitleitungen, und dass alle derartigen Leitungen einen gewissen Widerstand aufweisen, der zu einem Spannungsabfall führt, der von einem Abstand abhängig ist, beispielsweise dem Abstand von einer Treiberschaltung. Somit ist, für eine gegebene Spannungsausgabe von einer Treiberschaltung, die auf Teile des Speichers angewendete Spannung aufgrund des Spannungsabfalls unter Umständen nicht einheitlich. In einigen Beispielen kann ein solcher Spannungsabfall geprüft und quantifiziert werden, beispielsweise durch Messen des Reihenwiderstands beim Zugriff auf verschiedene Teile der Speicheranordnung. Falls der Spannungsabfall einen Schwellwert überschreitet, dann kann eine gewisse Kompensation angewendet werden. Falls beispielsweise auf einige Teile der Speicheranordnung über Leitungen zugegriffen wird, die einen Reihenwiderstand aufweisen, der größer als ein Schwellwert ist (z. B. weil sich diese Teile weit von der Treiberschaltung entfernt befinden), dann kann dies durch Prüfen bestimmt werden (oder durch Modellieren auf Basis der ausgelegten Geometrien herausgefunden werden). In Reaktion darauf können Betriebsparameter für solche Teile angepasst werden. Beispielsweise können Lese-, Schreib- und/oder Löschspannungen für Teile der Speicheranordnung erhöht werden, die, verglichen mit Teilen der Speicheranordnung, die über Leitungen mit einem geringen Reihenwiderstand verbunden sind, über Leitungen mit einem hohen Reihenwiderstand verbunden sind.
Geeignete Spannungen und/oder andere Betriebsparameter können für verschiedene Teile aufgezeichnet werden. Beispielsweise können ein oder mehrere Versätze auf verschiedene Teile angewendet werden, und Versätze können in einer Tabelle oder einer anderen Aufzeichnungsstruktur aufgezeichnet werden. Wie in früheren Beispielen kann auch eine Anpassung gemäß Umweltfaktoren wie der Temperatur erfolgen. Unterschiedliche Redundanzen können auf Daten in verschiedenen Teilen der Speicheranordnung gemäß den Eigenschaften der jeweiligen Teile angewendet werden.
Verschiedene Verfahren können verwendet werden, um einen Speicher wie vorstehend beschrieben zu betreiben. 23 zeigt ein Beispiel, das dem in 15 dargestellten Beispiel ähnelt, aber zusätzlich Schritte bezüglich des Betriebs des Auswahltransistors umfasst. In Schritt 301 wird die Stromdrift eines oder mehrerer Auswahltransistoren geprüft (z. B. durch Messen des Stroms bei eingeschalteten Speicherzellen und Anliegen einer bekannten Spannung). Es wird bestimmt, ob Stromdrifts über einem Grenzwert liegen. Falls die Drifts einen Grenzwert nicht überschreiten, dann wird der Speicher als in Ordnung angesehen und der Normalbetrieb 305 kann, z. B. unter Verwendung von Standard-Betriebsparametern, fortgesetzt werden. Falls die Drifts über dem Grenzwert liegen, dann kann eine Speicherwartung eingeleitet 507 werden, was vorstehend unter Bezugnahme auf 15 beschrieben wird.
Schlussfolgerung
Die vorstehende ausführliche Beschreibung wurde zum Zwecke der Veranschaulichung und Beschreibung präsentiert. Sie ist nicht erschöpfend und nicht dazu bestimmt, die beigefügten Patentansprüche einzuschränken. Viele Modifikationen und Variationen sind vor dem Hintergrund der obigen Lehren möglich.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 9401216 [0001]

Claims

Dreidimensionales nichtflüchtiges Speichersystem, umfassend: einen dreidimensionalen nichtflüchtigen Speicherblock, der mehrere getrennt auswählbare Teile enthält, wobei ein einzelner getrennt auswählbarer Teil mehrere Bitleitungen enthält, die sich senkrecht zu einer Substratoberfläche erstrecken; eine Erkennungseinheit, die dafür ausgelegt ist, einen Bitleitungsstrom und/oder eine Spannung für Bitleitungen der mehreren getrennt auswählbaren Teile des Blocks zu erkennen und die jeweiligen Ergebnisse der Erkennung für einzelne getrennt auswählbare Teile mit einer Referenz zu vergleichen; und eine Anpassungseinheit, die in Kommunikationsverbindung mit der Erkennungseinheit steht, wobei die Anpassungseinheit dafür ausgelegt ist, Betriebsparameter für einen oder mehrere der mehreren getrennt auswählbaren Teile des Blocks in Reaktion auf das Vergleichen der jeweiligen Ergebnisse für den einen oder die mehreren der mehreren getrennt auswählbaren Teile des Blocks mit der Referenz einzeln zu modifizieren.
Dreidimensionales nichtflüchtiges Speichersystem nach Anspruch 1, wobei sich der dreidimensionale nichtflüchtige Speicherblock und die Erkennungseinheit in einem Speicher-Halbleiterplättchen befinden und sich die Anpassungseinheit in einem Steuerungs-Halbleiterplättchen befindet.
Dreidimensionaler nichtflüchtiger Speicher nach Anspruch 1 oder 2, ferner umfassend mehrere globale Bitleitungen, die sich parallel zu der Substratoberfläche in einer ersten Richtung erstrecken, wobei die mehreren Bitleitungen über mehrere Auswahltransistoren mit den mehreren globalen Bitleitungen verbunden sind.
Dreidimensionaler nichtflüchtiger Speicher nach Anspruch 3, ferner umfassend eine Auswahlleitung, die sich parallel zu der Substratoberfläche in einer zweiten Richtung erstreckt, die orthogonal zu der ersten Richtung verläuft, wobei die Auswahlleitung an die mehreren Auswahltransistoren gekoppelt ist, um die mehreren Bitleitungen getrennt auszuwählen.
Dreidimensionaler nichtflüchtiger Speicher nach einem der vorangehenden Ansprüche, wobei sich eine einzelne Bitleitung durch mehrere Wortleitungsebenen erstreckt und ein einzelnes Speicherelement auf jeder der mehreren Wortleitungsebenen bildet.
Dreidimensionaler nichtflüchtiger Speicher nach Anspruch 5, wobei es sich bei dem Speicherelement um ein Ladungsspeicher- oder Ladungsfallenelement handelt.
Dreidimensionaler nichtflüchtiger Speicher nach Anspruch 5, wobei es sich bei dem Speicherelement um ein resistives Element handelt.
Dreidimensionaler nichtflüchtiger Speicher nach Anspruch 5, wobei es sich bei dem Speicherelement um ein Phasenwechselspeicher-Element handelt.
Dreidimensionaler nichtflüchtiger Speicher nach Anspruch 8, wobei die Anpassungseinheit dafür ausgelegt ist, eine Programmierspannung und/oder eine Auswahlspannung für jeden der mehreren getrennt auswählbaren Teile in Reaktion auf das Vergleichen einzeln zu modifizieren.
Dreidimensionaler nichtflüchtiger Speicher nach einem der vorangehenden Ansprüche, ferner umfassend eine Temperatureingabe für die Anpassungseinheit, und wobei die Anpassungseinheit ferner dafür ausgelegt ist, Betriebsparameter in Reaktion auf die Temperatureingabe zu modifizieren.
Dreidimensionaler nichtflüchtiger Speicher, umfassend: mehrere erste Leitungen, die sich entlang einer ersten Richtung auf einer ersten Höhe über einer Substratoberfläche erstrecken; mehrere zweite Leitungen, die sich entlang einer zweiten Richtung auf einer zweiten Höhe über der Substratoberfläche erstrecken, wobei die zweite Richtung orthogonal zu der ersten Richtung verläuft; mehrere Speicherelemente, wobei sich ein einzelnes Speicherelement von einer ersten Leitung auf der ersten Höhe zu einer zweiten Leitung auf der zweiten Höhe erstreckt; eine Erkennungseinheit, die dafür ausgelegt ist, einen Strom und/oder eine Spannung der ersten Leitung zu erkennen und Ergebnisse der Erkennung mit einer Referenz zu vergleichen; und eine Anpassungseinheit, die in Kommunikationsverbindung mit der Erkennungseinheit steht, wobei die Anpassungseinheit dafür ausgelegt ist, Betriebsparameter für mit der ersten Leitung verbundene Speicherelemente in Reaktion auf den Vergleich zu modifizieren.
Dreidimensionaler nichtflüchtiger Speicher nach Anspruch 11, wobei die Anpassungseinheit dafür ausgelegt ist, eine Programmierspannung für mit der ersten Leitung verbundene Speicherelemente in Reaktion auf den Vergleich zu modifizieren.
Dreidimensionaler nichtflüchtiger Speicher nach Anspruch 11, wobei die Anpassungseinheit dafür ausgelegt ist, eine Lesespannung für mit der ersten Leitung verbundene Speicherelemente in Reaktion auf den Vergleich zu modifizieren.
Dreidimensionaler nichtflüchtiger Speicher nach Anspruch 11, wobei es sich bei den mehreren Speicherelementen um resistive Speicherelemente handelt.
Dreidimensionaler nichtflüchtiger Speicher nach einem der Ansprüche 11 bis 14, wobei es sich bei den mehreren Speicherelementen um Phasenwechselspeicher-Elemente handelt.
Dreidimensionaler nichtflüchtiger Speicher nach einem der Ansprüche 11 bis 15, ferner umfassend zusätzliche erste Leitungen, die sich in der ersten Richtung auf zusätzlichen Höhen über der Substratoberfläche erstrecken, zusätzliche zweite Leitungen, die sich in der zweiten Richtung auf zusätzlichen Höhen über der Substratoberfläche erstrecken, und zusätzliche Speicherelemente, die sich von zusätzlichen ersten Leitungen zu zusätzlichen zweiten Leitungen erstrecken, und wobei die Anpassungseinheit dafür ausgelegt ist, Betriebsparameter für Speicherelemente, die sich auf mehreren unterschiedlichen Höhen über der Substratoberfläche befinden, gemäß ihren jeweiligen Höhen zu modifizieren.
Dreidimensionaler nichtflüchtiger Speicher nach einem der Ansprüche 11 bis 16, ferner umfassend eine Temperatureingabe für die Anpassungseinheit, und wobei die Anpassungseinheit ferner dafür ausgelegt ist, Betriebsparameter in Reaktion auf die Temperatureingabe zu modifizieren.
Dreidimensionaler nichtflüchtiger Speicher nach Anspruch 17, wobei sich die mehreren ersten Leitungen, die mehreren zweiten Leitungen, die mehreren Speicherelemente und die Erkennungseinheit in einem ersten Halbleiterplättchen befinden; und sich die Anpassungseinheit in einem zweiten Halbleiterplättchen befindet, wobei die Eingabe für die Anpassungseinheit von einem Temperatursensor im zweiten Halbleiterplättchen generiert wird.
Verfahren für den Betrieb eines dreidimensionalen nichtflüchtigen Speichers, der mehrere getrennt auswählbare Teile in einem Block aufweist, umfassend: Messen eines elektrischen Stroms durch eine leitfähige Leitung in einem getrennt auswählbaren Teil; Vergleichen des elektrischen Stroms mit vorgegebenen Kriterien; falls der Strom die vorgegebenen Kriterien nicht erfüllt, dann Berechnen von einem oder mehreren Spannungsversätzen; und anschließend, Anpassen von Spannungen, die auf Leitungen im getrennt auswählbaren Teil angewendet werden, durch den einen oder die mehreren Spannungsversätze, wenn auf Speicherelemente im getrennt auswählbaren Teil zugegriffen wird, während andere Spannungen, die auf andere getrennt auswählbare Teile des Blocks angewendet werden, unangepasst bleiben, wenn auf die anderen getrennt auswählbaren Teile des Blocks zugegriffen wird.
Verfahren nach Anspruch 19, ferner umfassend das Aufzeichnen des einen oder der mehreren Spannungsversätze für den getrennt auswählbaren Teil in einer Tabelle und anschließendes Erhalten des einen oder der mehreren Spannungsversätze aus der Tabelle, bevor auf den getrennt auswählbaren Teil zugegriffen wird.
Verfahren nach Anspruch 19 oder 20, ferner umfassend das Anwenden eines erweiterten Redundanzschemas auf Daten, die in getrennt auswählbaren Teilen gespeichert sind, die die vorgegebenen Kriterien nicht erfüllen, wobei das erweiterte Redundanzschema ein höheres Maß an Fehlerkorrekturfähigkeit bereitstellt als ein reguläres Redundanzschema, das auf Daten angewendet wird, die in Strangsätzen gespeichert sind, die die vorgegebenen Kriterien erfüllen.
Verfahren nach einem der Ansprüche 19 bis 21, ferner umfassend das Messen der Temperatur des dreidimensionalen nichtflüchtigen Speichers und ferner das Anpassen von Spannungen, die auf Leitungen im getrennt auswählbaren Teil und in anderen getrennt auswählbaren Teilen gemäß der gemessenen Temperatur angewendet werden.