DE102016010311A1

DE102016010311A1 - Implementierung von magnetspeicher-integration mit cmos-treiberschaltkreisen

Info

Publication number: DE102016010311A1
Application number: DE102016010311.6A
Authority: DE
Inventors: Zvonimir Z. Bandic; Jeffrey Robinson Childress; Luiz M. Franca-Neto; Jordan Asher Katine; Neil Leslie Robertson
Original assignee: HGST Netherlands BV
Current assignee: HGST Netherlands BV
Priority date: 2015-08-25
Filing date: 2016-08-25
Publication date: 2017-03-02
Also published as: TW201715647A; CN106505077B; KR101983434B1; US9780143B2; KR20170024565A; CN106505077A; TWI613758B; JP2017092451A; US20170062519A1

Abstract

Ein magnetischer Speicher, der mit komplementären Metalloxidhalbleiter(CMOS-)Treiberschaltkreisen integriert ist und ein Verfahren zur Implementierung des magnetischen Speichers, der mit komplementären Metalloxidhalbleiter-(CMOS-)Treiberschaltkreisen integriert ist, zur Verwendung in Festplatten (SSDs) ist bereitgestellt. Ein komplementärer Metalloxidhalbleiter-(CMOS-)Wafer ist bereitgestellt, und ein magnetischer Speicher ist auf dem CMOS-Wafer gebildet, um einen funktionierenden magnetischen Speicherchip bereitzustellen.

Description

Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich allgemein auf das Gebiet der Datenspeicherung und im Speziellen auf einen magnetischen Speicher, der mit komplementären Metalloxidhalbleiter-(CMOS-)Treiberschaltkreisen integriert ist und einem Verfahren zur Implementierung des magnetischen Speichers, der mit komplementären Metalloxidhalbleiter-(CMOS-)Treiberschaltkreisen integriert ist, zur Verwendung in Festplatten (SSDs).
Beschreibung des Standes der Technik
Üblicherweise ist der NAND-Flash-Speicher der nicht-flüchtige Festkörperspeicher, der in Festplatten (SSDs) verwendet wird. Verschiedene alternative nicht-flüchtige Speichertechnologien wurden vorgeschlagen. Phasenwechselspeicher (PCM) und Resistive RAM sind zwei dieser alternativen Technologien, die signifikante Aufmerksamkeit erhalten haben und beide als aufstrebende Technologien gesehen werden.
Ein Nachteil derzeitig verfügbarer nicht-flüchtiger Festkörperspeicher ist die niedrige Dauerfestigkeit von Programmier/Lösch-Zyklen. In manchen bekannten nicht-flüchtigen Festkörperspeichertechnologien gibt es außerdem eine gegenläufige Abhängigkeit von Speicherung und Programmierleistung und es gibt eine gegenläufige Abhängigkeit von Programmierleistung und Dauerfestigkeit durch eine Zuverlässigkeitsabhängigkeit.
Es besteht ein Bedarf für effektiven Mechanismus zur Implementierung eines magnetischen Speichers, der mit komplementären Metalloxidhalbleiter-(CMOS-)Treiberschaltkreisen zur Verwendung in Festplatten (SSDs) integriert ist.
Zusammenfassung der Erfindung
Aspekte der bevorzugten Ausführungsformen sollen einen mit komplementären Metalloxidhalbleiter-(CMOS-)Treiberschaltkreisen integrierten magnetischen Speicher sowie ein Verfahren zur Implementierung des mit komplementären Metalloxidhalbleiter-(CMOS-)Treiberschaltkreisen integrierten magnetischen Speichers zur Verwendung in Festplatten (SSDs) bereitstellen. Andere wichtige Aspekte der bevorzugten Ausführungsformen sollen solche mit komplementären Metalloxidhalbleiter-(CMOS-)Treiberschaltkreisen integrierten magnetischen Speicher und Verfahren im Wesentlichen ohne negative Auswirkungen bereitstellen und einige der Nachteile der Anordnungen des Standes der Technik überwinden.
Zusammengefasst werden ein magnetischer Speicher, der mit komplementären Metalloxidhalbleiter-(CMOS-)Treiberschaltkreisen integriert ist, und ein Verfahren zur Implementierung des magnetischen Speichers, der mit komplementären Metalloxidhalbleiter-(CMOS-)Treiberschaltkreisen integriert ist, zur Verwendung in Festplatten (SSDs) bereitgestellt. Ein komplementärer Metalloxidhalbleiter-(CMOS-)Wafer ist bereitgestellt und ein magnetischer Speicher ist auf dem CMOS-Wafer gebildet, der einen funktionierenden Magnetspeicherchip bereitstellt.
Kurzbeschreibung der Zeichnungen
Die vorliegende Erfindung zusammen mit den obengenannten und anderen Zielen und Vorteilen kann am besten mit der folgenden detaillierten Beschreibung der bevorzugten Ausführungsformen der in den Zeichnungen dargestellten Erfindung verstanden werden, worin:
1A und 1B jeweils ein vertikaler Kanalaufbau und ein horizontaler Kanalaufbau elektrisch äquivalenter magnetischer Speicherzellen gemäß bevorzugten Ausführungsformen darstellen;
2A und 2B jeweils Programmierung von Aufwärtsmagnetisierung und Abwärtsmagnetisierung in der magnetischen Vertikalkanal-Speicherzelle aus 1A gemäß bevorzugten Ausführungsformen darstellen;
3A und 3B jeweils Programmierung eines Aufwärtsmagnetisierung-Niedrigwiderstandszustand-Auslesevorgangs und Abwärtsmagnetisierung-Hochwiderstandszustand-Auslesevorgangs der magnetischen Vertikalkanal-Speicherzelle aus 1A gemäß bevorzugten Ausführungsformen darstellen;
4A und 4B jeweils Programmierung eines Aufwärtsmagnetisierung-Hochwiderstandszustand-Hochkontrast-Auslesevorgangs und Abwärtsmagnetisierung-Niedrigwiderstandszustand-Auslesevorgangs der magnetischen Vertikalkanal-Speicherzelle aus 1A gemäß bevorzugten Ausführungsformen darstellen;
5A und 5B jeweils ein vertikaler Kanalaufbau und ein horizontaler Kanalaufbau aus elektrisch äquivalenten magnetischen Speicherzellen mit Mehrfach-Wortleitungen gemäß bevorzugten Ausführungsformen darstellen;
6A und 6B jeweils Programmierung einer Aufwärtsmagnetisierung und einer Abwärtsmagnetisierung der magnetischen Vertikalkanal-Speicherzelle aus 5A gemäß bevorzugten Ausführungsformen darstellen;
7A und 7B jeweils Programmierung eines Aufwärtsmagnetisierung-Niedrigwiderstandszustands und Abwärtsmagnetisierung-Hochwiderstandszustands der magnetischen Vertikalkanal-Speicherzelle aus 5A gemäß bevorzugten Ausführungsformen darstellen;
8A und 8B jeweils Programmierung von Aufwärtsmagnetisierung-Hochwiderstandszustand und Abwärtsmagnetisierung-Niedrigwiderstandszustand der magnetischen Vertikalkanal-Speicherzelle aus 5A gemäß bevorzugten Ausführungsformen darstellen;
9A, 9B und 9C jeweils Verwendung einer Umdrehung um die vertikale Achse zur Bildung einer vertikalen eindimensionalen (1) Anordnungsausführungsform von magnetischen Speicherzellen unter Verwendung der magnetischen Vertikalkanal-Speicherzelle aus 5A gemäß bevorzugten Ausführungsformen darstellen;
10 eine zweidimensionale (2D) Ebene, welche sich ausdehnt, um eine vertikale dreidimensionale (3D) Anordnungsausführungsform der magnetischen Speicherzellen unter Verwendung der magnetischen Vertikalkanal-Speicherzelle aus 5A gemäß bevorzugten Ausführungsformen aufzubauen, darstellt;
11A und 11B jeweils eine dreidimensionale (3D) Magnetspeicher-Anordnungsausführungsform von magnetischen Speicherzellen unter Verwendung eines Zwischenschichtdielektrikum-(IDL-)Stapels gemäß bevorzugten Ausführungsformen darstellen;
12A, 12B und 12C eine dreidimensionale (3D) Anordnungsausführungsform von magnetischen Speicherzellen darstellen und jeweilige beispielhafte Schritte darstellen, einen Kontakt pro Wortebene gemäß bevorzugten Ausführungsformen herzustellen;
13A, 13B und 13C und 14A, 14B, 14C, 14D und 14E jeweils beispielhafte Wege zur Integration der dreidimensionalen (3D) Anordnungsausführungsform von magnetischen Speicherzellen auf einen komplementären Metalloxidhalbleiter-(CMOS-)Wafer gemäß bevorzugten Ausführungsformen darstellen;
15A, 15B, 15C, 15D und 15E beispielhafte Schritte zum Wachsenlassen magnetischer Speicherzellen auf einem komplementären Metalloxidhalbleiter-(CMOS-)Wafer gemäß bevorzugten Ausführungsformen darstellen;
16A und 16B beispielhafte silomagnetische Medien basierend auf segregierten Medien gemäß bevorzugten Ausführungsformen darstellen;
17A und 17B eine beispielhafte Seitenansicht eines magnetischen Vertikalsäulenkanal-Speichers von Speicherzellen gemäß bevorzugten Ausführungsformen darstellen;
18A, 18B, 18C, 18D und 18E beispielhafte Wechselmagnetisierungsvariationen von vormagnetisierten Elementen des magnetischen Vertikalsäulenkanal-Speichers aus 17A und 17B gemäß bevorzugten Ausführungsformen darstellen;
19 eine beispielhafte detaillierte Draufsicht auf einen magnetischen Vertikalsäulenkanal-Speicher von Speicherzellen gemäß bevorzugten Ausführungsformen darstellt;
20A und 20B beispielhafte Wechselmagnetisierungsvariationen von vorgespannten Elementen des magnetischen Vertikalsäulenkanal-Speichers aus
21 und 22 gemäß bevorzugten Ausführungsformen gemäß bevorzugten Ausführungsformen darstellen; und
21 und 22 beispielhafte detaillierte Draufsichten eines getrennten Mediums in Schicht M1 des magnetischen Vertikalsäulenkanal-Speichers von Speicherzellen gemäß bevorzugten Ausführungsformen gemäß bevorzugten Ausführungsformen darstellen.
Detaillierte Beschreibung der bevorzugten Ausführungsformen
In der folgenden detaillierten Beschreibung der Ausführungsformen der Erfindung wird auf die begleitenden Zeichnungen Bezug genommen, die beispielhafte Ausführungsformen darstellen, anhand derer die Erfindung umgesetzt werden kann. Es versteht sich, dass andere Ausführungsformen verwendet und strukturelle Änderungen vorgenommen werden können, ohne vom Schutzumfang der Erfindung abzuweichen.
Die Terminologie, die hierin verwendet wird, gilt nur für den Zweck des Beschreibens spezieller Ausführungsformen und es ist dadurch nicht beabsichtigt, die Erfindung einzuschränken. Wie hierin verwendet ist beabsichtigt, dass die Singularformen ”ein/e” und ”der/die/das” auch die Pluralformen umfassen, außer der Kontext weist eindeutig auf das Gegenteil hin. Es versteht sich ferner, dass die Begriffe ”umfasst” und/oder ”umfassend”, wenn sie in dieser Beschreibung verwendet werden, die Anwesenheit von bezeichneten Eigenschaften, Zahlen, Schritten, Vorgängen, Elementen und/oder Komponenten beschreiben, aber nicht die Anwesenheit oder das Hinzufügen einer oder weiterer Eigenschaften, Zahlen, Schritten, Vorgängen, Elementen, Komponenten und/oder Gruppen davon ausschließen.
Gemäß Merkmalen der bevorzugten Ausführungsformen werden ein mit komplementären Metalloxidhalbleiter-(CMOS-)Treiberschaltkreisen integrierter magnetischer Speicher und ein Verfahren zur Implementierung des mit komplementären Metalloxidhalbleiter-(CMOS-)Treiberschaltkreisen integrierten magnetischen Speichers, beispielsweise zur Verwendung in Festplatten (SSDs), bereitgestellt. Ein komplementärer Metalloxidhalbleiter-(CMOS-)Wafer wird bereitgestellt und ein magnetischer Speicher wird auf dem CMOS-Wafer gebildet, der einen funktionierenden Magnetspeicherchip bereitstellt. Eine magnetische Speicherzelle, beispielsweise für Storage Class Memory(SCM-)Anwendungen, umfasst eine programmierbare Oberfläche mit unstrukturierten programmierbaren magnetischen Medien. Die magnetische Speicherzelle ist in zumindest einem ihrer Magnetisierungszustände durch einen spinvoreingestellten gesteuerten Strom oder einen spinvoreingestellten Tunnelstrom programmiert. Der Magnetisierungszustand der magnetischen Speicherzelle wird in einem Auslesevorgang beispielsweise mit gesteuertem Strom in einem Niedrigkontrast-Auslesevorgang oder beispielsweise mit Tunnelstrom in einem Hochkontrast-Auslesevorgang abgefühlt. Die magnetische Speicherzelle ist zu hoher Dauerfestigkeit, niedriger Leistung und geeigneter Speicherleistung in verschiedenen Anwendungen fähig.
Die Zeichnungen sind in vereinfachter Form dargestellt, was ausreicht, um die bevorzugten Ausführungsformen zu verstehen. Fachleute werden bemerken, dass Bezüge auf eine Abstandsschicht zwischen den Magnetschichten häufig in den Zeichnungen und der Textbeschreibung ausgelassen sind. Es wird angenommen, dass die Notwendigkeit einer solchen Schicht von Fachleuten verstanden wird und dass es nur im Interesse der Vereinfachung der Zeichnungen liegt, den Abstand in den unten beschriebenen Figuren auszulassen.
Nun mit Bezug auf die Zeichnungen, stellen 1A und 1B jeweils ein Vertikalkanalaufbau und ein Horizontalkanalaufbau von elektrisch äquivalenten magnetischen Speicherzellen gemäß bevorzugten Ausführungsformen dar. In 1A und 1B werden beispielhaft jeweils magnetische Speicherzellenentwürfe, allgemein bezeichnet durch das Bezugszeichen 100, 110 mit einem vertikalen Kanalaufbau, und mit einer horizontalen Kanalaufbau dargestellt.
In 1A umfasst die magnetische Speicherzelle 100 einen programmierbaren Bereich unter Verwendung von programmierbaren magnetischen Medien, der einen ersten Leiter 102, M1, und einen zweiten Leiter 104, M2 umfasst. Gegebenenfalls sind die Leiter 102, M1, 104, M2 aus magnetischen Materialen gestaltet und der Leiter 104, M2 ist leitfähiger als Leiter 102, M1. Leiter 104, M2 ist so entworfen, dass er eine permanente Magnetisierungsrichtung hat, wie z. B. durch einen Pfeil A dargestellt, während Leiter 102, M1 entweder in parallele oder anti-parallele Magnetisierungszustände programmierbar ist, wie sie z. B. durch die jeweiligen Pfeile B und C dargestellt sind. Eine Wortleitung 106 ist mit einem/-r geeigneten Oxid oder Tunnelbarriere 107 für elektrischen Stromfluss zwischen der magnetischen Wortleitung 106 und dem Kanalleiter 102, M1 bereitgestellt. Eine Leitung 108 erstreckt sich zwischen den Leitern 102, M1, 104, M2 in Richtung einer Bitleitung.
In 1B umfasst die magnetische Speicherzelle 110 einen programmierbaren Bereich unter Verwendung von programmierbaren magnetischen Medien, der einen ersten Leiter 112, M1, und einen zweiten Leiter 114, M2 umfasst. Die Leiter 112, M1, 114, M2 sind gegebenenfalls aus magnetischen Materialien gebildet und der Leiter 114, M2 ist leitfähiger als Leiter 112, M1. Leiter 114, M2 ist so entworfen, dass er eine permanente Magnetisierungsrichtung hat, wie sie z. B. durch einen Pfeil A dargestellt ist, während Leiter 112, M1 entweder in parallele oder anti-parallele Magnetisierungsrichtungen programmierbar ist, wie sie z. B. durch die jeweiligen Pfeile B und C dargestellt sind. Eine Wortleitung 116 ist mit einem/-r geeigneten Oxid oder Tunnelbarriere 117 für elektrischen Strom zwischen der magnetischen Wortleitung 116 und dem Kanalleiter 112, M1 bereitgestellt. Eine Leitung 118 erstreckt sich zwischen den Leitern 102, M1, 104, M2 in Richtung einer Bitleitung.
Gemäß den Merkmalen der bevorzugten Ausführungsformen sind Leiter 104, M2 und Leiter 114, M2 gegebenenfalls aus einem nichtmagnetischen Material gebildet, bevorzugt Tantal (Ta) mit Spin-Bahn-Wechselwirkung. Leiter 104, M2 und Leiter 114, M2, die aus magnetischem Material gebildet wird, stellen bessere Filterung von Spinrichtungen im Betrieb der magnetischen Speicherzellen 100, 110 bereit. Beispielsweise wird Tantal (Ta) statt einem magnetischen Material verwendet, um Leiter 104, M2 und Leiter 114, M2 zu bilden. Die Verwendung von Tantal ist eine wirksame Wahl, wenn der Spin-Hall-Effekt (SHE) in einer Implementierung ausreichend stark ist. Wenn der SHE in Tantal ein ausreichend starker Effekt ist, kann Tantal, statt die Spins zu filtern, einen Spinstrom bereitstellen, der auch den programmierbare M1-Bereich umdrehen wird. Der magnetische Leiter M2 kann verwendet werden, um Elektronen mit Spin zu filtern, was die Magnetisierung im programmierbaren Leiter M1 umdrehen könnte.
Gemäß Merkmalen der bevorzugten Ausführungsformen sind die vertikalen und horizontalen Aufbauten der magnetischen Speicherzelle 100, 110 elektrisch äquivalent, während sie verschiedene Vorteile in den Fabrikationsprozessen ermöglichen. Der horizontale Aufbau der magnetischen Speicherzelle 110 ist potentiell leichter in einer einzelligen Vorführung des Konzepts zu realisieren, während der vertikale Aufbau der magnetischen Speicherzelle 100 sich als geeigneter für eine vorteilhafte dreidimensionale (3D) Datenfeldstruktur dieser magnetischen Speicherzellen erweisen könnte.
Gemäß Merkmalen der bevorzugten Ausführungsformen sind die magnetischen Materialien in Leiter 102, M1, 104, M2 vorteilhaft nicht strukturiert. Die Anordnung von Leitern 102, M1, 104, M2 werden als Totem bezeichnet. Es gilt zur Kenntnis zu nehmen, dass dieses Totem in der vertikalen Richtung, wie in 1A und 1B dargestellt, gegebenenfalls durch die Ablage von Materialien in geätzten Löchern oder Silos gebildet wird, daher auch der Name Silospeicher.
Gemäß Merkmalen der bevorzugten Ausführungsformen werden die Programmier- und Auslesevorgänge mittels der Vertikalkonstruktion der magnetischen Speicherzelle 100 beschrieben, da die vertikalen und horizontalen Aufbauten der magnetischen Speicherzellen 100, 110 elektrisch äquivalent sind.
Gemäß Merkmalen der bevorzugten Ausführungsformen umfasst die Speicherzelle 100 ein/-e unstrukturierte/-s geeignete/-s Oxid/Barriere und Transparenz hinsichtlich nicht-abgefragter Zellen. Elektrisch gesteuerte mechanische Spannung/Dehnung wird mittels des/-r unstrukturierten Oxids/Barriere, geeignet zur Erzielung der Leichtigkeit von Programmierbarkeit und niedriger Leistung verwendet. Speicherzelle 100 umfasst einen unstrukturierten programmierbaren Zellbereich. Die Steuerung von Strom zur Programmierung einer Speicherzelle und die Steuerung von spinpolarisiertem Strom zum Auslesen einer Speicherzelle sind bereitgestellt. Die Kombination von Programmierung mit einem spinpolarisierten gesteuerten Strom oder einem spinpolarisierten Tunnelstrom ist gegebenenfalls bereitgestellt.
Bezugnehmend auf 2A und 2B werden in diesen jeweils beispielhafte Programmierung von Aufwärtsmagnetisierung, die allgemein durch das Bezugszeichen 200 bezeichnet ist, und Abwärtsmagnetisierung, die allgemein durch das Bezugszeichen 210 bezeichnet ist, der magnetischen Vertikalkanal-Speicherzelle 100 aus 1A gemäß bevorzugten Ausführungsformen dargestellt. Es versteht sich, dass 2A und 2B beispielhafte Vorgänge darstellen, und Fachleute werden anerkennen, dass andere Variationen gefunden werden können, ohne vom Sinn der bevorzugten Ausführungsformen abzuweichen. Strom im vertikalen Totem bevorzugt es, im leitfähigeren Leiter 104, M2 zu bleiben.
In 2A ist die Programmierung des Aufwärtsmagnetisierungszustands in dem Entwurf 100 dadurch ausgeführt, dass der spinvoreingestellte Strom im Totem in den programmierbaren Leiter 102, M1 im Bereich unmittelbar neben dem Wortleitungs-Gate 106, 107 geleitet wird. Die Leitung 108 erstreckt sich zwischen den Leitern 102, M1, 104, M2 in Richtung einer Bitleitung. In 2B ist die Programmierung des Abwärtsmagnetisierungszustands in dem Entwurf 100 dadurch ausgeführt, dass der spinvoreingestellte Tunnelstrom, der vom Totem zum Wortleitungs-Gate 106 fließt, durch das/die geeignete Oxid oder Barriere 107 geleitet wird.
Gemäß Merkmalen der bevorzugten Ausführungsformen kann das Auslesen durch zwei verschiedene Verfahren erreicht werden. Verfahren 1, das in 3A und 3B dargestellt ist, wird als Niedrigkontrast-Auslesevorgang bezeichnet. Verfahren 2, das in 4A und 4B dargestellt ist, wird als Hochkontrast-Auslesevorgang bezeichnet.
Hinsichtlich 3A und 3B werden beispielhaft ein Aufwärtsmagnetisierungs-Niedrigwiderstandszustand-Auslesevorgang, allgemein bezeichnet durch das Bezugszeichen 300, und ein Abwärtsmagnetisierungs-Hochwiderstandszustand-Auslesevorgang, allgemein bezeichnet durch das Bezugszeichen 310, der magnetischen Vertikalkanal-Speicherzelle 100 aus 1A gemäß bevorzugten Ausführungsformen dargestellt. In 3A und 3B ist die Leitung 108, die sich zwischen den Leitern 102, M1, 104, M2 erstreckt, mit einer Bitleitung 302 verbunden und eine Referenz 304 dargestellt. Ein Widerstand 306 verbindet Leitung 108 und Bitleitung 302 mit einer Spannungsversorgung V.
Gemäß Merkmalen von bevorzugten Ausführungsformen wird der Magnetisierungszustand der Speicherzelle 100 in den Niedrigkontrast-Auslesevorgängen 300, 310 aus 3A und 3B abgefühlt, indem Strom, der im vertikalen Totem fließt, in Richtung des programmierten Magnetbereichs gesteuert wird. Es gilt zu bemerken, dass ein robuster selbstreferenzierter Algorithmus zum Auslesen ein selbstreferenziertes Mehrfach-Schritt-Verfahren umfassen kann, in dem die Zelle zuerst abgefühlt wird, dann mit bekanntem Inhalt beschrieben, und dann wieder abgefühlt wird. Der Unterschied zwischen diesen Abfühlzustand-Auslesungen wird dann verwendet, um den ursprünglichen Zelleninhalt zu bestimmen. In solch einem Mehrfach-Schritt-Ausleseverfahren kann der ursprüngliche Inhalt zerstört werden und die Zelle muss nach dem Auslesen möglicherweise neu beschrieben werden.
Hinsichtlich 4A und 4B werden beispielhafte Aufwärtsmagnetisierungs-Hochwiderstand-Ausleseverfahren, allgemein bezeichnet durch das Bezugszeichen 400, und Abwärtsmagnetisierungs-Niedrigwiderstandszustand-Ausleseverfahren, allgemein bezeichnet durch das Bezugszeichen 410, der magnetischen Vertikalkanal-Speicherzelle 100 aus 1A gemäß bevorzugter Ausführungsformen dargestellt. 4A und 4B stellen den Hochkontrast-Auslesevorgang, der einen Schalter 402 zwischen einer Massepotenzialverbindung und Leitung 108 und Bitleitung 302 umfasst, dar.
Gemäß Merkmalen bevorzugter Ausführungsformen wird der Inhalt der magnetischen Zelle 100 in den Hochkontrast-Auslesevorgängen 400, 410 aus 4A und 4B durch spinvoreingestellt Strom, der durch das/die geeignete Oxid/Barriere 107 fließt, abgefühlt. Ähnlich dem Fall von Niedrigkontrast-Auslese, ist ein robuster Mehrfach-Schritt für die Auslese, der selbstreferenziert ist, mit einem Auslesevorgang vorstellbar, gefolgt von einem Programmiervorgang zu einem bekannten Magnetisierungszustand und einem zweiten Auslesevorgang. Der Zellinhalt wird somit durch den Unterschied zwischen den beiden Auslesevorgangsergebnissen bestimmt.
Gemäß Merkmalen bevorzugter Ausführungsformen muss sowohl in Logisch-Niedrig- als auch in Logisch-Hoch-Auslesevorgängen der verwendete Strompegel niedrig genug sein, um die abgefühlte Speicherzelle nicht unbeabsichtigt zu programmieren.
5A und 5B stellen jeweils einen Vertikalkanalaufbau, allgemein bezeichnet durch das Bezugszeichen 500, und einen Horizontalkanalaufbau, allgemein bezeichnet durch das Bezugszeichen 512, von elektrisch äquivalenten eindimensionalen (1D) magnetischen Anordnungs-Speicherzellen mit Mehrfach-Wortleitungen gemäß bevorzugten Ausführungsformen dar.
In 5A umfasst die magnetische Speicherzellenanordnung 500 einen programmierbaren Bereich unter Verwendung von programmierbaren magnetischen Medien, die einen ersten Leiter 502, M1, und einen zweiten Leiter 504, M2 umfassen. Die Leiter 502, M1, 504, M2 sind aus magnetischen Materialien gebildet und der Leiter 504, M2 ist leitfähiger als Leiter 502, M1. Leiter 504, M2 ist so gestaltet, dass er eine permanente Magnetisierungsrichtung hat, wie z. B. durch einen Pfeil A dargestellt, während Leiter 502, M1 sowohl in parallele als auch in anti-parallele Magnetisierungszustände programmierbar ist, wie sie z. B. durch die jeweiligen Pfeile B und C dargestellt sind. Eine Mehrzahl an Wortleitungen 506 ist mit einem/-r geeigneten Oxid oder Tunnelbarriere 507 für elektrischen Strom zwischen den magnetischen Wortleitungen Nr. 1 – N, 506 und dem Kanalleiter 502, M1, bereitgestellt. Eine Leitung 508 erstreckt sich zwischen den Leitern 502, M1, 504, M2, in Richtung einer Bitleitung.
In 5B umfasst die magnetische Speicherzellenanordnung 510 einen programmierbaren Bereich unter Verwendung von programmierbaren magnetischen Medien, umfassend einen ersten Leiter 512, M1, und einen zweiten Leiter 514, M2. Die Leiter 512, M1, 514, M2, sind gegebenenfalls aus magnetischen Materialien gebildet und der Leiter 514, M2 ist leitfähiger als Leiter 512, M1. Leiter 514, M2 ist so gestaltet, dass er eine permanente Magnetisierungsrichtung hat, wie er z. B. durch einen Pfeil A dargestellt ist, während Leiter 512, M1 sowohl in parallele als auch in anti-parallele Magnetisierungszustände programmierbar ist, wie sie z. B. durch die jeweiligen Pfeile B und C dargestellt sind. Eine Vielzahl an Wortleitungen Nr. 1 – N, 516 ist mit einem/-r geeigneten Oxid oder Tunnelbarriere 517 für elektrischen Strom zwischen den magnetischen Wortleitungen 516 und dem Kanalleiter 512, M1, bereitgestellt. Eine Leitung 518 erstreckt sich zwischen den Leitern 512, M1, 514, M2 in Richtung einer Bitleitung.
Gemäß Merkmalen bevorzugter Ausführungsformen sind die magnetische Speicherzellenanordnung 500 und die magnetische Speicherzellenanordnung 510 elektrisch äquivalent, aber beinhalten verschiedene Vorteile in den Herstellungsprozessen. Der horizontale Aufbau kann leichter in einer Demonstration des Konzeptes umzusetzen sein, aber der vertikale Aufbau kann sich als geeigneter für eine vorteilhafte 3D-Anordnung dieser magnetischen Speicherzellen erweisen. Da der vertikale und der horizontale Aufbau elektrisch äquivalent sind, werden die Programmier- und Auslesevorgänge jeweils anhand des vertikalen Aufbaus in 6A und 6B, 7A und 7B und 8A und 8B beschrieben.
6A und 6B stellen jeweils Aufwärtsmagnetisierung, allgemein bezeichnet durch das Bezugszeichen 600, und Abwärtsmagnetisierung der magnetischen Vertikalkanal-Speicherzellenanordnung aus 5A gemäß bevorzugten Ausführungsformen dar. 6A und 6B stellen einen beispielhaften Entwurf dar, wobei Fachleute anerkennen werden, dass andere Variationen gefunden werden können, ohne vom Sinn der bevorzugten Ausführungsformen abzuweichen. Strom im vertikalen Totem bevorzugt es, im leitfähigeren Leiter 504, M2 zu bleiben. Eine Programmierung des Zustandes der Aufwärtsmagnetisierung im Entwurf 600 aus 6A wird dadurch ausgeführt, dass der spinvoreingestellte Strom im Totem in den programmierbaren Leiter 502, M1 im Bereich unmittelbar neben dem Wortleitungs-Gate 506 gesteuert wird. Eine Programmierung des Zustandes der Abwärtsmagnetisierung im Entwurf 612 aus 6B kann durch den spinvoreingestellten Tunnelstrom, der vom Totem zum Wortleitungs-Gate 506 durch das/die geeignete Oxid/Barriere 507 fließt, erreicht werden, was ein Paar Schalter 612, 614, die zwischen die Leitung 508 und der Spannungsschiene V bzw. Masse geschaltet sind umfasst und wo -- eine negativere Spannung anzeigt als -.
Gemäß Merkmalen der bevorzugten Ausführungsformen gilt es zu bemerken, dass Stromfluss durch das Totem ohne Auswirkung auf die nicht-abgefragten Speicherzellen. Dieses Merkmal der Anordnung, es einem gemeinsam benutzten Medium zu ermöglichen, jegliche der Zellen in der Anordnung zu programmieren, ohne die nicht-abgefragten Zellen zu stören, wird als eine Eigenschaft bezeichnet, die den nicht-abgefragten Zellen erlaubt, transparent zu werden. Außerdem erlaubt die unstrukturierte Schicht des/-r geeigneten Oxids/Barriere 507, das Merkmal der elektrischen Steuerung der mechanischen Spannung/Dehnung, die im Bereich des Leiters 502, M1 aufgeprägt ist, programmiert zu werden hinzuzufügen, mit dem Effekt, das Programmieren zu vereinfachen, oder die für die Programmierung benötigten Strompegel zu senken.
7A und 7B stellen jeweils die Programmierung von Aufwärtsmagnetisierung-Niedrigwiderstandszustand-Niedrigkontrast-Auslesevorgang, allgemein bezeichnet durch das Bezugszeichen 700, und Abwärtsmagnetisierung-Hochwiderstandszustand-Niedrigkontrast-Auslesevorgang, allgemein bezeichnet durch das Bezugszeichen 710 der magnetischen Vertikalkanalspeicherzelle 500 aus 5A gemäß bevorzugten Ausführungsformen dar. 7A und 7B stellen eine Bitleitung 702, die mit Leitung 508 verbunden ist, eine Referenz 704 und einen Widerstand 706, der zwischen der Bitleitung 702 und der Spannungsschiene V geschaltet ist, dar.
Gemäß Merkmalen der bevorzugten Ausführungsformen wird der Magnetisierungszustand der Speicherzelle in den Niedrigkontrast-Auslesevorgängen von 7A und 7B abgefühlt, indem Strom, der im vertikalen Totem in Richtung der programmierten magnetischen Bereichs fließt, gesteuert wird. Es gilt zu bemerken, dass ein robuster selbstreferenzierender Algorithmus zum Auslesen ein Mehrfach-Schritt-Verfahren umfassen kann, in dem die Zelle zuerst abgefühlt wird, dann mit bekanntem Inhalt beschrieben, und dann wieder abgefühlt wird. Der Unterschied zwischen diesen Abfühlzustandsauslesungen wird verwendet, um den ursprünglichen Zelleninhalt zu bestimmen. In solch einem Mehrfach-Schritt-Ausleseverfahren kann der ursprüngliche Inhalt zerstört werden und die Zelle muss nach dem Auslesen möglicherweise neu beschrieben werden.
8A und 8B stellen jeweils einen Programmierungs-Aufwärtsmagnetisierungs-Hochwiderstandszustand-Hochkonstrast-Auslesevorgang, allgemein bezeichnet durch das Bezugszeichen 800, und einen Abwärtsmagnetisierung-Niedrigwiderstandszustand-Hochkonstrast-Auslesevorgang, allgemein bezeichnet durch das Bezugszeichen 810 der magnetischen Vertikalkanal-Speicherzelle 500 gemäß bevorzugten Ausführungsformen dar. 8A und 8B stellen eine Bitleitung 702, die mit einer Leitung 508 verbunden ist, eine Referenz 704 und einen Widerstand 706, der zwischen der Bitleitung 702 und der Spannungsschiene V geschaltet ist, und einen Schalter 802, der zwischen Leitung 508 und das Massepotenzial geschaltet ist, dar.
Gemäß Merkmalen bevorzugter Ausführungsformen wird der Inhalt der magnetischen Zelle in den Hochkontrast-Auslesevorgängen von 8A und 8B durch spinvoreingestellten Strom, der durch das/die geeignete Oxid/Barriere 507 fließt, abgefühlt. Ähnlich dem Fall von Niedrigkontrast-Auslesevorgängen aus 7A und 7B kann ein robuster Mehrfachschritt zum Auslesen, der selbstreferenzierend ist, für den Auslesevorgang verwendet werden, gefolgt von einem Programmiervorgang zu einem bekannten Magnetisierungszustand und einem zweiten Auslesevorgang. Der Zellinhalt wird dadurch durch den Unterschied zwischen den beiden Auslesevorgangsergebnissen bestimmt.
Gemäß Merkmalen bevorzugter Ausführungsformen muss sowohl in Niedrig- als auch in Hoch-Auslesevorgängen aus 7A und 7B und 8A und 8B der verwendete Strompegel niedrig genug sein, um die abgefühlte Speicherzelle nicht unbeabsichtigt zu programmieren.
9A, 9B und 9C stellen jeweils die Verwendung von Umdrehung um die vertikale Achse zur Ausbildung einer vertikalen eindimensionalen (1D) Anordnungsausführungsform von magnetischen Speicherzellen unter Verwendung der magnetischen Vertikalkanal-Speicherzelle 500 gemäß bevorzugten Ausführungsformen dar.
Gemäß Merkmalen der bevorzugten Ausführungsformen stellt 9A ein Ausgangskonstrukt, allgemein bezeichnet durch das Bezugszeichen 900, der magnetischen Speicherzellenanordnung 500 mit Mehrfach-Wortleitungen 506 dar. 9B stellt ein weiteres Konstrukt, allgemein bezeichnet durch das Bezugszeichen 910, mit erweiterbarem Oxid 912 dar. In 9C umfasst ein weiteres Konstrukt, allgemein bezeichnet durch das Bezugszeichen 920, sich erstreckende magnetische Anschlüsse 914 und macht eine durch den Pfeil R dargestellte Umdrehung. Leitfähige Materialien 502, M1 sind auf den Wänden eines Loches 916 abgelegt. Die Schichten, die die magnetischen Anschlüsse 914 definieren, sind vor dem Loch 916 abgeschieden.
10 stellt eine vertikale dreidimensionale (3D) Datenanordnungsausführungsform, allgemein bezeichnet durch das Bezugszeichen 1000, vom Konstrukt 920, die auf eine zweidimensionale (2D) Ebene oder Wortebene 1002 ausgedehnt ist, gemäß bevorzugten Ausführungsformen dar. In 10 erstrecken sich die magnetischen Anschlüsse oder Wortleitungen 914 zur Wortebene 1002.
Gemäß Merkmalen bevorzugter Ausführungsformen kann eine 3D-Anordnung 1000 mit einem einzigen kritischen Ätzschritt für alle vertikalen Totems, der von der Abscheidung eines/-r geeigneten Oxids/Barriere von magnetischen Materialien, aufgebaut werden.
11A und 11B stellen jeweils eine dreidimensionale (3D) Magnetspeicher-Anordnungsausführungsform von magnetischen Speicherzellen, unter Verwendung eines Zwischenschichtdielektrikum-(IDL-)Stapels, gemäß bevorzugten Ausführungsformen, dar. 11A stellt einen Zwischenschichtdielektrikum-(IDL-)Stapel, allgemein bezeichnet durch das Bezugszeichen 1100, dar. 11B stellt ein dreidimensionale (3D) Magnetspeicher-Anordnung dar, die allgemein durch das Bezugszeichen 1110 bezeichnet ist, die eine Vielzahl der vertikalen eindimensionalen (1D) Anordnung 920 aus 9C mit Mehrfach-Wortebenen 1 – N (statt Wortleitungen), die von allen Speicherzellen 500 in einer ebenen Fläche gemeinsam benutzt werden, umfasst. Eine jeweilige Bitleitung # 1–4 wird nur von Speicherzellen in demselben Totem gemeinsam benutzt. Ein Widerstand 1112 ist zwischen jede der Bitleitungen # 1–4 geschaltet, wie in 11B dargestellt.
12A, 12B und 12C stellen eine dreidimensionale (3D) Anordnungsausführungsform von magnetischen Speicherzellen dar, die jeweils beispielhafte Schritte zur Bildung eines Kontaktes pro Wortebene gemäß bevorzugten Ausführungsformen darstellen. In 12A, eine Ausgangsstruktur, allgemein bezeichnet durch das Bezugszeichen 1200, gemäß bevorzugten Ausführungsformen. Ausgangsstruktur 1200 umfasst eine Vielzahl an Wortebenen 1202, die durch jeweils ein Zwischenschichtdielektrikum (IDL) 1204 voneinander getrennt sind. In 12B wird ein einzelner Ätzschritt, der allgemein durch das Bezugszeichen 1210 bezeichnet ist, durchgeführt, um entsprechende voneinander beabstandete Wortebenen 1202 freizulegen. In 12B wird eine Endstruktur, die allgemein durch das Bezugszeichen 1220 bezeichnet ist, bereitgestellt, durch einen ersten Ablagerungsschritt, der ein Dielektrikum abscheidet, Löcher ätzt und die jeweiligen Löcher mit einer Oxidschicht beschichtet und die Löcher mit M1 und M2 magnetischen Speicherzellmaterialien füllt, wobei das M1-Metall die jeweiligen Wortebenenkontakte 1206 bildet.
13A, 13B und 13C und 14A, 14B, 14C, 14D und 14E stellen jeweils beispielhafte Wege zur Integration der dreidimensionalen (3D) Anordnungsausführungsform der magnetischen Speicherzellen auf einen komplementären Metalloxidhalbleiter-(CMOS-)Wafer, gemäß bevorzugten Ausführungsformen, dar.
In 13A, 13B und 13C umfasst ein erster Pfad Schichten aus magnetischen und Zwischenschichtdielektrika, die auf einen schon fertiggestellten CMOS-Wafer mit dem nötigen Programmier- und Ausleseschaltkreis abgelegt werden. Eine Ausgangsstruktur, allgemein bezeichnet durch das Bezugszeichen 1300 in 13A, umfasst einen CMOS-Wafer 1302. Eine weitere Struktur, allgemein bezeichnet durch das Bezugszeichen 1310 in 13B umfasst einen Stapel an Schichten aus magnetischen und Zwischenschichtdielektrika 1312, 1314. Eine vorläufige Ätzung legt Ausrichtungsmarkierungen, die im CMOS-Wafer bereits vorhanden sind, frei. Diese Ausrichtungsmarkierungen (nicht dargestellt) führen eine kritische Ätzung, die die jeweiligen Totems 1306 zur Ablagerung der magnetischen Materialien schafft, die das magnetische 3D-Speicheranordnung bilden werden, die allgemein mit dem Bezugszeichen 1320 in 13C bezeichnet wird.
In 14A, 14B, 14C, 14D und 14E wird ein zweiter Pfad 2 dargestellt. In 14A und 14B werden getrennte Ausgangsstrukturen jeweils allgemein durch das Bezugszeichen 1400 und 1410 bezeichnet. In 14A umfasst eine Struktur 1400 einen CMOS-Wafer 1402 und in 14B umfasst eine Struktur 1410 einen Wafer 1414, der eine 3D-Anordnung von Speicherzellen, die in getrennten Wafer vollständig fertiggestellt sind umfasst. In 14C umfasst eine weitere Struktur, allgemein bezeichnet durch das Bezugszeichen 1420 den Wafer 1414, der einr 3D-Anordnung aus Speicherzellen, die an den CMOS-Wafer 1402 gebondet sind, umfasst. Beispielsweise werden die Wafer 1402, 1414 mit einer Oberflächenbehandlung behandelt, die die Fähigkeit umfasst, leitfähige Drähte durch elektrisches Feld zu entwickeln. Nachdem beide Wafer in 14C zusammengebondet sind, wird die Struktur 1420 in Vereinzelungsreihen gesägt, von denen eine allgemein durch das Bezugszeichen 1430 in 14D bezeichnet wird.
Gemäß Merkmalen bevorzugter Ausführungsformen werden die Schaltkreise in der CMOS- und 3D-Speicheranordnung dann aktiviert, um eine Vielzahl an leitfähigen Verdrahtungen 1440 zu bilden, die die nötigen elektrischen Verbindungen zur vollen Funktionalität der endgültigen Speicherlösung-Nacktchip/Chip hergestellt werden, wie beispielsweise in beispielhaften Strukturen jeweils allgemein bezeichnet durch die Bezugszeichen 1442, 1444 und 1446 in 14E dargestellt ist, von denen jede jeweilige leitfähige Verdrahtungen 1440 umfasst. Die leitfähigen Verdrahtungen 1440 stellen Robustheit gegen geringfügige Fehlausrichtungen zwischen den Wafern 1402, 1414 nach dem Bonden bereit.
15A, 15B, 15C, 15D und 15E stellen beispielhafte Schritte zum Wachsenlassen magnetischer Speicherzellen auf einem komplementären Metalloxidhalbleiter-(CMOS-)Wafer gemäß bevorzugter Ausführungsformen dar. In 15A umfasst ein erster Schritt, allgemein bezeichnet durch das Bezugszeichen 1500, einen Kern (vormagnetisch), der z. B. galvanisiertes Wachstum oder Säulenwachstum des Leiters M2, 1502 umfasst. Schritt 1500 könnte den Schatteneffekt nützen müssen und geplant werden, um zukünftige CMOS-Technologieknoten zu berücksichtigen. Beispielsweise sind F < 20 nm möglicherweise machbare Dimensionen. In 15B umfasst ein nächster Schritt, der allgemein durch das Bezugszeichen 1510 bezeichnet ist, den Leiter M2, 1504, der mit einer nichtmagnetischen Abstandsschicht 1512, wie einer Rutheniumschicht, beschichtet ist, und auf dem eine leicht zu programmierende Schicht oder Leiter M1, 1514, über die Säule umfassend Ru 1512 und Leiter M2, 1504 wachsen gelassen ist. Eine metallische Granularität im magnetischen Material, die den Leiter M1, 1514 bildet, ist bereitgestellt, um eine bessere Schaffung von Domänenwänden zu ermöglichen oder zuzulassen, sodass jede zylindrisch magnetoresistive Zugriffspeicher-(MRAM-)Zelle unabhängig programmierbar ist. In 15C umfasst ein nächster Schritt, allgemein bezeichnet durch das Bezugszeichen 1520, beispielsweise eine Oxidschicht 1522, wie z. B. eine abgeschiedene MgO-Schicht, was das Risiko von elektrisch verkürzten Säulen verringert. In 15D umfasst ein nächster Schritt, allgemein bezeichnet durch das Bezugszeichen 1530, die Ablagerung von ILD-Schichten 1532 und Wortebenenschichten 1534 mit einer anti-parallelen vertikalen Vormagnetisierung. In 15E umfasst ein nächster Schritt, allgemein bezeichnet durch das Bezugszeichen 1540, z. B. die Bildung von Durchkontaktierungen 1542, leitfähige Verbindungen 1544 und Gehäusekugeln 1546 hinzugefügt.
16A und 16B stellen beispielhafte silomagnetische Medien basierend auf segregierten Medien gemäß bevorzugten Ausführungsformen dar. 16A stellt eine Draufsicht auf eine beispielhafte auf segregierten Medien basierende Säule oder silomagnetische Speicherzelle dar, allgemein bezeichnet durch das Bezugszeichen 1600, die von der Wortebene 1601 umgeben ist. Die silomagnetische Speicherzelle 1600 umfasst einen Leiter M1, 1602 und einen Leiter M2, 1604, die durch eine nichtmagnetische Abstandsschicht 1606, wie z. B. eine Rutheniumschicht, getrennt sind. Eine Elektronentunnelbarriere, dünne Oxidschicht 1608 umgibt den Leiter M1, 1602. Beide Leiter 1602, M1, 1604, M2 sind elektrisch leitfähig und gegebenenfalls sind die Leiter 1602, M1, 1604, M2 aus magnetischen Materialien gebildet, und der Leiter 1604, M2 hat einen niedrigeren Widerstand und ist leitfähiger als Leiter 102, M1. Eine Setmagnetisierung 1610 wird aus der Ebene heraus für den magnetischen Leiter 1604, M2 dargestellt. Die Wortebene 1601 ist aus einem elektrisch leitfähigen und magnetischen Material gebildet. Eine Referenzschicht 1612 ist in der Ebene für die Wortebene 1601 dargestellt.
Hinsichtlich 16B wird eine beispielhafte Anordnung, allgemein bezeichnet durch das Bezugszeichen 1620, von den silomagnetischen Medienzellen 1600 basierend auf segregierten Medien mit der Wortebene 1601 gemäß bevorzugten Ausführungsformen dargestellt. Gegebenenfalls ist Leiter 1604, M2 aus einem nichtmagnetischen Material, z. B. Tantal, gebildet und Leiter 1602, M1 ist aus einem magnetischen Material gebildet. Der nichtmagnetische Leiter 1604, M2 ist elektrisch leitfähiger als der magnetische Leiter 1602, M1.
Hinsichtlich 17A und 17B wird eine beispielhafte Anordnung dargestellt, die allgemein durch das Bezugszeichen 1700 bezeichnet ist, die einen magnetischen Vertikalsäulenkanalspeicher aus einer Vielzahl an Speicherzellen 1702 in 17A bildet und eine detaillierte Ansicht einer zylindrischen Speicherzelle 1702 wird in 17B dargestellt, gemäß bevorzugten Ausführungsformen.
Gemäß Merkmalen bevorzugter Ausführungsformen umfasst jede Speicherzelle 1702 einen zentralen Leiter M2, 1604 und einen Leiter M1, 1602, wie er in 16A und 16B dargestellt ist. Leiter M1, 1602 ist mit den entsprechenden Wortebenen 1–5, 1706 gekoppelt, wie dargestellt. Die Wortebenen 1–5, 1706 sind Referenzschichten und sind durch ein Zwischenschichtdielektrikum (IDL) 1708 getrennt. Der Leiter M1, 1602 hat eine metallische Granularität im magnetischen Material, um unabhängige Programmierung der zylindrischen magnetischen Zugriffsspeicher-(MRAM-)Zellen 1702 zu ermöglichen. Jede Säule 1704, die einen Leiter M1, 1602 und einen Leiter M2, 1604 des magnetischen Vertikalsäulenkanal-Speicheranordnung 1700 umfasst ist unstrukturiert. Es gibt keine getrennten Ätzschritte, die im programmierbaren Zellenbereich des Leiters M1, 1602 innerhalb der Säulen 1704 an jeder Wortebene 1–5, 1706 durchgeführt werden. Der programmierbare Zellenbereich des Leiters M1, 1602 ist fähig, innerhalb jeder Domäne der M1 segregierten Medien aufwärts- oder abwärtsprogrammiert zu werden; der Doppelpfeil innerhalb des Leiters M1, 1602 kann an jedem Wortebenenniveau aufwärts oder abwärts gesetzt werden. Der Pfeil innerhalb des Leiters M2, 1604 stellt eine Magnetisierungsrichtung innerhalb des Leiters M2 dar, der aus magnetischem Material gebildet ist.
18A, 18B, 18C, 18D und 18E und 19 stellen segregierte Medien, die im programmierten Medium M1 gemäß bevorzugten Ausführungsformen verwendet werden, dar.
Hinsichtlich 18A, 18B, 18C, 18D und 18E werden beispielhafte Wechselmagnetisierungsvariationen, die allgemein durch Bezugszeichen 1800, 1810, 1820, 1830 bzw. 1840 bezeichnet werden, von vormagnetischen Elementen des magnetischen Vertikalsäulenkanal-Speichers gemäß bevorzugten Ausführungsformen dargestellt.
In 18A, 18B, 18C werden Wechselmagnetisierungausführungsform-Variationen 1800, 1810, 1820 von vormagnetischen Elementen innerhalb der programmierten Medien oder Leiter M1, 1602, mit Leiter M2, der aus magnetischem Material gebildet ist, dargestellt. In 18D und 18E werden Wechselmagnetisierungsauführungsform-Variationen 1830 und 1840 von vormagnetischen Elementen innerhalb der programmierten Medien oder Leiter M1, 1602, mit Leiter M2, der aus nichtmagnetischem Material gebildet ist, dargestellt.
Gemäß Merkmalen bevorzugter Ausführungsformen können verschiedene erwünschte Magnetisierungszustände mit den in den programmierten Medien oder Leiter M1, 1602 verwendeten segregierten Medien gebildet werden.
Gemäß Merkmalen bevorzugter Ausführungsformen stellt 19 eine Draufsicht auf eine beispielhafte Säule basierend auf segregierten Medien oder silomagnetische Speicherzelle, allgemein bezeichnet durch das Bezugszeichen 1900, die von einer Wortebene 1601 umgeben ist, dar. Die silomagnetische Speicherzelle 1900 umfasst einen segregierten Medienleiter M1, 1602 mit einer Vielzahl an segregierten Medienregionen, die allgemein durch das Bezugszeichen 1902 bezeichnet sind und durch die jeweiligen Regionen 1904 voneinander getrennt sind.
Gemäß Merkmalen der bevorzugten Ausführungsformen umfassen hohe Erfordernisse für kontinuierliche Medien in Leiter M1, 1602 beispielsweise eine zirkulare Magnetisierung im programmierbaren Medienleiter M1, 1602, die es für die Programmierung erforderlich machen könnte, nur im Oersted-Feld durchführbar zu sein und alle Bits in der Vertikalsäule gleichzeitig programmierbar sind. Leichte Programmierbarkeit erfordern für Bits ein signifikantes magnetisches Volumen mit zu großen Säulen. Ein segregierter Medienleiter M1, 1602 mit einer Vielzahl an segregierten Medienregionen, wie sie in 20A und 20B und 21 und 22 dargestellt sind, schwächt die hohen Erfordernisse an kontinuierliche Medien im Leiter M1, 1602 ab.
Nun hinsichtlich 21 und 22 wird eine jeweilige Draufsicht auf eine beispielhafte Säule basierend auf segregierten Medien oder silomagnetische Speicherzelle, allgemein bezeichnet durch das Bezugszeichen 2100, 2200, gemäß bevorzugten Ausführungsformen, dargestellt. Jede silomagnetische Speicherzelle 2100, 2200, umfasst einen segregierten Medienleiter M1, 1602, mit einer Vielzahl an segregierten Medienregionen, die allgemein durch das Bezugszeichen 2102 bezeichnet sind, beabstanden die jeweiligen Regionen 2104.
Ebenfalls hinsichtlich 20A und 20B werden beispielhafte Wechselmagnetisierungsausführungsform-Variationen, jeweils allgemein dargestellt durch Bezugszeichen 2000, 2010 von vormagnetischen Elementen des segregierten Medienleiters M1, 1602 mit der Vielzahl an segregierten Medienregionen oder Domänen 2102 aus 21 und 22 gemäß bevorzugten Ausführungsformen dargestellt. In 20A stellt die beispielhafte Wechselmagnetisierungsausführungsform-Variation 2000 mögliche Aufwärts- oder Abwärtsprogrammierung innerhalb jeder Domäne 2102 dar. In 20B stellt die beispielhafte Wechselmagnetisierungsausführungsform-Variation 2010 mögliche Seite-zu-Seite-Programmierung innerhalb jeder Domäne 2102 dar.
Während die vorliegende Erfindung mit Bezug auf die Details der Ausführungsformen der Erfindung, wie in den Zeichnungen dargestellt, beschrieben wurde, sind diese Details nicht beabsichtigt, den Umfang der Erfindung wie in den angehängten Ansprüchen beansprucht einschränken.

Claims

Verfahren zur Implementierung der Integration eines magnetischen Speichers mit komplementären Metalloxidhalbleiter(CMOS)-Treiberschaltkreisen umfassend: Ausbildung eines komplementären Metalloxidhalbleiter(CMOS)-Wafers; Ausbildung eines magnetischen Speichers auf der Oberseite des CMOS-Wafers, um einen funktionierenden magnetischen Speicherchip bereitzustellen.
Verfahren nach Anspruch 1, worin die Ausbildung des komplementären Metalloxidhalbleiter(CMOS)-Wafers das Wachsenlassen eines CMOS-Wafers in einem ersten Prozess umfasst.
Verfahren nach Anspruch 1, worin die Ausbildung des magnetischen Speichers auf der Oberseite des CMOS-Wafers zur Bereitstellung eines funktionierenden magnetischen Speicherchips die Ausbildung eines magnetischen Speicherwafers umfasst.
Verfahren nach Anspruch 3 umfasst das Zusammenbonden des CMOS-Wafers und des magnetischen Speicher-Wafers.
Verfahren nach Anspruch 3, worin das Bilden des magnetischen Speicher-Wafers die Ausbildung einer magnetischen dreidimensionalen (3D) skalierbaren Speicheranordnung umfasst.
Verfahren nach Anspruch 5, worin die Ausbildung der magnetischen dreidimensionalen (3D) skalierbaren Speicheranordnung einen einzelnen Ätzschritt zur Ausbildung magnetischer Säulenspeicherzellen umfasst.
Verfahren nach Anspruch 5, worin die Ausbildung der magnetischen dreidimensionalen (3D) skalierbaren Speicheranordnung Ablagerung eines Zwischenschichtdielektrikum(IDL)-Stapels von Wortebenen, die durch ein jeweiliges IDL voneinander getrennt sind; Ausbildung einer Vielzahl an Säulenlöchern; Beschichtung der Säulenlöcher mit einer Oxidbarriere, und Ablagerung eines ersten Leiters M1 und eines zweiten Leiters M2 innerhalb der Säulenlöcher zur Ausbildung magnetischer Säulenspeicherzellen umfasst.
Verfahren nach Anspruch 7 umfasst gemeinsames Benutzen jeder jeweiligen Wortebene durch alle magnetischen Säulenspeicherzellen in einem jeweiligen Ebenenniveau und gemeinsames Benutzen einer Bitleitung nur durch die magnetischen Säulenspeicherzellen innerhalb der jeweiligen Säulenlöcher.
Verfahren nach Anspruch 3 umfasst Behandlung des magnetischen Speicher-Wafers und des CMOS-Wafers mit einer Oberflächenbehandlung, die eine Fähigkeit zur Entwicklung leitfähiger Verdrahtungen durch elektrisches Feld ermöglicht.
Verfahren nach Anspruch 9 umfasst Bonden des magnetischen Speichers und des CMOS-Wafers und Sägen in eine Vereinzelungsreihe.
Verfahren nach Anspruch 10 umfasst Aktivieren des magnetischen Speichers und der CMOS-Wafervereinzelungen zur Ausbildung der leitfähigen Verdrahtungen, um elektrische Verbindungen für den funktionierenden magnetischen Speicherchip bereitzustellen.
Verfahren nach Anspruch 1, worin Ausbildung des magnetischen Speichers auf der Oberseite des CMOS-Wafers zur Bereitstellung eines funktionierenden magnetischen Speicherchips die Ausführung eines vorläufigen Ätzens zur Freilegung von Ausrichtungsmarkierungen im CMOS-Wafer umfasst.
Verfahren nach Anspruch 12 umfasst das Verwenden der Ausrichtungsmarkierungen zum Wachsenlassen von Säulen von magnetischen Speicherzellen.
Verfahren nach Anspruch 13, worin die Säulen von magnetischen Speicherzellen die Ausbildung eines ersten Leiters M1 aus magnetischem Material und den zweiten Leiter M2, der elektrisch leitfähiger als der Leiter M1 ist, umfasst, und Wachsenlassen des zweiten Leiters M2, Beschichtung des zweiten Leiters M2 mit einer nichtmagnetischen Abstandsschicht und Wachsenlassen des ersten magnetischen Leiters M1 über den beschichteten zweiten Leiter M2 umfasst.
Verfahren nach Anspruch 13 umfasst Ablagerung eines Zwischenschichtdielektrikum(IDL)-Stapels von Wortebenen, die durch ein jeweiliges IDL voneinander getrennt sind.
Verfahren nach Anspruch 15 umfasst gemeinsames Benutzen jeder jeweiligen Wortebene durch alle magnetischen Säulenzellen in einem jeweiligen Ebenenniveau, und gemeinsames Benutzen einer Bitleitung nur innerhalb der Säulen von magnetischen Speicherzellen.
Verfahren nach Anspruch 15 umfasst Ausbildung von Durchkontaktierungen im IDL-Stapel und Ausbildung anderer leitfähiger elektrischer Verbindungen.
Magnetspeicher, der mit komplementären Metalloxidhalbleiter(CMOS)-Treiberschaltkreisen integriert ist, umfassend: einen komplementären Metalloxidhalbleiter(CMOS)-Wafer; einen magnetischen Speicher, der auf der Oberseite des CMOS-Wafers, der einen funktionierenden magnetischen Speicherchip bereitstellt, gebildet ist.
Magnetischer Speicher nach Anspruch 18, worin der magnetische Speicher, der auf der Oberseite des CMOS-Wafers ausgebildet ist, eine Anordnung aus Säulen von magnetischen Speicherzellen und einen Zwischenschichtdielektrikum(IDL)-Stapel aus Wortebenen, die durch ein jeweiliges IDL voneinander getrennt sind, umfasst.
Magnetischer Speicher nach Anspruch 18, worin der magnetische Speicher, der auf der Oberseite des CMOS-Wafers ausgebildet ist, einen magnetischen Speicherwafer, der eine magnetische Speicheranordnung umfasst, die auf den komplementären Metalloxidhalbleiter(CMOS)-Wafer gebondet ist, umfasst.