DE102007036246B4 - Verfahren zur Herstellung eines integrierten Schaltkreises mit einem resistiven Speicherelement, ein integrierter Schaltkreis, Verwendung in einem Verfahren zum Speichern von Informationen und ein Speichermodul - Google Patents

Verfahren zur Herstellung eines integrierten Schaltkreises mit einem resistiven Speicherelement, ein integrierter Schaltkreis, Verwendung in einem Verfahren zum Speichern von Informationen und ein Speichermodul Download PDF

Info

Publication number
DE102007036246B4
DE102007036246B4 DE102007036246A DE102007036246A DE102007036246B4 DE 102007036246 B4 DE102007036246 B4 DE 102007036246B4 DE 102007036246 A DE102007036246 A DE 102007036246A DE 102007036246 A DE102007036246 A DE 102007036246A DE 102007036246 B4 DE102007036246 B4 DE 102007036246B4
Authority
DE
Germany
Prior art keywords
switching layer
integrated circuit
memory element
resistive memory
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007036246A
Other languages
English (en)
Other versions
DE102007036246A1 (de
Inventor
Klaus Dr. Ufert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE102007036246A1 publication Critical patent/DE102007036246A1/de
Application granted granted Critical
Publication of DE102007036246B4 publication Critical patent/DE102007036246B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

Verfahren für die Herstellung eines integrierten Schaltkreises, der ein resistives Speicherelement aufweist, wobei das Verfahren aufweist:
Abscheiden eines Schalt-Schicht-Materials;
Stoppen des Abscheidens des Schalt-Schicht-Materials; Ausbilden von inhomogen verteilten metallreichen Clustern auf einer Oberfläche des Schalt-Schicht-Materials,
wobei das Bilden einer Mehrzahl von metallreichen Clustern auf der Oberfläche des Schalt-Schicht-Materials das Induzieren von Entladungsstößen beinhaltet; und
Fortführen des Abscheidens des Schalt-Schicht-Materials.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines integrierten Schaltkreises mit einem resistiven Speicherelement, einen integrierten Schaltkreis, sowie dessen Verwendung in einem Verfahren zum Speichern von Information und einem Speichermodul.
  • Ein nichtflüchtiger Speicher behält seine gespeicherten Daten, selbst wenn kein Strom vorhanden ist. Diese Art von Speicher wird bei einer Vielzahl von elektronischen Geräten verwendet, einschließlich bei Digitalkameras, tragbaren Audioabspielgeräten, drahtlosen Kommunikationsvorrichtungen, Personal Digital Assistants und Peripheriegeräten, sowie für das Speichern von Firmware bei Computern und anderen Vorrichtungen.
  • Nichtflüchtige Speichertechnologien beinhalten Flash-Speicher, magnetoresistive Vielfachzugriffsspeicher (MRAM), Phasenänderungs-Vielfachzugriffsspeicher (PCRAM), Leitfähige-Brücke-Vielfachzugriffsspeicher (CBRAM) und zahlreiche andere resistive Speichertechnologien. Aufgrund der hohen Nachfrage nach nichtflüchtigen Speichervorrichtungen verbessern Forscher die nichtflüchtigen Speichertechnologien kontinuierlich immer weiter, und entwickeln neue Arten von nichtflüchtigen Speichern.
  • US 3 588 638 A beschreibt ein Halbleiterelement mit einer Schalt-Schicht aus Übergangametalloxid-Pulver zur Herstellung von Speicherelementen.
  • GB 1363985 A beschreibt amorphe Isolatorvorrichtungen mit bistabilem Schaltwiderstand, bei dem eine Nioboxid-Schicht mit Sauerstofflücken bzw. Fehlstellen als Schalt-Schicht verwendet wird.
  • US 2006/0054950 A1 beschreibt nichtflüchtige Speicherzellen mit einer Metalloxid-Schalt-Schicht aus Übergangsmetalloxid mit einem überstöchiometrischen Anteil an Übergangsmetall.
  • US 2007/0114508 A1 beschreibt ebenso nichtflüchtige Speicherzellen mit einer Metalloxid-Schalt-Schicht, die ein ztusätzliches Metalladditiv zur Verringerung der „Setz”- bzw. „Rücksetz”-Spannung enthält. Ähnliche Speicherzellen sind in den Schriften DE 10 2007 001 085 A1 , US 2006/0263289 A1 und DE 10 2006 023 609 A1 erläutert.
  • US 2006/0170027 A1 beschreibt nichtflüchtige Speicherzellen mit einer Schalt-Schicht aus Übergangsmetalloxid.
  • Gemäß einem Ausführungsbeispiel der Erfindung wird ein Verfahren für die Herstellung eines integrierten Schaltkreises bereitgestellt, der ein resistives Speicherelement aufweist, wobei das Verfahren aufweist:
    • • Abscheiden eines Schalt-Schicht-Materials;
    • • Stoppen des Abscheidens des Schalt-Schicht-Materials;
    • • Ausbilden von inhomogen verteilten metallreichen Clustern auf einer Oberfläche des Schalt-Schicht-Materials, wobei das Bilden einer Mehrzahl von metallreichen Clustern auf der Oberfläche des Schalt-Schicht-Materials das Induzieren von Entladungsstößen beinhaltet; und
    • • Fortführen des Abscheidens des Schalt-Schicht-Materials.
  • Gemäß einer Ausgestaltung kann das Abscheiden eines Schalt-Schicht-Materials das Abscheiden eines Übergangs-Metalloxid-Materials aufweisen.
  • Weiterhin kann das Abscheiden eines Übergangs-Metalloxid-Materials MF-Sputtering unter Verwendung eines Metall-Targets in einem Argon/Sauerstoff-Mischungs-Arbeitsgas aufweisen.
  • Weiterhin kann das Bilden einer Mehrzahl von metallreichen Clustern auf einer Oberfläche des Schalt-Schicht-Materials das Induzieren von Entladungsstößen beinhalten, so dass die metallreichen Cluster gebildet werden.
  • Gemäß einer Ausgestaltung der Erfindung weist das Induzieren von Entladungsstößen ein DC-Sputtering in einem reinen Sauerstoff-Arbeitsgas auf.
  • Ferner kann das Fortsetzen der Bildung des Schalt-Schicht-Materials ein Zurückschalten zum Abscheiden des Schalt-Schichtmaterials nach ungefähr 10 Sekunden bis 15 Sekunden DC-Sputterings aufweist.
  • Gemäß einem Beispiel weist das vorsätzliche Bilden von inhomogen verteilten metallreichen Clustern im Schalt-Schichtmaterial das Anwenden eines energetisch schonenden Verfahrens auf, so dass metallreiche Cluster als Defekte gebildet werden, während das Schalt-Schichtmaterial abgeschieden wird.
  • Gemäß einem Ausführungsbeispiel der Erfindung wird ein integrierter Schaltkreis bereitgestellt, aufweisend ein resistives Speicherelement, welches einen oberen Kontakt und einen unteren Kontakt aufweist, eine Schalt-Schicht, die zwischen dem oberen Kontakt und dem unteren Kontakt abgeschieden ist, wobei die Schalt-Schicht zwischen einem Niedrigwiderstands-Zustand und einem Hochwiderstands-Zustand geschaltet werden kann, und eine Mehrzahl von metallreichen Clustern, die innerhalb der Schalt-Schicht in einer oder mehreren Teilschichten angeordnet sind.
  • Weiterhin kann die Schalt-Schicht ein bistabiles Schaltmaterial aufweisen.
  • Gemäß einer anderen Ausführungsform der Erfindung weist die Schalt-Schicht ein Übergangs-Metalloxid-Material auf.
  • Das Übergangs-Metalloxid-Material kann NiO, TiO2, HfO2, ZrO2, Nb2O5 oder Ta2O5 aufweisen.
  • Beispielsweise sind die metallreichen Cluster in einer oder mehreren Teilschichten innerhalb der Schalt-Schicht angeordnet.
  • Weiterhin kann es vorgesehen sein, dass die Schalt-Schicht zwischen dem Hochwiderstands-Zustand und dem Niedrigwiderstands-Zustand schaltet, indem sie ein leitfähiges Filament innerhalb der Schalt-Schicht bildet.
  • Das leitfähige Filament kann innerhalb der Schalt-Schicht gebildet werden, wenn eine Formierspannung zwischen dem oberen Kontakt und dem unteren Kontakt angelegt wird.
  • Die metallreichen Cluster, d. h. die vorsätzlich gebildeten Defekte, können eine Formierspannung des leitfähigen Filaments weiter verringern.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung wird ein erfindungsgemäßer integrierter Schaltkreis bereitgestellt, aufweisend einen integrierten Schaltkreis gemäß einer der vorstehend beschriebenen Ausführungsformen, sowie eine Speicherzelle, die einen Auswähltransistor aufweist, wobei das resistives Speicherelement mit dem Auswähltransistor gekoppelt ist.
  • Die Schalt-Schicht kann ein Übergangs-Metalloxid-Material aufweisen.
  • Beispielsweise sind die vorsätzlich gebildeten metallreichen Cluster in einer oder mehreren Teilschichten innerhalb der Schalt-Schicht angeordnet.
  • Ferner kann die Schalt-Schicht zwischen dem Hochwiderstands-Zustand und dem Niedrigwiderstands-Zustand durch Bilden eines leitfähigen Filaments innerhalb der Schalt-Schicht schalten. Beispielsweise verringern die vorsätzlich gebildeten Defekte eine Formierspannung des leitfähigen Filaments weiter.
  • Gemäß noch einem Ausführungsbeispiel der Erfindung kann der erfindungsgemäße integrierte Schaltkreis gemäß einer der voranstehend beschriebenen Ausführungsformen in einem Verfahren zum Speichern von Information verwendet werden, aufweisend ein Bereitstellen des resistiven Speicherelements, und ein Schalten, wie zum Beispiel einem Schalten, des resistiven Speicherelements zwischen einem Niedrigwiderstands-Zustand und einem Hochwiderstands-Zustand, so dass Information gespeichert wird.
  • Gemäß noch einem anderen Ausführungsbeispiel der Erfindung kann der erfindungsgemäße integrierte Schaltkreis gemäß einer der vorangehend beschriebenen Ausführungsformen in einem Speichermodul verwendet werden.
  • Weiterhin kann das Speichermodul stapelbar sein.
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen im Allgemeinen auf die gleichen Teile durch die verschiedenen Ansichten. Die Zeichnungen sind nicht zwangsläufig maßstabsgetreu, stattdessen liegt der Schwerpunkt im Allgemeinen darauf, die Prinzipien der Erfindung zu veranschaulichen. In der folgenden Beschreibung sind verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Figuren beschrieben.
  • Es zeigen
  • 1A und 1B ein resistives Speicherelement, in welchem ein leitfähiges Filament durch eine Übergangsmetalloxidschicht gebildet wird;
  • 2A und 2B alternative Blockdiagrammanordnungen einer Speicherzelle unter Verwendung eines resistiven Speicherelements;
  • 3 ein resistives Speicherelement, das gemäß einer Ausführungsform der Erfindung metallreiche Defekte in der Schalt-Schicht aufweist;
  • 4 ein Blockdiagramm eines Verfahrens zur Herstellung eines resistiven Speicherelements gemäß einer Ausführungsform der Erfindung;
  • 5A und 5B Stufen bei der Herstellung eines resistiven Speicherelements gemäß einer Ausführungsform der Erfindung;
  • 6 einen Querschnitt einer Speichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 7A und 7B jeweils ein Integrationsschema für eine Speichervorrichtung gemäß einer Ausführungsform der Erfindung und eine schematische Darstellung von zwei wie im Integrationsschema gezeigten konfigurierten Speicherzellen;
  • 8A bis 8F Schritte bei der Bildung eines unteren Kontakts, der bei einem resistiven Speicherelement gemäß einer Ausführungsform der Erfindung verwendet werden kann
  • 9 ein Blockdiagramm eines Verfahrens zum Speichern von Information; und
  • 10A und 10B ein Speichermodul beziehungsweise ein Stapel-Speichermodul, die Speicherelemente gemäß einer Ausführungsform der Erfindung verwenden können.
  • Im Rahmen dieser Beschreibung werden die Begriffe ”verbunden”, ”angeschlossen” sowie ”gekoppelt” verwendet zum Beschreiben sowohl einer direkten als auch einer indirekten Verbindung, eines direkten oder indirekten Anschlusses sowie einer direkten oder indirekten Kopplung. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
  • Die Größe von elektronischen Geräten wird konstant immer weiter verringert. Für Speichervorrichtungen könnten konventionelle Technologien, wie zum Beispiel Flash-Speicher und DRAM, die Information basierend auf der Speicherung elektrischer Ladungen speichern, in naher Zukunft ihre Grenzen in Bezug auf ihre Größe erreichen. Zusätzliche Merkmale dieser Technologien, wie zum Beispiel die hohen Schaltspannungen und eine begrenzte Anzahl an Lese- und Schreibzyklen eines Flash-Speichers, oder die begrenzte Speicherdauer des Ladezustands bei DRAM bringen zusätzliche Herausforderungen mit sich. Um auf manche dieser Probleme einzugehen, erforschen Forscher Speichertechnologien, die für das Speichern von Information nicht das Speichern einer elektrischen Ladung verwenden Eine dieser Technologien ist ein resistiver Speicher, der auf der bistabilen Widerstandsänderung in Übergangsmetalloxid-Schichten basiert. Wie im Folgenden beschrieben wird, können in bestimmten Übergangsmetalloxid-Materialien als Antwort auf das Anlegen einer adäquaten Spannung in dem Material eine Leiterbahn oder ein Filament aufgrund von thermisch-elektrischen Wechselwirkungen gebildet oder entfernt werden. Das Bilden und Entfernen dieses leitfähigen Filaments ist mit einem Thermistoreffekt gekoppelt, der aufgrund der inhomogenen Temperaturvereilung in dem Übergangsmetalloxid-Material als Antwort auf das Anlegen einer Spannung den bistabilen Schaltprozess induziert.
  • 1A zeigt ein resistives Speicherelement 100 dieses Typs. Das resistive Speicherelement 100 weist einen oberen Kontakt 102, einen unteren Kontakt 104 und eine Übergangsmetalloxid-Schicht 106 auf, die zwischen dem oberen Kontakt 102 und dem unteren Kontakt 104 angeordnet ist. Die Übergangsmetalloxid-Schicht 106 kann aus einer Anzahl von Übergangsmetallkomponenten eine beliebige davon aufweisen, wie zum Beispiel NiO, TiO2, HfO2, ZrO2, Nb2O5, Ta2O5, oder andere geeignete Materialien.
  • Wenn eine Spannung über einer ”SETZ”-Spannung über die Übergangsmetalloxid-Schicht 106 angelegt wird, wird ein leitfähiges Filament 114 gebildet, wodurch die Übergangsmetalloxid-Schicht in einen ”AN”-Zustand versetzt wird, wodurch der Widerstand der Übergangsmetalloxid-Schicht 106 drastisch reduziert wird. Eine SETZ-Spannung von ungefähr 2 V zum Beispiel, die über einen NiO-Film mit einer Dicke zwischen ungefähr 20 nm und ungefähr 100 nm angelegt ist, kann dazu führen, dass der Widerstand des Films von ungefähr 1 KΩ auf 10 KΩ (abhängig von der Dicke der Schicht) bis auf weniger als ungefähr 100 Ω fällt.
  • Wie in 1B dargestellt, wird eine ”RÜCKSETZ”-Spannung über die Übergangsmetalloxid-Schicht 106 im ”AN”-Zustand angelegt, das leitfähige Filament 114 wird entfernt, wodurch die Übergangsmetalloxid-Schicht 106 wieder in einen ”AUS”-Zustand zurückkehrt, und der Widerstand der Übergangsmetalloxid-Schicht 106 vergrößert wird. Die ”RÜCKSETZ”-Spannung zur Verwendung bei einer Übergangsmetalloxid-Schicht mit einem NiO-Film kann ungefähr 1 V betragen.
  • Um den gegenwärtigen Speicher-Zustand des resistiven Speicherelements 100 zu bestimmen, kann ein Lesestrom durch das resistive Speicherelement 100 geführt werden. Der Lesestrom stößt auf einen hohen Widerstand, wenn es in dem resistiven Speicherelement 100 kein Filament 114 gibt, und auf einen niedrigen Widerstand, wenn es ein Filament 114 gibt. Ein hoher Widerstand kann zum Beispiel eine logische ”0” darstellen, während ein niedriger Widerstand eine logische ”1” darstellt, oder umgekehrt.
  • 2A zeigt eine veranschaulichende Speicherzelle, die ein resistives Speicherelement verwendet. Die Speicherzelle 200 weist einen Auswähltransistor 202 und ein resistives Speicherelement 204 auf. Der Auswähltransistor 202 weist einen ersten Source/Drain-Anschluss 206 auf, der mit einer Bitleitung 208 gekoppelt ist, einen zweiten Source/Drain-Anschluss 210, der mit dem Speicherelement 204 gekoppelt ist, und einen Gate-Anschluss 212, der mit einer Wortleitung 214 gekoppelt ist. Das resistive Speicherelement 204 ist ebenfalls mit einer gemeinsamen Leitung 216 gekoppelt, die geerdet oder an andere Schaltkreise gekoppelt sein kann, wie zum Beispiel an (nicht dargestellte) Schaltkreise zum Bestimmen des Widerstandes der Speicherzelle 200 zur Anwendung beim Lesen. Alternativ können in manchen Konfigurationen (nicht dargestellte) Schaltkreise zum Bestimmen des Zustands der Speicherzelle 200 während des Lesens mit der Bitleitung 208 gekoppelt sein. Es wird angemerkt, dass die Begriffe ”angeschlossen” und ”gekoppelt”, so wie sie hier verwendet werden, sowohl einen direkten als auch einen indirekten Anschluss beziehungsweise eine direkte als auch eine indirekte Kopplung einschließen.
  • Damit in die Speicherzelle geschrieben werden kann, wird die Wortleitung 214 verwendet, um die Zelle 200 auszuwählen, und eine Spannung auf der Bitleitung 208 wird an das resistive Speicherelement 204 angelegt, so dass eine Leiterbahn oder ein Filament in dem resistiven Speicherelement 204 gebildet wird oder entfernt wird, wodurch der Widerstand des resistiven Speicherelements 204 verändert wird. Auf gleiche Weise wird beim Lesen der Zelle 200 die Wortleitung 214 dazu verwendet, die Zelle 200 auszuwählen, und die Bitleitung 208 wird dazu verwendet, eine Lesespannung über das resistive Speicherelement 204 anzulegen, um den Widerstand des resistiven Speicherelements 204 zu messen.
  • Die Speicherzelle 200 kann auch als 1T1J-Zelle bezeichnet werden, da sie einen Transistor und einen Speicherübergang (das resistive Speicherelement 204) verwendet. Typischerweise weist eine Speichervorrichtung ein Array vieler solcher Zellen auf. Es wird darauf hingewiesen, dass bei einem resistiven Speicherelement auch andere Konfigurationen für eine 1T1J-Speicherzelle oder auch andere Konfigurationen als eine 1T1J-Konfiguration verwendet werden können. In 2B ist zum Beispiel eine alternative Anordnung für eine 1T1J-Speicherzelle 250 dargestellt, in welcher ein Auswähltransistor 252 und ein resistives Speicherelement 254 in Bezug auf die in 2A dargestellte Konfiguration neu positioniert wurden.
  • In der alternativen in 2B dargestellten Konfiguration ist das resistive Speicherelement 254 mit einer Bitleitung 258 und einem ersten Source/Drain-Anschluss 256 des Auswähltransistors gekoppelt. Ein zweiter Source/Drain-Anschluss 260 des Auswähltransistors 252 ist mit einer gemeinsamen Leitung 266 gekoppelt, die geerdet sein kann, oder mit anderen (nicht dargestellten) Schaltungen gekoppelt sein kann, wie oben erläutert. Ein Gate-Anschluss 262 des Auswähltransistors 252 wird durch eine Wortleitung 264 gesteuert.
  • Eine Herausforderung bei der Herstellung resistiver Speicher basierend auf bistabilem Schalten in NiO oder anderen Übergangsmetalloxiden (TMOs) ist die begrenzte Lebensdauer vieler solcher Speicher. Der hohe Anfangswiderstand von TMOs bei Raumtemperatur und die hohe Stromdichte in den kleinen Filamenten, die gebildet werden, sowie die hohe Wärmebilanz während der Spannungspulse, die verwendet werden, um diese Speicher zu programmieren, können zu einer begrenzten Anzahl von Schaltzyklen und Schwankungen bei Schaltparametern (zum Beispiel den für das Schalten benötigten Spannungen) führen. In manchen auf NiO basierenden Geräten kann das Gerät zum Beispiel nach so wenigen wie 106 Schaltzyklen aufhören, korrekt zu schalten.
  • Gemäß der Erfindung kann ein resistives TMO-basiertes Speicherelement mit einer höheren Lebensdauer und einer für die Bildung einer Leiterbahn oder eines Filaments durch das TMO-Material benötigten niedrigeren Spannung durch das Erzeugen von Störstellen oder Defekten im TMO-Material vorgesehen sein. Diese Defekte, die die Form von metallreichen ”Nano-Punkts” annehmen können, werden überall in dem TMO-Material verstreut, durchdringen das TMO-Material jedoch nicht vollständig. In einigen Ausführungsformen können die Defekte in ausgewählten Schichten im TMO-Material gebildet werden, so dass eine entsprechende Dichte solcher metallreicher Störstellen bereitgestellt wird. Gemäß der Erfindung verringert die Anwesenheit dieser Defekte im TMO-Material die Stromdichte während des Programmierens auf ein Niveau unter einer kritischen. Dichte, bei welcher chemische Umwandlung oder Zerstörung beginnt. Infolge des Einbringens dieser Defekte wird die Formierspannung für ein leitfähiges Filament verringert und die Anzahl von Schaltzyklen (d. h. die Lebensdauer) des Speicherelements wird erhöht.
  • 3 stellt eine beispielhafte Ausführungsform eines resistiven Speicherelements 300 gemäß der Erfindung dar. Das resistive Speicherelement 300 weist einen oberen Kontakt 302, eine Schalt-Schicht 304 und einen unteren Kontakt 306 auf. Die Schalt-Schicht 304 enthält ein TMO-Material, wie zum Beispiel NiO, TiO2, HfO2, ZrO2, Nb2O5, Ta2O5 oder andere geeignete Materialien. Viele solcher Materialien weisen eine bistabile Widerstandsänderung auf.
  • Die Schalt-Schicht 304 weist Teilschichten 308 und 310 auf, auf welchen vorsätzlich zahlreiche ”Nano-Punk”-Defekte 312 gebildet wurden. Die Nano-Punkt-Defekte 312 können Cluster von metallreichen Materialen aufweisen, die vorsätzlich in die Schalt-Schicht 304 eingebracht wurden. Diese ”Nano-Punkt”-Defekte 312 bilden Störstellen innerhalb der TMO-Schicht 304, wodurch die Formierspannung einer Leiterbahn oder eines Filaments verringert wird, und die Anzahl der Schaltzyklen (d. h. die Lebensdauer) des Speicherelements 300 gemäß der Erfindung erhöht wird.
  • Wie oben erläutert, wird eine Leiterbahn oder ein Filament gebildet, wenn eine ”SETZ”-Spannung an die Schalt-Schicht 304 angelegt wird, wodurch das resistive Speicherelement 300 in einen Niedrigwiderstands-Zustand versetzt wird. Wenn eine ”RÜCKSETZ”-Spannung angelegt wird, wird die Leiterbahn oder das Filament entfernt, wodurch das resistive Speicherelement 300 in einen Hochwiderstands-Zustand versetzt wird. Der Widerstand des resistiven Speicherelements 300 bestimmt den gespeicherten Wert. Der Hochwiderstands-Zustand kann zum Beispiel eine logische ”0” darstellen, und der niedrige Widerstands-Zustand eine logische ”1”, oder umgekehrt. In manchen Ausführungsformen können Vielfach-Zwischenwiderstandszustände verwendet werden, so dass mehr als ein Bit Information in solch einem resistiven Speicherelement gespeichert wird.
  • Es wird angemerkt, dass obwohl nur zwei Teilschichten 308 und 310 mit Nano-Punkt-Defekten 312 in der Schalt-Schicht 304 dargestellt werden, zahlreiche solcher Teilschichten mit Nano-Punkten oder anderen metallreichen Defekten verwendet werden können. Obwohl die Nano-Punkt-Defekte 312 in regulären Teilschichten 308 und 310 in der Schalt-Schicht 304 angeordnet sind, wird dennoch zusätzlich darauf hingewiesen, dass in anderen Ausführungsformen andere Anordnungen solcher Störstellen verwendet werden können. Die Nano-Punkt-Defekte können zum Beispiel zufällig über die Schalt-Schicht 304 verteilt sein. Jegliche Anordnung der Nano-Punkt-Defekte in einer Weise, die die Schalt-Schicht nicht vollständig durchdringt, kann gemäß den Prinzipien der Erfindung verwendet werden.
  • Unter Bezugnahme auf die 4 wird nun ein Beispiel eines Verfahrens zur Herstellung eines integrierten Schaltkreises mit einem resistiven Speicherelement gemäß der Erfindung dargestellt. Das Verfahren führt zum Einbringen von metallreichen Defekten oder ”Nano-Punkten” in eine TMO-Schalt-Schicht, unter der Verwendung eines energetisch ”schonenden” Verfahrens. Wie oben erläutert, führt die Verwendung solcher metallreicher Defekte zu einer verringerten Formierspannung für eine Leiterbahn oder ein Filament, und zu einer höheren Anzahl von Schaltzyklen.
  • Wie bereits beschrieben wurde, beginnt das Verfahren mit herkömmlich vorgereinigten Silizium-Wafern. Abhängig vom wie weiter unten beschriebenen Integrationsschema, können die Wafer bereits Auswähltransistoren, Gitterlücken, eine Isolierschicht, eine untere Elektrode und/oder bei der Bildung von Speichervorrichtungen verwendete Komponenten aufweisen. Diese Komponenten können auf dem Wafer mittels konventioneller CMOS-Technologie abgeschieden werden, oder mittels jeder anderen Technologie oder jeglicher Verfahren, die jetzt bekannt oder später entwickelt werden. Somit zeigt das Verfahren, das unter Bezugnahme auf die 4 beschrieben wird, lediglich die Herstellung der Schalt-Schicht mit metallreichen Defekten oder Störstellen, sowie das Abscheiden des oberen Kontakts. Das Beispiel-Verfahren, das unter Bezugnahme auf die 4 beschrieben wird, ist mit einem konventionellen CMOS-Prozess kompatibel.
  • In Schritt 402 wird ein Schalt-Schichtmaterial mit einer Übergangsmetalloxid-Komponente abgeschieden. Dies kann zum Beispiel durch die Verwendung von Mittelfrequenz-(MF)-reaktivem Sputtern von Metall-Targets mit einer Plasma-Anregungsfrequenz oder einer Stromversorgungsfrequenz im Bereich von 1 KHz bis 10 KHz in einem Argon/Sauerstoff-Arbeitsgasgemisch erfolgen. Abhängig von der gewünschten Zusammensetzung der abgeschiedenen TMO-Komponente kann das Metall-Target Metalle, wie zum Beispiel Ni, Ti, Hf, Zr, Nb, Ta oder andere geeignete Metalle aufweisen.
  • In Schritt 404 wird das Abscheiden der Metalloxidkomponente zeitweise gestoppt, und eine metallreiche Defekte aufweisende Teilschicht wird abgeschieden. Dies kann erfolgen, indem Entladungsstöße induziert werden, indem das Sputtern von MF zu DC umgestellt wird (oder indem die Frequenz verringert wird), und durch Umstellen des Arbeitsgases in reinen Sauerstoff. Dies führt zur Abscheidung von Sauerstoffmolekülen oder Sauerstoffatomen auf einer Oberfläche des Targets, wodurch eine dünne Isolierschicht gebildet wird. Diese Entladungsstöße verursachen zufällig verteilte ”Defekte” oder Störstellen, gebildet aufgrund von Clustern von Oberflächen-Metall-Atomen, die entsputtert und auf dem Wafer als ”linsenförmige” metallreiche Cluster abgeschieden werden. Während dieses Schritts erfolgt geringes oder nicht wirkliches Schichtwachstum. Stattdessen werden inhomogen verteilte metallreiche Cluster auf die Oberfläche des TMO-Schalt-Schicht-Materials abgeschieden. Nach ungefähr 10 Sekunden bis 15 Sekunden Sputterzeit wird das Arbeitsgas wieder auf die Argon/Sauerstoff-Mischung umgeschaltet, und das Sputter-Regime wird von DC zu MF umgeschaltet, wodurch eine Abscheidung des TMO-Schalt-Schicht-Materials fortgesetzt wird, wie in Schritt 402 dargestellt.
  • Zwischen dem Abscheiden des TMO-Schalt-Schicht-Materials in Schritt 402 und dem Abscheiden von metallreichen Clustern in Schritt 404 kann während der Abscheidung der Schalt-Schicht mehrere Male ein Wechsel erfolgen. Für eine Gesamt-Schalt-Schicht-Dicke von 40 nm zum Beispiel kann es in manchen Ausführungsformen drei Teilschichten mit metallreichen Defekten geben.
  • Hat die Schalt-Schicht einmal eine ausreichende Dicke durch einen Wechsel zwischen Abscheidung des TMO-Materials und Abscheidung metallreicher Cluster erreicht, wird in Schritt 406 ein oberer Kontakt abgeschieden. Der obere Kontakt kann Metalle aufweisen, wie zum Beispiel Ti oder Pt, und kann mittels Sputterns abgeschieden werden. Nach Abscheidung des oberen Kontakts kann das Speicherelement unter Anwendung von konventionellen Techniken fertig gestellt werden.
  • Dieses Verfahren ist in den 5A und 5B weiter dargestellt. In 5A wird MF-Sputtern mit einem Metall-Target 502 in einem Argon/Sauerstoff-Arbeitsgas 504 verwendet, um ein TMO-Material 506 auf einem Wafer 508 abzuscheiden.
  • Wie in 5B dargestellt, schaltet das System periodisch auf DC-Sputtern mit dem Metall-Target 502 in einem reinen Arbeitsgas 520. Dies verursacht die Ausbildung einer dünnen Isolierschicht 522 auf dem Target 502. Dies verursacht Entladungsstöße 524, welche dazu führen, dass metallreiche Cluster 526 auf einer Oberfläche des TMO-Materials 506 auf dem Wafer 508 abgeschieden werden.
  • In Bezug auf die 6 ist ein Querschnitt von zwei Speicherzellen einer fertigen Integrierter-Schaltkreisresistiven Speichervorrichtung gemäß der Erfindung dargestellt. Während der Querschnitt ein Integrationsschema bereitstellt, welches für den Gebrauch mit einem integrierten Schaltkreis gemäß der vorliegenden Erfindung geeignet wäre, kann dieses ebenfalls für herkömmliche resistive Speichervorrichtungen verwendet werden. Entsprechend ist ein resistives Speicherelement gemäß der Erfindung nicht auf die Verwendung in einer Vorrichtung wie in 6 dargestellt beschränkt, sondern kann in jeglicher TMO-basierten resistiven Speichervorrichtung Anwendung finden.
  • Wie zu erkennen ist, weist die Speichervorrichtung 600 Wortleitungen 602 und 604 auf, die mit den Gates der Auswähltransistoren 606 und 608 koppeln. Ein gemeinsamer Drain-Anschluss 610 von Auswähltransistoren 606 und 608 ist mit einer gemeinsamen Leitung 612 gekoppelt, die geerdet sein kann. Der Source-Bereich 614 des Auswähltransistors 606 und der Source-Bereich 616 des Auswähltransistors 608 sind mit resistiven Speicherelementen 618 bzw. 620 gekoppelt. Jedes der resistiven Speicherelemente 618 und 620 weist eine untere Elektrode, eine TMO-Schicht mit metallreichen Defekten gemäß der Erfindung und eine obere Elektrode auf. Die resistiven Speicherelemente 618 und 620 sind mit einer Bit-Leitung 622 gekoppelt.
  • In Bezug auf die 7A ist eine Querschnittsansicht eines alternativen Integrationsschemas für einen integrierten Schaltkreis mit zwei Zellen einer resistiven Speichervorrichtung 700 dargestellt. Wie bei dem in 6 dargestellten resistiven Speicherelement wird deutlich, dass obwohl dieses Integrationsschema für die Verwendung bei einem resistiven Speicherelement gemäß der vorliegenden Erfindung geeignet wäre, es auch für konventionelle resistive Speichervorrichtungen verwendet werden kann, und dass ein resistives Speicherelement gemäß der Erfindung nicht auf die Anwendung in einer Vorrichtung wie in 7A gezeigt beschränkt ist.
  • In der in 7A dargestellten resistiven Speichervorrichtung 700 ist eine Bit-Leitung 702 mit einem gemeinsamen Source-Anschluss für die Auswähltransistoren 704 und 706 von zwei Speicherzellen gekoppelt. Die Gates der Transistoren 704 und 706 werden durch Wortleitungen 708 bzw. 710 gesteuert. Untersucht man nur eine der Zellen (die andere ist im Wesentlichen identisch), ist der Drain-Anschluss 712 des Auswähltransistors 706 mit einem unteren Kontakt 714 gekoppelt, der eine TMO-Schicht 716 kontaktiert, die metallreiche ”Nanu-Punkt”-Defekte gemäß der Erfindung aufweist. Ein oberer Kontakt 718 ist über der TMO-Schicht 716 angeordnet und mit einer gemeinsamen Leitung 720 gekoppelt. Die gleiche Metallschicht, die den Anschluss zu der gemeinsamen Leitung 720 aufweist, kann auch andere Anschlüsse aufweisen, wie zum Beispiel einen segmentierten Wortleitungsanschluss 722. Eine obere Metallschicht 724 kann Strom für die Vorrichtung führen, oder für andere Zwecke bei einer integrierten Vorrichtung verwendet werden.
  • In einer Vorrichtung mit einem Aufbau wie in dem Querschnitt 700 dargestellt, können der Wortleitungs-Pitch und der Bitleitungs-Pitch gleich sein, und können in etwa das Zweifache der Merkmalsgröße (Feature Size) darstellen. Bei Verwendung einer Technologie, die eine Merkmalsgröße (Feature Size) von 90 nm aufweist, bedeutet das, dass der Bitleitungs-Pitch und der Wortleitungs-Pitch ungefähr 180 nm betragen würden.
  • In 7B ist ein Schaltbild für die in 7A dargestellten Speicherzellen dargestellt. In der resistiven Speichervorrichtung 750 ist eine Bitleitung 752 mit einem gemeinsamen Source-Anschluss für Transistoren 754 und 756 gekoppelt. Wortleitungen 758 und 760 steuern Gates von Transistoren 754 bzw. 756. Der Transistor 754 ist mit einem resistiven Speicherelement 762 und mit einer gemeinsamen Leitung 764 gekoppelt, während der Transistor 756 mit einem resistiven Speicherelement 766 und einer gemeinsamen Leitung 768 gekoppelt ist (die die gleiche sein kann wie die gemeinsame Leitung 764). Die resistiven Speicherelemente 762 und 766 weisen eine TMO-Schicht mit Defekten auf, um die Formierspannung für Filamente zu verringern, und vergrößern die Lebensdauer der Speichervorrichtung gemäß der Erfindung.
  • In Bezug auf die 8A bis 8F werden beispielhafte Schritte in einem Verfahren für die Herstellung eines unteren Kontakts zur Verwendung bei einem resistiven Speicherelement beschrieben. Es wird deutlich, dass dieses Verfahren und der untere Kontakt, der unter Anwendung dieses Verfahrens gebildet wird, sowohl bei einem konventionellen resistiven Speicherelement als auch bei einem erfindungsgemäßen Speicherelement verwendet werden können. Es wird ferner erwähnt, dass ein resistives Speicherelement gemäß der Erfindung nicht auf die Verwendung eines durch solch ein Verfahren hergestellten unteren Kontakts beschränkt ist, sondern jeden geeigneten unteren Kontakt verwenden kann, der durch jedes jetzt bekannte oder später entwickelte Verfahren hergestellt wird.
  • 8A zeigt eine Oxid-Schicht 802, auf welcher ein Nitrid-Ätz-Unterbrechungsstück 804 abgeschieden wurde, sowie einen zusätzliche Oxid-Schicht 806.
  • Wie in 8B dargestellt, wird ein Lithographie-Verfahren und Ätzen angewendet, so dass ein Graben 808 in der Oxid-Schicht 806 für den unteren Kontakt gebildet wird.
  • 8C zeigt ein leitfähiges Material, wie zum Beispiel Wolfram (W), welches im Graben 808 abgeschieden ist, und zum Beispiel durch einen chemischen mechanischen Planarisierungsprozess planarisiert wird.
  • In 8D wurde eine Nitrid/Oxid-Schicht 812 über dem leitfähigen Material 810 abgeschieden.
  • Wie in 8E gezeigt, werden ein lithographischer Prozess sowie Ätzen angewendet, um ein Loch 814 in der Nitrid/Oxid-Schicht 812 zu bilden.
  • Anschließend wird, wie in 8F dargestellt, das Loch 814 mit TiN/W oder einem anderen geeigneten Material gefüllt und planarisiert, womit die Herstellung eines unteren Kontakts 816 fertig gestellt ist. Wurde der untere Kontakt einmal abgeschieden, kann ein wie oben unter Bezugnahme auf die 4 beschriebenes Verfahren verwendet werden, um ein resistives Speicherelement über dem unteren Kontakt gemäß der Erfindung zu bilden.
  • In Bezug auf die 9 wird nun ein Verfahren zum Speichern von Information gemäß der vorliegenden Erfindung beschrieben. In Schritt 902 ist ein resistives Speicherelement mit einer TMO-Schalt-Schicht mit metallreichen Defekten gemäß der Erfindung vorgesehen. Wie oben erläutert, verringert das Einführen solcher Defekte in die TMO-Schalt-Schicht die Formierspannung für leitfähige Filamente und verlängert die Lebensdauer des resistiven Speicherelements.
  • In Schritt 904 wird Information im resistiven Speicherelement gespeichert, indem selektiv zwischen einem Hochwiderstands-Zustand und einem Niedrigwiderstands-Zustand geschaltet wird, indem reversibel ein leitfähiges Filament in der TMO-Schalt-Schicht gebildet wird.
  • Speicherzellen mit wie oben beschriebenen Speicherelementen können in Speichervorrichtungen verwendet werden, die eine große Anzahl solcher Zellen aufweisen. Diese Zellen können zum Beispiel in einem Array von Speicherzellen angeordnet sein, mit zahlreichen Reihen und Spalten von Zellen, von denen jede ein oder mehrere Bit Information speichert. Speichervorrichtungen dieser Art können in einer Vielzahl von Anwendungen oder Systemen verwendet werden. Wie in den 10A und 10B dargestellt, können in manchen Ausführungsformen Speichervorrichtungen wie die hier beschriebenen in Modulen verwendet werden.
  • In 10A ist ein Speichermodul 1000 dargestellt, auf welchem eine oder mehrere Speichervorrichtungen 1004 auf einem Substrat 1002 angeordnet sind. Jede Speichervorrichtung 1004 kann zahlreiche Speicherzellen gemäß einer Ausführungsform der Erfindung aufweisen. Das Speichermodul 1000 kann ferner eine oder mehrere elektronische Vorrichtungen 1006 aufweisen, die Speicher, Verarbeitungsschaltkreise, Steuerschaltkreise, Adressierungsschaltkreise, Busverbindungs-Schaltkreise oder andere Schaltkreise oder elektronische Vorrichtungen aufweisen, die auf einem Modul mit einer Speichervorrichtung 1004 kombiniert werden können. Zusätzlich weist das Speichermodul 1000 multiple elektrische Anschlüsse 1008 auf, die dazu verwendet werden können, das Speichermodul 1000 mit anderen elektronischen Komponenten einschließlich anderer Module zu koppeln. Das Modul 1000 kann zum Beispiel in eine größere Schaltplatte gesteckt sein, unter anderem einschließlich in PC-Hauptplatinen, Videoadapter, Mobiltelefonschalttafeln oder tragbare Video- oder Audioabspielgeräte.
  • Wie in 10B dargestellt, können diese Module in einigen Ausführungsformen stapelbar sein, so dass sie einen Stapelspeicher 1050 bilden. Ein stapelbares Speichermodul 1052 kann zum Beispiel eine oder mehrere Speichervorrichtungen aufweisen, die auf einem stapelbaren Substrate 1054 angeordnet sind. Jede der Speichervorrichtungen 1056 weist Speicherzellen auf, die Speicherelemente gemäß einer Ausführungsform der Erfindung anwenden. Das Stapelspeichermodul 1052 kann auch eine oder mehrere elektronische Vorrichtungen 1058 aufweisen, die Speicher, Verarbeitungsschaltkreise, Steuerschaltkreise, Adressierungsschaltkreise, Busverbindungsschaltkreise oder andere Schaltkreise oder elektronische Vorrichtungen aufweisen, die auf einem Modul mit einer Speichervorrichtung 1056 kombiniert werden können. Elektrische Anschlüsse 1060 werden dazu verwendet, das Stapelspeichermodul 1052 mit anderen Modulen im Stapel 1050 oder mit anderen elektronischen Vorrichtungen zu koppeln. Andere Module im Stapelspeicher 1050 können zusätzliche Stapelspeichermodule aufweisen, die dem oben beschriebenen Stapelspeichermodul 1052 ähneln, oder andere Arten von stapelbaren Modulen, wie zum Beispiel stapelbare Verarbeitungsmodule, Steuermodule, Kommunikationsmodule oder andere Module mit elektronischen Komponenten.

Claims (13)

  1. Verfahren für die Herstellung eines integrierten Schaltkreises, der ein resistives Speicherelement aufweist, wobei das Verfahren aufweist: Abscheiden eines Schalt-Schicht-Materials; Stoppen des Abscheidens des Schalt-Schicht-Materials; Ausbilden von inhomogen verteilten metallreichen Clustern auf einer Oberfläche des Schalt-Schicht-Materials, wobei das Bilden einer Mehrzahl von metallreichen Clustern auf der Oberfläche des Schalt-Schicht-Materials das Induzieren von Entladungsstößen beinhaltet; und Fortführen des Abscheidens des Schalt-Schicht-Materials.
  2. Verfahren gemäß Anspruch 1, wobei das Abscheiden eines Schalt-Schicht-Materials das Abscheiden eines Übergangs-Metalloxid-Materials aufweist.
  3. Verfahren gemäß Anspruch 2, wobei das Abscheiden eines Übergangs-Metalloxid-Materials MF-Sputtering unter Verwendung eines Metall-Targets in einem Argon/Sauerstoff-Mischungs-Arbeitsgas aufweist.
  4. Verfahren gemäß einem der Ansprüche 1 bis 3, wobei das Induzieren von Entladungsstößen ein DC-Sputtering in einem reinen Sauerstoff-Arbeitsgas aufweist.
  5. Verfahren gemäß Anspruch 4, wobei das Fortführen des Abscheidens des Schalt-Schicht-Materials ein Zurückschalten zum Abscheiden des Schalt-Schichtmaterials nach ungefähr 10 Sekunden bis 15 Sekunden DC-Sputterings aufweist.
  6. Integrierter Schaltkreis, aufweisend: ein resistives Speicherelement, welches einen oberen Kontakt und einen unteren Kontakt aufweist, eine Schalt-Schicht, die zwischen dem oberen Kontakt und dem unteren Kontakt abgeschieden wird, wobei die Schalt-Schicht zwischen einem Niedrigwiderstands-Zustand und einem Hochwiderstands-Zustand geschaltet werden kann, eine Mehrzahl von metallreichen Clustern, die innerhalb der Schaltschicht in einer oder mehreren Teilschichten angeordnet sind.
  7. Integrierter Schaltkreis gemäß Anspruch 6, wobei die Schalt-Schicht ein bistabiles Schaltmaterial aufweist.
  8. Integrierter Schaltkreis gemäß Anspruch 6 oder 7, wobei die Schalt-Schicht ein Übergangs-Metalloxid-Material. aufweist.
  9. Integrierter Schaltkreis gemäß Anspruch 8, wobei das Übergangs-Metalloxid-Material NiO, TiO2, HfO2, ZrO2, Nb2O5 oder Ta2O5 aufweist.
  10. Integrierter Schaltkreis, aufweisend: einen integrierten Schaltkreis gemäß einem der Ansprüche 6 bis 9 eine Speicherzelle, die einen Auswähltransistor aufweist, wobei das resistives Speicherelement mit dem Auswahltransistor gekoppelt ist.
  11. Verwendung des integrierten Schaltkreise gemäß einem der Ansprüche 6 bis 10 in einem Verfahren zum Speichern von Information, aufweisend: Bereitstellen des resistiven Speicherelements; Schalten des resistiven Speicherelements zwischen einem Niedrigwiderstands-Zustand und einem Hochwiderstands-Zustand, so dass Information gespeichert wird.
  12. Speichermodul, aufweisend eine Mehrzahl von integrierten Schaltkreisen gemäß einem der Ansprüche 6 bis 10.
  13. Speichermodul gemäß dem Anspruch 12, wobei das Speichermodul stapelbar ist.
DE102007036246A 2007-07-24 2007-08-02 Verfahren zur Herstellung eines integrierten Schaltkreises mit einem resistiven Speicherelement, ein integrierter Schaltkreis, Verwendung in einem Verfahren zum Speichern von Informationen und ein Speichermodul Expired - Fee Related DE102007036246B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/782,525 2007-07-24
US11/782,525 US7881092B2 (en) 2007-07-24 2007-07-24 Increased switching cycle resistive memory element

Publications (2)

Publication Number Publication Date
DE102007036246A1 DE102007036246A1 (de) 2009-02-05
DE102007036246B4 true DE102007036246B4 (de) 2011-03-03

Family

ID=40175831

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007036246A Expired - Fee Related DE102007036246B4 (de) 2007-07-24 2007-08-02 Verfahren zur Herstellung eines integrierten Schaltkreises mit einem resistiven Speicherelement, ein integrierter Schaltkreis, Verwendung in einem Verfahren zum Speichern von Informationen und ein Speichermodul

Country Status (2)

Country Link
US (1) US7881092B2 (de)
DE (1) DE102007036246B4 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2202816B1 (de) * 2008-12-24 2012-06-20 Imec Verfahren zur Herstellung einer resistiv schaltenden Speichervorrichtung
US8383479B2 (en) 2009-07-21 2013-02-26 Sandisk Technologies Inc. Integrated nanostructure-based non-volatile memory fabrication
WO2011097389A1 (en) * 2010-02-04 2011-08-11 Sandisk 3D Llc Non-volatile memory cell containing nanodots and method of making thereof
US8542518B2 (en) 2010-03-31 2013-09-24 Hewlett-Packard Development Company, L.P. Photo-responsive memory resistor and method of operation
US9437297B2 (en) * 2010-06-14 2016-09-06 Crossbar, Inc. Write and erase scheme for resistive memory device
US8314475B2 (en) 2010-11-09 2012-11-20 Hewlett-Packard Development Company, L.P. Nanoscale electronic device with anisotropic dielectric material
KR101882850B1 (ko) * 2011-12-29 2018-07-30 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9029936B2 (en) 2012-07-02 2015-05-12 Sandisk Technologies Inc. Non-volatile memory structure containing nanodots and continuous metal layer charge traps and method of making thereof
US8823075B2 (en) 2012-11-30 2014-09-02 Sandisk Technologies Inc. Select gate formation for nanodot flat cell
US8987802B2 (en) 2013-02-28 2015-03-24 Sandisk Technologies Inc. Method for using nanoparticles to make uniform discrete floating gate layer
US9331181B2 (en) 2013-03-11 2016-05-03 Sandisk Technologies Inc. Nanodot enhanced hybrid floating gate for non-volatile memory devices
US9177808B2 (en) 2013-05-21 2015-11-03 Sandisk Technologies Inc. Memory device with control gate oxygen diffusion control and method of making thereof
US8969153B2 (en) 2013-07-01 2015-03-03 Sandisk Technologies Inc. NAND string containing self-aligned control gate sidewall cladding
US9368722B2 (en) * 2013-09-06 2016-06-14 Taiwan Semiconductor Manufacturing Company Ltd. Resistive random access memory and manufacturing method thereof
RU2611580C1 (ru) * 2015-11-02 2017-02-28 Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) Способ изготовления активного слоя для универсальной памяти на основе резистивного эффекта
US10504900B2 (en) 2018-04-23 2019-12-10 International Business Machines Corporation Enhanced field Resistive RAM integrated with nanosheet technology

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588638A (en) * 1969-05-27 1971-06-28 Energy Conversion Devices Inc Current controlling device including v02
GB1363985A (en) * 1971-03-29 1974-08-21 Ibm Bisstable resistance devices
US20060054950A1 (en) * 2004-09-10 2006-03-16 In-Gyu Baek Non-volatile memory cells employing a transition metal oxide layer as a data storage material layer and methods of manufacturing the same
US20060170027A1 (en) * 2005-01-31 2006-08-03 Samsung Electronics Co., Ltd. Nonvolatile memory device made of resistance material and method of fabricating the same
US20060263289A1 (en) * 2005-05-23 2006-11-23 Samsung Electronics Co., Ltd. Metal oxide resistive memory and method of fabricating the same
US20070114508A1 (en) * 2005-11-23 2007-05-24 Matrix Semiconductor, Inc. Reversible resistivity-switching metal oxide or nitride layer with added metal
DE102007001085A1 (de) * 2006-01-09 2007-07-19 Samsung Electronics Co., Ltd., Suwon Resistives Mehrfachzustands-Speicherelement, resistive Mehrfachbit-Speicherzelle, Betriebsverfahren davon und das Speicherelement verwendendes Datenverarbeitungssystem
DE102006023609A1 (de) * 2006-05-19 2007-11-22 Infineon Technologies Ag Programmierbare resistive Speicherzelle mit einer programmierbaren Widerstandsschicht

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040124407A1 (en) * 2000-02-11 2004-07-01 Kozicki Michael N. Scalable programmable structure, an array including the structure, and methods of forming the same
US6795338B2 (en) * 2002-12-13 2004-09-21 Intel Corporation Memory having access devices using phase change material such as chalcogenide
US6992919B2 (en) * 2002-12-20 2006-01-31 Integrated Magnetoelectronics Corporation All-metal three-dimensional circuits and memories
WO2005124788A2 (en) * 2004-06-14 2005-12-29 Axon Technologies Corporation Nanoscale programmable structures and methods of forming and using same
KR100576369B1 (ko) * 2004-11-23 2006-05-03 삼성전자주식회사 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588638A (en) * 1969-05-27 1971-06-28 Energy Conversion Devices Inc Current controlling device including v02
GB1363985A (en) * 1971-03-29 1974-08-21 Ibm Bisstable resistance devices
US20060054950A1 (en) * 2004-09-10 2006-03-16 In-Gyu Baek Non-volatile memory cells employing a transition metal oxide layer as a data storage material layer and methods of manufacturing the same
US20060170027A1 (en) * 2005-01-31 2006-08-03 Samsung Electronics Co., Ltd. Nonvolatile memory device made of resistance material and method of fabricating the same
US20060263289A1 (en) * 2005-05-23 2006-11-23 Samsung Electronics Co., Ltd. Metal oxide resistive memory and method of fabricating the same
US20070114508A1 (en) * 2005-11-23 2007-05-24 Matrix Semiconductor, Inc. Reversible resistivity-switching metal oxide or nitride layer with added metal
DE102007001085A1 (de) * 2006-01-09 2007-07-19 Samsung Electronics Co., Ltd., Suwon Resistives Mehrfachzustands-Speicherelement, resistive Mehrfachbit-Speicherzelle, Betriebsverfahren davon und das Speicherelement verwendendes Datenverarbeitungssystem
DE102006023609A1 (de) * 2006-05-19 2007-11-22 Infineon Technologies Ag Programmierbare resistive Speicherzelle mit einer programmierbaren Widerstandsschicht

Also Published As

Publication number Publication date
DE102007036246A1 (de) 2009-02-05
US7881092B2 (en) 2011-02-01
US20090027944A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
DE102007036246B4 (de) Verfahren zur Herstellung eines integrierten Schaltkreises mit einem resistiven Speicherelement, ein integrierter Schaltkreis, Verwendung in einem Verfahren zum Speichern von Informationen und ein Speichermodul
DE102008034003B4 (de) Nichtflüchtige Speicher mit Ketten von gestapelten resistiven Speicherzellen eines NAND-Typs und Verfahren zum Fertigen derselben
DE69628674T2 (de) Auf eine logische anordnung gestapelte phasenwechselspeichermatrix
DE112013005631B4 (de) Eingebettete Speicherarchitektur mit vertikalem Kreuzungspunkt für Metall-leitfähiges Oxid-Metall-Speicherelemente (MCOM-Speicherelemente)
DE102017128948A1 (de) Hoch-Dichte-3D-Vertikaler-ReRAM mit bidirektionalem Schwellwert-Typ-Selektor
DE102007014979A1 (de) Kohlenstoff-Speicher
EP2436011B1 (de) Speichereiement, stapelung, speichermatrix und verfahren zum betreiben
DE112015001507T5 (de) 3D nicht-flüchtiger Speicher mit Zell-selektierbarer Wort-Leitungs-Entschlüsselung
WO2005041196A1 (de) Phasenwechselspeicher, phasenwechselspeicheranordnung, phasenwechselspeicherzelle, 2d-phasenwechselspeicherzellen-array, 3d-phasenwechselspeicherzellen-array und elektronikbaustein
DE102007013595A1 (de) Kohlenstoff-Filament-Speicher und Verfahren zum Herstellen eines Kohlenstoff-Filament-Speichers
DE102004014487A1 (de) Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
DE112018000142T5 (de) Integration eines abgegrenzten Phasenwechselspeichers mit bei einem Schwellenwert schaltendem Material
DE102015102767A1 (de) Speicher
DE102006038077A1 (de) Speicherzellen mit einer Anode aufweisend Interkalationsmaterial und Metall-Spezies, die darin aufgelöst sind
DE10296984T5 (de) Niederspannungs- und schnittstellenbeschädigungsfreie polymere Speichervorrichtung
DE102004018715B3 (de) Speicherzelle zum Speichern einer Information, Speicherschaltung sowie Verfahren zum Herstellen einer Speicherzelle
DE102016010311A1 (de) Implementierung von magnetspeicher-integration mit cmos-treiberschaltkreisen
DE10126578A1 (de) Verwendung von Molekül- bzw. Polymerschichten als Speicherelemente
EP1794821A1 (de) Resistiv schaltender halbleiterspeicher
DE102007037245A1 (de) Integrierte Schaltung, Widerstandsänderungsspeichervorrichtung, Speichermodul sowie Verfahren zum Herstellen einer integrierten Schaltung
DE102004047666A1 (de) Speicher mit Widerstandsspeicherzelle und Bewertungsschaltung
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
WO2006029594A1 (de) Halbleiterspeicherbauelement
DE102004040752A1 (de) Integrierte Speicheranordnung auf der Basis resistiver Speicherzellen und Herstellungsverfahren dafür
DE102020201684B4 (de) Mehrfachniveau-FRAM-Zelle und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20110619

R082 Change of representative
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee