DE102007001085A1 - Resistives Mehrfachzustands-Speicherelement, resistive Mehrfachbit-Speicherzelle, Betriebsverfahren davon und das Speicherelement verwendendes Datenverarbeitungssystem - Google Patents

Resistives Mehrfachzustands-Speicherelement, resistive Mehrfachbit-Speicherzelle, Betriebsverfahren davon und das Speicherelement verwendendes Datenverarbeitungssystem Download PDF

Info

Publication number
DE102007001085A1
DE102007001085A1 DE102007001085A DE102007001085A DE102007001085A1 DE 102007001085 A1 DE102007001085 A1 DE 102007001085A1 DE 102007001085 A DE102007001085 A DE 102007001085A DE 102007001085 A DE102007001085 A DE 102007001085A DE 102007001085 A1 DE102007001085 A1 DE 102007001085A1
Authority
DE
Germany
Prior art keywords
metal oxide
memory cell
resistive
resistance
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007001085A
Other languages
English (en)
Inventor
In-Gyu Baek
Dong-Chul Suwon Kim
Jang-Eun Suwon Lee
Myong-Jae Suwon Lee
Sun-Ae Hwaseong Seo
Hyeong-Jun Kim
Seoung-Eon Suwon Ahn
Eun-Kyung Yim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102007001085A1 publication Critical patent/DE102007001085A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/60—Substation equipment, e.g. for use by subscribers including speech amplifiers
    • H04M1/6033—Substation equipment, e.g. for use by subscribers including speech amplifiers for providing handsfree use or a loudspeaker mode in telephone sets
    • H04M1/6041—Portable telephones adapted for handsfree use
    • H04M1/6058—Portable telephones adapted for handsfree use involving the use of a headset accessory device connected to the portable telephone
    • H04M1/6066—Portable telephones adapted for handsfree use involving the use of a headset accessory device connected to the portable telephone including a wireless connection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2250/00—Details of telephonic subscriber devices
    • H04M2250/02—Details of telephonic subscriber devices including a Bluetooth interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

Eine Multi-Bit-Speicherzelle (1) speichert Information, die einem hohen resistiven Zustand und mehreren anderen resistiven Zuständen unterhalb des hohen resistiven Zustandes entspricht. Ein Widerstand eines Speicherelementes (20) innerhalb der Multi-Bit-Speicherzelle (1) schaltet von dem hohen resistiven Zustand in einen der anderen mehreren resistiven Zustände durch Anlegen eines entsprechenden Stroms an das Speicherelement (20).

Description

  • QUERVERWEIS ZU VERWANDTEN ANMELDUNGEN
  • Diese Anmeldung beansprucht die ausländische Priorität der am 9. Januar 2006 eingereichten koreanischen Patentanmeldung KR 2006-02300, deren gesamter Inhalt hierin durch Inbezugnahme mit aufgenommen wird.
  • HINTERGRUND
  • 1. Technisches Gebiet
  • Die hierin beispielhaft beschriebenen Ausführungsformen beziehen sich allgemein auf Halbleiterspeichervorrichtungen und genauer auf resistive Speicherelemente.
  • 2. Beschreibung des Stands der Technik
  • Kürzlich sind Verfahren des Bildens von Speichervorrichtungen vorgeschlagen worden, die ein Material mit einem Widerstand verwenden, welcher reversibel zwischen zwei Widerstandszuständen (resistiven Zuständen) schaltbar ist. Kolossales Magnetowiderstands-Material (CMR-Material) ist dafür bekannt, dass es mit einem darauf angewandten Spannungspuls zwischen Zuständen mit niedrigem und hohem Widerstand schaltbar ist. Wenn z. B. ein positiver Spannungspuls an ein CMR-Material angelegt wird, welches einen Zustand mit hohem Widerstand aufweist, antwortet das CMR-Material durch das Einnehmen eines Zustands mit geringem Widerstand. Wenn ein negativer Spannungspuls an das CMR-Material angelegt wird, das einen Zustand mit geringem Widerstand aufweist, antwortet das CMR-Material durch das Einnehmen eines Zustands mit hohem Widerstand. Wenn viele Spannungspulse einer Polarität an das CMR-Material angelegt werden, antwortet das CMR-Material durch schrittweises Wechseln von Widerstandszuständen und kehrt schrittweise zu seinem ursprünglichen Widerstandszustand zurück, wenn Spannungsimpulse einer entgegengesetzten Polarität daran angelegt werden. Auf der Grundlage dieses oben beschriebenen Ansprechverhaltens weist das CMR-Material viele Probleme auf, die überkommen werden müssen, um eine moderne Mehrfachbit-Speichervorrichtung zu bilden, die in einer einzelnen Speicherzelle zwei oder mehrere Bits speichern kann.
    •
  • ZUSAMMENFASSUNG
  • Eine hierin beispielhaft beschriebene Ausführungsform kann charakterisiert werden als ein Speicherelement einer Mehrfachbit-Speicherzelle bzw. Multi-Bit-Speicherzelle, wobei das Speicherelement einen binären Metalloxidfilm beinhaltet, wobei ein Widerstand des binären Metalloxidfilms von einem ersten Widerstandszustand zu einem entsprechenden von einer Mehrzahl von anderen Widerstandszuständen schaltbar ist als Antwort auf einen daran angelegten Strom, und wobei ein Widerstand des ersten Widerstandszustandes höher ist als ein Widerstand jedes der Mehrzahl von anderen Widerstandszuständen.
  • Eine andere hierin beispielhaft beschriebene Ausführungsform kann charakterisiert werden als eine Mehrfachbit-Speicherzelle bzw. Multi-Bit-Speicherzelle, die enthält: ein Speicherelement, wobei ein Widerstand des Speicherelementes schaltbar ist von einem ersten Widerstandszustand zu einem entsprechenden einer Mehrzahl von anderen Widerstandszuständen als Antwort auf einen daran angelegten Strom, wobei ein Widerstand des ersten Widerstandszustandes höher ist als ein Widerstand jedes der Mehrzahl von anderen Widerstandszuständen und wobei das Speicherelement ein Metalloxid umfasst; eine das Metalloxid kontaktierende erste Elektrode; und eine das Metalloxid kontaktierende zweite Elektrode, wobei die erste und die zweite Elektrode geeignet sind zum Anlegen des Stroms an das Speicherelement.
  • Eine hierin beispielhaft beschriebene weitere Ausführungsform kann charakterisiert werden als eine Mehrfachbit-Speicherzelle bzw. Multi-Bit-Speicherzelle, die beinhaltet: einen Metalloxidfilm, wobei ein Widerstand des Metalloxidfilms schaltbar ist von einem ersten Widerstandszustand zu einem entsprechenden einer Mehrzahl von anderen Widerstandszuständen als Antwort auf einen daran angelegten Strom, wobei ein Widerstand des ersten Widerstandszustandes höher ist als ein Widerstand jedes der Mehrzahl von anderen Widerstandszuständen; eine den Metalloxidfilm kontaktierende erste Elektrode; und eine den Metalloxidfilm kontaktierende zweite Elektrode, wobei die erste und die zweite Elektrode zum Anlegen des Stroms an den Metalloxidfilm geeignet sind.
  • Noch eine hierin beispielhaft beschriebene weitere Ausführungsform kann charakterisiert werden als ein Verfahren des Betreibens einer Mehrfachbit-Speicherzelle bzw. Multi-Bit-Speicherzelle, wobei das Verfahren das Anlegen eines Stroms an die Speicherzelle aus binärem Metalloxid beinhaltet, wobei der angelegte Strom ausreichend ist zum Schalten eines Widerstands der Speicherzelle aus binärem Metalloxid von einem ersten Widerstandszustand zu einem entsprechenden einer Mehrzahl von anderen Widerstandszuständen, und wobei ein Widerstand des ersten Widerstandszustandes höher ist als ein Widerstand jedes der Mehrzahl von anderen Widerstandszuständen.
    •
  • KURZE BESCHREIBUNG DER FIGUREN
  • Nicht beschränkende und nicht erschöpfende Ausführungsformen der vorliegenden Erfindung werden mit Bezug auf die folgenden Figuren beschrieben, wobei gleiche Bezugsnummern in den verschiedenen Figuren sich durchgehend auf gleiche Teile beziehen, soweit nicht anders angegeben. In den Figuren zeigen:
  • 1 eine I-U-Kurve, welche eine Widerstandsschaltkennlinie eines Speicherelementes aus binärem Metalloxid gemäß einer Ausführungsform mit einer daran angelegten Spannung darstellt;
  • 2 I-U-Kurven, welche die Widerstandsschaltkennlinien von Speicherelementen aus binärem Metalloxid verschiedener Größen mit einem daran angelegten Vormagnetisierungsstrom zeigen;
  • 3 die innerhalb dem gleichen Diagramm überlagerten I-U-Kurven aus 2;
  • 4A eine schematische Darstellung einer beispielhaften Ausführungsform einer resistiven Speicherzelle;
  • 4B eine schematische Darstellung einer beispielhaften Ausführungsform der in 4A gezeigten Lese/Schreib-Schaltung; und
  • 5 eine schematische Darstellung eines beispielhaften Prozessor-basierten Datenverarbeitungssystems, das einen Speicher mit der resistiven Speicherzelle gemäß den hierin beschriebenen Ausführungsformen verwendet.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsformen der vorliegenden Erfindung werden nun im folgenden beispielhaft vollständiger mit Bezug auf die begleitenden Zeichnungen beschrieben. Diese hierbei beschriebenen Ausführungsformen können jedoch in vielen verschiedenen Formen realisiert werden und sollten nicht als auf die hierin ausgeführte Beschreibung beschränkt ausgelegt werden. Vielmehr sind diese Ausführungsformen dafür vorgesehen, dass diese Offenbarung sorgfältig und vollständig sein wird, und wird den Umfang der beanspruchten Erfindung den Fachleuten vollständig vermitteln.
  • Hierin beschriebene beispielhafte Ausführungsformen können charakterisiert werden als auf einen Speicher gerichtet, der Information auf der Basis von Widerstand spei chern kann. Z. B. können hierin beispielhaft beschriebene Ausführungsformen charakterisiert werden als auf ein Speicherelement (d. h. ein resistives Speicherelement) gerichtet, das ein Material mit einem elektrischen Widerstand beinhaltet, welches gemäß einem angelegten elektrischen Signal veränderlich ist. Hierin beispielhaft beschriebene Ausführungsformen können charakterisiert werden als auf ein Speicherelement aus binärem Metalloxid gerichtet. Beispielhafte Metalle für ein binäres Metalloxid können Nickel, Niob, Titan, Zirkonium, Hafnium, Kobalt, Eisen, Kupfer, Zink, Aluminium, Mangan oder dergleichen oder Kombinationen davon sein. Ein binäres Metalloxid gemäß Ausführungsformen der vorliegenden Erfindung kann binäre Information oder Mehrfachbit-Information speichern. Wenn z. B. das Speicherelement binäre Information speichert, kann ein Zustand mit hohem Widerstand eine logische „0" darstellen, während ein Zustand mit geringem Widerstand eine logische „1" darstellt. Wenn das Speicherelement Mehrfachbit-Information speichert, stellen verschiedene Widerstandspegel davon verschiedene logische Werte dar.
  • Bei einer Ausführungsform kann das binäre Metalloxid binäre Information unter einer Vorspannungs-Bedingung speichern. Bei einer anderen Ausführungsform kann das binäre Metalloxid Mehrfachbit-Information unter einer Vormagnetisierungsstrom-Bedingung speichern.
  • Bei einigen Ausführungsformen ist das binäre Metalloxid reversibel schaltbar zwischen einem Reset-Zustand mit hohem Widerstand und einem Set-Zustand mit geringem Widerstand. Bei einer anderen Ausführungsform ist das binäre Metalloxid reversibel schaltbar zwischen dem Reset-Zustand und vielen anderen resistiven Zuständen (z. B. resistiven Zuständen einschließlich des Set-Zustandes und resistiven Zwischenzuständen zwischen dem Reset- und dem Set-Zustand).
  • Bei einem Beispiel schaltet eine Set-Spannung das binäre Metalloxid in den Set-Zustand von dem Reset-Zustand (Programmierbetrieb), während eine Reset-Spannung das binäre Metalloxid von dem Set-Zustand in den Reset-Zustand schaltet (Löschbetrieb). Bei einem anderen Beispiel schaltet ein Set-Stromimpuls das binäre Metalloxid von dem Reset-Zustand in den Set-Zustand oder in einen resistiven Zwischenzustand. Dementsprechend ist das binäre Metalloxid von dem Reset-Zustand in mehrere andere resistive Zustände schaltbar, die einen geringeren Widerstand als der Reset-Zustand aufweisen. Weiter ist das binäre Metalloxid schaltbar von mehreren anderen resistiven Zuständen in den Reset-Zustand, wenn die Reset-Spannung daran angelegt ist.
  • 1 zeigt eine I-U-Kurve, welche eine Widerstandsschaltkennlinie des Speicherelementes aus binärem Metalloxid gemäß einer Ausführungsform mit einer daran angelegten Vorspannung darstellt.
  • Das Speicherelement mit der in 1 gezeigten Widerstandsschaltkennlinie ist ein Nickeloxidfilm mit Abmessungen von etwa 0,05 μm2 und einer Stromverträglichkeit von etwa 1 mA. Bei einer Ausführungsform sind zwei Elektroden elektrisch an das Speicherelement gekoppelt. Die zwei Elektroden enthalten Iridium und besitzen eine Dicke von etwa 500 Å. Bei einer Ausführungsform ist der Nickeloxidfilm ein abgeschiedener Film mit einer Dicke von etwa 200 Å. Bei einer anderen Ausführungsform ist der Nickeloxidfilm gebildet durch Abscheiden eines Nickelfilms bis zu einer Dicke von etwa 10 Å (z. B. durch Sputtern), Oxidieren des abgeschiedenen Nickelfilms in einer Sauerstoffplasmabehandlung und Wiederholen der Abscheidung und des Oxidierens so oft wie gewünscht. Die Sauerstoffplasmabehandlung kann ausgeführt werden für etwa 30 Sekunden mit einer Radiofrequenzleistung von etwa 20 W, während Sauerstoffgas mit einer Flussrate von etwa 2 Standardkubikzentimeter pro Minute (sccm) eingespeist wird.
  • Wie in 1 gezeigt, treten zwei stabile resistive Zustände (d. h. der Set-Zustand RON und der Reset-Zustand ROFF) auf, wenn ein bestimmter Spannungspegel an den Nickeloxidfilm angelegt wird. Wenn der angelegte Spannungspegel auf etwa 0,5 V (d. h. die Reset-Spannung) ansteigt, schaltet der Nickeloxidfilm von dem stabilen Set-Zustand RON in den Reset-Zustand ROFF. Das Schalten von dem Reset-Zustand in den Set-Zustand tritt bei einem angelegten Spannungspegel von etwa 1 V (d. h. der Set-Spannung) auf. Wenn zwischen den zwei stabilen resistiven Zuständen durch die zuvor erwähnten Vorspannungsbedingungen hin und her geschaltet wird, kann es wünschenswert sein, die Stromraten zu regeln, da der Strom abrupt zunimmt unter der (Set)-Spannung. Das binäre Metalloxid ist in den Set-Zustand mit geringem Widerstand oder in den Reset-Zustand mit hohem Widerstand schaltbar durch geeignetes Anlegen der Set- oder der Reset-Spannung daran, was ermöglicht, eine Einzelbit-Speichervorrichtung zu realisieren. Z. B. kann der Set-Zustand mit geringem Widerstand der logischen „1" entsprechen, während der Reset-Zustand mit hohem Widerstand der logischen „0" entspricht.
  • Obwohl nicht gewünscht ist, an irgendeine besondere Theorie gebunden zu sein, erscheint es so, als ob der Schaltmechanismus zwischen dem Set-Zustand und dem Reset-Zustand verknüpft ist mit der Erzeugung und dem Abreißen von einem oder mehreren filamentartigen Strompfaden innerhalb des binären Metalloxids. Z. B. scheint es, dass die Set-Spannung bewirkt, dass Verunreinigungen filamentartige Strompfade innerhalb des binären Metalloxids erzeugt, wohingegen die Reset-Spannung die filamentartigen Strompfade entfernt. Wenn somit die Anzahl, die Größe und das Abreißen der filamentartigen Strompfade kontrolliert werden kann, wenn das binäre Metalloxid von dem Reset-Zustand ROFF in den Set-Zustand RON geschaltet wird, dann kann das binäre Metalloxid in mehrere Set-Zustände mit verschiedenen Widerstandspegeln (d. h. verschiedenen Widerstandszuständen) geschaltet werden. Dementsprechend, wenn die Anzahl der filamentartigen Strompfade durch ein daran angelegtes Spannungssignal steuerbar ist, kann eine Mehrfachbit-Speichervorrichtung gebildet werden.
  • Gemäß den hierin beschriebenen zahlreichen Ausführungsformen können diskontinuierliche Pegel des Widerstands erhalten werden durch Variieren der Größe der an das binäre Metalloxid angelegten Strompulse. Somit können richtig gesteuerte Strompulse hilfreich sein zum Konditionieren des binären Metalloxids in den entsprechenden resistiven Zustand unter den mehreren resistiven Zuständen. Bei einem Beispiel kann zumindest ein resistiver Zwischenzustand zwischen dem Reset-Zustand ROFF und dem Set-Zustand RON unter Verwendung der in 1 gezeigten Vorspannungsbedingungen festgelegt werden. Wenn daher ein einem resistiven Zwischenzustand entsprechender Strom an das binäre Metalloxid angelegt wird, kann das binäre Metalloxid in den resistiven Zwischenzustand geschaltet werden und kann außerdem von dem Reset-Zustand in die Mehrfachpegel-Set-Zustände schaltbar sein. Weiter kann das binäre Metalloxid auf der Grundlage der Mehrfachpegel-Strompulse in die mehreren resistiven Zustände geschaltet werden.
  • 2 zeigt I-U-Kurven, die Widerstandsschaltkennlinien von binären Metalloxidspeicherelementen verschiedener Größen mit einem daran angelegten Vormagnetisierungsstrom darstellen. Insbesondere stellt 2 Widerstandsschaltkennlinien von Nickeloxidspeicherelementen verschiedener Größen (d. h. verschiedener Flächen von 0,05 μm2, 0,56 μm2 und 9,6 μm2) dar.
  • Bezugnehmend auf 2 bilden die gefüllten Punkte die I-U-Kurven durch Vormagnetisierungsstrom-Bedingungen, während leere Punkte die I-U-Kurven bilden durch Vorspannungs-Bedingungen. Wie gezeigt, wurde zumindest ein resistiver Zwischenzustand (durch Sternmarkierungen angezeigt) zwischen dem Set- und dem Reset-Zustand erzeugt, unabhängig von den Abmessungen des Nickeloxidspeicherelementes. Diese resistiven Zwischenzustände werden erzeugt, wenn eine daran angelegte Spannung über die Set-Spannung der in 1 gezeigten Vorspannungs-Bedingungen ansteigt, und verschwindet dann, wenn ein Stromfluss über einen vorbestimmten Schwellstrom (d. h. Set-Strom Iset) ist. Wie gemessen ist der Schwellstrom Iset etwa 0,5 mA für den Nickeloxidfilm von 0,05 μm2, etwa 1 mA für den Nickeloxidfilm von 0,56 μm2 und etwa 4 mA für den Nickeloxidfilm von 9,6 μm2. Auf der Grundlage dieser Werte kann man ableiten, dass die resistiven Zwischenzustände nicht stark beeinflusst werden von den Abmessungen des Speicherelementes. Wenn somit ein Strompuls mit geringerem Stromfluss als der Schwellstrom Iset an das Speicherelement angelegt wird, kann das Speicherelement in einen resistiven Zwischenzustand festgesetzt werden.
  • Auf der Grundlage der in 2 gezeigten Widerstandskennlinie kann man ableiten, dass die Anzahl der filamentartigen Strompfade, die für das Schalten der resistiven Zustände relevant sind, auf der Grundlage der Abmessungen des Speicherelementes und des Set-Stromes Iset veränderlich ist. Z. B., wenn der Stromfluss zunimmt und die Größe des Speicherelementes zunimmt, nimmt die Anzahl der filamentartigen Strompfade zu. Daher kann die Anzahl der filamentartigen Strompfade derart eingestellt werden, dass das Speicherelement einen gewünschten Pegel des Widerstandes aufweist, durch Steuern des Flusses des Set-Stromes Iset. Zum Beispiel wenn der Set-Zustand in drei resistive Zwischenzustände unterteilt ist, können die resistiven Zustände so unterschieden werden, dass der Reset-Zustand die logische „00" darstellt, ein erster Set-Zustand mit einem geringeren Widerstand als der Reset-Zustand eine logische „01" darstellt, ein zweiter Set-Zustand mit einem geringeren Widerstand als der erste Set-Zustand eine logische „10" darstellt und ein dritter Set-Zustand mit einem geringeren Widerstand als der zweite Set-Zustand eine logische „11" darstellt. Dementsprechend ist eine Speichervorrichtung mit einem eingebauten Speicherelement wie dem oben beschriebenen fähig, ein Zwei-Bit-Wort oder Zwei-Pegel-Daten zu speichern.
  • Bei einer Ausführungsform können die filamentartigen Strompfade bei einem Stromfluss erzeugt werden, der geringer ist als zum Beispiel der Set-Strom Iset und bei der durch das in 1 gezeigte Vorspannungsschema festgelegten Set-Spannung. Ein erster filamentartiger Strompfad kann unvollständig ausgebildet sein und ein zusätzlicher filamentartiger Strompfad kann unvollständig gebildet werden und ein zusätzlicher filamentartiger Strompfad kann durchgehend um den ersten filamentartigen Strompfad gebildet werden durch lokales Joule-Erwärmen bei hoher Stromdichte. Dadurch können resistive Zwischenzustände erzeugt werden. Wenn sich ein Stromfluss dem Set-Strom Iset annähert, wird der filamentartige Strompfad stabiler mit der Vormagnetisierungsstrombedingung und das Speicherelement erreicht einen Set-Zustand.
  • 3 zeigt I-U-Kurven aus 2, die innerhalb des gleichen Diagramms überlagert sind.
  • Wie in 3 gezeigt überlappen die I-U-Kurven (d.h. die resistiven Zustände) miteinander. Somit kann man ableiten, dass die filamentartigen Strompfade in einem bestimmten Muster derart erzeugt werden, dass sie im Gegensatz zu zufälligen Mustern, gleiche Widerstandswerte aufweisen während ein Strompuls an das Speicherelement angelegt wird. Folglich kann ein Set-Strom Iset zum Festlegen des Speicherelementes in den resistiven Zwischenzustand erhalten werden.
  • Schaltoperationen des Speicherelementes in den Reset-Zustand von dem Set- und den Zwischenzuständen können durch Anlegen einer Spannung daran erreicht werden. Diese Spannung kann die Reset-Spannung sein, die gemäß den in 1 gezeigten Vorspannungsbedingungen bereitgestellt ist. Unter Verwendung der Reset-Spannung mit einem vorbestimmten Pegel schaltet das Speicherelement unabhängig von dem Widerstandspegel des Set-Zustandes in den Reset-Zustand. Es kann abgeschätzt werden, dass die Reset-Spannung das Verschwinden des filamentartigen Strompfades bewirkt, wodurch bewirkt wird, dass das Speicherelement in einen Reset-Zustand mit hohem Widerstand schaltet. Es wird verstanden, dass der Grund, warum der filamentartige Strompfad durch die Reset-Spannung verschwindet darin liegt, dass durch den Reset-Strom erzeugte Wärme den filamentartigen Strompfad innerhalb des Speicherelementes aufbricht. Während eines Lesebetriebs wird Information aus dem Speicherelement gelesen ohne den Zustand des resistiven Speicherelementes zu verändern. Zum Beispiel wird Information aus dem resistiven Speicherelement durch Anlegen einer Lesespannung gelesen, die geringer ist als die Reset-Spannung.
  • 4A stellt schematisch eine beispielhafte Ausführungsform einer resistiven Speicherzelle dar. 4B stellt schematisch eine beispielhafte Ausführungsform der in 4A gezeigten Lese/Schreib-Schaltung dar.
  • Bezugnehmend auf 4A kann eine resitive Speicherzelle 1 zum Beispiel ein resistives Speicherelement 20 beinhalten, dass zwischen eine erste Elektrode 10 und eine zweite Elektrode 30 dazwischen eingefügt ist. Die erste Elektrode 10 und die zweite Elektrode 30 können an eine Schreib/Lese-Schaltung 40 gekoppelt sein.
  • Bei einer Ausführungsform enthält die Schreib/Lese-Schaltung 40 eine Schaltung, die geeignet ist, die erste Elektrode 10 und die zweite Elektrode 30 der Speicherzelle 1 mit Strömen und Spannung zum Schalten der resitiven Zustände, sowie mit einer Spannung zum Lesen zu versorgen. Zum Beispiel, und wie beispielhaft in 4B dargestellt, kann die Schreib/Lese-Schaltung 40 einen ersten Spannungsgenerator VS1 und einen zweiten Spannungsgenerator VS2, sowie einen Leseverstärker SA beinhalten.
  • Bei einer Ausführungsform können der erste Spannungsgenerator VS1 und der zweite Spannungsgenerator VS2 verschiedene Spannungen an die erste Elektrode 10 und die zweite Elektrode 30 der resistiven Speicherzelle 1 während eines Schreibbetriebs liefern. Bei einer anderen Ausführungsform kann der Leseverstärker SA einen durch das resistive Speicherelement 20 fließenden Strom erfassen. Die resistive Speicherzelle 1 kann mit dem ersten Spannungsgenerator VS1 und dem zweiten Spannungsgenerator VS2 sowie mit dem Leseverstärker SA über vorbestimmte Verbindungsleitungen (z.B. Wort- und Bit-Leitungen) verbunden sein. Ein Verbindungsleitungsaufbau für die resistive Speicherzelle 1 kann in verschiedenen Mustern variabel sein.
  • Zurückkehrend zu 4A beinhaltet das resistive Speicherelement 20 in dem Set-Zustand eine Mehrzahl von filamentartigen Strompfaden 25, welche die erste Elektrode 10 und die zweite Elektrode 30 elektrisch miteinander verbinden. Diese filamentartigen Strompfade 25 bestehen fort, selbst wenn kein elektrisches Signal an die erste Elektrode 10 und die zweite Elektrode 30 angelegt wird (d.h. selbst nachdem ein Strom ausgeschaltet ist), wodurch der Speicherzelle 1 ermöglicht wird, als nicht flüchtige Vorrichtung zu arbeiten. Die Anzahl der filamentartigen Strompfade 25 ist abhängig von einer Pulsgröße des durch die zwei Elektroden 10 und 30 an das Speicherelement 20 angelegten Set-Stroms. Wenn der Set-Strom größer wird, nimmt die Anzahl der filamentartigen Strompfade zu, so dass der Widerstand des resistiven Speicherelementes 20 verringert wird. Wenn eine Spannung an die erste Elektrode 10 und an die zweite Elektrode 30 angelegt wird, verschwinden die filamentartigen Strompfade 25.
  • Bei einer Ausführungsform können die erste Elektrode 10 und die zweite Elektrode 30 Materialien enthalten, wie z.B. Edelmetalle (z.B. Iridium, Platin, Ruthenium usw.), Polysilizium, Wolfram oder Verbindungen davon oder dergleichen.
  • Bei einer Ausführungsform kann das Schalten von den Set-Zuständen in den Reset-Zustand erreicht werden durch Anlegen der Reset-Spannung mit gleicher Polarität wie der Reset-Strom an das Speicherelement 20 durch die erste Elektrode 10 und die zweite Elektrode 30. Bei einer Ausführungsform kann die Reset-Spannung so charakterisiert werden, dass sie einen ausreichenden Pegel zum Entfernen der filamentartigen Strompfade besitzt (z.B. etwa 0,4 V bis etwa 0,8 V). Währenddessen kann ein Lesebetrieb zum Erfassen eines resistiven Zustands der Speicherzelle 1 erreicht werden durch Anlegen einer Lesespannung an das Speicherelement 20 über die erste Elektrode 10 und die zweite Elektrode 30. Bei einer Ausführungsform ist die Lesespannung geringer als die Reset-Spannung und weist die gleiche Polarität wie die Reset-Spannung auf.
  • Bei einer Ausführungsform kann entweder die erste Elektrode 10 oder die zweite Elektrode 30 an ein Auswahlelement (nicht dargestellt) zum Bestimmen des Speicherelementes 20 gekoppelt sein, während die andere der ersten und zweiten Elektrode 10 und 30 an eine Bitleitung (nicht dargestellt) gekoppelt sein kann zum Übertragen von Information an das Speicherelement 20. Das Auswahlelement kann z.B. einen Transistor oder eine Diode einschließen. Bei einer Ausführungsform kann eine Diode gegenüber einem Transistor bevorzugt als das Auswahlelement verwendet werden, wenn der Set-Strom und die Reset-Spannung die gleiche Polarität besitzen.
  • 5 stellt schematisch ein beispielhaftes Prozessor-basiertes Datenverarbeitungssystem dar, welches einen Speicher mit der resistiven Speicherzelle gemäß den hierin beschriebenen Ausführungsformen verwendet.
  • Mit Bezug auf 5 kann ein beispielhaftes Datenverarbeitungssystem 50 eine Zentraleinheit (CPU) 54, wie z. B. einen Mikroprozessor, einen digitalen Signalprozessor oder eine andere programmierbare digitale Logikvorrichtung mit Datenübertragung an eine Eingabe/Ausgabe-Einheit 56 über einen Bus 58 enthalten. Wenn das Datenverarbeitungssystem 50 eine Art eines Computersystems ist, können ein Diskettenlaufwerk (FDD) 60 und ein CD-ROM-Laufwerk 62 als Peripheriegeräte enthalten sein, die mit der CPU 54 über den Bus 58 kommunizieren. Ein Speicher 52 kann vorgesehen sein, der mit dem Datenverarbeitungssystem 50 durch eine Speichersteuereinrichtung (nicht dargestellt) kommuniziert. Der Speicher 52 kann ein oder mehrere resistive Speicherelemente wie oben beschrieben enthalten. Wenn nötig kann der Speicher 52 zusammen mit der CPU 54 in eine einzelne integrierte Schaltung eingebettet sein.
  • Gemäß einer Vielzahl von Ausführungsformen besitzen die Reset-Spannung, der Set-Strom und die Lesespannung (im Folgenden zusammen als „Treibersignale" bezeichnet) die gleiche Polarität und eine Treiberschaltung ist aufgebaut und Treiberspannungen sind betreibbar in tieferen Pegeln. Darüber hinaus, da Dioden zum Auswählen von bestimmten Speicherelementen verwendet werden können (z.B. wenn die Treibersignale die gleiche Polarität besitzen), kann der Grad, mit dem die Speichervorrichtung mit anderen Vorrichtungen integriert sein kann, erhöht sein (z.B. verglichen mit der Verwendung von Transistoren zum Auswählen von bestimmten Speicherelementen).
  • Obwohl Ausführungsformen der vorliegenden Erfindung in Zusammenhang mit den begleitenden Figuren beispielhaft beschrieben wurden, sind diese nicht darauf beschränkt. Es wird offensichtlich für den Fachmann sein, dass verschiedene Ersetzungen, Abwandlungen und Änderungen daran möglich sind, ohne von dem Umfang und dem Geist der beanspruchten Erfindung abzuweichen.

Claims (19)

  1. Speicherelement einer Multi-Bit-Speicherzelle, wobei das Speicherelement (20) aufweist: einen Metalloxidfilm, wobei ein Widerstand des Metalloxidfilms schaltbar ist von einem ersten resistiven Zustand in einen entsprechenden einer Mehrzahl von anderen resistiven Zuständen als Antwort auf einen daran angelegten Strom, und wobei ein Widerstand des ersten resistiven Zustandes höher ist als ein Widerstand jeder der Mehrzahl von anderen resistiven Zuständen.
  2. Speicherelement nach Anspruch 1, wobei der Metalloxidfilm ein binäres Metalloxid umfasst.
  3. Speicherelement nach Anspruch 1 oder 2, wobei ein Metall des Metalloxidfilms Nickel, Niob, Titan, Zirkonium, Hafnium, Kobalt, Eisen, Kupfer, Zink, Aluminium oder Mangan oder eine Kombination davon umfasst.
  4. Multi-Bit-Speicherzelle, welche aufweist: ein Speicherelement (20), wobei ein Widerstand des Speicherelementes (20) schaltbar ist von einem ersten resistiven Zustand in einen entsprechenden einer Mehrzahl von anderen resistiven Zuständen als Antwort auf einen daran angelegten Strom, und wobei ein Widerstand des ersten resistiven Zustandes höher ist als ein Widerstand jedes der Mehrzahl von anderen resistiven Zuständen, und wobei das Speicherelement (20) ein Metalloxid umfasst; eine erste Elektrode (10); und eine zweite Elektrode (30), wobei die erste und die zweite Elektrode (10, 30) angepasst sind zum Anlegen des Stroms an das Speicherelement (20).
  5. Multi-Bit-Speicherzelle nach Anspruch 4, wobei das Metalloxid ein binäres Metalloxid umfasst.
  6. Multi-Bit-Speicherzelle nach Anspruch 4 oder 5, wobei ein Metall des Metalloxids Nickel, Niob, Titan, Zirkonium, Hafnium, Kobalt, Eisen, Kupfer, Zink, Aluminium oder Mangan oder eine Kombination davon umfasst.
  7. Multi-Bit-Speicherzelle nach einem der Ansprüche 4 bis 6, wobei die Speicherzelle (20) schaltbar ist von dem entsprechenden einen der Mehrzahl von anderen resistiven Zuständen in den ersten resistiven Zustand als Antwort auf eine angelegte Spannung, welche die gleiche Polarität besitzt wie der angelegte Strom.
  8. Multi-Bit-Speicherzelle nach einem der Ansprüche 4 bis 7, wobei zumindest die erste Elektrode (10) oder die zweite Elektrode (30) ein Edelmetall, Polysilizium, Wolfram oder eine Kombination davon aufweist.
  9. Multi-Bit-Speicherzelle nach einem der Ansprüche 4 bis 8, weiter eine an die erste und die zweite Elektrode (10, 30) gekoppelte Schaltung (40) aufweisend, wobei die Schaltung (40) angepasst ist, der ersten und der zweiten Elektrode (10, 30) Strom und Spannung zum Schalten zwischen dem ersten resistiven Zustand und der Mehrzahl von anderen resistiven Zuständen bereitzustellen.
  10. Multi-Bit-Speicherzelle nach einem der Ansprüche 4 bis 9, weiter einen an die erste und die zweite Elektrode (10, 30) gekoppelten Leseverstärker (SA) aufweisend, wobei der Leseverstärker (SA) derart eingerichtet ist, dass er einen durch das Speicherelement (20) fließenden Strom erfasst.
  11. Multi-Bit-Speicherzelle, die aufweist: einen Metalloxidfilm, wobei ein Widerstand des Metalloxidfilms schaltbar ist von einem ersten resistiven Zustand in einen entsprechenden einer Mehrzahl von anderen resistiven Zuständen als Antwort auf einen daran angelegten Strom, und wobei der Metalloxidfilm schaltbar ist von dem einen entsprechenden der Mehrzahl von anderen resistiven Zuständen in den ersten resistiven Zustand als Antwort auf eine angelegte Spannung, welche die gleiche Polarität besitzt wie der angelegte Strom, und wobei ein Widerstand des ersten resistiven Zustandes höher ist als ein Widerstand jedes der Mehrzahl von anderen resistiven Zuständen; eine erste Elektrode (10); und eine zweite Elektrode (30), wobei die erste und die zweite Elektrode (10, 30) geeignet sind zum Anlegen des Stroms an den Metalloxidfilm.
  12. Multi-Bit-Speicherzelle nach Anspruch 11, wobei der Metalloxidfilm ein binäres Metalloxid umfasst.
  13. Multi-Bit-Speicherzelle nach Anspruch 11 oder 12, wobei ein Metall des Metalloxidfilms Nickel, Niob, Titan, Zirkonium, Hafnium, Kobalt, Eisen, Kupfer, Zink, Aluminium oder Mangan oder eine Kombination davon umfasst.
  14. Multi-Bit-Speicherzelle nach einem der Ansprüche 11 bis 13, wobei zumindest die erste Elektrode (10) oder die zweite Elektrode (30) ein Edelmetall, Polysilizium, Wolfram oder eine Kombination davon umfasst.
  15. Verfahren des Betreibens einer Multi-Bit-Speicherzelle, wobei das Verfahren umfasst: das Anlegen eines Stroms an eine Metalloxid-Speicherzelle (1), wobei der angelegte Strom ausreichend ist zum Schalten eines Widerstandes der Metalloxid-Speicherzelle (1) von einem ersten resistiven Zustand in einen entsprechenden einer Mehrzahl von anderen resistiven Zuständen, wobei ein Widerstand des ersten resistiven Zustandes höher ist als ein Widerstand jedes der Mehrzahl von anderen resistiven Zuständen.
  16. Verfahren nach Anspruch 15, wobei das Metalloxid ein binäres Metalloxid umfasst.
  17. Verfahren nach Anspruch 15 oder 16, das weiter das Anlegen einer Reset-Spannung an die Metalloxid-Speicherzelle (1) aufweist, die ausreichend ist zum Schalten des Widerstands der Metalloxid-Speicherzelle (1) von dem entsprechenden einen der Mehrzahl von anderen resistiven Zuständen in den ersten resistiven Zustand, wobei die Reset-Spannung die gleiche Polarität besitzt wie der angelegte Strom.
  18. Verfahren nach Anspruch 17, das weiter das Anlegen einer Lesespannung an die Metalloxid-Speicherzelle (1) aufweist, wobei die Lesespannung eine Spannung besitzt, welche geringer ist als die Reset-Spannung, und ausreichend ist zum Lesen von Information aus der Metalloxid-Speicherzelle (1).
  19. Verfahren nach einem der Ansprüche 15 bis 18, wobei das Anlegen des Stroms das Erzeugen von zumindest einem Stromfilament durch die Metalloxid-Speicherzelle (1) aufweist, wobei die Anzahl der erzeugten Stromfilamente einer Größe des angelegten Stroms entspricht.
DE102007001085A 2006-01-09 2007-01-04 Resistives Mehrfachzustands-Speicherelement, resistive Mehrfachbit-Speicherzelle, Betriebsverfahren davon und das Speicherelement verwendendes Datenverarbeitungssystem Ceased DE102007001085A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060002300A KR100684908B1 (ko) 2006-01-09 2006-01-09 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템
KR10-2006-0002300 2006-01-09

Publications (1)

Publication Number Publication Date
DE102007001085A1 true DE102007001085A1 (de) 2007-07-19

Family

ID=38104133

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007001085A Ceased DE102007001085A1 (de) 2006-01-09 2007-01-04 Resistives Mehrfachzustands-Speicherelement, resistive Mehrfachbit-Speicherzelle, Betriebsverfahren davon und das Speicherelement verwendendes Datenverarbeitungssystem

Country Status (6)

Country Link
US (1) US7791923B2 (de)
JP (1) JP2007184613A (de)
KR (1) KR100684908B1 (de)
CN (1) CN101055917B (de)
DE (1) DE102007001085A1 (de)
TW (1) TWI331798B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007036246A1 (de) * 2007-07-24 2009-02-05 Qimonda Ag Vergrößertes Schaltzyklus-resistives Speicherelement

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982424B1 (ko) * 2006-11-28 2010-09-15 삼성전자주식회사 저항 메모리 소자의 제조 방법
US8058636B2 (en) * 2007-03-29 2011-11-15 Panasonic Corporation Variable resistance nonvolatile memory apparatus
JP4967176B2 (ja) * 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
US8737151B2 (en) 2007-07-26 2014-05-27 Unity Semiconductor Corporation Low read current architecture for memory
US7965539B2 (en) * 2007-09-28 2011-06-21 Panasonic Corporation Nonvolatile memory element, nonvolatile semiconductor memory apparatus, and reading method and writing method therefor
JP2009141225A (ja) 2007-12-07 2009-06-25 Sharp Corp 可変抵抗素子、可変抵抗素子の製造方法、不揮発性半導体記憶装置
US7778065B2 (en) * 2008-02-29 2010-08-17 International Business Machines Corporation Method and apparatus for implementing concurrent multiple level sensing operation for resistive memory devices
KR101095079B1 (ko) 2008-04-23 2011-12-20 주식회사 하이닉스반도체 자기 저항 소자를 이용한 멀티 비트 기록 방법 및 이를이용한 ｍｒａｍ
US8134865B2 (en) * 2008-05-06 2012-03-13 Macronix International Co., Ltd. Operating method of electrical pulse voltage for RRAM application
US8008096B2 (en) * 2008-06-05 2011-08-30 Intermolecular, Inc. ALD processing techniques for forming non-volatile resistive-switching memories
WO2010042732A2 (en) * 2008-10-08 2010-04-15 The Regents Of The University Of Michigan Silicon-based nanoscale resistive device with adjustable resistance
US8289749B2 (en) * 2009-10-08 2012-10-16 Sandisk 3D Llc Soft forming reversible resistivity-switching element for bipolar switching
US8274065B2 (en) * 2009-10-19 2012-09-25 Macronix International Co., Ltd. Memory and method of fabricating the same
US8848430B2 (en) * 2010-02-23 2014-09-30 Sandisk 3D Llc Step soft program for reversible resistivity-switching elements
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8274812B2 (en) * 2010-06-14 2012-09-25 Crossbar, Inc. Write and erase scheme for resistive memory device
US9437297B2 (en) * 2010-06-14 2016-09-06 Crossbar, Inc. Write and erase scheme for resistive memory device
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US8971088B1 (en) 2012-03-22 2015-03-03 Crossbar, Inc. Multi-level cell operation using zinc oxide switching material in non-volatile memory device
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
JP2014075424A (ja) 2012-10-03 2014-04-24 Toshiba Corp 不揮発性可変抵抗素子、制御装置および記憶装置
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US9001554B2 (en) * 2013-01-10 2015-04-07 Intermolecular, Inc. Resistive random access memory cell having three or more resistive states
US9007810B2 (en) 2013-02-28 2015-04-14 Sandisk 3D Llc ReRAM forming with reset and iload compensation
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9659650B2 (en) * 2014-02-17 2017-05-23 Technion Research & Developement Foundation Ltd. Multistate register having a flip flop and multiple memristive devices
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US11538857B2 (en) 2016-05-18 2022-12-27 Avalanche Technology, Inc. Bidirectional selector device for memory applications
US10593727B2 (en) 2016-05-18 2020-03-17 Avalanche Technology, Inc. Magnetic memory cell including two-terminal selector device
US10224367B2 (en) * 2016-05-18 2019-03-05 Avalanche Technology, Inc. Selector device incorporating conductive clusters for memory applications
US11848039B2 (en) 2016-05-18 2023-12-19 Avalanche Technology, Inc. Cross-point MRAM including self-compliance selector
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
US10714175B2 (en) * 2017-10-10 2020-07-14 ARM, Ltd. Method, system and device for testing correlated electron switch (CES) devices
US11011227B2 (en) * 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation
KR102142563B1 (ko) * 2018-11-23 2020-08-10 한국화학연구원 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치
WO2022095007A1 (en) * 2020-11-09 2022-05-12 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Memory devices having memory cells with multiple threshold voltages and methods for forming and operating the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000023921A1 (en) * 1998-10-19 2000-04-27 Symyx Technologies, Inc. Graphic design of combinatorial material libraries
JP3866567B2 (ja) * 2001-12-13 2007-01-10 株式会社東芝 半導体記憶装置及びその製造方法
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
WO2003079463A2 (en) * 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
US6859382B2 (en) * 2002-08-02 2005-02-22 Unity Semiconductor Corporation Memory array of a non-volatile ram
JP4285082B2 (ja) * 2003-05-27 2009-06-24 ソニー株式会社 記憶装置
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
US7180767B2 (en) * 2003-06-18 2007-02-20 Macronix International Co., Ltd. Multi-level memory device and methods for programming and reading the same
JP2005026576A (ja) * 2003-07-04 2005-01-27 Sony Corp 記憶装置
JP4608875B2 (ja) * 2003-12-03 2011-01-12 ソニー株式会社 記憶装置
JP2005203463A (ja) 2004-01-14 2005-07-28 Sharp Corp 不揮発性半導体記憶装置
JP4670252B2 (ja) 2004-01-20 2011-04-13 ソニー株式会社 記憶装置
DE102004016131A1 (de) 2004-04-01 2005-10-20 Max Planck Gesellschaft Herstellung von Metalloxid-Nanoteilchen hoher Kristallinität und hoher Reinheit
JP4529654B2 (ja) * 2004-11-15 2010-08-25 ソニー株式会社 記憶素子及び記憶装置
JP4848633B2 (ja) * 2004-12-14 2011-12-28 ソニー株式会社 記憶素子及び記憶装置
KR100682926B1 (ko) 2005-01-31 2007-02-15 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법
KR100645064B1 (ko) * 2005-05-23 2006-11-10 삼성전자주식회사 금속 산화물 저항 기억소자 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007036246A1 (de) * 2007-07-24 2009-02-05 Qimonda Ag Vergrößertes Schaltzyklus-resistives Speicherelement
US7881092B2 (en) 2007-07-24 2011-02-01 Rising Silicon, Inc. Increased switching cycle resistive memory element
DE102007036246B4 (de) * 2007-07-24 2011-03-03 Qimonda Ag Verfahren zur Herstellung eines integrierten Schaltkreises mit einem resistiven Speicherelement, ein integrierter Schaltkreis, Verwendung in einem Verfahren zum Speichern von Informationen und ein Speichermodul

Also Published As

Publication number Publication date
US20070159869A1 (en) 2007-07-12
US7791923B2 (en) 2010-09-07
TWI331798B (en) 2010-10-11
JP2007184613A (ja) 2007-07-19
TW200742042A (en) 2007-11-01
CN101055917A (zh) 2007-10-17
CN101055917B (zh) 2014-04-09
KR100684908B1 (ko) 2007-02-22

Similar Documents

Publication Publication Date Title
DE102007001085A1 (de) Resistives Mehrfachzustands-Speicherelement, resistive Mehrfachbit-Speicherzelle, Betriebsverfahren davon und das Speicherelement verwendendes Datenverarbeitungssystem
US10410719B2 (en) Non-volatile memory device including a memory cell in a variable state and a memory cell in an initial state
US9514815B1 (en) Verify scheme for ReRAM
DE102006060424B4 (de) Speicher
DE102011085988B4 (de) Verfahren und Vorrichtungen zum Beeinflussen eines Betriebszustands eines Mehrfachpegelzelle-Speichers
DE102006000618A1 (de) Speichervorrichtung
DE102009035954B4 (de) Verfahren zum Programmieren von Spezifischer-Widerstand-Änderungs-Speichern und Halbleiterbauelement
DE102008038371A1 (de) Speicher mit variablem Widerstand und Betriebsverfahren desselben
DE102008032058A1 (de) Mehrpegel-Phasenänderungsspeicher und verwandte Verfahren
DE10335065A1 (de) Nicht flüchtige Speichereinrichtung
US20150213890A1 (en) Data storing method of non-volatile memory device, and data write circuit of non-volatile memory device
WO2005104134A1 (de) Verfahren und vorrichtung zur programmierung von cbram-speicherzellen
CN107305783A (zh) 针对双极性操作的存储器装置及方法
DE102004047666B4 (de) Speicher mit Widerstandsspeicherzelle und Bewertungsschaltung
DE102008033129A1 (de) Integrierte Schaltung, Verfahren zum Betreiben einer integrierten Schaltung, sowie Speichermodul
DE102020121113A1 (de) Speichervorrichtung und betriebsverfahren der speichervorrichtung
DE102017113967A1 (de) Adaptiver betrieb von 3-d-speicher
DE102012209151A1 (de) Setzimpuls für Phasenübergangsspeicher-Programmierung
EP1686590A2 (de) Integrierter Halbleiterspeicher mit einer Anordnung nichtflüchtiger Speicherzellen und Verfahren
DE112014004781B4 (de) Umgruppieren und Überspringen von Zyklen in einem nichtflüchtigen Speicher
DE102019114491A1 (de) Speichervorrichtung, die basierend auf einem Schreibstrom für eine gegebene Betriebsbedingung arbeitet, und ein Verfahren zum Treiben des Schreibstroms
DE102011075811B4 (de) Wortleitungstreiber für Speicher
DE102007047033A1 (de) Resistiver Speicher mit nebenschlüssigen Speicherzellen
DE102020122716A1 (de) Resistive Speichervorrichtung, die eine Bitleitungsspannung steuert
DE102004053602B4 (de) Speichersystem und Verfahren zur Steuerung eines Speicherbauelements, um verschiedenartige Charakteristika auf ein und demselben Speicherbauelement zu erzielen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection