DE102011085988B4 - Verfahren und Vorrichtungen zum Beeinflussen eines Betriebszustands eines Mehrfachpegelzelle-Speichers - Google Patents

Verfahren und Vorrichtungen zum Beeinflussen eines Betriebszustands eines Mehrfachpegelzelle-Speichers Download PDF

Info

Publication number
DE102011085988B4
DE102011085988B4 DE102011085988.8A DE102011085988A DE102011085988B4 DE 102011085988 B4 DE102011085988 B4 DE 102011085988B4 DE 102011085988 A DE102011085988 A DE 102011085988A DE 102011085988 B4 DE102011085988 B4 DE 102011085988B4
Authority
DE
Germany
Prior art keywords
memory
operating parameter
instruction
voltage
operating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011085988.8A
Other languages
English (en)
Other versions
DE102011085988A1 (de
Inventor
Federico Pio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of DE102011085988A1 publication Critical patent/DE102011085988A1/de
Application granted granted Critical
Publication of DE102011085988B4 publication Critical patent/DE102011085988B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0063—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is an EEPROM element, e.g. a floating gate or MNOS transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

Verfahren zur Ausführung in einem Mehrfachpegelzelle-Speicher, aufweisend: Empfangen einer Speicheranweisung an eine Speichersteuereinheit von einem Prozessor, wobei die Speicheranweisung folgendes aufweist: einen Befehl, um an einem Ort in einem Speicher zu operieren, und zumindest einen Betriebsparameter; und Beeinflussen eines physikalischen Betriebszustands von peripheren Schaltungen in dem Speicher zumindest teilweise basierend auf dem mindestens einen Betriebsparameter, wobei der zumindest eine Betriebsparameter mindestens einen benutzerwählbaren Schwellwert-Referenzwert des Mehrfachpegelzelle-Speichers umfasst.

Description

  • HINTERGRUND
  • Gebiet:
  • Der hierin offenbarte Gegenstand bezieht sich auf Techniken zum Betreiben von Speicher.
  • Information:
  • Speichervorrichtungen werden in vielen Arten von elektronischen Vorrichtungen eingesetzt wie etwa Computern, Mobiltelefonen, PDAs, Datenloggern und Navigationsgerät, um nur wenige Beispiele zu nennen. Unter solchen elektronischen Vorrichtungen können zahlreiche Arten von nichtflüchtigen Speichervorrichtungen eingesetzt werden wie etwa NAND- oder NOR-Flash-Speicher, SRAM, DRAM und Phasenübergangsspeicher, um nur wenige Beispiele zu nennen. Im Allgemeinen können Schreib- oder Programmier-Operationen verwendet werden zum Speichern von Information in solchen Speichervorrichtungen, während eine Leseoperation zum Abrufen gespeicherter Information verwendet werden kann.
  • Parameter, mit welchen ein Speicher operiert, können durch einen Hersteller des Speichers erstellt werden. Zum Beispiel können solche Parameter Strom-, Spannung- und/oder Widerstandsreferenzwerte für Speicheroperationen umfassen wie etwa Lesen, Programmieren, Löschen, Verifizieren, usw.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Vorliegende Erfindung betrifft ein Verfahren zur Ausführung in einem Mehrfachpegelzelle-Speicher gemäß Anspruch 1, eine Mehrfachpegelzelle-Speichervorrichtung gemäß Anaspruch 9 und ein System gemäß Anspruch 16. Vorteilhafte Ausgestaltungen sind in den Unteransprüchen angegeben.
  • DE 10 2007 032 780 A1 offenbart einen integrierten Halbleiterspeicher, der einen Anschluss zur externen Ein- und Ausgabe eines Datums und mindestens ein Register zur Speicherung des Datums umfasst, wobei in Abhängigkeit von dem gespeicherten Datum ein Betriebsparameter des integrierten Halbleiterspeichers eingestellt wird.
  • DE 103 35 060 A1 offenbart einen Speicherbaustein, welcher die Fähigkeit zum Steuern eines charakteristischen Parameters besitzt, wobei ein Registercontroller beinhaltet ist, welcher eine nicht-flüchtige Speichereinheit zum Speichern von Daten und einen Parametercontroller zum Ausgeben eines Signals entsprechend einem vorher festgelegten Eingangssignal beinhaltet.
  • US 7 808 819 B2 offenbart ein Verfahren, in dem auf eine nicht-flüchtige Speichervorrichtung unter der Verwendung von Spannungen, die an die Vorrichtung und/oder an Teile der Vorrichtung, wie zum Beispiel Blöcke oder Wortleitungen von nicht-flüchtigen Speicherelementen angepasst sind, zugegriffen wird.
  • US 2010/020601 A1 offenbart eine nicht-flüchtige Speichervorrichtung, die eine Anordnung von nichtflüchtigen Speicherzellen umfasst, welche konfiguriert sind um einzelne Bit, und Multi-Bit-Programmierzustände zu unterstützen.
  • US 2008/198651 A1 offenbart ein Verfahren und ein System, um die Lebensdauer einer Flash-Speichervorrichtung zu erhöhen.
  • US 2010/142284 A1 offenbart Systeme, Verfahren und Vorrichtungen, die deterministische Programmiertechniken verwenden, um eine effiziente Programmierung von Speicherelementen in einem Speicher zu erleichtern.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Nichtbeschränkende und nichtabschließende Ausführungsformen werden beschrieben werden mit Bezug auf die folgenden Zeichnungen, worin gleiche Bezugszeichen sich auf ähnliche Teile über die verschiedenen Figuren hinweg beziehen, so lange nicht anderweitig angegeben.
  • 1 ist ein schematisches Diagramm einer Speichervorrichtung gemäß einer Ausführungsform.
  • 2 ist eine grafische Darstellung, die Charakteristiken einer Speicherzelle und Messparameter gemäß einer Ausführungsform zeigt.
  • 3 umfasst grafische Darstellungen, die Charakteristiken von Vorspannungssignal-Wellenformen und Speicherzellen-Spannung oder -Strom gemäß einer Ausführungsform zeigen.
  • 4 umfasst grafische Darstellungen, die Charakteristiken von Vorspannungssignal-Wellenformen und Speicherzellen-Spannung oder -Strom gemäß einer Ausführungsform zeigen.
  • 5 ist ein Flussdiagramm eines Prozesses zum Betreiben einer Speichervorrichtung gemäß einer Ausführungsform.
  • 6 ist ein schematisches Diagramm, das eine beispielhafte Ausführungsform eines Rechnersystems veranschaulicht.
  • DETAILLIERTE BESCHREIBUNG
  • Der Bezug in dieser Beschreibung auf „eine Ausführungsform” bedeutet, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder Eigenschaft, die hier in Verbindung mit der Ausführungsform beschrieben ist, in zumindest einer Ausführungsform des beanspruchten Gegenstands enthalten ist. Wenn daher der Ausdruck „in einer Ausführungsform” oder der Ausdruck „eine Ausführungsform” an verschiedenen Stellen in dieser Beschreibung auftritt, so bedeutet dies nicht notwendigerweise, dass alle diese sich auf dieselbe Ausführungsform beziehen. Darüber hinaus können die bestimmten Merkmale, Strukturen oder Eigenschaften in einer oder mehreren Ausführungsformen kombiniert werden.
  • In einer Ausführungsform kann eine Technik zum Betreiben einer Speichervorrichtung eine Speicheranweisung umfassen, die auf die Speichervorrichtung gerichtet ist, die einen Betriebsparameter enthält zum Beeinflussen eines physikalischen Betriebszustands der Speichervorrichtung. Insbesondere kann solch ein Betriebsparameter einen physikalischen Betriebszustand von peripheren Schaltungen in einer Speichervorrichtung beeinflussen. Periphere Schaltungen, die intern zu einer Speichervorrichtung sind, können zum Beispiel eine oder mehrere Energiequellen, Leseverstärkerschaltungen, Timing-Schaltungen (z. B. eine Taktschaltung), Zeilen/Spalten-Decoder und andere solche Schaltungen aufweisen, ausschließlich eines Felds von Speicherzellen. Eine Einbeziehung von solch einem Betriebsparameter in einer Speicheranweisung kann eine Möglichkeit für einen Benutzer der Speichervorrichtung bieten zum selektiven Verwalten solcher physikalischer Betriebszustände der Speichervorrichtung. Zum Beispiel kann ein Vermindern einer Spanne zwischen Logikpegeln einer Mehrfachpegelspeichervorrichtung (z. B. resultierend in einer erhöhten Speicherkapazität zu Lasten einer verminderten Präzision) vorteilhaft sein für einen Benutzer für eine Anwendung, während ein Erhöhen solch einer Spanne (z. B. resultierend in einer erhöhten Präzision zu Lasten einer verminderten Speicherkapazität) vorteilhaft für eine andere Anwendung sein kann. In einem Beispiel kann ein Anwenden einer Speicheranweisung READ, welche eine Adresse und einen Betriebsparameter VREAD umfasst, in 1 oder 0 resultieren, abhängig von einer Schwellwertspannung, die niedriger bzw. höher als der Betriebsparameterwert VREAD ist. Eine Befähigung eines Benutzers zum Verwenden anderer Betriebsparameter kann Verlässlichkeit und/oder Performance einer Speichervorrichtung und/oder Charakteristiken einer Speichervorrichtung wie etwa Schreibgeschwindigkeit, anpassbare Spanne bezüglich Schreib-/Lese-Pegeln, Anzahl an Pegeln, die in einer beliebigen Speicherzelle gespeichert sind, Datenverschlüsselung, usw., beeinflussen. Ein Wert solch eines Betriebsparameters kann durch einen Benutzer ausgewählt werden und/oder durch Anweisungen, die zum Beispiel durch einen Prozessor ausgeführt werden. Gemäß eines Kommunikationsprotokolls einer Speichervorrichtung können in einer Ausführungsform spezifische Bits von Anweisungscode einer Betriebsparameterinformation gewidmet sein. Zum Beispiel können in parallelen vorrichtungsspezifischen Eingabe/Ausgabeendgeräten die Bits des Betriebsparameters empfangen/gesendet werden. Jedoch kann in dem Fall einer seriellen Vorrichtung solche Information während vordefinierter Taktzyklen zum Beispiel in einer Anweisungssequenz eingegeben/ausgegeben werden. Ein gemischtes serielles und paralleles Protokoll kann in einigen Fällen zum Eingeben einer einen Betriebsparameter enthaltenden Anweisung an Speicherpins verwendet werden. In einer Implementierung kann ein physikalischer Betriebszustand, der während einer Ausführung eines Befehls verwendet wird, einen aus einem vordefinierten Satz an möglichen Werten annehmen, die zumindest teilweise abhängig sind von korrespondierender Information, die mit dem Betriebsparameter bereitgestellt wird. Solch eine Korrespondenz kann zum Beispiel durch eine Nachschlagtabelle erstellt werden.
  • Eine Speichervorrichtung, die wie oben beschrieben unter Verwendung einer Speicheranweisung betrieben werden kann, kann flüchtigen oder nichtflüchtigen Speicher, der Flash-NAND, Flash-NOR, Phasenübergangsspeicher (PCM), Einzelpegelzelle(single level cell SLC)-Speicher, Mehrfachpegelzelle(multilevel cell MLC)-Speicher, usw. umfasst, aufweisen. Insbesondere kann eine Anweisung, die auf eine Speichervorrichtung gerichtet ist, eine Anzahl an Elementen aufweisen, die einen Befehl wie etwa einen Lesebefehl, einen Schreib- oder Programmier-Befehl, einen Löschen-Befehl, usw. umfassen. Solche Elemente einer Anweisung können auch eine Adresse eines Ortes in einem Speicherfeld der Speichervorrichtung enthalten, auf welchen zum Beispiel Daten zu schreiben sind, oder von welchem Daten zu lesen sind. Dementsprechend kann eine Anweisung zum Schreiben in ein Speicherfeld auch solche Daten aufweisen. Zusätzlich zu solchen Elementen einer Anweisung (z. B. ein Befehl, eine Adresse, Daten, usw.) kann solch eine Anweisung auch zusätzlich einen oder mehrere Betriebsparameter enthalten, die während einer Ausführung der Anweisung und/oder nachfolgender Anweisungen, wie unten im Detail erläutert, zu verwenden sind. Solche Betriebsparameter können einen Spannungsreferenzpegel einer Speicherzelle in einem Speicherfeld, eine Spanne zwischen oder innerhalb von logischen Pegeln der Speicherzelle, oder eine Rampengeschwindigkeit eines an die Speicherzelle anzulegenden Vorspannungssignals, aufweisen, um nur wenige Beispiele zu nennen. In einer Implementierung kann die Speichervorrichtung die Anweisung ausführen, die ein Interpretieren des Betriebsparameters, ein Erzeugen einer oder mehrerer physikalischer Mengen, die mit dem Betriebsparameter korrespondieren, und ein Anwenden der einen oder der mehreren physikalischen Mengen auf geeignete Knoten/Schaltungen der Speichervorrichtung, umfassen.
  • In einer Ausführungsform kann solch ein in einer Speicheranweisung enthaltener Betriebsparameter durch eine Speichervorrichtung als ein digitaler, oder analoger Wert, oder als ein durch die Speichervorrichtung zu interpretierender Code empfangen werden zum Bestimmen eines oder mehrerer physikalischer Betriebszustände und/oder Betriebsmoden der Speichervorrichtung. Solch eine Speichervorrichtung kann einen Parameter-Verwaltungsblock umfassen, der verwendet wird zum Ausführen einer Speicheranweisung durch Interpretieren von Betriebsparametern und Beeinflussen von Betriebszuständen von peripheren Schaltungen in der Speichervorrichtung entsprechend der Betriebsparameter wie unten detaillierter beschrieben.
  • In einer Ausführungsform kann ein in einer Speicheranweisung enthaltener Betriebsparameter verwendet werden zum Programmieren von Speicherzellen, z. B. Modifizieren der Schwellwertspannung der Programmier-Zellen, zu einem Pegel, der durch den Betriebsparameter spezifiziert ist; dies kann erreicht werden durch Beeinflussen eines physikalischen Betriebszustands, der in einer Programmier-Verifikationsphase zum Beenden der Programmier-Operation verwendet wird. Zum Beispiel kann solch ein Betriebsparameter verwendet werden zum Setzen des Schwellwert-Spannungsreferenzwerts auf einen gewünschten Wert entsprechend dem eingegebenen Betriebsparameter. In einer ähnlichen Weise kann ein in einer Speicher-Leseanweisung enthaltener Betriebsparameter verwendet werden zum Abrufen von Daten, die vorher bei einer Speicheradresse gespeichert wurden, unter spezifischen physikalischen Betriebszuständen, wie etwa einer Wortleitungs-Lesespannung, die durch den Betriebsparameter spezifiziert sind. Unter anderen Vorteilen, kann ein Benutzer von den oben beschriebenen Operationen Vorteile ziehen, weil ein Benutzer, der sich als einziger der Programmier-Zustände bewusst ist, auch der einzige ist, der in der Lage ist zum korrekten Abrufen der gespeicherten Daten zu einer späteren Zeit, wie es unten erläutert wird.
  • In einer Ausführungsform kann solch ein in einer Speicheranweisung enthaltener Betriebsparameter während eines Prozesses einer Bit-Manipulation nützlich sein. Eine Bit-Manipulation kann verwendet werden, falls ein Schreiben von Daten in eine Seite eines Speichers in verschiedenen Schritten oder Stufen auszuführen ist. In solchen Fällen sind Bits, die auf Seiten eines Speichers zu programmieren sind, bereits teilweise programmiert. Zum Beispiel kann Bit-Manipulation zum teilweisen Programmieren verwendet werden, wie etwa während eines Testens von zahlreichen Funktionen oder Operationen eines Rechnersystems, wobei zusätzliches Programmieren zu einer späteren Zeit (z. B. während weiteren Testens) ausgeführt werden kann. In einem anderen Beispiel kann Bit-Manipulation durch einen Benutzer zur Personalisierung oder zum individuellen Anpassen einer Speichervorrichtung verwendet werden. In solch einem Fall können Daten und/oder Code nur teilweise in die Speichervorrichtung durch den Hersteller an dem Ende des Herstellungsprozesses vor Auslieferung geladen werden, und der Benutzer kann zum Beispiel nachfolgend zusätzliche Information eingeben (z. B. Passwörter, Code, usw.) zum Erhöhen der Sicherheit. In nochmals einem anderen Beispiel kann Bit-Manipulation in Situationen verwendet werden, wo Daten relativ häufig geändert werden müssen (z. B. in einem Bereich eines Speichers, der Header aufbewahrt, oder in einer Dateizuordnungstabelle, die auf den Speicher zeigt und die eine interne Organisation des Speichers repräsentiert). In solch einem Fall kann Bit-Manipulation eine Gelegenheit bieten zum Vermeiden von Löschen eines und/oder Neuprogrammieren eines gesamten Speicherblocks.
  • Bit-Manipulation kann oder kann keinen Fehlerkorrekturcode (ECC) für Zwischenstufen des Bit-Manipulationsprozesses umfassen. In einer Implementierung kann ECC nur, nach dem komplette Daten gespeichert wurden (z. B. an dem Ende eines Bit-Manipulationsprozesses), berechnet und programmiert werden. In solch einem Fall kann jedoch ein erster Abschnitt von Daten nicht ECC-geschützt werden, da es zu einem Fehlerrisiko während eines Daten-Auslesens bei Zwischenstufen führt (und daraus folgenden Fehlern bei ECC-Berechnung bei späteren Stufen des Bit-Manipulationsprozesses). Im Gegensatz dazu, falls ein erster Abschnitt von Daten, der sich aus einer früheren Stufe eines Bit-Manipulationsprozesses ergibt, ECC-geschützt werden muss, können zusätzliche Speicherzellen bereitgestellt werden zum Speichern von ECC während solch einer frühen Stufe des Bit-Manipulationsprozesses. Solche zusätzlichen Speicherzellen können ein nicht gewünschter Mehraufwand sein, falls es nicht möglich ist ”1” auf ”0” in Speicher zu überschreiben, ohne zum Beispiel einen ganzen Speicherblock zu löschen. Wie unten im Detail diskutiert kann ein in einer Speicheranweisung enthaltener Betriebsparameter für Bit-Manipulations- und ECC-Prozesse nützlich sein.
  • Obwohl die hier beschriebenen Ausführungsformen Speicheranweisungen umfassen, die einen oder mehrere Betriebsparameter (z. B. Betriebsparameter, die Eingabeinformation aufweisen) enthalten, können Betriebsparameter auch Information enthalten, die ein Ergebnis eines Ausführens eines Befehls ist (z. B. Betriebsparameter, die Ausgabeinformation aufweisen). Solch ein oder solche mehreren Betriebsparameter können auch Ergebnisse einer Ausführung eines Befehls begleiten. Zum Beispiel kann ein oder können mehrere Betriebsparameter Lesedaten begleiten, die aus einem Ausführen eines Lesebefehls resultieren. In einer Implementierung kann ein Betriebsparameter eine Lesespannung repräsentieren, bei welcher eine Operation ausgeführt wurde.
  • 1 ist ein schematisches Diagramm einer Speichervorrichtung 100 gemäß einer Ausführungsform. Solch eine Speichervorrichtung kann zum Ausführen von zum Beispiel den oben beschriebenen Techniken verwendet werden. Im Detail kann die Speichervorrichtung 100 Speicherfeld 120 zum Speichern von adressierbaren Daten, einen Zeilendecoder 110 und Spaltendecoder 130, und einen Mikrocontroller 135, der eine Befehlsschnittstelle und einen Adressen-/Daten-Verwaltungsblock 140 und einen Betriebsparameter-Verwaltungsblock 150 umfasst, aufweisen. Ein Anschluss 145 kann verwendet werden zum Empfangen von Elementen einer Speicheranweisung wie zum Beispiel einen Befehl, eine Adresse von einer oder mehreren Speicherzellen in dem Speicherfeld 120, und/oder Daten, die in das Speicherfeld 120 zu schreiben sind. Der Anschluss 145 kann auch zum Senden von gelesenen Daten unter einer Zahl anderer Möglichkeiten verwendet werden. In einer Implementierung kann der Anschluss 145 auch verwendet werden zum Empfangen eines oder mehrerer Betriebsparameter, die mit einer Speicheranweisung enthalten sein können. In einer anderen Implementierung können solche Betriebsparameter an die Speichervorrichtung 100 an einen Anschluss 155 bereitgestellt werden. Der Anschluss 145 oder der Anschluss 155 können jeweils einen parallelen oder seriellen Anschluss aufweisen. In dem Fall serieller Anschlüsse können mehrere Eingabe-Zyklen verwendet werden zum Bereitstellen der gesamten, oder eines Teils einer Speicheranweisung, die einen Befehl, eine Adresse, Daten, und/oder Betriebsparameterinformation umfasst. In einer Implementierung kann ein Betriebsfenster (z. B. eine Zeitspanne zum Ausführen einer Schreib-/Lese-/Löschen-Operation) von N Zyklen zugeordnet werden, um N Bits der Betriebsparameterinformation einzugeben. Als ein veranschaulichendes Beispiel kann ein Fenster nach acht COMMAND-Zyklen (z. B. für einen Ein-Byte Befehl) und vor vierundzwanzig ADDRESS-Zyklen (z. B. für einen Drei-Byte Adresse) platziert werden, obwohl der beanspruchte Gegenstand in dieser Weise nicht beschränkt ist. Andererseits kann zum Beispiel in dem Fall von parallelen Anschlüssen eine Betriebsparameterinformation durch dedizierte Pins in den Anschluss 155 eingegeben werden. In einer Implementierung können einige Datenpins in dem Anschluss 145 zum Eingeben von Betriebsparameterinformation verwendet werden, falls eine Speicheranweisung einen READ-Befehl aufweist (da solch ein READ-Befehl keine Eingabedaten aufweisen muss). In einer anderen Implementierung kann alle Adresspins nicht notwendig sein, falls eine Speicheranweisung einen Sektor-Löschen-Befehl umfasst. Dementsprechend können die am wenigsten signifikanten Adresspins zum Eingeben von Betriebsparameterinformation verfügbar sein. In einem Fall einer Anweisung, die einen Chip-Löschen-Befehl zum Löschen des gesamten Speichers umfasst, ist weder eine Adresseneingabe noch eine Dateneingabe notwendig und alle, oder ein Teil der korrespondierenden Pins können verwendet werden zum Eingeben von Betriebsparameterinformation.
  • In einer Ausführungsform kann nach Empfangen einer Speicheranweisung, die einen Befehl und Betriebsparameterinformation enthält, der Mikrocontroller 135 den Befehl interpretieren und die Betriebsparameterinformation zum Ausführen der Speicheranweisung verwenden. Um ein paar Beispiele aufzulisten, kann solch ein Betriebsparameter eine Spannung, wie etwa eine Wortleitungs-(WL)-Lesespannung, eine WL-Programmier-Spannung, eine WL-Verifikationsspannung, eine Spannungsdifferenz, eine Spannungsspanne mit Bezug auf einen vordefinierten Wert (z. B. wie bei einer Programmier-Verifikationsoperation verwendet), und/oder einen Spannungsschritt während einer Programmier-/Löschen-Rampe, repräsentieren. Jedoch kann solch ein Betriebsparameter auch einen Stromwert (z. B. zur Verwendung in Flash- oder Floating-Gate-Speichern), oder eine andere physikalische Menge wie etwa einen Widerstandswert (z. B. zur Verwendung in PCM), oder eine Zeitdauer oder Verzögerung wie zum Beispiel ein Zeitablauf zwischen einer Bitleitungs-Vorladung und einer Bitleitungs-Erfassung in einem NAND-Speicher, repräsentieren. In einer anderen Implementierung kann solch ein Betriebsparameter einen Code aufweisen, der mit einem aus einem vordefinierten Satz an erlaubten Werten für eine spezifische Menge korrespondiert (abhängig von dem Befehl, auf welchen sich der Betriebsparameter bezieht). Zum Beispiel kann einer von sechzehn möglichen Spannungs-(oder Strom-, oder Widerstands-, usw.)-Pegel gewählt werden gemäß dem Wert eines Vier-Bit Parametercodes. In einer anderen Implementierung kann solch ein Betriebsparameter eine Kombination aus einem Code und einem Wert aufweisen. Während einer Programmier-Operation kann es zum Beispiel möglich sein einen Wert für eine Verifikations-Spannung (spezifiziert durch Code 1), oder für eine Spanne (Code 2) mit Bezug auf eine vordefinierte Verifikationsspannung, oder eine Spannungsschritt-Amplitude (Code 3), oder eine Schrittdauer (Code 4), um in einer Programmier-Spannungsrampe verwendet zu werden, zu wählen. Entsprechend kann die Code-Wert Kombination in dem spezifizierten resultieren, wobei einer aus den möglichen physikalischen Betriebszuständen durch den Wert des Betriebsparameters beeinflusst wird.
  • In einer Ausführungsform kann, nach Empfangen der Betriebsparameterinformation über den Anschluss 155, der Betriebsparameter-Verwaltungsblock 150 intern eine physikalische Menge erzeugen, die mit der Betriebsparameterinformation korrespondiert. Zum Beispiel kann in einer Implementierung der Betriebsparameter-Verwaltungsblock 150 einen Spannungs-(oder Strom-)-Erzeuger umfassen zum Erzeugen einer Spannung (eines Stroms) mit einer spezifizierten Präzision, die mit der Betriebsparameterinformation korrespondiert. Solch eine physikalische Menge kann an relevante Schaltungsabschnitte angelegt werden, wie etwa eine Wortleitung in dem Speicherfeld 120, Timing-Schaltungen (nicht dargestellt), usw.
  • Tabelle 1 veranschaulicht ein Beispiel eines Anweisungssatzes, der eine Anzahl von Speicheranweisungen aufweist, die WRITE ENABLE, READ, PAGE PROGRAM, SECTOR ERASE, und CHIP ERASE umfassen. Jede solche Speicheranweisung kann durch einen Anweisungscode repräsentiert werden; sie kann auch eine Adresse, Betriebsparameter und Daten wie oben beschrieben enthalten. Ein Dummy-Abschnitt, welcher in einigen Anwendungen nützlich sein kann, kann auch enthalten sein.
    Anweisung Beschreibung Ein-Byte Anweisungscode Adress-Bytes Parameter-Bytes Dummy-Bytes Daten-Bytes
    WREN Schreiben zulassen 06 h 0 0 0 0
    READ Lese Daten-Bytes 03 h 3 1 0 1 bis 00
    PP Seite Programmieren 02 h 3 2 0 1 bis 256
    SE Sektor Löschen D8 h 2 1 0 0
    CE Chip Löschen 60 h oder C7 h 0 3 0 0
    Tabelle 1
  • Zum Beispiel kann eine WRITE ENABLE-Speicheranweisung repräsentiert sein durch einen Ein-Byte Hexadezimalcode 06, eine READ-Speicheranweisung durch 03, eine PAGE PROGRAM-Speicheranweisung durch 02, und eine SECTOR ERASE-Speicheranweisung durch D8, und CHIP ERASE-Speicheranweisung durch 60 oder C7. Die READ-Speicheranweisung kann eine Drei-Byte Adresse und einen Ein-Byte Betriebsparametercode umfassen, welcher zum Beispiel eine Wortleitungs-Lesespannung aufweist. Die PAGE PROGRAM-Speicheranweisung kann eine Drei-Byte Adresse und einen Zwei-Byte Betriebsparametercode umfassen, welcher zwei verschiedene Parameter aufweisen kann. Zum Beispiel kann ein Parameter ein Verschlüsselungs-Kodierungsschema aufweisen und der andere Parameter kann eine Programmier-Verifikations(WL)-Spannung aufweisen. Die SECTOR ERASE-Speicheranweisung kann eine Zwei-Byte Adresse und einen Ein-Byte Betriebsparametercode umfassen, welcher einen Spannungsschritt (oder Schrittdauer) in einer Löschen-Spannungsrampe aufweisen kann. Die CHIP ERASE-Speicheranweisung kann drei Ein-Byte Betriebsparametercodes umfassen, welche einen Referenzstrompegel, eine Wortleitungs-Lesespannung, und/oder eine Quellen- oder Körper-Lesespannung, die bei dem Verifizieren der Speicherzellen, zum Beispiel während einer Löschen-Operation des gesamten Speichers, zu verwenden ist, repräsentieren können.
  • 2 ist eine grafische Darstellung, die Charakteristiken von einer oder mehreren Speicherzellen und Messparametern gemäß einer Ausführungsform zeigt. Insbesondere kann ein Zustandsdiagramm 200 beschreibend sein für zum Beispiel eine Verteilung von Zuständen in einer MLC-Speichervorrichtung. Eine horizontale Achse 205 repräsentiert relative Spannungen, die mit Speicherzuständen assoziiert sind, während eine vertikale Achse 208 eine relative Anzahl von Speicherzellen in einem Feld der MLC-Speichervorrichtung repräsentieren kann. Das Zustandsdiagramm 200 zeigt einen gelöschten oder zurückgesetzten Zustand 210 und programmierte oder gesetzte Zustände 220, 230, 240, 250, 260 und 270 gemäß einer Ausführungsform. Solche gesetzte Zustände beginnen individuell bei jeweiligen Schwellwert-Spannungswerten α, β, γ, δ, η bzw. φ. Solche Speicherzustände einer Speicherzelle können zum Beispiel definiert werden durch einen Betrag einer Spannung, die an einem Gatter der Speicherzelle während einer Leseoperation in spezifizierten Betriebszuständen platziert wird.
  • In einer Ausführungsform können in einem Speicher enthaltene Betriebsparameter verwendet werden zum Auswählen von zum Beispiel einem oder mehreren Schwellwert-Spannungswerten einer MLC-Speichervorrichtung. Wie oben genannt können solche Betriebsparameter benutzerwählbar sein. Obwohl solche MLC-Speichervorrichtungen gefertigt worden sein können, um im Wesentlichen dieselben elektrischen und/oder Betriebs-Charakteristiken wie einander zu haben, können zahlreiche Betriebszustände, wie etwa Schwellwert-Spannungsreferenzwerte, unterschiedlich modifiziert werden für unterschiedliche MLC-Speichervorrichtungen, nachfolgend zu solch einer Benutzerauswahl von Betriebsparametern. Zum Beispiel können Schwellwert-Spannungsreferenzwerte α, β, γ, δ, η bzw. φ erstellt werden in Antwort auf einen Benutzer, der spezifische Betriebsparameter in einer Speicheranweisung auswählt, um die MLC-Speichervorrichtung zu programmieren. Wie oben genannt kann ein Betriebsparameter einen Code umfassen, der einen Satz an vordefinierten Werten, die eine physikalische Menge repräsentieren, die mit dem Parameter assoziiert sind, aufweist. Für einen Drei-Bit Parameter können zum Beispiel Bits 001 mit 0 Volt korrespondieren, Bit 010 kann mit α Volt korrespondieren, Bits 011 können mit β Volt korrespondieren, Bits 100 können mit γ Volt korrespondieren, Bis 101 können mit δ Volt korrespondieren, Bits 110 können mit η Volt korrespondieren, und Bits 111 können mit φ Volt korrespondieren, obgleich der beanspruchte Gegenstand in dieser Weise nicht beschränkt ist. Solch eine Möglichkeit für einen Benutzer zum Auswählen von Schwellwert-Referenzspannungswerten kann zum Beispiel zu einer individuellen Anpassung der MLC-Speichervorrichtung für spezifische Anwendungsanforderungen eines Benutzers führen. Auch kann solch eine Möglichkeit für einen Benutzer zum Auswählen von Schwellwert-Referenzspannungswerten eine Implementierung eines Passwortschutzes von Daten, die in dem MLC-Speicher gespeichert sind, umfassen. Zum Beispiel kann nur ein Benutzer, der das Wissen über Schwellwert-Spannungswerte hat, die zum Schreiben spezifischer Daten in die MLC-Speichervorrichtung verwendet werden, nachfolgend in der Lage sein die spezifischen Daten zu lesen (unter Verwendung der Schwellwert-Spannungsreferenzwerte, die während einer Programmier-Operation verwendet wurden). In einer Implementierung braucht ein Schwellwert-Spannungswert VT keinen eindeutigen logischen Wert aufweisen, der mit ihm assoziiert ist. Zum Beispiel kann α < VT < β eine ”0” mit Bezug auf α repräsentieren, aber α < VT < β kann eine ”1” mit Bezug auf β repräsentieren. In solch einem Fall kann zum Beispiel nur der Benutzer wissen mit Bezug auf welchen Referenzpegel eine Leseoperation auf jede spezifische Adresse ausgeführt werden sollte. Dementsprechend kann nur der Benutzer in der Lage sein zum Abrufen des korrekten Datums (z. B. oh eine Speicherzelle an einer spezifischen Adresse mit α < VT < β programmiert wurde, um ”0” oder ”1” zu bedeuten). Es kann deshalb für den Benutzer möglich sein Kodierungsschemen zu definieren und zu erstellen, die zur Verschlüsselung geeignet sind. Zum Beispiel kann der Benutzer frei logische Werte zu Schwellwert-Spannungsbereichen zuweisen, die mit Bezug auf spezifische Referenzpegel in der Bit-Position in dem Byte oder dem Wort gemessen werden. Beim Auslesen kann (können) der (die) korrekte(n) Parametercode(s) eingegeben werden, um aussagekräftige Daten abzurufen. In einer spezifischen Implementierung können, zum Erhöhen der Sicherheit von gespeicherten Daten, gelesene Daten nur als gültig betrachtet werden, falls solche Daten innerhalb eines spezifizierten Bereichs fallen, welcher nur einem Benutzer bekannt sein mag. Solche Bereiche können zum Beispiel gelesene Daten zwischen α und δ, zwischen β und φ, oder zwischen γ und η aufweisen. Auch kann durch Auswählen eines oder mehrerer Betriebsparameter in einer Speicheranweisung ein Benutzer verschiedene logische Werte (z. B. ”0” oder ”1”) in verschiedenen Schwellwert-Spannungsbereichen definieren. Zum Beispiel kann ”1” repräsentiert sein durch VT < α, oder γ < VT < δ, und ”0” kann repräsentiert sein durch α < VT < γ, oder δ < VT < φ. In einer anderen Implementierung können die Schwellwert-Spannungswerte α, β, γ, δ, η, φ in der MLC-Speichervorrichtung gespeichert werden, um als ein ”Schlüssel” zum Lesen der spezifischen Daten verwendet zu werden. Weiterhin wird bemerkt, dass eine Korrespondenz zwischen logischen Werten und Schwellwert-Spannungsbereichen unabhängig für verschiedene Abschnitte des Speicherfelds definiert werden kann, was zu einer noch weiter erhöhten Flexibilität und Sicherheit führt.
  • In einer Ausführungsform kann eine variierende Informationsmenge in einem Speicherfeld gespeichert werden durch Neudefinieren (z. B. für einzelne Speicherzellen des Speicherfelds) einer Anzahl von erlaubten Zustandspegeln während einer Programmier-Operation zum Schreiben von Daten in das Speicherfeld. Nachfolgend können solche Daten basierend auf einer definierten Anzahl von erlaubten Zustandspegeln gelesen werden. Zum Beispiel kann ein Abschnitt von Speicherzellen in einem Speicherfeld Zwei-Pegel (1 Bit) codierte Speicherzellen, ein anderer Abschnitt von Speicherzellen kann Drei-Pegel (1,5 Bits) codierte Speicherzellen, nochmals ein anderer Abschnitt von Speicherzellen kann Vier-Pegel (2 Bits) codierte Speicherzellen, usw. aufweisen. In diesem Fall können, unter Verwendung der 2 als eine beispielhafte Referenz, Speicherzellen in dem Feld programmiert und gelesen werden, unter Verwendung des Betriebsparameters β als Schwellwert-Spannungsreferenzwert, falls sie zu dem ersten Abschnitt (1 Bit) gehören, mit Bezug auf γ und η, falls sie zu dem anderen Abschnitt (1,5 Bits) gehören, und unter Verwendung von α, δ und φ, falls sie zu einem nochmals anderen Abschnitt (2 Bits/Zelle) gehören. Dementsprechend kann eine Speicherkapazität eines Speicherfelds dynamisch variiert werden durch Auswählen eines oder mehrerer Betriebsparameter (z. B. mit einem Schreibbefehl), die ein Speicherzellen-Codieren beeinflussen.
  • In einer Ausführungsform kann während eines Prozesses einer Bit-Manipulation wie oben beschrieben logischer Inhalt von Mehrfachpegel-Speicherzellen definiert werden, um ein Überschreiben von ”1” auf ”0” in dem Speicher zu erlauben. Zum Beispiel kann ein Benutzer, der sich anhängiger Schritte in einem Bit-Manipulationsprozess bewusst ist, verschiedene Betriebsparameter verwenden, um auf Mehrfachpegel-Speicherzellen zu zugreifen (z. B. Programmieren oder Lesen), so dass verschiedene erlaubte Schwellwert-Spannungsbereiche assoziiert werden können mit logischen Werten, die darin gespeichert sind. Zurückkehrend zu 2, beschreibt das folgende Beispiel einen spezifischen Prozess einer Bit-Manipulation, die ECC involviert. Solch ein Prozess einer Bit-Manipulation kann wie in dem vorliegenden Beispiel zwei Programmier-Operationen umfassen. In einer ersten Programmier-Operation kann ein Abschnitt von Daten auf eine Seite geschrieben werden (wobei ECC eine ganze Seite schützen kann). In der ersten Programmier-Operation kann ein Benutzer zwei niedrigste VT-Verteilungen (Zielverteilungen) 210 und 220 wählen (durch einen oder mehrere Betriebsparameter in einer Speicheranweisung), um die Daten zu speichern. Zum Beispiel kann ”1” gespeichert werden unter Verwendung der VT-Verteilung 210 und ”0” kann gespeichert werden unter Verwendung der VT-Verteilung 220 (nicht programmierte Daten können in einem ”1” Zustand verbleiben). Ein Programmieren einer ”0” kann ausgeführt werden durch Bereitstellen einer Anweisung, die einen Programmier-Befehl, eine Adresse, Daten, und einen Betriebsparameter, der einen Wortleitungs-Programmier-Verifikationspegel repräsentiert, wie etwa VT = α in 2, umfasst. In einer ähnlichen Weise können solche Daten von Seiten eines Speichers, der einer Bit-Manipulation unterworfen ist, unter Verwendung einer Anweisung gelesen werden, die einen Lesebefehl, eine Adresse, und einen Betriebsparameter, der eine Wortleitungs-Lesespannung repräsentiert, wie etwa VT = 0 Volt (z. B. zum Diskriminieren zwischen ”1” und ”0” bei der ersten Programmier-Operation), umfasst.
  • Während einer zweiten Programmier-Operation des Bit-Manipulationsprozesses können zusätzliche Bits programmiert werden, welche in ECC-Bits resultieren können, deren Änderung vorbehalten ist, die sonst verbotene Übergänge von ”0” zu ”1” umfassen. Ein Benutzer kann zwei VT-Verteilungen wählen (durch einen oder mehrere Betriebsparameter in einer Speicheranweisung), die verschieden sind von den VT-Verteilungen, die in der ersten Programmier-Operation wie oben beschrieben verwendet werden. Somit kann zum Beispiel ”1” unter Verwendung der VT-Verteilung 240 gespeichert werden und ”0” kann unter Verwendung der VT-Verteilung 270 gespeichert werden. Vorher programmierte Daten können von der Verteilung 210 zu der Verteilung 240 und von der Verteilung 220 zu der Verteilung 270 kopiert werden, um Konsistenz in der Assoziierung zwischen Schwellwert-Spannungsbereichen und logischen Werten aufrecht zu erhalten. Ein Programmieren einer ”0” kann durch Bereitstellen einer Anweisung ausgeführt werden, die einen Programmier-Befehl, eine Adresse, Daten, und einen ersten Betriebsparameter und einen zweiten Betriebsparameter umfasst. Der erste Betriebsparameter kann einen Wortleitungs-Programmier-Verifikationspegel für einen ”gelöschten” Zustand (z. B. VT = γ in 2) aufweisen, und der zweite Betriebsparameter kann einen Wortleitungs-Programmier-Verifikationspegel für einen ”programmierten” Zustand (z. B. VT = φ) aufweisen. In einer Implementierung kann nach diesem Arbeitsgang des Bit-Manipulationsprozesses ein Lesen von Daten von Seiten eines Speichers, der einer Bit-Manipulation unterworfen ist, unter Verwendung einer Anweisung ausgeführt werden, die einen Lesebefehl, eine Adresse, und einen Betriebsparameter, der eine Wortleitungs-Lesespannung wie zum Beispiel VT = η Volt (zum Diskriminieren zwischen ”1” und ”0” in diesem Arbeitsgang mit einem einzelnen Zugriff auf die Speicherzelle) repräsentiert, umfassen.
  • Das folgende Beispiel beschreibt einen spezifischen Prozess einer Bit-Manipulation, die ECC umfasst, gemäß einer Ausführungsform. Solch ein Prozess einer Bit-Manipulation kann mehr als zwei Programmier-Operationen umfassen. In dem Fall des folgenden Beispiels umfasst ein Prozess einer Bit-Manipulation drei Programmier-Operationen. In einer ersten Programmier-Operation kann ein Abschnitt von Daten auf eine Seite geschrieben werden. In der ersten Programmier-Operation kann ein Benutzer zwei niedrigste VT-Verteilungen (Zielverteilungen) 210 und 220 wählen (durch einen oder mehrere Betriebsparameter in einer Speicheranweisung), um die Daten zu speichern. Zum Beispiel kann ”1” unter Verwendung der VT-Verteilung 210 gespeichert werden und ”0” kann unter Verwendung der VT-Verteilung 220 (nicht programmierte Daten können in einem ”1” Zustand verbleiben) gespeichert werden. Wie oben erklärt kann ein Programmieren einer ”0” durch Bereitstellen einer Anweisung ausgeführt werden, die einen Programmier-Befehl, eine Adresse, Daten, und einen Betriebsparameter, der einen Wortleitungs-Programmier-Verifikationspegel wie etwa VT = α in 2 aufweist, umfasst. In einer ähnlichen Weise können solche Daten von Seiten eines Speichers, der einer Bit-Manipulation unterworfen ist, unter Verwendung einer Anweisung gelesen werden, die einen Lesebefehl, eine Adresse, und einen Betriebsparameter, der eine Wortleitungs-Lesespannung wie etwa VT = 0 Volt (z. B. zum Diskriminieren zwischen ”1” und ”0” bei der ersten Programmier-Operation des Bit-Manipulationsprozesses) repräsentiert, aufweist.
  • Während einer zweiten Programmier-Operation eines Bit-Manipulationsprozesses können Ziel VT-Verteilungen (z. B. die durch einen Benutzer mittels Betriebsparameter ausgewählt werden) die VT-Verteilung 220 aufweisen, welche eine ”0” repräsentieren kann für bereits-programmierte Daten, die nicht geändert wurden (z. B. Schreiben von ”0” auf ”0”) und für neu programmierte Daten (z. B. Schreiben von ”0” auf ”1”). Auch kann eine andere Ziel VT-Verteilung die VT-Verteilung 240 aufweisen, welche eine ”1” repräsentieren kann für bereits-programmierte Daten, die nicht geändert wurden (z. B. Schreiben von ”1” auf ”1”) und für neu programmierte Daten (z. B. Schreiben von ”1” auf ”0”). In solch einem Fall kann ein in einer Speicheranweisung enthaltener Betriebsparameter eine Programmier-Verifikationsspannung für ”1” (z. B. γ) repräsentieren. Auch kann in solch einem Fall in der zweiten Programmier-Operation ”0” assoziiert sein mit einer niedrigeren Schwellwertspannung als die von ”1”. Dementsprechend können solche Daten von Seiten eines Speichers, der einer Bit-Manipulation unterworfen ist, unter Verwendung einer Anweisung gelesen werden, die einen Lesebefehl, eine Adresse, und einen Betriebsparameter, der eine Wortleitungs-Lesespannung repräsentiert wie zum Beispiel VT = γ, umfasst.
  • Während einer dritten Programmier-Operation eines Bit-Manipulationsprozesses können Ziel VT-Verteilungen (z. B. die durch einen Benutzer mittels Betriebsparameter ausgewählt werden) die VT-Verteilung 240 aufweisen, welche eine ”1” repräsentieren kann für bereits-programmierte Daten, die nicht geändert wurden (z. B. Schreiben von ”1” auf ”1”) und für neu programmierte Daten (z. B. Schreiben von ”1” auf ”0”). Auch kann eine andere Ziel VT-Verteilung die VT-Verteilung 270 aufweisen, welche eine ”0” repräsentieren kann für bereits-programmierte Daten, die nicht geändert wurden (z. B. Schreiben von ”0” auf ”0”) und für neu programmierte Daten (z. B. Schreiben von ”0” auf ”1”). In solch einem Fall kann ein in einer Speicheranweisung enthaltener Betriebsparameter eine Programmier-Verifikationsspannung für ”0” (z. B. φ) repräsentieren. Auch kann in solch einem Fall in der dritten Programmier-Operation ”1” assoziiert sein mit einer niedrigeren Schwellwertspannung als die von ”0”. Dementsprechend können solche Daten von Seiten eines Speichers, der einer Bit-Manipulation unterworfen ist, unter Verwendung einer Anweisung gelesen werden, die einen Lesebefehl, eine Adresse, und einen Betriebsparameter, der eine Wortleitungs-Lesespannung repräsentiert wie zum Beispiel VT = φ (oder VT = η, um die Lesespanne mit Bezug auf programmierte Zellen in der VT-Verteilung 270 zu erhöhen), umfasst.
  • 3 enthält grafische Darstellungen, die Charakteristiken 300 von Vorspannungssignal-Wellenformen und Speicherzellenspannung oder -Strom gemäß einer Ausführungsform zeigen. Solche Vorspannungssignal-Wellenformen können an ein Gatter einer Speicherzelle angelegt werden, um zum Beispiel zum Programmieren eines Zustands der Speicherzelle verwendet zu werden (mögliche Variationen zum Beenden von Programmier-Verifikation zwischen nachfolgenden Schritten brauchen nicht in dem Wellenform-Diagramm repräsentiert sein). Die Vorspannungssignal-Wellenform 310 weist einen relativ großen Spannungsschritt VSchritt und einen relativ kurzen Zeitschritt TSchritt auf. Im Gegensatz dazu weist eine Vorspannungssignal-Wellenform 330 einen relativ kleinen Spannungsschritt VSchritt und einen relativ langen Zeitschritt TSchritt auf. Eine Vorspannungssignal-Wellenform 320 weist einen Spannungsschritt VSchritt und einen Zeitschritt TSchritt auf, die zwischen den Werten für die Vorspannungssignal-Wellenform 310 und Vorspannungssignal-Wellenform 330 liegen. Werte eines Spannungsschritts VSchritt und Zeitschritts TSchritt können Präzision und/oder Geschwindigkeit einer Speicheroperation beeinflussen. Obwohl der beanspruchte Gegenstand in dieser Weise nicht beschränkt ist, kann ein Erhöhen der Präzision zu einer verminderten Geschwindigkeit einer Speicheroperation führen, wohingegen ein Vermindern der Präzision zu einer erhöhten Geschwindigkeit einer Speicheroperation führen. kann. In einer Implementierung können Werte für einen Spannungsschritt VSchritt und einen Zeitschritt TSchritt (und somit Präzision und/oder Geschwindigkeit) ausgewählt werden durch einen oder mehrere Werte und/oder Codes eines Betriebsparameters, der in einer Speicheranweisung enthalten ist, wie oben diskutiert. Dementsprechend kann eine Performance einer Speichervorrichtung durch einen Benutzer gewählt werden, der vorziehen kann, ob eine Speicheroperation eher relativ schnell als präzise, oder relativ langsam und hoch präzise ist (z. B. relativ viele Pegel eines Zustands einer einzelnen Speicherzelle können zu Lasten einer längeren Ausführungszeit vorgezogen werden).
  • In einer anderen Implementierung kann ein Abschnitt eines Speicherfelds durch einen oder mehrere Betriebsparameter unterschiedlich beeinflusst werden als ein anderer Abschnitt des Speicherfelds. Mit anderen Worten brauchen Betriebsparameter nicht alle Abschnitte eines Speicherfelds in der gleichen Weise beeinflussen. Somit können zum Beispiel verschiedene Blöcke, Seiten, Wörter oder Bytes eine unterschiedliche Kodierung aufweisen zumindest teilweise basierend auf einem oder mehreren Betriebsparametern, die in einer Speicheranweisung enthalten sind, wie oben beschrieben.
  • In einer Ausführungsform kann ein Prozess zum Schreiben von Information in eine PCM-Zelle ein Setzen oder Rücksetzen der PCM-Zelle in einen Zustand oder einen anderen aufweisen. Zum Beispiel kann eine PCM-Zelle zurückgesetzt werden durch ein Schmelzen von Phasenübergangsmaterial durch Anlegen einer relativ hohen Amplitude, wobei der elektrische Programmier-Impuls eine relativ kurze Dauer hat. Im Gegensatz dazu kann eine PCM-Zelle gesetzt werden durch Anlegen einer relativ niedrigeren Teilschmelz-Amplitude eines elektrischen Programmier-Impulses mit einer relativ längeren Dauer, welcher zum Beispiel ein relativ abruptes Abfallen aufweist. Eine PCM-Zelle kann auch gesetzt werden durch Anlegen einer höheren Überschmelz-Amplitude eines elektrischen Programmier-Impulses, der möglicherweise ein graduell geneigtes Abfallen bei der Spannung oder dem Strom über die Zeit aufweist, um es geschmolzenem Phasenübergangsmaterial zu erlauben zu kristallisieren. Solch ein Rücksetz- und/oder Setz-Impuls und Prozess kann angewendet werden als ein ”Schreib-” oder ”Programmier-”Impuls und ein ”Schreib-” oder ”Programmier-”Prozess. In einer Implementierung kann eine oder können mehrere Betriebsparameter einen Schreibbefehl in einer Speicheranweisung wie oben beschrieben begleiten. Werte von solchen Betriebsparametern können zahlreiche Elemente eines Programmier-Impulses beeinflussen wie etwa Betrag, Dauer, Neigung, usw.
  • 4 enthält grafische Darstellungen, die Charakteristiken von Vorspannungssignal-Wellenformen und Speicherzellenspannung oder -Strom gemäß einer Ausführungsform zeigen. Solche Vorspannungssignal-Wellenformen können an PCM-Zellen während eines Prozesses zum Lesen der PCM-Zellen angelegt werden (z. B. wie etwa während eines Schreib-Verifikationsprozesses). Wie unten erläutert können spezifische Charakteristiken von solchen Vorspannungssignal-Wellenformen ausgewählt werden unter Verwendung eines Betriebsparameters, der in einer Speicheranweisung enthalten ist. Eine Speicheranweisung kann zum Beispiel einen Schreibbefehl, eine Adresse eines Speicherfelds, zu schreibende Daten, und einen oder mehrere Betriebsparameter zum Beeinflussen einer oder mehrerer spezifischer Charakteristiken von Vorspannungssignal-Wellenformen, die zum Schreiben der Daten in das Speicherfeld zu verwenden sind, umfassen. Solche spezifischen Charakteristiken von Vorspannungssignal-Wellenformen können eine Impulsamplitude, eine Impulsflanke, eine Impulsschrittweite, eine Impulsschritthöhe, usw. umfassen. Weiterhin kann ein Betriebsparameter zum Auswählen aus einer Anzahl von Arten einer Vorspannungssignal-Wellenform wie etwa Vorspannungssignal-Wellenformen 410 und 420 verwendet werden. Zum Beispiel kann die Vorspannungssignal-Wellenform 410 eine Serie von Setzimpulsen 412, 414 und 416 umfassen, die eine Wellenform aufweisen mit einzelnen Spitzenamplituden, die sich sequenziell von einem Impuls zu dem nächsten erhöhen. Solch eine Vorspannungssignal-Wellenform kann ein Thema einer Variabilität von physikalischen und/oder elektrischen Charakteristiken einer Mehrzahl an PCM-Zellen in einer KM Vorrichtung oder in mehreren PCM-Vorrichtungen adressieren. In einer spezifischen Implementierung kann der erste Vorspannungsimpuls 412 eine Setzrampe mit einer negativen Flanke 435 aufweisen, die sich von einer Spitzenamplitude 440 zu einem Rampenabschluss 430 erstreckt. Obwohl der Setzimpuls 412 als eine lineare Setzrampe und vertikale Übergänge aufweisend dargestellt ist, ist es nur Absicht, dass die grafische Darstellung 400 eine schematische Ansicht eines Vorspannungssignals darstellt, und der beanspruchte Gegenstand ist diesbezüglich nicht beschränkt. In einer spezifischen Implementierung kann eine Spitzenamplitude 450 des zweiten Setzimpulses 414 größer sein als die Spitzenamplitude 440 des vorhergehenden ersten Setzimpulses 412. Als weiteres Beispiel umfasst eine Vorspannungssignal-Wellenform 420 eine Serie von Rücksetzimpulsen 422, 424 und 426, die eine Wellenform mit einzelnen Amplituden aufweisen, die sich zum Beispiel von einem Impuls zu dem nächsten sequenziell erhöhen. Im Gegensatz zu der Vorspannungssignal-Wellenform 410 braucht die Vorspannungssignal-Wellenform 420 keine Setzrampe mit negativer Flanke aufweisen.
  • 5 ist ein Flussdiagramm eines Prozesses 500 zum Betreiben einer Speichervorrichtung gemäß einer Ausführungsform. Wie oben diskutiert kann eine Technik zum Betreiben einer Speichervorrichtung eine Speicheranweisung umfassen, die auf die Speichervorrichtung gerichtet ist, die einen Betriebsparameter zum Beeinflussen eines physikalischen Betriebszustands der Speichervorrichtung umfasst. Bei dem Block 510 kann die Speichervorrichtung solch eine Speicheranweisung empfangen, die einen Befehl umfasst, um an einem Speicherort zu operieren. Bei dem Block 520 kann zusätzlich zu einem Umfassen eines Befehls und möglicherweise einer Adresse, die für den Speicherort beschreibend ist, die Speichervorrichtung die Speicheranweisung empfangen, die in einem Betriebsparameter enthalten ist. Zum Beispiel kann eine Speicheranweisung einen READ-Befehl, eine Adresse, und einen Betriebsparameter VREAD, welcher verwendet werden kann zum Ausführen einer Referenz-Schwellwertspannung für Speicherzellen, die durch die Adresse spezifiziert sind, umfassen. In einer spezifischen Implementierung braucht solch ein Betriebsparameter zum Beispiel nicht einen Wert einer Spannung aufweisen, aber stattdessen kann er einen Code aufweisen, der Werte einer Spannung (oder eines Stroms, oder einer Zeit, usw.) repräsentiert. In einem Fall kann die Speichervorrichtung eine Tabelle von Werten speichern, die verwendet werden zum Umwandeln eines Codes eines Betriebsparameters zu einer wirklichen Spannung oder zu einem wirklichen Strom. Solch eine Tabelle kann erzeugt und/oder modifiziert werden durch zum Beispiel Schreiben in die Tabelle (die in einem Abschnitt der Speichervorrichtung gehalten wird). Solch eine Umwandlung von (digitalem) Code zu einer wirklichen (analogen) Spannung oder zu einem wirklichen (analogen) Strom kann durch einen Digital-zu-Analogwandler (DAC) und/oder einen Spannungs- oder Stromerzeuger durchgeführt werden, welcher in der Speichervorrichtung enthalten sein kann. Wie oben erwähnt kann die Speichervorrichtung solch einen Betriebsparameter seriell oder parallel mit dem Befehl und der Speicheradresse empfangen. Bei dem Block 530 kann während des Ausführens der bei dem Block 510 empfangenen Speicheranweisung eine oder können mehrere physikalische Betriebszustände (z. B. Schwellwertspannung von Speicherzellen) der Speichervorrichtung zumindest teilweise basierend auf dem Betriebsparameter modifiziert werden.
  • 6 ist ein schematisches Diagramm, das eine beispielhafte Ausführungsform eines Rechnersystems 600, das eine Speichervorrichtung 610 umfasst, veranschaulicht. Solch eine Rechenvorrichtung kann zum Beispiel einen oder mehrere Prozessoren aufweisen, um eine Anwendung und/oder einen anderen Code auszuführen. Zum Beispiel kann die Speichervorrichtung 610 einen Speicher, der ein Teil des PCM 100 wie in 1 dargestellt enthält, aufweisen. Eine Rechenvorrichtung 604 kann repräsentativ sein für jegliche Vorrichtung, jedes Gerät oder jede Maschine, die konfigurierbar ist, um die Speichervorrichtung 610 zu verwalten. Die Speichervorrichtung 610 kann eine Speichersteuereinheit 615 und einen Speicher 622 enthalten. In einer Implementierung kann die Speichersteuereinheit 615 einen Parameter-Verwaltungsblock 650 umfassen zum Empfangen eines Betriebsparameters, der in einer Speicheranweisung enthalten ist, und zum Modifizieren physikalischer Betriebszuständen der Speichervorrichtung 610 zumindest teilweise basierend auf dem Betriebsparameter. Beispielsweise aber nicht begrenzend, kann die Rechenvorrichtung 604 enthalten: eine oder mehrere Rechenvorrichtungen und/oder Plattformen, wie zum Beispiel einen Desktopcomputer, einen Laptopcomputer, eine Arbeitsstation, eine Servervorrichtung oder Ähnliches; eine oder mehrere Personalcomputer- oder Kommunikationsvorrichtungen oder Geräte, wie zum Beispiel einen persönlichen digitalen Assistenten, eine mobile Kommunikationsvorrichtung oder Ähnliches; ein Rechnersystem und/oder assoziierte Dienste-Anbieterfähigkeit, wie zum Beispiel eine Datenbank oder ein Datenspeicherdienste-Anbieter/System; und/oder irgendeine Kombination davon.
  • Anerkanntermaßen können alle oder Teile der verschiedenen Vorrichtungen, die in dem System 600 dargestellt sind, und die hier weiter beschriebenen Prozesse und Verfahren, implementiert werden unter Verwendung oder auf andere Weise enthaltend Hardware, Firmware, Software oder irgendeine Kombination davon. Somit kann die Rechenvorrichtung 604 beispielsweise aber nicht begrenzend zumindest eine Verarbeitungseinheit 620 enthalten, die operativ an einen Speicher 622 über einen Bus 640 und einen Host oder eine Speichersteuereinheit 615 gekoppelt ist. Eine Verarbeitungseinheit 620 ist repräsentativ für eine oder mehrere Schaltungen, die konfigurierbar sind, um zumindest ein Teil einer Datenverarbeitungsprozedur oder eines Prozesses durchzuführen. Beispielsweise aber nicht begrenzend kann die Verarbeitungseinheit 620 einen oder mehrere Prozessoren, Steuereinheiten, Mikroprozessoren, Mikrocontroller, anwendungsspezifische integrierte Schaltungen, digitale Signalprozessoren, programmierbare logische Vorrichtungen, Feldprogrammierbare Gate-Arrays und dergleichen, oder irgendeine Kombination davon aufweisen. Die Verarbeitungseinheit 620 kann ein Betriebssystem aufweisen, das konfiguriert ist, um mit einer Speichersteuereinheit 615 zu kommunizieren. Solch ein Betriebssystem kann zum Beispiel Speicheranweisungen erzeugen, die Befehle, Adressen und/oder Betriebsparameter, die an die Speichersteuereinheit 615 über den Bus 640 zu senden sind, umfassen. Solche Befehle können Lese-, Schreib-, oder Löschen-Befehle umfassen. In Antwort auf solche Speicheranweisungen kann zum Beispiel die Speichersteuereinheit 615 den Prozess 500 wie oben beschrieben ausführen, zum Ausführen des Befehls und/oder Modifizieren einer oder mehrerer physikalischer Betriebszuständen der Speichervorrichtung 610. Zum Beispiel kann die Speichersteuereinheit 615 einen Betrag eines Vorspannungssignals, das angelegt wird zumindest an eine aus einem Feld aus PCM-Zellen, in Antwort auf einen in der Speicheranweisung enthaltenen Betriebsparameter erhöhen.
  • Der Speicher 622 ist repräsentativ für jeden Datenspeichermechanismus. Der Speicher 622 kann zum Beispiel einen Primärspeicher 624 und/oder einen Sekundärspeicher 626 aufweisen. Der Primärspeicher 624 kann zum Beispiel einen Speicher mit wahlfreiem Zugriff, Nur-Lesespeicher, usw. aufweisen. Während in diesem Beispiel es als von der Verarbeitungseinheit 620 getrennt veranschaulicht ist, versteht es sich, dass der gesamte oder ein Teil des Primärspeichers 624 innerhalb von, oder in anderer Weise angeordnet neben/gekoppelt mit der Verarbeitungseinheit 620 bereitgestellt sein kann.
  • Der Sekundärspeicher 626 kann zum Beispiel dieselbe Art oder eine ähnliche Art von Speicher aufweisen wie der Primärspeicher und/oder eine oder mehrere Datenspeichervorrichtungen oder Systeme, wie zum Beispiel ein Plattenlaufwerk, ein optisches Plattenlaufwerk, ein Bandlaufwerk, ein Festkörperspeicher-Laufwerk, usw. Bei bestimmten Implementierungen kann der Sekundärspeicher 626 operativ für ein empfänglich sein für, oder auf andere Weise konfigurierbar zum Koppeln mit einem computerlesbaren Medium 628 sein. Das computerlesbare Medium 628 kann zum Beispiel jegliches Medium, das Daten, Code und/oder Anweisungen für eine oder mehrere der Vorrichtungen in dem System 600 tragen und/oder zugreifbar machen kann, aufweisen.
  • Die Rechenvorrichtung 604 kann zum Beispiel eine Eingabe/Ausgabe 632 aufweisen. Die Eingabe/Ausgabe 632 ist repräsentativ für eine oder mehrere Vorrichtungen oder Merkmale, die konfigurierbar sein können zum Empfangen oder auf andere Weise Zuführen menschlicher und/oder maschineller Eingaben, und/oder einer oder mehrere Vorrichtungen oder Merkmale, die konfigurierbar sein können zum Abgeben oder auf andere Weise Bereitstellen von Ausgaben für Mensch und/oder Maschine. Beispielsweise aber nicht begrenzend kann die Eingabe/Ausgabe-Vorrichtung 632 eine operativ konfigurierte Anzeige, Lautsprecher, Tastatur, Maus, Trackball, Berührungsbildschirm, Datenanschluss, usw. aufweisen.
  • Die Begriffe „und” und „oder”, wie sie hier verwendet werden, können eine Vielfalt an Bedeutungen aufweisen, die zumindest teilweise von dem Kontext abhängen werden, in welchem solche Begriffe benutzt werden. Typischerweise, falls „und/oder” genauso wie „oder” verwendet wird, um eine Liste zu assoziieren, wie A, B oder C, wird eine Bedeutung A, B und C beabsichtigt, die hier in dem inklusiven Sinn verwendet wird, genauso wie A, B oder C, die hier in dem exklusiven Sinn verwendet wird. Der Bezug in dieser Beschreibung auf „eine Ausführungsform” bedeutet, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder eine Eigenschaft, die hier in Verbindung mit einer bestimmten Ausführungsform beschrieben ist, in zumindest einer Ausführungsform des beanspruchten Gegenstandes enthalten sein mag. Wenn daher der Ausdruck „in einer Ausführungsform” oder der Ausdruck „eine Ausführungsform” an verschiedenen Stellen in dieser Beschreibung auftritt, so bedeutet dies nicht notwendiger Weise, dass alle diese sich auf dieselbe Ausführungsform beziehen. Darüber hinaus ist zu verstehen, dass bestimmte Merkmale, Strukturen oder Eigenschaften in einer oder mehreren Ausführungsformen kombiniert werden können.

Claims (19)

  1. Verfahren zur Ausführung in einem Mehrfachpegelzelle-Speicher, aufweisend: Empfangen einer Speicheranweisung an eine Speichersteuereinheit von einem Prozessor, wobei die Speicheranweisung folgendes aufweist: einen Befehl, um an einem Ort in einem Speicher zu operieren, und zumindest einen Betriebsparameter; und Beeinflussen eines physikalischen Betriebszustands von peripheren Schaltungen in dem Speicher zumindest teilweise basierend auf dem mindestens einen Betriebsparameter, wobei der zumindest eine Betriebsparameter mindestens einen benutzerwählbaren Schwellwert-Referenzwert des Mehrfachpegelzelle-Speichers umfasst.
  2. Verfahren nach Anspruch 1, weiterhin aufweisend: Empfangen eines zusätzlichen Betriebsparameters, der mit der Anweisung enthalten ist, wobei der zusätzliche Betriebsparameter dafür anzeigend ist, ob der zumindest eine Betriebsparameter während nachfolgender Anweisungen anzuwenden ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei der zumindest eine Betriebsparameter ein digitales Signal aufweist.
  4. Verfahren nach Anspruch 3, weiterhin aufweisend ein Umwandeln des digitalen Signals in ein analoges Signal.
  5. Verfahren nach Anspruch 3, weiterhin aufweisend: Erzeugen einer Spannung, oder eines Stroms korrespondierend mit dem digitalen Signal; und Anlegen der Spannung, oder des Stroms an eine oder mehrere periphere Schaltungen, die in dem Speicher enthalten sind.
  6. Verfahren nach Anspruch 1 oder 2, wobei der Befehl einen Befehl aufweist zum: Lesen aus dem Speicher, Schreiben in den Speicher, oder zum Löschen mindestens eines Abschnitts des Speichers.
  7. Verfahren nach Anspruch 2, wobei der physikalische Betriebszustand einen Vorspannungs-, oder einen Strompegel aufweist, der an eine oder mehrere in dem Speicher enthaltene Speicherzellen angelegt wird.
  8. Verfahren nach Anspruch 2, wobei der physikalische Betriebszustand zumindest einen von einer Schwellwertspannung, eines Schwellwertstroms, und einer Zeitdauer zum Unterscheiden zwischen Speicherzellen-Logikpegeln aufweist.
  9. Mehrfachpegelzelle-Speichervorrichtung (610), aufweisend: Schaltungen zum: Lesen aus, oder Schreiben in ein Feld aus Speicherzellen, und Empfangen einer Speicheranweisung an eine Speichersteuereinheit von einem Prozessor, wobei die Speicheranweisung folgendes aufweist: einen Befehl, um an einem Ort in dem Feld aus Speicherzellen zu operieren; und zumindest einen Betriebsparameter; und einen Parameter-Verwaltungsblock (650) zum: Empfangen des zumindest einen Betriebsparameters, und Beeinflussen eines physikalischen Betriebszustands der Schaltungen zumindest teilweise basierend auf dem mindestens einen Betriebsparameter, wobei der zumindest eine Betriebsparameter mindestens einen benutzerwählbaren Schwellwert-Referenzwert des Mehrfachpegelzelle-Speichers umfasst.
  10. Speichervorrichtung (610) nach Anspruch 9, wobei die Speicheranweisung einen zusätzlichen Betriebsparameter aufweist, der dafür anzeigend ist, ob der zumindest eine Betriebsparameter während nachfolgender Anweisungen anzuwenden ist; und wobei der Parameter-Verwaltungsblock (650) weiterhin eingerichtet ist zum: Empfangen des zusätzlichen Betriebsparameters, und Beeinflussen des physikalischen Betriebszustands der Schaltungen zumindest teilweise basierend auf dem zumindest einen Betriebsparameter und dem zusätzlichen Betriebsparameter.
  11. Speichervorrichtung nach Anspruch 9 oder 10, weiterhin aufweisend einen Erzeuger zum Erzeugen von Spannungs- oder Strompegeln zumindest teilweise basierend auf dem zumindest einen Betriebsparameter.
  12. Speichervorrichtung nach Anspruch 9 oder 10, weiterhin aufweisend: einen ersten Eingabe-Anschluss zum Empfangen des zumindest einen Betriebsparameters; und einen zweiten Eingabe-Anschluss zum Empfangen des Befehls.
  13. Speichervorrichtung nach Anspruch 9 oder 10, wobei die Schaltungen weiterhin zum Empfangen einer Adresse, die beschreibend ist für den Ort in dem Feld aus Speicherzellen, dienen.
  14. Speichervorrichtung nach Anspruch 10, wobei der physikalische Betriebszustand einen Vorspannungs- oder Strompegel aufweist, der an eine oder mehrere in dem Speicher enthaltenen Speicherzellen angelegt wird.
  15. Speichervorrichtung nach Anspruch 10, wobei der physikalische Betriebszustand zumindest einen von einer Schwellwertspannung, eines Schwellwertstroms, und einer Zeitdauer zum Unterscheiden zwischen Speicherzellen-Logikpegeln aufweist.
  16. System (600), aufweisend: eine Mehrfachpegelzelle-Speichervorrichtung (610), die ein Feld aus Speicherzellen aufweist, wobei die Speichervorrichtung (610) weiterhin eine Speichersteuereinheit (615) aufweist zum: Schreiben in, oder Lesen aus dem Feld aus Speicherzellen, und Empfangen einer Speicheranweisung an die Speichersteuereinheit (615) von einem Prozessor (620), wobei die Speicheranweisung folgendes aufweist: einen Befehl, um an einem Ort in dem Feld aus Speicherzellen zu operieren; und zumindest einen Betriebsparameter; und Beeinflussen eines physikalischen Betriebszustands der peripheren Schaltungen in der Speichervorrichtung (610) zumindest teilweise basierend auf dem mindestens einen Betriebsparameter; und den Prozessor (620) zum Bedienen einer oder mehrerer Anwendungen und zum Initiieren der Speicheranweisung an die Speichersteuereinheit (615), um Zugriff auf das Feld aus Speicherzellen bereitzustellen, wobei der zumindest eine Betriebsparameter mindestens einen benutzerwählbaren Schwellwert-Referenzwert des Mehrfachpegelzelle-Speichers umfasst.
  17. System nach Anspruch 16, wobei die Speicheranweisung einen zusätzlichen Betriebsparameter aufweist, der dafür anzeigend ist, ob der zumindest eine Betriebsparameter während nachfolgender Anweisungen anzuwenden ist; und wobei die Speichersteuereinheit (615) weiterhin eingerichtet ist zum Beeinflussen des physikalischen Betriebszustands der peripheren Schaltungen in der Speichervorrichtung (610) zumindest teilweise basierend auf dem zumindest einen Betriebsparameter und dem zusätzlichen Betriebsparameter.
  18. System nach Anspruch 17, wobei der physikalische Betriebszustand einen Vorspannungs- oder Strompegel aufweist, der an eine oder mehrere in dem Speicher enthaltenen Speicherzellen angelegt wird.
  19. System nach Anspruch 17, wobei der physikalische Betriebszustand zumindest einen von einer Schwellwertspannung, eines Schwellwertstroms, und einer Zeitdauer zum Unterscheiden zwischen Speicherzellen-Logikpegeln aufweist.
DE102011085988.8A 2010-11-18 2011-11-09 Verfahren und Vorrichtungen zum Beeinflussen eines Betriebszustands eines Mehrfachpegelzelle-Speichers Active DE102011085988B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/949,728 US8737138B2 (en) 2010-11-18 2010-11-18 Memory instruction including parameter to affect operating condition of memory
US12/949,728 2010-11-18

Publications (2)

Publication Number Publication Date
DE102011085988A1 DE102011085988A1 (de) 2012-07-05
DE102011085988B4 true DE102011085988B4 (de) 2018-01-11

Family

ID=46064272

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011085988.8A Active DE102011085988B4 (de) 2010-11-18 2011-11-09 Verfahren und Vorrichtungen zum Beeinflussen eines Betriebszustands eines Mehrfachpegelzelle-Speichers

Country Status (6)

Country Link
US (4) US8737138B2 (de)
JP (1) JP5598677B2 (de)
KR (2) KR101430295B1 (de)
CN (1) CN102543154B (de)
DE (1) DE102011085988B4 (de)
TW (1) TWI508093B (de)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8467237B2 (en) 2010-10-15 2013-06-18 Micron Technology, Inc. Read distribution management for phase change memory
US10359949B2 (en) * 2011-10-31 2019-07-23 Apple Inc. Systems and methods for obtaining and using nonvolatile memory health information
US9330784B2 (en) * 2011-12-29 2016-05-03 Intel Corporation Dynamic window to improve NAND endurance
US9361181B2 (en) 2012-03-15 2016-06-07 Micron Technology, Inc. Error protection for memory devices
US9001575B2 (en) 2012-03-30 2015-04-07 Micron Technology, Inc. Encoding program bits to decouple adjacent wordlines in a memory device
US9105314B2 (en) 2012-04-27 2015-08-11 Micron Technology, Inc. Program-disturb decoupling for adjacent wordlines of a memory device
US8910000B2 (en) * 2012-05-17 2014-12-09 Micron Technology, Inc. Program-disturb management for phase change memory
US9082510B2 (en) * 2012-09-14 2015-07-14 Freescale Semiconductor, Inc. Non-volatile memory (NVM) with adaptive write operations
KR101994350B1 (ko) * 2012-12-28 2019-07-01 삼성디스플레이 주식회사 멀티-타임 프로그래머블 동작의 오류 검출 방법 및 이를 채용한 유기 발광 표시 장치
CN107741913B (zh) * 2013-08-05 2021-09-07 慧荣科技股份有限公司 用来管理一记忆装置的方法、记忆装置与控制器
KR102187524B1 (ko) * 2014-02-13 2020-12-07 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
US9934831B2 (en) 2014-04-07 2018-04-03 Micron Technology, Inc. Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
US9384830B2 (en) * 2014-05-06 2016-07-05 Micron Technology, Inc. Apparatuses and methods for performing multiple memory operations
US20160062656A1 (en) * 2014-08-28 2016-03-03 Freescale Semiconductor, Inc. Command Set Extension for Non-Volatile Memory
US9530468B2 (en) * 2014-09-26 2016-12-27 Intel Corporation Method, apparatus and system to manage implicit pre-charge command signaling
US9858990B2 (en) * 2014-12-18 2018-01-02 Apple Inc. Hardware-based performance equalization for storage devices
WO2016126478A1 (en) 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for memory device as a store for program instructions
US9496043B1 (en) * 2015-06-24 2016-11-15 International Business Machines Corporation Dynamically optimizing flash data retention or endurance based on data write frequency
US10126968B2 (en) * 2015-09-24 2018-11-13 International Business Machines Corporation Efficient configuration of memory components
US10643700B2 (en) * 2015-10-29 2020-05-05 Micron Technology, Inc. Apparatuses and methods for adjusting write parameters based on a write count
KR102406727B1 (ko) * 2015-12-16 2022-06-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 반도체 시스템
KR20170075855A (ko) * 2015-12-23 2017-07-04 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10147471B2 (en) * 2016-08-02 2018-12-04 SK Hynix Inc. Semiconductor devices and semiconductor systems
KR102592359B1 (ko) 2016-06-27 2023-10-20 에스케이하이닉스 주식회사 반도체장치
US11217286B2 (en) 2016-06-27 2022-01-04 SK Hynix Inc. Semiconductor memory device with power down operation
US10181346B2 (en) 2016-08-02 2019-01-15 SK Hynix Inc. Semiconductor devices and operations thereof
US11133042B2 (en) 2016-06-27 2021-09-28 SK Hynix Inc. Semiconductor memory system and semiconductor memory device, which can be remotely initialized
CN106527977B (zh) * 2016-10-17 2020-01-21 锐捷网络股份有限公司 一种配置参数的方法及存储设备
US10395723B2 (en) 2017-03-07 2019-08-27 Toshiba Memory Corporation Memory system that differentiates voltages applied to word lines
US10685702B2 (en) 2017-08-28 2020-06-16 Micron Technology, Inc. Memory array reset read operation
US10354732B2 (en) * 2017-08-30 2019-07-16 Micron Technology, Inc. NAND temperature data management
US10936221B2 (en) * 2017-10-24 2021-03-02 Micron Technology, Inc. Reconfigurable memory architectures
US10535415B2 (en) 2017-11-03 2020-01-14 Micron Technology, Inc. Trim setting determination for a memory device
US11281608B2 (en) 2017-12-11 2022-03-22 Micron Technology, Inc. Translation system for finer grain memory architectures
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10566052B2 (en) * 2017-12-22 2020-02-18 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10522226B2 (en) 2018-05-01 2019-12-31 Silicon Storage Technology, Inc. Method and apparatus for high voltage generation for analog neural memory in deep learning artificial neural network
US11061606B2 (en) * 2018-06-29 2021-07-13 Micron Technology, Inc. NAND temperature-aware operations
US11321008B2 (en) * 2018-11-15 2022-05-03 Micron Technology, Inc. Temperature-based memory management
JP6741811B1 (ja) * 2019-03-07 2020-08-19 力晶積成電子製造股▲ふん▼有限公司Ｐｏｗｅｒｃｈｉｐ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ 不揮発性半導体記憶装置の消去制御回路及び方法、並びに不揮発性半導体記憶装置
CN111863074B (zh) * 2019-04-28 2024-03-01 桑迪士克科技有限责任公司 块中不同字线上的每单元具有不同位的存储器设备
US10910076B2 (en) 2019-05-16 2021-02-02 Sandisk Technologies Llc Memory cell mis-shape mitigation
US11513719B2 (en) * 2019-08-29 2022-11-29 Micron Technology, Inc. Fast purge on storage devices
US11307951B2 (en) * 2019-09-04 2022-04-19 Micron Technology, Inc. Memory device with configurable performance and defectivity management
US11720352B2 (en) 2019-12-10 2023-08-08 Micron Technology, Inc. Flexible command pointers to microcode operations
US11543992B2 (en) * 2020-12-09 2023-01-03 Western Digital Technologies, Inc. Decreasing physical secure erase times in solid state drives
CN112614525B (zh) * 2020-12-16 2023-12-29 中国科学院上海微系统与信息技术研究所 一种提高电阻一致性的低功耗相变存储器写驱动电路
US11481141B1 (en) * 2021-04-26 2022-10-25 Micron Technology, Inc. Secure self-purging memory partitions
CN114338396B (zh) * 2021-12-02 2024-04-23 深圳市盈和致远科技有限公司 控制信号获得方法、装置、终端设备以及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10335060A1 (de) * 2002-12-18 2004-07-22 Hynix Semiconductor Inc., Ichon Speicherbaustein mit programmierbarem Parametercontroller
US20080198651A1 (en) * 2007-02-16 2008-08-21 Mosaid Technologies Incorporated Non-volatile memory with dynamic multi-mode operation
DE102007032780A1 (de) * 2007-07-13 2009-01-15 Qimonda Ag Integrierter Halbleiterspeicher mit Einstellung von Betriebsparametern
US20100020601A1 (en) * 2008-07-22 2010-01-28 Se-Hoon Lee Multi-Bit Flash Memory Devices and Methods of Programming and Erasing the Same
US20100142284A1 (en) * 2008-12-09 2010-06-10 Spansion Llc Deterministic-based programming in memory
US7808819B2 (en) * 2008-04-29 2010-10-05 Sandisk Il Ltd. Method for adaptive setting of state voltage levels in non-volatile memory

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629890A (en) 1994-09-14 1997-05-13 Information Storage Devices, Inc. Integrated circuit system for analog signal storing and recovery incorporating read while writing voltage program method
JPH0969294A (ja) 1995-08-31 1997-03-11 Sanyo Electric Co Ltd 不揮発性多値メモリ装置
US5726934A (en) 1996-04-09 1998-03-10 Information Storage Devices, Inc. Method and apparatus for analog reading values stored in floating gate structures
US5768287A (en) * 1996-10-24 1998-06-16 Micron Quantum Devices, Inc. Apparatus and method for programming multistate memory device
US6208542B1 (en) 1998-06-30 2001-03-27 Sandisk Corporation Techniques for storing digital data in an analog or multilevel memory
JP2000321332A (ja) 1999-05-11 2000-11-24 Hitachi Maxell Ltd 半導体装置の評価方法および評価装置
JP3916862B2 (ja) 2000-10-03 2007-05-23 株式会社東芝 不揮発性半導体メモリ装置
US6564288B2 (en) * 2000-11-30 2003-05-13 Hewlett-Packard Company Memory controller with temperature sensors
JP2002208286A (ja) 2001-01-09 2002-07-26 Sharp Corp 不揮発性半導体記憶装置
JP3631463B2 (ja) 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
US6515909B1 (en) * 2001-10-05 2003-02-04 Micron Technology Inc. Flash memory device with a variable erase pulse
US6851018B2 (en) * 2002-03-27 2005-02-01 Hewlett-Packard Development Company, L.P. Exchanging operation parameters between a data storage device and a controller
JP4040405B2 (ja) * 2002-09-20 2008-01-30 富士通株式会社 不揮発性半導体記憶セルの制御方法、および不揮発性半導体記憶装置
US6882567B1 (en) * 2002-12-06 2005-04-19 Multi Level Memory Technology Parallel programming of multiple-bit-per-cell memory cells on a continuous word line
JP2004333246A (ja) 2003-05-06 2004-11-25 Matsushita Electric Ind Co Ltd 半導体装置
US7180775B2 (en) * 2004-08-05 2007-02-20 Msystems Ltd. Different numbers of bits per cell in non-volatile memory devices
JP2006065973A (ja) 2004-08-27 2006-03-09 Toshiba Corp 不揮発性半導体記憶装置
US7612403B2 (en) 2005-05-17 2009-11-03 Micron Technology, Inc. Low power non-volatile memory and gate stack
KR20070074232A (ko) 2006-01-09 2007-07-12 삼성전자주식회사 램 영역과 롬 영역을 동시에 가지는 반도체 메모리 장치
JP4999921B2 (ja) * 2006-05-12 2012-08-15 アノビット テクノロジーズ リミテッド メモリ素子用の歪み推定と誤り訂正符号化の組み合せ
US7551486B2 (en) 2006-05-15 2009-06-23 Apple Inc. Iterative memory cell charging based on reference cell value
US7512029B2 (en) 2006-06-09 2009-03-31 Micron Technology, Inc. Method and apparatus for managing behavior of memory devices
US7616483B2 (en) 2006-07-03 2009-11-10 Sandisk Corporation Multi-bit-per-cell flash memory device with an extended set of commands
JP2008016112A (ja) 2006-07-05 2008-01-24 Toshiba Corp 半導体記憶装置
JP4886434B2 (ja) * 2006-09-04 2012-02-29 株式会社東芝 不揮発性半導体記憶装置
KR100753156B1 (ko) * 2006-09-13 2007-08-30 삼성전자주식회사 플래시 메모리 장치 및 그것의 메모리 셀 어레이
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US7573762B2 (en) 2007-06-06 2009-08-11 Freescale Semiconductor, Inc. One time programmable element system in an integrated circuit
KR100837282B1 (ko) 2007-06-14 2008-06-12 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템,그것의 프로그램 방법 및 읽기 방법
JP2009015978A (ja) * 2007-07-05 2009-01-22 Toshiba Corp 半導体記憶装置及びメモリシステム
US7773413B2 (en) * 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
US7916543B2 (en) * 2007-10-22 2011-03-29 Micron Technology, Inc. Memory cell operation
US8085586B2 (en) * 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8144517B2 (en) 2008-02-22 2012-03-27 Samsung Electronics Co., Ltd. Multilayered nonvolatile memory with adaptive control
KR100953065B1 (ko) * 2008-03-14 2010-04-13 주식회사 하이닉스반도체 불휘발성 메모리 소자
US7924623B2 (en) * 2008-05-27 2011-04-12 Micron Technology, Inc. Method for memory cell erasure with a programming monitor of reference cells
US8370603B2 (en) 2008-12-23 2013-02-05 Apple Inc. Architecture for address mapping of managed non-volatile memory
US7920427B2 (en) * 2009-02-13 2011-04-05 Micron Technology, Inc. Dynamic soft program trims
US8874825B2 (en) * 2009-06-30 2014-10-28 Sandisk Technologies Inc. Storage device and method using parameters based on physical memory block location
US8243520B2 (en) * 2009-11-02 2012-08-14 Infineon Technologies Ag Non-volatile memory with predictive programming
US8228735B2 (en) * 2010-02-17 2012-07-24 Micron Technology, Inc. Memory array having memory cells coupled between a programmable drain select gate and a non-programmable source select gate
US20110304874A1 (en) * 2010-06-14 2011-12-15 Dov Aharonson System and method for operating a peripheral device from a program using interface suitable for operation of another type of peripheral device
US8737141B2 (en) * 2010-07-07 2014-05-27 Stec, Inc. Apparatus and method for determining an operating condition of a memory cell based on cycle information
KR101824067B1 (ko) 2010-08-20 2018-01-31 삼성전자주식회사 반도체 저장 장치의 성능 조절을 위한 반도체 저장장치와 호스트간 인터페이스 방법 및 그 장치
US9037778B2 (en) 2010-08-20 2015-05-19 Samsung Electronics Co., Ltd. Method and apparatus to interface semiconductor storage device and host to provide performance throttling of semiconductor storage device
US8902650B2 (en) * 2012-08-30 2014-12-02 Micron Technology, Inc. Memory devices and operating methods for a memory device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10335060A1 (de) * 2002-12-18 2004-07-22 Hynix Semiconductor Inc., Ichon Speicherbaustein mit programmierbarem Parametercontroller
US20080198651A1 (en) * 2007-02-16 2008-08-21 Mosaid Technologies Incorporated Non-volatile memory with dynamic multi-mode operation
DE102007032780A1 (de) * 2007-07-13 2009-01-15 Qimonda Ag Integrierter Halbleiterspeicher mit Einstellung von Betriebsparametern
US7808819B2 (en) * 2008-04-29 2010-10-05 Sandisk Il Ltd. Method for adaptive setting of state voltage levels in non-volatile memory
US20100020601A1 (en) * 2008-07-22 2010-01-28 Se-Hoon Lee Multi-Bit Flash Memory Devices and Methods of Programming and Erasing the Same
US20100142284A1 (en) * 2008-12-09 2010-06-10 Spansion Llc Deterministic-based programming in memory

Also Published As

Publication number Publication date
TWI508093B (zh) 2015-11-11
US20120127807A1 (en) 2012-05-24
DE102011085988A1 (de) 2012-07-05
JP5598677B2 (ja) 2014-10-01
US8737138B2 (en) 2014-05-27
US8824213B2 (en) 2014-09-02
KR101430295B1 (ko) 2014-08-14
US20150262628A1 (en) 2015-09-17
KR20120053972A (ko) 2012-05-29
CN102543154A (zh) 2012-07-04
JP2012109003A (ja) 2012-06-07
US20140250280A1 (en) 2014-09-04
TW201227750A (en) 2012-07-01
US20130167251A1 (en) 2013-06-27
KR101556472B1 (ko) 2015-10-01
KR20140066988A (ko) 2014-06-03
US9437254B2 (en) 2016-09-06
US9076524B2 (en) 2015-07-07
CN102543154B (zh) 2015-09-09

Similar Documents

Publication Publication Date Title
DE102011085988B4 (de) Verfahren und Vorrichtungen zum Beeinflussen eines Betriebszustands eines Mehrfachpegelzelle-Speichers
DE102008005338B4 (de) Integrierter Schaltkreis mit einer Speicherzellenanordnung und Verfahren zum Lesen eines Speicherzellenzustands unter Verwendung einer Mehrzahl von Teil-Leseoperationen
DE112009001620T5 (de) Nichtflüchtige Speichervorrichtung mit mehreren Bits Pro Zelle (MBC) und System mit Polaritätssteuerung sowie Verfahren zum Programmieren derselbigen
DE102011055714A1 (de) Verfahren zum Programmieren einer nicht-flüchtigen Speichervorrichtung
DE102017104283A1 (de) Löschgeschwindigkeitsbasierte wortleitungssteuerung
DE102012108545A1 (de) Verfahren zum Auslesen von Speicherzellen mit unterschiedlichen Schwellwertspannungen ohne Änderung der Wortleitungsspannung, sowie nicht-flüchtige Speichervorrichtung, die dieses verwendet
DE112008002553T5 (de) Einsatz eines MLC-Flash als SLC durch Schreiben von Dummy-Daten
DE102013107626A1 (de) Speichervorrichtung, Speichersystem und Verfahren zum Steuern einer Lesespannung der Speichervorrichtung
DE102017104257A1 (de) Auf Zellenstrom basierende Bitleitungsspannung
DE102008003055A1 (de) Flash-Speichervorrichtung und Verfahren zum Betreiben derselben
DE102004033443A1 (de) Flashspeicherbauelement mit Mehrpegelzelle sowie Lese- und Programmierverfahren
DE102007041845A1 (de) Verfahren zum Betreiben eines integrierten Schaltkreises mit mindestens einer Speicherzelle
DE102019133129A1 (de) Mehrphasenprogrammierung mit symmetrischer gray-codierung
DE102010061530A1 (de) Speicher mit variablem Widerstand, Betriebsverfahren und System
DE112010000955T5 (de) NAND-Flasharchitektur mit mehrstufiger Zeilendecodierung
DE102008009235A1 (de) Speichersystem
DE102008007685B4 (de) Integrierte Schaltung und Verfahren zum Betreiben einer integrierten Schaltung
DE102010037064A1 (de) Nichtflüchtige Speichervorrichtung und -system sowie Verfahren des Programmierens einer nichtflüchtigen Speichervorrichtung
DE102009035340A1 (de) Verfahren zum Programmieren eines nichtflüchtigen Speicherelements, Halbleiterbauelement, Karte und System
DE102013108456A1 (de) Nichtflüchtige Speichervorrichtung und Programmierverfahren
DE102020116188B4 (de) Verbesserung der sourceseitigen vorladung und verstärkung für das programmieren in umgekehrter reihenfolge
DE102018123961A1 (de) Gruppen-leseaktualisierung
DE112015004531T5 (de) Latch-Initialisierung für eine Datenspeichervorrichtung
DE102020107504A1 (de) Nichtflüchtiges speicher-array, das zur leistungsverbesserung von beiden seiten angesteuert wird
DE102019116097A1 (de) Vorprogramm-lesevorgang zur behebung von wortleitungsfehlern

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102011123077

Country of ref document: DE

R020 Patent grant now final