TWI508093B - 包括影響記憶體之操作條件之參數之記憶體指令 - Google Patents

包括影響記憶體之操作條件之參數之記憶體指令 Download PDF

Info

Publication number
TWI508093B
TWI508093B TW100137412A TW100137412A TWI508093B TW I508093 B TWI508093 B TW I508093B TW 100137412 A TW100137412 A TW 100137412A TW 100137412 A TW100137412 A TW 100137412A TW I508093 B TWI508093 B TW I508093B
Authority
TW
Taiwan
Prior art keywords
memory
instruction
operational parameter
command
parameter
Prior art date
Application number
TW100137412A
Other languages
English (en)
Other versions
TW201227750A (en
Inventor
Federico Pio
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201227750A publication Critical patent/TW201227750A/zh
Application granted granted Critical
Publication of TWI508093B publication Critical patent/TWI508093B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0063—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is an EEPROM element, e.g. a floating gate or MNOS transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Bioethics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Description

包括影響記憶體之操作條件之參數之記憶體指令
本文中所揭示之標的物係關於用以操作記憶體之技術。
記憶體裝置係用於諸多類型之電子裝置中，例如電腦、蜂巢式電話、PDA、資料記錄器及導航設備，此處僅列舉幾個實例。在此等電子裝置當中，可採用各種類型之非揮發性記憶體裝置，諸如NAND或NOR快閃記憶體、SRAM、DRAM及相變記憶體，此處僅列舉幾個實例。一般而言，可使用寫入或程式化操作來將資訊儲存於此等記憶體裝置中，而可使用一讀取操作來擷取所儲存之資訊。
可由該記憶體之一製造商建立一記憶體操作所藉助之參數。舉例而言，此等參數可包括用於記憶體操作(諸如，讀取、程式化、抹除、驗證等)之電流、電壓及/或電阻參考值。
在一實施例中，一種用於操作一記憶體裝置之技術可涉及針對該記憶體裝置之包括影響該記憶體裝置之一實體操作條件之一操作參數之一記憶體指令。特定而言，此一操作參數可影響一記憶體裝置中之周邊電路之一實體操作條件。舉例而言，一記憶體裝置內部之周邊電路可包含一或多個電源、感測放大器電路、計時電路(例如，一時鐘電路)、列/行解碼器及除一記憶體胞陣列以外的其他此類電路。在一記憶體指令中包括此一操作參數可為該記憶體裝置之一使用者提供選擇性地管理該記憶體裝置之此等實體操作條件之一機會。舉例而言，降低一多位階記憶體裝置之邏輯位準之間的一邊限(例如，導致以降低的精確性為代價之增加的儲存容量)對於一種應用可有益於一使用者，而增加此一邊限(例如，導致以降低的儲存容量為代價之增加的精確性)可對另一種應用有益。在一實例中，端視一臨限電壓低於或高於操作參數值VREAD ，施加包括一位址及一操作參數VREAD 之一記憶體指令READ可分別產生1或0。一使用者使用其他操作參數之一能力可影響一記憶體裝置之可靠性及/或效能及/或記憶體裝置特性，諸如寫入速度、關於程式化/讀取位準之可調整邊限、儲存於任一記憶體胞中之位準之數目、資料加密等。舉例而言，此一操作參數之一值可由一使用者及/或由一處理器執行之指令來選擇。在一實施例中，根據一記憶體裝置之一通信協定，指令程式碼之特定位元可專用於操作參數資訊。舉例而言，在一並列裝置中，特定輸入/輸出端子可接收/發送操作參數之位元。然而，在一串列裝置之情形下，舉例而言，可在預定義時鐘循環期間在一指令序列中輸入/輸出此資訊。在某些情形下，可使用一混合型串並列協定來在記憶體接針處輸入包括一操作參數之一指令。在一項實施方案中，在一命令之執行期間使用之一實體操作條件可至少部分地端視具有該操作參數之對應資訊而採用一預定義組可能值當中之一者。舉例而言，此一對應可藉由一查找表建立。
可使用如上文所闡述之一記憶體指令操作之一記憶體裝置可包含揮發性或非揮發性記憶體，包括快閃NAND、快閃NOR、相變記憶體(PCM)、單位階胞(SLC)記憶體、多位階胞(MLC)記憶體等。特定而言，針對一記憶體裝置之一指令可包含包括一命令(諸如一讀取命令、一寫入或程式化命令、一抹除命令等)之若干個元素。一指令之此等元素亦可包括(例如)資料待寫入至或待自其讀取資料之記憶體裝置之一記憶體陣列中之一位置之一位址。因此，寫入至一記憶體陣列之一指令亦可包括此資料。除一指令之此等元素(例如，一命令、位址、資料等)外，此一指令可另外包括待在該指令及/或後續指令之執行期間使用之一或多個操作參數，如下文詳細闡釋。此等操作參數可包含一記憶體陣列中之一記憶體胞之一電壓參考位準、記憶體胞之邏輯位準之間或當中之一邊限或者待施加至記憶體胞之一偏壓信號之一斜升速度，此處僅列舉幾個實例。在一項實施方案中，該記憶體裝置可執行該指令，包括解譯操作參數、產生對應於該操作參數之一或多個物理量及將該一或多個物理量施加至記憶體裝置之適當節點/電路。
在一項實施例中，包括於一記憶體指令中之此一操作參數可由一記憶體裝置接收作為一數位或類比值或作為待由記憶體裝置解譯以判定該記憶體裝置之一或多個實體操作條件及/或操作模式之一程式碼。此一記憶體裝置可包括一參數管理區塊，該參數管理區塊用於藉由解譯操作參數及影響對應於該等操作參數之記憶體裝置中之周邊電路之操作條件來執行一記憶體指令，如下文進一步詳細地闡述。
在一項實施例中，包括於一記憶體指令中之一操作參數可用於程式化記憶體胞，例如將記憶體胞之臨限電壓修改為由該操作參數規定之一位準；此可藉由影響在結束程式化操作之一程式化驗證階段中使用之一實體操作條件來達成。舉例而言，此一操作參數可用於將臨限電壓參考值設定為對應於輸入操作參數之一所期望值。以一類似方式，包括於一記憶體讀取指令中之一操作參數可用於在由該操作參數所規定的特定實體操作條件(諸如，一字線讀取電壓)下擷取先前儲存於一記憶體位址處之資料。優點還包括，一使用者可自上文所闡述之操作中受益，此乃因作為知曉程式化條件之唯一者，一使用者亦可係能夠在一稍後時間正確地擷取所儲存資料之唯一者，如下文將闡釋。
在一項實施例中，包括於一記憶體指令中之此一操作參數可在一位元操縱過程期間使用。若將在不同步驟或階段中執行將資料寫入於一記憶體頁中，則可使用位元操縱。在此等情形下，將把額外位元程式化於已經部分程式化之記憶體頁上。舉例而言，位元操縱可用於部分程式化，諸如，在測試一計算系統之各種功能或操作期間，其中可在一稍後時間(例如，在進一步測試期間)執行額外程式化。在另一實例中，一使用者可使用位元操縱來個性化或定製一記憶體裝置。在此一情形下，資料及/或程式碼可在一製作過程結束時在裝運之前由製造商僅部分地載入至記憶體裝置中且使用者可隨後插入額外資訊(例如，密碼、程式碼等)以增加(例如)安全性。在又一實例中，可在其中資料將相對頻繁地改變之情形下(例如，在維持標頭之一記憶體區域中或在指向記憶體且表示記憶體之一內部組織之一檔案分配表中)使用位元操縱。在此一情形下，位元操縱可提供避免抹除及/或重新程式化一整個記憶體區塊之一機會。當然，用以使用一操作參數來操作一記憶體裝置之技術之此等細節僅係實例，且所主張之標的物並不限於此。
位元操縱可或可不涉及用於位元操縱過程之中間階段之錯誤校正碼(ECC)。在一項實施方案中，可僅在已儲存完整資料之後(例如，在一位元操縱過程之結束時)計算及程式化ECC。然而，在此一情形下，資料之一第一部分並不受ECC保護，從而在中間階段處之資料讀出期間導致一錯誤風險(及在位元操縱過程之稍後階段處ECC計算之必然出錯)。相比而言，若由一位元操縱過程之一早期階段產生之資料之一第一部分將受ECC保護，則可提供額外記憶體胞以在位元操縱過程之此一早期階段期間儲存ECC。舉例而言，若不可能在未抹除一整個記憶體區塊之記憶體中在「0」上方寫入「1」，則此等額外記憶體胞可係一不期望額外成本。如下文詳細論述，包括於一記憶體指令中之一操作參數可用於位元操縱及ECC過程。當然，位元操縱之此等細節僅係實例，且所主張之標的物並不限於此。
雖然本文中所闡述之實施例包括包含一或多個操作參數(例如，包含輸入資訊之操作參數)之記憶體指令，操作參數亦可包含係一命令之一執行之一結果之資訊(例如，包含輸出資訊之操作參數)。此一或多個操作參數亦可隨附一命令之一執行之結果。舉例而言，一或多個操作參數可隨附由一讀取命令之執行產生之讀取資料。在一實施方案中，一操作參數可表示在其下實行一操作之一讀取電壓。
將參考以下各圖闡述非限制性及非窮盡性實施例，其中除非另外說明，否則所有各圖中相同元件符號指代相同部件。
此說明書通篇中所提及之「一項實施例(one embodiment)」或「一實施例(an embodiment)」意指結合該實施例闡述之一特定特徵、結構或特性係包括於所主張之標的物之至少一項實施例中。因此，在此說明書通篇中之各種地方出現之片語「在一項實施例中(in one embodiment)」或「一實施例(an embodiment)」未必全部指代同一實施例。此外，可將該等特定特徵、結構或特性組合於一或多項實施例中。
圖1係根據一實施例之一記憶體裝置100之一示意圖。舉例而言，此一記憶體裝置可用於執行上文所闡述之技術。詳細地，記憶體裝置100可包含：一記憶體陣列120，其用以儲存可定址資料；一列解碼器110及行解碼器130；以及一微控制器135，其包括一命令介面及位址/資料管理區塊140以及一操作參數管理區塊150。一埠145可用於接收一記憶體指令之元素，諸如(例如)，一命令、記憶體陣列120中之一或多個記憶體胞之一位址及/或待寫入至記憶體陣列120之資料。埠145亦可用於傳輸讀取資料，還包括若干個其他可能。在一項實施方案中，埠145亦可用於接收可與一記憶體指令包括在一起的一或多個操作參數。在另一實施方案中，此等操作參數可在埠155處提供至記憶體裝置100。埠145或埠155中之任一者可包含一並列或一串列埠。舉例而言，在串列埠之情形下，多個輸入循環可用於提供一記憶體指令之全部或一部分，包括一命令、位址、資料及/或操作參數資訊。在一項實施方案中，可分配N個循環之一操作窗(例如，執行一寫入/讀取/抹除操作之一時間跨度)以輸入N個位元之操作參數資訊。作為一說明性實例，此一窗可放置在8個命令(COMMAND)循環(例如，對於一個單位元組命令)之後且在24個位址(ADDRESS)循環(例如，對於一個三位元組位址)之前，但所主張之標的物並不限於此。另一方面，在並列埠之情形下，舉例而言，可透過埠155中之專用接針來輸入操作參數資訊。在一項實施方案中，若一記憶體指令包括一讀取(READ)命令，則可使用埠145中之某些資料接針來輸入操作參數資訊(此乃因此一讀取(READ)命令不需要包括輸入資料)。在另一實施方案中，若一記憶體指令包括一磁區抹除命令，則所有位址接針可非必需。因此，最低有效位址接針可用於輸入操作參數資訊。在包含抹除整個記憶體之一晶片抹除命令之一指令之一情形下，位址輸入及資料輸入皆非必需且對應接針之全部或部分可用來輸入操作參數資訊。當然，用以接收一記憶體指令之元素之技術之此等細節僅係實例，且所主張之標的物並不限於此。
在一實施例中，在接收到包括一命令及操作參數資訊之一記憶體指令之後，微控制器135可解譯該命令且使用該操作參數資訊來執行該記憶體指令。列出幾個實例，此一操作參數可表示一電壓，諸如一字線(WL)讀取電壓、一WL程式化電壓、一WL驗證電壓、一電壓差、關於一預定義值(例如，如一程式化驗證操作中所使用)之一電壓邊限及/或一程式化/抹除斜升期間之一電壓步長。然而，此一操作參數亦可表示一電流值(例如，供快閃或浮動閘極記憶體中使用)或其他物理量，諸如一電阻值(例如，供PCM中使用)或一持續時間或時間延遲，諸如(例如)一NAND記憶體中之一位元線預充電與一位元線感測之間的一時間流逝。在一項實施方案中，此一操作參數可包含對應於一特定量(取決於操作參數涉及之命令)之一預定義組所允許值當中之一者之一程式碼。舉例而言，可根據一個四位元參數程式碼之值選擇16個可能電壓(或電流或電阻等)位準中之一者。在另一實施方案中，此一操作參數可包含一程式碼與一值之一組合。舉例而言，在一程式化操作期間，可為驗證電壓(由程式碼1規定)或為關於一預定義驗證電壓之邊限(程式碼2)或一電壓步長振幅(程式碼3)或一程式化電壓斜升中所使用之一步進持續時間(程式碼4)選擇一值。對應地，程式碼-值組合可導致可能實體操作條件當中之所規定一者受操作參數之值的影響。
在一實施例中，在經由埠155接收到操作參數資訊之後，操作參數管理區塊150可在內部產生對應於該操作參數資訊之一物理量。舉例而言，在一項實施方案中，操作參數管理區塊150可包括一電壓(或電流)產生器以產生具有一所規定精確性之對應於操作參數資訊之一電壓(或電流)。可將此一物理量施加於相關電路部分，諸如記憶體陣列120中之一字線、計時電路(未展示)等。
表1圖解說明包含若干個記憶體指令之一指令集之一實例，該若干個記憶體指令包括寫入啟用(WRITE ENABLE)、讀取(READ)、頁程式化(PAGE PROGRAM)、磁區抹除(SECTOR ERASE)及晶片抹除(CHIP ERASE)。每一此記憶體指令可由一指令程式碼表示；如上文所闡述，其亦可包括一位址、操作參數及資料。亦可包括可用於某些應用中之一虛設部分。
舉例而言，寫入啟用(WRITE ENABLE)記憶體指令可由一個單位元組十六進制程式碼06表示，讀取(READ)記憶體指令可由03表示，頁程式化(PAGE PROGRAM)記憶體指令可由02表示且磁區抹除(SECTOR ERASE)記憶體指令可由D8表示且晶片抹除(CHIP ERASE)記憶體指令可由60或C7表示。讀取(READ)記憶體指令可包括一個三位元組位址及一個單位元組操作參數程式碼，舉例而言，該單位元組操作參數程式碼可包含一字線讀取電壓。頁程式化(PAGE PROGRAM)記憶體指令可包括一個三位元組位址及可包含兩個不同參數之一個二位元組操作參數程式碼。舉例而言，一個參數可包含一加密編碼方案且另一參數可包含一程式化驗證(WL)電壓。磁區抹除(SECTOR ERASE)記憶體指令可包括一個二位元組位址及可表示一抹除電壓斜升中之一電壓步長(或步進持續時間)之一個單位元組操作參數程式碼。晶片抹除(CHIP ERASE)記憶體指令可包括三個單位元組操作參數程式碼，舉例而言，該三個單位元組操作參數程式碼可表示一參考電流位準、一字線讀取電壓及/或在整個記憶體之一抹除操作期間驗證記憶體胞中使用之一阱或本體讀取電壓。當然，此等細節僅係實例，且所主張之標的物並不限於此。
圖2係展示根據一實施例之一或多個記憶體胞之特性及量測參數之一曲線圖。特定而言，一狀態圖200可闡述(例如)一MLC記憶體裝置中之一狀態分佈。一水平軸205表示與記憶體狀態相關聯之相對電壓，而垂直軸208可表示一MLC記憶體裝置陣列中之相對數目個記憶體胞。當然，此等軸之位置及/或標度僅係實例，且所主張之標的物在此方面並不受限。根據一實施例，狀態圖200展示一經抹除或重設狀態210及經程式化或設定狀態220、230、240、250、260及270。此等設定狀態個別地分別開始於臨限電壓值α、β、γ、δ、η、φ處。舉例而言，一記憶體胞之此等記憶體狀態可由在一讀取操作期間在所規定操作條件下置於該記憶體胞之一閘極上之一電壓量加以界定。
在一實施例中，包括於一記憶體指令中之操作參數可用於選擇(例如)一MLC記憶體裝置之一或多個臨限電壓值。如上文所提及，此等操作參數可係使用者可選擇的。雖然此等MLC記憶體裝置可已經製造以具有彼此實質上相同的電及/或操作特性，但可在操作參數之此使用者選擇之後，針對不同MLC記憶體裝置不同地修改各種操作條件，諸如，臨限電壓參考值。舉例而言，可回應於一使用者選擇用以程式化MLC記憶體裝置之一記憶體指令中之特定操作參數來建立臨限電壓參考值α、β、γ、δ、η、φ。如上文所提及，一操作參數可包含一程式碼，該程式碼包含表示與該參數相關聯之一物理量之一組預定義值。舉例而言，對於一個三位元參數，位元001可對應於0伏特，010可對應於α伏特，011可對應於β伏特，100可對應於γ伏特，101可對應於δ伏特，110可對應於η伏特且111可對應於φ伏特，但所主張之標的物並不限於此。一使用者選擇臨限參考電壓值之此一機會可導致MLC記憶體裝置針對(例如)一使用者之特定應用要求之定製。此外，一使用者選擇臨限參考電壓值之此一機會可包括實施對儲存於MLC記憶體中之資料之密碼保護。舉例而言，僅瞭解用於將特定資料寫入至MLC記憶體裝置中之臨限電壓值之一使用者可隨後能夠讀取該特定資料(使用在程式化操作期間使用之臨限電壓參考值)。在一實施方案中，一臨限電壓值VT 不需要具有與其相關聯之一唯一邏輯值。舉例而言，α<VT <β關於α可表示一個「0」，但α<VT <β關於β可表示一個「1」。在此一情形下，舉例而言，僅使用者可知曉應在任一特定位址處關於哪一參考位準來執行一讀取操作。因此，僅使用者可能夠擷取正確資料(例如，一特定位址處之一記憶體胞程式化有α<VT <β以意指「0」或「1」)。因此，使用者可界定並建立適合用於加密之編碼方案。舉例而言，使用者可將邏輯值自由地指派給關於位元組或字中之位元位置中之特定參考位準量測之臨限電壓範圍。在讀出時，可輸入校正參數程式碼以便擷取有意義的資料。在一特定實施方案中，為增加所儲存資料之安全性，可僅在讀取資料歸屬於可僅為一使用者知曉之一所規定範圍內之情形下才認為此資料有效。舉例而言，此等範圍可包含在α與δ之間、β與φ之間或γ與η之間的讀取資料。此外，藉由選擇一記憶體指令中之一或多個操作參數，一使用者可界定不同臨限電壓範圍中之不同邏輯值(例如，「0」或「1」)。舉例而言，「1」可由VT <α或γ<VT <δ表示，且「0」可由α<VT <γ或δ<VT <φ表示。在一項實施方案中，臨限電壓值α、β、γ、δ、η、φ可儲存於MLC記憶體裝置中以用作用以讀取特定資料之一「密鑰」。此外，注意，邏輯值與臨限電壓範圍之間的對應可針對記憶體陣列之不同部分單獨界定，從而導致再進一步增加之靈活性及安全性。當然，操作參數之此等細節僅係實例，且所主張之標的物並不限於此。
在一實施例中，可藉由重新界定(例如，針對記憶體陣列之個別記憶體胞)將資料寫入至一記憶體陣列之一程式化操作期間之一定數目個所允許狀態位準來將一變化量的資訊儲存於該記憶體陣列中。隨後，可基於所界定數目個所允許狀態位準來讀取此資料。舉例而言，一記憶體陣列中之記憶體胞之一部分可包含二階(1個位元)編碼記憶體胞，記憶體胞之另一部分可包含三階(1.5個位元)編碼記憶體胞，記憶體胞之又一部分可包含四階(2個位元)編碼記憶體胞等。在此情形下，使用圖2作為一例示性參考，若陣列中之記憶體胞屬於第一個部分(1個位元)，則可使用操作參數β作為臨限電壓參考值來程式化及讀取該等記憶體胞，若該等記憶體胞屬於另一部分(1.5個位元)，則關於γ及η來程式化及讀取該等記憶體胞，且若該等記憶體胞屬於又一部分(2個位元/胞)，則使用α、δ及φ來程式化及讀取該等記憶體胞。因此，一記憶體陣列之記憶體容量可藉由選擇影響記憶體胞編碼之一或多個操作參數(例如，在一寫入命令之情形下)動態地變化。
在一實施例中，在如上文所闡述之一位元操縱過程期間，可界定多位階記憶體胞之邏輯內容以便允許在記憶體中將「1」覆寫至「0」上。舉例而言，知曉一位元操縱過程中之待決步驟之一使用者可使用不同操作參數來存取(例如，程式化或讀取)多位階記憶體胞，以使得不同所允許臨限電壓範圍可與儲存於其中之邏輯值相關聯。返回至圖2，以下實例闡述涉及ECC之一特定位元操縱過程。如在本發明實例中，此一位元操縱過程可包括兩個程式化操作。在一第一程式化操作中，可將資料之一部分寫入至一頁(其中ECC可保護一整個頁)。在該第一程式化操作中，一使用者可選擇(經由一記憶體指令中之一或多個操作參數)兩個最低VT 分佈(目標分佈)210及220來儲存資料。舉例而言，可使用VT 分佈210來儲存「1」且可使用VT 分佈220來儲存「0」(未程式化之資料可保持於一個「1」狀態中)。可藉由提供包含一程式化命令、一位址、資料及表示一字線程式化驗證位準(諸如，圖2中之VT =α)之一操作參數之一指令來實行程式化一個「0」。以一類似方式，可藉由使用包含一讀取命令、一位址及表示一字線讀取電壓(諸如，VT =0伏特)(例如，以在該第一程式化操作處區別「1」與「0」)之一操作參數之一指令來自經受位元操縱之記憶體頁讀取此資料。
在位元操縱過程之一第二程式化操作期間，可程式化額外位元，此可導致ECC位元經受改變，包括原本被禁止的「0」至「1」轉變。一使用者可選擇(經由一記憶體指令中之一或多個操作參數)不同於上文所闡述之第一程式化操作中所使用之VT 分佈之兩個VT 分佈。因此，舉例而言，可使用VT 分佈240來儲存「1」且可使用VT 分佈270來儲存「0」。可將先前程式化之資料自分佈210複製至分佈240且自分佈220複製至分佈270，以維持臨限電壓範圍與邏輯值之間的關聯一致性。可藉由提供包含一程式化命令、一位址、資料及一第一操作參數以及一第二操作參數之一指令來實行程式化一個「0」。該第一操作參數可包含一「經抹除」狀態之一字線程式化驗證位準(例如，圖2中之VT =γ)且該第二操作參數可包含一「經程式化」狀態之一字線程式化驗證位準(例如，VT =φ)。舉例而言，在一項實施方案中，在位元操縱過程之此階段之後，可使用包含一讀取命令、一位址及表示一字線讀取電壓(諸如，VT =η伏特)(以在此階段處藉助對記憶體胞之一單個存取來區別「1」與「0」)之一操作參數之一指令來實行自經受位元操縱之記憶體頁讀取資料。
以下實例闡述根據一實施例之涉及ECC之一特定位元操縱過程。此一位元操縱過程可包括兩個以上程式化操作。在以下實例之情形下，一位元操縱過程包括三個程式化操作。在一第一程式化操作中，可將資料之一部分寫入至一頁。在該第一程式化操作中，一使用者可選擇(經由一記憶體指令中之一或多個操作參數)兩個最低VT 分佈(目標分佈)210及220來儲存資料。舉例而言，可使用VT 分佈210來儲存「1」且可使用VT 分佈220來儲存「0」(未程式化之資料可保持於一個「1」狀態中)。如上文所闡釋，可藉由提供包含一程式化命令、一位址、資料及表示一字線程式化驗證位準(例如，圖2中之VT =α)之一操作參數之一指令來實行程式化一個「0」。以一類似方式，可藉由使用包含一讀取命令、一位址及表示一字線讀取電壓(例如，VT =0伏特)(例如，以在位元操縱過程之第一程式化操作處區別「1」與「0」)之一操作參數之一指令來自經受位元操縱之記憶體頁讀取此資料。
在一位元操縱過程之一第二程式化操作期間，目標VT 分佈(例如，由一使用者經由操作參數選擇)可包含VT 分佈220，對於未改變的已經程式化之資料(例如，將「0」寫入至「0」上)且對於新程式化之資料(例如，將「0」寫入至「1」上)，其可表示一個「0」。此外，另一目標VT 分佈可包含VT 分佈240，對於未改變的已經程式化之資料(例如，將「1」寫入至「1」上)且對於新程式化之資料(例如，將「1」寫入至「0」上)，其可表示一個「1」。在此一情形下，包括於一記憶體指令中之一操作參數可表示「1」之一程式化-驗證電壓(例如，γ)。此外，在此一情形下，在該第二程式化操作中，「0」可與低於「1」之臨限電壓的一臨限電壓相關聯。因此，舉例而言，可藉由使用包含一讀取命令、一位址及表示一字線讀取電壓(諸如，VT =γ)之一操作參數之一指令來自經受位元操縱之記憶體頁讀取此資料。
在一位元操縱過程之一第三程式化操作期間，目標VT 分佈(例如，由一使用者經由操作參數選擇)可包含VT 分佈240，對於未改變的已經程式化之資料(例如，將「1」寫入至「1」上)且對於新程式化之資料(例如，將「1」寫入至「0」上)，其可表示一個「1」。此外，另一目標VT 分佈可包含VT 分佈270，對於未改變的已經程式化之資料(例如，將「0」寫入至「0」上)且對於新程式化之資料(例如，將「0」寫入至「1」上)，其可表示一個「0」。在此一情形下，包括於一記憶體指令中之一操作參數可表示「0」之一程式化驗證電壓(例如，φ)。此外，在此一情形下，在該第三程式化操作中，「1」可與低於「0」之臨限電壓的一臨限電壓相關聯。因此，舉例而言，可藉由使用包含一讀取命令、一位址及表示一字線讀取電壓(諸如VT =φ)(或VT =η，以增加關於VT 分佈270中之已程式化胞的讀取邊限)之一操作參數之一指令來自經受位元操縱之記憶體頁讀取此資料。當然，位元操縱之此等細節僅係實例，且所主張之標的物並不限於此。
圖3包括展示根據一實施例之偏壓信號波形之特性300及記憶體胞電壓或電流之曲線圖。舉例而言，可將此等偏壓信號波形施加至一記憶體胞之一閘極以用於程式化該記憶體胞之一狀態(後續步驟之間的程式化驗證結束的可能變化並不在該波形圖中表示)。偏壓信號波形310包括一相對大電壓步長Vstep 及相對短時間步長Tstep 。相比而言，偏壓信號波形330包括一相對小電壓步長Vstep 及相對長時間步長Tstep 。偏壓信號波形320包括介於偏壓信號波形310之值與偏壓信號波形330之值之間的一電壓步長Vstep 及一時間步長Tstep 。電壓步長Vstep 及時間步長Tstep 之值可影響一記憶體操作之精確性及/或速度。雖然所主張之標的物並不限於此，但增加的精確性可導致一記憶體操作之減小之速度，而減小的精確性可導致一記憶體操作之增加之速度。在一實施方案中，如上文所論述，可由包括於一記憶體指令中之一操作參數之一或多個值及/或程式碼來選擇電壓步長Vstep 及一時間步長Tstep 之值(且因此精確性及/或速度)。因此，一記憶體裝置之效能可由可偏好一記憶體操作相對快而非精確或偏好一記憶體操作相對慢且高度精確(例如，可以較長執行時間為代價偏好一單個記憶體胞之相對諸多個狀態位準)之一使用者來選擇。當然，偏壓波形之此等細節僅係實例，且所主張之標的物並不限於此。
在一項實施方案中，一記憶體陣列之一個部分可不同於該記憶體陣列之另一部分受一或多個操作參數的影響。換言之，操作參數不需要以相同方式影響一記憶體陣列之所有部分。因此，舉例而言，如上文所闡述，不同區塊、頁、字或位元組可至少部分地基於包括於一記憶體指令中之一或多個操作參數而具有不同編碼。
在一實施例中，用以將資訊寫入至一PCM胞之一過程可包含將該PCM胞設定或重設至一個狀態或另一狀態。舉例而言，一PCM胞可藉由通過施加一相對高振幅、相對短持續時間電程式化脈衝來熔化相變材料而重設。相比而言，一PCM胞可藉由施加具有一相對較長持續時間之一相對較小亞熔化振幅電程式化脈衝(舉例而言，其可包括一相對突然的下降)來設定。一PCM胞亦可藉由施加可能具有一隨時間逐漸傾斜的電壓或電流下降之一較高過熔化振幅電程式化脈衝以允許熔化的相變材料結晶來設定。此一重設及/或設定脈衝及過程可作為一「寫入」或「程式化」脈衝及一「寫入」或「程式化」過程而施加。在一實施方案中，如上文所闡述，一或多個操作參數可隨附一記憶體指令中之一寫入命令。此等操作參數之值可影響一程式化脈衝之各種元素，諸如量值、持續時間、斜率等。當然，一程式化脈衝之此等細節僅係實例，且所主張之標的物並不限於此。
圖4包括展示根據一實施例之偏壓信號波形之特性及記憶體胞電壓或電流之曲線圖。此等偏壓信號波形可在讀取PCM胞之一過程期間(例如，諸如在一寫入驗證過程期間)施加至PCM胞。如下文所闡釋，可使用包括於一記憶體指令中之一操作參數來選擇此等偏壓信號波形之特定特性。舉例而言，一記憶體指令可包含一寫入命令、一記憶體陣列之一位址、待寫入之資料及影響待用於將資料寫入至記憶體陣列之偏壓信號波形之一或多個特定特性之一或多個操作參數。偏壓信號波形之此等特定特性可包括脈衝振幅、脈衝斜率、脈衝步長寬度、脈衝步長高度等。此外，一操作參數可用於在若干種類型之偏壓信號波形(例如偏壓信號波形410及420)當中進行選擇。舉例而言，偏壓信號波形410可包括一系列設定脈衝412、414及416，其構成具有自一個脈衝至下一個脈衝依序增加之個別峰值振幅之一波形。此一偏壓信號波形可解決一PCM中或多個PCM裝置中之複數個PCM胞之實體及/或電特性之可變性之一問題。在一項特定實施方案中，第一偏壓脈衝412可包含自峰值振幅440延伸至一斜升終點430之一負斜率設定斜升435。雖然展示設定脈衝412具有一線性設定斜升及垂直轉變，但曲線圖400僅意欲表示偏壓信號之一示意圖，且所主張之標的物在此方面並不受限。在一項特定實施方案中，第二設定脈衝414之峰值振幅450可大於先前第一設定脈衝412之峰值振幅440。作為另一實例，偏壓信號波形420包括一系列重設脈衝422、424及426，該等脈衝構成具有(例如)自一個脈衝至下一個脈衝依序增加的個別振幅之一波形。與偏壓信號波形410相比，偏壓信號波形420不需要包括一負斜率設定斜升。當然，用以操作一PCM之技術之此等細節僅係實例，且所主張之標的物並不受限於此。
圖5係根據一實施例之用以操作一記憶體裝置之一過程500之一流程圖。如上文所論述，用於操作一記憶體裝置之一技術可涉及針對該記憶體裝置之包括影響該記憶體裝置之一實體操作條件之一操作參數之一記憶體指令。在方塊510處，記憶體裝置可接收包括用以在一記憶體位置處操作之一命令之此一記憶體指令。在方塊520處，除包括一命令及可能闡述記憶體位置之一位址之外，記憶體裝置可接收包括一操作參數之記憶體指令。舉例而言，一記憶體指令可包括一讀取(READ)命令、一位址及一操作參數VREAD ，該操作參數VREAD 可用於為由該位址規定之記憶體胞選擇一參考臨限電壓。在一特定實施方案中，此一操作參數不需要包含(例如)一電壓之一值，而是可包含表示一電壓(或電流或時間等)之值之一程式碼。在一個情形下，記憶體裝置可儲存用於將一操作參數之一程式碼轉換成一實際電壓或電流之值之一表。舉例而言，可藉由寫入至該表(維持於記憶體裝置之一部分中)來創建及/或修改此一表。(數位)程式碼至一實際(類比)電壓或電流之此一轉換可由可包括於記憶體裝置中之一數位至類比轉換器(DAC)及/或一電壓或電流產生器執行。如上文所提及，記憶體裝置可串列地或與命令及記憶體位址並列地接收此一操作參數。在方塊530處，在執行於方塊510處接收之記憶體指令的同時，可至少部分地基於操作參數修改記憶體裝置之一或多個實體操作條件(例如，記憶體胞之臨限電壓)。當然，過程500之此等細節僅係實例，且所主張之標的物並不受限於此。
圖6係圖解說明包括一記憶體裝置610之一計算系統600之一例示性實施例之一示意圖。此一計算裝置可包含(例如)一或多個處理器以執行一應用程式及/或其他程式碼。舉例而言，記憶體裝置610可包含包括圖1中所展示之PCM 100之一部分之一記憶體。一計算裝置604可表示可組態以管理記憶體裝置610之任一裝置、器具或機器。記憶體裝置610可包括一記憶體控制器615及一記憶體622。在一項實施方案中，記憶體控制器615可包括一參數管理區塊650以接收包括於一記憶體指令中之一操作參數且至少部分地基於該操作參數修改記憶體裝置610之實體操作條件。藉由實例而非限制方式，計算裝置604可包括：一或多個計算裝置及/或平台，諸如(例如)，一桌上型電腦、一膝上型電腦、一工作站、一伺服器裝置或諸如此類；一或多個個人計算或通信裝置或器具，諸如(例如)一個人數位助理、行動通信裝置或諸如此類；一計算系統及/或相關聯服務提供商能力，諸如(例如)一資料庫或資料儲存服務提供商/系統；及/或其任一組合。
認識到，系統600中所展示之各種裝置以及如本文中進一步闡述之過程及方法之全部或部分可使用或以其他方式包括硬體、韌體、軟體或其任一組合來實施。因此，藉由實例而非限制方式，計算裝置604可包括透過一匯流排640以操作方式耦合至記憶體622之至少一個處理單元620及一主機或記憶體控制器615。處理單元620表示可組態以執行一資料計算程序或過程之至少一部分之一或多個電路。藉由實例而非限制方式，處理單元620可包括一或多個處理器、控制器、微處理器、微控制器、專用積體電路、數位信號處理器、可程式化邏輯裝置、場可程式化閘陣列及諸如此類或其任一組合。處理單元620可包括經組態以與記憶體控制器615通信之一作業系統。舉例而言，此一作業系統可產生將經由匯流排640發送至記憶體控制器615之包括命令、位址及/或操作參數之記憶體指令。此等命令可包含讀取、寫入或抹除命令。回應於此等記憶體指令，舉例而言，記憶體控制器615可執行上文所闡述之過程500以執行命令及/或修改記憶體裝置610之一或多個實體操作條件。舉例而言，記憶體控制器615可回應於包括於一記憶體指令中之一操作參數來增加施加至一PCM胞陣列中之至少一者之一偏壓信號之一量值。
記憶體622表示任一資料儲存機構。記憶體622可包括(例如)一主要記憶體624及/或一輔助記憶體626。主要記憶體624可包括(例如)一隨機存取記憶體、唯讀記憶體等。雖然在此實例中圖解說明為與處理單元620分離，但應理解，一主要記憶體624之全部或部分可提供於處理單元620內或以其他方式與處理單元620共置/耦合。
輔助記憶體626可包括(例如)與主要記憶體相同或類似類型之記憶體及/或一或多個資料儲存裝置或系統，諸如(例如)一磁碟機、一光碟機、一磁帶機、一固態記憶體磁碟機等。在某些實施方案中，輔助記憶體626可以操作方式接受一電腦可讀媒體628或可以其他方式組態以耦合至一電腦可讀媒體628。電腦可讀媒體628可包括(例如)可攜載用於系統600中之裝置中之一或多者之資料、程式碼及/或指令及/或使得該等資料、程式碼及/或指令可存取之任一媒體。
計算裝置604可包括(例如)一輸入/輸出632。輸入/輸出632表示可組態以接受或以其他方式引入人類及/或機器輸入之一或多個裝置或特徵，及/或可組態以遞送或以其他方式實現人類及/或機器輸出之一或多個裝置或特徵。藉由實例而非限制方式，輸入/輸出裝置632可包括一以操作方式組態之顯示器、揚聲器、鍵盤、滑鼠、軌跡球、觸控螢幕、資料埠等。
本文中所用之術語「及(and)」、「及/或(and/or)」及「或(or)」可包括將至少部分地取決於其所使用之上下文之各種含義。通常，若使用「及/或(and/or)」以及「或(or)」來使諸如A、B或C之一列表相關聯，則「及/或(and/or)」以及「或(or)」意欲意指A、B及C(此處以包含意義使用)以及A、B或C(此處以互斥意義使用)。此說明書通篇中所提及之「一項實施例(one embodiment)」或「一實施例(an embodiment)」意指結合該實施例闡述之一特定特徵、結構或特性包括於所主張之標的物之至少一項實施例中。因此，在此說明書通篇中之各種地方出現之片語「在一項實施例中(in one embodiment)」或「一實施例(an embodiment)」未必全部指代同一實施例。此外，可將該等特定特徵、結構或特性組合在一或多項實施例中。
雖然已圖解說明及闡述了目前被視為實例性實施例之實施例，但熟習此項技術者將理解，可在不背離所主張之標的物之情形下做出各種其他修改且可以等效物替代。另外，可在不背離本文中所闡述之中心概念之情形下做出諸多修改以使一特定情形適於所主張之標的物之教示。因此，意欲使所主張之標的物不限於所揭示之特定實施例，而是此所主張之標的物亦可包括歸屬於隨附申請專利範圍及其等效物之範疇內之所有實施例。
100．．．記憶體裝置
110．．．列解碼器
120．．．記憶體陣列
130．．．行解碼器
135．．．微控制器
140．．．命令介面及位址/資料管理區塊
145．．．埠
150．．．操作參數管理區塊
155．．．埠
600．．．計算系統
604．．．計算裝置
610．．．記憶體裝置
615．．．記憶體控制器
620．．．處理單元
622．．．記憶體
624．．．主要記憶體
626．．．輔助記憶體
628．．．電腦可讀媒體
632．．．輸入/輸出裝置
640．．．匯流排
650．．．參數管理區塊
圖1係根據一實施例之一記憶體裝置之一示意圖。
圖2係展示根據一實施例之一記憶體胞之特性及量測參數之一曲線圖。
圖3包括展示根據一實施例之偏壓信號波形之特性及記憶體胞電壓或電流之曲線圖。
圖4包括展示根據一實施例之偏壓信號波形之特性及記憶體胞電壓或電流之曲線圖。
圖5係根據一實施例之用以操作一記憶體裝置之一過程之一流程圖。
圖6係圖解說明一計算系統之一例示性實施例之一示意圖。
(無元件符號說明)

Claims (17)

  1. 一種操作一記憶體裝置之方法，其包含：接收一記憶體指令，其記憶體指令包含：用以在一記憶體中之一位置處操作之一命令，及至少一個操作參數；及至少部分地基於該至少一個操作參數來影響該記憶體中之周邊電路之一實體操作條件，其中該實體操作條件包含該記憶體之一精確性及該記憶體之一操作速度中至少一者。
  2. 如請求項1之方法，其中該至少一個操作參數包含一數位信號。
  3. 如請求項2之方法，其進一步包含將該數位信號轉換成一類比信號。
  4. 如請求項2之方法，其進一步包含：產生對應於該數位信號之一電壓或電流；及將該電壓或電流施加至包括於該記憶體中之一或多個周邊電路。
  5. 如請求項1之方法，其中該命令包含用以執行以下操作之一命令：自該記憶體讀取、寫入至該記憶體或抹除該記憶體之至少一部分。
  6. 如請求項1之方法，其進一步包含：接收與該指令包括在一起的一額外操作參數，其中該額外操作參數指示是否將在後續指令期間施加該至少一個操作參數。
  7. 如請求項6之方法，其進一步包含至少部分地基於該額外操作參數在該記憶體中影響該周邊電路之該實體操作。
  8. 如請求項1之方法，其中影響該周邊電路之該實體操作條件在該記憶體指令執行期間發生。
  9. 一種記憶體裝置，其包含：用以執行以下操作之電路：讀取至一記憶體胞陣列或自一記憶體胞陣列寫入，及接收一記憶體指令，該記憶體指令包含：用以在該記憶體胞陣列中之一位置處操作之一命令；及至少一個操作參數；及用以執行以下操作之一參數管理區塊：接收該至少一個操作參數，及至少部分地基於該至少一個操作參數來影響該電路之一實體操作條件，其中該實體操作條件包含該記憶體之一精確性及該記憶體之一操作速度中至少一者。
  10. 如請求項9之記憶體裝置，其進一步包含一產生器以至少部分地基於該至少一個操作參數來產生電壓或電流位準。
  11. 如請求項9之記憶體裝置，其進一步包含：一第一輸入埠，其用以接收該至少一個操作參數；及一第二輸入埠，其用以接收該命令。
  12. 如請求項9之記憶體裝置，該電路進一步用以接收闡述該記憶體胞陣列中之該位置之一位址。
  13. 如請求項9之記憶體裝置，其中該實體操作條件係在該記憶體指令執行期間被影響。
  14. 如請求項9之記憶體裝置，其中該記憶體指令進一步包含一額外操作參數，該額外操作參數指示是否將在後續指令期間施加該至少一個操作參數，且其中該電路至少部分基於該至少一個操作參數及該額外操作參數影響該記憶體裝置中之該電路的該實體操作條件。
  15. 一種電子系統，其包含：一記憶體裝置，其包含一記憶體胞陣列，該記憶體裝置進一步包含用以執行以下操作之一記憶體控制器：寫入至該記憶體胞陣列或自該記憶體胞陣列讀取；接收一記憶體指令，該記憶體指令包含：用以在該記憶體胞陣列中之一位置處操作之一命令；及至少一個操作參數；及至少部分地基於該至少一個操作參數來影響該記憶體裝置中之周邊電路之一實體操作條件，其中該實體操作條件包含該記憶體之一精確性及該記憶體之一操作速度中至少一者；及一處理器，其用以主控一或多個應用程式且用以將該記憶體指令起始至該記憶體控制器以提供對該記憶體胞 陣列之存取。
  16. 如請求項15之系統，其中該實體操作條件係在該記憶體指令執行期間被影響。
  17. 如請求項15之系統，其中該記憶體指令進一步包含一額外操作參數，該額外操作參數指示是否將在後續指令期間施加該至少一個操作參數，且其中該記憶體控制器至少部分基於該至少一個操作參數及該額外操作參數影響該記憶體裝置中之該周邊電路的該實體操作條件。
TW100137412A 2010-11-18 2011-10-14 包括影響記憶體之操作條件之參數之記憶體指令 TWI508093B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/949,728 US8737138B2 (en) 2010-11-18 2010-11-18 Memory instruction including parameter to affect operating condition of memory

Publications (2)

Publication Number Publication Date
TW201227750A TW201227750A (en) 2012-07-01
TWI508093B true TWI508093B (zh) 2015-11-11

Family

ID=46064272

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100137412A TWI508093B (zh) 2010-11-18 2011-10-14 包括影響記憶體之操作條件之參數之記憶體指令

Country Status (6)

Country Link
US (4) US8737138B2 (zh)
JP (1) JP5598677B2 (zh)
KR (2) KR101430295B1 (zh)
CN (1) CN102543154B (zh)
DE (1) DE102011085988B4 (zh)
TW (1) TWI508093B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8467237B2 (en) 2010-10-15 2013-06-18 Micron Technology, Inc. Read distribution management for phase change memory
US10359949B2 (en) * 2011-10-31 2019-07-23 Apple Inc. Systems and methods for obtaining and using nonvolatile memory health information
WO2013101043A1 (en) * 2011-12-29 2013-07-04 Intel Corporation Dynamic window to improve nand memory endurance
US9361181B2 (en) 2012-03-15 2016-06-07 Micron Technology, Inc. Error protection for memory devices
US9001575B2 (en) 2012-03-30 2015-04-07 Micron Technology, Inc. Encoding program bits to decouple adjacent wordlines in a memory device
US9105314B2 (en) 2012-04-27 2015-08-11 Micron Technology, Inc. Program-disturb decoupling for adjacent wordlines of a memory device
US8910000B2 (en) 2012-05-17 2014-12-09 Micron Technology, Inc. Program-disturb management for phase change memory
US9082510B2 (en) * 2012-09-14 2015-07-14 Freescale Semiconductor, Inc. Non-volatile memory (NVM) with adaptive write operations
KR101994350B1 (ko) * 2012-12-28 2019-07-01 삼성디스플레이 주식회사 멀티-타임 프로그래머블 동작의 오류 검출 방법 및 이를 채용한 유기 발광 표시 장치
CN104346292B (zh) * 2013-08-05 2017-10-24 慧荣科技股份有限公司 用来管理一记忆装置的方法、记忆装置与控制器
KR102187524B1 (ko) * 2014-02-13 2020-12-07 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
US9934831B2 (en) 2014-04-07 2018-04-03 Micron Technology, Inc. Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
US9384830B2 (en) * 2014-05-06 2016-07-05 Micron Technology, Inc. Apparatuses and methods for performing multiple memory operations
US20160062656A1 (en) * 2014-08-28 2016-03-03 Freescale Semiconductor, Inc. Command Set Extension for Non-Volatile Memory
US9530468B2 (en) * 2014-09-26 2016-12-27 Intel Corporation Method, apparatus and system to manage implicit pre-charge command signaling
US9858990B2 (en) * 2014-12-18 2018-01-02 Apple Inc. Hardware-based performance equalization for storage devices
EP3254287A4 (en) 2015-02-06 2018-08-08 Micron Technology, INC. Apparatuses and methods for memory device as a store for program instructions
US9496043B1 (en) * 2015-06-24 2016-11-15 International Business Machines Corporation Dynamically optimizing flash data retention or endurance based on data write frequency
US10126968B2 (en) * 2015-09-24 2018-11-13 International Business Machines Corporation Efficient configuration of memory components
US10643700B2 (en) * 2015-10-29 2020-05-05 Micron Technology, Inc. Apparatuses and methods for adjusting write parameters based on a write count
KR102406727B1 (ko) * 2015-12-16 2022-06-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 반도체 시스템
KR20170075855A (ko) * 2015-12-23 2017-07-04 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102592359B1 (ko) 2016-06-27 2023-10-20 에스케이하이닉스 주식회사 반도체장치
US11217286B2 (en) 2016-06-27 2022-01-04 SK Hynix Inc. Semiconductor memory device with power down operation
US11133042B2 (en) 2016-06-27 2021-09-28 SK Hynix Inc. Semiconductor memory system and semiconductor memory device, which can be remotely initialized
US10181346B2 (en) 2016-08-02 2019-01-15 SK Hynix Inc. Semiconductor devices and operations thereof
US10037788B2 (en) * 2016-08-02 2018-07-31 SK Hynix Inc. Semiconductor devices and semiconductor systems
CN106527977B (zh) * 2016-10-17 2020-01-21 锐捷网络股份有限公司 一种配置参数的方法及存储设备
US10395723B2 (en) 2017-03-07 2019-08-27 Toshiba Memory Corporation Memory system that differentiates voltages applied to word lines
US10685702B2 (en) * 2017-08-28 2020-06-16 Micron Technology, Inc. Memory array reset read operation
US10354732B2 (en) * 2017-08-30 2019-07-16 Micron Technology, Inc. NAND temperature data management
US10936221B2 (en) * 2017-10-24 2021-03-02 Micron Technology, Inc. Reconfigurable memory architectures
US10535415B2 (en) 2017-11-03 2020-01-14 Micron Technology, Inc. Trim setting determination for a memory device
US10628354B2 (en) 2017-12-11 2020-04-21 Micron Technology, Inc. Translation system for finer grain memory architectures
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10566052B2 (en) 2017-12-22 2020-02-18 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10522226B2 (en) 2018-05-01 2019-12-31 Silicon Storage Technology, Inc. Method and apparatus for high voltage generation for analog neural memory in deep learning artificial neural network
US11061606B2 (en) * 2018-06-29 2021-07-13 Micron Technology, Inc. NAND temperature-aware operations
US11321008B2 (en) * 2018-11-15 2022-05-03 Micron Technology, Inc. Temperature-based memory management
JP6741811B1 (ja) * 2019-03-07 2020-08-19 力晶積成電子製造股▲ふん▼有限公司Ｐｏｗｅｒｃｈｉｐ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ 不揮発性半導体記憶装置の消去制御回路及び方法、並びに不揮発性半導体記憶装置
CN111863074B (zh) * 2019-04-28 2024-03-01 桑迪士克科技有限责任公司 块中不同字线上的每单元具有不同位的存储器设备
US10910076B2 (en) 2019-05-16 2021-02-02 Sandisk Technologies Llc Memory cell mis-shape mitigation
US11513719B2 (en) * 2019-08-29 2022-11-29 Micron Technology, Inc. Fast purge on storage devices
US11307951B2 (en) * 2019-09-04 2022-04-19 Micron Technology, Inc. Memory device with configurable performance and defectivity management
US11720352B2 (en) 2019-12-10 2023-08-08 Micron Technology, Inc. Flexible command pointers to microcode operations
US11543992B2 (en) * 2020-12-09 2023-01-03 Western Digital Technologies, Inc. Decreasing physical secure erase times in solid state drives
CN112614525B (zh) * 2020-12-16 2023-12-29 中国科学院上海微系统与信息技术研究所 一种提高电阻一致性的低功耗相变存储器写驱动电路
US11481141B1 (en) 2021-04-26 2022-10-25 Micron Technology, Inc. Secure self-purging memory partitions
CN114338396B (zh) * 2021-12-02 2024-04-23 深圳市盈和致远科技有限公司 控制信号获得方法、装置、终端设备以及存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080263262A1 (en) * 2007-04-22 2008-10-23 Anobit Technologies Ltd. Command interface for memory devices
US20090091979A1 (en) * 2007-10-08 2009-04-09 Anobit Technologies Reliable data storage in analog memory cells in the presence of temperature variations
US20090103371A1 (en) * 2007-10-22 2009-04-23 Micron Technology, Inc. Memory cell operation
US7545677B2 (en) * 2007-06-14 2009-06-09 Samsung Electronics Co., Ltd. Nonvolatile memory device and methods of programming and reading the same
US20090296471A1 (en) * 2008-05-27 2009-12-03 Micron Technology, Inc. Memory cell operation
US20100142284A1 (en) * 2008-12-09 2010-06-10 Spansion Llc Deterministic-based programming in memory
US20100208523A1 (en) * 2009-02-13 2010-08-19 Micron Technology, Inc. Dynamic soft program trims
US7808819B2 (en) * 2008-04-29 2010-10-05 Sandisk Il Ltd. Method for adaptive setting of state voltage levels in non-volatile memory

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629890A (en) 1994-09-14 1997-05-13 Information Storage Devices, Inc. Integrated circuit system for analog signal storing and recovery incorporating read while writing voltage program method
JPH0969294A (ja) 1995-08-31 1997-03-11 Sanyo Electric Co Ltd 不揮発性多値メモリ装置
US5726934A (en) 1996-04-09 1998-03-10 Information Storage Devices, Inc. Method and apparatus for analog reading values stored in floating gate structures
US5768287A (en) * 1996-10-24 1998-06-16 Micron Quantum Devices, Inc. Apparatus and method for programming multistate memory device
US6208542B1 (en) 1998-06-30 2001-03-27 Sandisk Corporation Techniques for storing digital data in an analog or multilevel memory
JP2000321332A (ja) 1999-05-11 2000-11-24 Hitachi Maxell Ltd 半導体装置の評価方法および評価装置
JP3916862B2 (ja) 2000-10-03 2007-05-23 株式会社東芝 不揮発性半導体メモリ装置
US6564288B2 (en) * 2000-11-30 2003-05-13 Hewlett-Packard Company Memory controller with temperature sensors
JP2002208286A (ja) 2001-01-09 2002-07-26 Sharp Corp 不揮発性半導体記憶装置
JP3631463B2 (ja) 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
US6515909B1 (en) * 2001-10-05 2003-02-04 Micron Technology Inc. Flash memory device with a variable erase pulse
US6851018B2 (en) * 2002-03-27 2005-02-01 Hewlett-Packard Development Company, L.P. Exchanging operation parameters between a data storage device and a controller
JP4040405B2 (ja) * 2002-09-20 2008-01-30 富士通株式会社 不揮発性半導体記憶セルの制御方法、および不揮発性半導体記憶装置
US6882567B1 (en) * 2002-12-06 2005-04-19 Multi Level Memory Technology Parallel programming of multiple-bit-per-cell memory cells on a continuous word line
KR100506061B1 (ko) 2002-12-18 2005-08-03 주식회사 하이닉스반도체 특성 조정 장치를 부가한 메모리 장치
JP2004333246A (ja) 2003-05-06 2004-11-25 Matsushita Electric Ind Co Ltd 半導体装置
US7180775B2 (en) * 2004-08-05 2007-02-20 Msystems Ltd. Different numbers of bits per cell in non-volatile memory devices
JP2006065973A (ja) 2004-08-27 2006-03-09 Toshiba Corp 不揮発性半導体記憶装置
US7612403B2 (en) 2005-05-17 2009-11-03 Micron Technology, Inc. Low power non-volatile memory and gate stack
KR20070074232A (ko) 2006-01-09 2007-07-12 삼성전자주식회사 램 영역과 롬 영역을 동시에 가지는 반도체 메모리 장치
JP4999921B2 (ja) * 2006-05-12 2012-08-15 アノビット テクノロジーズ リミテッド メモリ素子用の歪み推定と誤り訂正符号化の組み合せ
US7551486B2 (en) 2006-05-15 2009-06-23 Apple Inc. Iterative memory cell charging based on reference cell value
US7512029B2 (en) 2006-06-09 2009-03-31 Micron Technology, Inc. Method and apparatus for managing behavior of memory devices
US7616483B2 (en) 2006-07-03 2009-11-10 Sandisk Corporation Multi-bit-per-cell flash memory device with an extended set of commands
JP2008016112A (ja) 2006-07-05 2008-01-24 Toshiba Corp 半導体記憶装置
JP4886434B2 (ja) * 2006-09-04 2012-02-29 株式会社東芝 不揮発性半導体記憶装置
KR100753156B1 (ko) * 2006-09-13 2007-08-30 삼성전자주식회사 플래시 메모리 장치 및 그것의 메모리 셀 어레이
US7646636B2 (en) * 2007-02-16 2010-01-12 Mosaid Technologies Incorporated Non-volatile memory with dynamic multi-mode operation
US7573762B2 (en) 2007-06-06 2009-08-11 Freescale Semiconductor, Inc. One time programmable element system in an integrated circuit
JP2009015978A (ja) * 2007-07-05 2009-01-22 Toshiba Corp 半導体記憶装置及びメモリシステム
DE102007032780B4 (de) 2007-07-13 2013-08-01 Qimonda Ag Integrierter Halbleiterspeicher, Halbleiterspeichermodul und Verfahren mit Einstellung von Betriebsparametern
US8085586B2 (en) * 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8144517B2 (en) 2008-02-22 2012-03-27 Samsung Electronics Co., Ltd. Multilayered nonvolatile memory with adaptive control
KR100953065B1 (ko) * 2008-03-14 2010-04-13 주식회사 하이닉스반도체 불휘발성 메모리 소자
KR20100010355A (ko) * 2008-07-22 2010-02-01 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 및 소거 방법
US8370603B2 (en) 2008-12-23 2013-02-05 Apple Inc. Architecture for address mapping of managed non-volatile memory
US8874825B2 (en) * 2009-06-30 2014-10-28 Sandisk Technologies Inc. Storage device and method using parameters based on physical memory block location
US8243520B2 (en) * 2009-11-02 2012-08-14 Infineon Technologies Ag Non-volatile memory with predictive programming
US8228735B2 (en) * 2010-02-17 2012-07-24 Micron Technology, Inc. Memory array having memory cells coupled between a programmable drain select gate and a non-programmable source select gate
US20110304874A1 (en) * 2010-06-14 2011-12-15 Dov Aharonson System and method for operating a peripheral device from a program using interface suitable for operation of another type of peripheral device
US8737141B2 (en) * 2010-07-07 2014-05-27 Stec, Inc. Apparatus and method for determining an operating condition of a memory cell based on cycle information
US9037778B2 (en) 2010-08-20 2015-05-19 Samsung Electronics Co., Ltd. Method and apparatus to interface semiconductor storage device and host to provide performance throttling of semiconductor storage device
KR101824067B1 (ko) 2010-08-20 2018-01-31 삼성전자주식회사 반도체 저장 장치의 성능 조절을 위한 반도체 저장장치와 호스트간 인터페이스 방법 및 그 장치
US8902650B2 (en) * 2012-08-30 2014-12-02 Micron Technology, Inc. Memory devices and operating methods for a memory device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080263262A1 (en) * 2007-04-22 2008-10-23 Anobit Technologies Ltd. Command interface for memory devices
US7545677B2 (en) * 2007-06-14 2009-06-09 Samsung Electronics Co., Ltd. Nonvolatile memory device and methods of programming and reading the same
US20090091979A1 (en) * 2007-10-08 2009-04-09 Anobit Technologies Reliable data storage in analog memory cells in the presence of temperature variations
US20090103371A1 (en) * 2007-10-22 2009-04-23 Micron Technology, Inc. Memory cell operation
US7808819B2 (en) * 2008-04-29 2010-10-05 Sandisk Il Ltd. Method for adaptive setting of state voltage levels in non-volatile memory
US20090296471A1 (en) * 2008-05-27 2009-12-03 Micron Technology, Inc. Memory cell operation
US20100142284A1 (en) * 2008-12-09 2010-06-10 Spansion Llc Deterministic-based programming in memory
US20100208523A1 (en) * 2009-02-13 2010-08-19 Micron Technology, Inc. Dynamic soft program trims

Also Published As

Publication number Publication date
JP2012109003A (ja) 2012-06-07
US9076524B2 (en) 2015-07-07
JP5598677B2 (ja) 2014-10-01
KR20140066988A (ko) 2014-06-03
US20130167251A1 (en) 2013-06-27
US9437254B2 (en) 2016-09-06
US8737138B2 (en) 2014-05-27
US20120127807A1 (en) 2012-05-24
CN102543154B (zh) 2015-09-09
DE102011085988B4 (de) 2018-01-11
DE102011085988A1 (de) 2012-07-05
CN102543154A (zh) 2012-07-04
US20150262628A1 (en) 2015-09-17
US20140250280A1 (en) 2014-09-04
KR101430295B1 (ko) 2014-08-14
KR20120053972A (ko) 2012-05-29
US8824213B2 (en) 2014-09-02
TW201227750A (en) 2012-07-01
KR101556472B1 (ko) 2015-10-01

Similar Documents

Publication Publication Date Title
TWI508093B (zh) 包括影響記憶體之操作條件之參數之記憶體指令
US8665649B2 (en) Non-volatile memory device and ISPP programming method
TWI401689B (zh) 具有極性控制的多重位元格非揮發記憶體裝置與系統，以及對其進行程式化之方法
US8243523B2 (en) Sensing operations in a memory device
US9111631B2 (en) Reading memory cell history during program operation for adaptive programming
US8441861B2 (en) Self-check calibration of program or erase and verify process using memory cell distribution
KR20140072118A (ko) 플래시 메모리 시스템
JP5687356B2 (ja) セグメント化されたプログラミングの方法およびメモリデバイス
WO2014081572A1 (en) Fast secure erasure schemes for non-volatile memory
CN114388034A (zh) 存储器装置及其操作方法
KR20150044475A (ko) 저항성 메모리 장치 및 동작 방법 방법과 이를 포함하는 시스템
KR101711353B1 (ko) 메모리 디바이스 작동 관리
US11087803B2 (en) Efficient control of memory core circuits
CN118280419A (zh) 存储装置以及用于在存储装置上执行高速缓存编程的方法
EP2845101A1 (en) Error protection for memory devices
CN114822662A (zh) 一种存储装置、验证方法和存储器系统