JP5687356B2 - セグメント化されたプログラミングの方法およびメモリデバイス - Google Patents
セグメント化されたプログラミングの方法およびメモリデバイス Download PDFInfo
- Publication number
- JP5687356B2 JP5687356B2 JP2013544507A JP2013544507A JP5687356B2 JP 5687356 B2 JP5687356 B2 JP 5687356B2 JP 2013544507 A JP2013544507 A JP 2013544507A JP 2013544507 A JP2013544507 A JP 2013544507A JP 5687356 B2 JP5687356 B2 JP 5687356B2
- Authority
- JP
- Japan
- Prior art keywords
- segment
- memory cells
- program
- voltage
- programming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 35
- 230000015654 memory Effects 0.000 claims description 229
- 230000000903 blocking effect Effects 0.000 claims description 9
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 238000009826 distribution Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000003936 working memory Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Description
要約すると、セグメント化されたプログラミング方法のうちの1つ以上の実施形態は、プログラミング中におけるより高速なプログラム検証動作を提供できる。各プログラム検証動作について典型的な先行技術の単一プログラム検証傾斜電圧信号を使用する代わりに、プログラム検証傾斜電圧は、それぞれ、異なる検証電圧で開始および終了する、複数の傾斜電圧信号セグメントにセグメント化される。メモリセルのセグメントは、検証が成功するまでプログラムされ(例えばプログラミングパルスおよびプログラム検証動作)、次いで、次のセグメントがプログラムされる(例えば最も低いセグメントから最も高いセグメントまたは最も高いセグメントから最も低いセグメント)。
Claims (17)
- メモリセルのグループをプログラムする方法であって、
前記メモリセルのグループは、各々が複数のプログラム状態のうちの第1の部分のプログラム状態にプログラムされる、メモリセルの第1のセグメントを含み、前記メモリセルのグループは、各々が前記複数のプログラム状態のうちの第2の部分のプログラム状態にプログラムされる、メモリセルの第2のセグメントを更に含み、前記メモリセルのグループは、各々が前記複数のプログラム状態のうちの前記第1の部分及び前記第2の部分以外のプログラム状態にプログラムされる、メモリセルの第3のセグメントを更に含み、
前記方法は、
プログラミングの第1のセグメントとして、
プログラミング電圧で前記メモリセルのグループにバイアスをかけることと、
第1の開始電圧及び第1の終了電圧を有する第1の傾斜電圧信号セグメントで前記メモリセルのグループをプログラム検証することと、
メモリセルの前記第2のセグメント及びメモリセルの前記第3のセグメントのうちの特定数のメモリセルが前記第1の傾斜電圧信号セグメントでの前記プログラム検証に合格するまで、前記プログラミング電圧を増加させ、かつ、前記バイアスをかけることと前記第1の傾斜電圧信号セグメントで前記プログラム検証することとを繰り返すことと、
を含み、
プログラミングの第2のセグメントとして、
プログラミング電圧で前記メモリセルのグループにバイアスをかけることと、
第2の開始電圧及び第2の終了電圧を有する第2の傾斜電圧信号セグメントで前記メモリセルのグループをプログラム検証することと、
メモリセルの前記第3のセグメントのうちの特定数のメモリセルが前記第2の傾斜電圧信号セグメントでの前記プログラム検証に合格するまで、前記プログラミング電圧を増加させ、かつ、前記バイアスをかけることと前記第2の傾斜電圧信号セグメントで前記プログラム検証することとを繰り返すことと、
を含み、
前記第1の開始電圧は前記第2の開始電圧とは異なり、かつ、前記第1の終了電圧は前記第2の終了電圧とは異なる、方法。 - 前記第1の傾斜電圧信号セグメントが前記第2の傾斜電圧信号セグメントと同じ傾斜率を有する、請求項1に記載の方法。
- 前記第1の傾斜電圧信号セグメントが前記第2の傾斜電圧信号セグメントと重複する、請求項1に記載の方法。
- 前記第1の傾斜電圧信号セグメント又は前記第2の傾斜電圧信号セグメントでの前記プログラム検証に合格する前記メモリセルの前記特定数は、他のメモリセルよりも高速でプログラムするメモリセルによって決定される、請求項1に記載の方法。
- 前記第1の開始電圧は前記第2の開始電圧未満であり、前記第1の終了電圧は前記第2の終了電圧未満である、請求項1に記載の方法。
- 目標メモリセルをアクティブにする傾斜電圧信号セグメントの特定の電圧に関連付けられたカウントを決定することをさらに含み、前記カウントは前記目標メモリセルの閾値電圧を示す、請求項1に記載の方法。
- プログラミングの前記第2のセグメントは、メモリセルの前記第1のセグメントのプログラミングを阻止することをさらに含む、請求項1に記載の方法。
- プログラミングの前記第1のセグメントは、前記プログラミング電圧で前記メモリセルのグループにバイアスをかける前に、ページバッファにデータをロードすることを更に含み、前記データは、メモリセルの前記第1のセグメントに対するユーザデータと、メモリセルの前記第2のセグメント及びメモリセルの前記第3のセグメントに対するプログラムデータとを含んでおり、
メモリセルの前記第1のセグメントに対する前記ユーザデータは、メモリセルの前記第1のセグメントのメモリセルを、プログラム状態の前記第1の部分の目標プログラム状態にプログラムするように構成され、
メモリセルの前記第2のセグメント及びメモリセルの前記第3のセグメントに対する前記プログラムデータは、メモリセルの前記第2のセグメント及びメモリセルの前記第3のセグメントの全てのメモリセルを、プログラム状態の前記第1の部分の最も高いプログラム状態よりも高いプログラム状態にプログラムすることを試みるように構成される、請求項1に記載の方法。 - メモリセルの前記第2のセグメント及びメモリセルの前記第3のセグメントに対する前記プログラムデータは、メモリセルの前記第2のセグメント及びメモリセルの前記第3のセグメントの全てのメモリセルを、プログラム状態の前記第2の部分の最も低いプログラム状態にプログラムすることを試みるように構成される、請求項8に記載の方法。
- プログラミングの前記第2のセグメントは、前記プログラミング電圧で前記メモリセルのグループにバイアスをかける前に、ページバッファにデータをロードすることを更に含み、前記データは、メモリセルの前記第1のセグメントに対する阻止データと、メモリセルの前記第2のセグメントに対するユーザデータと、メモリセルの前記第3のセグメントに対するプログラムデータとを含んでおり、
メモリセルの前記第1のセグメントに対する前記阻止データは、メモリセルの前記第1のセグメントのメモリセルのプログラミングを阻止するように構成され、
メモリセルの前記第2のセグメントに対する前記ユーザデータは、メモリセルの前記第2のセグメントのメモリセルを、プログラム状態の前記第2の部分の目標プログラム状態にプログラムするように構成され、
メモリセルの前記第3のセグメントに対する前記プログラムデータは、メモリセルの前記第3のセグメントの全てのメモリセルを、プログラム状態の前記第2の部分の最も高いプログラム状態よりも高いプログラム状態にプログラムすることを試みるように構成される、請求項8に記載の方法。 - メモリセルの前記第3のセグメントは、各々が前記複数のプログラム状態のうちの第3の部分のプログラム状態にプログラムされるメモリセルを含み、
前記方法は、プログラミングの第3のセグメントとして、
プログラミング電圧で前記メモリセルのグループにバイアスをかけることと、
第3の開始電圧及び第3の終了電圧を有する第3の傾斜電圧信号セグメントで前記メモリセルのグループをプログラム検証することと、
特定数以上のメモリセルが前記第3の傾斜電圧信号セグメントでの前記プログラム検証に失敗しなくなるまで、前記プログラミング電圧を増加させ、かつ、前記バイアスをかけることと前記第3の傾斜電圧信号セグメントで前記プログラム検証することとを繰り返すことと、
を更に含み、
前記第1の開始電圧、前記第2の開始電圧、及び前記第3の開始電圧は全て異なる電圧であり、かつ、前記第1の終了電圧、前記第2の終了電圧、及び前記第3の終了電圧は全て異なる電圧である、請求項1に記載の方法。 - プログラミングの前記第1のセグメントは、前記プログラミング電圧で前記メモリセルのグループにバイアスをかける前に、ページバッファにデータをロードすることを更に含み、前記データは、メモリセルの前記第1のセグメントに対するユーザデータと、メモリセルの前記第2のセグメント及びメモリセルの前記第3のセグメントに対するプログラムデータとを含んでおり、
メモリセルの前記第1のセグメントに対する前記ユーザデータは、メモリセルの前記第1のセグメントのメモリセルを、プログラム状態の前記第1の部分の目標プログラム状態にプログラムするように構成され、
メモリセルの前記第2のセグメント及びメモリセルの前記第3のセグメントに対する前記プログラムデータは、メモリセルの前記第2のセグメント及びメモリセルの前記第3のセグメントの全てのメモリセルを、プログラム状態の前記第2の部分の最も低いプログラム状態にプログラムすることを試みるように構成される、請求項11に記載の方法。 - プログラミングの前記第2のセグメントは、前記プログラミング電圧で前記メモリセルのグループにバイアスをかける前に、ページバッファにデータをロードすることを更に含み、前記データは、メモリセルの前記第1のセグメントに対する阻止データと、メモリセルの前記第2のセグメントに対するユーザデータと、メモリセルの前記第3のセグメントに対するプログラムデータとを含んでおり、
メモリセルの前記第1のセグメントに対する前記阻止データは、メモリセルの前記第1のセグメントのメモリセルのプログラミングを阻止するように構成され、
メモリセルの前記第2のセグメントに対する前記ユーザデータは、メモリセルの前記第2のセグメントのメモリセルを、プログラム状態の前記第2の部分の目標プログラム状態にプログラムするように構成され、
メモリセルの前記第3のセグメントに対する前記プログラムデータは、メモリセルの前記第3のセグメントの全てのメモリセルを、プログラム状態の前記第3の部分の最も低いプログラム状態にプログラムすることを試みるように構成される、請求項12に記載の方法。 - プログラミングの前記第3のセグメントは、前記プログラミング電圧で前記メモリセルのグループにバイアスをかける前に、ページバッファにデータをロードすることを更に含み、前記データは、メモリセルの前記第1のセグメント及びメモリセルの前記第2のセグメントに対する阻止データと、メモリセルの前記第3のセグメントに対するユーザデータとを含んでおり、
メモリセルの前記第1のセグメント及びメモリセルの前記第2のセグメントに対する前記阻止データは、メモリセルの前記第1のセグメント及びメモリセルの前記第2のセグメントのメモリセルのプログラミングを阻止するように構成され、
メモリセルの前記第3のセグメントに対する前記ユーザデータは、メモリセルの前記第3のセグメントのメモリセルを、プログラム状態の前記第3の部分の目標プログラム状態にプログラムするように構成される、請求項13に記載の方法。 - 前記第1の傾斜電圧信号セグメント、前記第2の傾斜電圧信号セグメント、及び前記第3の傾斜電圧信号セグメントは、各々、異なる傾斜率を有する、請求項11に記載の方法。
- 前記第1の開始電圧は前記第2の開始電圧未満であり、前記第2の開始電圧は前記第3の開始電圧未満であり、前記第1の終了電圧は前記第2の終了電圧未満であり、前記第2の終了電圧は前記第3の終了電圧未満である、請求項11に記載の方法。
- プログラム状態の前記第3の部分の各プログラム状態は、プログラム状態の前記第2の部分のプログラム状態を表すいずれの閾値電圧範囲よりも高い閾値電圧範囲によって表され、プログラム状態の前記第2の部分の各プログラム状態は、プログラム状態の前記第1の部分のプログラム状態を表すいずれの閾値電圧範囲よりも高い閾値電圧範囲によって表される、請求項11に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/968,714 US8345482B2 (en) | 2010-12-15 | 2010-12-15 | Methods for segmented programming and memory devices |
US12/968,714 | 2010-12-15 | ||
PCT/US2011/061878 WO2012082334A2 (en) | 2010-12-15 | 2011-11-22 | Methods for segmented programming and memory devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014503932A JP2014503932A (ja) | 2014-02-13 |
JP5687356B2 true JP5687356B2 (ja) | 2015-03-18 |
Family
ID=46236100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013544507A Active JP5687356B2 (ja) | 2010-12-15 | 2011-11-22 | セグメント化されたプログラミングの方法およびメモリデバイス |
Country Status (7)
Country | Link |
---|---|
US (2) | US8345482B2 (ja) |
EP (1) | EP2652742B1 (ja) |
JP (1) | JP5687356B2 (ja) |
KR (1) | KR101531456B1 (ja) |
CN (1) | CN103329205B (ja) |
TW (1) | TWI496150B (ja) |
WO (1) | WO2012082334A2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8345482B2 (en) * | 2010-12-15 | 2013-01-01 | Micron Technology, Inc. | Methods for segmented programming and memory devices |
US9007832B2 (en) * | 2011-03-03 | 2015-04-14 | Micron Technology, Inc. | Methods for programming a memory device and memory devices |
US9437318B2 (en) | 2014-10-24 | 2016-09-06 | Sandisk Technologies Llc | Adaptive program pulse duration based on temperature |
US9881674B2 (en) | 2014-12-11 | 2018-01-30 | Micron Technology, Inc. | Sequential write and sequential write verify in memory device |
KR20160108770A (ko) | 2015-03-06 | 2016-09-20 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
US9666282B1 (en) * | 2016-05-03 | 2017-05-30 | Micron Technology, Inc. | Program inhibiting in memory devices |
US10740188B2 (en) * | 2018-12-07 | 2020-08-11 | Winbond Electronics Corp. | Volatile memory device and method for efficient bulk data movement, backup operation in the volatile memory device |
US10839896B2 (en) | 2018-12-21 | 2020-11-17 | Micron Technology, Inc. | Programming multiple-level memory cells with multiple-pass |
US11837296B2 (en) * | 2021-10-19 | 2023-12-05 | Sandisk Technologies Llc | Non-volatile memory with adjusted bit line voltage during verify |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3863485B2 (ja) | 2002-11-29 | 2006-12-27 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US7073103B2 (en) * | 2002-12-05 | 2006-07-04 | Sandisk Corporation | Smart verify for multi-state memories |
JP4554616B2 (ja) | 2004-08-30 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US7315916B2 (en) * | 2004-12-16 | 2008-01-01 | Sandisk Corporation | Scratch pad block |
US7656710B1 (en) * | 2005-07-14 | 2010-02-02 | Sau Ching Wong | Adaptive operations for nonvolatile memories |
ATE518229T1 (de) * | 2005-10-27 | 2011-08-15 | Sandisk Corp | Verfahren zur programmierung eines nichtflüchtigen mehrzustandsspeichers unter verwendung einer intelligenten verifizierung |
US7301817B2 (en) * | 2005-10-27 | 2007-11-27 | Sandisk Corporation | Method for programming of multi-state non-volatile memory using smart verify |
US7280398B1 (en) | 2006-08-31 | 2007-10-09 | Micron Technology, Inc. | System and memory for sequential multi-plane page memory operations |
US8059456B2 (en) | 2006-11-07 | 2011-11-15 | Sandisk Il Ltd. | Programming a NAND flash memory with reduced program disturb |
US7525849B2 (en) | 2007-02-13 | 2009-04-28 | Elite Semiconductor Memory Technology, Inc. | Flash memory with sequential programming |
US20080205140A1 (en) | 2007-02-26 | 2008-08-28 | Aplus Flash Technology, Inc. | Bit line structure for a multilevel, dual-sided nonvolatile memory cell array |
US7898885B2 (en) * | 2007-07-19 | 2011-03-01 | Micron Technology, Inc. | Analog sensing of memory cells in a solid state memory device |
US7800951B2 (en) * | 2007-08-20 | 2010-09-21 | Marvell World Trade Ltd. | Threshold voltage digitizer for array of programmable threshold transistors |
US7619933B2 (en) * | 2007-10-05 | 2009-11-17 | Micron Technology, Inc. | Reducing effects of program disturb in a memory device |
US7751253B2 (en) * | 2008-03-17 | 2010-07-06 | Micron Technology, Inc. | Analog sensing of memory cells with a source follower driver in a semiconductor memory device |
US7864589B2 (en) | 2008-08-14 | 2011-01-04 | Micron Technology, Inc. | Mitigation of runaway programming of a memory device |
US8027200B2 (en) * | 2008-08-21 | 2011-09-27 | Micron Technology, Inc. | Reduction of quick charge loss effect in a memory device |
US7903461B2 (en) * | 2008-09-22 | 2011-03-08 | Micron Technology, Inc. | Sensing for memory read and program verify operations in a non-volatile memory device |
US8023334B2 (en) * | 2008-10-31 | 2011-09-20 | Micron Technology, Inc. | Program window adjust for memory cell signal line delay |
US7787307B2 (en) | 2008-12-08 | 2010-08-31 | Micron Technology, Inc. | Memory cell shift estimation method and apparatus |
US7944754B2 (en) * | 2008-12-31 | 2011-05-17 | Sandisk Corporation | Non-volatile memory and method with continuous scanning time-domain sensing |
KR101528886B1 (ko) * | 2009-04-09 | 2015-06-16 | 삼성전자주식회사 | 비휘발성 메모리 장치의 프로그램 방법 |
US8289779B2 (en) * | 2010-03-31 | 2012-10-16 | Micron Technology, Inc. | Memory cell sensing device equipped with a ramp voltage generator using a digital-to-analog converter (DAC) and counters, and sensing methods thereof |
US8345482B2 (en) * | 2010-12-15 | 2013-01-01 | Micron Technology, Inc. | Methods for segmented programming and memory devices |
-
2010
- 2010-12-15 US US12/968,714 patent/US8345482B2/en active Active
-
2011
- 2011-11-22 KR KR1020137018255A patent/KR101531456B1/ko active IP Right Grant
- 2011-11-22 JP JP2013544507A patent/JP5687356B2/ja active Active
- 2011-11-22 EP EP11849172.9A patent/EP2652742B1/en active Active
- 2011-11-22 WO PCT/US2011/061878 patent/WO2012082334A2/en unknown
- 2011-11-22 CN CN201180064630.XA patent/CN103329205B/zh active Active
- 2011-12-07 TW TW100145111A patent/TWI496150B/zh active
-
2012
- 2012-12-20 US US13/721,808 patent/US8553458B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2652742A2 (en) | 2013-10-23 |
TWI496150B (zh) | 2015-08-11 |
WO2012082334A2 (en) | 2012-06-21 |
CN103329205B (zh) | 2017-07-21 |
TW201236016A (en) | 2012-09-01 |
KR20130095313A (ko) | 2013-08-27 |
US8345482B2 (en) | 2013-01-01 |
US20120159277A1 (en) | 2012-06-21 |
US8553458B2 (en) | 2013-10-08 |
JP2014503932A (ja) | 2014-02-13 |
EP2652742B1 (en) | 2018-12-26 |
EP2652742A4 (en) | 2015-06-10 |
WO2012082334A3 (en) | 2012-11-29 |
US20130107626A1 (en) | 2013-05-02 |
KR101531456B1 (ko) | 2015-06-24 |
CN103329205A (zh) | 2013-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5687356B2 (ja) | セグメント化されたプログラミングの方法およびメモリデバイス | |
US9224483B2 (en) | Nonvolatile memory device, system and programming method with dynamic verification mode selection | |
US8243523B2 (en) | Sensing operations in a memory device | |
KR101578812B1 (ko) | 가장 빠른 및/또는 가장 느린 프로그래밍 비트를 무시하여 프로그램 검증이 감소된 비휘발성 메모리와 방법 | |
KR101222063B1 (ko) | 불휘발성 메모리 장치 및 그 동작방법 | |
US9245646B2 (en) | Program verify operation in a memory device | |
US8274835B2 (en) | Mitigation of runaway programming of a memory device | |
US8369157B2 (en) | Methods for programming a memory device and memory devices | |
US9007832B2 (en) | Methods for programming a memory device and memory devices | |
US8472246B2 (en) | Method of programming a multi-bit per cell non-volatile memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140729 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140729 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140829 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5687356 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |