CN103329205A - 分段编程的方法及存储器装置 - Google Patents

分段编程的方法及存储器装置 Download PDF

Info

Publication number
CN103329205A
CN103329205A CN201180064630XA CN201180064630A CN103329205A CN 103329205 A CN103329205 A CN 103329205A CN 201180064630X A CN201180064630X A CN 201180064630XA CN 201180064630 A CN201180064630 A CN 201180064630A CN 103329205 A CN103329205 A CN 103329205A
Authority
CN
China
Prior art keywords
memory cell
section
voltage signal
ramp
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180064630XA
Other languages
English (en)
Other versions
CN103329205B (zh
Inventor
荣-盛·赫埃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN103329205A publication Critical patent/CN103329205A/zh
Application granted granted Critical
Publication of CN103329205B publication Critical patent/CN103329205B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明揭示用于分段编程、程序验证的方法及存储器装置。用于编程的一种此方法包含：用编程电压加偏压于存储器单元；及用多个斜坡电压信号区段对所述存储器单元进行程序验证，其中每一斜坡电压信号区段具有与其他斜坡电压信号区段不同的开始电压及不同的结束电压。

Description

分段编程的方法及存储器装置
技术领域
本实施例一般涉及存储器且特定实施例涉及存储器的编程。
背景技术
闪存存储器装置已发展成广泛用于多种电子应用的非易失性存储器的流行源。闪存存储器装置通常使用允许高存储器密度、高可靠度及低电力消耗的一晶体管存储器单元。常用的闪存存储器包含个人计算机、闪盘驱动器、数码相机及蜂窝式电话。程序代码及系统数据(例如基本输入/输出系统(BIOS))通常存储在于个人计算机系统中使用的闪存存储器装置中。
典型闪存存储器装置为一种其中通常将存储器单元阵列组织成可在逐块基础上而非一次一字节地进行擦除及再编程的存储器块的存储器。通过擦除或编程电荷存储结构(例如，浮动栅极或电荷捕获区)的存储器单元的每一者的阈值电压的变更或其它物理现象(例如，相变或极化)确定每一存储器单元的数据值。通过电荷存储结构中电荷的存在或缺乏而确定此类型的存储器单元中的数据。
编程操作通常包括施加于经编程的存储器单元的控制栅极的一系列以递增方式渐增的编程脉冲。继每一编程脉冲之后的程序验证操作可确定起因于先前编程脉冲的存储器单元的阈值电压。
程序验证操作可包括将斜坡电压信号施加于经编程的存储器单元的控制栅极上。当斜坡电压信号达到存储器单元已被编程到的阈值电压时，接通存储器单元且感测电路检测耦合到存储器单元的数据线(例如，位线)上的电流。
用于每一程序验证操作的斜坡电压信号涵盖存储器单元的整个Vt电压范围。例如，如果存储器单元的擦除阈值电压可低到-3V且经编程阈值电压高达5V，那么斜坡电压信号将开始于-3V并增大到5V。因此，每一编程操作包含编程脉冲时间外加用以产生整个程序验证斜坡电压信号的时间。对存储器块的每一存储器单元执行此编程操作可使用大量时间且在存储器系统中产生性能瓶颈。
出于上文陈述的原因及所属领域的技术人员在阅读及了解本说明书之后将变得显而易见的其它原因，在此项技术中需要一种更有效的编程操作。
发明内容
附图说明
图1展示存储器阵列的程序验证电路的一个实施例的框图。
图2展示根据图1的框图的NAND存储器阵列的一个实施例的一部分的示意图。
图3展示程序验证操作的分段的一个实施例的图表。
图4A到4C展示用于编程并入分段程序验证操作的方法的一个实施例的流程图。
图5展示根据图4的方法的多级存储器单元阵列的不同程序状态的一个实施例的图表。
图6展示可并入图1的程序验证电路的存储器系统的一个实施例的框图。
具体实施方式
在以下详细描述中，参考形成以下详细描述的一部分且其中通过图解说明而展示特定实施例的随附图式。在图式中，贯穿若干视图，相同数字描述实质上相似的组件。可利用其它实施例且可在不脱离本揭示内容的范围的情况下做出结构变更、逻辑变更及电变更。因此，并未在限制意义上理解以下详细描述。
图1图解说明存储器阵列101的程序验证电路的一个实施例的框图。待经程序验证的存储器阵列101可为非易失性存储器阵列，例如在图2中图解说明且随后描述的NAND阵列。替代实施例可使用其它类型的存储器阵列。为了图解说明的目的，假定耦合到选定存取线(例如，字线)的存储器单元120、121正进行程序验证。
斜坡电压产生器电路100耦合到存储器阵列101。斜坡电压产生器电路100负责产生斜坡电压信号，斜坡电压信号在程序验证操作期间经由选定字线而施加于存储器单元的控制栅极。如随后更详细描述，当斜坡电压信号增大到其所施加的选定存储器单元的阈值电压时，存储器单元被激活且致使电流在耦合到选定存储器单元的位线上流动。由感测电路检测此电流以确定选定存储器单元被编程到的阈值电压。
斜坡电压产生器电路100包含耦合到数/模转换器(DAC)111的计数器110。计数器110计数时钟输入CLK的转变且将所述计数输出到将计数转换成模拟斜坡电压信号的数/模转换器111。模拟斜坡电压信号被输入到缓冲器112，缓冲器112可从斜坡电压产生器电路100提供电流增益、电压增益及/或电阻抗变换的一者或一者以上给存储器阵列101。
可由Vstart及Vstop定义DAC111的范围以涵盖由斜坡电压产生器电路100产生的斜坡电压信号区段的预期Vt范围。可在程序验证电路所位于的同一芯片(未图示)上产生Vstart信号及Vstop信号。
可通过接通CLK到计数器110而起始斜坡电压信号区段的产生。可由也可与程序验证电路处于同一芯片上的状态机(未图示)控制此事件。一旦完成斜坡电压信号分段(例如当计数器110达到其最大计数时)，称为“RAMP_DONE”的信号便从电路100产生且被发送回到状态机(未图示)，以指示斜坡电压信号区段已达到其停止电压Vstop。
在图1的实施例中，计数器110为八位计数器。因此，计数器110输出从00000000到11111111(例如，0到255)的二进制计数。最高有效七个位(例如，位1到7)为通过缓冲器107而输出到外围电路105。此七位计数(随后称为Vt计数)为从0000000到1111111(例如，0到127)的二进制计数。当斜坡电压信号区段(例如，参见图3的区段301到303)达到经编程存储器单元的阈值电压时，将Vt计数锁存到外围电路105的锁存器中。经锁存Vt计数指示经编程存储器单元的阈值电压，因为经锁存Vt计数对应于产生激活存储器单元的特定电压的计数。
在一个实施例中，外围电路105(例如，页面缓冲器)包含感测电路、锁存器及比较器。外围电路105也通过(例如)位线而耦合到存储器阵列101。随后将论述外围电路105的更详细操作。
图2图解说明包括非易失性存储器单元的串联串(如在图1中图解说明)的NAND架构存储器阵列201的一部分的一个实施例的示意图。存储器阵列的本实施例不限于所图解说明的NAND架构。替代实施例也可使用NOR或其它架构。
存储器阵列201包括布置成行(例如串联串204、205)的非易失性存储器单元(例如，浮动栅极)的阵列。在每一串联串204、205中，存储器单元的每一者的汲极耦合到源极。横跨多个串联串204、205的存取线(例如，字线)WL0到WL31耦合到一列中的每一存储器单元的控制栅极，以便加偏压于列中的存储器单元的控制栅极。数据线(例如偶数位线BL_E/奇数位线BL_O)耦合到串联串且最终耦合到通过感测选定位线上的电流或电压而检测每一存储器单元的状态的感测电路。
存储器单元的每一串联串204、205通过源极选择栅极216、217(例如，晶体管)而耦合到源极线206且通过汲极选择栅极212、213(例如，晶体管)而耦合到个别位线BL_E、BL_O。源极选择栅极216、217由耦合到其控制栅极的源极选择栅极控制线SG(S)218加以控制。汲极选择栅极212、213由汲极选择栅极控制线SG(D)214加以控制。
可将每一存储器单元编程为单级存储器单元(SLC)或多级存储器单元(MLC)。每一存储器单元的阈值电压(Vt)指示所述存储器单元的数据值。例如，在SLC中，2.5V的Vt可指示经编程存储器单元，而-0.5V的Vt可指示经擦除存储器单元。MLC使用每一者指示不同状态的多个Vt范围。多级存储器单元可通过将位模式指派到特定Vt范围而利用传统闪存存储器单元的模拟本质。此技术允许取决于指派到存储器单元的Vt范围的数量而存储表示每存储器单元两个或两个以上位的数据值。
用以编程存储器单元的时间量可包含用于编程脉冲的时间外加用以继每一编程脉冲之后完成程序验证操作的时间。每当存储器单元经历编程脉冲时，可增大其阈值电压。因此，每当程序验证存储器单元时使用相同斜坡电压信号可浪费时间。
分段程序验证操作将程序验证斜坡电压信号分段(例如，划分)成多个区段。图3图解说明此分段操作的一个实例。虽然图3及本论述参考三个区段，但是本实施例不限于任何特定数目个区段。
图3图解说明可为常规斜坡电压产生器电路的输出的典型斜坡电压信号300。为了图解说明的目的，假定此斜坡电压信号300在40.96μs的时间周期内开始于-3V并增大到5V。在本发明的一个或一个以上实施例中，此斜坡电压信号可代替性地分段成三个区段301到303，其中三个区段301到303的每一者具有12.8μs的时间周期。
三个区段301到303的每一者与相邻区段重叠。例如，第一斜坡电压信号区段301具有-2V的开始电压并在12.8μs时间周期内增大到0.5V的停止电压。第二斜坡电压信号区段302具有0V的开始电压并在其相应12.8μs时间周期内增大到2.5V的停止电压。第三斜坡电压信号区段303具有2V的开始电压并在其相应12.8μs时间周期内增大到4.5V的停止电压。使区段与相邻区段重叠可增大由多个区段涵盖正编程的存储器单元所经历的所有阈值电压的可能性。
可基于起因于每一编程脉冲的存储器单元的阈值电压的预测分布的大小而选定每一斜坡电压信号区段的范围(例如，停止电压与开始电压之差)。例如，如果起因于每一编程脉冲的存储器单元的阈值电压的预测分布小于2.5V，则可将区段301到303的每一者的范围选定为2.5V。
甚至在区段重叠的情况下，仍有可能在任何区段内无法验证慢速编程存储器单元。在此情况中，可使用错误校正编码以校正这些存储器单元的读取。因此，常规斜坡电压信号300所分段(例如，分解)成的区段数目可为可通过分段程序验证操作验证的存储器单元数目与可通过错误校正编码校正的存储器单元数目之间的折衷。
也可通过存储器技术确定区段数目。例如，一种存储器技术可响应于彼此不同的编程脉冲，使得用一种技术的阈值电压分布可宽于用其它技术的阈值电压分布。较宽阈值电压分布通常可使用较少区段。
在图3中图解说明的每一区段301到303也展示来自图1的计数器110的最高有效七个位的Vt计数(0到127)。由于相同的128个计数涵盖比常规非分段斜坡电压信号(例如，8V)短的电压范围(例如，2.5V)，因此可见，相比于现有技术，分段程序验证方法可提供增大写入分辨率(例如，电压范围/位数目)。
在一个实施例中，每一区段的斜坡率应保持与常规(非分段)斜坡率相同。此可导致在读取操作期间归因于响应于每一字线的电阻-电容(RC)而执行的错误校正而更容易计算阈值电压。因为典型字线可耦合到数千个存储器单元，所以每一字线的RC可致使施加于字线的一端的电压延迟到达字线的另一端。当斜坡电压信号为字线的一端上的特定电压时，经锁存的实际Vt计数未经延迟且可指示不同于实际上激活存储器单元的电压的电压。在编程操作期间，通过添加到编程到离施加斜坡电压信号最远的存储器单元中的数据的已知偏移补偿此差。此偏移考虑与经施加电压的距离以及斜坡电压信号的斜坡率。如果斜坡电压信号区段的斜坡率不同于常规斜坡率，那么将需要确定不同偏移以补偿RC错误。
图4A到4C图解说明用于分段编程(例如，分段程序验证)的方法的一个实施例的流程图。为了图解说明分段编程实施例的操作，图4A到4C的实例假定程序验证斜坡电压信号已被分段(例如，分割)成三个区段。也假定存储器单元的每一者经配置以每存储器单元存储三个位，使得每一存储器单元可编程到如在图5中图解说明的八个不同状态(例如，L0到L7)的相应一者。进一步假定编程执行次序为从最低状态(例如L0，表示最低标称阈值电压)到最高状态(例如L7，表示最高编程标称阈值电压)。替代实施例可将斜坡电压信号分段成不同数量个区段及/或存储器单元可经配置以编程到不同数量个状态的相应一者。如随后论述，替代实施例也可使用不同编程执行次序，例如从最高状态到最低状态的编程执行次序。
在图4A到4C中描绘的方法涉及包括三个区段的存储器单元的一个群组的编程。在一个实施例中，此群组为数据页面。因此，数据页面将经历三个数据加载循环及三个编程循环。
图4A图解说明具有用户数据的第一区段的存储器单元的编程。图4B图解说明具有用户数据的第二区段的存储器单元的编程。图4C图解说明具有用户数据的第三区段的存储器单元的编程。在论述图4A到4C的编程实施例中，将参考图5的电压电平分布。
因为将不编程电压电平L0(例如，擦除状态)，所以将禁止编程保持在L0电压电平的存储器单元。在一个实施例中，禁止数据(例如，逻辑零)被加载到这些存储器单元的页面缓冲器中。此指示存储器控制电路禁止编程这些存储器单元。图4A到4C的以下论述假定以某种方式禁止编程保持在水平L0的存储器单元。
参考图4A，所描绘的编程操作的第一区段以加载数据页面到页面缓冲器中401而开始。数据页面可包含用于存储器单元(例如待编程到L1或L2状态的一者的存储器单元)的第一区段的用户数据(如本文使用，术语“用户数据”指代最终编程到存储器单元的实际数据，例如包含开销数据)。第一数据页面的剩余部分(例如，用于存储器单元的第二区段及第三区段的数据)可包含程序数据。如本文中使用，“程序数据”可指代(例如)将致使存储器控制电路尝试将对应存储器单元编程到在编程操作的第一区段期间标称上可达到的最高阈值电压的数据。在一个实例中，程序数据可为(例如)所有逻辑1或对应于状态L3的数据。接着，起始数据页面的编程403。
编程包括用具有初始编程电压的初始编程脉冲加偏压于第一区段存储器单元的控制栅极404。接着，用第一区段斜坡电压执行程序验证操作405。在图3中图解说明此斜坡电压301的一个实例。接着，确定第二区段及/或第三区段的特定数目个(例如，10个)存储器单元是否已通过程序验证操作406。此可通过感测电路检测位线中来自经激活存储器单元的电流流动来完成。确定第二区段及/或第三区段的特定数目个存储器单元是否已通过程序验证操作由第二区段及第三区段中的快速编程(fast-to-program)存储器单元予以指示。如果特定数目个存储器单元通过程序验证操作406，那么确定编程脉冲计数N。接着，执行所描绘的编程操作的第二区段409。
如果程序验证未指示已成功地编程第二区段及/或第三区段的特定数目个(例如，10个)存储器单元，则再次递增编程脉冲计数(例如，递增编程电压)且对于另一编程操作加偏压于存储器单元409。重复经递增的编程脉冲及程序验证405、406、409直到已成功地编程第二区段及/或第三区段的特定数目个(例如，10个)存储器单元或确定无法编程存储器单元，因此导致错误条件。
图5的顶部图表501图解说明在图4中描绘的编程操作的第一区段的结果的一个实施例。此图表展示处于每一状态的存储器单元的数目分布对分布的阈值电压范围。
顶部图表501展示禁止编程(例如，L0)、已编程到对应于用户数据的其目标阈值电压(例如，L1及L2)或继编程操作的第一区段之后尚未达到对应于用户数据的其目标电压(例如，分布510)的存储器单元。
在图3中图解说明的分布510及520不必表示每一区段中的存储器单元的最终编程状态。这些分布510及520可涵盖存储器单元的两个或两个以上编程状态。
在图4B中图解说明的所描绘的编程操作的第二区段包含加载数据页面到页面缓冲器中411。数据页面可包含用于存储器单元(例如待编程到L3或L4状态的一者的存储器单元)的第二区段的用户数据。页面也可包含用于存储器单元的第一区段的禁止数据(例如，逻辑零)，例如以禁止存储器单元的第一区段的编程。此外，数据页面可包含用于存储器单元的第三区段的程序数据。如本文使用，“程序数据”可指代(例如)将致使存储器控制电路尝试将对应存储器单元编程到标称上可在编程操作的第二区段期间达到的最高阈值电压的数据。在一个实例中，在数据页面中所包含的程序数据可包含对应于状态L5的数据。接着，起始数据页面的编程413。
开始于第一斜坡电压信号区段的开始电压将不会有效，因为第二区段存储器单元已被编程到第一区段的最高阈值电压。因此，递增在第一区段编程操作结束时所确定的编程脉冲计数N(例如，N+1)且将通过此编程脉冲数目表示的电压施加于存储器单元的控制栅极414。
接着，用第二斜坡电压信号区段执行程序验证操作415。此斜坡电压信号区段的一个实例在图3中图解说明为区段302。
接着，确定第二区段的特定数目个(例如，10个)存储器单元是否已通过程序验证操作416。此可通过感测电路检测流动于来自经激活存储器单元的位线中的电流而完成。确定第二区段的特定数目个存储器单元是否已通过程序验证操作由第二区段中的快速编程单元予以指示。如果第二区段的特定数目个存储器单元通过程序验证操作415，那么确定编程脉冲计数M。接着，执行所描绘的编程操作的第三区段418。
如果程序验证未指示已成功地编程第三区段的特定数目个(例如，10个)存储器单元，那么再次递增编程脉冲计数(例如，递增编程电压)且对于另一编程操作加偏压于存储器单元419。重复经递增的编程脉冲及程序验证415、416、419直到已成功地编程第三区段的特定数目个(例如，10个)存储器单元或确定无法编程存储器单元，因此导致错误条件。
图5的中间图表502展示禁止编程(例如，L0)、已编程到对应于用户数据的其目标阈值电压(例如，L1到L4)或继所描绘的编程操作的第一区段及第二区段之后尚未达到对应于用户数据的其目标阈值电压(例如，分布520)的存储器单元。
在图4C中图解说明的所描绘的编程操作的第三区段包含加载数据页面到页面缓冲器中421。数据页面可包含用于存储器单元(例如待编程到L5、L6或L7状态的一者的存储器单元)的第三区段的用户数据。数据页面的剩余部分(例如，用于存储器单元的第一区段及第二区段的数据)可包含禁止数据。接着，起始数据页面的编程423。
递增在编程操作的第二区段结束时确定的编程脉冲计数M(例如，M+1)，且使用通过此编程脉冲数目表示的电压以加偏压于存储器单元424。
接着，用第三斜坡电压信号区段执行程序验证操作425。此斜坡电压信号区段的一个实例在图3中图解说明为斜坡电压信号区段303。
接着，确定是否不多于特定数目个(例如，10个)存储器单元未能通过程序验证426。确定是否不多于特定数目个(例如，10个)存储器单元未能通过程序验证操作由慢速编程(slow-to-program)存储器单元予以指示且可对应于指示完成编程的常规方式。此可通过感测电路未能检测流动于位线中的电流而完成。
如果程序验证未指示不多于特定数目个(例如，10个)存储器单元未能通过程序验证，则再次递增编程脉冲计数(例如，递增编程电压)且对于另一编程操作加偏压于存储器单元429。重复经递增的编程脉冲及程序验证425、426、429直到不多于特定数目个(例如，10个)存储器单元未能通过程序验证或确定无法编程存储器单元，因此导致错误条件。
图5的下图表503展示继所描绘的编程操作的第一区段、第二区段及第三区段之后的存储器单元。
在图4及5中描绘的编程操作图解说明从第一区段存储器单元编程到第三区段存储器单元的实施例。在替代实施例中，此编程序列可经反转使得首先编程第三区段存储器单元，接着编程第二区段存储器单元，且最后编程第一区段存储器单元。此实施例可具有降低程序干扰条件的益处，因为首先编程较高阈值电压存储器单元。
图6图解说明存储器装置600的功能框图。存储器装置600耦合到外部处理器610。处理器610可为微处理器或某一其它类型的控制器。存储器装置600及处理器610形成存储器系统620的部分。
存储器装置600包含存储器单元(例如，非易失性存储器单元)阵列101。存储器阵列101被布置成数排字线行及位线列。在一个实施例中，存储器阵列101的列包括存储器单元的串联串。
提供地址缓冲器电路640以锁存通过I/O电路660提供的地址信号。通过行解码器644及列解码器646接收及解码地址信号以存取存储器阵列101。
存储器装置600通过使用感测放大器电路650来感测存储器阵列列的电压或电流变更而读取存储器阵列101中的数据。在一个实施例中，感测放大器电路650经耦合以从存储器阵列101读取及锁存一行数据。包含数据输入及输出缓冲器电路660以用于经由多个数据连接662而与控制器610进行双向数据通信以及地址通信。提供写入电路655以写入数据到存储器阵列。
存储器控制电路670解码来自处理器610的在控制连接672上提供的信号。使用这些信号以控制对存储器阵列101的操作，包含数据读取、数据写入(编程)及擦除操作。存储器控制电路670可为状态机、序列发生器或用以产生存储器控制信号的某一其它类型的控制器。在一个实施例中，存储器控制电路670经配置以控制本揭示内容的分段编程方法的一者或一者以上的执行。
已简化在图6中图解说明的存储器装置以促进对存储器特征的基本了解。所属领域的技术人员已知闪存存储器的内部电路及功能的更详细了解。
结论
总而言之，分段编程方法的一个或一个以上实施例可在编程期间提供较快程序验证操作。将程序验证斜坡电压分段成多个斜坡电压信号区段(每一区段开始于及结束于不同验证电压)，而非针对每一程序验证操作使用典型现有技术单一程序验证斜坡电压信号。接着，编程存储器单元的区段(例如，编程脉冲及程序验证操作)直到验证成功，且接着编程下一区段(例如，最低区段到最高区段或最高区段到最低区段)。
尽管本文已图解说明及描述特定实施例，但是所属领域的技术人员将了解经计算以达到相同目的的任何布置可取代所展示的特定实施例。本发明的许多调适对所属领域的技术人员将显而易见。据此，本申请案意欲涵盖本发明的任何调适或变动。

Claims (17)

1.一种用于分段编程存储器单元的方法，所述方法包括：
用编程电压加偏压于所述存储器单元；及
用多个斜坡电压信号区段对所述存储器单元进行程序验证，其中每一斜坡电压信号区段具有与其他斜坡电压信号区段不同的开始电压及不同的结束电压。
2.根据权利要求1所述的方法，其中所述多个斜坡电压信号区段的每一者具有相同斜坡率。
3.根据权利要求1所述的方法，其中第一斜坡电压信号区段与相邻斜坡电压信号区段重叠。
4.根据权利要求1所述的方法，且所述方法进一步包含：继施加所述斜坡电压信号区段的第一者之后，增大所述编程电压；且当特定数目个所述存储器单元通过所述程序验证时重复所述加偏压及程序验证。
5.根据权利要求4所述的方法，其中由比其他存储器单元编程快的存储器单元确定通过所述程序验证的所述存储器单元的所述特定数目。
6.根据权利要求1所述的方法，其中第一斜坡电压信号区段的开始电压小于后续斜坡电压信号区段的开始电压，且所述第一斜坡电压区段的结束电压小于所述后续斜坡电压信号区段的结束电压。
7.根据权利要求1所述的方法，且所述方法进一步包含确定与激活目标存储器单元的斜坡电压信号区段的特定电压相关联的计数，其中所述计数指示所述目标存储器单元的阈值电压。
8.根据权利要求1所述的方法，且所述方法进一步包括用用户数据编程所述存储器单元的多个区段，其中后续开始电压大于先前开始电压，且后续停止电压大于先前停止电压。
9.根据权利要求1所述的方法，其中用用户数据编程所述存储器单元的第二区段进一步包括：禁止编程所述存储器单元的第一区段。
10.根据权利要求9所述的方法，且所述方法进一步包括继施加第一斜坡电压信号区段且所述第二区段的特定数目个所述存储器单元已通过所述程序验证之后，用用户数据编程所述存储器单元的所述第二区段。
11.根据权利要求10所述的方法，且所述方法进一步包括继施加第二斜坡电压信号区段且所述第二区段及/或第三区段的特定数目个所述存储器单元已通过所述程序验证之后，用用户数据编程所述存储器单元的所述第三区段，且所述方法进一步包括施加第三斜坡电压信号区段。
12.根据权利要求1所述的方法，且所述方法进一步包含在用所述编程电压加偏压之前加载程序数据到页面缓冲器中，其中所述程序数据经配置以致使存储器单元的多个区段的特定区段被编程到所述特定区段内的最高阈值电压。
13.一种存储器装置，其包括：
存储器单元阵列；及
斜坡电压产生器电路，其耦合到所述存储器单元阵列且经配置以产生多个不同斜坡电压信号区段，其中每一斜坡电压信号区段具有不同开始电压及不同停止电压且在相应程序验证操作期间被施加于所述存储器单元的群组。
14.根据权利要求13所述的存储器装置，其中所述斜坡产生器电路包括：计数器，其经配置以提供计数；及数/模转换器，其经配置以将所述计数转换成对应于所述斜坡电压信号区段的经定义一者的信号，其中通过由所述产生器电路接收的Vstart及Vstop信号来确定所述斜坡电压信号区段的所述经定义一者。
15.根据权利要求14所述的存储器装置，其中所述斜坡电压产生器电路经配置以响应于所述斜坡电压信号区段的所述经定义一者达到其停止电压而产生斜坡完成信号。
16.根据权利要求14所述的存储器装置，其中所述存储器装置进一步包含经配置以控制所述斜坡电压信号区段的产生的存储器控制电路。
17.根据权利要求16所述的存储器装置，其中所述控制电路经配置以控制所述Vstart及所述Vstop信号的产生。
CN201180064630.XA 2010-12-15 2011-11-22 分段编程的方法及存储器装置 Active CN103329205B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/968,714 US8345482B2 (en) 2010-12-15 2010-12-15 Methods for segmented programming and memory devices
US12/968,714 2010-12-15
PCT/US2011/061878 WO2012082334A2 (en) 2010-12-15 2011-11-22 Methods for segmented programming and memory devices

Publications (2)

Publication Number Publication Date
CN103329205A true CN103329205A (zh) 2013-09-25
CN103329205B CN103329205B (zh) 2017-07-21

Family

ID=46236100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180064630.XA Active CN103329205B (zh) 2010-12-15 2011-11-22 分段编程的方法及存储器装置

Country Status (7)

Country Link
US (2) US8345482B2 (zh)
EP (1) EP2652742B1 (zh)
JP (1) JP5687356B2 (zh)
KR (1) KR101531456B1 (zh)
CN (1) CN103329205B (zh)
TW (1) TWI496150B (zh)
WO (1) WO2012082334A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028066A (zh) * 2016-05-03 2018-05-11 美光科技公司 存储器装置中的编程抑制

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8345482B2 (en) * 2010-12-15 2013-01-01 Micron Technology, Inc. Methods for segmented programming and memory devices
US9007832B2 (en) * 2011-03-03 2015-04-14 Micron Technology, Inc. Methods for programming a memory device and memory devices
US9437318B2 (en) 2014-10-24 2016-09-06 Sandisk Technologies Llc Adaptive program pulse duration based on temperature
US9881674B2 (en) 2014-12-11 2018-01-30 Micron Technology, Inc. Sequential write and sequential write verify in memory device
KR20160108770A (ko) 2015-03-06 2016-09-20 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US10740188B2 (en) * 2018-12-07 2020-08-11 Winbond Electronics Corp. Volatile memory device and method for efficient bulk data movement, backup operation in the volatile memory device
US10839896B2 (en) 2018-12-21 2020-11-17 Micron Technology, Inc. Programming multiple-level memory cells with multiple-pass
US11837296B2 (en) * 2021-10-19 2023-12-05 Sandisk Technologies Llc Non-volatile memory with adjusted bit line voltage during verify

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1720586A (zh) * 2002-12-05 2006-01-11 桑迪士克股份有限公司 多状态存储器的智能检验
CN101124555A (zh) * 2004-12-16 2008-02-13 桑迪士克股份有限公司 具有多流更新的非易失性存储器和方法
US20090021987A1 (en) * 2007-07-19 2009-01-22 Micron Technology, Inc. Analog sensing of memory cells in a solid state memory device
CN101366091A (zh) * 2005-10-27 2009-02-11 桑迪士克股份有限公司 使用智能验证的多状态非易失性存储器的编程方法
US20100039863A1 (en) * 2008-08-14 2010-02-18 Vishal Sarin Mitigation of runaway programming of a memory device
US20100046300A1 (en) * 2008-08-21 2010-02-25 Micron Technology, Inc. Reduction of quick charge loss effect in a memory device
US20100165743A1 (en) * 2008-12-31 2010-07-01 Raul-Adrian Cernea Non-Volatile Memory And Method With Continuous Scanning Time-Domain Sensing
US20100259993A1 (en) * 2009-04-09 2010-10-14 Samsung Electronics Co., Ltd. Semiconductor memory device and related method of programming

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3863485B2 (ja) 2002-11-29 2006-12-27 株式会社東芝 不揮発性半導体記憶装置
JP4554616B2 (ja) 2004-08-30 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路
US7656710B1 (en) * 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
JP4855474B2 (ja) * 2005-10-27 2012-01-18 サンディスク コーポレイション スマート検証を利用してマルチステート不揮発性メモリをプログラミングする方法
US7280398B1 (en) 2006-08-31 2007-10-09 Micron Technology, Inc. System and memory for sequential multi-plane page memory operations
US8059456B2 (en) 2006-11-07 2011-11-15 Sandisk Il Ltd. Programming a NAND flash memory with reduced program disturb
US7525849B2 (en) 2007-02-13 2009-04-28 Elite Semiconductor Memory Technology, Inc. Flash memory with sequential programming
US20080205140A1 (en) 2007-02-26 2008-08-28 Aplus Flash Technology, Inc. Bit line structure for a multilevel, dual-sided nonvolatile memory cell array
US7800951B2 (en) * 2007-08-20 2010-09-21 Marvell World Trade Ltd. Threshold voltage digitizer for array of programmable threshold transistors
US7619933B2 (en) * 2007-10-05 2009-11-17 Micron Technology, Inc. Reducing effects of program disturb in a memory device
US7751253B2 (en) * 2008-03-17 2010-07-06 Micron Technology, Inc. Analog sensing of memory cells with a source follower driver in a semiconductor memory device
US7903461B2 (en) * 2008-09-22 2011-03-08 Micron Technology, Inc. Sensing for memory read and program verify operations in a non-volatile memory device
US8023334B2 (en) * 2008-10-31 2011-09-20 Micron Technology, Inc. Program window adjust for memory cell signal line delay
US7787307B2 (en) 2008-12-08 2010-08-31 Micron Technology, Inc. Memory cell shift estimation method and apparatus
US8289779B2 (en) * 2010-03-31 2012-10-16 Micron Technology, Inc. Memory cell sensing device equipped with a ramp voltage generator using a digital-to-analog converter (DAC) and counters, and sensing methods thereof
US8345482B2 (en) * 2010-12-15 2013-01-01 Micron Technology, Inc. Methods for segmented programming and memory devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1720586A (zh) * 2002-12-05 2006-01-11 桑迪士克股份有限公司 多状态存储器的智能检验
CN101124555A (zh) * 2004-12-16 2008-02-13 桑迪士克股份有限公司 具有多流更新的非易失性存储器和方法
CN101366091A (zh) * 2005-10-27 2009-02-11 桑迪士克股份有限公司 使用智能验证的多状态非易失性存储器的编程方法
US20090021987A1 (en) * 2007-07-19 2009-01-22 Micron Technology, Inc. Analog sensing of memory cells in a solid state memory device
US20100039863A1 (en) * 2008-08-14 2010-02-18 Vishal Sarin Mitigation of runaway programming of a memory device
US20100046300A1 (en) * 2008-08-21 2010-02-25 Micron Technology, Inc. Reduction of quick charge loss effect in a memory device
US20100165743A1 (en) * 2008-12-31 2010-07-01 Raul-Adrian Cernea Non-Volatile Memory And Method With Continuous Scanning Time-Domain Sensing
US20100259993A1 (en) * 2009-04-09 2010-10-14 Samsung Electronics Co., Ltd. Semiconductor memory device and related method of programming

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028066A (zh) * 2016-05-03 2018-05-11 美光科技公司 存储器装置中的编程抑制
CN108028066B (zh) * 2016-05-03 2021-06-04 美光科技公司 用于编程抑制的方法和装置

Also Published As

Publication number Publication date
JP2014503932A (ja) 2014-02-13
TW201236016A (en) 2012-09-01
WO2012082334A3 (en) 2012-11-29
EP2652742A2 (en) 2013-10-23
KR20130095313A (ko) 2013-08-27
WO2012082334A2 (en) 2012-06-21
CN103329205B (zh) 2017-07-21
US20120159277A1 (en) 2012-06-21
EP2652742A4 (en) 2015-06-10
TWI496150B (zh) 2015-08-11
US20130107626A1 (en) 2013-05-02
US8345482B2 (en) 2013-01-01
EP2652742B1 (en) 2018-12-26
JP5687356B2 (ja) 2015-03-18
KR101531456B1 (ko) 2015-06-24
US8553458B2 (en) 2013-10-08

Similar Documents

Publication Publication Date Title
CN103329205A (zh) 分段编程的方法及存储器装置
US8254181B2 (en) Nonvolatile memory device and programming method
US8520441B2 (en) Word line kicking when sensing non-volatile storage
US8238161B2 (en) Nonvolatile memory device
CN102306501B (zh) 编程不同大小的容限及在选择状态下使用补偿进行感测以改进非易失性存储器中的读取操作
US8411508B2 (en) Automatic selective slow program convergence
US8773907B2 (en) Reading memory cell history during program operation for adaptive programming
US20200321058A1 (en) Page buffer, a memory device having page buffer, and a method of operating the memory device
US8369157B2 (en) Methods for programming a memory device and memory devices
US20220076754A1 (en) Memory device and method of operating the same
US9007832B2 (en) Methods for programming a memory device and memory devices
US11152070B2 (en) Memory device including page buffer and method of operating the memory device
US11894057B2 (en) Memory device performing program operation and method of operating the same
US11335421B2 (en) Memory device and method of operating the same
US8923068B2 (en) Low margin read operation with CRC comparision
CN114078542A (zh) 存储器装置及其操作方法
US11875863B2 (en) Memory device configured to apply first and second pass voltages to unselected word lines based on an operating voltage
US20230069616A1 (en) Memory devices using a dynamic latch to provide multiple bias voltages

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant