KR101556472B1 - 메모리의 동작 조건에 영향을 주는 파라미터를 포함하는 메모리 명령어 - Google Patents

메모리의 동작 조건에 영향을 주는 파라미터를 포함하는 메모리 명령어 Download PDF

Info

Publication number
KR101556472B1
KR101556472B1 KR1020140060276A KR20140060276A KR101556472B1 KR 101556472 B1 KR101556472 B1 KR 101556472B1 KR 1020140060276 A KR1020140060276 A KR 1020140060276A KR 20140060276 A KR20140060276 A KR 20140060276A KR 101556472 B1 KR101556472 B1 KR 101556472B1
Authority
KR
South Korea
Prior art keywords
memory
delete delete
operating
instruction
operating parameter
Prior art date
Application number
KR1020140060276A
Other languages
English (en)
Other versions
KR20140066988A (ko
Inventor
페데리코 피오
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20140066988A publication Critical patent/KR20140066988A/ko
Application granted granted Critical
Publication of KR101556472B1 publication Critical patent/KR101556472B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0063—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is an EEPROM element, e.g. a floating gate or MNOS transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator

Abstract

여기에 개시된 본 발명은 메모리를 동작시키는 기술에 관한 것이다.

Description

메모리의 동작 조건에 영향을 주는 파라미터를 포함하는 메모리 명령어{MEMORY INSTRUCTION INCLUDING PARAMETER TO AFFECT OPERATING CONDITION OF MEMORY}
본 명세서에 개시된 발명은 메모리를 동작시키는 기법들에 관한 것이다.
메모리 디바이스들은 몇 가지 예로 명명되는 컴퓨터들, 휴대폰들, PDA들, 데이터 로거(data logger)들, 및 네비게이션 장비와 같은 많은 종류의 전자 디바이스들에 채용된다. 이러한 전자 디바이스들 중에서, 몇 가지 예로 명명되는 NAND 또는 NOR 플래시 메모리들, SRAM, DRAM 및 상 변화(phase-change) 메모리와 같은 다양한 비휘발성 메모리 디바이스들이 채용될 수 있다. 일반적으로, 기입 또는 프로그래밍 동작들은 이러한 메모리 디바이스들에 정보를 저장하는데 이용될 수 있는 한편, 판독 동작은 저장된 정보를 검색하는데 이용될 수 있다.
메모리가 동작할 때 이용하는 파라미터들은 메모리의 제조자들에 의해서 확립될 수 있다. 예를 들면, 이러한 파라미터들은 판독, 프로그램, 소거, 검증 등과 같은 메모리 동작들에 대한 전류, 전압, 및/또는 저항 기준 값을 포함할 수 있다.
본 명세서 전체에 걸쳐 참조되는 "일 실시예" 또는 "실시예"는 실시예에 따라 기술된 특정 특징, 구조, 또는 특성이 청구된 발명의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서 전체에 걸쳐 여러 위치에 기재된 구문 "일 실시예" 또는 "실시예에서"는 반드시 모두 동일한 실시예를 참조하는 것은 아니다. 더욱이, 특정 특징들, 구조들, 또는 특성들은 하나 이상의 실시예들에 결합 될 수 있다.
일 실시예에서, 메모리 디바이스를 동작시키는 기법은 메모리 디바이스의 물리적인 동작 조건에 영향을 주는 동작 파라미터를 포함하는 메모리 디바이스에 지시되는 메모리 명령어를 포함할 수 있다. 특히, 이러한 동작 파라미터는 메모리 디바이스에서 주변 회로의 물리적인 동작 조건에 영향을 줄 수 있다. 메모리 디바이스에 내재하는 주변 회로는 예를 들면 하나 이상의 전원들, 감지 증폭기 회로, 타이밍 회로(예를 들면, 클록 회로), 행(row)/열(column) 디코더들, 및 메모리 셀들의 어레이를 제외한 다른 이러한 회로를 포함할 수 있다. 메모리 명령어에서 이러한 동작 파라미터를 포함하는 것은 메모리 디바이스의 이러한 물리적인 동작 조건들을 선택적으로 관리하는 기회를 메모리 디바이스의 사용자에게 제공한다. 예를 들면, 다중 레벨 메모리 디바이스의 논리 레벨들 사이의 마진을 감소(예를 들면, 감소된 정밀도(precision)의 댓가로 증가된 저장 용량을 야기)시키는 것은 하나의 애플리케이션에 대하여 사용자에게 유리할 수 있지만, 이러한 마진을 증가(예를 들면, 감소된 저장 용량의 댓가로 증가된 정밀도를 야기)시키는 것은 다른 애플리케이션에 대하여 유리할 수 있다. 일 예에서, 어드레스 및 동작 파라미터 VREAD를 포함하는 메모리 명령어 READ을 인가하는 것은 동작 파라미터 값 VREAD보다 낮거나 또는 높은 문턱 전압에 따라 각각 1 또는 0을 야기할 수 있다. 다른 동작 파라미터들을 사용하는 사용자의 능력은 기입 속도, 프로그램/판독 레벨들에 관련하여 조정 가능한 마진, 임의의 메모리 셀에 저장되는 레벨들의 수, 데이터 암호 등과 같은 메모리 디바이스 특성들 및/또는 메모리 디바이스의 성능 및/또는 신뢰성에 영향을 줄 수 있다. 이러한 동작 파라미터의 값은 예를 들면 프로세서에 의해서 실행되는 명령어들 및/또는 사용자에 의해서 선택될 수 있다. 일 실시예에서 메모리 디바이스의 통신 프로토콜에 따르면, 명령어 코드의 특정 비트들은 동작 파라미터 정보에 사용될 수 있다. 예를 들면, 병렬 디바이스에서, 특정 입력/출력 단자들은 동작 파라미터의 비트들을 수신/송신할 수 있다. 그러나, 직렬 디바이스의 경우에, 이러한 정보는 예를 들면, 명령어 시퀀스에서 미리 정의된 클록 사이클들 동안 입력/출력될 수 있다. 혼합된 직렬-병렬 프로토콜이 이용되어 동작 파라미터를 포함하는 명령어를 메모리 핀(pin)들에서 입력할 수 있다. 일 구현에서, 명령의 실행 동안 사용되는 물리적인 동작 조건은, 적어도 부분적으로, 동작 파라미터와 함께 제공되는 대응하는 정보에 따라 가능한 값들의 미리 정의된 세트 중에서 하나를 가정할 수 있다. 이러한 대응성은 예를 들면 룩 업 테이블에 의해서 확립될 수 있다.
전술한 바와 같이 메모리 명령어를 이용하여 동작될 수 있는 메모리 디바이스는 플래시 NAND, 플래시 NOR, 상 변화 메모리(PCM), 단일 레벨 셀(SLC) 메모리, 다중 레벨 셀(MLC:multilevel cell) 메모리 등을 포함하는 휘발성 또는 비휘발성 메모리를 포함할 수 있다. 특히, 메모리 디바이스에 지시되는 명령어는 판독 명령, 기입 또는 프로그램 명령, 소거 명령 등과 같은 명령을 포함하는 다수의 요소들을 포함할 수 있다. 명령어의 이러한 요소들은 또한 예를 들면 데이터가 기입되거나 또는 데이터가 판독되는 메모리 디바이스의 메모리 어레이에서의 위치의 어드레스를 포함한다. 따라서, 메모리 어레이에 기입하기 위한 명령어는 또한 이러한 데이터를 포함할 수 있다. 명령어(예를 들면, 명령, 어드레스, 데이터 등)의 이러한 요소들 이외에, 이러한 명령어는 추가적으로 이하 상세하게 설명된 바와 같이 명령어 및/또는 후속하는 명령어들의 실행 동안 사용될 하나 이상의 동작 파라미터들을 포함할 수 있다. 이런 동작 파라미터들은 몇몇 예들을 명명하면, 메모리 어레이에서 메모리 셀의 전압 기준 레벨, 메모리 셀의 논리 레벨들간 또는 이들 중에서의 마진, 또는 메모리 셀에 인가될 바이어스 신호의 램프 속도(ramp speed)를 포함할 수 있다. 일 구현에서, 메모리 디바이스는 동작 파라미터를 해석하고, 동작 파라미터에 대응하는 하나 이상의 물리적인 양을 생성하고, 메모리 디바이스의 적절한 노드들/회로들에 대하여 하나 이상의 물리 양을 적용하는 것을 포함하는 명령어를 수행할 수 있다.
일 실시예에서, 메모리 명령어에 포함된 이러한 동작 파라미터는, 메모리 디바이스의 동작 모드들 및/또는 하나 이상의 물리적 동작 조건을 판정하기 위해 메모리 디바이스에 의해 해석될 코드로서 또는 디지털 또는 아날로그 값으로서 메모리 디바이스에 의해 수신될 수 있다. 이러한 메모리 디바이스는 이하 더 상세하게 설명하는 바와 같이, 동작 파라미터들을 해석하고, 동작 파라미터들에 대응하는 메모리 디바이스에서 주변 회로의 동작 조건들에 영향을 줌으로써 메모리 명령어를 수행하는데 사용되는 파라미터 관리 블록을 포함할 수 있다.
일 실시예에서, 메모리 명령어에 포함된 동작 파라미터는 메모리 셀들을 프로그램, 예를 들면, 동작 파라미터에 의해서 특정되는 레벨로 프로그램 셀들의 문턱 전압을 변경하는데 사용될 수 있고, 이는 프로그램 동작을 종료하기 위해 프로그램 검증 단계에서 사용되는 물리적 동작 조건에 영향을 줌으로써 달성될 수 있다. 예를 들면, 이러한 동작 파라미터는 입력 동작 파라미터에 대응하는 원하는 값으로 문턱 전압 기준 값을 설정하는데 사용될 수 있다. 마찬가지 방식으로, 메모리 판독 명령어에 포함된 동작 파라미터는 동작 파라미터에 의해서 특정되는 워드 라인 판독 전압과 같은 특정한 물리적인 동작 조건 하에서 메모리 어드레스에 이전에 저장된 데이터를 검색하는데 사용될 수 있다. 다른 이점들 중에서, 이하 설명하는 바와 같이 사용자는 프로그래밍 조건들을 유일하게 알고 있고 저장되는 데이터를 유일하게 나중에 정확하게 검색할 수 있기 때문에 사용자는 전술한 동작들로부터 이득을 얻을 수 있다.
일 실시예에서, 메모리 명령어에 포함된 이러한 동작 파라미터는 비트 조작의 처리 동안 유용할 수 있다. 비트 조작은 메모리의 페이지에 데이터를 기입하는 것이 상이한 스텝들 또는 스테이지들에서 수행되는 경우 이용될 수 있다. 이러한 경우들에서, 이미 부분적으로 프로그램된 메모리의 페이지들 상에 부가적인 비트들이 프로그램된다. 예를 들면, 컴퓨팅 시스템의 다양한 기능들 또는 동작들을 검사하는 동안 등의 부분적인 프로그래밍에 비트 조작이 이용될 수 있고, 여기서 부가적인 프로그래밍은 나중에 (예를 들면, 추가의 검사 동안)에 수행될 수 있다. 다른 실시예에서, 메모리 디바이스를 개별화 또는 커스텀화하기 위해서 사용자에 의해 비트 조작이 이용될 수 있다. 이러한 경우에, 데이터 및/또는 코드는 선적 전에 제조 공정의 종료시에 제조자에 의해서 메모리 디바이스에 부분적으로만 로드될 수 있고, 예를 들면 사용자는 후속하여 부가적인 정보(예를 들면, 패스워드들, 코드 등)를 삽입하여 보안을 향상시킬 수 있다. 또 다른 예에서, 데이터가 비교적 자주 변경되는 상황들에서(예를 들면, 메모리 유지 헤더들의 영역에서, 또는 메모리를 가리키며 그 메모리의 내부 조직을 나타내는 파일 할당 테이블(File Allocation Table)에서) 비트 조작이 이용될 수 있다. 이러한 경우에, 비트 조작은 메모리의 전체 블록을 소거 및/또는 재프로그래밍하는 것을 회피하기 위한 기회를 제공할 수 있다. 물론, 동작 파라미터를 이용하는 메모리 디바이스를 동작시키는 기법들의 이러한 상세는 단지 예들이고 본 발명은 이것으로 한정되지 않는다.
비트 조작은 비트 조작 프로세스의 중간 스테이지들에 대하여 에러 보정 코드(ECC: error correction code)를 포함하거나 포함하지 않을 수 있다. 일 구현에서, ECC는 완전한 데이터가 저장된 후에만(예를 들면, 비트 조작 프로세스의 종료시에서) 연산되고 프로그래밍될 수 있다. 그러나, 이러한 경우에, 데이터의 제1 부분은 보호된 ECC가 될 수 없고, 중간 스테이지들에서 데이터 판독 동안 에러의 위험을 야기한다(그리고 비트 조작 프로세스의 추후 스테이지들에서 ECC 연산에 결과적인 실수의 위험이 있다). 반대로, 비트 조작 프로세스의 초기 스테이지로부터 야기되는 데이터의 제1 부분이 보호된 ECC가 될 경우, 부가적인 메모리 셀들이 제공되어 비트 조작 프로세스의 이러한 초기 스테이지 동안 ECC를 저장할 수 있다. 이러한 부가적인 메모리 셀들은 예를 들면 메모리의 전체 블록을 소거하지 않고 메모리에서 "0"위에 "1"을 기입하는 것이 불가능한 경우에 원하지 않는 추가적인 비용이 될 수 있다. 이하 상세하게 설명하는 바와 같이, 메모리 명령어에 포함된 동작 파라미터는 비트 조작 및 ECC 프로세스 동안 유용할 수 있다. 물론, 비트 조작의 이러한 상세들은 단지 예들이고 본 발명은 이것으로 한정되지 않는다.
비록 본 명세서에서 기술된 실시예들이 하나 이상의 동작 파라미터들(예를 들면, 입력 정보를 포함하는 동작 파라미터들)을 포함하는 메모리 명령어들을 포함하지만, 동작 파라미터들은 또한 명령의 실행의 결과인 정보(예를 들면, 출력 정보를 포함하는 동작 파라미터)를 포함할 수 있다. 이러한 하나 이상의 동작 파라미터들은 또한 명령의 실행의 결과를 또한 수반할 수 있다. 예를 들면, 하나 이상의 동작 파라미터들은 판독 명령의 실행으로부터 얻어지는 판독 데이터를 수반할 수 있다. 일 구현에서, 동작 파라미터는 동작이 수행되었던 판독 전압을 나타낼 수 있다.
비한정적이고, 완전하게 망라되지 않은 실시예들이 이하의 도면들을 참조하여 설명될 것이며, 여기서 달리 특정되지 않는 한 다양한 도면에 전체에 걸쳐서 우사한 참조 번호들은 유사한 부분들을 나타낸다.
도 1은 실시예에 따른 메모리 디바이스의 개략도.
도 2는 실시예에 따른 메모리 셀들의 특성들 및 측정 파라미터들을 나타내는 플롯.
도 3은 실시예에 따른 메모리 셀 전압 또는 전류 및 바이어스 신호 파형들의 특성들을 나타내는 플롯들을 포함하는 도면.
도 4는 실시예에 따른 메모리 셀 전압 또는 전류 및 바이어스 신호 파형들의 특성들을 나타내는 플롯들을 포함하는 도면.
도 5는 실시예에 따른 메모리 디바이스를 동작시키는 프로세스의 흐름도를 나타낸 도면.
도 6은 컴퓨팅 시스템의 예시적인 실시예를 도시하는 개략도.
도 1은 실시예에 따른 메모리 디바이스(100)의 개략도를 나타낸 도면이다. 이러한 메모리 디바이스는 예를 들면 전술한 기법들을 수행하는데 이용될 수 있다. 구체적으로, 메모리 디바이스(100)는 어드레스 가능한 데이터를 저장하는 메모리 어레이(120), 행 디코더(110) 및 열 디코더(130), 및 명령 인터페이스 및 어드레스/데이터 관리 블록(140)과 동작 파라미터 관리 블록(150)을 포함하는 마이크로컨트롤러(135)를 포함할 수 있다. 포트(145)는 예를 들면, 명령, 메모리 어레이(120)의 하나 이상의 메모리 셀들의 어드레스, 및/또는 메모리 어레이(120)에 기입될 데이터와 같은 메모리 명령어의 요소들을 수신하는데 이용될 수 있다. 포트(145)는 또한 다수의 다른 가능성들 중에서 판독 데이터를 송신하는데 이용될 수 있다. 일 구현에서, 포트(145)는 또한 메모리 명령어와 함께 포함될 수 있는 하나 이상의 동작 파라미터들을 수신하는데 이용될 수 있다. 다른 구현에서, 이러한 동작 파라미터들은 포트(155)에서 메모리 디바이스(100)에 제공될 수 있다. 포트(145) 또는 포트(155) 중 어느 하나는 병렬 또는 직렬 포트를 포함할 수 있다. 예를 들면, 직렬 포트의 경우에, 다중 입력 사이클들이 이용되어 명령, 어드레스, 데이터, 및/또는 동작 파라미터 정보를 포함하는 메모리 명령어의 전부 또는 부분을 제공할 수 있다. 일 구현에서, N 사이클들의 동작 윈도우(예를 들면, 기입/판독/소거 동작을 수행하는 시간 스팬(time span))는 N비트의 동작 파라미터 정보를 입력하도록 할당될 수 있다. 예시적인 예로서, 이러한 윈도우는 (예를 들면, 1바이트 명령에 대한) 8개의 COMMAND사이클들 후, (예를 들면, 3바이트 어드레스에 대한) 24개의 ADDRESS 사이클들전에 위치될 수 있지만, 본 발명은 이것으로 한정되지 않는다. 한편, 예를 들면, 병렬 포트들의 경우에, 동작 파라미터 정보는 포트(155)에서 전용 핀들을 통해서 입력될 수 있다. 일 구현에서, 포트(145)에서의 일부 데이터 핀들이 이용되어, 메모리 명령어가 READ 명령을 포함하는 경우 (이러한 READ 명령은 입력 데이터를 포함할 필요가 없기 때문에) 동작 파라미터 정보를 입력할 수 있다. 다른 구현에서, 메모리 명령어가 섹터(sector) 소거 명령을 포함하는 경우, 모든 어드레스 핀들이 필요하지는 않다. 따라서, 동작 파라미터 정보를 입력하는데 최하위 어드레스(least significant address) 핀들이 허용될 수 있다. 전체 메모리를 소거하는 칩 소거 명령을 포함하는 명령어의 경우에, 어드레스 또는 데이터 입력이 필요치 않고, 대응하는 핀들의 전부 또는 일부가 이용되어 동작 파라미터 정보를 입력할 수 있다. 물론, 메모리 명령어의 요소들을 수신하는 이러한 기법들의 상세들은 단지 예들이고, 본 발명은 이것으로 한정되지 않는다.
일 실시예에서, 명령 및 동작 파라미터 정보를 포함하는 메모리 명령어를 수신하면, 마이크로컨트롤러(135)는 명령을 해석할 수 있고, 동작 파라미터 정보를 이용하여 메모리 명령어를 실행할 수 있다. 몇몇 예시들을 나열하기 위해, 이러한 동작 파라미터는 워드라인(WL: wordline) 판독 전압, WL 프로그램 전압, WL 검증 전압, 전압 차, (예를 들면, 프로그램 검증 동작에서 이용되는 바와 같은) 미리 정의된 값에 대한 전압 마진, 및/또는 프로그램/소거 램프(ramp) 동안의 전압 스텝(voltage step) 등의 전압을 나타낼 수 있다. 그러나, 이러한 동작 파라미터는 또한 (예를 들면, 플래시 또는 플로팅 게이트 메모리들에 사용하는) 전류 값 또는 (예를 들면, PCM에 사용하는) 저항값과 같은 다른 물리량, 또는 예를 들면 NAND 메모리에서 비트 라인 감지와 비트 라인 프리-차징(pre-charging) 사이의 시간 경과와 같은 시간 지속 기간 또는 시간 지연을 나타낼 수 있다. 일 구현에서, 이러한 동작 파라미터는 (동작 파라미터가 참조하는 명령에 따라) 특정 양에 대한 허용 값들의 미리 정의된 세트 중 하나에 대응하는 코드를 포함할 수 있다. 예를 들면, 4비트 파라미터 코드의 값에 따라 16개의 가능한 전압(또는 전류, 또는 저항 등) 레벨들 중 하나가 선택될 수 있다. 다른 구현에서, 이러한 동작 파라미터는 코드 및 값의 조합을 포함할 수 있다. 예를 들면, 프로그램 동작 동안, (코드 1에 의해서 특정된) 검증 전압, 또는 미리 정의된 검증 전압에 대한 마진(코드 2), 또는 전압 스텝 진폭(코드 3), 또는 프로그래밍 전압 램프(ramp)에서 사용될 스텝 지속 기간(코드 4)에 대한 값을 선택하는 것이 가능할 수 있다. 따라서, 코드값 조합은 동작 파라미터의 값에 의해서 영향을 받는 가능한 물리적 동작 조건들 중에서 특정된 물리적 동작 조건을 야기할 수 있다.
일 실시예에서, 포트(155)를 통해 동작 파라미터 정보를 수신하면, 동작 파라미터 관리 블록(150)은 동작 파라미터 정보에 대응하는 물리량을 내부적으로 생성할 수 있다. 예를 들면, 일 구현에서, 동작 파라미터 관리 블록(150)은 동작 파라미터 정보에 대응하는 특정된 정밀도를 갖는 전압(또는 전류)을 생성하는 전압(또는 전류) 발생기를 포함할 수 있다. 이러한 물리량은 타이밍 회로(도시 생략), 메모리 어레이(120)에서의 워드 라인 등과 같은 관련 회로 부분들에 인가될 수 있다.
표 1은 기입 인에이블(WRITE ENABLE), 판독(READ), 페이지 프로그램(PAGE PROGRAM), 섹터 소거(SECTOR ERASE), 및 칩 소거(CHIP ERASE)를 포함하는 다수의 메모리 명령어들을 포함하는 명령어 세트의 예를 나타낸다. 각각의 이러한 메모리 명령어는 명령어 코드에 의해서 나타날 수 있고, 이는 전술한 바와 같이 또한 어드레스, 동작 파라미터(들) 및 데이터를 포함할 수 있다. 일부 애플리케이션에서 유용될 수 있는 더미 부분(dummy portion)이 또한 포함될 수 있다.
Figure 112014047194712-pat00001
예를 들면, WRITE ENABLE 메모리 명령은 1바이트 16진수 코드 06에 의해서 나타낼 수 있고, READ 메모리 명령어는 03에 의해서, PAGE PROGRAM 메모리 명령어는 02에 의해서, SECTOR ERASE 메모리 명령어는 D8에 의해서, 그리고 CHIP ERASE 메모리 명령어는 60 또는 C7에 의해서 나타낼 수 있다. READ 메모리 명령어는 예를 들면 워드라인 판독 전압을 포함할 수 있는 3바이트 어드레스 및 1바이트 동작 파라미터 코드를 포함할 수 있다. PAGE PROGRAM 메모리 명령어는 두 개의 상이한 파라미터들을 포함할 수 있는 3 바이트 어드레스 및 2 바이트 동작 파라미터 코드를 포함할 수 있다. 하나의 파라미터는 암호 인코딩 방식을 포함할 수 있고, 다른 파라미터는 예를 들면 프로그램 검증(WL) 전압을 포함할 수 있다. SECTOR ERASE 메모리 명령어는 소거 전압 램프에서의 전압 스텝(또는 스텝 지속 기간)을 나타낼 수 있는, 2 바이트 어드레스 및 1 바이트 동작 파라미터 코드를 포함할 수 있다. CHIP ERASE 메모리 명령어는 예를 들면 전제 메모리의 소거 동작 동안 메모리 셀들을 검증하는데 사용될 기준 전류 레벨, 워드라인 판독 전압, 및/또는 웰(well) 또는 바디 판독 전압을 나타낼 수 있는 3개의 1 바이트 동작 파라미터 코드들을 포함할 수 있다. 물론, 이러한 상세들은 단지 예들이고 본 발명은 이것으로 한정되지 않는다.
도 2는 실시예에 따른 하나 이상의 메모리 셀들의 특성들 및 측정 파라미터들을 나타내는 플롯이다. 특히, 상태도(200)는 예를 들면 MLC 메모리 디바이스에서의 상태들의 분포를 설명할 수 있다. 수평축(205)은 메모리 상태들에 연관된 상대 전압들을 나타내는 한편, 수직축(208)은 MLC 메모리 디바이스의 어레이에서의 메모리 셀들의 상대적인 번호를 나타낼 수 있다. 물론, 이러한 축들의 위치들 및/또는 스케일들은 단지 예들이고 본 발명은 이것으로 한정되지 않는다. 상태도(200)는 실시예에 따른 소거된 또는 리셋 상태(210) 및 프로그램된 또는 설정 상태들(220, 230, 240, 250, 260 및 270)을 나타낸다. 이러한 설정 상태들은 개별적으로 문턱 전압 값 α, β, γ, δ, η, φ에서 각각 시작한다. 메모리 셀의 이러한 메모리 상태들은 예를 들면 특정된 동작 조건들에서 판독 동작 동안 메모리 셀의 게이트 상에 배치되는 전압의 양에 의해서 정의될 수 있다.
실시예에서, 메모리 명령어에 포함된 동작 파라미터들은 예를 들면 MLC 메모리 디바이스의 하나 이상의 문턱 전압 값들을 선택하는데 이용될 수 있다. 전술한 바와 같이, 이러한 동작 파라미터들은 사용자 선택 가능할 수 있다. 비록 이러한 MLC 메모리 디바이스들이 서로 실질적으로 동일한 전기적 특성들 및/또는 동작 특성들을 갖도록 제조되었다고 하더라도, 이러한 사용자 선택에 후속하여, 문턱 전압 기준 값들과 같은 다양한 동작 조건들이 동작 파라미터들의 상이한 MLC 메모리 디바이스들에 대하여 상이하게 변경될 수 있다. 예를 들면, 문턱 전압 값들 α, β, γ, δ, η, φ은 MLC 메모리 디바이스를 프로그램하기 위해 사용자가 메모리 명령어에서 특정 동작 파라미터들을 선택하는 것에 응답하여 확립될 수 있다. 전술한 바와 같이, 동작 파라미터는 파라미터와 연관된 물리량을 나타내는 미리 정의된 값들의 세트를 포함하는 코드를 포함할 수 있다. 예를 들면, 3 비트 파라미터에 대하여, 비트 001는 0볼트에 대응할 수 있고, 010은 α볼트에 대응할 수 있고, 011은 β볼트에 대응할 수 있고, 100은 γ볼트에 대응할 수 있고, 101은 δ볼트에 대응할 수 있고, 110은 η볼트에 대응할 수 있고, 111은 φ볼트에 대응할 수 있지만, 본 발명은 이것으로 한정되지 않는다. 사용자가 문턱 참조 전압 값들을 선택하게 하는 이러한 기회는 예를 들면 사용자의 특정 애플리케이션 요건들에 대한 MLC 메모리 디바이스의 커스텀화로 이끌 수 있다. 또한, 사용자가 문턱 기준 전압 값들을 선택하게 하는 이러한 기회는 MLC 메모리에 저장된 데이터의 패스워드 보호의 구현을 포함할 수 있다. 예를 들면, MLC 메모리 디바이스 내에 특정 데이터를 기입하는데 사용되는 문턱 전압 값들의 지식을 갖는 사용자만이 (프로그램 동작 동안 사용되는 문턱 전압 기준 값들을 이용하여) 후속하여 특정 데이터를 판독할 수 있다. 일 구현에서, 문턱 전압 값 VT는 이와 관련된 고유의 논리 값을 가질 필요가 없다. 예를 들면, α<VT<β가 α에 대하여 "0"을 나타낼 수 있지만, α<VT<β는 β에 대하여 "1"을 나타낼 수 있다. 이러한 경우에, 예를 들면, 사용자만이 임의의 특정 어드레스에서 판독 동작이 수행되는 기준 레벨에 대하여 알 수 있다. 따라서, 사용자만이 정확한 자료들(datum)을 검색할 수 있다(예를 들면, 특정 어드레스에서 메모리 셀이 "0" 또는 "1"을 의미하도록 α<VT<β로 프로그램되었는지의 여부). 따라서, 사용자가 암호화에 적절한 인코딩 방식들을 정의하고 확립하는 것이 가능하다. 예를 들면, 사용자는 자유롭게 바이트 또는 워드에서의 비트 위치에서 특정 기준 레벨들에 대하여 측정된 문턱 전압 범위들로 논리 값들을 할당할 수 있다. 판독시에 중요한 데이터를 검색하기 위해서 정확한 파라미터 코드(들)이 입력될 수 있다. 특정 구현에서, 저장된 데이터의 보안을 증가시키기 위해서, 판독 데이터는, 사용자에게만 알려질 수 있는 특정된 범위 내에 이러한 데이터가 있는 경우에만 유용한 것으로 고려될 수 있다. 예를 들면, 이러한 범위들은 α와δ 사이, β와 φ사이, 또는 γ와 η 사이의 판독 데이터를 포함할 수 있다. 또한, 메모리 명령어에서 하나 이상의 동작 파라미터들을 선택함으로써, 사용자는 상이한 문턱 전압 범위들에서 상이한 논리 값들(예를 들면, "0" 또는 "1")을 정의할 수 있다. 예를 들면, "1"은 VT<α 또는 γ<VT<δ에 의해서 나타낼 수 있고, "0"은 α<VT<γ 또는 δ<VT<φ에 의해서 나타낼 수 있다. 일 구현에서, 문턱 전압들 α, β, γ, δ, η, φ은 MLC 메모리 디바이스에 저장되어 특정 데이터를 판독하기 위한 "키(key)"로서 사용될 수 있다. 더욱이, 논리 값들과 문턱 전압 범위들 사이의 대응은 메모리 어레이의 상이한 부분들에 대하여 개별적으로 정의될 수 있고, 더 증가된 융통성 및 보안성을 야기한다는 것을 알 수 있다. 물론, 동작 파라미터들의 이러한 상세들은 단지 예들이고 본 발명은 이것으로 한정되지 않는다.
일 실시예에서, 정보의 가변 량은 메모리 어레이에 데이터를 기입하는 프로그램 동작 동안 다수의 허용된 상태 레벨들을 (예를 들면, 메모리 어레이의 개별 메모리 셀들에 대하여) 재정의함으로써 메모리 어레이에 저장될 수 있다. 후속하여, 이러한 데이터는 정의된 수의 허용된 상태 레벨들에 기초하여 판독될 수 있다. 예를 들면, 메모리 어레이의 메모리 셀들의 일부는 2 레벨(1 비트) 인코딩 메모리 셀들을 포함할 수 있고, 메모리 셀들의 다른 부분은 3 레벨(1.5 비트) 인코딩 메모리 셀들을 포함할 수 있고, 메모리 셀들의 또 다른 부분은 4 레벨(2 비트) 인코딩 메모리 셀들 등을 포함할 수 있다. 이 경우에 예시적인 참조로서 도 2를 이용하면, 어레이의 메모리 셀들은, 문턱 전압 기준 값으로서 동작 파라미터 β를 이용하여 이들이 먼저 제1 부분(1 비트)에 속하는지, γ와 η에 대하여 이들이 다른 부분(1.5 비트)에 속하는지, 그리고 α, δ 및 φ를 이용하여 이들이 또 다른 부분(2비트/셀)에 속하는지 프로그램 및 판독될 수 있다. 따라서, 메모리 어레이의 메모리 용량은 메모리 셀 인코딩에 영향을 주는 (예를 들면, 기입 명령을 가진)하나 이상의 동작 파라미터들을 선택함으로써 동적으로 가변 될 수 있다.
일 실시예에서, 비트 조작의 프로세스 동안, 전술한 바와 같이, 다중 레벨 메모리 셀들의 논리 콘텐츠는 메모리에서 "0"에 "1"을 겹쳐 기입(overwrite)하는 것을 허용하도록 정의될 수 있다. 예를 들어, 비트 조작 프로세스에서 계류중인 스텝들을 인지하고 있는 사용자는 상이한 허용된 문턱 전압 범위들이 다중 레벨 메모리 셀들에 저장된 논리 값들과 연관될 수 있도록 다중 레벨 메모리 셀들을 액세스(예를 들면, 프로그램 또는 판독)하기 위해 상이한 동작 파라미터들을 이용할 수 있다. 도 2로 돌아가서, 이하의 예는 ECC를 포함하는 비트 조작의 특정 프로세스를 기술한다. 비트 조작의 이러한 프로세스는 설명한 예에서와 같이 두 개의 프로그램 동작들을 포함할 수 있다. 제1 프로그램 동작에서, 데이터의 일부가 페이지에 기입될 수 있다(여기서 ECC는 전체 페이지를 보호할 수 있음). 제1 프로그램 동작에서, 사용자는 데이터를 저장하기 위해 두 개의 최하위 VT 분포들(타겟 분포들)(210 및 220)을 (메모리 명령어의 하나 이상의 동작 파라미터들을 통해) 선택할 수 있다. 예를 들면, "1"은 VT 분포(210)를 이용하여 저장될 수 있고, "0"은 VT 분포(220)를 이용하여 저장될 수 있다(프로그램되지 않은 데이터는 "1" 상태로 남을 수 있다). "0"을 프로그래밍하는 것은 프로그램 명령, 어드레스, 데이터 및 도 2에서 VT=α와 같은 워드 라인 프로그램 검증 레벨을 나타내는 동작 파라미터를 포함하는 명령어를 제공함으로써 수행될 수 있다. 마찬가지 방식으로, 이러한 데이터는 (예를 들면, 제1 프로그램 동작에서 "1"과 "0" 사이의 구별을 위해서) 판독 명령, 어드레스 및 VT=0볼트와 같은 워드 라인 판독 전압을 나타내는 동작 파라미터를 포함하는 명령어를 이용함으로써 비트 조작을 받아서 메모리의 페이지들로부터 판독될 수 있다.
비트 조작 프로세스의 제2 프로그램 동작 동안, 부가적인 비트들이 프로그램될 수 있고, 이는 결과적으로 ECC 비트들이 변화되지만, 그렇지 않은 경우에 금지된 "0"에서 "1"로의 천이를 포함한다. 사용자는 전술한 제1 프로그램 동작에서 사용된 VT 분포들과는 상이한 두 개의 VT 분포들을 (메모리 명령어의 하나 이상의 동작 파라미터들을 통해) 선택할 수 있다. 따라서, 예를 들면, "1"은 VT 분포(240)를 이용하여 저장될 수 있고, "0"은 VT 분포(270)를 이용하여 저장될 수 있다. 이전에 프로그램된 데이터는 문턱 전압 범위들과 논리 값들 사이의 연관성에서 일관성을 유지하기 위해서, 분포(210)로부터 분포(240)로 그리고 분포(220)로부터 분포(270)로 복사될 수 있다. "0"을 프로그래밍하는 것은 프로그램 명령, 어드레스, 데이터 및 제1 동작 파라미터 및 제2 동작 파라미터를 포함하는 명령어를 제공함으로써 수행될 수 있다. 제1 동작 파라미터는 "소거" 상태에 대한 워드라인 프로그램 검증 레벨을 포함할 수 있고(예를 들면, 도 2에서 VT=γ), 제2 동작 파라미터는 "프로그램된" 상태에 대한 워드라인 프로그램 검증 레벨을 포함할 수 있다(예를 들면, VT=φ). 일 구현에서, 비트 조작 프로세스의 이러한 스테이지 후에, 비트 조작될 메모리의 페이지들로부터 데이터를 판독하는 것은 예를 들면 (메모리 셀에 대한 단일 액세스를 이용하여 이러한 스테이지에서 "1"과 "0" 사이의 구별을 위해서) 판독 명령, 어드레스, 및 VT=η볼트와 같은 워드라인 판독 전압을 나타내는 동작 파라미터를 포함하는 명령어를 이용하여 수행될 수 있다.
이하의 예는 실시예에 따라 ECC를 수반하는 비트 조작의 특정 프로세스를 설명한다. 비트 조작의 이러한 프로세스는 세 개 이상의 프로그램 동작들을 포함할 수 있다. 이하의 예의 경우에, 비트 조작의 프로세스는 세 개의 프로그램 동작들을 포함한다. 제1 프로그램 동작에서, 데이터의 일 부분은 페이지에 기입될 수 있다. 제1 프로그램 동작에서, 사용자는 데이터를 저장하기 위해서 두 개의 최하위 VT 분포들(타겟 분포들)(210 및 220)을 (메모리 명령어의 하나 이상의 동작 파라미터들을 통해) 선택할 수 있다. 예를 들면, "1"은 VT 분포(210)를 이용하여 저장될 수 있고, "0"은 VT 분포(220)를 이용하여 저장될 수 있다(프로그램되지 않은 데이터는 "1" 상태로 남을 수 있다). 전술한 바와 같이, "0"을 프로그래밍하는 것은 프로그램 명령, 어드레스, 데이터 및 도 2에서 VT=α와 같은 워드라인 프로그램 검증 레벨을 나타내는 동작 파라미터를 포함하는 명령어를 제공함으로써 수행될 수 있다. 마찬가지 방식으로, 이러한 데이터는 (예를 들면, 비트 조작 프로세스의 제1 프로그램 동작에서 "1"과 "0" 사이를 구별하기 위해서) 판독 명령, 어드레스, 및 VT=0 볼트와 같은 워드라인 판독 전압을 나타내는 동작 파라미터를 포함하는 명령어를 이용함으로써 비트 조작되는 메모리의 페이지들로부터 판독될 수 있다.
비트 조작 프로세스의 제2 프로그램 동작 동안, (예를 들면, 동작 파라미터들을 통해 사용자에 의해서 선택된) 타겟 VT 분포들은 변화되지 않은 (예를 들면, "0" 상에 "0"을 기입) 이미 프로그램된 데이터 및 새롭게 프로그램된 데이터(예를 들면, "1" 상에 "0"을 기입)에 대하여 "0"을 나타낼 수 있는 VT 분포(220)를 포함할 수 있다. 또한, 다른 타겟 VT 분포는 변화되지 않은(예를 들면, "1" 상에 "1"을 기입) 이미 프로그램된 데이터 및 새롭게 프로그램된 데이터(예를 들면, "0" 상에 "1"을 기입)에 대하여 "1"을 나타낼 수 있는 VT 분포(240)를 포함할 수 있다. 이러한 경우에, 메모리 명령어에 포함된 동작 파라미터는 "1"에 대하여 프로그램 검증 전압(예를 들면, γ)을 나타낼 수 있다. 이러한 경우에 또한, 제2 프로그램 동작에서, "0"은 "1"의 문턱 전압보다 낮은 문턱 전압과 연관될 수 있다. 따라서, 이러한 데이터는 예를 들면 판독 명령, 어드레스, 및 VT=γ와 같은 워드 라인 판독 전압을 나타내는 동작 파라미터를 포함하는 명령어를 이용함으로써 비트 조작되는 메모리의 페이지들로부터 판독될 수 있다.
비트 조작 프로세스의 제3 프로그램 동작 동안, (예를 들면, 동작 파라미터들을 통해 사용자에 의해서 선택된) 타겟 VT 분포들은 변경되지 않은(예를 들면, "1" 상에 "1"을 기입) 이미 프로그램된 데이터 및 새롭게 프로그램된 데이터(예를 들면, "0" 상에 "1"을 기입)에 대하여 "1"을 나타낼 수 있는 VT 분포(240)를 포함할 수 있다. 또한, 다른 타겟 VT 분포는 변경되지 않은(예를 들면, "0" 상에 "0"을 기입) 이미 프로그램된 데이터 및 새롭게 프로그램된 데이터(예를 들면, "1" 상에 "0"을 기입)에 대하여 "0"을 나타낼 수 있는 VT 분포(270)를 포함할 수 있다. 이러한 경우에, 메모리 명령어에 포함되는 동작 파라미터는 "0"에 대하여 프로그램 검증 전압(예를 들면, φ)을 나타낼 수 있다. 또한 이러한 경우에도, 제3 프로그램 동작에서, "1"은 "0"의 문턱 전압보다 낮은 문턱 전압과 연관될 수 있다. 따라서, 이러한 데이터는 예를 들면, 판독 명령, 어드레스 및 VT=φ(또는 VT분포(270)에서 프로그램 셀들에 대한 판독 마진을 증가시키기 위해서, VT=η)와 같은 워드 라인 판독 전압을 나타내는 동작 파라미터를 포함하는 명령어를 이용함으로써 비트 조작되는 메모리의 페이지들로부터 판독될 수 있다. 물론, 비트 조작의 이러한 상세들은 단지 예들이고 본 발명은 이것으로 한정되지 않는다.
도 3은 실시예에 따른 바이어스 신호 파형 및 메모리 셀 전압 또는 전류의 특성들(300)을 나타낸 플롯을 포함한다. 이러한 바이어스 신호 파형들은 예를 들면 메모리 셀의 상태(후속 단계들 사이의 프로그램 검증의 마지막에 대해 가능한 변화가 파형 도에 나타나지 않을 수 있음)를 프로그램하는데 사용될 메모리 셀의 게이트에 인가될 수 있다. 바이어스 신호 파형(310)은 비교적 큰 전압 스텝 Vstep과 비교적 짧은 시간 스텝 Tstep을 포함한다. 반대로, 바이어스 신호 파형(330)은 비교적 작은 전압 스텝 Vstep과 비교적 긴 시간 스텝 Tstep을 포함한다. 바이어스 신호 파형(320)은 바이어스 신호 파형(310)과 바이어스 신호 파형(330)에 대한 값들 사이에 있는 전압 스텝 Vstep과 시간 스텝 Tstep을 포함한다. 전압 스텝 Vstep과 시간 스텝 Tstep의 값들은 메모리 동작의 정밀도 및/또는 속도에 영향을 줄 수 있다. 본 발명은 이것으로 한정되지 않지만, 정밀도를 향상시키면 메모리 동작의 속도가 저하될 수 있고, 반면에 정밀도가 감소하면 메모리 동작의 속도가 증가할 수 있다. 일 구현에서, 전압 스텝 Vstep과 시간 스텝 Tstep에 대한 값들(및 따라서, 정밀도 및/또는 속도)은 전술한 바와 같이 메모리 명령어에 포함된 동작 파라미터의 코드들 및/또는 하나 이상의 값들에 의해서 선택될 수 있다. 따라서, 메모리 디바이스의 성능은 메모리 동작이 정밀도보다는 비교적 빠른 것을 선호하거나 비교적 느리지만 높은 정밀도의 메모리 동작을 선호할 수 있는 사용자에 의해서 선택될 수 있다(예를 들면, 단일 메모리 셀의 상태들의 비교적 많은 레벨들은 더 긴 실행 시간의 비용에서 바람직할 수 있다). 물론 바이어스 파형들의 이러한 상세들은 단지 예들이고 본 발명은 이것으로 한정되지 않는다.
일 구현에서, 메모리 어레이의 일 부분은 메모리 어레이의 다른 부분과는 상이하게 하나 이상의 동작 파라미터들에 의해서 영향을 받을 수 있다. 다시 말하면, 동작 파라미터들은 동일한 방식으로 메모리 어레이의 모든 부분들에 영향을 줄 필요는 없다. 따라서, 예를 들면, 상이한 블록들, 페이지들, 워드들 또는 바이트들이 전술한 바와 같이 메모리 명령어에 포함된 하나 이상의 동작 파라미터들에 적어도 부분적으로 기초하여 상이한 인코딩을 가질 수 있다.
일 실시예에서, PCM 셀에 정보를 기입하는 프로세스는 PCM 셀을 하나의 상태 또는 다른 상태로 설정(set) 또는 리셋(reset)하는 것을 포함할 수 있다. 예를 들면, PCM 셀은 비교적 높은 진폭의, 비교적 짧은 지속 기간의 전기 프로그래밍 펄스를 인가함으로써 상 변화 재료(phase change material)를 용융함으로써 리셋 될 수 있다. 반대로, PCM 셀은 예를 들면 비교적 갑작스런 강하를 포함할 수 있는 비교적 긴 지속 기간을 갖는 비교적 작은 서브 멜트(sub-melt) 진폭 전기 프로그래밍 펄스를 인가함으로써 설정될 수 있다. PCM 셀은 또한 상 변화 재료를 용융시켜 결정화할 수 있도록 시간에 대한 전압 또는 전류에서 점차적인 경사진 하강을 가질 수 있는 높은 오버 멜트(over-melt) 진폭 전기 프로그래밍 펄스를 인가함으로써 설정될 수 있다. 이러한 리셋 및/또는 설정 펄스 및 프로세스는 "기입" 또는 "프로그램" 펄스 및 "기입" 또는 "프로그램" 프로세스로서 인가될 수 있다. 일 구현에서, 하나 이상의 동작 파라미터들은 전술한 바와 같이 메모리 명령어의 기입 명령을 수반할 수 있다. 이러한 동작 파라미터들의 값들은 크기, 지속 기간, 경사 등과 같은 프로그래밍 펄스의 다양한 요소들에 영향을 줄 수 있다. 물론, 프로그래밍 펄스의 이러한 상세들은 단지 예들이고 본 발명은 이것으로 한정되지 않는다.
도 4는 실시예에 따른 바이어스 신호 파형들 및 메모리 셀 전압 또는 전류의 특성들을 나타낸 플롯을 포함한다. 이러한 바이어스 신호 파형들은 (예를 들면, 기입 검증 프로세스 동안과 같은) PCM 셀들의 판독 프로세스 동안 PCM 셀들에 인가될 수 있다. 이하 설명하는 바와 같이, 이러한 바이어스 신호 파형들의 특정 특성들은 메모리 명령어에 포함된 동작 파라미터를 이용하여 선택될 수 있다. 예를 들면, 메모리 명령어는 데이터를 메모리 어레이에 기입하는데 이용될 바이어스 신호 파형들의 하나 이상의 특정 특성들에 영향을 주는 기입 명령, 메모리 어레이의 어드레스, 기입될 데이터 및 하나 이상의 동작 파라미터들을 포함할 수 있다. 바이어스 신호 파형들의 이러한 특정 특성들은 펄스 진폭, 펄스 경사, 펄스 스텝 폭, 펄스 스텝 높이 등을 포함할 수 있다. 또한, 동작 파라미터는 바이어스 신호 파형(410 및 420)과 같은 다수의 유형의 바이어스 신호 파형 중에서 선택하는데 이용될 수 있다. 예를 들면, 바이어스 신호 파형(410)은 하나의 펄스로부터 다음 펄스로 순차적으로 증가하는 개별 피크 진폭들을 갖는 파형을 포함하는 일련의 설정 펄스들(412, 414, 및 416)을 포함할 수 있다. 이러한 바이어스 신호 파형은 PCM에서 또는 복수의 PCM 디바이스들에서 복수의 PCM 셀들의 물리적 및/또는 전기적 특성들의 가변성의 발생을 나타낼 수 있다. 일 특정 구현에서, 제1 바이어스 펄스(412)는 피크 진폭(440)으로부터 램프 종점(ramp terminus)(430)으로 확장하는 네거티브 경사 설정 램프(435)를 포함할 수 있다. 비록 설정 펄스(412)가 선형 설정 램프 및 수직 천이를 갖는 것으로 도시되어 있지만, 플롯(400)은 단지 바이어스 신호의 개략적인 도면을 나타내는 것으로 도시되지만, 본 발명은 이러한 관점으로 한정되지 않는다. 일 특정 구현에서, 제2 설정 펄스(414)의 피크 진폭(450)은 이전의 제1 설정 펄스(412)의 피크 진폭(440)보다 클 수 있다. 다른 예로서, 일련의 리셋 펄스들(422, 424, 및 426)을 포함하는 바이어스 신호 파형(420)은 예를 들면 하나의 펄스로부터 다음 펄스로 순차적으로 증가하는 개별 진폭들을 갖는 파형을 포함한다. 바이어스 신호 파형(410)과는 대조적으로, 바이어스 신호 파형(420)은 네거티브 경사 설정 램프를 포함할 필요 없다. 물론, PCM을 동작시키는 기법들의 이러한 상세들은 단지 예들이고, 본 발명은 이것으로 한정되지 않는다.
도 5는 실시예에 따라 메모리 디바이스를 동작시키는 프로세스(500)의 흐름도이다. 전술한 바와 같이, 메모리 디바이스를 동작시키는 기법은 메모리 디바이스의 물리적인 동작 조건에 영향을 주는 동작 파라미터를 포함하는, 메모리 디바이스에 지시된 메모리 명령어를 포함할 수 있다. 블록(510)에서, 메모리 디바이스는 메모리 위치에서 동작하는 명령을 포함하는 이러한 메모리 명령어를 수신할 수 있다. 블록(520)에서, 명령 및 아마도 메모리 위치를 기술하는 어드레스를 포함하는 것 이외에, 메모리 디바이스는 동작 파라미터를 포함하는 메모리 명령어를 수신할 수 있다. 예를 들면, 메모리 명령어는 어드레스에 의해서 특정된 메모리 셀들에 대한 기준 문턱 전압을 선택하는데 이용될 수 있는 동작 파라미터 VREAD, 어드레스 및 READ 명령을 포함할 수 있다. 특정 구현에서, 이러한 동작 파라미터는 예를 들면 전압의 값을 포함할 필요 없지만 대신에 전압(또는 전류, 또는 시간 등)의 값들을 나타내는 코드를 포함할 수 있다. 하나의 경우에, 메모리 디바이스는 동작 파라미터의 코드를 실제 전압 또는 전류로 변환하는데 사용되는 값들의 표를 저장할 수 있다. 이러한 표는 예를 들면, (메모리 디바이스의 일부분에 유지되는) 표에 기입함으로써 생성 및/또는 수정될 수 있다. 실제(아날로그) 전압 또는 전류에 대한 (디지털) 코드의 이러한 변환은 메모리 디바이스에 포함될 수 있는 디지털 아날로그 변환기(DAC: digital-to-analog-converter) 및/또는 전압 또는 전류 발생기에 의해서 수행될 수 있다. 전술한 바와 같이, 메모리 디바이스는 명령 및 메모리 어드레스와 직렬로 또는 병렬로 이러한 동작 파라미터를 수신할 수 있다. 블록(530)에서, 블록(510)에서 수신된 메모리 명령어를 수행하는 동안, 메모리 디바이스의 하나 이상의 물리적인 동작 조건들(예를 들면, 메모리 셀들의 문턱 전압)은 동작 파라미터에 적어도 부분적으로 기초하여 변경될 수 있다. 물론 프로세스(500)의 이러한 상세들은 단지 예들이고, 본 발명은 이것으로 한정되지 않는다.
도 6은 메모리 디바이스(610)를 포함하는 컴퓨팅 시스템(600)의 예시적인 실시예를 나타낸 개략적인 도면이다. 이러한 컴퓨팅 디바이스는 예를 들면 애플리케이션 및/또는 다른 코드를 실행하는 하나 이상의 프로세서들을 포함할 수 있다. 예를 들면, 메모리 디바이스(610)는 도 1에 도시된 PCM(100)의 일부를 포함하는 메모리를 포함할 수 있다. 컴퓨팅 디바이스(604)는 메모리 디바이스(610)를 관리하도록 구성될 수 있는 임의의 디바이스, 기구(appliance) 또는 기계를 나타낼 수 있다. 메모리 디바이스(610)는 메모리 컨트롤러(615) 및 메모리(622)를 포함할 수 있다. 일 구현에서, 메모리 컨트롤러(615)는 메모리 명령어에 포함된 동작 파라미터를 수신하고, 동작 파라미터에 적어도 부분적으로 기초하여 메모리 디바이스(610)의 물리적인 동작 조건들을 변경하기 위한 파라미터 관리 블록(650)을 포함할 수 있다. 한정이 아닌 예시로서, 컴퓨팅 디바이스(604)는 예를 들면 데스크탑 컴퓨터, 랩탑 컴퓨터, 워크스테이션, 서버 디바이스 등과 같은 하나 이상의 컴퓨팅 디바이스들 및/또는 플랫폼; 예를 들면 PDA(personal digital assistant), 모바일 통신 디바이스 등과 같은 하나 이상의 개인용 컴퓨팅 또는 통신 디바이스들 또는 기구들; 예를 들면 데이터 베이스 또는 데이터 저장 서비스 제공자/시스템과 같은 컴퓨팅 시스템 및/또는 연관 서비스 제공자 능력; 및/또는 이들의 임의의 조합을 포함할 수 있다.
본 명세서에서 더 기술되는 바와 같이, 시스템(600)에 도시된 다양한 디바이스들의 전부 또는 일부, 프로세스 및 방법들은 하드웨어, 펌웨어, 소프트웨어 또는 이들의 임의 조합을 이용하거나 그렇지 않으면 포함하여 구현될 수 있다는 것을 인식할 수 있다. 따라서, 한정이 아닌 예시로서, 컴퓨팅 디바이스(604)는 버스(640) 및 호스트 또는 메모리 컨트롤러(615)를 통해 메모리(622)에 동작적으로 결합된 적어도 하나의 프로세싱 유닛(620)을 포함할 수 있다. 프로세싱 유닛(620)은 데이터 컴퓨팅 절차(procedure) 또는 프로세스의 적어도 일부를 수행하도록 구성가능한 하나 이상의 회로들을 나타낸다. 한정이 아닌 예시로서, 프로세싱 유닛(620)은 하나 이상의 프로세서들, 컨트롤러들, 마이크로프로세서들, 마이크로컨트롤러들, 애플리케이션 특정 집적 회로들, 디지털 신호 프로세서들, 프로그램 가능 논리 디바이스들, 전계 프로그램 가능 게이트 어레이들 등, 또는 이들의 임의의 조합을 포함할 수 있다. 프로세싱 유닛(620)은 메모리 컨트롤러(615)와 통신하도록 구성된 운영 시스템을 포함할 수 있다. 이러한 운영 시스템은 예를 들면 버스(640)를 통해 메모리 컨트롤러(615)로 전송될 명령, 어드레스들 및/또는 동작 파라미터들을 포함하는 메모리 명령어들을 생성할 수 있다. 이러한 명령들은 판독, 기입 또는 소거 명령들을 포함할 수 있다. 이러한 메모리 명령어들에 응답하여, 예를 들면, 메모리 컨트롤러(615)는 전술한 프로세스(500)를 수행하고, 명령을 수행하고 및/또는 메모리 디바이스(610)의 하나 이상의 물리적인 동작 조건들을 변경할 수 있다. 예를 들면, 메모리 컨트롤러(615)는 메모리 명령어에 포함된 동작 파라미터에 응답하여 PCM 셀들의 어레이의 적어도 하나에 인가되는 바이어스 신호의 크기를 증가시킬 수 있다.
메모리(622)는 임의 데이터 저장 메커니즘을 나타낸다. 메모리(622)는 예를 들면, 1차 메모리(624) 및/또는 2차 메모리(626)를 포함할 수 있다. 1차 메모리(624)는 예를 들면, RAM(random access memory), ROM(read only memory) 등을 포함할 수 있다. 본 예에서 프로세싱 유닛(620)과는 독립적인 것으로 설명하였지만, 1차 메모리(624)의 전부 또는 일부는 프로세싱 유닛(620) 내에 제공될 수 있거나 그렇지 않으면 같이 배치(co-located)/결합하여 제공될 수 있는 것으로 이해되어야 한다.
2차 메모리(626)는 예를 들면 1차 메모리와 동일 또는 유사한 유형의 메모리, 및/또는 예를 들면, 디스크 드라이브, 광학 디스크 드라이브, 테이프 드라이브, 고체 상태 메모리 디바이스 등과 같은 하나 이상의 데이터 저장 디바이스들 또는 시스템들을 포함할 수 있다. 특정 구현들에서, 2차 메모리(626)는 컴퓨터 판독 가능한 매체(628)를 동작적으로 수용할 수 있고 또는 그렇지 않으면 이에 결합되도록 구성될 수 있다. 컴퓨터 판독 가능한 매체(628)는 예를 들면 시스템(600)에서 하나 이상의 디바이스들에 대한 액세스 가능한 데이터, 코드 및/또는 명령어들을 포함하고 및/또는 만들 수 있는 임의 매체를 포함할 수 있다.
컴퓨팅 디바이스(604)는 예를 들면 입력/출력(632)을 포함할 수 있다. 입력/출력(632)은 사람 및/또는 머신 입력들을 받아들이거나 또는 그렇지 않으면 도입(introduce)하도록 구성될 수 있는 하나 이상의 디바이스들 또는 특징들, 및/또는 사람 및/또는 머신 출력들에 대하여 전달하거나 또는 그렇지 않으면 제공하도록 구성될 수 있는 하나 이상의 디바이스들 또는 특징들을 나타낸다. 한정이 아닌 예시로서, 입력/출력 디바이스(632)는 동작적으로 구성된 디스플레이, 스피커, 키보드, 마우스, 트랙볼, 터치 스크린, 데이터 포트 등을 포함할 수 있다.
여기에 사용되는 용어 "및", "및/또는" 및 "또는"은 이것이 사용되는 문맥에 따라 적어도 부분적으로 종속하는 다양한 의미를 포함할 수 있다. 통상적으로, A, B 또는 C와 같은 리스트를 연관시켜 사용하면 "및/또는"뿐만 아니라 "또는"은 포함의 의미에서 본 명세서에서 사용되는 A, B 및 C를 의미할 뿐만 아니라 배타적 의미에서 본 명세서에서 사용되는 A, B 또는 C를 의미하는 것을 의도한다. 본 명세서의 전체에 걸쳐 "일 실시예" 또는 "실시예"는 실시예에 대한 참조는, 실시예와 관련하여 기술된 특정한 특징, 구조 또는 특성이 본 발명의 적어도 일 실시예에 포함되는 것을 의미한다. 따라서, 본 명세서 전체에 걸쳐 다양한 위치에 기재된 구문 "일 실시예" 또는 "실시예에서"는 모두 반드시 동일한 실시예를 참조하는 것은 아니다. 더욱이, 특정한 특징들, 구성들, 또는 특성들은 하나 이상의 실시예들에서 결합될 수 있다.
예시적인 실시예들로 고려되는 것들이 예시되고 설명되었으나, 다양한 그외의 변경이 이루어질 수 있으며, 등가물들이 대체될 수 있음을 본 기술분야의 당업자는 이해할 것이다. 부가적으로, 본 명세서에서 설명된 중심 사상으로부터 벗어나지 않으면서 본 발명의 교시들에 특정한 상황을 적응시키기 위해서 많은 변경들이 이루어질 수 있다. 따라서, 본 발명은 개시된 특정 실시예에 한정되지 않고, 이러한 이러한 본 발명은 또한 첨부된 특허청구범위의 범주에 들어오는 모든 실시예들 및 그 등가물들을 포함할 수 있다.

Claims (43)

  1. 메모리 내의 위치에서 동작하는 명령 및 적어도 하나의 동작 파라미터를 포함하는 메모리 명령어를 수신하는 단계; 및
    상기 적어도 하나의 동작 파라미터에 적어도 부분적으로 기초하여 상기 메모리 내의 상기 위치에서 동작하는 상기 명령의 실행 동안 주변 회로의 물리적인 동작 조건에 영향을 주는 단계
    를 포함하고,
    상기 물리적인 동작 조건은 상기 메모리의 정밀도 및 상기 메모리의 동작 속도 중 적어도 하나를 포함하는 방법.
  2. 제1항에 있어서,
    상기 적어도 하나의 동작 파라미터는 디지털 신호를 포함하는 방법.
  3. 제2항에 있어서,
    상기 디지털 신호를 아날로그 신호로 변환하는 단계를 더 포함하는 방법.
  4. 제2항에 있어서,
    상기 디지털 신호에 대응하는 전압 또는 전류를 생성하는 단계; 및
    상기 메모리에 포함된 하나 이상의 주변 회로들에 상기 전압 또는 전류를 인가하는 단계를 더 포함하는 방법.
  5. 제1항에 있어서,
    상기 명령은, 상기 메모리로부터 판독하고, 상기 메모리에 기입하고, 또는 상기 메모리의 적어도 일부를 소거하는 명령을 포함하는 방법.
  6. 제1항에 있어서,
    상기 명령어에 포함된 부가적인 동작 파라미터를 수신하는 단계를 더 포함하고,
    상기 부가적인 동작 파라미터는 상기 적어도 하나의 동작 파라미터가 후속하는 명령어들 동안 인가되는지의 여부를 나타내는 방법.
  7. 메모리 디바이스로서,
    메모리 셀들의 어레이로부터 판독하거나 그에 기입하고, 상기 메모리 셀들의 어레이 내의 위치에서 동작하는 명령 및 적어도 하나의 동작 파라미터를 포함하는 메모리 명령어를 수신하는 회로; 및
    상기 적어도 하나의 동작 파라미터를 수신하고, 상기 적어도 하나의 동작 파라미터에 적어도 부분적으로 기초하여 상기 메모리 셀들의 어레이 내의 상기 위치에서 동작하는 상기 명령의 실행 동안 상기 회로의 물리적인 동작 조건에 영향을 주는 파라미터 관리 블록
    을 포함하고,
    상기 물리적인 동작 조건은 상기 메모리 디바이스의 정밀도 및 상기 메모리 디바이스의 동작 속도 중 적어도 하나를 포함하는 메모리 디바이스.
  8. 제7항에 있어서,
    상기 적어도 하나의 동작 파라미터에 적어도 부분적으로 기초하여 전압 또는 전류 레벨들을 발생하는 발생기를 더 포함하는 메모리 디바이스.
  9. 제7항에 있어서,
    상기 회로는 상기 메모리 셀들의 어레이 내의 상기 위치를 나타내는 어드레스를 더 수신하는 메모리 디바이스.
  10. 제7항에 있어서,
    상기 적어도 하나의 동작 파라미터를 수신하는 제1 입력 포트; 및
    상기 명령을 수신하는 제2 입력 포트
    를 더 포함하는 메모리 디바이스.
  11. 시스템으로서,
    메모리 셀들의 어레이를 포함하는 메모리 디바이스 - 상기 메모리 디바이스는
    상기 메모리 셀들의 어레이로부터 판독하거나 그에 기입하고,
    상기 메모리 셀들의 어레이 내의 위치에서 동작하는 명령 및 적어도 하나의 동작 파라미터를 포함하는 메모리 명령어를 수신하고,
    상기 적어도 하나의 동작 파라미터에 적어도 부분적으로 기초하여 상기 메모리 셀들의 어레이 내의 상기 위치에서 동작하는 상기 명령의 실행 동안 주변 회로의 물리적인 동작 조건에 영향을 주는, 메모리 컨트롤러를 더 포함하고, 상기 물리적인 동작 조건은 상기 메모리 디바이스의 정밀도 및 동작 속도 중 적어도 하나를 포함함 - ; 및
    하나 이상의 애플리케이션들을 호스팅하고, 상기 메모리 셀들의 어레이에 대한 액세스를 제공하기 위해 상기 메모리 컨트롤러에 상기 메모리 명령어를 개시하도록 하는 프로세서
    를 포함하는 시스템.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 제7항에 있어서,
    상기 회로는 상기 명령어에 포함된 부가적인 동작 파라미터를 수신하도록 더 구성되고,
    상기 부가적인 동작 파라미터는 상기 적어도 하나의 동작 파라미터가 후속하는 명령어들 동안 인가되는지의 여부를 나타내는 메모리 디바이스.
  40. 제11항에 있어서,
    상기 메모리 디바이스는 상기 적어도 하나의 동작 파라미터에 적어도 부분적으로 기초하여 전압 또는 전류 레벨들을 발생하는 발생기를 더 포함하는 시스템.
  41. 제11항에 있어서,
    상기 메모리 디바이스는
    상기 적어도 하나의 동작 파라미터를 수신하는 제1 입력 포트; 및
    상기 명령을 수신하는 제2 입력 포트
    를 더 포함하는 시스템.
  42. 제11항에 있어서,
    상기 메모리 컨트롤러는 상기 메모리 셀들의 어레이 내의 상기 위치를 나타내는 어드레스를 수신하도록 더 구성되는 시스템.
  43. 제11항에 있어서,
    상기 메모리 컨트롤러는 상기 명령어에 포함된 부가적인 동작 파라미터를 수신하도록 더 구성되고,
    상기 부가적인 동작 파라미터는 상기 적어도 하나의 동작 파라미터가 후속하는 명령어들 동안 인가되는지의 여부를 나타내는 시스템.
KR1020140060276A 2010-11-18 2014-05-20 메모리의 동작 조건에 영향을 주는 파라미터를 포함하는 메모리 명령어 KR101556472B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/949,728 2010-11-18
US12/949,728 US8737138B2 (en) 2010-11-18 2010-11-18 Memory instruction including parameter to affect operating condition of memory

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110120217A Division KR101430295B1 (ko) 2010-11-18 2011-11-17 메모리의 동작 조건에 영향을 주는 파라미터를 포함하는 메모리 명령어

Publications (2)

Publication Number Publication Date
KR20140066988A KR20140066988A (ko) 2014-06-03
KR101556472B1 true KR101556472B1 (ko) 2015-10-01

Family

ID=46064272

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020110120217A KR101430295B1 (ko) 2010-11-18 2011-11-17 메모리의 동작 조건에 영향을 주는 파라미터를 포함하는 메모리 명령어
KR1020140060276A KR101556472B1 (ko) 2010-11-18 2014-05-20 메모리의 동작 조건에 영향을 주는 파라미터를 포함하는 메모리 명령어

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020110120217A KR101430295B1 (ko) 2010-11-18 2011-11-17 메모리의 동작 조건에 영향을 주는 파라미터를 포함하는 메모리 명령어

Country Status (6)

Country Link
US (4) US8737138B2 (ko)
JP (1) JP5598677B2 (ko)
KR (2) KR101430295B1 (ko)
CN (1) CN102543154B (ko)
DE (1) DE102011085988B4 (ko)
TW (1) TWI508093B (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8467237B2 (en) 2010-10-15 2013-06-18 Micron Technology, Inc. Read distribution management for phase change memory
US10359949B2 (en) * 2011-10-31 2019-07-23 Apple Inc. Systems and methods for obtaining and using nonvolatile memory health information
WO2013101043A1 (en) * 2011-12-29 2013-07-04 Intel Corporation Dynamic window to improve nand memory endurance
US9361181B2 (en) 2012-03-15 2016-06-07 Micron Technology, Inc. Error protection for memory devices
US9001575B2 (en) 2012-03-30 2015-04-07 Micron Technology, Inc. Encoding program bits to decouple adjacent wordlines in a memory device
US9105314B2 (en) 2012-04-27 2015-08-11 Micron Technology, Inc. Program-disturb decoupling for adjacent wordlines of a memory device
US8910000B2 (en) * 2012-05-17 2014-12-09 Micron Technology, Inc. Program-disturb management for phase change memory
US9082510B2 (en) * 2012-09-14 2015-07-14 Freescale Semiconductor, Inc. Non-volatile memory (NVM) with adaptive write operations
KR101994350B1 (ko) * 2012-12-28 2019-07-01 삼성디스플레이 주식회사 멀티-타임 프로그래머블 동작의 오류 검출 방법 및 이를 채용한 유기 발광 표시 장치
CN104346292B (zh) * 2013-08-05 2017-10-24 慧荣科技股份有限公司 用来管理一记忆装置的方法、记忆装置与控制器
KR102187524B1 (ko) * 2014-02-13 2020-12-07 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
US9934831B2 (en) 2014-04-07 2018-04-03 Micron Technology, Inc. Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
US9384830B2 (en) * 2014-05-06 2016-07-05 Micron Technology, Inc. Apparatuses and methods for performing multiple memory operations
US20160062656A1 (en) * 2014-08-28 2016-03-03 Freescale Semiconductor, Inc. Command Set Extension for Non-Volatile Memory
US9530468B2 (en) * 2014-09-26 2016-12-27 Intel Corporation Method, apparatus and system to manage implicit pre-charge command signaling
US9858990B2 (en) * 2014-12-18 2018-01-02 Apple Inc. Hardware-based performance equalization for storage devices
WO2016126478A1 (en) * 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for memory device as a store for program instructions
US9496043B1 (en) * 2015-06-24 2016-11-15 International Business Machines Corporation Dynamically optimizing flash data retention or endurance based on data write frequency
US10126968B2 (en) * 2015-09-24 2018-11-13 International Business Machines Corporation Efficient configuration of memory components
US10643700B2 (en) 2015-10-29 2020-05-05 Micron Technology, Inc. Apparatuses and methods for adjusting write parameters based on a write count
KR102406727B1 (ko) * 2015-12-16 2022-06-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 반도체 시스템
KR20170075855A (ko) * 2015-12-23 2017-07-04 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10181346B2 (en) 2016-08-02 2019-01-15 SK Hynix Inc. Semiconductor devices and operations thereof
KR102592359B1 (ko) 2016-06-27 2023-10-20 에스케이하이닉스 주식회사 반도체장치
US11133042B2 (en) 2016-06-27 2021-09-28 SK Hynix Inc. Semiconductor memory system and semiconductor memory device, which can be remotely initialized
US11217286B2 (en) 2016-06-27 2022-01-04 SK Hynix Inc. Semiconductor memory device with power down operation
US10037788B2 (en) * 2016-08-02 2018-07-31 SK Hynix Inc. Semiconductor devices and semiconductor systems
CN106527977B (zh) * 2016-10-17 2020-01-21 锐捷网络股份有限公司 一种配置参数的方法及存储设备
US10395723B2 (en) 2017-03-07 2019-08-27 Toshiba Memory Corporation Memory system that differentiates voltages applied to word lines
US10685702B2 (en) * 2017-08-28 2020-06-16 Micron Technology, Inc. Memory array reset read operation
US10354732B2 (en) * 2017-08-30 2019-07-16 Micron Technology, Inc. NAND temperature data management
US10936221B2 (en) 2017-10-24 2021-03-02 Micron Technology, Inc. Reconfigurable memory architectures
US10535415B2 (en) * 2017-11-03 2020-01-14 Micron Technology, Inc. Trim setting determination for a memory device
US11281608B2 (en) 2017-12-11 2022-03-22 Micron Technology, Inc. Translation system for finer grain memory architectures
US10566052B2 (en) * 2017-12-22 2020-02-18 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10522226B2 (en) 2018-05-01 2019-12-31 Silicon Storage Technology, Inc. Method and apparatus for high voltage generation for analog neural memory in deep learning artificial neural network
US11061606B2 (en) * 2018-06-29 2021-07-13 Micron Technology, Inc. NAND temperature-aware operations
US11321008B2 (en) * 2018-11-15 2022-05-03 Micron Technology, Inc. Temperature-based memory management
JP6741811B1 (ja) * 2019-03-07 2020-08-19 力晶積成電子製造股▲ふん▼有限公司Ｐｏｗｅｒｃｈｉｐ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ 不揮発性半導体記憶装置の消去制御回路及び方法、並びに不揮発性半導体記憶装置
CN111863074B (zh) * 2019-04-28 2024-03-01 桑迪士克科技有限责任公司 块中不同字线上的每单元具有不同位的存储器设备
US10910076B2 (en) 2019-05-16 2021-02-02 Sandisk Technologies Llc Memory cell mis-shape mitigation
US11513719B2 (en) * 2019-08-29 2022-11-29 Micron Technology, Inc. Fast purge on storage devices
US11307951B2 (en) * 2019-09-04 2022-04-19 Micron Technology, Inc. Memory device with configurable performance and defectivity management
US11720352B2 (en) 2019-12-10 2023-08-08 Micron Technology, Inc. Flexible command pointers to microcode operations
US11543992B2 (en) * 2020-12-09 2023-01-03 Western Digital Technologies, Inc. Decreasing physical secure erase times in solid state drives
CN112614525B (zh) * 2020-12-16 2023-12-29 中国科学院上海微系统与信息技术研究所 一种提高电阻一致性的低功耗相变存储器写驱动电路
US11481141B1 (en) * 2021-04-26 2022-10-25 Micron Technology, Inc. Secure self-purging memory partitions
CN114338396B (zh) * 2021-12-02 2024-04-23 深圳市盈和致远科技有限公司 控制信号获得方法、装置、终端设备以及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006065973A (ja) * 2004-08-27 2006-03-09 Toshiba Corp 不揮発性半導体記憶装置
US20080263262A1 (en) * 2007-04-22 2008-10-23 Anobit Technologies Ltd. Command interface for memory devices
US7616483B2 (en) * 2006-07-03 2009-11-10 Sandisk Corporation Multi-bit-per-cell flash memory device with an extended set of commands
US20100332729A1 (en) * 2009-06-30 2010-12-30 Sandisk Il Ltd. Memory operations using location-based parameters

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629890A (en) 1994-09-14 1997-05-13 Information Storage Devices, Inc. Integrated circuit system for analog signal storing and recovery incorporating read while writing voltage program method
JPH0969294A (ja) 1995-08-31 1997-03-11 Sanyo Electric Co Ltd 不揮発性多値メモリ装置
US5726934A (en) 1996-04-09 1998-03-10 Information Storage Devices, Inc. Method and apparatus for analog reading values stored in floating gate structures
US5768287A (en) * 1996-10-24 1998-06-16 Micron Quantum Devices, Inc. Apparatus and method for programming multistate memory device
US6208542B1 (en) 1998-06-30 2001-03-27 Sandisk Corporation Techniques for storing digital data in an analog or multilevel memory
JP2000321332A (ja) 1999-05-11 2000-11-24 Hitachi Maxell Ltd 半導体装置の評価方法および評価装置
JP3916862B2 (ja) 2000-10-03 2007-05-23 株式会社東芝 不揮発性半導体メモリ装置
US6564288B2 (en) * 2000-11-30 2003-05-13 Hewlett-Packard Company Memory controller with temperature sensors
JP2002208286A (ja) 2001-01-09 2002-07-26 Sharp Corp 不揮発性半導体記憶装置
JP3631463B2 (ja) 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
US6515909B1 (en) * 2001-10-05 2003-02-04 Micron Technology Inc. Flash memory device with a variable erase pulse
US6851018B2 (en) * 2002-03-27 2005-02-01 Hewlett-Packard Development Company, L.P. Exchanging operation parameters between a data storage device and a controller
JP4040405B2 (ja) * 2002-09-20 2008-01-30 富士通株式会社 不揮発性半導体記憶セルの制御方法、および不揮発性半導体記憶装置
US6882567B1 (en) * 2002-12-06 2005-04-19 Multi Level Memory Technology Parallel programming of multiple-bit-per-cell memory cells on a continuous word line
KR100506061B1 (ko) 2002-12-18 2005-08-03 주식회사 하이닉스반도체 특성 조정 장치를 부가한 메모리 장치
JP2004333246A (ja) 2003-05-06 2004-11-25 Matsushita Electric Ind Co Ltd 半導体装置
US7180775B2 (en) * 2004-08-05 2007-02-20 Msystems Ltd. Different numbers of bits per cell in non-volatile memory devices
US7612403B2 (en) 2005-05-17 2009-11-03 Micron Technology, Inc. Low power non-volatile memory and gate stack
KR20070074232A (ko) 2006-01-09 2007-07-12 삼성전자주식회사 램 영역과 롬 영역을 동시에 가지는 반도체 메모리 장치
JP4999921B2 (ja) * 2006-05-12 2012-08-15 アノビット テクノロジーズ リミテッド メモリ素子用の歪み推定と誤り訂正符号化の組み合せ
US7551486B2 (en) 2006-05-15 2009-06-23 Apple Inc. Iterative memory cell charging based on reference cell value
US7512029B2 (en) 2006-06-09 2009-03-31 Micron Technology, Inc. Method and apparatus for managing behavior of memory devices
JP2008016112A (ja) 2006-07-05 2008-01-24 Toshiba Corp 半導体記憶装置
JP4886434B2 (ja) * 2006-09-04 2012-02-29 株式会社東芝 不揮発性半導体記憶装置
KR100753156B1 (ko) * 2006-09-13 2007-08-30 삼성전자주식회사 플래시 메모리 장치 및 그것의 메모리 셀 어레이
US7646636B2 (en) * 2007-02-16 2010-01-12 Mosaid Technologies Incorporated Non-volatile memory with dynamic multi-mode operation
US7573762B2 (en) 2007-06-06 2009-08-11 Freescale Semiconductor, Inc. One time programmable element system in an integrated circuit
KR100837282B1 (ko) 2007-06-14 2008-06-12 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템,그것의 프로그램 방법 및 읽기 방법
JP2009015978A (ja) * 2007-07-05 2009-01-22 Toshiba Corp 半導体記憶装置及びメモリシステム
DE102007032780B4 (de) 2007-07-13 2013-08-01 Qimonda Ag Integrierter Halbleiterspeicher, Halbleiterspeichermodul und Verfahren mit Einstellung von Betriebsparametern
US7773413B2 (en) * 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
US7916543B2 (en) * 2007-10-22 2011-03-29 Micron Technology, Inc. Memory cell operation
US8085586B2 (en) * 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8144517B2 (en) 2008-02-22 2012-03-27 Samsung Electronics Co., Ltd. Multilayered nonvolatile memory with adaptive control
KR100953065B1 (ko) * 2008-03-14 2010-04-13 주식회사 하이닉스반도체 불휘발성 메모리 소자
US7808819B2 (en) 2008-04-29 2010-10-05 Sandisk Il Ltd. Method for adaptive setting of state voltage levels in non-volatile memory
US7924623B2 (en) * 2008-05-27 2011-04-12 Micron Technology, Inc. Method for memory cell erasure with a programming monitor of reference cells
KR20100010355A (ko) * 2008-07-22 2010-02-01 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 및 소거 방법
US7872916B2 (en) * 2008-12-09 2011-01-18 Spansion Llc Deterministic-based programming in memory
US8370603B2 (en) 2008-12-23 2013-02-05 Apple Inc. Architecture for address mapping of managed non-volatile memory
US7920427B2 (en) * 2009-02-13 2011-04-05 Micron Technology, Inc. Dynamic soft program trims
US8243520B2 (en) * 2009-11-02 2012-08-14 Infineon Technologies Ag Non-volatile memory with predictive programming
US8228735B2 (en) * 2010-02-17 2012-07-24 Micron Technology, Inc. Memory array having memory cells coupled between a programmable drain select gate and a non-programmable source select gate
US20110304874A1 (en) * 2010-06-14 2011-12-15 Dov Aharonson System and method for operating a peripheral device from a program using interface suitable for operation of another type of peripheral device
US8737141B2 (en) * 2010-07-07 2014-05-27 Stec, Inc. Apparatus and method for determining an operating condition of a memory cell based on cycle information
KR101824067B1 (ko) 2010-08-20 2018-01-31 삼성전자주식회사 반도체 저장 장치의 성능 조절을 위한 반도체 저장장치와 호스트간 인터페이스 방법 및 그 장치
US9037778B2 (en) 2010-08-20 2015-05-19 Samsung Electronics Co., Ltd. Method and apparatus to interface semiconductor storage device and host to provide performance throttling of semiconductor storage device
US8902650B2 (en) * 2012-08-30 2014-12-02 Micron Technology, Inc. Memory devices and operating methods for a memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006065973A (ja) * 2004-08-27 2006-03-09 Toshiba Corp 不揮発性半導体記憶装置
US7616483B2 (en) * 2006-07-03 2009-11-10 Sandisk Corporation Multi-bit-per-cell flash memory device with an extended set of commands
US20080263262A1 (en) * 2007-04-22 2008-10-23 Anobit Technologies Ltd. Command interface for memory devices
US20100332729A1 (en) * 2009-06-30 2010-12-30 Sandisk Il Ltd. Memory operations using location-based parameters

Also Published As

Publication number Publication date
US9437254B2 (en) 2016-09-06
DE102011085988A1 (de) 2012-07-05
TW201227750A (en) 2012-07-01
KR20140066988A (ko) 2014-06-03
US8824213B2 (en) 2014-09-02
US20120127807A1 (en) 2012-05-24
TWI508093B (zh) 2015-11-11
US20140250280A1 (en) 2014-09-04
JP5598677B2 (ja) 2014-10-01
JP2012109003A (ja) 2012-06-07
CN102543154A (zh) 2012-07-04
US20150262628A1 (en) 2015-09-17
CN102543154B (zh) 2015-09-09
DE102011085988B4 (de) 2018-01-11
US8737138B2 (en) 2014-05-27
US20130167251A1 (en) 2013-06-27
KR20120053972A (ko) 2012-05-29
US9076524B2 (en) 2015-07-07
KR101430295B1 (ko) 2014-08-14

Similar Documents

Publication Publication Date Title
KR101556472B1 (ko) 메모리의 동작 조건에 영향을 주는 파라미터를 포함하는 메모리 명령어
KR100875539B1 (ko) 프로그램 방식을 선택할 수 있는 메모리 시스템
KR101532584B1 (ko) 비휘발성 메모리 장치, 및 그의 프로그램 방법
US7545673B2 (en) Using MLC flash as SLC by writing dummy data
US9423969B2 (en) Sensing operations in a memory device
US9019773B2 (en) Nonvolatile memory device and method of operating the same
KR20140072118A (ko) 플래시 메모리 시스템
US9098401B2 (en) Fast secure erasure schemes for non-volatile memory
CN111316360A (zh) 存储器装置上的可选修整设置
KR101711353B1 (ko) 메모리 디바이스 작동 관리
CN114388034A (zh) 存储器装置及其操作方法
US11087803B2 (en) Efficient control of memory core circuits
CN114783488A (zh) 页缓冲器、编程方法、存储器装置及系统
US8854887B2 (en) Nonvolatile memory device and method of programming the same
CN114783487A (zh) 存储器的编程方法、存储器装置及存储器系统

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 4