CN102543154A - 包含影响存储器的操作条件的参数的存储器指令 - Google Patents

包含影响存储器的操作条件的参数的存储器指令 Download PDF

Info

Publication number
CN102543154A
CN102543154A CN201110370037XA CN201110370037A CN102543154A CN 102543154 A CN102543154 A CN 102543154A CN 201110370037X A CN201110370037X A CN 201110370037XA CN 201110370037 A CN201110370037 A CN 201110370037A CN 102543154 A CN102543154 A CN 102543154A
Authority
CN
China
Prior art keywords
order
memory
operating parameter
memory cell
storage arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110370037XA
Other languages
English (en)
Other versions
CN102543154B (zh
Inventor
费代里科·皮奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102543154A publication Critical patent/CN102543154A/zh
Application granted granted Critical
Publication of CN102543154B publication Critical patent/CN102543154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0063—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is an EEPROM element, e.g. a floating gate or MNOS transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator

Abstract

本文中所揭示的标的物涉及用以操作存储器的技术。本申请案特定来说涉及包含影响存储器的操作条件的参数的存储器指令。本申请案提供一种存储器装置，其包括：用以执行以下操作的电路：读取到存储器单元阵列或从存储器单元阵列写入，及接收包含用以在所述存储器单元阵列中的一位置处操作的命令的指令；及用以执行以下操作的参数管理块：接收所述指令里包含的至少一个操作参数，及至少部分地基于所述至少一个操作参数来影响所述电路的物理操作条件。

Description

包含影响存储器的操作条件的参数的存储器指令
技术领域
本文中所揭示的标的物涉及用以操作存储器的技术。
背景技术
存储器装置用于许多类型的电子装置中，例如计算机、蜂窝电话、PDA、数据记录器及导航设备，此处仅列举几个实例。在此类电子装置当中，可采用各种类型的非易失性存储器装置，例如NAND或NOR快闪存储器、SRAM、DRAM及相变存储器，此处仅列举几个实例。一般来说，可使用写入或编程操作来将信息存储于此类存储器装置中，而可使用读取操作来检索所存储的信息。
存储器操作所借助的参数可由所述存储器的制造商来确立。举例来说，此类参数可包含用于存储器操作(例如，读取、编程、擦除、检验等)的电流、电压及/或电阻参考值。
发明内容
本申请案提供一种方法，其包括：接收包含用以在存储器中的一位置处操作的命令及至少一个操作参数的指令；及至少部分地基于所述至少一个操作参数来影响所述存储器中的外围电路的物理操作条件。
本申请案进一步提供一种存储器装置，其包括：用以执行以下操作的电路：读取到存储器单元阵列或从存储器单元阵列写入，及接收包含用以在所述存储器单元阵列中的一位置处操作的命令的指令；及用以执行以下操作的参数管理块：接收所述指令里包含的至少一个操作参数，及至少部分地基于所述至少一个操作参数来影响所述电路的物理操作条件。
本申请案进一步提供一种系统，其包括存储器装置及处理器，所述存储器装置包括存储器单元阵列，所述存储器装置进一步包括用以执行以下操作的存储器控制器：写入到所述存储器单元阵列或从所述存储器单元阵列读取；接收包含用以在所述存储器单元阵列中的一位置处操作的命令的指令；接收所述指令里包含的至少一个操作参数；及至少部分地基于所述至少一个操作参数来影响所述存储器装置中的外围电路的物理操作条件；所述处理器用以托管一个或一个以上应用程序且将所述指令起始到所述存储器控制器以提供对所述存储器单元阵列的存取。
附图说明
将参考以下各图描述非限制性及非穷尽性实施例，其中除非另外说明，否则所有各图中相似参考编号指代相似部件。
图1是根据实施例的存储器装置的示意图。
图2是显示根据实施例的存储器单元的特性及测量参数的图表。
图3包含显示根据实施例的偏置信号波形的特性及存储器单元电压或电流的图表。
图4包含显示根据实施例的偏置信号波形的特性及存储器单元电压或电流的图表。
图5是根据实施例的用以操作存储器装置的过程的流程图。
图6是图解说明计算系统的实例性实施例的示意图。
具体实施方式
此说明书通篇所提及的“一个实施例”或“一实施例”意指结合所述实施例所描述的特定特征、结构或特性包括在所主张的标的物的至少一个实施例中。因此，在此说明书通篇中的各个地方出现的短语“在一个实施例中”或“一实施例”未必全部指代同一实施例。此外，可将所述特定特征、结构或特性组合在一个或一个以上实施例中。
在实施例中，一种用于操作存储器装置的技术可涉及针对所述存储器装置的包含影响所述存储器装置的物理操作条件的操作参数的存储器指令。特定来说，此操作参数可影响存储器装置中的外围电路的物理操作条件。举例来说，存储器装置内部的外围电路可包括一个或一个以上电源、读出放大器电路、计时电路(例如，时钟电路)、行/列解码器及除存储器单元阵列以外的其它此电路。在存储器指令中包含此操作参数可为所述存储器装置的用户提供选择性地管理所述存储器装置的此些物理操作条件的机会。举例来说，降低多级存储器装置的逻辑电平之间的容限(例如，导致以降低的精确性为代价的增加的存储容量)对于一种应用可有益于用户而增加此容限(例如，导致以降低的存储容量为代价的增加的精确性)可对另一种应用有益。在实例中，施加包含地址及操作参数VREAD的存储器指令READ可相依于阈值电压低于还是高于操作参数值VREAD而分别产生1或0。用户使用其它操作参数的能力可影响存储器装置的可靠性及/或性能及/或存储器装置特性，例如写入速度、关于编程/读取电平的可调整容限、存储于任一存储器单元中的电平的数目、数据加密等。举例来说，此操作参数的值可由用户及/或由处理器执行的指令来选择。在实施例中，根据存储器装置的通信协议，指令代码的特定位可专用于操作参数信息。举例来说，在并行装置中，特定输入/输出端子可接收/发送操作参数的位。然而，在串行装置的情况下，举例来说，可在预定义时钟循环期间在指令序列中输入/输出此信息。在某些情况下可使用混合型串行-并行协议来在存储器引脚处输入包含操作参数的指令。在一个实施方案中，命令的执行期间所使用的物理操作条件可至少部分地相依于所述操作参数所提供的对应信息而采用预定义组可能值当中的一者。举例来说，此对应可通过查找表确立。
可使用如上文所述的存储器指令操作的存储器装置可包括易失性或非易失性存储器，包含快闪NAND、快闪NOR、相变存储器(PCM)、单级单元(SLC)存储器、多级单元(MLC)存储器等。特定来说，针对存储器装置的指令可包括包含例如读取命令、写入或编程命令、擦除命令等命令的若干元素。指令的此些元素也可包含(例如)数据要写入到或要从其读取数据的存储器装置的存储器阵列中的位置的地址。因此，写入到存储器阵列的指令也可包含此数据。除指令的此些元素(例如，命令、地址、数据等)外，此指令可另外包含在所述指令及/或后续指令的执行期间要使用的一个或一个以上操作参数，如下文详细解释。此类操作参数可包括存储器阵列中的存储器单元的电压参考电平、存储器单元的逻辑电平之间或当中的容限或要施加到存储器单元的偏置信号的斜升速度，此处仅列举几个实例。在一个实施方案中，所述存储器装置可执行所述指令，包含解译操作参数、产生对应于操作参数的一个或一个以上物理量及将所述一个或一个以上物理量施加于存储器装置的适当节点/电路。
在一个实施例中，包含于存储器指令中的此操作参数可作为数字或模拟值或作为待由存储器装置解译的代码由存储器装置接收以确定所述存储器装置的一个或一个以上物理操作条件及/或操作模式。此存储器装置可包含参数管理块，其用于通过解译操作参数及影响对应于所述操作参数的存储器装置中外围电路的操作条件来执行存储器指令，如下文进一步详细描述。
在一个实施例中，包含于存储器指令中的操作参数可用来编程存储器单元，例如将存储器单元的阈值电压修改为由所述操作参数规定的电平；此可通过影响在结束编程操作的编程检验阶段中所使用的物理操作条件来实现。举例来说，此操作参数可用来将阈值电压参考值设定为对应于输入操作参数的所期望值。以类似的方式，包含于存储器读取指令中的操作参数可用来在所述操作参数所规定的特定物理操作条件(例如，字线读取电压)下检索先前存储在存储器地址处的数据。在其它优点当中，用户可从上述操作中受益，这是因为作为知晓编程条件的唯一者，用户也可是能够在随后时间正确检索所存储数据的唯一者，如下文将解释。
在一个实施例中，包含于存储器指令中的此操作参数可在位操纵过程期间使用。如果将在不同步骤或阶段中执行将数据写入存储器页中，那么可使用位操纵。在此类情况下，将把额外位编程于已经部分编程的存储器页上。举例来说，位操纵可用于部分编程，例如，在测试计算系统的各种功能或操作期间，其中可在随后时间执行额外编程(例如，在进一步测试期间)。在另一实例中，用户可使用位操纵来个性化或定制存储器装置。在此情况下，数据及/或代码可在制造过程结束时装运之前由制造商仅部分地加载到存储器装置中且用户可随后插入额外信息(例如，密码、代码等)来增加(举例来说)安全性。在又一实例中，可在其中数据将相对频繁地改变的情形下使用位操纵(例如，在维持标头的存储器区中或在指向存储器且表示存储器的内部组织的档案分配表中)。在此情况下，位操纵可提供避免擦除及/或重新编程整个存储器块的机会。当然，用以使用操作参数操作存储器装置的技术的此些细节仅为实例，且所主张的标的物并不限于此。
位操纵可涉及或可不涉及针对位操纵过程的中间阶段的错误校正代码(ECC)。在一个实施方案中，可仅在已存储全部数据之后(例如，在位操纵过程的结束时)计算及编程ECC。然而，在此情况下，第一部分数据可不受ECC保护，从而在中间阶段处的数据读出期间导致错误风险(及在位操纵过程的随后阶段处ECC计算的必然出错)。相比来说，如果由位操纵过程的早期阶段产生的第一部分数据将受ECC保护，那么可提供额外存储器单元以在位操纵过程的此早期阶段期间存储ECC。举例来说，如果不可在未擦除整个存储器块的存储器中在“0”上方写入“1”，那么此额外存储器单元可为不期望额外成本。如下文详细论述，包含于存储器指令中的操作参数可用于位操纵及ECC过程。当然，位操纵的此些细节仅为实例，且所主张的标的物并不限于此。
尽管本文中所述的实施例包含包括一个或一个以上操作参数(例如，包括输入信息的操作参数)的存储器指令，操作参数也可包括为命令的执行的结果的信息(例如，操作参数包括输出信息)。此一个或一个以上操作参数也可伴随命令的执行的结果。举例来说，一个或一个以上操作参数可伴随由读取命令的执行产生的读取数据。在实施方案中，操作参数可表示在其下实行操作的读取电压。
图1是根据实施例的存储器装置100的示意图。举例来说，此存储器装置可用于执行上文所述的技术。详细地说，存储器装置100可包括用于存储可寻址数据的存储器阵列120、行解码器110及列解码器130以及微控制器135，所述微控制器135包含命令接口及地址/数据管理块140及操作参数管理块150。端口145可用于接收存储器指令的元素，例如(举例来说)，命令、存储器阵列120中的一个或一个以上存储器单元的地址及/或要写入到存储器阵列120的数据。端口145也可用于传输读取数据以及若干其它可能。在一个实施方案中，端口145也可用于接收存储器指令里可包含的一个或一个以上操作参数。在另一实施方案中，此些操作参数可在端口155处提供到存储器装置100。端口145或端口155中的任一者可包括并行或串行端口。举例来说，在串行端口的情况下，多个输入循环可用于提供所有或一部分存储器指令，包含命令、地址、数据及/或操作参数信息。在一个实施方案中，可分配N个循环的操作窗(例如，执行写入/读取/擦除操作的时间跨度)以输入N个位的操作参数信息。作为说明性实例，此窗可放置在8个命令(COMMAND)循环(例如，对于一个字节命令)之后且24个地址(ADDRESS)循环(例如，对于三个字节地址)之前，但所主张的标的物并不限于此。另一方面，在并行端口的情况下，举例来说，可通过端口155中的专门引脚来输入操作参数信息。在一项实施方案中，如果存储器指令包含读取(READ)命令，那么可使用端口145中的一些数据引脚来输入操作参数信息(这是因为此读取(READ)命令不需要包含输入数据)。在另一实施方案中，如果存储器指令包含磁区擦除命令，那么所有地址引脚可不为必须的。因此，最低有效地址引脚可用来输入操作参数信息。在包括擦除整个存储器的芯片擦除命令的指令的情况下，地址输入及数据输入都不为必须的且所有或部分对应引脚可用来输入操作参数信息。当然，用以接收存储器指令的元素的此些细节仅为实例，且所主张的标的物并不限于此。
在实施例中，在接收到包含命令及操作参数信息的存储器指令时，微控制器135可解译所述命令且使用操作参数信息来执行存储器指令。列出几个实例，此操作参数可表示电压，例如字线(WL)读取电压、WL编程电压、WL检验电压、电压差、关于预定义的值(例如，如编程检验操作中所使用)的电压容限及/或编程/擦除斜坡期间的电压步长。然而，此操作参数也可表示电流值(例如，供快闪或浮动栅极存储器中使用)或其它物理量，例如电阻值(例如，供PCM中使用)或持续时间或延迟，例如(举例来说)NAND存储器中位线预充电与位线感测之间的时间流逝。在一个实施方案中，此操作参数可包括对应于针对特定量(相依于操作参数所指的命令)的预定义组所允许值当中的一者的代码。举例来说，可根据四个位参数代码的值选择16个可能电压(或电流或电阻等)电平中的一者。在另一实施方案中，此操作参数可包括代码与值的组合。举例来说，在编程操作期间，可为检验电压(由代码1规定)或关于预定义检验电压的容限(代码2)或电压步长振幅(代码3)或编程电压斜坡中所使用的步进持续时间(代码4)选择值。对应地，代码-值组合可导致可能物理操作条件当中的所规定一者被操作参数的值影响。
在实施例中，在经由端口155接收到操作参数信息时，操作参数管理块150可在内部产生对应于所述操作参数信息的物理量。举例来说，在一个实施方案中，操作参数管理块150可包含电压(或电流)产生器来产生具有所规定精确性的对应于操作参数信息的电压(或电流)。此物理量可施加于相关电路部分，例如存储器阵列120中的字线、计时电路(未展示)等。
表1图解说明包括若干存储器指令的指令集的实例，所述若干存储器指令包含写入启用(WRITE ENABLE)、读取(READ)、页编程(PAGE PROGRAM)、磁区擦除(SECTOR ERASE)及芯片擦除(CHIP ERASE)。每一此存储器指令可由指令代码表示；如上文所述，其也可包含地址、操作参数及数据。亦可包含可用在一些应用中的虚拟部分。
  指令   说明   一个字节指令代码   地址字节   参数字节   虚拟字节   数据字节
  WREN   写入启用   06h   0   0   0   0
  READ   读取数据字节   03h   3   1   0   1到∞
  PP   页编程   02h   3   2   0   1到256
  SE   磁区擦除   D8h   2   1   0   0
  CE   芯片擦除   60h或C7h   0   3   0   0
表1
举例来说，写入启用(WRITE ENABLE)存储器指令可由一个字节十六进制代码06表示，读取(READ)存储器指令可由03表示，页编程(PAGE PROGRAM)存储器指令可由02表示且磁区擦除(SECTOR ERASE)存储器指令可由D8表示且芯片擦除(CHIP ERASE)存储器指令可由60或C7表示。读取(READ)存储器指令可包含三个字节地址及单字节操作参数代码，举例来说，所述单字节操作参数代码可包括字线读取电压。页编程(PAGE PROGRAM)存储器指令可包含三个字节地址及可包括两个不同参数的两个字节操作参数代码。举例来说，一个参数可包括加密编码方案且另一参数可包括编程检验(WL)电压。磁区擦除(SECTOR ERASE)存储器指令可包含两个字节地址及可表示擦除电压斜坡中的电压步长(或步长持续时间)的单字节操作参数代码。芯片擦除(CHIP ERASE)存储器指令可包含三个单字节操作参数代码，举例来说，所述三个单字节操作参数代码可表示参考电流电平、字线读取电压及/或在整个存储器的擦除操作期间检验存储器单元中所使用的阱或本体读取电压。当然，此些细节仅为实例，且所主张的标的物并不限于此。
图2是显示根据实施例的一个或一个以上存储器单元的特性及测量参数的图表。特定来说，状态图200可为对(例如)MLC存储器装置中的状态分布的描述。水平轴205表示与存储器状态相关联的相对电压，而垂直轴208可表示MLC存储器装置阵列中的相对数目个存储器单元。当然，此些轴的位置及/或标度仅为实例，且所主张的标的物在此方面并不受限。根据实施例，状态图200显示经擦除或复位状态210及经编程或设定状态220、230、240、250、260及270。此些设定状态个别地分别开始于阈值电压值α、β、γ、δ、η、。举例来说，存储器单元的此些存储器状态可由在读取操作期间在所规定操作条件下置于所述存储器单元的栅极上的电压量来界定。
在实施例中，包含于存储器指令中的操作参数可用来选择(例如)MLC存储器装置的一个或一个以上阈值电压值。如上文所提及，此些操作参数可为用户可选择的。尽管此类MLC存储器装置可已经制造以具有彼此大致相同的电及/或操作特性，但可在此用户选择操作参数之后针对不同MLC存储器装置不同地修改各种操作参数，例如，阈值电压参考值。举例来说，可响应于用户选择用于编程MLC存储器装置的存储器指令中的特定操作参数来确立阈值电压参考值α、β、γ、δ、η、
Figure BSA00000616611700072
。如上文所提及，操作参数可包括代码，所述代码包括表示与所述参数相关联的物理量的一组预定义值。举例来说，对于三个位参数，位001可对应于0伏，010可对应于α伏，011可对应于β伏，100可对应于γ伏，101可对应于δ伏，110可对应于η伏且111可对应于
Figure BSA00000616611700073
伏，但所主张的标的物并不限于此。用户选择阈值参考电压值的此机会可致使针对(例如)用户的特定应用要求来定制MLC存储器装置。此外，用户选择阈值参考电压值的此机会可包含实施对存储于MLC存储器中的数据的密码保护。举例来说，仅了解用于将特定数据写入到MLC存储器装置中的阈值电压值的用户可随后能够读取所述特定数据(使用编程操作期间所使用的阈值电压参考值)。在实施方案中，阈值电压值VT不需要唯一逻辑值与其相关联。举例来说，α＜VT＜β相对于α可表示“0”，但α＜VT＜β相对于β可表示“1”。在此情况下，举例来说，仅用户可知晓应在任一特定地址处相对于哪个参考电平来执行读取操作。因此，仅用户可能够检索正确数据(例如，特定地址处的存储器单元编程有α＜VT＜β以意指“0”还是“1”)。因此用户可定义并确立适合加密的编码方案。举例来说，用户可将逻辑值自由地指派给相对于字节或字中的位位置中的特定参考电平所测量的阈值电压范围。在读出时，可输入校正参数代码以检索有意义的数据。在特定实施方案中，为增加所存储的数据的安全性，可仅在读取数据归属于可仅用户已知的所规定范围内的情形下才认为此数据有效。举例来说，此些范围可包括在α与δ之间、β与
Figure BSA00000616611700081
之间或γ与η之间的读取数据。此外，通过选择存储器指令中的一个或一个以上操作参数，用户可定义不同阈值电压范围中的不同逻辑值(例如，“0”或“1”)。举例来说，“1”可由VT＜α或γ＜VT＜δ表示，且“0”可由α＜VT＜γ或
Figure BSA00000616611700082
表示。在一个实施方案中，阈值电压值α、β、γ、δ、η、
Figure BSA00000616611700083
可存储于MLC存储器装置中以用作读取特定数据“密钥”。此外，逻辑值与阈值电压范围之间的对应可针对存储器阵列的不同部分单独定义，从而导致灵活性及安全性又进一步增加。当然，操作参数的此些细节仅为实例，且所主张的标的物并不限于此。
在实施例中，可通过重新定义(例如，针对存储器阵列的个别存储器单元)将数据写入到存储器阵列的编程操作期间的一定数目个所允许状态电平来将变化量的信息存储于存储器阵列中。随后，可基于所定义数目个所允许状态电平来读取此数据。举例来说，存储器阵列中的一部分存储器单元可包括两级(1个位)编码存储器单元，另一部分存储器单元可包括三级(1.5个位)编码存储器单元，又一部分存储器单元可包括四级(2个位)编码存储器单元等。在此情况下，使用图2作为例示性参考，如果阵列中的存储器单元属于第一部分(1个位)，那么可使用操作参数β作为阈值电压参考值来编程及读取所述存储器单元，如果所述存储器单元属于另一部分(1.5个位)，那么相对于γ及η且如果所述存储器单元属于又一部分(2个位/单元)，那么使用α、δ及
Figure BSA00000616611700084
。因此，存储器阵列的存储器容量可通过选择影响存储器单元编码的一个或一个以上操作参数(例如，在写入命令情形下)动态地变化。
在实施例中，在如上文所述的位操纵过程期间，可定义多级存储器单元的逻辑内容以便允许在存储器中将“1”盖写到“0”上。举例来说，知晓位操纵过程中的待决步骤的用户可使用不同操作参数来存取(例如，编程或读取)多级存储器单元，以使得不同所允许阈值电压范围可与存储于其中的逻辑值相关联。返回图2，以下实例描述涉及ECC的特定位操纵过程。如在本发明实例中，此位操纵过程可包含两个编程操作。在第一编程操作中，可将一部分数据写入到页(其中ECC可保护整个页)。在第一编程操作中，用户可选择(经由存储器指令中的一个或一个以上操作参数)两个最低VT分布(目标分布)210及220来存储数据。举例来说，可使用VT分布210来存储“1”且可使用VT分布220来存储“0”(未编程的数据可保持处于“1”状态)。可通过提供包括编程命令、地址、数据及表示字线编程检验电平(例如，图2中的VT＝α)的操作参数的指令来实行编程“0”。以类似方式，可通过使用包括读取命令、地址及表示字线读取电压(例如，VT＝0伏)(例如，以在第一编程操作处区别“1”与“0”)的操作参数的指令从经受位操纵的存储器页读取此数据。
在位操纵过程的第二编程操作期间，可编程额外位，此可导致ECC位经受改变，包含原本被禁止的“0”到“1”转变。用户可选择(经由存储器指令中的一个或一个以上操作参数)不同于上述第一编程操作中所使用的VT分布的两个VT分布。因此，举例来说，可使用VT分布240来存储“1”且可使用VT分布270来存储“0”。可将先前所编程的数据从分布210拷贝到分布240且从分布220拷贝到分布270，以维持阈值电压范围与逻辑值之间的关联的一致。可通过提供包括编程命令、地址、数据及第一操作参数与第二操作参数的指令来实行编程“0”。第一操作参数可包括针对“经擦除”状态的字线编程检验电平(例如，图2中的VT＝γ)且第二操作参数可包括针对“经编程”状态的字线编程检验电平(例如，
Figure BSA00000616611700091
)。在一个实施方案中，在位操纵过程的此阶段之后，可使用包括读取命令、地址及表示字线读取电压(例如，VT＝η伏)(以在此阶段处借助对存储器单元的单个存取来区别“1”与“0”)的操作参数的指令来实行从经受位操纵的存储器页读取数据。
以下实例描述根据实施例的涉及ECC的特定位操纵过程。此位操纵过程可包含多于两个编程操作。在以下实例的情况下，位操纵过程包含三个编程操作。在第一编程操作中，可将一部分数据写入到页。在第一编程操作中，用户可选择(经由存储器指令中的一个或一个以上操作参数)两个最低VT分布(目标分布)210及220来存储数据。举例来说，可使用VT分布210来存储“1”且可使用VT分布220来存储“0”(未编程的数据可保持处于“1”状态)。如上文所解释，可通过提供包括编程命令、地址、数据及表示字线编程检验电平(例如，图2中的VT＝α)的操作参数的指令来实行编程“0”。以类似方式，可通过使用包括读取命令、地址及表示字线读取电压(例如，VT＝0伏)(例如，以在位操纵过程的第一编程操作处区别“1”与“0”)的操作参数的指令来从经受位操纵的存储器页读取此数据。
在位操纵过程的第二编程操作期间，目标VT分布(例如，由用户经由操作参数选择)可包括VT分布220，对于不改变的已经编程的数据(例如，将“0”写入到“0”上)及对于新编程的数据(例如，将“0”写入到“1”上)，其可表示“0”。此外，另一目标VT分布可包括VT分布240，对于不改变的已经编程的数据(例如，将“1”写入到“1”上)及对于新编程的数据(例如，将“1”写入到“0”上)，其可表示“1”。在此情况下，包含于存储器指令中的操作参数可表示针对“1”的编程-检验电压(例如，γ)。此外在此情况下，在第二编程操作中，“0”可与低于“1”的阈值电压相关联。因此，可通过使用包括读取命令、地址及表示字线读取电压(例如，VT＝γ)的操作参数的指令来从经受位操纵的存储器页读取此数据。
在位操纵过程的第三编程操作期间，目标VT分布(例如，由用户经由操作参数选择)可包括VT分布240，对于不改变的已经编程的数据(例如，将“1”写入到“1”上)及对于新编程的数据(例如，将“1”写入到“0”上)，其可表示“1”。此外，另一目标VT分布可包括VT分布270，对于不改变的已经编程的数据(例如，将“0”写入到“0”上)及对于新编程的数据(例如，将“0”写入到“1”上)，其可表示“0”。在此情况下，包含于存储器指令中的操作参数可表示针对“0”的编程检验电压(例如，
Figure BSA00000616611700101
)。此外在此情况下，在第三编程操作中，“1”可与低于“0”的阈值电压相关联。因此，可通过使用包括读取命令、地址及表示字线读取电压(例如
Figure BSA00000616611700102
(或VT＝η，以增加相对于VT分布270中的已编程单元的读取容限)的操作参数的指令来从经受位操纵的存储器页读取此数据。当然，位操纵的此些细节仅为实例，且所主张的标的物并不限于此。
图3包含显示根据实施例的偏置信号波形的特性300及存储器单元电压或电流的图表。举例来说，可将此偏置信号波形施加于存储器单元的栅极以用于编程存储器单元的状态(后续步骤之间的编程检验的结束的可能变化形式可不在所述波形图中表示)。偏置信号波形310包含相对大的电压步长Vstep及相对短的时间步长Tstep。相比来说，偏置信号波形330包含相对小的电压步长Vstep及相对长的时间步长Tstep。偏置信号波形320包含介于偏置信号波形310的值与偏置信号波形330的值之间的电压步长Vstep及时间步长Tstep。电压步长Vstep及时间步长Tstep的值可影响存储器操作的精确性及/或速度。尽管所主张的标的物并不限于此，但增加的精确性可导致减小的存储器操作速度，而减小的精确性可导致增加的存储器操作速度。在实施方案中，如上文所论述，可通过包含于存储器指令中的操作参数的一个或一个以上值及/或代码来选择电压步长Vstep及时间步长Tstep的值(及因此精确性及/或速度)。因此，存储器装置的性能可由可宁愿存储器操作为相对快而非准确或宁愿为相对慢及高度准确(例如，以较长执行时间为代价可偏好单个存储器单元的相对多个状态电平)的用户来选择。当然，偏置波形的此些细节仅为实例，且所主张的标的物并不限于此。
在一个实施方案中，存储器阵列的一部分可不同于所述存储器阵列的另一部分由一个或一个以上操作参数影响。换句话说，操作参数不需要以相同方式影响存储器阵列的所有部分。因此，举例来说，如上文所述，不同块、页、字或字节可至少部分地基于包含于存储器指令中的一个或一个以上操作参数而具有不同编码。
在实施例中，用以将信息写入到PCM单元的过程可包括将所述PCM单元设定或复位到一个或另一状态。举例来说，PCM单元可通过施加相对高振幅、相对短持续时间的电编程脉冲来熔化相变材料而复位。相比来说，PCM单元可通过施加具有相对较长持续时间的相对较小亚熔化振幅的电编程脉冲(举例来说，其可包含相对突然的下降)来设定。PCM单元也可通过施加可能具有随时间逐渐倾斜的电压或电流下降的较高过熔化振幅的电编程脉冲以允许熔化的相变材料结晶来设定。此复位及/或设定脉冲及过程可作为“写入”或“编程”脉冲及“写入”或“编程”过程而施加。在实施方案中，如上文所述，一个或一个以上操作参数可伴随存储器指令中的写入命令。此些操作参数的值可影响编程脉冲的各种元素，例如量值、持续时间、斜率等。当然，编程脉冲的此些细节仅为实例，且所主张的标的物并不限于此。
图4包含显示根据实施例的偏置信号波形的特性及存储器单元电压或电流的图表。此偏置信号波形可在读取PCM单元的过程期间(例如，在写入检验过程期间)施加到PCM单元。如下文所解释，可使用包含于存储器指令中的操作参数来选择此偏置信号波形的特定特性。举例来说，存储器指令可包括写入命令、存储器阵列的地址、要写入的数据及影响用于将数据写入到存储器阵列的偏置信号波形的一个或一个以上特定特性的一个或一个以上操作参数。偏置信号波形的此特定特性可包含脉冲振幅、脉冲斜率、脉冲步长宽度、脉冲步长高度等。此外，操作参数可用于在若干个类型的偏置信号波形(例如偏置信号波形410及420)当中进行选择。举例来说，偏置信号波形410可包含一系列设定脉冲412、414及416，其构成具有按顺序从一个脉冲到下一个脉冲增加的个别峰值振幅的波形。此偏置信号波形可解决PCM或多个PCM装置中的多个PCM单元的物理及/或电特性的可变性的问题。在一个特定实施方案中，第一偏置脉冲412可包括从峰值振幅440延伸到斜坡终点430的负斜率设定斜坡435。尽管显示设定脉冲412具有线性设定斜坡及垂直转变，但图表400仅打算表示偏置信号的示意图且所主张的标的物在此方面并不受限。在一个特定实施方案中，第二设定脉冲414的峰值振幅450可大于先前第一设定脉冲412的峰值振幅440。作为另一实例，偏置信号波形420包含一系列复位脉冲422、424及426，所述脉冲构成具有按顺序(例如)从一个脉冲到下一个脉冲增加的个别振幅的波形。与偏置信号波形410相比，偏置信号波形420不需要包含负斜率设定斜坡。当然，用以操作PCM的技术的此些细节仅为实例，且所主张的标的物并不受限于此。
图5是根据实施例的用以操作存储器装置的过程500的流程图。如上文所论述，用于操作存储器装置的技术可涉及针对所述存储器装置的包含影响所述存储器装置的物理操作条件的操作参数的存储器指令。在框510处，存储器装置可接收包含用以在一存储器位置处操作的命令的此存储器指令。在框520处，除包含命令及可能地描述存储器位置的地址之外，存储器装置可接收包含操作参数的存储器指令。举例来说，存储器指令可包含读取(READ)命令、地址及操作参数VREAD，所述操作参数VREAD可用于为由所述地址规定的存储器单元选择参考阈值电压。在特定实施方案中，此操作参数不需要包括(举例来说)电压的值，而是可包括表示电压(或电流或时间等)的值的代码。在一个情况下，存储器装置可存储用于将操作参数的代码转换成实际电压或电流的值的表。可通过(例如)写入到所述表(维持于存储器装置的一部分中)来创建及/或修改此表。(数字)代码到实际(模拟)电压或电流的此转换可由可包含于存储器装置中的数/模转换器(DAC)及/或电压或电流产生器来执行。如上文所提及，存储器装置可串行地或与命令及存储器地址并行地接收此操作参数。在框530处，在执行在框510处接收的存储器指令的同时，可至少部分地基于操作参数修改存储器装置的一个或一个以上物理操作条件(例如，存储器单元的阈值电压)。当然，过程500的此些细节仅为实例，且所主张的标的物并不限于此。
图6是图解说明包含存储器装置610的计算系统600的实例性实施例的示意图。此计算装置可包括(例如)一个或一个以上处理器以执行应用程序及/或其它代码。举例来说，存储器装置610可包括包含图1中所示的PCM 100的一部分的存储器。计算装置604可表示可配置以管理存储器装置610的任一装置、器具或机器。存储器装置610可包含存储器控制器615及存储器622。在一个实施例中，存储器控制器615可包含参数管理块650以接收包含于存储器指令中的操作参数及至少部分地基于所述操作参数修改存储器装置610的物理操作条件。通过举例而非限制的方式，计算装置604可包含：一个或一个以上计算装置及/或平台，例如，台式计算机、膝上型计算机、工作台、服务器装置等；一个或一个以上个人计算或通信装置或器具，例如个人数字助理、行动通信装置等；数据库或数据存储服务提供商/系统；及/或其任一组合。
认识到，系统600中所示的各种装置以及如本文中进一步描述的过程及方法的全部或部分可使用或以其它方式包含硬件、固件、软件或其任一组合来实施。因此，通过举例而非限制的方式，计算装置604可包含经由总线640在操作上耦合到存储器622的至少一个处理单元620及主机或存储器控制器615。处理单元620表示可配置以执行数据计算程序或过程的至少一部分的一个或一个以上电路。通过举例而非限制的方式，处理单元620可包含一个或一个以上处理器、控制器、微处理器、微控制器、专用集成电路、数字信号处理器、可编程逻辑装置、现场可编程门阵列等或其任一组合。处理单元620可包含经配置以与存储器控制器615通信的操作系统。举例来说，此操作系统可产生将要经由总线640发送到存储器控制器615的包含命令、地址及/或操作参数的存储器指令。此类命令可包括读取、写入或擦除命令。响应于此类存储器指令，举例来说，存储器控制器615可执行上文所述的过程500以执行命令及/或修改存储器装置610的一个或一个以上物理操作条件。举例来说，存储器控制器615可响应于包含于存储器指令中的操作参数来增加施加到PCM单元阵列中的至少一者的偏置信号的量值。
存储器622表示任一数据存储机构。存储器622可包含(举例来说)一级存储器624及/或二级存储器626。一级存储器624可包含(举例来说)随机存取存储器、只读存储器等。虽然在此实例中图解说明为与处理单元620分离，但应理解，一级存储器624的全部或部分可提供于处理单元620内或以其它方式与处理单元620共置/耦合。
二级存储器626可包含(举例来说)与一级存储器相同或类似类型的存储器及/或一个或一个以上数据存储装置或系统，例如(举例来说)磁盘驱动器、光盘驱动器、磁带驱动器、固态存储器驱动器等。在某些实施方案中，二级存储器626可以是在操作上可接受的计算机可读媒体628或可以其它方式配置以耦合到计算机可读媒体628。计算机可读媒体628可包含(举例来说)可携载用于系统600中的装置中的一者或一者以上的数据、代码及/或指令及/或使得所述数据、代码及/或指令可存取的任何媒体。
计算装置604可包含(举例来说)输入/输出632。输入/输出632表示可配置以接受或以其它方式引入人类及/或机器输入的一个或一个以上装置或特征，及/或可配置以递送或以其它方式提供人类及/或机器输出的一个或一个以上装置或特征。通过举例而非限制的方式，输入/输出装置632可包含在操作上配置的显示器、扬声器、键盘、鼠标、轨迹球、触摸屏、数据端口等。
本文中所用的术语“及(and)”“及/或(and/or)”及“或(or)”可包含将至少部分地取决于其所使用的上下文的各种意思。通常，如果“及/或”以及“或”用于联合列表(例如，A、B或C)，那么“及/或”以及“或”打算意指A、B及C，此处以包含意义使用，以及A、B或C，此处以排他意义使用。此说明书通篇所提及的“一个实施例”或“一实施例”意指结合所述实施例描述的特定特征、结构或特性包含在所主张的标的物的至少一个实施例中。因此，在此说明书通篇中的各个地方出现的短语“在一个实施例中”或“一实施例”未必全部指代同一实施例。此外，可将所述特定特征、结构或特性组合在一个或一个以上实施例中。
尽管已图解说明及描述了目前被视为实例性实施例的实施例，但所属领域的技术人员将理解可做出各种其它修改且可替代等效物，此并不背离所主张的标的物。另外，可在不背离本文中所描述的中心概念的情况下作出许多修改以使特定情形适应所主张的标的物的教示。因此，打算所主张的标的物不限于所揭示的特定实施例，而是此所主张的标的物还可包含归属于所附权利要求书及其等效物的范围内的所有实施例。

Claims (20)

1.一种方法，其包括：
接收包含用以在存储器中的一位置处操作的命令及至少一个操作参数的指令；及
至少部分地基于所述至少一个操作参数来影响所述存储器中的外围电路的物理操作条件。
2.根据权利要求1所述的方法，其中所述物理操作条件包括施加到包含于所述存储器中的一个或一个以上存储器单元的偏置电压或电流电平。
3.根据权利要求1所述的方法，其中所述物理操作条件包括用以区分存储器单元逻辑电平的阈值电压或电流及/或持续时间。
4.根据权利要求1所述的方法，其中所述物理操作条件包括所述存储器的精确性及/或操作速度。
5.根据权利要求1所述的方法，其中所述操作参数包括数字信号。
6.根据权利要求5所述的方法，其进一步包括将所述数字信号转换成模拟信号。
7.根据权利要求5所述的方法，其进一步包括：
产生对应于所述数字信号的电压或电流；及
将所述电压或电流施加到包含于所述存储器中的一个或一个以上外围电路。
8.根据权利要求1所述的方法，其中所述命令包括用以执行以下操作的命令：从所述存储器读取、写入到所述存储器或擦除所述存储器的至少一部分。
9.根据权利要求5所述的方法，其进一步包括：
接收所述指令里包含的额外操作参数，其中所述额外操作参数指示是否将在后续指令期间施加所述操作参数。
10.一种存储器装置，其包括：
用以执行以下操作的电路：
读取到存储器单元阵列或从存储器单元阵列写入，及
接收包含用以在所述存储器单元阵列中的一位置处操作的命令的指令；及
用以执行以下操作的参数管理块：
接收所述指令里包含的至少一个操作参数，及
至少部分地基于所述至少一个操作参数来影响所述电路的物理操作条件。
11.根据权利要求10所述的存储器装置，其中所述物理操作条件包括施加到包含于所述存储器中的一个或一个以上存储器单元的偏置电压或电流电平。
12.根据权利要求10所述的存储器装置，其中所述物理操作条件包括用以区分存储器单元逻辑电平的阈值电压或电流及/或持续时间。
13.根据权利要求10所述的存储器装置，其中所述物理操作条件包括所述存储器的精确性及/或操作速度。
14.根据权利要求10所述的存储器装置，其进一步包括产生器，所述产生器用以至少部分地基于所述操作参数而产生电压或电流电平。
15.根据权利要求10所述的存储器装置，其进一步包括：
第一输入端口，其用以接收所述操作参数；及
第二输入端口，其用以接收所述命令。
16.根据权利要求10所述的存储器装置，所述电路进一步用以接收描述所述存储器单元阵列中的所述位置的地址。
17.一种系统，其包括：
存储器装置，其包括存储器单元阵列，所述存储器装置进一步包括用以执行以下操作的存储器控制器：
写入到所述存储器单元阵列或从所述存储器单元阵列读取；
接收包含用以在所述存储器单元阵列中的一位置处操作的命令的指令；
接收所述指令里包含的至少一个操作参数；及
至少部分地基于所述至少一个操作参数来影响所述存储器装置中的外围电路的物理操作条件；及
处理器，其用以托管一个或一个以上应用程序且将所述指令起始到所述存储器控制器以提供对所述存储器单元阵列的存取。
18.根据权利要求17所述的系统，其中所述物理操作条件包括施加到包含于所述存储器中的一个或一个以上存储器单元的偏置电压或电流电平。
19.根据权利要求17所述的系统，其中所述物理操作条件包括用以区分存储器单元逻辑电平的阈值电压或电流及/或持续时间。
20.根据权利要求17所述的系统，其中所述物理操作条件包括所述存储器的精确性及/或操作速度。
CN201110370037.XA 2010-11-18 2011-11-15 包含影响存储器的操作条件的参数的存储器指令 Active CN102543154B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/949,728 2010-11-18
US12/949,728 US8737138B2 (en) 2010-11-18 2010-11-18 Memory instruction including parameter to affect operating condition of memory

Publications (2)

Publication Number Publication Date
CN102543154A true CN102543154A (zh) 2012-07-04
CN102543154B CN102543154B (zh) 2015-09-09

Family

ID=46064272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110370037.XA Active CN102543154B (zh) 2010-11-18 2011-11-15 包含影响存储器的操作条件的参数的存储器指令

Country Status (6)

Country Link
US (4) US8737138B2 (zh)
JP (1) JP5598677B2 (zh)
KR (2) KR101430295B1 (zh)
CN (1) CN102543154B (zh)
DE (1) DE102011085988B4 (zh)
TW (1) TWI508093B (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106415729A (zh) * 2014-04-07 2017-02-15 美光科技公司 用于存储及写入存储器操作参数的多重参数代码的设备及方法
CN106527977A (zh) * 2016-10-17 2017-03-22 锐捷网络股份有限公司 一种配置参数的方法及存储设备
CN108292283A (zh) * 2015-10-29 2018-07-17 美光科技公司 用于基于写入计数调整写入参数的设备及方法
TWI641949B (zh) * 2015-09-24 2018-11-21 萬國商業機器公司 記憶體組件之有效組態
CN109698004A (zh) * 2017-10-24 2019-04-30 美光科技公司 用于可重新配置的存储器架构和电子存储器设备的方法
CN110751973A (zh) * 2014-05-06 2020-02-04 美光科技公司 用于执行多重存储器操作的设备及方法
CN111183483A (zh) * 2017-08-30 2020-05-19 美光科技公司 Nand温度数据管理
CN111316365A (zh) * 2017-11-03 2020-06-19 美光科技公司 存储器装置的修整设置确定
CN111667869A (zh) * 2019-03-07 2020-09-15 力晶积成电子制造股份有限公司 非易失性半导体存储器装置及其擦除控制电路、方法
CN112424865A (zh) * 2018-06-29 2021-02-26 美光科技公司 Nand温度感知操作
CN112445722A (zh) * 2019-09-04 2021-03-05 美光科技公司 具有可配置的性能及缺陷管理的存储器装置
CN112446036A (zh) * 2019-08-29 2021-03-05 美光科技公司 存储装置上的快速清除
CN113228173A (zh) * 2018-11-15 2021-08-06 美光科技公司 基于温度的存储器管理
CN114338396A (zh) * 2021-12-02 2022-04-12 深圳市盈和致远科技有限公司 控制信号获得方法、装置、终端设备以及存储介质
US11755515B2 (en) 2017-12-11 2023-09-12 Micron Technology, Inc. Translation system for finer grain memory architectures

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8467237B2 (en) 2010-10-15 2013-06-18 Micron Technology, Inc. Read distribution management for phase change memory
US10359949B2 (en) * 2011-10-31 2019-07-23 Apple Inc. Systems and methods for obtaining and using nonvolatile memory health information
WO2013101043A1 (en) * 2011-12-29 2013-07-04 Intel Corporation Dynamic window to improve nand memory endurance
US9361181B2 (en) 2012-03-15 2016-06-07 Micron Technology, Inc. Error protection for memory devices
US9001575B2 (en) 2012-03-30 2015-04-07 Micron Technology, Inc. Encoding program bits to decouple adjacent wordlines in a memory device
US9105314B2 (en) 2012-04-27 2015-08-11 Micron Technology, Inc. Program-disturb decoupling for adjacent wordlines of a memory device
US8910000B2 (en) * 2012-05-17 2014-12-09 Micron Technology, Inc. Program-disturb management for phase change memory
US9082510B2 (en) * 2012-09-14 2015-07-14 Freescale Semiconductor, Inc. Non-volatile memory (NVM) with adaptive write operations
KR101994350B1 (ko) * 2012-12-28 2019-07-01 삼성디스플레이 주식회사 멀티-타임 프로그래머블 동작의 오류 검출 방법 및 이를 채용한 유기 발광 표시 장치
CN104346292B (zh) * 2013-08-05 2017-10-24 慧荣科技股份有限公司 用来管理一记忆装置的方法、记忆装置与控制器
KR102187524B1 (ko) * 2014-02-13 2020-12-07 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
US20160062656A1 (en) * 2014-08-28 2016-03-03 Freescale Semiconductor, Inc. Command Set Extension for Non-Volatile Memory
US9530468B2 (en) * 2014-09-26 2016-12-27 Intel Corporation Method, apparatus and system to manage implicit pre-charge command signaling
US9858990B2 (en) * 2014-12-18 2018-01-02 Apple Inc. Hardware-based performance equalization for storage devices
WO2016126478A1 (en) * 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for memory device as a store for program instructions
US9496043B1 (en) * 2015-06-24 2016-11-15 International Business Machines Corporation Dynamically optimizing flash data retention or endurance based on data write frequency
KR102406727B1 (ko) * 2015-12-16 2022-06-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 반도체 시스템
KR20170075855A (ko) * 2015-12-23 2017-07-04 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10181346B2 (en) 2016-08-02 2019-01-15 SK Hynix Inc. Semiconductor devices and operations thereof
KR102592359B1 (ko) 2016-06-27 2023-10-20 에스케이하이닉스 주식회사 반도체장치
US11133042B2 (en) 2016-06-27 2021-09-28 SK Hynix Inc. Semiconductor memory system and semiconductor memory device, which can be remotely initialized
US11217286B2 (en) 2016-06-27 2022-01-04 SK Hynix Inc. Semiconductor memory device with power down operation
US10037788B2 (en) * 2016-08-02 2018-07-31 SK Hynix Inc. Semiconductor devices and semiconductor systems
US10395723B2 (en) 2017-03-07 2019-08-27 Toshiba Memory Corporation Memory system that differentiates voltages applied to word lines
US10685702B2 (en) * 2017-08-28 2020-06-16 Micron Technology, Inc. Memory array reset read operation
US10566052B2 (en) * 2017-12-22 2020-02-18 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10522226B2 (en) 2018-05-01 2019-12-31 Silicon Storage Technology, Inc. Method and apparatus for high voltage generation for analog neural memory in deep learning artificial neural network
CN111863074B (zh) * 2019-04-28 2024-03-01 桑迪士克科技有限责任公司 块中不同字线上的每单元具有不同位的存储器设备
US10910076B2 (en) 2019-05-16 2021-02-02 Sandisk Technologies Llc Memory cell mis-shape mitigation
US11720352B2 (en) 2019-12-10 2023-08-08 Micron Technology, Inc. Flexible command pointers to microcode operations
US11543992B2 (en) * 2020-12-09 2023-01-03 Western Digital Technologies, Inc. Decreasing physical secure erase times in solid state drives
CN112614525B (zh) * 2020-12-16 2023-12-29 中国科学院上海微系统与信息技术研究所 一种提高电阻一致性的低功耗相变存储器写驱动电路
US11481141B1 (en) * 2021-04-26 2022-10-25 Micron Technology, Inc. Secure self-purging memory partitions

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006065973A (ja) * 2004-08-27 2006-03-09 Toshiba Corp 不揮発性半導体記憶装置
CN101000794A (zh) * 2006-01-09 2007-07-18 三星电子株式会社 具有随机存取存储器区和只读存储器区的半导体存储器件
US20080263262A1 (en) * 2007-04-22 2008-10-23 Anobit Technologies Ltd. Command interface for memory devices

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629890A (en) 1994-09-14 1997-05-13 Information Storage Devices, Inc. Integrated circuit system for analog signal storing and recovery incorporating read while writing voltage program method
JPH0969294A (ja) 1995-08-31 1997-03-11 Sanyo Electric Co Ltd 不揮発性多値メモリ装置
US5726934A (en) 1996-04-09 1998-03-10 Information Storage Devices, Inc. Method and apparatus for analog reading values stored in floating gate structures
US5768287A (en) * 1996-10-24 1998-06-16 Micron Quantum Devices, Inc. Apparatus and method for programming multistate memory device
US6208542B1 (en) 1998-06-30 2001-03-27 Sandisk Corporation Techniques for storing digital data in an analog or multilevel memory
JP2000321332A (ja) 1999-05-11 2000-11-24 Hitachi Maxell Ltd 半導体装置の評価方法および評価装置
JP3916862B2 (ja) 2000-10-03 2007-05-23 株式会社東芝 不揮発性半導体メモリ装置
US6564288B2 (en) * 2000-11-30 2003-05-13 Hewlett-Packard Company Memory controller with temperature sensors
JP2002208286A (ja) 2001-01-09 2002-07-26 Sharp Corp 不揮発性半導体記憶装置
JP3631463B2 (ja) 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
US6515909B1 (en) * 2001-10-05 2003-02-04 Micron Technology Inc. Flash memory device with a variable erase pulse
US6851018B2 (en) * 2002-03-27 2005-02-01 Hewlett-Packard Development Company, L.P. Exchanging operation parameters between a data storage device and a controller
JP4040405B2 (ja) * 2002-09-20 2008-01-30 富士通株式会社 不揮発性半導体記憶セルの制御方法、および不揮発性半導体記憶装置
US6882567B1 (en) * 2002-12-06 2005-04-19 Multi Level Memory Technology Parallel programming of multiple-bit-per-cell memory cells on a continuous word line
KR100506061B1 (ko) 2002-12-18 2005-08-03 주식회사 하이닉스반도체 특성 조정 장치를 부가한 메모리 장치
JP2004333246A (ja) 2003-05-06 2004-11-25 Matsushita Electric Ind Co Ltd 半導体装置
US7180775B2 (en) * 2004-08-05 2007-02-20 Msystems Ltd. Different numbers of bits per cell in non-volatile memory devices
US7612403B2 (en) 2005-05-17 2009-11-03 Micron Technology, Inc. Low power non-volatile memory and gate stack
JP4999921B2 (ja) * 2006-05-12 2012-08-15 アノビット テクノロジーズ リミテッド メモリ素子用の歪み推定と誤り訂正符号化の組み合せ
US7551486B2 (en) 2006-05-15 2009-06-23 Apple Inc. Iterative memory cell charging based on reference cell value
US7512029B2 (en) 2006-06-09 2009-03-31 Micron Technology, Inc. Method and apparatus for managing behavior of memory devices
US7616483B2 (en) 2006-07-03 2009-11-10 Sandisk Corporation Multi-bit-per-cell flash memory device with an extended set of commands
JP2008016112A (ja) 2006-07-05 2008-01-24 Toshiba Corp 半導体記憶装置
JP4886434B2 (ja) * 2006-09-04 2012-02-29 株式会社東芝 不揮発性半導体記憶装置
KR100753156B1 (ko) * 2006-09-13 2007-08-30 삼성전자주식회사 플래시 메모리 장치 및 그것의 메모리 셀 어레이
US7646636B2 (en) * 2007-02-16 2010-01-12 Mosaid Technologies Incorporated Non-volatile memory with dynamic multi-mode operation
US7573762B2 (en) 2007-06-06 2009-08-11 Freescale Semiconductor, Inc. One time programmable element system in an integrated circuit
KR100837282B1 (ko) 2007-06-14 2008-06-12 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템,그것의 프로그램 방법 및 읽기 방법
JP2009015978A (ja) * 2007-07-05 2009-01-22 Toshiba Corp 半導体記憶装置及びメモリシステム
DE102007032780B4 (de) 2007-07-13 2013-08-01 Qimonda Ag Integrierter Halbleiterspeicher, Halbleiterspeichermodul und Verfahren mit Einstellung von Betriebsparametern
US7773413B2 (en) * 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
US7916543B2 (en) * 2007-10-22 2011-03-29 Micron Technology, Inc. Memory cell operation
US8085586B2 (en) * 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8144517B2 (en) 2008-02-22 2012-03-27 Samsung Electronics Co., Ltd. Multilayered nonvolatile memory with adaptive control
KR100953065B1 (ko) * 2008-03-14 2010-04-13 주식회사 하이닉스반도체 불휘발성 메모리 소자
US7808819B2 (en) 2008-04-29 2010-10-05 Sandisk Il Ltd. Method for adaptive setting of state voltage levels in non-volatile memory
US7924623B2 (en) * 2008-05-27 2011-04-12 Micron Technology, Inc. Method for memory cell erasure with a programming monitor of reference cells
KR20100010355A (ko) * 2008-07-22 2010-02-01 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 및 소거 방법
US7872916B2 (en) * 2008-12-09 2011-01-18 Spansion Llc Deterministic-based programming in memory
US8370603B2 (en) 2008-12-23 2013-02-05 Apple Inc. Architecture for address mapping of managed non-volatile memory
US7920427B2 (en) * 2009-02-13 2011-04-05 Micron Technology, Inc. Dynamic soft program trims
US8874825B2 (en) * 2009-06-30 2014-10-28 Sandisk Technologies Inc. Storage device and method using parameters based on physical memory block location
US8243520B2 (en) * 2009-11-02 2012-08-14 Infineon Technologies Ag Non-volatile memory with predictive programming
US8228735B2 (en) * 2010-02-17 2012-07-24 Micron Technology, Inc. Memory array having memory cells coupled between a programmable drain select gate and a non-programmable source select gate
US20110304874A1 (en) * 2010-06-14 2011-12-15 Dov Aharonson System and method for operating a peripheral device from a program using interface suitable for operation of another type of peripheral device
US8737141B2 (en) * 2010-07-07 2014-05-27 Stec, Inc. Apparatus and method for determining an operating condition of a memory cell based on cycle information
KR101824067B1 (ko) 2010-08-20 2018-01-31 삼성전자주식회사 반도체 저장 장치의 성능 조절을 위한 반도체 저장장치와 호스트간 인터페이스 방법 및 그 장치
US9037778B2 (en) 2010-08-20 2015-05-19 Samsung Electronics Co., Ltd. Method and apparatus to interface semiconductor storage device and host to provide performance throttling of semiconductor storage device
US8902650B2 (en) * 2012-08-30 2014-12-02 Micron Technology, Inc. Memory devices and operating methods for a memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006065973A (ja) * 2004-08-27 2006-03-09 Toshiba Corp 不揮発性半導体記憶装置
CN101000794A (zh) * 2006-01-09 2007-07-18 三星电子株式会社 具有随机存取存储器区和只读存储器区的半导体存储器件
US20080263262A1 (en) * 2007-04-22 2008-10-23 Anobit Technologies Ltd. Command interface for memory devices

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629245B2 (en) 2014-04-07 2020-04-21 Micro Technology, Inc. Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
US10978115B2 (en) 2014-04-07 2021-04-13 Micron Technology, Inc. Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
CN111009269B (zh) * 2014-04-07 2023-10-17 美光科技公司 用于存储及写入存储器操作参数的多重参数代码的设备及方法
CN111009269A (zh) * 2014-04-07 2020-04-14 美光科技公司 用于存储及写入存储器操作参数的多重参数代码的设备及方法
CN106415729A (zh) * 2014-04-07 2017-02-15 美光科技公司 用于存储及写入存储器操作参数的多重参数代码的设备及方法
US10424351B2 (en) 2014-04-07 2019-09-24 Micron Technology, Inc. Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
CN106415729B (zh) * 2014-04-07 2019-12-13 美光科技公司 用于存储及写入存储器操作参数的多重参数代码的设备及方法
US11901037B2 (en) 2014-04-07 2024-02-13 Lodestar Licensing Group Llc Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
US11568906B2 (en) 2014-04-07 2023-01-31 Micron Technology, Inc. Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
CN110751973A (zh) * 2014-05-06 2020-02-04 美光科技公司 用于执行多重存储器操作的设备及方法
TWI641949B (zh) * 2015-09-24 2018-11-21 萬國商業機器公司 記憶體組件之有效組態
US11145369B2 (en) 2015-10-29 2021-10-12 Micron Technology, Inc. Apparatuses and methods for adjusting write parameters based on a write count
CN108292283A (zh) * 2015-10-29 2018-07-17 美光科技公司 用于基于写入计数调整写入参数的设备及方法
CN106527977A (zh) * 2016-10-17 2017-03-22 锐捷网络股份有限公司 一种配置参数的方法及存储设备
CN106527977B (zh) * 2016-10-17 2020-01-21 锐捷网络股份有限公司 一种配置参数的方法及存储设备
CN111183483A (zh) * 2017-08-30 2020-05-19 美光科技公司 Nand温度数据管理
CN111183483B (zh) * 2017-08-30 2023-09-29 美光科技公司 Nand温度数据管理
CN109698004B (zh) * 2017-10-24 2023-09-12 美光科技公司 用于可重新配置的存储器架构和电子存储器设备的方法
US11614875B2 (en) 2017-10-24 2023-03-28 Micron Technology, Inc. Reconfigurable memory architectures
CN109698004A (zh) * 2017-10-24 2019-04-30 美光科技公司 用于可重新配置的存储器架构和电子存储器设备的方法
US11264112B2 (en) 2017-11-03 2022-03-01 Micron Technology, Inc. Trim setting determination for a memory device
CN111316365B (zh) * 2017-11-03 2022-02-01 美光科技公司 存储器装置的修整设置确定
CN114388014A (zh) * 2017-11-03 2022-04-22 美光科技公司 存储器装置的修整设置确定
US11817164B2 (en) 2017-11-03 2023-11-14 Micron Technology, Inc. Trim setting determination for a memory device
CN111316365A (zh) * 2017-11-03 2020-06-19 美光科技公司 存储器装置的修整设置确定
US11755515B2 (en) 2017-12-11 2023-09-12 Micron Technology, Inc. Translation system for finer grain memory architectures
CN112424865A (zh) * 2018-06-29 2021-02-26 美光科技公司 Nand温度感知操作
CN112424865B (zh) * 2018-06-29 2024-04-02 美光科技公司 Nand温度感知操作
CN113228173A (zh) * 2018-11-15 2021-08-06 美光科技公司 基于温度的存储器管理
CN111667869B (zh) * 2019-03-07 2022-06-14 力晶积成电子制造股份有限公司 非易失性半导体存储器装置及其擦除控制电路、方法
CN111667869A (zh) * 2019-03-07 2020-09-15 力晶积成电子制造股份有限公司 非易失性半导体存储器装置及其擦除控制电路、方法
CN112446036A (zh) * 2019-08-29 2021-03-05 美光科技公司 存储装置上的快速清除
CN112445722A (zh) * 2019-09-04 2021-03-05 美光科技公司 具有可配置的性能及缺陷管理的存储器装置
CN114338396A (zh) * 2021-12-02 2022-04-12 深圳市盈和致远科技有限公司 控制信号获得方法、装置、终端设备以及存储介质
CN114338396B (zh) * 2021-12-02 2024-04-23 深圳市盈和致远科技有限公司 控制信号获得方法、装置、终端设备以及存储介质

Also Published As

Publication number Publication date
US9437254B2 (en) 2016-09-06
DE102011085988A1 (de) 2012-07-05
TW201227750A (en) 2012-07-01
KR20140066988A (ko) 2014-06-03
US8824213B2 (en) 2014-09-02
US20120127807A1 (en) 2012-05-24
TWI508093B (zh) 2015-11-11
US20140250280A1 (en) 2014-09-04
JP5598677B2 (ja) 2014-10-01
JP2012109003A (ja) 2012-06-07
KR101556472B1 (ko) 2015-10-01
US20150262628A1 (en) 2015-09-17
CN102543154B (zh) 2015-09-09
DE102011085988B4 (de) 2018-01-11
US8737138B2 (en) 2014-05-27
US20130167251A1 (en) 2013-06-27
KR20120053972A (ko) 2012-05-29
US9076524B2 (en) 2015-07-07
KR101430295B1 (ko) 2014-08-14

Similar Documents

Publication Publication Date Title
CN102543154B (zh) 包含影响存储器的操作条件的参数的存储器指令
US7545673B2 (en) Using MLC flash as SLC by writing dummy data
CN101755307B (zh) 基于疲劳状况刷新非易失性存储器单元
US8625355B2 (en) Semiconductor memory device and method of operating the same
KR101572830B1 (ko) 비휘발성 메모리 장치의 프로그램 방법, 비휘발성 메모리 장치 및 비휘발성 메모리 시스템
CN104599710B (zh) 具有极性控制的每单元多比特(mbc)的非易失性存储器设备和系统及其编程方法
KR101014926B1 (ko) 불휘발성 메모리 장치의 프로그램 검증 방법
US9019773B2 (en) Nonvolatile memory device and method of operating the same
US9633702B2 (en) Memory system with uniform decoder and operating method of same
TWI733706B (zh) 於規劃記憶體裝置時減少驗證檢查之技術
US9098401B2 (en) Fast secure erasure schemes for non-volatile memory
CN103329205A (zh) 分段编程的方法及存储器装置
US8270219B2 (en) Method of operating nonvolatile memory device capable of reading two planes
US8351263B2 (en) Method circuit and system for operating an array of non-volatile memory (“NVM”) cells and a corresponding NVM device
KR20210101785A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
CN103460297A (zh) 非易失性存储器编程
KR20210079552A (ko) 메모리 시스템 및 메모리 컨트롤러
US10290360B2 (en) Methods, systems, and media for programming a storage device
US9361181B2 (en) Error protection for memory devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant