CN106415729B - 用于存储及写入存储器操作参数的多重参数代码的设备及方法 - Google Patents

用于存储及写入存储器操作参数的多重参数代码的设备及方法 Download PDF

Info

Publication number
CN106415729B
CN106415729B CN201580026601.2A CN201580026601A CN106415729B CN 106415729 B CN106415729 B CN 106415729B CN 201580026601 A CN201580026601 A CN 201580026601A CN 106415729 B CN106415729 B CN 106415729B
Authority
CN
China
Prior art keywords
parameter
operating
register
mode register
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580026601.2A
Other languages
English (en)
Other versions
CN106415729A (zh
Inventor
迪安·D·甘斯
丹尼尔·C·斯金纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN201911127381.9A priority Critical patent/CN111009269B/zh
Publication of CN106415729A publication Critical patent/CN106415729A/zh
Application granted granted Critical
Publication of CN106415729B publication Critical patent/CN106415729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits

Landscapes

  • Dram (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Read Only Memory (AREA)
  • Logic Circuits (AREA)

Abstract

本发明揭示用于写入及存储操作参数的参数代码且在所述参数代码之间进行选择以设定存储器的操作条件的设备及方法。一种实例设备包含第一模式寄存器及第二模式寄存器。所述第一模式寄存器经配置以存储同一操作参数的第一及第二参数代码。所述第二模式寄存器经配置以存储控制参数的参数代码，所述参数代码用以在所述第一参数代码与第二参数代码之间进行选择以针对所述操作参数设定当前操作条件。一种实例方法包含将操作参数的用于设定第一存储器操作条件的第一参数代码存储于第一寄存器中，且进一步包含将所述操作参数的用于设定第二存储器操作条件的第二参数代码存储于第二寄存器中。

Description

用于存储及写入存储器操作参数的多重参数代码的设备及 方法
背景技术
电子存储器在许多电子系统中用于存储信息，举例来说，在例如移动电话、平板计算机、计算机、服务器的电子系统以及包含处理器或具有存储信息的需要的电子系统中。可通过由存储器经由命令总线接收的存储器命令(例如写入命令及读取命令)控制存储器。可使用写入命令将待存储的信息写入到存储器，且在稍后时间通过使用读取命令从存储器读取信息而检索所述信息。
电子系统的电路(包含存储器)通常根据共用时钟操作。如已知，可以不同时钟频率(例如相对高时钟频率(例如，大于500MHz)以及以较低频率)操作存储器，此可降低电力消耗。然而，存储器可需要具有不同操作条件以用于在不同时钟频率下恰当操作。即，存储器操作条件可需要在时钟频率改变时改变。在一些情形中，与经由命令总线接收存储器命令相关的存储器操作条件应在时钟频率改变之前经改变以便维持与存储器通信，且使存储器继续恰当地操作。
通常，存储器包含存储各种操作及控制参数的参数代码的模式寄存器，所述参数代码用于设定存储器的操作条件。可借助模式寄存器写入操作将参数代码写入到模式寄存器。操作及控制参数的实例包含与突发长度、前同步码及后同步码长度、读取及写入等待时间、裸片上终端设定、参考电压设定以及其它相关的参数。改变存储器操作条件可涉及在存储器可在新条件下(举例来说，以新时钟频率)恰当地操作之前写入操作及控制参数的新参数代码。改变各种操作参数的参数代码可需要在存储器可在新条件下操作时可延迟的数个模式寄存器写入操作。另外，可需要同时改变操作参数中的一些操作参数的参数代码以便维持对存储器的控制，这使存储器在新条件下的操作进一步复杂化。
发明内容
根据本发明的实施例的实例设备可包含：第一模式寄存器，其可经配置以存储同一操作参数的第一及第二参数代码；及第二模式寄存器，其可经配置以存储控制参数的参数代码，所述参数代码用以在所述第一与第二参数代码之间进行选择以针对所述操作参数设定当前操作条件。
根据本发明的实施例的另一实例设备可包含：第一模式寄存器，其包含可经配置以存储操作参数的第一参数代码的第一寄存器且进一步包含可经配置以存储所述操作参数的第二参数代码的第二寄存器；第二模式寄存器，其包含可经配置以存储控制参数的参数代码的第三寄存器，所述参数代码用以在由所述第一寄存器存储的所述第一参数代码与由所述第二寄存器存储的所述第二参数代码之间进行选择以设定当前存储器操作条件；及控制逻辑电路，其耦合到所述第一及第二模式寄存器且经配置以基于由所述第三寄存器存储的所述控制参数的所述参数代码而依据所述操作参数的所述所存储参数代码来设定所述当前存储器操作条件。
根据本发明的实施例的又一实例设备可包含：存储器，其可经配置而被设定到当前操作条件，所述存储器可包含：模式寄存器，其可经配置以存储同一操作参数的第一及第二参数代码以针对所述操作参数分别设定第一及第二操作条件；及控制逻辑电路，其可耦合到所述模式寄存器且可经配置以基于控制参数的具有第一逻辑值的参数代码而使用所述操作参数的所述第一参数代码将所述当前操作条件设定为所述第一操作条件，并可基于所述控制参数的具有第二逻辑值的所述参数代码而使用所述操作参数的所述第二参数代码将所述当前操作条件设定为所述第二操作条件；及存储器控制器，其可耦合到所述存储器且可经配置以将所述操作参数的所述第一及第二参数代码写入于所述模式寄存器中且可进一步经配置以写入所述控制参数的所述参数代码以将所述存储器的所述当前操作条件设定为所述第一或第二操作条件。
根据本发明的实施例的一种实例方法可包含：将操作参数的用于设定第一存储器操作条件的第一参数代码存储于与模式寄存器相关联的第一寄存器中；及将所述操作参数的用于设定第二存储器操作条件的第二参数代码存储于与所述模式寄存器相关联的第二寄存器中。
根据本发明的实施例的另一实例方法可包含：将操作参数的用于设定第一存储器操作条件的第一参数代码写入到与模式寄存器相关联的第一寄存器；及将所述操作参数的用于设定第二存储器操作条件的第二参数代码写入到与所述模式寄存器相关联的第二寄存器。
根据本发明的实施例的又一实例方法可包含：针对存储器的第一操作条件确定操作参数的第一参数代码；将所述操作参数的所述第一参数代码写入到所述存储器的第一寄存器；针对所述存储器的第二操作条件确定所述操作参数的第二参数代码；及将所述操作参数的所述第二参数代码写入到所述存储器的第二寄存器。
附图说明
图1A是根据本发明的实施例的包含存储器的设备的框图。图1B是根据本发明的实施例的包含存储器控制器且进一步包含存储器的设备的框图。
图2是根据本发明的实施例的存储器的模式寄存器的框图。
图3A是根据本发明的实施例的存储针对第一设定点的操作参数的参数代码的寄存器的图式。图3B是根据本发明的实施例的存储针对第二设定点的操作参数的参数代码的寄存器的图式。
图4是根据本发明的实施例的用于将操作参数的参数代码写入到模式寄存器的流程图。
图5是根据本发明的实施例的用于在与不同操作条件相关联的不同操作设定点之间进行选择的流程图。
图6是根据本发明的实施例的用于针对两个不同存储器操作条件写入操作参数的参数代码的流程图。
图7是根据本发明的实施例的用于写入操作参数的参数代码的流程图。
具体实施方式
下文陈述某些细节以提供对本发明的实施例的充分理解。然而，所属领域的技术人员将明了，可在不具有这些特定细节的情况下实践本发明的实施例。此外，本文中所描述的本发明的特定实施例以实例方式提供且不应用于将本发明的范围限制于这些特定实施例。在其它实例中，未详细展示众所周知的电路、控制信号、定时协议及软件操作以避免不必要地使本发明模糊。
图1A说明根据本发明的实施例的包含存储器100的设备。如本文中所使用，设备可以指(举例来说)集成电路、存储器装置、存储器系统、电子装置或系统、智能电话、平板计算机、计算机、服务器等。存储器100包含存储器单元(举例来说，其可为易失性存储器单元(例如，DRAM存储器单元、SRAM存储器单元等)、非易失性存储器单元(例如，快闪存储器单元、PCM单元等)或一些其它类型的存储器单元)的阵列102。存储器100包含控制逻辑电路106，所述控制逻辑电路通过命令总线108接收存储器命令且在存储器100内产生对应控制信号以执行各种存储器操作。控制逻辑电路106可进一步接收用于存储器100的定时操作的时钟信号。在一些实施例中，可基于提供到存储器的除时钟信号以外的信号(举例来说，选通信号(图1中未展示))而提供对操作的内部定时。控制逻辑电路106对施加到命令总线108的存储器命令做出响应以对存储器阵列102执行各种操作。举例来说，控制逻辑电路106用于提供内部控制信号以从存储器阵列102读取数据及将数据写入到所述存储器阵列。
模式寄存器112存储由控制逻辑电路106使用以配置存储器100的操作(举例来说)以用于设定存储器100的操作条件的信息。模式寄存器112包含用以存储各种操作及控制参数的参数代码的寄存器，所述参数代码用于设定存储器100的操作条件。操作及控制参数的实例包含与突发长度、前同步码及后同步码长度、读取及写入等待时间、裸片上终端设定、参考电压设定以及其它相关的参数。可使用模式寄存器命令将所述参数代码写入到模式寄存器112。在一些实施例中，可由存储器100经由地址总线接收所述参数代码。还可以其它方式接收所述参数代码。控制逻辑电路106将内部控制信号提供到存储器100的电路以使其如由模式寄存器112存储的操作参数所设定而操作。
如下文将更详细地描述，模式寄存器112包含用以存储一或多个操作参数的多重参数代码的寄存器。即，一些操作参数具有针对其所存储的多重操作代码。模式寄存器112进一步包含用以存储控制参数的参数代码的寄存器，所述参数代码用以在用于多重参数代码的寄存器之间进行选择。所述控制参数中的一者用于选择由控制逻辑电路106使用一或多个操作参数的多重操作代码中的哪些操作代码来设定存储器100的当前操作条件。所述控制参数中的另一者用于选择由控制逻辑电路106针对模式寄存器写入操作将一或多个操作参数的参数代码写入寄存器中的哪一者。一或多个操作参数及用于选择将使用及写入参数代码中的哪一者的控制参数的多重参数代码促进存储器100的操作条件的相对迅速切换。在一些实施例中，多重操作参数的参数代码可同时(例如，在彼此的时间周期以内)从一个代码切换到另一代码，因此从一个存储器操作条件迅速地改变为另一存储器操作条件。
存储器100通过地址总线120接收行地址信号及列地址信号且将所述地址信号锁存于地址锁存器110中。地址锁存器110接着输出单独列地址及单独行地址。地址锁存器110将所述行地址及列地址分别提供到行地址解码器122及列地址解码器128。地址锁存器110还可接收参数代码，且将所述参数代码写入到模式寄存器112以用于模式寄存器写入操作。列地址解码器128选择延伸穿过阵列102的对应于相应列地址的存取线。行地址解码器122连接到存取线驱动器124，所述存取线驱动器激活阵列102中对应于所接收行地址的相应存储器单元行。对应于所接收列地址的选定存取线耦合到读取/写入电路130以经由输入输出数据总线140将读取数据提供到数据输出缓冲器134。数据输出缓冲器134经由数据总线146提供读取数据。通过耦合到数据总线146的数据输入缓冲器144且通过存储器阵列读取/写入电路130将写入数据施加到存储器阵列102。
裸片上终端(ODT)电路148在针对命令总线108及地址总线120以及数据总线146经启用时提供终端电阻。所述终端电阻可改善由存储器100经由总线接收的信号的信号完整性。ODT电路148的启用及提供到总线的终端电阻的量值可通过将适当参数代码写入于模式寄存器112中来设定。存储器100可包含提供参考电压VREF以供存储器100的电路使用的VREF电路142。在一些实施例中，可不包含VREF电路142。举例来说，参考电压VREF可由控制逻辑电路106用来与从命令总线108接收的信号的电压做比较以确定所接收信号的逻辑值。可通过将参考电压操作参数的适当参数代码写入于模式寄存器112中而设定参考电压VREF或设定所述参考电压的范围。
图1B说明包含存储器100及存储器控制器150的设备。存储器控制器150经配置以经由命令总线108及地址总线120将存储器命令及地址提供到存储器100。经由数据总线146将数据从存储器100提供到存储器控制器150以用于读取命令，且经由数据总线146将数据从存储器控制器150提供到存储器100以用于写入命令。存储器控制器150可向存储器100提供模式寄存器写入命令及参数代码以将参数代码写入到存储器100的模式寄存器。操作及控制参数的参数代码经存储且用于设定存储器100的操作条件，如先前所描述。在一些实施例中，不是存储器控制器150将存储器命令、地址及数据提供到存储器(例如，存储器100)，而是存储器控制器150将存储器命令、地址及数据提供到与存储器一起包含在存储器子系统中的逻辑电路(未展示)。所述逻辑电路可接收存储器命令、地址及数据且因此向存储器提供用于操作所述存储器的信号。
图2说明根据本发明的实施例的模式寄存器112的一部分。模式寄存器210、220及230可包含在模式寄存器112中。模式寄存器210、220及230表示与相应模式寄存器相关联的寄存器群组，所述相应模式寄存器又可通过相应模式寄存器地址识别。在图2的实施例中，模式寄存器210通过模式寄存器地址MRA识别，模式寄存器220通过模式寄存器地址MRB识别，且模式寄存器230通过模式寄存器地址MRC识别。所述寄存器存储各种操作参数及控制参数的参数代码，所述参数代码(举例来说)由控制逻辑电路106用来设定存储器装置的当前操作条件。举例来说，寄存器210(0)、210(1)、210(A0)及210(A1)可分别存储操作参数PARAM0、PARAM1、PARAMA-SP0及PARAMA-SP1的参数代码。寄存器220(B0)、220(B1)、220(C0)、220(C1)、220(0)及220(1)可分别存储操作参数PARAMB-SP0、PARAMB-SP1、PARAMC-SP0、PARAMC-SP1、PARAM2及PARAM3的参数代码。可响应于对特定寄存器的模式寄存器写入操作而将操作参数的参数代码写入到相应寄存器。
操作参数中的一些操作参数可具有所存储的多个参数代码，其中每一参数代码表示操作参数的不同设定。举例来说，可针对一些操作参数存储两个、三个、四个或更多参数代码。在图2的实施例中，举例来说，由寄存器210(A0)及210(A1)针对操作参数PARAMA存储两个参数代码。同样地，存在由寄存器220(B0)及220(B1)针对操作参数PARAMB所存储的两个参数代码以及由寄存器220(C0)及220(C1)针对操作参数PARAMC所存储的两个参数代码。由寄存器210(A0)、220(B0)及220(C0)针对操作参数PARAMA、PARAMB及PARAMC所存储的参数代码可用于第一设定点SP0，且由寄存器210(A1)、220(B1)及220(C1)针对操作参数PARAMA、PARAMB及PARAMC所存储的参数代码可用于第二设定点SP1。所述设定点可与相应操作条件相关联，举例来说，第一设定点SP0可与第一操作条件相关联且第二设定点SP1可与第二操作条件相关联。如下文将更详细地解释，可选择操作参数PARAMA、PARAMB及PARAMC的两个不同设定点中的一者来用于设定存储器的当前存储器操作条件。可通过由模式寄存器230的寄存器存储的控制参数的使用来选择将使用哪些操作参数。
操作参数的参数代码可由一或多个位(二进制数字)的信息表示，且用于不同操作参数的寄存器可存储一或多个位的信息。举例来说，操作参数PARAM0可由1位参数代码表示且寄存器210(0)可存储1位的信息，而操作参数PARAM1可由2位参数代码表示且寄存器210(1)可存储2位的信息。在其它实施例中，所述操作参数还可由更多或更少位表示。
模式寄存器230包含用于存储控制参数SP-SELECT及SP-WRITE的参数代码的寄存器230(0)及230(1)。控制参数SP-SELECT的参数代码可为1位。控制参数SP-WRITE的参数代码可为1位。然而，在其它实施例中，控制参数SP-SELECT及SP-WRITE的参数代码可为1以上的位。
控制参数SP-SELECT可用于选择使用操作参数PARAMA、PARAMB及PARAMC的设定点中的哪些设定点来设定存储器的当前存储器操作条件。举例来说，写入到寄存器230(0)的参数代码“0”可选择操作参数PARAMA、PARAMB及PARAMC的第一设定点SP0来设定当前存储器操作条件。即，如图3A中所说明，由寄存器210(A0)、220(B0)及220(C0)存储的参数代码可用于针对当前存储器操作条件设定操作参数PARAMA、PARAMB及PARAMC。相比之下，写入到寄存器230(0)的参数代码“1”可选择操作参数PARAMA、PARAMB及PARAMC的第二设定点SP1来设定当前存储器操作条件。如图3B中所说明，由寄存器210(A1)、220(B1)及220(C1)存储的参数代码可用于针对当前存储器操作条件设定操作参数PARAMA、PARAMB及PARAMC。将控制参数SP-SELECT的参数代码写入到寄存器230(0)可致使控制逻辑电路106同时切换所有操作参数PARAMA、PARAMB及PARAMC的参数代码(例如，操作参数PARAMA、PARAMB及PARAMC的参数代码全部在彼此的时间周期(举例来说，100ns)以内被切换)，因此将存储器操作条件从一者迅速地改变为另一者。多路复用器可耦合到存储具有多重参数代码的那些操作参数的多重参数代码的寄存器，且基于控制参数SP-SELECT而将选定参数代码提供到控制逻辑电路106。举例来说，控制参数SP-SELECT的逻辑值可用于控制多路复用器将选定参数代码提供到控制逻辑电路106以设定存储器操作条件。
控制参数SP-WRITE可用于选择在执行模式寄存器写入操作时写入操作参数PARAMA、PARAMB及PARAMC的设定点中的哪一设定点。举例来说，由寄存器230(1)存储的参数代码“0”可致使在将参数代码分别写入到模式寄存器210及模式寄存器220时写入第一设定点SP0的操作参数PARAMA、PARAMB及PARAMC。即，当针对控制参数SP-WRITE存储“0”时，对使用模式寄存器地址MRA的模式寄存器210的模式寄存器写入操作将致使操作参数PARAM0、PARAM1及PARAMA的新参数代码写入到寄存器210(0)、210(1)及210(A0)。对使用模式寄存器地址MRB的模式寄存器220的模式寄存器写入操作将致使操作参数PARAMB、PARAMC、PARAM2、PARAM3的新参数代码写入到寄存器220(B0)、220(C0)、220(0)及220(1)。相比之下，由寄存器230(1)存储的参数代码“1”可致使在将参数代码分别写入到模式寄存器210及模式寄存器220时写入第二设定点SP1的操作参数PARAMA、PARAMB及PARAMC。即，当针对控制参数SP-WRITE存储“1”时，对模式寄存器210的模式寄存器写入操作将致使操作参数PARAM0、PARAM1及PARAMA的新参数代码写入到寄存器210(0)、210(1)及210(A1)。对模式寄存器220的模式寄存器写入操作将致使操作参数PARAMB、PARAMC、PARAM2、PARAM3的新参数代码写入到寄存器220(B1)、220(C1)、220(0)及220(1)。
如先前实例所说明，当(举例来说)对模式寄存器210的模式寄存器写入操作用于写入操作参数PARAMA的控制参数(例如，PARAMA-SP0、PARAMA-SP1)时，响应于对模式寄存器地址MRA的模式寄存器写入操作而对寄存器(例如，210(A0)、210(A1))中的哪一者进行写入可至少部分地基于控制参数SP-WRITE的逻辑值。类似地，当对模式寄存器220的模式寄存器写入操作用于写入操作参数PARAMB及PARAMC的控制参数(例如，PARAMB-SP0、PARAMB-SP1、PARAMC-SP0、PARAMC-SP1)时，响应于对模式寄存器地址MRB的模式寄存器写入操作而对寄存器(例如，220(B0)、220(B1)、220(C0)、220(C1))中的哪一者进行写入可至少部分地基于控制参数SP-WRITE的逻辑值。
图2说明模式寄存器210、220及230，然而，在本发明的其它实施例中可包含更多或更少模式寄存器。另外，每一模式寄存器210、220及230可包含用于存储除图2中所说明的那些操作参数及控制参数以外的操作参数及控制参数的寄存器。由模式寄存器210、220及230存储的操作参数的数目还可大于或小于所展示的那些操作参数的数目。虽然图2说明用于存储操作参数(例如，PARAMA、PARAMB、PARAMC)中的一些操作参数的两个不同参数代码的两个寄存器，但在一些实施例中，可包含用于存储所述操作参数中的一些操作参数的两个以上不同参数代码的额外寄存器。举例来说，可包含用以存储所述操作参数中的一些操作参数的三个、四个或更多参数代码的寄存器。因此，本发明的实施例不限于存储一些操作参数的两个参数代码。包含用于存储参数代码的额外寄存器提供被选择用以设定存储器操作条件的经增加数目个设定点。还可需要增加用于存储控制参数SP-SELECT及SP-WRITE的寄存器以存储参数代码的额外位，所述额外位是为进行如下操作而需要的：从所存储设定点适当地进行选择以设定存储器操作条件，以及针对模式寄存器写入操作选择哪些寄存器来写入参数代码。举例来说，1位控制参数SP-SELECT及SP-WRITE可用于选择两个不同设定点中的一者的参数代码，而SP-SELECT及SP-WRITE的2位控制参数可用于选择高达四个不同设定点中的一者的参数代码。增加用于控制参数的位数目允许从更大数目个不同设定点的选择。
模式寄存器210、220及230的操作参数可包含所属领域的技术人员已知的操作参数。举例来说，所述操作参数可包含：
1.BL(突发长度)
2.WR-PRE(写入前同步码)
3.RD-PRE(读取前同步码)
4.nWR(用于自动预充电的写入恢复)
5.PST(后同步码)
6.RL(READ等待时间)
7.WL(WRITE等待时间)
8.WLS(WRITE等待时间设定)
9.PDDS(下拉驱动强度及接收器终端)
10.DBI-RD(DBI-读取启用)
11.DBI-WR(DBI-写入启用)
12.DQ-ODT(DQ ODT值)
13.CA-ODT(CA ODT值)
14.VREF-CA(VREF(CA)值)
15.VR-CA(VREF(CA)范围)
16.VREF-DQ(VREF(DQ)值)
17.VR-DQ(VREF(DQ)范围)
18.SoC-ODT
还可包含先前未描述的其它操作参数。
如先前所论述，与模式寄存器相关联的各种操作参数可具有由寄存器存储的多重参数代码，其中针对特定操作参数所存储的每一参数代码可用于不同设定点。图2中将此些操作参数展示为操作参数PARAMA、PARAMB及PARAMC。一些实施例可包含多于或少于图2中所展示的那些的具有所存储多重参数代码的操作参数。可由控制参数(例如先前所描述的SP-SEELCT)选择所存储参数代码中的哪一者(即，设定点中的哪一者)用于设定当前操作条件。
在一些实施例中，具有所存储多重参数代码的操作参数可对应于先前明确列出的操作参数1到18。在一些实施例中，具有所存储多重参数代码的操作参数可包含应同时从一个参数代码切换到另一参数代码以便维持与存储器的通信及对存储器的控制的操作参数。举例来说，具有所存储多重参数代码的操作参数可包含与命令及/或地址信息相关的操作参数，举例来说，与命令所提供到的命令节点的裸片上终端相关的CA-ODT及与命令节点的参考电压相关的VREF-CA。明确列出的其它操作参数1-12及15-18可为不存储多重参数代码的操作参数。在其它实施例中，操作参数1到18中的一或多者可具有所存储多重参数代码，而操作参数中的其它者不具有所存储多重参数代码。
在操作中，可使用模式寄存器写入操作将操作参数的参数代码写入到寄存器。控制参数可用于控制响应于模式寄存器写入操作而将具有所存储多个操作代码的操作参数写入哪些寄存器。可写入控制参数的对应于所要寄存器的参数代码。参数代码由寄存器存储且可用于设定当前存储器操作条件。针对具有由寄存器存储的多个参数代码的操作参数，可通过写入控制参数的参数代码来选择操作参数的所存储参数代码中的哪些参数代码对应于操作参数的所要参数代码。
如先前所描述，可以不同时钟频率(例如相对高时钟频率(例如，大于500MHz)以及较低频率)操作存储器。然而，存储器可需要具有不同操作条件以用于在不同时钟频率下的恰当操作。因此，可需要改变所述操作条件以用于连续恰当存储器操作。可需要在时钟频率改变之前改变与从命令总线接收存储器命令相关的操作条件以便维持与存储器的通信及对存储器的控制。针对多个操作条件存储操作参数的参数代码且具有用以在多个操作条件之间进行选择的控制参数允许当前存储器操作条件的相对迅速的改变。举例来说，模式寄存器的寄存器可存储用于与第一时钟频率相关的第一操作条件及与第二时钟频率(不同于第一时钟频率)相关的第二操作条件的参数代码。控制参数可用于在第一及第二操作条件的参数代码之间进行选择以视按特定时钟频率进行操作的需要而设定当前存储器操作条件。
图4说明根据本发明的实施例的用于将操作参数的参数代码写入到模式寄存器的寄存器的方法。
在步骤410处，执行对模式寄存器230的模式寄存器写入操作以将对应于设定点(将针对所述设定点存储操作参数的新参数代码)的控制参数SP-WRITE的参数代码写入到寄存器230(1)。举例来说，参考图2中所展示的模式寄存器210、220及230以及操作参数PARAMA、PARAMB及PARAMC，将“0”写入到寄存器230(1)以利用对模式寄存器210及220的模式寄存器写入操作将操作参数PARAMA、PARAMB及PARAMC的参数代码写入到寄存器210(A0)、220(B0)及220(C0)。将“1”写入到寄存器230(1)以利用对模式寄存器210及220的模式寄存器写入操作将操作参数PARAMA、PARAMB及PARAMC的参数代码写入到寄存器210(A1)、220(B1)及220(C1)。
在步骤420处，对包含用于存储操作参数的多重参数代码的寄存器的模式寄存器执行模式寄存器写入操作。基于控制参数SP-WRITE的参数代码的逻辑值，控制逻辑电路106控制将操作参数的参数代码写入到模式寄存器的适当寄存器。由寄存器230(1)针对控制参数SP-WRITE所存储的参数代码确定通过模式寄存器写入操作将具有多重所存储参数代码的操作参数写入寄存器中的哪一寄存器。举例来说，假定将控制参数SP-WRITE的参数代码“0”写入到寄存器230(1)，对模式寄存器210的模式寄存器写入操作将致使将操作参数PARAMA的参数代码写入到寄存器210(A0)。对模式寄存器220的模式寄存器写入操作将致使将操作参数PARAMB及PARAMC的参数代码写入到寄存器220(B0)及220(C0)。在将控制参数SP-WRITE的参数代码“1”写入到寄存器230(1)的情况下，对模式寄存器210及220的模式寄存器写入操作将致使分别将操作参数PARAMA、PARAMB及PARAMC的参数代码写入到寄存器210(A1)、220(B1)及220(C1)。
在由寄存器针对多个设定点存储操作参数的参数代码之后，模式寄存器230的控制参数SP-SELECT可用于选择由控制逻辑电路106使用操作参数的哪一设定点来设定当前存储器操作条件。举例来说，可将参数代码“0”写入到寄存器230(1)以选择设定点SP0的操作参数且可将参数代码“1”写入到寄存器230(1)以选择设定点SP1的操作参数。
图5说明根据本发明的实施例的用于在与不同操作条件相关联的不同操作设定点之间进行选择(即，用于在可针对各种操作参数所存储的多重参数代码之间进行选择)的过程。在以下实例中，假定操作参数PARAMA、PARAMB及PARAMC的第一设定点SP0的参数代码设定当前操作条件。在一些实施例中，继存储器通电及初始化之后，针对设定点SP0及SP1所存储的参数代码是在无端接、低频率环境中操作所需要的默认设定。如由控制参数SP-SELECT及SP-WRITE设定，默认设定点可为第一设定点SP0。举例来说，继存储器通电及初始化之后且在改变控制参数SP-SELECT的参数代码及/或写入操作参数的参数代码之前，针对第一设定点SP0所存储的默认参数代码可设定当前操作条件。
在步骤510处，执行对模式寄存器230的模式寄存器写入操作以写入控制参数SP-SELECT的参数代码“1”，此选择第二设定点SP1的操作参数PARAMA、PARAMB及PARAMC的参数代码来设定当前操作条件。基于控制参数SP-SELECT的参数代码的逻辑值，控制逻辑电路106使用对应参数代码。因此，在控制参数SP-SELECT的“1”逻辑值的实例中，由寄存器210(A1)、220(B1)及220(C1)分别针对操作参数PARAMA、PARAMB及PARAMC所存储的参数代码而非由寄存器210(A0)、220(B0)及220(C0)存储的参数代码将由控制逻辑电路106使用来设定当前操作条件。
继选择第二设定点SP1的所存储参数代码之后，可稍后(举例来说)通过以下方式选择第一设定点SP0的所存储参数代码来设定当前操作条件以用于操作：使用步骤510但将参数代码“0”而非参数代码“1”写入到模式寄存器230的控制参数SP-SELECT。
如先前所描述，可以不同时钟频率(例如存储器是作用时的相对高时钟频率以及举例来说用以保存电力的较低频率)操作存储器。存储器可需要针对不同存储器操作条件具有不同操作参数以用于在不同时钟频率下的恰当操作。可使用训练过程来确定各种存储器操作条件的操作参数。在确定用于不同存储器操作条件的操作参数之后，将表示操作参数的参数代码写入到模式寄存器以被存储。
图6说明根据本发明的实施例的用于针对两个不同存储器操作条件将操作参数PARAMA、PARAMB及PARAMC的参数代码写入到寄存器的流程图。针对第一存储器操作条件(例如，用于以第一时钟频率操作)的操作参数与第一设定点SP0相关联且针对第二存储器操作条件(例如，用于以第二时钟频率操作)的操作参数与第二设定点SP1相关联。
如先前所描述，与第一存储器操作条件相关联的第一设定点可提供可用于继存储器通电及初始化之后设定当前操作条件的默认参数代码。继存储器通电及初始化之后，在步骤610处，可使用训练过程来确定第二存储器操作条件的操作参数PARAMA、PARAMB及PARAMC的适合值，且确定对应于所要操作参数PARAMA、PARAMB及PARAMC的参数代码。所述训练过程可基于在不同信号定时范围内的命令、地址及/或数据而评估存储器的性能。命令、地址及/或数据信号的电压范围还可变化，且具备具有不同电路配置的存储器设定(例如，裸片上终端设定)。举例来说，命令、地址及/或数据信号可从存储器控制器提供到存储器。所属领域的技术人员已知的常规训练过程可用于用以确定操作参数的值的训练过程。在一些实施例中，当存储器进入训练模式时，控制逻辑电路106将控制控制参数SP-SELECT以将当前存储器操作条件设定为未写入的存储器操作条件(例如，设定为第一存储器操作条件以用于第二存储器操作条件的训练)，使得存储器在训练过程期间根据已知设定点操作。
在步骤620处，执行对模式寄存器230的模式寄存器写入操作以将控制参数SP-WRITE的参数代码“1”写入到寄存器230(0)。结果，针对在步骤630处对模式寄存器210及220的后续模式寄存器写入操作，控制逻辑电路106将要将操作参数PARAMA、PARAMB及PARAMC的依据训练所确定的参数代码写入到寄存器210(A1)、220(B1)及220(C1)。继针对第二存储器操作条件写入操作参数PARAMA、PARAMB及PARAMC的参数代码之后，响应于写入模式寄存器230的控制参数SP-SELECT的参数代码“1”，控制逻辑电路106选择由寄存器210(A1)、220(B1)及220(C1)存储的参数代码来设定当前存储器操作条件。在一些实施例中，控制逻辑电路106将控制控制参数SP-SELECT以在存储器退出训练模式时将当前存储器操作条件设定为刚刚写入的存储器操作条件(例如，在针对第二存储器操作条件的训练之后设定为第二存储器操作条件)。
在步骤640处，可使用训练过程来确定第一存储器操作条件的操作参数PARAMA、PARAMB及PARAMC，且确定对应于所要操作参数PARAMA、PARAMB及PARAMC的参数代码。在步骤650处，执行对模式寄存器230的模式寄存器写入操作以将控制参数SP-WRITE的参数代码“0”写入到寄存器230(0)。结果，针对在步骤660处对模式寄存器210及220的后续模式寄存器写入操作，控制逻辑电路106将要将操作参数PARAMA、PARAMB及PARAMC的依据训练确定的参数代码写入到寄存器210(A0)、220(B0)及220(C0)。继针对第一存储器操作条件写入操作参数PARAMA、PARAMB及PARAMC的参数代码之后，响应于写入模式寄存器230的控制参数SP-SELECT的参数代码“0”，控制逻辑电路106选择由寄存器210(A0)、220(B0)及220(C0)存储的参数代码来设定当前存储器操作条件。
如先前所论述，可针对操作参数包含多个寄存器以存储多个操作设定点。模式寄存器的控制参数可由控制逻辑电路106使用以选择使用设定点中的哪一设定点来设定当前存储器操作条件。在一些实施例中，充足数目个寄存器包含在存储器中以针对每一设定点存储操作参数的参数代码。举例来说，足够寄存器可包含在存储器中以存储操作参数的四个不同参数代码，因此允许选择操作参数的四个不同设定点中的一者。然而，包含充足数目个寄存器可增加电路复杂度且耗用更多面积。
还可通过“交换”由寄存器针对操作参数所存储的参数代码而非提供用以针对操作参数的每一所要设定点存储参数代码的充足寄存器来提供多个设定点的选择。举例来说，在包含足以针对两个不同设定点存储操作参数的参数代码的寄存器的实施例中，可通过将第三设定点的参数代码写入到已存储第一或第二设定点的参数代码的寄存器且接着使用控制参数选择第三设定点的参数代码来完成三个不同设定点的参数代码之间的选择。
图7说明根据本发明的实施例的用于使用模式寄存器210、220及230的寄存器来针对操作参数的第三设定点SP2存储参数代码的过程。在开始图7中所说明的过程之前，可已(举例来说)通过第三存储器操作条件的训练过程来确定第三设定点SP2的参数代码。第三设定点SP2的参数代码可存储于存储器中，且所述参数代码在将参数代码写入到模式寄存器210、220及230的寄存器时被检索。此外，寄存器210(A0)、220(B0)及220(C0)存储针对第一设定点SP0的操作参数PARAMA、PARAMB及PARAMC的参数代码，且寄存器210(A1)、220(B1)及220(C1)存储针对第二设定点SP1的操作参数PARAMA、PARAMB及PARAMC的参数代码。使用第二设定点SP1的操作参数(例如，将控制参数SP-SELECT的参数代码“1”存储于寄存器230(0)中)来设定当前存储器操作条件。
在步骤710处，执行对模式寄存器230的模式寄存器写入操作以将控制参数SP-WRITE的参数代码“0”存储于寄存器230(1)中，使得由控制逻辑电路106对模式寄存器210及220的模式寄存器写入操作将要将参数代码写入到寄存器210(A0)、220(B0)及220(C0)。如果针对控制参数SP-WRITE所存储的参数代码已为“0”，那么可不执行步骤710。在步骤720处，执行对模式寄存器210及220的模式寄存器写入操作以将第三设定点SP2的操作参数PARAMA、PARAMB及PARAMC的参数代码写入于寄存器210(A0)、220(B0)及220(C0)中，从而重写由这些寄存器针对第一设定点SP0所存储的任何先前参数代码。在步骤730处，执行对模式寄存器230的模式寄存器写入操作以将控制参数SP-SELECT的参数代码“0”写入于寄存器230(0)中。结果，控制逻辑电路106使用存储于寄存器210(A0)、220(B0)及220(C0)中的操作参数PARAMA、PARAMB及PARAMC的参数代码(即，第三设定点SP2的参数代码)来设定存储器的当前存储器操作条件。
如先前参考图7的流程图所描述，第三设定点SP2可经选择以设定当前存储器操作条件，尽管模式寄存器210及220的寄存器针对两个设定点存储参数代码(例如，寄存器210(A0)、220(B0)及220(C0)针对第一设定点且寄存器210(A1)、220(B1)及220(C1)针对第二设定点)。虽然用第三设定点SP2的参数代码重写第一设定点SP0的参数代码且需要额外模式寄存器写入操作，如先前所描述，但不需要特定包含在存储器中用于存储第三设定点SP3的参数代码的额外寄存器，此可降低电路复杂度且减小电路布局面积。
在其它实施例中，可存储两个以上设定点的参数代码，但寄存器仍可用于通过交换存储于寄存器中的参数代码与另一设定点的那些参数代码而在多于可由模式寄存器一次存储的设定点的操作参数之间进行选择。可接着使用用于设定当前存储器操作条件的控制参数(例如，SP-SELECT)来选择新设定点的新写入的参数代码。
根据上文将了解，尽管本文已出于说明目的描述了本发明的特定实施例，但可在不背离本发明的精神及范围的情况下进行各种修改。因此，本发明不受除所附权利要求书以外的任何限制。

Claims (20)

1.一种用于设定操作条件的设备，其包括：
第一模式寄存器，其包含经配置以存储操作参数的第一参数代码的第一寄存器且进一步包含经配置以存储所述操作参数的第二参数代码的第二寄存器；
第二模式寄存器，其包含经配置以存储第一控制参数的参数代码的第三寄存器，所述参数代码用于在由所述第一寄存器存储的所述第一参数代码与由所述第二寄存器存储的所述第二参数代码之间进行选择以设定当前存储器操作条件，所述第二模式寄存器进一步包含经配置以存储第二控制参数的参数代码的第四寄存器，所述参数代码用于在所述第一寄存器与所述第二寄存器之间进行选择以写入所述操作参数的参数代码；及
控制逻辑电路，其耦合到所述第一及第二模式寄存器且经配置以基于由所述第三寄存器存储的所述第一控制参数的所述参数代码而依据所述操作参数的所存储的所述参数代码设定所述当前存储器操作条件。
2.根据权利要求1所述的设备，其中所述第一寄存器经配置以存储所述操作参数的具有多个位的第一参数代码。
3.根据权利要求1所述的设备，其中所述操作参数包括第一操作参数，且其中所述第一模式寄存器进一步包含经配置以存储第二操作参数的第一参数代码的第五寄存器且进一步包含经配置以存储所述第二操作参数的第二参数代码的第五寄存器。
4.根据权利要求3所述的设备，其中所述控制逻辑电路经进一步配置以从所述第一及第二操作参数的所述第一参数代码同时切换到所述第一及第二操作参数的所述第二参数代码。
5.根据权利要求1所述的设备，其中所述操作参数包括第一操作参数，且所述设备进一步包括第三模式寄存器，所述第三模式寄存器包含经配置以存储第二操作参数的第一参数代码的第五寄存器且进一步包含经配置以存储所述第二操作参数的第二参数代码的第五寄存器。
6.根据权利要求1所述的设备，其中所述控制逻辑电路经进一步配置以响应于对所述第一模式寄存器的模式寄存器写入操作而基于所述第二控制参数的所述参数代码来将所述操作参数的参数代码写入到所述第一及第二寄存器中的一者。
7.根据权利要求1所述的设备，其中所述控制逻辑电路经进一步配置以响应于对与所述第一模式寄存器相关联的同一模式寄存器地址的模式寄存器写入操作而将所述操作参数的参数代码写入到所述第一及第二寄存器中的一者。
8.根据权利要求1所述的设备，其进一步包括耦合到所述第一寄存器及所述第二寄存器的多路复用器，其中所述控制逻辑电路经配置以基于针对所述控制参数所存储的所述参数代码而控制所述多路复用器将所述操作参数的所述参数代码中的一者提供到所述控制逻辑电路。
9.一种用于存取数据的设备，其包括：
存储器，其经配置而被设定为当前操作条件，所述存储器包含：
模式寄存器，其经配置以存储同一操作参数的第一及第二参数代码以针对所述操作参数分别设定第一及第二操作条件；及
控制逻辑电路，其耦合到所述模式寄存器且经配置以基于控制参数的具有第一逻辑值的参数代码而使用所述操作参数的所述第一参数代码将所述当前操作条件设定为所述第一操作条件，并基于所述控制参数的具有第二逻辑值的所述参数代码而使用所述操作参数的所述第二参数代码将所述当前操作条件设定为所述第二操作条件；及
存储器控制器，其耦合到所述存储器且经配置以将所述操作参数的所述第一及第二参数代码写入在所述模式寄存器中且经进一步配置以写入所述控制参数的所述参数代码以将所述存储器的所述当前操作条件设定为所述第一或第二操作条件。
10.根据权利要求9所述的设备，其中所述存储器及所述存储器控制器经配置以针对所述第一及第二操作条件执行训练操作以确定所述操作参数的所述第一及第二参数代码。
11.根据权利要求9所述的设备，其中所述第一及第二操作条件与耦合到所述存储器及所述存储器控制器的命令总线的操作条件相关。
12.一种用于设定操作参数的方法，其包括：
将操作参数的用于设定第一存储器操作条件的第一参数代码写入到与模式寄存器相关联的第一寄存器；
将所述操作参数的用于设定第二存储器操作条件的第二参数代码写入到与所述模式寄存器相关联的第二寄存器；及
写入与控制参数相关的参数代码，所述参数代码用以在所述第一及第二寄存器之间进行选择以使其响应于对与所述模式寄存器相关联的所述模式寄存器地址的模式寄存器写入操作而被写入。
13.根据权利要求12所述的方法，其中所述模式寄存器包括第一模式寄存器，且所述方法进一步包括将参数代码写入到与第二模式寄存器相关联的寄存器以选择所述操作参数的所存储参数代码来设定存储器的当前操作条件。
14.根据权利要求12所述的方法，其中写入到与所述模式寄存器相关联的所述第一寄存器包括将所述第一参数代码写入到与所述模式寄存器相关联的模式寄存器地址，且其中写入到与所述模式寄存器相关联的所述第二寄存器包括将所述第二参数代码写入到与所述模式寄存器相关联的所述模式寄存器地址。
15.根据权利要求12所述的方法，其中所述模式寄存器包括第一模式寄存器且所述操作参数包括第一操作参数，所述方法进一步包括：
将第二操作参数的第一参数代码写入到与第二模式寄存器相关联的第一寄存器；
将所述第二操作参数的第二参数代码写入到与所述第二模式寄存器相关联的第二寄存器；及
在所述第一及第二操作参数的所述第一参数代码与所述第二参数代码之间进行选择以设定当前存储器操作条件。
16.根据权利要求12所述的方法，其中所述操作参数包括以下各项中的至少一者：突发长度操作参数、前同步码操作参数、预充电操作参数、后同步码操作参数、等待时间参数、驱动强度参数、数据总线接口操作参数、裸片上终端操作参数及电压参考操作参数。
17.根据权利要求12所述的方法，其中所述模式寄存器包括第一模式寄存器，且其中将所述操作参数的第一参数代码写入到与所述第一模式寄存器相关联的第一寄存器包括：
将参数代码写入到与第二模式寄存器相关联的寄存器，所述参数代码指示响应于对所述第一模式寄存器的模式寄存器写入操作而将参数代码写入到所述第一模式寄存器的所述第一寄存器而非写入到所述第一模式寄存器的所述第二寄存器；及
命令对所述第一模式寄存器的模式寄存器写入操作写入所述第一参数代码。
18.根据权利要求17所述的方法，其中将所述操作参数的第二参数代码写入到与所述第一模式寄存器相关联的所述第二寄存器包括：
将所述参数代码写入到与所述第二模式寄存器相关联的所述寄存器，所述参数代码指示响应于对所述第一模式寄存器的模式寄存器写入操作而将参数代码写入到所述第一模式寄存器的所述第二寄存器；及
命令对所述第一模式寄存器的模式寄存器写入操作写入所述第二参数代码。
19.根据权利要求17所述的方法，其中所述参数代码与第一控制参数相关且所述寄存器包括第一寄存器，所述方法进一步包括将与第二控制参数相关的参数代码写入到与所述第二模式寄存器相关联的第二寄存器，所述第二参数代码指示使用所述第一参数代码来设定存储器的当前操作条件。
20.根据权利要求12所述的方法，其中所述操作参数包括以下各项中的至少一者：突发长度操作参数、前同步码操作参数、预充电操作参数、后同步码操作参数、等待时间参数、驱动强度参数、数据总线接口操作参数、裸片上终端操作参数及电压参考操作参数。
CN201580026601.2A 2014-04-07 2015-03-31 用于存储及写入存储器操作参数的多重参数代码的设备及方法 Active CN106415729B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911127381.9A CN111009269B (zh) 2014-04-07 2015-03-31 用于存储及写入存储器操作参数的多重参数代码的设备及方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/247,129 2014-04-07
US14/247,129 US9934831B2 (en) 2014-04-07 2014-04-07 Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
PCT/US2015/023516 WO2015157028A1 (en) 2014-04-07 2015-03-31 Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201911127381.9A Division CN111009269B (zh) 2014-04-07 2015-03-31 用于存储及写入存储器操作参数的多重参数代码的设备及方法

Publications (2)

Publication Number Publication Date
CN106415729A CN106415729A (zh) 2017-02-15
CN106415729B true CN106415729B (zh) 2019-12-13

Family

ID=54209869

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201911127381.9A Active CN111009269B (zh) 2014-04-07 2015-03-31 用于存储及写入存储器操作参数的多重参数代码的设备及方法
CN201580026601.2A Active CN106415729B (zh) 2014-04-07 2015-03-31 用于存储及写入存储器操作参数的多重参数代码的设备及方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201911127381.9A Active CN111009269B (zh) 2014-04-07 2015-03-31 用于存储及写入存储器操作参数的多重参数代码的设备及方法

Country Status (6)

Country Link
US (7) US9934831B2 (zh)
EP (1) EP3129986A4 (zh)
KR (6) KR102081799B1 (zh)
CN (2) CN111009269B (zh)
TW (1) TWI604457B (zh)
WO (1) WO2015157028A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012115839A1 (en) 2011-02-23 2012-08-30 Rambus Inc. Protocol for memory power-mode control
US9934831B2 (en) * 2014-04-07 2018-04-03 Micron Technology, Inc. Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
US10127127B2 (en) * 2015-06-04 2018-11-13 Qualcomm Incorporated Systems and methods for pre-warning a monitoring tool for a communication bus
US10846018B2 (en) * 2017-04-05 2020-11-24 Mediatek Inc. Memory device, memory controller and associated memory system operated according to selected clock signals
KR102438991B1 (ko) 2017-11-28 2022-09-02 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
KR102407439B1 (ko) * 2017-12-05 2022-06-10 삼성전자주식회사 메모리 장치의 구동 강도, odt 트레이닝 방법, 이를 수행하는 컴퓨팅 시스템 및 시스템 온 칩
EP3743857A4 (en) * 2018-01-23 2021-12-29 Anaflash Inc. Neural network circuits having non-volatile synapse arrays
JP2019177436A (ja) 2018-03-30 2019-10-17 日本電産株式会社 ロボット制御装置、ロボットの関節の角度を求める方法、プログラム
US10665292B1 (en) * 2018-12-26 2020-05-26 Micron Technology, Inc. Sensing techniques using charge transfer device
KR20200087595A (ko) * 2019-01-11 2020-07-21 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
DE112020000469T5 (de) * 2019-01-22 2021-10-07 Advantest Corporation Automatisierte testeinrichtung, die ein auf-chip-system-teststeuergerät verwendet
CN111599397B (zh) * 2019-02-20 2024-04-09 深圳通锐微电子技术有限公司 控制装置及控制方法
US11334259B2 (en) 2020-04-22 2022-05-17 Micron Technology, Inc. Power management based on detected voltage parameter levels in a memory sub-system
CN111930318B (zh) * 2020-09-28 2020-12-25 上海亿存芯半导体有限公司 周期值调节方法及周期值调节系统
KR20220063581A (ko) * 2020-11-10 2022-05-17 삼성전자주식회사 동작 파라미터에 대한 다수의 파라미터 코드들을 저장하는 장치, 메모리 장치 및 방법
CN115148251A (zh) * 2021-03-31 2022-10-04 三星电子株式会社 经由信号线连接到外部装置的设备和电子设备
KR20220165482A (ko) * 2021-06-08 2022-12-15 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101685675A (zh) * 2008-09-26 2010-03-31 美光科技公司 存储器单元操作
CN102543154A (zh) * 2010-11-18 2012-07-04 美光科技公司 包含影响存储器的操作条件的参数的存储器指令
CN102693756A (zh) * 2011-03-24 2012-09-26 株式会社东芝 半导体存储装置
WO2013095518A1 (en) * 2011-12-22 2013-06-27 Intel Corporation Accessing data stored in a command/address register device
WO2013109284A1 (en) * 2012-01-20 2013-07-25 Intel Corporation Multi-purpose register programming via per dram addressability mode

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215725B1 (en) 1997-07-23 2001-04-10 Sharp Kabushiki Kaisha Clock-synchronized memory
US7102958B2 (en) 2001-07-20 2006-09-05 Samsung Electronics Co., Ltd. Integrated circuit memory devices that support selective mode register set commands and related memory modules, memory controllers, and methods
US20050144372A1 (en) * 2003-12-31 2005-06-30 Robert Walker Memory device controlled with user-defined commands
DE102004051958B4 (de) * 2004-10-26 2007-05-10 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Einstellen von Betriebsparametern in einem RAM-Baustein
DE102004053316A1 (de) 2004-11-04 2006-05-18 Infineon Technologies Ag Verfahren zur Ein- und Ausgabe von Betriebsparametern eines integrierten Halbleiterspeichers
JP2007188171A (ja) * 2006-01-11 2007-07-26 Matsushita Electric Ind Co Ltd メモリコントローラ
US20080056051A1 (en) * 2006-08-31 2008-03-06 Peter Mayer Memory with memory banks and mode registers and method of operating a memory
DE102007028870A1 (de) 2007-06-22 2009-01-02 Qimonda Ag Speicherbauteil, Datenverarbeitungssystem, Verfahren zum Einstellen von Betriebsparametern eines Speichers und Computerprogramms
US7864604B2 (en) 2007-09-27 2011-01-04 Intel Corporation Multiple address outputs for programming the memory register set differently for different DRAM devices
US7925844B2 (en) * 2007-11-29 2011-04-12 Micron Technology, Inc. Memory register encoding systems and methods
JP2010192031A (ja) 2009-02-17 2010-09-02 Elpida Memory Inc 半導体記憶装置及びこれを備えるメモリモジュール、並びに、データ処理システム
MX2012011955A (es) 2010-04-12 2012-12-17 Mei Inc Generacion de un archivo unico de auditoria a partir de fuentes multiples.
IT1399916B1 (it) * 2010-04-30 2013-05-09 Balluchi Dispositivo di memoria ad accesso di registro indicizzato
US8504854B2 (en) 2010-06-21 2013-08-06 Advanced Micro Devices, Inc. Managing multiple operating points for stable virtual frequencies
US9261949B2 (en) 2010-10-29 2016-02-16 Advanced Micro Devices, Inc. Method for adaptive performance optimization of the soc
US8645743B2 (en) 2010-11-22 2014-02-04 Apple Inc. Mechanism for an efficient DLL training protocol during a frequency change
US9117509B2 (en) 2012-02-03 2015-08-25 Mediatek Inc. Electronic apparatus, DRAM controller, and DRAM
US20130262792A1 (en) 2012-03-27 2013-10-03 International Business Machines Corporation Memory device support of dynamically changing frequency in memory systems
WO2013165350A1 (en) 2012-04-30 2013-11-07 Intel Corporation Mirroring memory commands to memory devices
KR101964261B1 (ko) 2012-05-17 2019-04-01 삼성전자주식회사 자기 메모리 장치
US8979909B2 (en) 2012-06-29 2015-03-17 Depuy Mitek, Llc Tissue repair suture plates and methods of use
US9117544B2 (en) 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
US9122404B2 (en) * 2013-03-15 2015-09-01 International Business Machines Corporation Adaptive reference tuning for endurance enhancement of non-volatile memories
US9411590B2 (en) * 2013-03-15 2016-08-09 Qualcomm Incorporated Method to improve speed of executing return branch instructions in a processor
US10956044B2 (en) * 2013-05-16 2021-03-23 Advanced Micro Devices, Inc. Memory system with region-specific memory access scheduling
US9934831B2 (en) 2014-04-07 2018-04-03 Micron Technology, Inc. Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101685675A (zh) * 2008-09-26 2010-03-31 美光科技公司 存储器单元操作
CN102543154A (zh) * 2010-11-18 2012-07-04 美光科技公司 包含影响存储器的操作条件的参数的存储器指令
CN102693756A (zh) * 2011-03-24 2012-09-26 株式会社东芝 半导体存储装置
WO2013095518A1 (en) * 2011-12-22 2013-06-27 Intel Corporation Accessing data stored in a command/address register device
WO2013109284A1 (en) * 2012-01-20 2013-07-25 Intel Corporation Multi-purpose register programming via per dram addressability mode

Also Published As

Publication number Publication date
WO2015157028A1 (en) 2015-10-15
CN111009269B (zh) 2023-10-17
US20190122707A1 (en) 2019-04-25
CN106415729A (zh) 2017-02-15
US20210287724A1 (en) 2021-09-16
CN111009269A (zh) 2020-04-14
US9934831B2 (en) 2018-04-03
KR102430039B1 (ko) 2022-08-05
KR20210008143A (ko) 2021-01-20
KR102081799B1 (ko) 2020-02-26
TWI604457B (zh) 2017-11-01
US20200312387A1 (en) 2020-10-01
TW201603032A (zh) 2016-01-16
EP3129986A1 (en) 2017-02-15
KR20200099211A (ko) 2020-08-21
US10157647B2 (en) 2018-12-18
US10424351B2 (en) 2019-09-24
US20150286593A1 (en) 2015-10-08
EP3129986A4 (en) 2017-11-15
KR20220113551A (ko) 2022-08-12
US10978115B2 (en) 2021-04-13
US20230238038A1 (en) 2023-07-27
KR20160140918A (ko) 2016-12-07
US11568906B2 (en) 2023-01-31
KR20180108869A (ko) 2018-10-04
KR101902838B1 (ko) 2018-10-01
KR102292443B1 (ko) 2021-08-25
US20190341085A1 (en) 2019-11-07
US20180211695A1 (en) 2018-07-26
US11901037B2 (en) 2024-02-13
US10629245B2 (en) 2020-04-21
KR102145401B1 (ko) 2020-08-19
KR20200021105A (ko) 2020-02-27

Similar Documents

Publication Publication Date Title
CN106415729B (zh) 用于存储及写入存储器操作参数的多重参数代码的设备及方法
KR102438991B1 (ko) 메모리 장치 및 그것의 동작 방법
US11508420B2 (en) Memory device, memory system, and operation method of memory device
US10777292B2 (en) Selectable trim settings on a memory device
US20160253124A1 (en) Nonvolatile memory device, operating method thereof, and data storage device including the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant