CN111599397B - 控制装置及控制方法 - Google Patents

控制装置及控制方法 Download PDF

Info

Publication number
CN111599397B
CN111599397B CN202010093769.8A CN202010093769A CN111599397B CN 111599397 B CN111599397 B CN 111599397B CN 202010093769 A CN202010093769 A CN 202010093769A CN 111599397 B CN111599397 B CN 111599397B
Authority
CN
China
Prior art keywords
parameter
address
control circuit
nonvolatile memory
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010093769.8A
Other languages
English (en)
Other versions
CN111599397A (zh
Inventor
原芳秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Tongrui Microelectronics Technology Co ltd
Original Assignee
Shenzhen Tongrui Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Tongrui Microelectronics Technology Co ltd filed Critical Shenzhen Tongrui Microelectronics Technology Co ltd
Publication of CN111599397A publication Critical patent/CN111599397A/zh
Application granted granted Critical
Publication of CN111599397B publication Critical patent/CN111599397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Abstract

提供一种能够削减参数的写入的处理时间的控制装置及控制方法。控制装置(1)具备储存多个参数的储存部(20)、可改写的非易失性存储器(30)、以及从多个参数之中将写入对象的参数写入非易失性存储器(30)的控制电路(10)。参数包含表示储存部(20)中的储存位置的参数地址、和至少一个参数数据。在参数地址或参数数据中设置0或1的控制位。控制电路(10)在控制位为1的情况下写入参数。

Description

控制装置及控制方法
技术领域
本发明涉及控制装置及控制方法。
背景技术
近年来，由于显示装置的高清晰化、使用了有机发光二极管元件(OLED：OrganicLight Emitting Diode)等的显示装置的登场，关于显示装置中的图像显示等所使用的参数的量变多。这里，在与显示装置相关的参数中，具有与面板尺寸及分辨率相关的参数、与面板的电气特性、驱动定时的设定相关的参数、为了提供高画质的影像而对图像数据实施的校正处理所使用的校正参数等。
上述的参数存储在内置于显示装置的驱动IC(Integrated Circuit：集成电路)的非易失性存储器中。在用户进行参数的设定、更新时，进行储存在储存部(寄存器)内的参数向非易失性存储器的写入。
然而，在近年来的芯片上的非易失性存储器中，即使分割成多组来进行参数的写入，被允许的写入次数也不是十分多。
因此，在有限的存储器区域中，进行大量的参数的写入成为课题。
因此，例如，提出了一种具备能够储存最大改写次数不同的参数的非易失性存储器的显示控制装置(参照专利文献1)。在该显示控制装置中，如图6所示，针对每个要求相同的最大写入次数的参数进行分组。即，对地址A及地址B所属的组2a、和地址C及地址D所属的组2b进行分组，并将参数储存在储存部2内。
现有技术文献
专利文献
专利文献1：日本特开2015-25837号公报
发明内容
本发明所要解决的技术问题
在上述的显示控制装置中，例如，在地址A的参数需要更新，地址B的参数不需要更新的情况下，由于针对每组进行参数的写入，因此属于不需要更新的地址B的参数也被写入非易失性存储器3中。
像这样，在上述的显示控制装置中，存在如下问题：即使是具有包含不需要更新的参数的情况、保持初始值不变即可的参数，储存部2内的参数也被写入非易失性存储器3中。另外，写入不需要更新的参数的处理尽管不需要更新也需要从非易失性存储器3向储存部2读取参数，因此存在处理时间很长这一问题。
本发明是鉴于上述的课题所做出的，目的在于提供能够削减参数的写入的处理时间的控制装置及控制方法。
解决问题的方案
(1)本发明的一个实施方式为一种控制装置，其具备：储存部，其储存多个参数；可改写的非易失性存储器；以及控制电路，其从上述多个参数之中将写入对象的参数写入上述非易失性存储器中，上述参数包含表示上述储存部中的储存位置的参数地址、和至少一个参数数据，在上述参数地址或参数数据中设置0或1的控制位，上述控制电路在上述控制位为1的情况下写入上述参数。
(2)另外，本发明的某一实施方式为一种控制装置，在上述(1)的结构的基础上，上述控制电路具有写入数据控制电路和地址控制电路，上述地址控制电路读取写入有上述参数的上述非易失性存储器中的未储存区域的地址，并指示上述写入数据控制电路读取上述储存部内的上述参数，上述写入数据控制电路读取储存在上述储存部中的上述参数，在该读取到的参数的上述控制位为1的情况下，将上述读取到的参数写入上述非易失性存储器的上述未储存区域的地址中。
(3)另外，本发明的某一实施方式为一种控制装置，在上述(1)的结构的基础上，针对每个参数地址设置上述控制位，上述控制电路具有写入数据控制电路和地址控制电路，上述地址控制电路读取写入有上述参数的上述非易失性存储器的未储存区域的地址，并指示上述写入数据控制电路读取上述储存部内的上述参数地址，上述写入数据控制电路根据来自上述地址控制电路的指示读取上述储存部内的上述参数地址，在该读取到的参数地址的上述控制位为1的情况下，将上述读取到的参数地址、上述参数数据、以及上述参数数据的总数写入上述非易失性存储器的上述未储存区域的地址中。
(4)另外，本发明的某一实施方式为一种控制装置，在上述(1)的结构的基础上，针对每个参数数据设置上述控制位，上述控制电路具有写入数据控制电路和地址控制电路，上述地址控制电路读取写入有上述参数的上述非易失性存储器的未储存区域的地址，并指示上述写入数据控制电路读取上述储存部内的上述参数数据，上述写入数据控制电路根据来自上述地址控制电路的指示读取上述储存部内的上述参数数据，在该读取到的参数数据的上述控制位为1的情况下，将上述读取到的参数数据、上述参数地址、以及上述参数数据的排列顺序写入上述非易失性存储器的上述未储存区域的地址中。
(5)另外，本发明的某一实施方式为一种控制装置，在上述(3)的结构的基础上，上述地址控制电路经由上述写入数据控制电路而获取上述储存部内的上述参数地址，上述写入数据控制电路判定上述储存部内的上述参数地址与储存在上述非易失性存储器中的上述参数地址是否相同，在上述储存部内的上述参数地址与储存在上述非易失性存储器中的上述参数地址相同的情况下，将储存在上述非易失性存储器中的上述参数地址改写为规定的数值。
(6)本发明的一个实施方式为一种控制方法，其为控制装置的控制方法，上述控制装置具有：储存多个参数的储存部；可改写的非易失性存储器；以及从上述多个参数之中将写入对象的参数写入上述非易失性存储器中的控制电路，上述控制方法包含：地址读取步骤，其读取写入有包含表示上述储存部中的储存位置的参数地址、和至少一个参数数据的上述参数的上述非易失性存储器的未储存区域的地址；参数读取步骤，其读取储存在上述储存部中的上述参数；写入判定步骤，其基于在上述参数地址或参数数据中设置的0或1的控制位，来判定是否通过上述控制电路将该读取到的上述参数写入上述非易失性存储器的上述未储存区域的地址中；以及写入步骤，其在上述控制位为1的情况下，通过上述控制电路将在上述参数读取步骤中读取到的上述参数写入上述非易失性存储器中。
(7)另外，本发明的某一实施方式为一种控制方法，其在上述(6)的结构的基础上，上述控制电路具有写入数据控制电路和地址控制电路，在上述地址读取步骤中，使上述地址控制电路读取写入有上述参数的上述非易失性存储器的上述未储存区域的地址，在上述参数读取步骤中，通过上述地址控制电路使上述写入数据控制电路读取上述储存部内的上述参数，在上述写入判定步骤中，在上述控制位为1的情况下，通过上述写入数据控制电路将在上述参数读取步骤中读取到的上述参数写入上述非易失性存储器的上述地址中。
(8)另外，本发明的某一实施方式为一种控制方法，其在上述(6)的结构的基础上，针对每个上述参数地址设置上述控制位，上述控制电路具有写入数据控制电路和地址控制电路，在上述地址读取步骤中，使上述地址控制电路读取写入有上述参数的上述非易失性存储器的上述未储存区域的地址，在上述参数读取步骤中，通过上述地址控制电路使上述写入数据控制电路读取上述储存部内的上述参数地址，在上述写入判定步骤中，在上述控制位为1的情况下，判定是否将在上述参数读取步骤中读取到的上述参数地址写入上述非易失性存储器的上述地址中，在上述写入步骤中，将上述读取到的参数地址、上述参数数据、以及上述参数数据的总数写入上述非易失性存储器的上述地址中。
(9)另外，本发明的某一实施方式为一种控制方法，其在上述(6)的结构的基础上，针对每个上述参数数据设置上述控制位，上述控制电路具有写入数据控制电路和地址控制电路，在上述地址读取步骤中，使上述地址控制电路读取写入有上述参数的上述非易失性存储器的上述未储存区域的地址，在上述参数读取步骤中，通过上述地址控制电路使上述写入数据控制电路读取上述储存部内的上述参数数据，在上述写入判定步骤中，在上述控制位为1的情况下，将在上述参数读取步骤中读取到的上述参数数据写入上述非易失性存储器的上述未储存区域的地址中，在上述写入步骤中，将上述读取到的参数数据、上述参数地址、以及上述参数数据的排列顺序写入上述非易失性存储器的上述地址中。
(10)另外，本发明的某一实施方式为一种控制方法，其在上述(8)的结构的基础上，包含：参数地址读取步骤，其读取被写入上述非易失性存储器内的上述参数地址；覆写判定步骤，其判定储存在上述储存部中的上述参数地址与储存在上述非易失性存储器中的上述参数地址是否相同；以及覆写步骤，其在上述覆写判定步骤中，在判定为上述储存部内的上述参数地址与上述非易失性存储器内的上述参数地址相同的情况下，将上述非易失性存储器内的上述参数地址改写为规定的数值。
发明效果
根据本发明的一个方式的控制装置及控制方法，能够削减参数的写入的处理时间。
附图说明
图1是说明与本发明的第一实施方式所涉及的控制装置相关的框图。
图2是表示本发明的第一实施方式所涉及的参数的写入方法的图。
图3是表示本发明的第一实施方式所涉及的参数的写入处理的流程的流程图。
图4是表示本发明的第二实施方式所涉及的参数的写入方法的图。
图5是本发明的第三实施方式所涉及的参数的覆写处理的流程的流程图。
图6是表示现有的控制装置所涉及的参数的写入方法的参考图。
具体实施方式
〔第一实施方式〕
以下，参照图1～图3对本发明的第一实施方式进行说明。此外，为了便于说明，对于具有相同功能的部件，标注相同的附图标记，并适当省略其说明。
[控制电路]
第一实施方式中的控制装置1设置于未图示的显示装置的显示用驱动IC。控制装置1具备控制电路10、储存部20、以及非易失性存储器30。
控制电路10具备序列控制电路11、地址控制电路12、写入模式判别电路13、写入数据控制电路14、以及存储器信息判别电路15。控制电路10进行将储存在储存部20内的参数地址、及参数数据等写入非易失性存储器30中的处理。另外，控制电路10进行顺序地将非易失性存储器30的数据32的参数数据位置向储存部20读取的加载处理(参照图1及图2)。
序列控制电路11接收写入开始信号Sig1及加载开始信号Sig2。序列控制电路11若接收写入开始信号Sig1，则指示存储器信息判别电路15获取非易失性存储器30内的未写入区域的地址31。另外，序列控制电路11若接收加载开始信号Sig2，则进行使地址控制电路12顺序地将非易失性存储器30的数据32向储存部20读取的加载处理。
地址控制电路12经由存储器信息判别电路15而获取非易失性存储器30的未写入区域的地址31。另外，地址控制电路12指示写入数据控制电路14读取储存部20内的参数地址。
写入模式判别电路13指示地址控制电路12指定写入对象。在第一实施方式中，将储存部20内的参数地址设为写入对象。写入对象根据用户的操作设定而决定。由此，用户能够灵活地控制写入处理的次数。
写入数据控制电路14获取来自存储器信息判别电路15的非易失性存储器30内的未写入的区域的地址31的信息。另外，写入数据控制电路14根据来自地址控制电路12的指示，从储存部20内读取参数地址，并判定读取到的参数地址是否为写入对象。
具体地，写入数据控制电路14当在各参数地址中设置的控制位21为“1”的情况下进行写入，在控制位21为“0”的情况下不进行写入。在第一实施方式中，将写入对象的参数地址、及参数数据等向非易失性存储器30发送。存储器信息判别电路15经由地址控制电路12而将非易失性存储器30内的未写入区域的地址31向写入数据控制电路14发送。
[储存部]
储存部20是用于储存与各种参数相关的参数数据的寄存器。在第一实施方式的参数中，例如包含针对向显示面板输出的图像数据的校正参数、与显示面板的尺寸、分辨率相关的参数、与显示面板的电气特性、驱动的时机的设定相关的参数、与测试功能相关的参数等。
在图2所示的例子中，与三种参数20A、20B、20C相关的数据按照每个参数地址A、B、C进行分组，并储存在储存部20中。
属于参数地址A的参数数据a-1～a-m为M个，属于参数地址B的参数数据b-1～b-n为N个、以及属于参数地址C的参数数据c-1～c-p为P个，并分别储存在储存部20中。在各参数地址A、B、C中分别设置有后述的控制位21。
[控制位]
在第一实施方式中，针对每个参数地址A、B、C设置有“0”或“1”的控制位21。该控制位21为了判别是否将储存在储存部20中的参数地址及参数数据向非易失性存储器30写入而使用。在第一实施方式中，例如，在控制位21为“1”的情况下将数据设为写入对象，在控制位21为“0”的情况下不将数据设为写入对象。
[非易失性存储器]
非易失性存储器30是能够进行数据的改写的存储装置。在本实施方式中，在非易失性存储器30中，写入储存在储存部20内的参数地址A、B、C、以及参数数据a-1～a-m、b-1～b-n、c-1～c-p等。在图2所示的例子中，将通过写入数据控制电路14判定为是写入对象的参数地址A、C、和属于它们的参数数据a-1～a-m、c-1～c-p被写入非易失性存储器30中。
即，当在参数地址A、C中设置的控制位21为“1”的情况下，属于该参数地址A、C的参数数据a-1～a-m、c-1～c-p被写入非易失性存储器30中。另一方面，当在参数地址B中设置的控制位21为“0”的情况下，属于该参数地址B的参数数据b-1～b-n未被写入非易失性存储器30中。
在第一实施方式中，在将参数地址A、C向非易失性存储器30写入的情况下，将属于参数地址A、C的参数数据a-1～a-m、c-1～c-p、和与参数数据的总数(该情况下，为M个、P个)相关的信息同参数地址A、C一起写入非易失性存储器30中。
图2所示的例子在参数地址A储存有用于校正图像数据的参数数据a-1～a-m的M个数据。在参数地址B储存针对未使用的功能的参数数据b-1～b-n的N个数据。该参数地址B由于储存针对未使用的功能的参数，因此假设为不需要写入的情况。
因此，在第一实施方式中，通过将在不需要写入的地址数据B中设置的控制位21设为“0”。从而能够不将针对未使用的功能的参数写入非易失性存储器30中。
由此，能够降低将不需要更新的参数、针对未使用的功能的参数写入非易失性存储器30中。另外，在加载处理时，能够降低读取不需要更新的参数、针对未使用的功能的参数的处理。
在加载处理中，顺序地将非易失性存储器30的地址31从“0”开始至储存在最终的地址的数据向储存部20读取。此时，地址31的排列顺序靠后的数据成为最新的数据。在顺序地读出来的过程中，最终最新数据被反映在“参数数据储存电路”中。此外，若成为存储器的未使用区域，则加载停止。
[参数的写入处理]
接下来，参照图3的流程图对由控制装置1进行的参数的写入处理的流程进行说明。此外，图3所示的流程图为一例，并不限于此。
首先，序列控制电路11若接收写入开始信号Sig1(步骤S1)，则指示存储器信息判别电路15获取非易失性存储器30内的未写入区域的地址31。
进行地址控制电路12经由存储器信息判别电路15而读取非易失性存储器30内的未写入区域的地址31的地址读取步骤(步骤S2)。
接下来，地址控制电路12指示写入数据控制电路14读出储存部20内的参数地址、或者参数数据。在第一实施方式中，进行写入数据控制电路14读取储存部20内的参数地址的参数读取步骤(步骤S3)。
接着，进行写入数据控制电路14判定储存部20内的参数地址是否为写入对象的写入判定步骤(步骤S4)。像这样在第一实施方式中，在步骤S3中读取储存部20内的参数地址，在步骤S4中判定读取到的参数地址是否为写入对象。
具体地，写入数据控制电路14当在参数地址中设置的控制位21为“1”的情况下，判定为该参数地址是写入对象。另一方面，写入数据控制电路14在控制位21为“0”的情况下，判定为该参数地址不是写入对象(参照图2)。
写入数据控制电路14若判定为参数地址A、C为写入对象(步骤S4：是)，则进行从存储器信息判别电路15获取非易失性存储器30内的未写入区域的地址31的信息，并将参数地址A、C及参数数据a-1～a-m、c-1～c-p写入非易失性存储器30的未储存区域的地址31的写入步骤(步骤S5)。在第一实施方式的写入步骤S5中，进一步，将与参数数据的总数(在该情况下，为M个、P个)相关的信息写入非易失性存储器30的未储存区域的地址31中。
另一方面，写入数据控制电路14若判定为参数地址B不是写入对象(步骤S4：否)，则不进行参数地址B向非易失性存储器30的写入，并进入步骤S6。
接着，写入数据控制电路14判定在步骤S3中读取到的参数地址是否为储存部20内的最终的参数地址(步骤S6)。
在读取到的参数地址不是最终的参数地址的情况下(步骤S6：否)，写入数据控制电路14返回到判定下一参数地址是否为写入对象的写入判定步骤(步骤S4)。另一方面，在读取到的参数地址为最终的参数地址的情况下(步骤S6：是)，则结束参数的写入处理。
根据上述的控制装置1的控制方法，当在不需要更新的参数地址B中设置的控制位21为“0”的情况下，不进行从储存部20向非易失性存储器30的参数20B的写入处理，因此能够防止不需要更新的参数20B被写入，从而能够削减参数的写入的处理时间。由此，能够简化储存部20与非易失性存储器30之间的处理。
〔第二实施方式〕
以下，参照图1、图3及图4对第二实施方式中的控制装置1的控制方法进行说明。在第二实施方式中，针对每个参数数据设置控制位21的方面与第一实施方式不同。此外，为了便于说明，对于与在第一实施方式中说明的部件具有相同功能的部件，标注相同的附图标记，并适当省略其说明。
[控制装置]
在第二实施方式中，控制电路10的地址控制电路12指示写入数据控制电路14读取储存部20内的参数数据。
写入模式判别电路13指示地址控制电路12指定写入对象。在第二实施方式中，将储存部20内的参数数据设为写入对象。此外，写入对象根据用户的操作设定而决定。
写入数据控制电路14获取来自存储器信息判别电路15的非易失性存储器30内的未写入的区域的地址31的信息。另外，写入数据控制电路14根据来自地址控制电路12的指示，从储存部20内读取参数数据，并判定读取到的参数数据是否为写入对象。
存储器信息判别电路15经由地址控制电路12而将非易失性存储器30内的未写入区域的地址31向写入数据控制电路14发送。
[储存部]
在储存部20中，如图4所示，储存有与两种参数20A、20B相关的数据。具体地，属于参数地址A的参数数据a-1～a-m储存有M个，属于参数地址B的参数数据b-1～b-n储存有N个。在各参数数据a-1～a-m、b-1～b-n中分别设置有后述的控制位21。
[控制位]
在第二实施方式中，针对每个参数数据，设置有“0”或“1”的控制位21。控制位21为了判别是否将储存在储存部20中的参数数据a-1～a-m、b-1～b-n向非易失性存储器30写入而使用。
在第二实施方式中，与第一实施方式同样地，将符合控制位21为“1”的情况的参数数据a-2、b-1、b-3设为写入对象，将符合控制位21为“0”的情况的参数数据a-1、a-3、b-2不设为写入对象。
[非易失性存储器]
在第二实施方式中，在非易失性存储器30中，写入通过写入数据控制电路14判定为是写入对象的参数数据、即，控制位21为“1”的参数数据、该参数地址、以及该参数数据的排列顺序。排列顺序意味着表示是在各参数中从上位起位于第几的位置的参数数据的顺序。
在图4所示的例子中，控制位21为“1”的参数数据a-2、参数地址A、参数数据a-2的排列顺序参数2nd被写入非易失性存储器30中。同样地，参数数据b-1、参数地址B、参数数据b-1的排列顺序参数1st、以及参数数据b-3、参数地址B、参数数据b-3的排列顺序参数3rd被写入非易失性存储器30中。
相对于此，控制位21为“0”的参数数据未被写入非易失性存储器30中。在图4所示的例子中，例如，控制位21为“0”的参数数据a-1、参数地址A、参数数据a-1的排列顺序参数1st未被写入非易失性存储器30中。
这样，在写入对象的参数数据a-2、b-1、b-3与不是写入对象的参数数据a-1、a-3、b-2混合的情况下，能够防止不需要更新的参数数据a-1、a-3、b-2被写入非易失性存储器30中。
[参数的写入处理]
以下，参照图3对第二实施方式中的控制装置1进行的参数的写入处理进行说明。在第二实施方式的参数的写入处理中，在步骤S3中读取储存部20内的参数数据，在步骤S4中判定读取到的参数数据是否为写入对象的方面与第一实施方式不同。
首先，序列控制电路11若接收写入开始信号Sig1(步骤S1)，则指示存储器信息判别电路15获取非易失性存储器30内的未写入区域的地址31。
进行地址控制电路12经由存储器信息判别电路15而读取非易失性存储器30内的未写入区域的地址31的地址读取步骤(步骤S2)。接着，进行地址控制电路12使写入数据控制电路14读取储存部20内的参数数据的参数读取步骤(步骤S3)。
接着，进行写入数据控制电路14判定储存部20内的参数数据是否为写入对象的写入判定步骤(步骤S4)。具体地，写入数据控制电路14当在参数数据中设置的控制位21为“1”的情况下，判定为该参数数据是写入对象。另一方面，写入数据控制电路14在控制位21为“0”的情况下，判定为该参数数据不是写入对象(参照图4)。
写入数据控制电路14若判定为参数数据a-2、b-1、b-3是写入对象(步骤S4：是)，则进行从存储器信息判别电路15获取非易失性存储器30内的未写入区域的地址31的信息，并将参数数据a-2、b-1、b-3、以及参数地址A、B写入非易失性存储器30的未储存区域的地址31的写入步骤(步骤S5)。
在第二实施方式的写入步骤S5中，写入数据控制电路14进一步将与参数数据a-2、b-1、b-3的排列顺序参数2nd、参数1st、参数3rd相关的信息写入非易失性存储器30的未储存区域的地址31中。
另一方面，写入数据控制电路14若判定为参数数据a-1、a-3、b-2不是写入对象(步骤S4：否)，则不进行参数数据a-1、a-3、b-2向非易失性存储器30的写入，并进入步骤S6。
接着，写入数据控制电路14判定在步骤S3中读取到的参数数据所属的参数地址是否为储存部20内的最终的参数地址(步骤S6)。
在上述参数地址不是最终的参数地址的情况下(步骤S6：否)，写入数据控制电路14返回判定属于下一参数地址的参数数据是否为写入对象的写入判定步骤(步骤S4)。另一方面，在上述参数地址为最终的参数地址的情况下(步骤S6：是)，结束参数的写入处理。
即使在这样的第二实施方式的控制装置1的控制方法中，也能够获得与第一实施方式相同的效果。特别是，在第二实施方式中，在写入对象的参数数据相对于所有参数数据的数量较少的情况下，能够更加有效地降低不是写入对象的参数数据被写入非易失性存储器30中。
〔第三实施方式〕
以下，参照图5对第三实施方式中的控制装置的控制方法进行说明。
第三实施方式的控制装置1在对非易失性存储器30内的参数地址进行覆写处理的方面上，与第一实施方式不同。此外，为了便于说明，对于与在上述实施方式中说明的部件具有相同功能的部件标注相同的附图标记，并不反复其说明。
[控制电路]
控制装置1的地址控制电路12若接受来自序列控制电路11的指示，则读出储存在非易失性存储器30中的参数地址。读取到的储存在非易失性存储器30中的参数地址在为已被写入的参数地址的情况下，在非易失性存储器30内的该参数地址的位置实施后述的覆写处理。
写入数据控制电路14按照来自地址控制电路12的指示，从储存部20读取参数地址之后，将该信息发送至地址控制电路12。地址控制电路12基于储存部20内的参数地址的信息，来判定读取到的储存在非易失性存储器30中的参数地址是否为已被写入的参数地址。
[参数的写入处理]
接下来，参照图5所示的流程图对第三实施方式的控制装置1进行的参数的写入处理进行说明。此外，图5所示的流程图为一例，并不限定于此。
首先，控制装置1的序列控制电路11若接收写入开始信号Sig1(步骤S1)，则指示存储器信息判别电路15获取非易失性存储器30内的未写入区域的地址31。地址控制电路12经由存储器信息判别电路15而读取非易失性存储器30内的未写入区域的地址31(步骤S2)。
接着，写入数据控制电路14获取储存部20内的参数地址A～C(参照图2)(步骤S21)。接下来，写入数据控制电路14经由地址控制电路12而读取储存在非易失性存储器30内的参数地址(步骤S22)。
接着，写入数据控制电路14进行判定储存在储存部20内的参数地址与非易失性存储器30内的参数地址是否相同的覆写判定步骤(步骤S23)。
在覆写判定步骤S23中，在判定为储存部20内的参数地址与非易失性存储器30内的参数地址相同的情况下(步骤S23：是)，对非易失性存储器30内的参数地址进行覆写处理(覆写步骤)(步骤S24)。在覆写步骤S24中，将非易失性存储器30内的参数地址改写为规定的数值、即“00”。
在第三实施方式的覆写处理中，例如，将与储存部20内的参数地址相同的非易失性存储器30内的数据32的参数地址被存储的位置改写为“00”。若将存储有数据32的参数地址的位置改写为“00”，则之后读取非易失性存储器30内的相同的参数地址时，能够省略该参数地址的读取。即，通过预先将存储有数据32的参数地址的位置设为“00”，从而能够以其为标记来跳过属于该参数地址的所有参数数据的加载，而不向储存部20侧发送。这样一来，能够缩短加载处理的时间。这在显示驱动IC内的储存部20中，地址为“00”基本上成为NOP(Non Operation：空操作指令)。
在覆写判定步骤S23中判定为储存部20内的参数地址与非易失性存储器30内的参数地址不同的情况下(步骤S23：否)、及步骤S24之后，进入步骤S3(参照图3)。
根据上述的第三实施方式的控制装置1的控制方法，在从非易失性存储器30向储存部20读取参数数据时，能够防止相同的参数地址被反复覆写多次。由此，能够减低进行了多次写入的参数中的旧数据的加载处理，从而能够简化储存部20与非易失性存储器30之间的处理。
本发明并不限于上述的各实施方式，在权利要求所示的范围内能够进行各种变更，对于适当组合在不同的实施方式中分别公开的技术方案而得到的实施方式也包含在本发明的技术范围内。进一步，通过组合在各实施方式中分别公开的技术方案，能够形成新的技术特征。
附图标记说明
1 控制装置
10 控制电路
11 序列控制电路
12 地址控制电路
13 写入模式判别电路
14 写入数据控制电路
15 存储器信息判别电路
20 储存部
21 控制位
30 非易失性存储器
31 地址
32 数据
20A、20B、20C 参数
A、B、C 参数地址
a-1～a-m、b-1～b-n、c-1～c-p 参数数据

Claims (10)

1.一种控制装置，其特征在于，具备：
储存部，其储存多个参数；
可改写的非易失性存储器；以及
控制电路，其从所述多个参数之中将写入对象的参数写入所述非易失性存储器中，
所述参数包含表示所述储存部中的储存位置的参数地址、和至少一个参数数据，
在所述参数地址或参数数据中设置有用于决定是否将所述参数写入所述非易失性存储器的0或1的控制位，
所述控制电路在所述控制位为1的情况下写入所述参数，在所述控制位为0的情况下，不写入所述参数。
2.根据权利要求1所述的控制装置，其特征在于，
所述控制电路具有写入数据控制电路和地址控制电路，
所述地址控制电路读取写入有所述参数的所述非易失性存储器中的未储存区域的地址，并指示所述写入数据控制电路读取所述储存部内的所述参数，
所述写入数据控制电路读取储存在所述储存部中的所述参数，
在该读取到的参数的所述控制位为1的情况下，将所述读取到的参数写入所述非易失性存储器的所述未储存区域的地址中。
3.根据权利要求1所述的控制装置，其特征在于，
针对每个参数地址设置所述控制位，
所述控制电路具有写入数据控制电路和地址控制电路，
所述地址控制电路读取写入有所述参数的所述非易失性存储器的未储存区域的地址，并指示所述写入数据控制电路读取所述储存部内的所述参数地址，
所述写入数据控制电路根据来自所述地址控制电路的指示读取所述储存部内的所述参数地址，在该读取到的参数地址的所述控制位为1的情况下，将所述读取到的参数地址、所述参数数据、以及所述参数数据的总数写入所述非易失性存储器的所述未储存区域的地址中。
4.根据权利要求1所述的控制装置，其特征在于，
针对每个参数数据设置所述控制位，
所述控制电路具有写入数据控制电路和地址控制电路，
所述地址控制电路读取写入有所述参数的所述非易失性存储器的未储存区域的地址，并指示所述写入数据控制电路读取所述储存部内的所述参数数据，
所述写入数据控制电路根据来自所述地址控制电路的指示读取所述储存部内的所述参数数据，在该读取到的参数数据的所述控制位为1的情况下，将所述读取到的参数数据、所述参数地址、以及所述参数数据的排列顺序写入所述非易失性存储器的所述未储存区域的地址中。
5.根据权利要求3所述的控制装置，其特征在于，
所述地址控制电路经由所述写入数据控制电路而获取所述储存部内的所述参数地址，
所述写入数据控制电路判定所述储存部内的所述参数地址与储存在所述非易失性存储器中的所述参数地址是否相同，在所述储存部内的所述参数地址与储存在所述非易失性存储器中的所述参数地址相同的情况下，将储存在所述非易失性存储器中的所述参数地址改写为规定的数值。
6.一种控制方法，其为控制装置的控制方法，所述控制装置具有：储存多个参数的储存部；可改写的非易失性存储器；以及从所述多个参数之中将写入对象的参数写入所述非易失性存储器中的控制电路，所述控制方法的特征在于，包含：
地址读取步骤，其读取写入有包含表示所述储存部中的储存位置的参数地址、和至少一个参数数据的所述参数的所述非易失性存储器的未储存区域的地址；
参数读取步骤，其读取储存在所述储存部中的所述参数；
写入判定步骤，其基于在所述参数地址或参数数据中设置的用于决定是否将所述参数写入所述非易失性存储器的0或1的控制位，来判定是否通过所述控制电路将该读取到的所述参数写入所述非易失性存储器的所述未储存区域的地址中；以及
写入步骤，其在所述控制位为1的情况下，通过所述控制电路将在所述参数读取步骤中读取到的所述参数写入所述非易失性存储器中，在所述控制位为0的情况下，不写入所述参数。
7.根据权利要求6所述的控制方法，其特征在于，
所述控制电路具有写入数据控制电路和地址控制电路，
在所述地址读取步骤中，使所述地址控制电路读取写入有所述参数的所述非易失性存储器的所述未储存区域的地址，在所述参数读取步骤中，通过所述地址控制电路使所述写入数据控制电路读取所述储存部内的所述参数，
在所述写入判定步骤中，在所述控制位为1的情况下，通过所述写入数据控制电路将在所述参数读取步骤中读取到的所述参数写入所述非易失性存储器的所述地址中。
8.根据权利要求6所述的控制方法，其特征在于，
针对每个所述参数地址设置所述控制位，
所述控制电路具有写入数据控制电路和地址控制电路，
在所述地址读取步骤中，使所述地址控制电路读取写入有所述参数的所述非易失性存储器的所述未储存区域的地址，
在所述参数读取步骤中，通过所述地址控制电路使所述写入数据控制电路读取所述储存部内的所述参数地址，
在所述写入判定步骤中，在所述控制位为1的情况下，判定是否将在所述参数读取步骤中读取到的所述参数地址写入所述非易失性存储器的所述地址中，
在所述写入步骤中，将所述读取到的参数地址、所述参数数据、以及所述参数数据的总数写入所述非易失性存储器的所述地址中。
9.根据权利要求6所述的控制方法，其特征在于，
针对每个所述参数数据设置所述控制位，
所述控制电路具有写入数据控制电路和地址控制电路，
在所述地址读取步骤中，使所述地址控制电路读取写入有所述参数的所述非易失性存储器的所述未储存区域的地址，
在所述参数读取步骤中，通过所述地址控制电路使所述写入数据控制电路读取所述储存部内的所述参数数据，
在所述写入判定步骤中，在所述控制位为1的情况下，将在所述参数读取步骤中读取到的所述参数数据写入所述非易失性存储器的所述未储存区域的地址中，
在所述写入步骤中，将所述读取到的参数数据、所述参数地址、以及所述参数数据的排列顺序写入所述非易失性存储器的所述地址中。
10.根据权利要求8所述的控制方法，其特征在于，包含：
参数地址读取步骤，其读取被写入所述非易失性存储器内的所述参数地址；
覆写判定步骤，其判定储存在所述储存部中的所述参数地址与储存在所述非易失性存储器中的所述参数地址是否相同；以及
覆写步骤，其在所述覆写判定步骤中，在判定为所述储存部内的所述参数地址与所述非易失性存储器内的所述参数地址相同的情况下，将所述非易失性存储器内的所述参数地址改写为规定的数值。
CN202010093769.8A 2019-02-20 2020-02-14 控制装置及控制方法 Active CN111599397B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962808102P 2019-02-20 2019-02-20
US62/808102 2019-02-20

Publications (2)

Publication Number Publication Date
CN111599397A CN111599397A (zh) 2020-08-28
CN111599397B true CN111599397B (zh) 2024-04-09

Family

ID=72042074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010093769.8A Active CN111599397B (zh) 2019-02-20 2020-02-14 控制装置及控制方法

Country Status (2)

Country Link
US (1) US11334289B2 (zh)
CN (1) CN111599397B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11403195B2 (en) * 2019-08-07 2022-08-02 Micron Technology, Inc. Application of dynamic trim strategy in a die-protection memory sub-system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102227778A (zh) * 2008-11-26 2011-10-26 夏普株式会社 非易失性半导体存储装置及其驱动方法
JP2015025837A (ja) * 2013-07-24 2015-02-05 シナプティクス・ディスプレイ・デバイス株式会社 表示制御装置および半導体集積回路
CN107783730A (zh) * 2016-08-26 2018-03-09 株式会社东芝 存储装置、存储器ic及向存储器ic写入的写入处理方法
CN107844429A (zh) * 2016-09-20 2018-03-27 东芝存储器株式会社 存储器控制电路、存储器系统以及处理器系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3614161B2 (ja) * 2003-05-20 2005-01-26 セイコーエプソン株式会社 データ転送制御装置、電子機器及びデータ転送制御方法
JP4269870B2 (ja) * 2003-10-02 2009-05-27 ソニー株式会社 記録再生装置及び記録方法
TWI282140B (en) * 2005-11-10 2007-06-01 Realtek Semiconductor Corp Display controller and method for updating parameters of the same
JP4901348B2 (ja) * 2006-07-20 2012-03-21 株式会社東芝 半導体記憶装置およびその制御方法
CN103890724B (zh) * 2011-08-19 2017-04-19 株式会社东芝 信息处理设备、用于控制信息处理设备的方法、主机装置、以及用于外部存储装置的性能评估方法
US9934831B2 (en) * 2014-04-07 2018-04-03 Micron Technology, Inc. Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
US9251891B1 (en) * 2014-11-11 2016-02-02 Sandisk Technologies Inc. Devices and methods to conditionally send parameter values to non-volatile memory
KR102395196B1 (ko) * 2017-10-17 2022-05-06 삼성전자주식회사 파라미터 교정 기능을 갖는 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US11061757B2 (en) * 2018-03-13 2021-07-13 SK Hynix Inc. Storage device and method of operating the same
KR102524916B1 (ko) * 2018-03-13 2023-04-26 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20200088564A (ko) * 2019-01-15 2020-07-23 에스케이하이닉스 주식회사 컨트롤러, 컨트롤러의 동작방법 및 메모리 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102227778A (zh) * 2008-11-26 2011-10-26 夏普株式会社 非易失性半导体存储装置及其驱动方法
JP2015025837A (ja) * 2013-07-24 2015-02-05 シナプティクス・ディスプレイ・デバイス株式会社 表示制御装置および半導体集積回路
CN107783730A (zh) * 2016-08-26 2018-03-09 株式会社东芝 存储装置、存储器ic及向存储器ic写入的写入处理方法
CN107844429A (zh) * 2016-09-20 2018-03-27 东芝存储器株式会社 存储器控制电路、存储器系统以及处理器系统

Also Published As

Publication number Publication date
US11334289B2 (en) 2022-05-17
CN111599397A (zh) 2020-08-28
US20200264809A1 (en) 2020-08-20

Similar Documents

Publication Publication Date Title
US7191296B2 (en) Data writing apparatus, data writing method, and program
US7774382B2 (en) Method and apparatus for configuring a control device, and corresponding control device
JP5984989B2 (ja) オンチップのｎａｎｄ型フラッシュメモリおよびその不良ブロック管理方法
JP2821278B2 (ja) 半導体集積回路
EP1352394B1 (en) Partial block data programming and reading operations in a non-volatile memory
KR20100084132A (ko) 메모리 장치 및 메모리 액세스 방법
US20040114431A1 (en) Data rewriting method for flash memory
JPH05233464A (ja) Ｅｅｐｒｏｍのデータ書換方法およびｅｅｐｒｏｍカード
JP2008009932A (ja) 半導体記憶装置およびその制御方法
CN111599397B (zh) 控制装置及控制方法
KR100323236B1 (ko) Ｅｃｃ데이터를 내부적으로 생성할 수 있는 원칩마이크로컴퓨터
CN100483550C (zh) 在闪存装置中用于不同操作的专用冗余电路及其操作方法
US20020138802A1 (en) Built-in test support for an integrated circuit
US20020181281A1 (en) Memory with row redundancy
US7545683B2 (en) Semiconductor memory device
JP3569232B2 (ja) シリアルアクセス機能付きアドレスマルチプレクサメモリのテスト方式
EP1482516B1 (en) Wear levelling in a non volatile flash memory not needing free blocks
US7454676B2 (en) Method for testing semiconductor chips using register sets
JP3646679B2 (ja) 不揮発性メモリのデータ書き換え方法
JP2012155788A (ja) Ｎａｎｄ型フラッシュメモリ
CN114514511A (zh) 帮助识别微控制器的非易失性存储器的空白扇区的方法
US7861057B2 (en) Storage device and data output circuit
CN115268768A (zh) 一种提升nor flash擦写寿命的存储控制方法
CN116721688A (zh) 缩短击穿程序时间的存储设备及其方法
US20030182533A1 (en) Method of writing a group of data bytes in a memory and memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200929

Address after: 1437, Hangdu building, 1006 Huafu Road, Huahang community, Huaqiang North Street, Futian District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen Tongrui Microelectronics Technology Co.,Ltd.

Address before: No. 1, no Japanese country

Applicant before: Sharp Corp.

GR01 Patent grant