CN107783730A - 存储装置、存储器ic及向存储器ic写入的写入处理方法 - Google Patents

存储装置、存储器ic及向存储器ic写入的写入处理方法 Download PDF

Info

Publication number
CN107783730A
CN107783730A CN201710123604.9A CN201710123604A CN107783730A CN 107783730 A CN107783730 A CN 107783730A CN 201710123604 A CN201710123604 A CN 201710123604A CN 107783730 A CN107783730 A CN 107783730A
Authority
CN
China
Prior art keywords
write
data
memory
storage
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710123604.9A
Other languages
English (en)
Inventor
高泽昌秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN107783730A publication Critical patent/CN107783730A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G06F3/0676—Magnetic disk device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明的实施方式提供提高数据保障的可靠性的存储装置、存储器IC以及向存储器IC写入的写入处理方法。本实施方式涉及的存储装置具备：存储器IC和控制器，所述存储器IC具有用于存储数据的存储区域，并具备电路，该电路测定向存储区域写入所述数据所需的写入时间，并对测定出的写入时间与写入时间的阈值进行比较，所述控制器基于存储器IC的比较结果，禁止向被判定为测定出的写入时间比阈值长的存储区域写入数据。

Description

存储装置、存储器IC及向存储器IC写入的写入处理方法
本申请享有以日本专利申请2016-165867号(申请日：2016年8月26日)为在先申请的优先权。本申请通过参照该在先申请而包括在先申请的全部内容。
技术领域
本发明的实施方式涉及存储装置、存储器IC以及向存储器IC写入的写入处理方法。
背景技术
近年来，存储装置具备在主电源意外地发生了异常的情况下保护未写入数据的掉电保护(Power Loss Protect：PLP)功能。存储装置通过该PLP功能，在主电源发生了异常的情况下，将暂时存储在易失性存储器中且未被非易失化的写入数据(未写入数据)和该未写入数据的管理信息退避到非易失性存储器。存储装置在主电源恢复时，基于已退避到非易失性存储器中的未写入数据的管理信息，能够将已退避到非易失性存储器中的未写入数据复原到原来的易失性存储器中。即，即使在主电源发生了异常的情况下，通过将未写入数据以及未写入数据的管理信息退避到非易失性存储器，存储装置也能够防止未写入数据的丢失。
对于非易失性存储器，通常而言，由于对非易失性存储器的一部分存储区域多次反复进行数据的编程(写入)以及擦除，该存储区域所包含的存储器单元会衰竭。因此，在非易失性存储器中，随着对一部分存储区域的写入次数增多，向该存储区域写入数据所需的时间会变长，即，向该存储区域写入数据的写入速度比存储器单元未衰竭的状态的写入速度慢。如此，由于向一部分存储区域的写入速度变慢，非易失性存储器可能会发生在一定时间内无法将一定的数据容量的数据写入该存储区域等的错误。
发明内容
本发明的实施方式提供能够提高数据保障的可靠性的存储装置、存储器IC以及向存储器IC写入的写入处理方法。
本实施方式涉及的存储装置，具备：存储器IC和控制器，所述存储器IC具有用于存储数据的存储区域，并具备电路，该电路测定向所述存储区域写入所述数据所需的写入时间，并对测定出的所述写入时间与写入时间的阈值进行比较，所述控制器基于所述存储器IC的比较结果，禁止向被判定为测定出的所述写入时间比所述阈值长的存储区域写入数据。
附图说明
图1是表示实施方式涉及的存储装置的构成的框图。
图2是表示实施方式涉及的非易失性存储器的一例的示意图。
图3是表示判定对实施方式涉及的存储器单元部写入数据的写入速度的构成图的一例的图
图4的(a)是表示在基准信号的信号电平从高(High)变为低(Low)的定时写入信号的信号电平为低的情况下的时序图的一例的图，(b)是表示在基准信号的信号电平从高变为低的定时写入信号的信号电平为高的情况下的时序图的一例的图。
图5是表示与向存储器单元部的一个存储区域写入的写入次数对应的写入速度的一例的图。
图6是表示向实施方式的存储装置的非易失性存储器进行写入的写入处理的一例的流程图。
图7是表示变形例涉及的存储装置所具备的非易失性存储器的存储区域是否能够使用的判定处理的一例的流程图。
图8是表示第2实施方式涉及的存储装置的构成的框图。
具体实施方式
以下，参照附图对实施方式进行说明。
(第1实施方式)
图1是表示第1实施方式涉及的存储装置1的构成的框图。
本实施方式的存储装置1是磁盘装置，例如是硬盘驱动器(hard disk drive(HDD))。存储装置1具备后述的头盘组件(head-disk assembly：HDA)、驱动器IC 20、头放大器集成电路(以下，头放大器IC)30、易失性存储器70、缓冲存储器(缓冲器)80、非易失性存储器90和作为单芯片集成电路的系统控制器130。另外，存储装置1与主机系统(主机)100连接。
HDA具有磁盘(以下，盘)10、主轴马达(SPM)12、搭载有头15的臂13、和音圈马达(VCM)14。盘10通过主轴马达12进行旋转。臂13以及VCM14构成致动器。致动器通过VCM14的驱动，将搭载于臂13的头15移动控制到盘10上的预定位置。盘10以及头15也可以设置有2个以上的数量。
在盘10的数据区域，分配有能够供用户利用的存储区域10a和写入系统管理所需的信息的系统区域10b。
头15以滑块作为主体，具备安装于该滑块的写入头15W以及读取头15R。读取头15R读取盘10上的数据磁道上所存储的数据。写入头15W向盘10上写入数据。
驱动器IC 20按照系统控制器130(详细而言，是后述的MPU60)的控制，控制SPM12以及VCM14的驱动。进而，驱动器IC20在从存储装置1的电源、例如外部电源(以下，称为主电源)供给的电力切断或低下的情况下、即在主电源发生了异常的情况下，能够供给电力。驱动器IC 20例如具有备用电源21。备用电源21为了生成供给电力而利用SPM12的反电动势。备用电源21也可以为了生成供给电力而利用由主电源充电的电容器。备用电源21在主电源发生了异常的情况下，供给用于维持存储装置1的易失数据的退避工作所需的电力。备用电源21至少向系统控制器130供给电力。
头放大器IC 30具有读取放大器以及写入驱动器。读取放大器对由读取头15R读出的读取信号进行放大，并传输到系统控制器130内的读/写(R/W)通道40。写入驱动器将与从R/W通道40输出的写入数据相应的写入电流传输到写入头15W。
易失性存储器70是若电力供给停止则所保存的数据会丢失的半导体存储器。易失性存储器70对存储装置1的各部中的处理所需的数据等进行保存。易失性存储器70例如是SDRAM(Synchronous Dynamic Random Access Memory，同步动态随机存储存储器)。
缓冲存储器80是对在盘10与主机系统100之间收发的数据等进行暂时存储的半导体存储器。此外，缓冲存储器80也可以与易失性存储器70一体地配置。缓冲存储器80例如是DRAM(Dynamic Random Access Memory，动态随机存取存储器)、SRAM(Static RandomAccess Memory，静态随机存储存储器)、SDRAM、FeRAM(Ferroelectric Random Accessmemory，铁电随机存取存储器)以及MRAM(Magnetoresistive Random Access Memory，磁阻随机存取存储器)等。
非易失性存储器(存储器IC)90是即使电力供给停止也会储存所保存的数据的半导体存储器。非易失性存储器90例如是闪速ROM(Flash Read Only Memory：FROM，闪速只读存储器)。进而，例如，非易失性存储器90是NOR型的闪速存储器或者NAND型的闪速存储器。非易失性存储器90至少包含判定电路930，但对于更详细的构造，使用图2来说明。图2是表示本实施方式涉及的非易失性存储器90的一例的示意图。
非易失性存储器90包括存储器部910、输入输出(I/O)电路921、地址寄存器922、命令寄存器923、状态寄存器924、控制电路925、逻辑电路926、高电压产生电路927、状态检测电路928和判定电路930。
存储器部910包括存储器单元部912。存储器单元部912由保存数据的多个存储器单元构成，包括具有退避区域914的存储区域。退避区域914是用于在主电源发生了异常的情况下暂时写入(以下，称为退避)数据的存储区域。
I/O电路921执行非易失性存储器90的外部与内部的各部之间的数据等的收发。例如，I/O电路921执行外部与存储器部910之间的数据的收发，将来自外部和/或逻辑电路的命令转送到命令寄存器923。进而，I/O电路921将来自状态寄存器924的状态向外部输出。地址寄存器922暂时存储地址信息等。命令寄存器923暂时存储用于选择编程(写入)工作、读取工作以及擦除工作等的命令信息。状态寄存器924暂时存储表示存储器单元部912的状态的状态信息(以下，简称为状态)。状态例如包括表示存储器单元部912的一部分存储区域(存储器块)是否能够使用的信息、例如状态位。状态寄存器924将该状态经由I/O电路921转送到外部。控制电路925控制对存储器单元部912的编程工作、读取工作以及擦除工作等各种工作。逻辑电路926接收各种控制信号，基于这些控制信号对控制电路925的工作进行控制。高电压产生电路927在编程工作时使用，产生比向非易失性存储器90提供的电源电压高的高电压，将该高电压供给到存储器部910。状态检测电路928检测非易失性存储器90的当前状态，将与当前状态有关的数据转送到外部。例如，状态检测电路928在非易失性存储器90正在工作的情况下，输出表示忙碌状态(BY；busy)的BY信号，在非易失性存储器90正在待机的情况下，输出表示就绪状态(RY；ready)的RY信号。状态检测电路928能够经由控制电路925向后述的判定电路930输出BY信号以及RY信号。
判定电路930具备基准信号生成电路932、写入信号生成电路933和比较电路934。判定电路930测定向存储器单元部912的一部分存储区域写入一定的数据容量的数据的时间(以下，称为写入时间)，判定所测定出的写入时间比成为基准的写入时间(以下，称为基准时间或者阈值)长还是短。判定电路930通过判定写入时间比基准时间长还是短，判定向存储器单元部912的一部分存储区域写入一定的数据容量的数据的速度(以下，称为写入速度)比成为基准的写入速度(以下，称为基准速度)慢还是快。写入速度由写入速度＝一定的数据容量的写入数据/写入时间来表示。因此，基准速度由基准速度＝一定的数据容量的写入数据/基准时间来表示。此外，以下，为了便于说明，有时将一定的数据容量的数据简单表达为数据。
例如，判定电路930通过检测表示开始了向存储器单元部912的一部分存储区域写入数据这一情况的信号(开始信号)和表示完成了数据的写入这一情况的信号(完成信号)，测定向该一部分存储区域写入数据的写入时间。开始信号以及完成信号是脉冲信号或者电平信号等。判定电路930判定所测定出的写入时间比基准时间(阈值)长还是短。判定电路930在写入时间比基准时间短的情况下，将表示写入速度比基准速度快这一情况的信号(以下，称为正常信号)输出到状态寄存器924等。另一方面，判定电路930在写入时间比基准时间长的情况下，将表示写入速度比基准速度慢这一情况的信号(以下，称为警告信号)输出到状态寄存器924等。此外，基准时间(阈值)既可以在存储器单元部912内的所有的存储区域为相同的值，也可以在存储器单元部912内按划分开的多个存储区域为不同的值。
基准信号生成电路932接收开始信号，输出与用于判定向存储器单元部912的一部分存储区域写入数据的写入速度是快还是慢的基准时间(阈值)对应的信号(以下，称为基准信号)。例如，基准信号生成电路932输出根据接收到开始信号而上升(高：High，H)、且在从接收到开始信号起经过了基准时间之后下降(低：Low，L)的信号来作为基准信号。基准信号生成电路932例如是延迟电路等。此外，基准信号生成电路932也可以为了设定不同的多个基准时间而具备多个电路。该情况下，基准信号生成电路932构成为从多个基准时间中选择特定的基准时间来切换电路即可。以下，H表示信号电平为高、即写入处理处于执行中(BY；busy)，L表示信号电平为低、即写入处理处于停止中(RY；ready)。
写入信号生成电路933接收与基准信号生成电路932接收到的开始信号相同的开始信号，输出表示向存储器单元部912的一部分存储区域写入数据的写入时间的信号(以下，称为写入信号)。例如，写入信号生成电路933输出接收到开始信号而信号电平变为高、且接收到完成信号而信号电平变为低的写入信号。
比较电路934接收基准信号和写入信号，对基准信号和写入信号进行比较，判定写入信号比基准信号长还是短。例如，比较电路934对从接收到开始信号到经过基准时间之后为止的基准信号和从接收到开始信号到接收到完成信号为止的写入信号进行比较。比较电路934在从接收到开始信号起经过了基准时间之后基准信号电平从高变为低的定时，检测写入信号的信号电平是高还是低，由此判定写入信号比基准信号长还是短。比较电路934在该定时写入信号的信号电平为低的情况下，判定为写入时间比基准时间短，输出正常信号。另一方面，比较电路934在该定时写入信号的信号电平为高的情况下，判定为写入时间比基准时间长，输出警告信号。比较电路934例如是锁存电路或者AND电路等。
图3是表示判定对本实施方式涉及的存储器单元部912写入数据的写入速度的构成的一例的图。
如图3所示，在判定电路930中，在开始了向存储器单元部912的一部分存储区域写入数据的写入处理时，基准信号生成电路932和写入信号生成电路933经由控制电路925在相同的定时从状态检测电路928接收BY信号作为开始信号。在接收到BY信号时，基准信号生成电路932以及写入信号生成电路933分别将基准信号以及写入信号、例如信号电平为高的基准信号以及写入信号输出到比较电路934。基准信号生成电路932在从接收到BY信号起经过了基准时间之后，将信号电平为低的基准信号输出到比较电路934。在完成了向存储器单元部912的一部分存储区域写入数据的写入处理时，写入信号生成电路933经由控制电路925从状态检测电路928接收RY信号作为完成信号。在接收到RY信号时，写入信号生成电路933将信号电平为低的写入信号输出到比较电路934。比较电路934在基准信号的信号电平从高变为低的定时，检测写入信号的信号电平是高还是低，判定写入信号比基准信号长还是短。比较电路934在该定时写入信号的信号电平为低的情况下，向状态寄存器924输出正常信号。另一方面，比较电路934在该定时写入信号的信号电平为高的情况下，向状态寄存器924输出警告信号。状态寄存器924根据从比较电路934接收到的信号，对与写入了数据的存储器单元部912的一部分存储区域对应的状态，存储表示该一部分存储区域是否能够使用的状态位。
图4是表示基准信号和写入信号的时序图的一例的图。图4(a)是表示在基准信号的信号电平从高变为低的定时写入信号的信号电平为低的情况下的时序图的一例的图，图4(b)是表示在基准信号的信号电平从高变为低的定时写入信号的信号电平为高的情况下的时序图的一例的图。图4(a)以及图4(b)分别示出了基准信号(阈值)和写入信号(写入时间)。在图4(a)以及图4(b)中，Ts0表示基准信号生成电路932以及写入信号生成电路933接收到开始信号、例如BY信号的定时，Tt1表示基准信号的信号电平从高变为低的定时。在图4(a)中，Te1表示写入信号生成电路933接收到完成信号、例如RY信号的定时。在图4(b)中，Te2表示写入信号生成电路933接收到完成信号、例如RY信号的定时。
在图4(a)以及图4(b)中，在基准信号生成电路932经由控制电路925从状态检测电路928接收到BY信号时，例如在定时Ts0，基准信号的信号电平从低变为高。在经过基准时间(＝Tt1-Ts0)之后，例如，在定时Tt1，基准信号的信号电平从高变为低。
在图4(a)中，在写入信号生成电路933经由控制电路925从状态检测电路928接收到BY信号时，例如在定时Ts0，写入信号的信号电平从低变为高。在写入信号生成电路933经由控制电路925从状态检测电路928接收到RY信号时，例如在定时Te1，写入信号的信号电平从高变为低。在图4(a)所示的情况下，比较电路934接收来自基准信号生成电路932的基准信号和来自写入信号生成电路933的写入信号，在定时Tt1检测到写入信号的信号电平为低。比较电路934将正常信号输出到状态寄存器924。状态寄存器924从比较电路934接收正常信号，对与写入了数据的存储器单元部912的一部分存储区域对应的状态，存储表示该一部分存储区域能够使用这一情况的状态位(标志数据)、例如0。
另一方面，在图4(b)中，在写入信号生成电路933经由控制电路925从状态检测电路928接收到BY信号时，例如在定时Ts0，写入信号的信号电平从低变为高。在写入信号生成电路933经由控制电路925从状态检测电路928接收到RY信号时，例如在定时Te2，写入信号的信号电平从高变为低。在图4(b)所示的情况下，比较电路934接收来自基准信号生成电路932的基准信号和来自写入信号生成电路933的写入信号，在定时Tt1检测到写入信号的信号电平为高。比较电路934将警告信号输出到状态寄存器924。状态寄存器924从比较电路934接收警告信号，对与写入了数据的存储器单元部912的一部分存储区域对应的状态，存储表示该一部分存储区域不能使用这一情况的状态位、例如1。
图5是表示与向存储器单元部912的一个存储区域写入的写入次数对应的写入速度的一例的图。在图5中，纵轴表示向1页存储区域写入数据的写入时间(Time PageProgram：TPP)(μS)、即向1页存储区域写入数据的写入速度，横轴表示向该1页存储区域写入的写入次数。在图5中，重叠地描绘了存储器单元部912的多个存储区域的测定结果。在图5中，作为一例，示出了以可允许的最大时间完成向1页存储区域写入1页数据的写入速度的极限值VtN、和以基准时间完成向1页存储区域写入1页数据的写入速度的基准速度Vt1。也就是说，极限值VtN是发生无法将1页数据写入存储器单元部912的一部分存储区域的错误的阈值。基准速度Vt1是比极限值VtN小的值。因此，基准时间是比可允许的最大时间短的时间。
若多次反复执行对存储器单元部912的一部分存储区域写入以及擦除数据，则存储器单元部912的存储器单元会衰竭。如图5所示，与向存储器单元部912的一部分存储区域写入数据的写入次数成比例地，向该一部分存储区域写入数据的写入速度变慢。在写入速度变为比极限值VtN慢的情况下，非易失性存储器90可能会发生如下错误：由于向存储器单元部912的一部分存储区域写入数据的写入速度慢，因此无法在一定的时间内向该存储区域写入能够写入的容量的数据。为了防止这样的错误，将基准速度Vt1设定为比极限值VtN快(小)的值。非易失性存储器90通过判定向存储器单元部912的一部分存储区域写入数据的写入速度(写入时间)是否达到了基准速度Vt1(基准时间)，能够在写入速度达到极限值VtN之前对该存储区域正在衰竭这一情况进行警告。
在图1中，系统控制器(控制器)130例如使用多个元件被集成在单个芯片上的被称为System-on-a-Chip(SoC，片上系统)的大规模集成电路(LSI)来实现。系统控制器130包括读/写(R/W)通道40、硬盘控制器(HDC)50和微处理器(MPU)60。
R/W通道40执行读取数据以及写入数据的信号处理。R/W通道40具有对读取数据的信号质量进行测定的电路或者功能。
HDC50根据来自MPU60的指示，控制主机系统100与R/W通道40之间的数据转送。
MPU60是控制存储装置1的各部的主控制器。MPU60经由驱动器IC20控制VCM14，执行进行头15的定位的伺服控制。另外，MPU60控制向盘10写入数据的写入工作，并且选择从主机100转送的写入数据的保存目的地。进而，MPU60在主电源发生了异常的情况下，接受由备用电源21暂时供给的电力来执行易失数据的退避工作。在此，易失数据的退避工作例如包括使头15退避到离开盘10的位置的工作和/或通过掉电保护(Power Loss Protection：PLP)功能实现的数据的退避工作。MPU60在主电源恢复了的情况下，执行数据的复原工作。
MPU60包括区域管理部61、检测部62和读/写控制部63。MPU60在固件上执行这些各部的处理。
区域管理部61将用于在主电源发生了异常的情况下对缓冲存储器80所保存的数据进行退避的退避区域914设定为非易失性存储器90的存储器单元部912的一部分存储区域。区域管理部61将所设定的退避区域914的地址等作为非易失性存储器90的存储区域的管理的信息(以下，称为区域管理信息)进行管理。
检测部62在从主机100接收到向非易失性存储器90的存储器单元部912的一部分存储区域写入数据的写入命令时，从非易失性存储器90读取该存储区域的状态，检测在状态中是否含有警告数据。在含有警告数据的情况下，检测部62对区域管理信息设定标志，并且将该存储区域设为禁止使用。此外，检测部62也可以构成为：仅在主电源发生了异常的情况下向退避区域914退避数据时，从非易失性存储器90读取退避区域914的状态，检测在状态中是否含有警告数据。另外，检测部62也可以构成为：在主电源未发生异常的通常工作时，从非易失性存储器90读取存储器单元部912的存储区域的状态，预先检测在状态中是否含有警告数据。
读/写控制部63根据命令来执行与主机100和存储装置1的各部之间的数据收发有关的控制。
读/写控制部63在主电源发生了异常的情况下，将保存在缓冲存储器80中且未完成写入处理的写入数据(以下，称为未写入数据)以及未写入数据的管理信息退避到非易失性存储器90的退避区域914。读/写控制部63在主电源恢复时，基于已退避的未写入数据的管理信息，将已退避到退避区域914中的未写入数据复原到缓冲存储器80。此外，在主电源发生了异常时退避区域914的容量没有空余的情况下，读/写控制部63也可以对存储器单元部912重新设定退避区域并将未写入数据退避到新的退避区域。另外，该情况下，读/写控制部63也可以向存储器单元部912的退避区域914以外的存储区域进行存储。
另外，读/写控制部63在向非易失性存储器90的存储器单元部912的一部分存储区域写入从主机100转送的数据和/或已写入盘10中的数据等时，读取区域管理信息，判定在与非易失性存储器90的存储器单元部912的一部分存储区域对应的区域管理信息中是否设定有标志。在设定有标志的情况下，读/写控制部63不向设定有标志的存储区域写入数据而向未设定标志的其他存储区域写入数据。此外，读/写控制部63也可以构成为：仅在向非易失性存储器90的退避区域914退避数据时，读取区域管理信息，判定是否设定有标志。
上述那样构成的存储装置1具有如下功能：在接收到从主机100转送的写入数据的时刻，即使实际上未完成写入处理，也向主机100通知与写入命令对应的写入处理的完成，对未写入数据进行管理。这样的管理未写入数据的功能例如有时也被称为持续写入缓存(Persistent Write Cache(PWC))功能。存储装置1在主电源发生了异常的情况下，通过该管理未写入数据的功能，能够将暂时写入在易失性的存储介质例如缓冲存储器80中的未写入数据以及未写入数据的管理信息退避到非易失性存储器90。
例如，在从缓冲存储器80向盘10写入写入数据的写入处理中主电源发生了异常的情况下，存储装置1使用通过PLP功能供给的电力，将暂时写入在缓冲存储器80中的未写入数据以及未写入数据的管理信息退避到非易失性存储器90的退避区域914的一部分存储区域。存储装置1在向退避区域914的一部分存储区域退避(写入)数据时，读取与该一部分存储区域对应的状态。在该状态中含有警告数据的情况下，存储装置1对与该一部分存储区域对应的区域管理信息设定标志。在设定了标志之后，在主电源再次发生了异常的情况下，存储装置1参照该区域管理信息，不向设定有标志的退避区域914的一部分存储区域退避数据，而向未设定标志的退避区域914的其他存储区域退避数据。存储装置1在主电源恢复时，将已退避到退避区域914的一部分存储区域中的未写入数据复原到缓冲存储器80。如此，存储装置1在主电源意外地发生了异常的情况下，通过PLP功能，能够在预定的数据容量、例如退避区域914的数据容量的范围内保护未写入数据。
图6是表示向本实施方式的存储装置1的非易失性存储器90进行写入的写入处理的一例的流程图。
MPU60根据从主机100接收到写入命令这一情况，经由HDC50读取非易失性存储器90中的存储器单元部912的一部分存储区域的状态(B601)。MPU60判定在该存储区域的状态中是否含有警告数据(B602)。
在判定为含有警告数据的情况下(B602：是)，MPU60对与存储器单元部912的一部分存储区域对应的区域管理信息设定标志，将该存储区域设为禁止使用(B603)。在判定为不含有警告数据的情况下(B602：否)，MPU60经由HDC50向该存储区域写入写入数据(B604)。
MPU60判定是否存在要向非易失性存储器90写入的其他写入数据(B605)。在判定为存在其他写入数据的情况下(B605：是)，MPU60再次执行B601处理。在判定为不存在其他写入数据的情况下(B605：否)，MPU60结束写入处理。
根据本实施方式，存储装置1具备非易失性存储器90，该非易失性存储器90具有判定电路930，该判定电路930判定向非易失性存储器90的存储器单元部912的一部分存储区域写入数据的写入速度。存储装置1在判定为向非易失性存储器90的存储器单元部912的一部分存储区域写入的写入速度慢的情况下，能够禁止向该存储区域写入数据。因此，存储装置1能够避免在主电源发生了异常时等的写入处理中可能会产生的错误。例如，存储装置1能够避免如下错误：由于向存储器单元部912的一部分存储区域写入数据的写入速度慢，因此无法在一定的时间内向该存储区域写入能够写入的容量的数据。其结果是，本实施方式的存储装置1能够提高数据保障的可靠性。另外，存储装置1在非易失性存储器90中具备判定电路930，因此不用以固件进行处理而能够判定向非易失性存储器90的存储器单元部912的一部分存储区域写入数据的写入速度。进而，存储装置1在非易失性存储器90中具备判定电路930，因此能够高精度地测定向非易失性存储器90的存储器单元部912的一部分存储区域写入数据的写入速度。
此外，虽然设为存储装置1在主电源发生了异常时读取存储器单元部912的存储区域的状态，但也可以在主电源未发生异常的通常工作时预先读取存储器单元部912的存储区域的状态。在状态中含有警告数据的情况下，存储装置1对与状态中含有警告数据的存储器单元部912的一部分存储区域对应的区域管理信息设定标志。在设定了标志之后，在主电源发生了异常的情况下，存储装置1参照该区域管理信息，不向设定有标志的退避区域914的一部分存储区域退避数据，而向未设定标志的退避区域914的其他存储区域退避数据。
图7是表示本实施方式的变形例涉及的存储装置1所具备的非易失性存储器90的存储区域是否能够使用的判定处理的一例的流程图。在图7的流程图中，对与图6相同的处理，标注相同的参照标号，简化或省略其详细说明。MPU60在通常工作时、例如在启动时或空闲时等经由HDC50读取非易失性存储器90的存储器单元部912的一部分存储区域的状态(B601)。MPU60判定在该存储区域的状态中是否含有警告数据(B602)。在判定为不含有警告数据的情况下(B602：否)，MPU60判定是否存在非易失性存储器90的其他存储区域(B701)。在判定为存在其他存储区域的情况下(B701：是)，MPU60再次执行B601处理。在判定为不存在其他存储区域的情况下(B701：否)，MPU60结束写入处理。通过如此在通常工作时预先读取存储器单元部912的存储区域的状态的构成，也可获得与上述的存储装置1相同的效果。
接着对其他实施方式涉及的存储装置、存储器IC以及向存储器IC写入的写入处理方法进行说明。在其他实施方式中，对与前述的实施方式相同的部分标注相同的参照标号，省略其详细说明。
(第2实施方式)
存储装置不限定于上述的实施方式中示出的磁盘装置，也能够适用于其他存储装置、例如以固态驱动器(solid state drive(SSD))等非易失性的半导体存储器为主要的存储部的存储装置。
图8是表示第2实施方式涉及的存储装置2的构成的框图。
本第2实施方式涉及的存储装置2例如是SSD。存储装置2具备接口控制器210、易失性存储器70、缓冲存储器80、非易失性存储器(以下，称为第1非易失性存储器)90、SSD控制器(SSDC)220、第2非易失性存储器230、电源电路240和备用电源250。另外，存储装置2与主机100和外部电源300连接。第1非易失性存储器90例如是NOR型存储器。第2非易失性存储器230例如是NAND型存储器。
接口控制器210执行主机100与存储装置2内的各部的接口处理。
SSDC(控制器)220对存储装置2的各种工作进行处理。SSDC220接收来自主机100的写入、读取等命令，根据这些命令来对第2非易失性存储器230执行写入处理和/或读取处理。SSDC220具备区域管理部61、检测部62和读/写控制部63。也就是说，SSDC220能够执行与第1实施方式的包括MPU60以及HDC50的控制器130同等的工作。另外，SSDC220在主电源发生了异常的情况下，接受由备用电源250供给的电力，执行包含PLP功能的易失数据的退避工作。
电源电路240基于从外部电源300供给的电压，输出用于使存储装置2的各部工作的电压。备用电源250连接在电源电路240与外部电源300之间。备用电源250在存储装置2正在进行通常工作的情况下，对从作为主电源的外部电源300供给的电力的一部分进行充电，在该外部电源300发生了异常的情况下，供给用于维持存储装置2的易失数据的退避工作所需的电力。备用电源250例如包括电容器。
上述那样构成的存储装置2具有管理未写入数据的功能。存储装置2例如在从缓冲存储器80向第2非易失性存储器230写入写入数据的写入处理中外部电源300发生了异常的情况下，使用通过使用了备用电源250的PLP功能而供给的电力，将缓冲存储器80所保存的未写入数据以及未写入数据的管理信息退避到第1非易失性存储器90的退避区域914。存储装置2在向第1非易失性存储器90的存储器单元部912的一部分存储区域退避数据时，读取与该块对应的状态。在该状态中含有警告数据的情况下，存储装置2对与该块对应的区域管理信息设定标志。在设定了标志之后，在外部电源300再次发生了异常的情况下，存储装置2参照该区域管理信息，不向设定有标志的退避区域914的一部分存储区域退避数据，而向未设定标志的退避区域914的其他存储区域退避数据。存储装置2在主电源恢复时，将已退避到退避区域914的一部分存储区域中的未写入数据复原到缓冲存储器80。如此，存储装置2在主电源意外地发生了异常的情况下，通过PLP功能，能够在预定的数据容量、例如退避区域914的数据容量的范围内保护未写入数据。
对于本第2实施方式涉及的存储装置2，也能够避免在主电源发生了异常的情况等谋求高速的写入处理的情况下可能会产生的错误。其结果是，本第2实施方式的存储装置2可提高可靠性。
此外，前述的第1实施方式及变形例的HDD和第2实施方式的SSD是一例，也可以是其他的存储装置。
说明了几个实施方式，但这些实施方式是作为例子而提示的，没有限定发明范围的意图。这些新的实施方式能够以其它各种方式来实施，在不脱离发明主旨的范围内能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围和/或主旨内，并且包含在权利要求书所记载的发明及其等同的范围内。

Claims (20)

1.一种存储装置，具备：
存储器IC，所述存储器IC具有用于存储数据的存储区域，并具备电路，所述电路测定向所述存储区域写入所述数据所需的写入时间，对测定出的所述写入时间与写入时间的阈值进行比较；和
控制器，所述控制器基于所述存储器IC的比较结果，禁止向被判定为测定出的所述写入时间比所述阈值长的存储区域写入所述数据。
2.根据权利要求1所述的存储装置，
所述存储器IC，在判定为测定出的所述写入时间比所述阈值长的情况下，将表示测定出的所述写入时间比所述阈值长这一情况的标志数据作为表示所述存储区域的状态的状态信息进行存储，
所述控制器读取所述状态信息，在从读取出的所述状态信息中检测到所述标志数据的情况下，禁止向所述存储区域写入所述数据。
3.根据权利要求1所述的存储装置，
所述存储器IC，检测开始信号和完成信号，在从接收所述开始信号起经过了所述阈值的定时，判定是否接收到所述完成信号，所述开始信号表示开始了向所述存储区域写入所述数据这一情况，所述完成信号表示完成了向所述存储区域写入所述数据这一情况。
4.根据权利要求3所述的存储装置，
所述存储器IC，检测表示工作状态的忙碌信号作为所述开始信号，检测表示待机状态的就绪信号作为所述完成信号。
5.根据权利要求1所述的存储装置，还具备：
能够以非易失方式存储数据的存储介质；和
易失性的缓冲存储器，对要存储到所述存储介质的数据进行暂时存储，
所述控制器，将暂时存储在所述缓冲存储器中的数据退避到所述存储器IC。
6.根据权利要求5所述的存储装置，
所述存储器IC具备用于供暂时写入在所述缓冲存储器中的写入数据退避的退避区域，
所述控制器将暂时写入在所述缓冲存储器中的写入数据写入所述退避区域。
7.根据权利要求6所述的存储装置，
所述存储器IC，在判定为将暂时写入在所述缓冲存储器中的写入数据向所述退避区域进行了写入的写入时间比所述阈值长的情况下，将表示向所述退避区域进行了写入的写入时间比所述阈值长这一情况的标志数据作为表示所述退避区域的状态的状态信息进行存储，
所述控制器读取所述状态信息，在从所述状态信息中检测到所述标志数据的情况下，禁止向所述退避区域写入写入数据。
8.根据权利要求1所述的存储装置，
所述阈值可变。
9.一种存储器IC，具备：
用于存储数据的存储区域；和
电路，所述电路测定向所述存储区域写入所述数据所需的写入时间，对测定出的所述写入时间与写入时间的阈值进行比较。
10.根据权利要求9所述的存储器IC，
所述电路，在判定为测定出的所述写入时间比所述阈值长的情况下，输出表示测定出的所述写入时间比所述阈值长这一情况的标志数据。
11.根据权利要求9所述的存储器IC，
所述电路，检测开始信号和完成信号，在从接收所述开始信号起经过了所述阈值的定时，判定是否接收到所述完成信号，所述开始信号表示开始了向所述存储区域写入所述数据这一情况，所述完成信号表示完成了向所述存储区域写入所述数据这一情况。
12.根据权利要求11所述的存储器IC，
所述电路，检测表示工作状态的忙碌信号作为所述开始信号，检测表示待机状态的就绪信号作为所述完成信号。
13.根据权利要求9所述的存储器IC，
所述电路，具备用于供暂时写入在外部存储器中的写入数据退避的退避区域。
14.根据权利要求13所述的存储器IC，
所述电路，在判定为将暂时写入在所述外部存储器中的写入数据向所述退避区域进行了写入的写入时间比所述阈值长的情况下，将表示向所述退避区域进行了写入的写入时间比所述阈值长这一情况的标志数据写入表示所述退避区域的状态的状态信息中。
15.根据权利要求9所述的存储器IC，
所述阈值可变。
16.一种向存储器IC写入的写入处理方法，是适用于具备存储器IC的存储装置的向存储器IC写入的写入处理方法，所述存储器IC具备：用于存储数据的存储区域；和电路，所述电路测定向所述存储区域写入所述数据所需的写入时间，对测定出的所述写入时间与写入时间的阈值进行比较，
该方法中，
基于所述比较的结果，禁止向被判定为测定出的所述写入时间比所述阈值长的存储区域写入所述数据。
17.根据权利要求16所述的向存储器IC写入的写入处理方法，
读取表示所述存储区域的状态的状态信息，
在从读取的所述状态信息中检测到表示测定出的所述写入时间比所述阈值长这一情况的标志数据的情况下，禁止向所述存储区域写入所述数据。
18.根据权利要求16所述的向存储器IC写入的写入处理方法，
所述存储装置，还具备易失性的缓冲存储器，所述缓冲存储器对要存储在能够以非易失方式存储数据的存储介质中的数据进行暂时存储，
将暂时存储在所述缓冲存储器中的数据退避到所述存储器IC。
19.根据权利要求18所述的向存储器IC写入的写入处理方法，
将暂时写入在所述缓冲存储器中的写入数据写入所述存储器IC的退避区域。
20.根据权利要求19所述的向存储器IC写入的写入处理方法，
读取表示所述存储区域的状态的状态信息，
在从所述状态信息中检测到表示测定出的所述写入时间比所述阈值长这一情况的标志数据的情况下，禁止向所述退避区域写入写入数据。
CN201710123604.9A 2016-08-26 2017-03-03 存储装置、存储器ic及向存储器ic写入的写入处理方法 Withdrawn CN107783730A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016165867A JP2018032323A (ja) 2016-08-26 2016-08-26 記憶装置、メモリｉｃ、および、メモリｉｃへのライト処理方法
JP2016-165867 2016-08-26

Publications (1)

Publication Number Publication Date
CN107783730A true CN107783730A (zh) 2018-03-09

Family

ID=61242529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710123604.9A Withdrawn CN107783730A (zh) 2016-08-26 2017-03-03 存储装置、存储器ic及向存储器ic写入的写入处理方法

Country Status (3)

Country Link
US (1) US20180059970A1 (zh)
JP (1) JP2018032323A (zh)
CN (1) CN107783730A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110321071A (zh) * 2018-03-28 2019-10-11 爱思开海力士有限公司 存储器系统、其操作方法和包括该存储器系统的计算系统
CN110738750A (zh) * 2018-07-19 2020-01-31 松下知识产权经营株式会社 车载探测系统及其控制方法
CN111599397A (zh) * 2019-02-20 2020-08-28 夏普株式会社 控制装置及控制方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6453492B1 (ja) * 2018-01-09 2019-01-16 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US11455250B2 (en) * 2019-07-02 2022-09-27 Seagate Technology Llc Managing unexpected shutdown in a disk drive with multiple actuators and controllers
CN112540732B (zh) * 2020-12-23 2022-11-11 展讯半导体(成都)有限公司 数据处理方法及相关产品

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110321071A (zh) * 2018-03-28 2019-10-11 爱思开海力士有限公司 存储器系统、其操作方法和包括该存储器系统的计算系统
CN110321071B (zh) * 2018-03-28 2023-07-04 爱思开海力士有限公司 存储器系统、其操作方法和包括该存储器系统的计算系统
CN110738750A (zh) * 2018-07-19 2020-01-31 松下知识产权经营株式会社 车载探测系统及其控制方法
US11516042B2 (en) 2018-07-19 2022-11-29 Panasonic Intellectual Property Management Co., Ltd. In-vehicle detection system and control method thereof
CN111599397A (zh) * 2019-02-20 2020-08-28 夏普株式会社 控制装置及控制方法
CN111599397B (zh) * 2019-02-20 2024-04-09 深圳通锐微电子技术有限公司 控制装置及控制方法

Also Published As

Publication number Publication date
JP2018032323A (ja) 2018-03-01
US20180059970A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
CN107783730A (zh) 存储装置、存储器ic及向存储器ic写入的写入处理方法
US9153332B2 (en) Data storage device, controller, and operating method of data storage device
US8578100B1 (en) Disk drive flushing write data in response to computed flush time
US7836244B2 (en) Method of providing block state information in semiconductor memory device including flash memory
US20140237164A1 (en) Hybrid drive that implements a deferred trim list
US7318118B2 (en) System and method for selective write to flash memory in HDD
US20140032825A1 (en) Devices and methods for operating a solid state drive
US9081665B2 (en) Apparatus, methods and architecture to increase write performance and endurance of non-volatile solid state memory components
CN106373596A (zh) 存储装置和数据转移保存方法
CN106920561B (zh) 磁盘装置及写入方法
CN109427347A (zh) 磁盘装置及记录区域的设定方法
US9208101B2 (en) Virtual NAND capacity extension in a hybrid drive
CN110321249A (zh) 具有用于元数据的持久dram区域的ssd
US20130159617A1 (en) Memory system, and a method of controlling an operation thereof
US9727265B2 (en) Disk device and control method that controls amount of data stored in buffer
JP2014182855A (ja) ディスク記憶装置及びデータ保存方法
CN104115131A (zh) 存储控制器、数据存储装置以及存储器的控制方法
US20160351270A1 (en) Hybrid-hdd with improved data retention
US20190065081A1 (en) Disk device and data parallel processing method
CN105320468A (zh) 半导体存储器件、存储控制器以及存储控制器的控制方法
CN107516545A (zh) 一种mram芯片及其自测试方法
CN105913857A (zh) 磁盘装置及重写处理方法
CN105304095B (zh) 磁盘装置和执行写入指令的方法
US7773406B2 (en) Ferroelectric random access memory circuits for guarding against operation with out-of-range voltages
CN111724820B (zh) 磁盘装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20180309