CN105320468A - 半导体存储器件、存储控制器以及存储控制器的控制方法 - Google Patents

Abstract

本发明提供一种半导体存储器件、存储控制器及存储控制器的控制方法。半导体存储器件具备非易失性半导体存储器和存储控制器。存储控制器对非易失性半导体存储器写入多个写入数据和包含多个写入数据的地址信息的第1地址管理信息，当从该存储器读取到的多个写入数据的任一个发生了错误时，对包含多个写入数据和第1地址管理信息的纠错组执行纠错处理。存储控制器在处理对象的纠错组内检测到读取错误时，生成包含处理对象的纠错组内的写入数据的地址信息、和发生了读取错误的错误位置信息的第2地址管理信息，向处理对象的纠错组的写入目的地中的擦除状态的区域写入无效数据和第2地址管理信息。由此，能够提供非易失性半导体存储器的数据的可靠性。

Description

半导体存储器件、存储控制器以及存储控制器的控制方法

技术领域

本发明涉及半导体存储器件、存储控制器以及存储控制器的控制方法。

背景技术

作为非易失性半导体存储器的一个例子，有NAND型闪存器。为了提高写入到NAND型闪存器中的数据的可靠性，采用生成基于从主机装置接收到的数据的纠错码，并写入数据和所生成的纠错码的技术。

一般来说，在写入数据的同时，向NAND型闪存器写入纠错码。

在能同时写入的数据量少的半导体存储器件中，为了将纠错码相对于被写入的数据所占有的比例限制成适合于错误发生概率，有时将数据的写入定时和纠错码的写入定时分开。例如，在写入一定量的数据之后，写入与该一定量的数据对应的纠错码。

发明内容

本发明提供一种能够使写入到非易失性半导体存储器中的数据的可靠性提高的半导体存储器件、存储控制器以及存储控制器的控制方法。

根据实施方式，半导体存储器件具备非易失性半导体存储器和存储控制器。存储控制器对非易失性半导体存储器写入多个写入数据和包含多个写入数据的地址信息的第1地址管理信息，在从非易失性半导体存储器读取到的多个写入数据的任意一个写入数据发生了错误的情况下，对包含多个写入数据和第1地址管理信息的纠错组执行纠错处理。存储控制器在处理对象的纠错组内检测到读取错误的情况下，生成包含处理对象的纠错组内的写入数据的地址信息、和发生了所述读取错误的错误位置信息的第2地址管理信息，向处理对象的纠错组的写入目的地中的擦除状态的区域写入无效数据和第2地址管理信息。

附图说明

图1是表示第1实施方式涉及的半导体存储器件的结构的一例的框图。

图2是表示比较例的半导体存储器件涉及的对非易失性半导体存储器的页数据的并行写入的一例的图。

图3是表示在比较例的半导体存储器件中在写入期间发生了不正常的电源切断的情况下的非易失性半导体存储器的状态的一例的图。

图4是表示在比较例的半导体存储器件中在不正常的电源切断后再次接通电源的时刻的非易失性半导体存储器的状态的一例的图。

图5是表示在第1实施方式涉及的半导体存储器件中发生不正常的电源切断、再次接通电源、执行了初始化处理的时刻的非易失性半导体存储器的状态的一例的图。

图6是表示第1实施方式涉及的地址管理信息的内容的一例的图。

图7是表示第1实施方式涉及的半导体存储器件的初始化处理的一例的流程图。

图8是表示第1实施方式涉及的对半导体存储器件的初始化对象块的纠错处理的一例的流程图。

图9是例示第2实施方式涉及的存储装置的框图。

具体实施方式

以下，参照附图，对发明的实施方式进行说明。此外，在以下的说明中，对大体上或实质上相同的构成要素以及功能标记同一标号，根据需要进行说明。

[第1实施方式]

本实施方式的半导体存储器件在发生该半导体存储器件的不正常的电源切断、接着半导体存储器件被启动的情况下，读取已写入到非易失性半导体存储器中的数据。接着，半导体存储器件向擦除(Erase)状态的区域写入无效(Invalid)数据，生成地址管理信息和对所读取到的数据的纠错码，并写入到非易失性半导体存储器。

在本实施方式中，不正常的电源切断后启动时所生成的地址管理信息包含例如将页的位置(也可以是页的号码(编号)、页的地址)与存储于该页的数据的LBA(LogicalBlockAddressing：逻辑块寻址)相关联的地址信息、和表示由于在写入中发生了不正常的电源切断而成为错误的位置(页)的错误位置信息。

在本实施方式中，对在针对非易失性半导体存储器发生了读取错误的情况下的处理进行说明。以下，作为具体的例子，将在对非易失性半导体存储器的写入中发生不正常的电源切断、并在之后的读取中发生了读取错误的情况作为一例进行说明。但是，在由于其他原因而针对非易失性半导体存储器发生了读取错误的情况下，例如写入为正常但读取中发生了错误的情况下，同样也能够应用本实施方式。

图1是表示本实施方式涉及的半导体存储器件的结构的一例的框图。

半导体存储器件1具备非易失性半导体存储器2、存储控制器3、非易失性存储器14。在本实施方式中，例示了非易失性半导体存储器2和非易失性存储器14分离的结构。但是，非易失性半导体存储器2和非易失性存储器14也可以是一体的。

非易失性半导体存储器2例如设为NAND型闪存器。但是，非易失性半导体存储器2例如也可以是NOR型闪存器、MRAM(MagnetoresistiveRandomAccessMemory：磁阻存储器)、PRAM(PhasechangeRandomAccessMemory：相变存储器)、ReRAM(ResistiveRandomAccessMemory：阻变存储器)、或FeRAM(FerroelectricRandomAccessMemory：铁电存储器)等存储器。

在本实施方式中，写入数据以页尺寸向非易失性半导体存储器2的页进行写入。在本实施方式中，将页尺寸的数据称为页数据。页数据包含与该页数据对应的例如如LBA等的地址信息。

非易失性半导体存储器2中的数据的擦除按块进行。块包含多个页。

在本实施方式中，在读取已写入到非易失性半导体存储器2中的写入数据时发生了错误的情况下，对包含发生了该读取错误的写入数据的纠错组执行纠错处理。

在此，纠错组包含多个写入数据和基于该多个写入数据的地址信息的地址管理信息。

例如，纠错组包含多个页数据集(set)。多个页数据集分别包含向非易失性半导体存储器2并行写入到的2个以上的页数据。

作为更具体的例子，在本实施方式中，纠错组设为包含并行执行多个页数据的写入的多个块的块集。

存储控制器3从主机装置5接收数据，向非易失性半导体存储器2进行数据的写入。另外，存储控制器3根据来自主机装置5的读取命令从非易失性半导体存储器2读取数据，将所读取到的数据发送到主机装置5。

存储控制器3具备接口部4、页数据控制部5、地址控制部6、纠错控制部7、记录(log)控制部8、无效数据写入部9。存储控制器3的各构成要素也可以通过执行固件来实现。

接口部4接收从存储控制器3的其他构成要素接收到的各种数据(例如页数据、地址管理信息、纠错码、无效数据等)，将其存储到例如如DRAM(DynamicRandomAccessMemory：动态随机存取存储器)等这样的易失性存储器10中，将存储于易失性存储器10的各种数据向非易失性半导体存储器2进行写入。

另外，接口部4从非易失性半导体存储器2读取各种数据，将其存储到易失性存储器10中，将存储于易失性存储器10中的各种数据向存储控制器3的其他构成要素进行发送。

在本实施方式中，接口部4设为包含易失性存储器10的结构。但是，也可以设为接口部4和易失性存储器10分离的结构。

页数据控制部5控制对非易失性半导体存储器2的页数据的写入。在本实施方式中，页数据控制部5经由接口部4向非易失性半导体存储器2针对2个块并行地写入2个页数据。但是，页数据控制部5也可以设为针对3个以上的块并行地写入3个以上的页数据。

具体来说，首先，页数据控制部5经由接口部4向块B0的页P0和块B1的页P0分别写入页数据D0，0和页数据D1，0。

接着，页数据控制部5经由接口部4向块B0的页P1和块B1的页P1分别写入页数据D0，1和页数据D1，1。

以下，同样地，页数据控制部5经由接口部4依次向块B0的页P2～PN-1写入页数据D0，2～D0，N-1，与该页数据D0，2～D0，N-1的每个页数据并行地向块B1的页P2～PN-1写入页数据D1，2～D1，N-1。

在预定数量的页数据D0，0～D0，N-1、D1，0～D1，N-1被写入到非易失性半导体存储器2中的情况下，地址控制部6生成与所写入的页数据D0，0～D0，N-1、D1，0～D1，N-1对应的地址管理信息A0，N。并且，地址控制部6经由接口部4向非易失性半导体存储器2的块B0的页PN写入地址管理信息A0，N。

每进行2次以上的并行的写入时，生成地址管理信息。在本实施方式中，作为一例，对按包含并行地执行写入的多个块的块集而生成地址管理信息的情况进行说明。

在预定数量的页数据D0，0～D0，N-1、D1，0～D1，N-1被写入到非易失性半导体存储器2中的情况下，纠错控制部7生成与所写入的页数据D0，0～D0，N-1、D1，0～D1，N-1对应的纠错码E1，N，向非易失性半导体存储器2的块B1的页PN写入纠错码E1，N。

在半导体存储器件1正常工作的情况下，也对例如如块B2、B3等的其他的多个块来执行与由页数据控制部5、地址控制部6、纠错控制部7进行的对块B0、B1的写入处理同样的处理。

记录控制部8生成包含对块的写入的历史(履历)的记录数据(例如日志)11，并将其写入到非易失性存储器14。

在此，设为在块B3的页PK的写入期间，在半导体存储器件1中发生不正常的电源切断，然后进行了半导体存储器件1的电源接通。

记录控制部8读取存储于非易失性存储器14中的记录数据11。然后，记录控制部8决定在对哪个块的写入期间发生了不正常的电源切断，将发生了写入错误的块B2、B3通知给页数据控制部5、地址控制部6、纠错控制部7、无效数据写入部9。

页数据控制部5从发生了写入错误的块B2、B3中的页P0～PN-1读取页数据D2，0～D2，K、D3，0～D3，K-1。

地址控制部6生成地址管理信息A2，N，该地址管理信息A2，N包含与从非易失性半导体存储器2的发生了写入错误的块B2、B3中读取到的页数据D2，0～D2，K、D3，0～D3，K-1对应的地址信息L2，0～L2，K、L3，0～L3，K-1、和表示发生了写入错误的位置的错误位置信息。

在本实施方式中，页数据D0，0～D0，N-1、D1，0～D1，N-1、D2，0～D2，K、D3，0～D3，K-1分别包含与该页数据D0，0～D0，N-1、D1，0～D1，N-1、D2，0～D2，K、D3，0～D3，K-1对应的例如如LBA等的地址信息L0，0～L0，N-1、L1，0～L1，N-1、L2，0～L2，K、L3，0～L3，K-1。为了生成与发生了错误的块B2、B3对应的地址管理信息A2，N，使用页数据D2，0～D2，K、D3，0～D3，K-1所包含的地址信息L2，0～L2，K、L3，0～L3，K-1。

纠错控制部7基于从非易失性半导体存储器2的发生了写入错误的决B2、B3中读取到的页数据D2，0～D2，K、D3，0～D3，K-1、擦除状态的页所写入的无效数据I2，K+1～I2，N-1、I3，K+1～I3，N-1、以及地址管理信息A2，N生成纠错码E3，N。

在本实施方式中，将基于页数据D2，0～D2，K、D3，0～D3，K-1、无效数据I2，K+1～I2，N-1、I3，K+1～I3，N-1、以及地址管理信息A2，N来生成纠错码E3，N的情况作为例子进行说明。但是，纠错码E3，N例如既可以基于能够读取的页数据D2，0～D2，K、D3，0～D3，K-1和地址管理信息A2，N来生成，也可以基于能够读取的页数据D2，0～D2，K、D3，0～D3，K-1和无效数据I2，K+1～I2，N-1、I3，K+1～I3，N-1来生成，还可以仅基于页数据D2，0～D2，K、D3，0～D3，K-1来生成。

在通过记录控制部8检测到写入错误的情况下，无效数据写入部9经由接口部4向在发生了错误(未写入的页数据)的初始化对象块B3的页PK之后执行写入的块B2、B3之中的擦除状态的页PK+1～PN-1写入无效数据I2，K+1～I2，N-1、I3，K+1～I3，N-1。

地址控制部6向非易失性半导体存储器2的块B2的页PN写入地址信息A2，N。

纠错控制部7向非易失性半导体存储器2的块B3的页PN写入纠错码E3，N。

进而，在检测到发生了写入错误的初始化对象块B2、B3内的页数据D2，0～D2，K、D3，0～D3，K-1的任意一个的读取错误的情况下，纠错控制部7从纠错处理的对象中去除地址管理信息A2，N的错误位置信息表示的块B3的页PK，基于纠错码E3，N执行对页数据D2，0～D2，K、D3，0～D3，K-1的纠错处理。

以下，将比较例的半导体存储器件和本实施方式涉及的半导体存储器件1进行对比来说明。

在执行页数据的写入定时和纠错码的写入定时相分离的写入的过程中发生不正常的电源切断，接着电源被接通的情况下，与从写入最后的纠错码后到不正常的电源切断的期间所写入的页数据对应的纠错码没有被存储在非易失性半导体存储器2中。因而，从写入最后的纠错码后到不正常的电源切断的期间所写入的页数据的可靠性下降。

存在以下倾向：通过非易失性半导体存储器2的微细化而能够存储的数据的密度越提高，非易失性半导体存储器2所写入的页数据的可靠性越下降。作为维持非易失性半导体存储器2的可靠性的方法，存在限制对非易失性半导体存储器2的写入量的方法、限制非易失性半导体存储器2的使用的方法等。具体来说，有通过将被擦除的区域不长期放置在未写入的状态来防止非易失性半导体存储器2的数据的可靠性的下降的方法。另外，为了防止对擦除状态的区域(例如页)进行再擦除，有如下方法：在由于不正常的电源切断而存在对写入中的块未写入的页的情况下，使该写入中的块中的对未写入的页的写入完成来防止非易失性半导体存储器2的数据的可靠性的下降。

进而，对于在发生了不正常的电源切断的时刻处于写入期间的块，有在写入中的页中数据变成错误而不能继续使用的情况。因而，针对在发生了不正常的电源切断的时刻处于写入期间的块，对剩余的页写入无效数据，使写入完成。

首先，使用图2至图4，对比较例的半导体存储器件进行说明。

图2是表示比较例的半导体存储器件涉及的对非易失性半导体存储器的页数据的并行写入的一例的图。

比较例的半导体存储器件是向非易失性半导体存储器2中的2个块B0、B1的页P0～PN-1并行地写入页数据D0，0～D0，N-1、D1，0～D1，N-1。比较例的半导体存储器件中，当将一定量的页数据D0，0～D0，N-1、D1，0～D1，N-1写入到非易失性半导体存储器2时，向非易失性半导体存储器2写入表示各页数据D0，0～D0，N-1、D1，0～D1，N-1的地址信息的地址管理信息A0，N、和用于对各页数据D0，0～D0，N-1、D1，0～D1，N-1及地址管理信息A0，N进行订正的纠错码E1，N。在该图2中，与上述图1同样地例示了按并行写入的多个块而写入与该多个块对应的地址管理信息和纠错码的情况。

图3是表示在比较例的半导体存储器件中在写入期间发生了不正常的电源切断的情况下的非易失性半导体存储器2的状态的一例的图。

比较例的半导体存储器件中，向非易失性半导体存储器2的2个块B2、B3中的页P0～PK-1并行地写入页数据D2，0～D2，K-1、D3，0～D3，K-1。

在此，在图3中，示出了在对块B2、B3的页PK写入页数据D2，K、D3，K的期间发生了不正常的电源切断的状态。在该情况下，块B2、B3中的没有进行写入的页PK+1～PN为擦除状态。在该图3的状态中，对块B2、B3没有写入地址管理信息和纠错码。因此，对块B2、B3已经写入的页数据D2，0～D2，K-1、D3，0～D3，K-1与其他块所写入的页数据相比，纠错能力变低。

图4是表示在比较例的半导体存储器件中在不正常的电源切断后再次接通了电源的时刻的非易失性半导体存储器2的状态的一例的图。

有如下情况：对写入期间发生了不正常的电源切断的块B3的页PK未进行正常的读取，块B3的页PK的读取变为错误。另外，当在写入期间发生不正常的电源切断时，有对块B2、B3的擦除状态的页PK+1～PN的写入的可靠性下降的情况。

因而，比较例的半导体存储器件不继续使用块B2、B3，向块B2、B3中的擦除状态的剩余的页PK+1～PN写入无效数据，中止块B2、B3的使用。

与此相对，使用图5至图6来说明本实施方式涉及的半导体存储器件1。

图5是表示在本实施方式涉及的半导体存储器件1中发生不正常的电源切断、再次接通电源、执行了初始化处理的时刻的非易失性半导体存储器2的状态的一例的图。

本实施方式涉及的初始化处理通过记录控制部8、页数据控制部5、地址控制部6、纠错控制部7、无效数据写入部9来执行。

在电源接通时所执行的初始化处理中，检测由于写入期间的不正常的电源切断而产生了未写入的页PK+1～PN的块B2、B3，对该块B2、B3执行页数据D2，0～D2，K、D3，0～D3，K-1的读取。

在初始化处理中，基于所读取到的页数据D2，0～D2，K、D3，0～D3，K-1的地址信息L2，0～L2，K、L3，0～L3，K-1和错误位置信息来生成地址管理信息A2，N。

在初始化处理中，生成所读取到的页数据D2，0～D2，K、D3，0～D3，K-1、写入到块B2、B3的擦除状态的页PK+1～PN-1的无效数据I2，K+1～I2，N-1、I3，K+1～I3，N-1、以及与地址管理信息A2，N对应的纠错码E3，N。

然后，在初始化处理中，向块B2、B3的擦除状态的页PK+1～PN写入无效数据I2，K+1～I2，N-1、I3，K+1～I3，N-1、地址管理信息A2，N、以及纠错码E3，N。

图6是表示本实施方式涉及的地址管理信息A2，N的内容的一例的图。

地址管理信息A2，N包含：表示在写入途中发生了不正常的电源切断的块B2、B3中正常写入的页数据D2，0～D2，K、D3，0～D3，K-1的地址信息(例如LBA)L2，0～L2，K、L3，0～L3，K-1与所写入的页P0～PK-1的关系的信息；表示发生了错误的块B3的页PK的位置的错误位置信息ER；确定写入了无效数据I2，K+1～I2，N-1、I3，K+1～I3，N-1的页PK+1～PN-1的无效确定信息X2，K+1～X2，N-1、X3，K+1～X3，N-1；与在写入中发生了不正常的电源切断的块B2、B3对应的地址管理信息A2，N的识别信息12；以及与在写入中发生了不正常的电源切断的块B2、B3对应的纠错码E3，N的识别信息13。

地址管理信息A2，N例如被存储在接口部4的易失性存储器10中，然后被写入到块B2的页PN。

作为纠错码E3，N，使用针对在并行地执行写入的多个块B2、B3的组中去除发生了写入错误的块B3的页PK的其他页的异或(XOR)值。

在某比较例的方法中，按对多个决1次执行并行的写入，对并行地写入的页数据的组计算XOR数据，该XOR数据作为纠错码而被写入到非易失性半导体存储器2中。

在该比较例的方法中，基于纠错码的纠错处理只能利用于并行地执行写入的页数据的组。

与此相对，在本实施方式中，对多个块多次执行并行的写入之后，执行地址管理信息和纠错码的生成及写入。在本实施方式中，从块B2、B3的页P0～PN中预先去除发生了错误的块B3的页PK，对未发生错误的块B2的页P0～PN、块B3的页P0～PK-1、PK+1～PN-1执行XOR数据的运算，生成纠错码E3，N，写入到块B3的页PN。

如此，在本实施方式中，从纠错处理的对象中去除判明了错误的块B3的页PK。并且，未发生错误的块B2的页P0～PN-1、块B3的页P0～PK-1、PK+1～PN-1中的错误能够基于所生成的纠错码E3，N进行订正。

其结果，在本实施方式中，能够使写入到非易失性半导体存储器2中的数据的可靠性提高。

图7是表示本实施方式涉及的半导体存储器件1的初始化处理的一例的流程图。

在块101中，记录控制部8读取记录数据11。

在块102中，记录控制部8基于所读取到的记录数据11来判断是否存在写入期间发生了不正常的电源切断的初始化对象块。在不存在初始化对象块的情况下，处理结束。

在块102中判断为存在初始化对象块的情况下，在块103中，页数据控制部5对初始化对象块进行读取。

在块104中，地址控制部6生成包含与从初始化对象块读取到的页数据对应的地址信息和在写入期间发生了错误的错误位置信息的地址管理信息。

在块105中，纠错控制部7生成与初始化对象块之中的去除错误页的页对应的纠错码。

在块106中，无效数据写入部9、地址控制部6、纠错控制部7分别向初始化对象块中的擦除状态的页写入无效数据、地址管理信息、纠错码。

图8是表示本实施方式涉及的对半导体存储器件1的初始化对象块的纠错处理的一例的流程图。

在块201中，纠错控制部7判断是否在初始化对象块内的任意一个的页数据的读取中发生了读取错误。

在未发生读取错误的情况下，处理结束。

在块201中发生了读取错误的情况下，在块202中，地址控制部6从初始化对象块中读取地址管理信息。

在块203中，纠错控制部7从纠错处理的对象中去除由地址管理信息的错误位置信息所表示的错误页。

在块204中，页数据控制部5从初始化对象块中读取纠错处理的对象的页数据和无效数据，纠错控制部7从初始化对象块中读取纠错码。

在块205中，纠错控制部7基于从初始化对象块中读取到的页数据、无效数据、地址管理信息、纠错码来执行纠错处理。

以上说明的本实施方式涉及的半导体存储器件1在写入期间发生了不正常的电源切断之后的启动处理中，对在写入期间发生了不正常的电源切断的初始化对象块B2、B3进行检测。半导体存储器件1读取初始化对象块B2、B3的各页数据D2，0～D2，K、D3，0～D3，K-1，生成包含所读取到的页数据D2，0～D2，K、D3，0～D3，K-1的地址信息L2，0～L2，K、L3，0～L3，K-1和表示发生了错误的页的位置的错误位置信息的地址管理信息A2，N。为了确保非易失性半导体存储器2的数据的可靠性，半导体存储器件1在启动时向初始化对象块B2、B3的擦除状态的页PK+1～PN写入无效数据I2，K+1～I2，N-1、I3，K+1～I3，N-1、地址管理信息A2，N、以及纠错码E3，N。

由此，针对在写入期间发生了不正常的电源切断的初始化对象块B2、B3，完成对未写入的页PK+1～PN的写入，能够确保非易失性半导体存储器2的数据的可靠性。在本实施方式中，能够缩短非易失性半导体存储器2中的从被擦除起到进行写入为止的时间。

在本实施方式中，对非易失性半导体存储器2的地址管理信息A2，N和纠错码E3，N的写入是考虑初始化对象块B2、B3包含无效数据I2，K+1～I2，N-1、I3，K+1～I3，N-1的情况来执行的。例如，地址管理信息A2，N和纠错码E3，N根据避开无效数据I2，K+1～I2，N-1、I3，K+1～I3，N-1等的控制而被写入到非易失性半导体存储器2中。地址管理信息A2，N和纠错码E3，N彼此相关联。例如，纠错码E3，N被用于对针对初始化对象块B2、B3去除由于不正常的电源切断时处于写入期间而发生了错误的块B3的页PK的其他页的纠错处理。

本实施方式涉及的半导体存储器件1在向非易失性半导体存储器2写入了纠错码E3，N以后对初始化对象块B2、B3内的任意一个的页数据检测到新的读取错误的情况下，读取初始化对象块B2、B3的地址管理信息A2，N和纠错码E3，N。半导体存储器件1基于所读取到的地址管理信息A2，N的错误位置信息而从纠错处理的对象中去除发生了以不正常的电源切断为原因的读取错误的初始化对象块B3的页PK。然后，半导体存储器件1通过基于纠错码E3，N的纠错处理来订正上述的发生了新的读取错误的页数据。

由此，能够使非易失性半导体存储器2的数据的可靠性提高。

在本实施方式中，只要是页数据的并行写入的次数比纠错码的写入多，则纠错码的写入频率(频度)也可以适当变更。

例如，也可以相比于本实施方式，如准备偶数页用纠错码和奇数页用纠错码等那样增加纠错码的种类。

[第2实施方式]

在本实施方式中，对包含上述第1实施方式涉及的半导体存储器件的存储装置进行说明。

图9是例示本实施方式涉及的具备半导体存储器件的存储装置的框图。

存储装置15是混合型硬盘驱动器(HDD)。但是，存储装置15也可以是例如SSD(SolidStateDrive：固态硬盘)等。

存储装置15根据主机装置5的控制而向非易失性半导体存储器2和作为磁存储介质的磁盘16存储大容量的数据。

存储装置15具备硬盘控制器(HDC)17、缓冲存储器21、磁头IC(IntegratedCircuit：集成电路)19、磁盘16、磁头20。

HDC17控制存储装置15与主机装置5之间的接口，控制对非易失性半导体存储器2及磁盘16的数据写入和数据读取等。

缓冲存储器21根据HDC17的控制而暂时地存储用于存储装置15与主机装置5之间的数据传输的写入数据或读取数据。作为缓冲存储器21，例如使用DRAM等。

存储控制器3根据HDC17的控制来控制非易失性半导体存储器2。

磁头IC19是根据HDC17的控制来控制磁头20的前置放大器集成电路(headamplifierIntegratedCircuit，磁头放大器集成电路)。

磁头20根据磁头IC19的控制而在磁盘16上移动，读取存储于磁盘16的数据，向磁盘16写入数据。

在本实施方式中，通过在存储装置15中具备半导体存储器件1，能够使存储装置15所存储的数据的可靠性提高。

在混合型的存储装置15中，即使对非易失性半导体存储器2能够一次写入的页数据的量少，也能够执行纠错，能够提高非易失性半导体存储器2的数据的可靠性。

说明了本发明的一些实施方式，但这些实施方式是作为例子而提示的，没有限定发明的范围的意图。这些新的实施方式能够以其他各种方式来实施，在不超出发明的要旨的范围内能够进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围和要旨内，并且包含在与权利要求书所记载的发明等同的范围内。

Claims (6)

1.一种半导体存储器件，具备：

非易失性半导体存储器；和

存储控制器，其对所述非易失性半导体存储器写入多个写入数据和包含所述多个写入数据的地址信息的第1地址管理信息，在从所述非易失性半导体存储器读取到的所述多个写入数据的任意一个写入数据发生了错误的情况下，对包含所述多个写入数据和所述第1地址管理信息的纠错组执行纠错处理，

所述存储控制器在处理对象的纠错组内检测到读取错误的情况下，生成包含所述处理对象的纠错组内的写入数据的地址信息、和发生了所述读取错误的错误位置信息的第2地址管理信息，向所述处理对象的纠错组的写入目的地中的擦除状态的区域写入无效数据和所述第2地址管理信息。

2.根据权利要求1所述的半导体存储器件，

所述存储控制器在所述处理对象的纠错组内检测到所述读取错误的情况下，生成与所述处理对象的纠错组对应的纠错码，向所述处理对象的纠错组的写入目的地中的所述擦除状态的区域写入所述无效数据、所述第2地址管理信息、以及所述纠错码。

3.根据权利要求2所述的半导体存储器件，

所述存储控制器在对所述非易失性半导体存储器写入所述纠错码以后检测到对所述处理对象的纠错组内的所述写入数据的新的读取错误的情况下，读取所述第2地址管理信息和所述纠错码，从所述纠错处理的对象中去除所述错误位置信息表示的区域，基于所述纠错码对所述处理对象的纠错组内的所述写入数据执行纠错处理。

4.根据权利要求1至3中的任一项所述的半导体存储器件，

所述写入数据是写入到所述非易失性半导体存储器的页中的页数据，

所述纠错组包含多个页数据集，所述多个页数据集分别包含对所述非易失性半导体存储器并行写入的2个以上的页数据，

所述读取错误是由在对所述非易失性半导体存储器的写入期间发生的不正常的电源切断引起的错误。

5.一种存储控制器，具备：

对非易失性半导体存储器执行数据的写入及读取的接口部；和

控制部，其经由所述接口部对所述非易失性半导体存储器写入多个写入数据和包含所述多个写入数据的地址信息的第1地址管理信息，在从所述非易失性半导体存储器读取到的所述多个写入数据的任意一个写入数据发生了错误的情况下，对包含所述多个写入数据和所述第1地址管理信息的纠错组执行纠错处理，

所述控制部在处理对象的纠错组内检测到读取错误的情况下，生成包含所述处理对象的纠错组内的写入数据的地址信息、和发生了所述读取错误的错误位置信息的第2地址管理信息，向所述处理对象的纠错组的写入目的地中的擦除状态的区域写入无效数据和所述第2地址管理信息。

6.一种存储控制器的控制方法，是控制对非易失性半导体存储器的数据的写入及读取的存储控制器的控制方法，所述控制方法包括以下步骤：

对所述非易失性半导体存储器写入多个写入数据和包含所述多个写入数据的地址信息的第1地址管理信息的步骤；

在从所述非易失性半导体存储器读取到的所述多个写入数据的任意一个写入数据发生了错误的情况下，对包含所述多个写入数据和所述第1地址管理信息的纠错组执行纠错处理的步骤；

在处理对象的纠错组内检测到读取错误的情况下，生成包含所述处理对象的纠错组内的写入数据的地址信息、和发生了所述读取错误的错误位置信息的第2地址管理信息的步骤；以及

向所述处理对象的纠错组的写入目的地中的擦除状态的区域写入无效数据和所述第2地址管理信息的步骤。