JPH05233464A - Ｅｅｐｒｏｍのデータ書換方法およびｅｅｐｒｏｍカード - Google Patents

Ｅｅｐｒｏｍのデータ書換方法およびｅｅｐｒｏｍカード

Info

Publication number
JPH05233464A
JPH05233464A JP7325592A JP7325592A JPH05233464A JP H05233464 A JPH05233464 A JP H05233464A JP 7325592 A JP7325592 A JP 7325592A JP 7325592 A JP7325592 A JP 7325592A JP H05233464 A JPH05233464 A JP H05233464A
Authority
JP
Japan
Prior art keywords
data
eeprom
ram
written
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7325592A
Other languages
English (en)
Inventor
Osamu Saito
理 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13512892&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH05233464(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP7325592A priority Critical patent/JPH05233464A/ja
Priority to US08/020,541 priority patent/US5390148A/en
Priority to EP93102875A priority patent/EP0557968B1/en
Priority to DE69326175T priority patent/DE69326175T2/de
Publication of JPH05233464A publication Critical patent/JPH05233464A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators

Abstract

(57)【要約】 【目的】 ＥＥＰＲＯＭ40へのデータの書換えの信頼性
を向上する。 【構成】 メモリ・カードにはＥＥＰＲＯＭ40のほかに
Ｓ−ＲＡＭ30が含まれている。ＥＥＰＲＯＭ40に記録さ
れているデータの一部を構成する古い部分データが書換
えられるときには，書換えるべき古い部分データがＥＥ
ＰＲＯＭ40から読出されＳ−ＲＡＭ30に与えられる。Ｓ
−ＲＡＭ30において古い部分データから新しい部分デー
タへの書換えが行なわれ，ＥＥＰＲＯＭ40に与えられ書
込まれる。Ｓ−ＲＡＭ30において書換えられたデータと
ＥＥＰＲＯＭ40に書込まれたデータとがすべて一致する
かどうか比較部50において判断される。一致していれ
ば，変更データがＥＥＰＲＯＭ40に確実に記憶されたこ
とが確認される。

Description

【発明の詳細な説明】
【０００１】
【技術分野】この発明は，ＥＥＰＲＯＭ（electrically
erasable programmable read onlymemory ）のデータ
書換方法およびＥＥＰＲＯＭカードに関する。
【０００２】
【背景技術】Ｓ−ＲＡＭ（static random access memor
y ）を備えたメモリ・カードは，バッテリィ・バックア
ップが必要，１ビット当りの単価が高いなどの欠点をも
つため，これらの欠点を解消するＥＥＰＲＯＭを備えた
メモリ・カードの開発が進められている。ＥＥＰＲＯＭ
を備えたメモリ・カードはバッテリィ・バックアップが
不要，１ビット当りの単価が安いという利点をもつが，
書換え回数は１万回程度であるためＳ−ＲＡＭを備えた
カードに比べて信頼性の面で劣るという欠点をもつ。
【０００３】
【発明の開示】この発明は，ＥＥＰＲＯＭのデータ書換
えの信頼性を向上させることを目的とする。
【０００４】この発明のＥＥＰＲＯＭカードのデータ書
換方法は，書換えるべき古い部分データを含む第１のデ
ータが記憶されているＥＥＰＲＯＭの領域をアドレスし
てそこに記憶されている上記第１のデータを読出し，上
記ＥＥＰＲＯＭから読出された上記第１のデータをＲＡ
Ｍに書込み，上記ＲＡＭに書込まれた上記第１のデータ
のうち上記古い部分データを新しい部分データで書換え
ることにより第２のデータを生成し，上記新しい部分デ
ータを含む上記第２のデータを書込むべき上記ＥＥＰＲ
ＯＭの領域をアドレスしてそこに上記ＲＡＭから読出し
た上記第２のデータを書込み，上記ＲＡＭの上記第２の
データと上記ＥＥＰＲＯＭの上記第２のデータをそれぞ
れ読出してこれらが一致するかどうかを判定し，上記Ｒ
ＡＭの上記第２のデータと上記ＥＥＰＲＯＭの上記第２
のデータとが一致しないと判定されたときには上記ＲＡ
Ｍの上記第２のデータと上記ＥＥＰＲＯＭの上記第２の
データとが一致すると判定されるまで，上記ＥＥＰＲＯ
Ｍに，上記第２のデータの再書込みを行なうことを特徴
とする。
【０００５】この発明のＥＥＰＲＯＭカードは，データ
の消去および書込みが可能なＥＥＰＲＯＭ，上記ＥＥＰ
ＲＯＭのデータを更新する作業を行なうためのＲＡＭ，
書換えるべき古い部分データを含む第１のデータが記憶
されている上記ＥＥＰＲＯＭの領域をアドレスしてそこ
に記憶されている上記第１のデータを読出し，上記ＥＥ
ＰＲＯＭから読出された上記第１のデータを上記ＲＡＭ
に書込む第１のデータ読出書込手段，上記ＲＡＭに書込
まれた上記第１のデータのうち上記古い部分データを新
しい部分データと書換えることにより第２のデータを生
成するデータ更新手段，上記データ更新手段によって書
換えられた上記第２のデータを書込むべき上記ＥＥＰＲ
ＯＭの領域をアドレスしてそこに上記第２のデータを書
込むデータ書込手段，上記データ更新手段によって書換
えられた上記第２のデータと上記データ書込手段によっ
て上記ＥＥＰＲＯＭに書込まれた上記第２のデータとを
比較してこれらが一致しているかどうかを判定する判定
手段，ならびに上記データ更新手段によって生成された
上記ＲＡＭの上記第２のデータと上記データ書込手段に
よって上記ＥＥＰＲＯＭに書込まれた上記第２のデータ
とが一致しないと判定されたときには，生成された上記
ＲＡＭの上記第２のデータと上記ＥＥＰＲＯＭの上記第
２のデータとが一致すると判定されるまで，上記ＥＥＰ
ＲＯＭに，上記第２のデータの再書込みを行なうよう上
記データ書込手段を制御する制御手段を備えていること
を特徴とする。
【０００６】この発明によると，書換えるべき古い部分
データを含む第１のデータがＥＥＰＲＯＭから読出され
ＲＡＭに書込まれる。ＲＡＭに書込まれた第１のデータ
のうち古い部分データが新しい部分データに書換えられ
第２のデータが生成される。この第２のデータがＥＥＰ
ＲＯＭに書込まれる。
【０００７】ＲＡＭにおいて書換えられた第２のデータ
とＥＥＰＲＯＭに書込まれた第２のデータとが一致して
いるかが判定され，一致していなければ一致するまでＥ
ＥＰＲＯＭに第２のデータの再書込みが続けられる。
【０００８】第２のデータがＥＥＰＲＯＭに確実に書込
まれたかどうかが確認され，確実に書込まれていないと
きには再書込みが行なわれるのでＥＥＰＲＯＭのデータ
書換えの信頼性が向上する。第１のデータのうち書換え
るべき古い部分データ以外のデータはＲＡＭに書込まれ
保存されているので，データの書込みの失敗によるデー
タの消失が防止される。
【０００９】
【実施例】図１はこの発明の実施例を示すもので，メモ
リ・カードの電気的構成のブロック図である。
【００１０】メモリ・カードにはシーケンス制御部10が
含まれており，このシーケンス制御部10により全体の動
作が統括される。メモリ・カードにはディジタル・デー
タを記憶するためのＥＥＰＲＯＭ40が含まれている。ま
たアドレスを発生するアドレス変換部20が含まれてい
る。
【００１１】さらにメモリ・カードにはＳ−ＲＡＭ30が
含まれている。このＳ−ＲＡＭ30はデータを更新する作
業をするもので，ＥＥＰＲＯＭ40に書込むべきデータが
このＳ−ＲＡＭ30に一時的に記憶される。
【００１２】ＥＥＰＲＯＭ40に確実にデータが書込まれ
たかどうかを確認するために，Ｓ−ＲＡＭ30に一時的に
記憶されたデータとＥＥＰＲＯＭ40に書込まれたデータ
との比較が行なわれる。このためメモリ・カードには比
較部50が含まれ，Ｓ−ＲＡＭ30に一時的に記憶されたデ
ータとＥＥＰＲＯＭ40に書込まれたデータとが一致して
いれば比較部50から一致信号ＥＱが出力される。Ｓ−Ｒ
ＡＭ30に一時的に記憶されたデータとＥＥＰＲＯＭ40に
書込まれたデータとが一致していれば，Ｓ−ＲＡＭ30に
記憶されているデータは消去される。
【００１３】シーケンス制御部10にはメモリ・カードが
装着される電子機器から，プログラム供給電圧ＶPP，カ
ードイネーブル信号ＣＥ，画像データまたはアドレス・
データＤ０〜Ｄ７，このデータＤ０〜Ｄ７が画像データ
かアドレス・データかを表わすデータ判別信号Ａ／Ｄ，
メモリ・カードへの画像データの書込みかメモリ・カー
ドからの画像データの読出しかを表わす書込／読出信号
Ｒ／Ｗおよびバス・クロック・パルスＢＣＫがそれぞれ
与えられている。
【００１４】また，メモリ・カードが画像データまたは
アドレス・データを送受信できる（レディ）状態か送受
信できない（ビジィ）状態かを表わす状態信号ＲＤＹ／
ＢＳＹがシーケンス制御部10から出力され，メモリ・カ
ードが装着される電子機器に与えられる。
【００１５】シーケンス制御部10の構成例が図２に示さ
れている。
【００１６】図２を参照して，シーケンス制御部10には
コマンド制御部11およびアドレス・レジスタ12が含まれ
ている。
【００１７】コマンド制御部11は，上述のデータ判別信
号Ａ／Ｄ，書込／読出信号Ｒ／Ｗおよびバス・クロック
・パルスＢＣＫを入力し，チップ・セレクト信号ＣＳ，
メモリ・リード信号ＲＤおよびメモリ・ライト信号ＷＲ
を出力する。これらのチップ・セレクト信号ＣＳ，メモ
リ・リード信号ＲＤおよびメモリ・ライト信号ＷＲはシ
ーケンス制御部10から出力され，ＥＥＰＲＯＭ40および
Ｓ−ＲＡＭ30に与えられる。またコマンド制御部11から
状態信号ＲＤＹ／ＢＳＹが出力される。
【００１８】コマンド制御部11からはラッチ・クロック
・パルスも出力され，アドレス・レジスタ12に与えられ
る。アドレス・レジスタ12にはデータＤ０〜Ｄ７が与え
られる。このアドレス・レジスタ12によりアドレス変換
部20に含まれる論理クラスタ・マップのアドレスを指定
する論理クラスタ・アドレスが生成される。
【００１９】さらにシーケンス制御部10とアドレス変換
部20との間において，データの書込みの誤りが生じたク
ラスタを指定する論理クラスタのアドレス，最後に書込
みが行なわれた最終ライト・クラスタのアドレス，およ
び上書きが行なわれたオーバライト・クラスタのアドレ
スを含むクラスタ・アドレス・データの送受信が行なわ
れる。
【００２０】アドレス変換部20の構成例が図３に示され
ている。
【００２１】図３を参照して，アドレス変換部20には論
理クラスタ・マップ21が作成されている。論理クラスタ
・マップ21は図４(A) に示すように論理クラスタ・アド
レスとこの論理クラスタ・アドレスによって指定される
論理クラスタとから構成される。
【００２２】論理クラスタには物理クラスタ・アドレス
が記憶されている。論理クラスタ・マップに論理クラス
タ・アドレスが与えられることにより，論理クラスタ・
アドレスによって特定される物理クラスタ・アドレスが
出力される。この物理クラスタ・アドレスはＥＥＰＲＯ
Ｍ40に与えられる。
【００２３】上述したようにＳ−ＲＡＭ30に記憶された
データとＥＥＰＲＯＭ40に書込まれたデータとが一致し
ているかどうかが判別されるときは，Ｓ−ＲＡＭ30およ
びＥＥＰＲＯＭ40からそれぞれのデータが読出され比較
部50に与えられる。比較部50においてそれぞれのデータ
の比較が行なわれ，一致しているときには一致信号ＥＱ
が出力される。この一致信号ＥＱはシーケンス制御部10
に与えられる。
【００２４】図４から図９はクラスタ・マップを模式的
に表わしている。図４から図９において，(A) はアドレ
ス変換部20に記憶されている論理クラスタ・マップを，
(B)はＥＥＰＲＯＭ40に記憶されている物理クラスタ・
マップをそれぞれ表わしている。
【００２５】図４(A) および(B) を参照して，論理クラ
スタ・マップは１〜８までの論理クラスタ・アドレスに
より論理クラスタが特定され，最終ライト・クラスタお
よびオーバライト・クラスタも記憶される。また物理ク
ラスタは１〜12までの物理クラスタ・アドレスにより特
定される。
【００２６】メモリ・カードの初期の状態においては論
理クラスタ・マップは図４(A) に示すようにデータとし
てすべて「０」が記憶されている。また物理クラスタ・
マップは図４(B) に示すようにすべて空状態となってい
る。
【００２７】シーケンス制御部10からレディ信号が出力
され，ＥＥＰＲＯＭ40にデータの書込みが行なわれると
きにはメモリ・カードに画像データＤ０〜Ｄ７が与えら
れる。この画像データＤ０〜Ｄ７はＳ−ＲＡＭ30を介し
てＥＥＰＲＯＭ40に与えられる。
【００２８】シーケンス制御部10には書込みを表わす書
込／読出信号Ｒ／Ｗが与えられる。またシーケンス制御
部10からはメモリ・ライト信号ＷＲが出力されＳ−ＲＡ
Ｍ30およびＥＥＰＲＯＭ40にそれぞれ与えられる。
【００２９】さらにシーケンス制御部10から論理クラス
タ・アドレスが出力されアドレス変換部20およびＳ−Ｒ
ＡＭ30にそれぞれ与えられる。Ｓ−ＲＡＭ30に論理クラ
スタ・アドレスが与えられることにより論理クラスタ・
アドレスにより特定される画像データがＥＥＰＲＯＭ40
に与えられる。
【００３０】アドレス変換部20に論理クラスタ・アドレ
スが与えられ図５(A) に示すように論理クラスタに物理
クラスタ・アドレスが記憶され，ＥＥＰＲＯＭ40に与え
られる。これによりＥＥＰＲＯＭ40において物理クラス
タ・アドレスによって特定される物理クラスタに画像デ
ータが記憶される。この状態が図５(B) に示されてい
る。物理クラスタ・アドレス１に記憶される１クラスタ
・データにはデータＡ1，Ｂ1 ，Ｃ1 およびＤ1 が記憶
され，他のクラスタ・アドレス２から８にもデータ
Ａ2 ，Ｂ2 ，Ｃ2 およびＤ2 からデータＡ8 ，Ｂ8 ，Ｃ
8 およびＤ8 がそれぞれ記憶される。
【００３１】この場合は，物理クラスタ・アドレスがす
べて空状態のときにディジタル・データの書込みが行な
われており，上書きは行なわれていないので，図５(A)
に示すようにオーバライト・クラスタ・アドレスとして
データ「０」が記憶され，最終クラスタ・アドレスとし
てデータ「８」が記憶される。
【００３２】物理クラスタ・アドレス「２」に記憶され
ているデータの書換えが行なわれるときには物理クラス
タ・アドレス「２」に記憶されている２クラスタ・デー
タ（Ａ2 ，Ｂ2 ，Ｃ2 およびＤ2 ）が読出されＳ−ＲＡ
Ｍ30に与えられる。Ｓ−ＲＡＭ30においてデータの一部
書換え（古い部分データＤ2 から新しい部分データＥ2
への書換え）が行なわれる。
【００３３】一部が書換えられたデータはＥＥＰＲＯＭ
40に与えられる。アドレス変換部20からは物理クラスタ
・アドレスのデータとして「２」が出力されＥＥＰＲＯ
Ｍ40に与えられる。これにより物理クラスタ・アドレス
「２」の物理クラスタに新たなデータ（Ａ2 ，Ｃ2 ，Ｄ
2 およびＥ2 ）が記憶される。このようにもとの物理ク
ラスタに記憶してもよいし，異なる物理クラスタに記憶
してもよい。
【００３４】Ｓ−ＲＡＭ30に一旦記憶されたデータとＥ
ＥＰＲＯＭ40に書込まれたデータとがそれぞれ読出さ
れ，比較部50に与えられる。比較部50においてそれぞれ
のデータが比較され，すべてのデータが一致していれば
一致信号ＥＱが出力されシーケンス制御部10に与えられ
る。一致していなければアドレス「２」の物理クラスタ
は欠陥領域とされ，アドレス「９」の物理クラスタに２
クラスタ・データ（Ａ2，Ｂ2 ，Ｃ2 およびＥ2 ）が新
たに書込まれる。この状態が図６(A) および(B)に示さ
れている状態である。このときは最終ライト・クラスタ
・アドレスはインクレメントされ，最終ライト・クラス
タ・アドレスとしてデータ「９」が記憶される。もっと
も同じ物理クラスタに再書込みを行ない，何度か再書込
みをしても一致しないときに新たな物理クラスタに記憶
するようにしてもよい。
【００３５】空状態でない論理クラスタ・アドレス，た
とえば論理クラスタ・アドレス「３」に新たなデータが
書込まれるときにはオーバライト・クラスタ・アドレス
が「０」であるから，最終ライト・クラスタ・アドレス
を参照し，物理クラスタ・アドレス「10」に３クラスタ
・データ（Ａ3 ，Ｂ3 ，Ｃ3 ，およびＥ3 ）が書込ま
れ，アドレス「３」が記憶していた物理クラスタ・アド
レスによって特定される物理クラスタが空状態とされ
る。この状態が図７(A) および(B) に示す状態である。
このときは論理クラスタ・アドレス「３」の論理クラス
タを上書きしたこととなるのでオーバライト・クラスタ
・アドレスが「３」とされ，最終ライト・クラスタ・ア
ドレスはインクレメントされる。
【００３６】上述したのと同様に空状態でない論理クラ
スタ・アドレス（論理クラスタ・アドレス「４」）に，
新たなデータが書込まれると，オーバライト・クラスタ
・アドレスは「４」となる。最終ライト・クラスタ・ア
ドレスは「10」のままであり，変更されない。
【００３７】さらに図８(A) および(B) を参照して，論
理クラスタ・アドレス「５」によって特定される論理ク
ラスタに記憶されているデータの一部を変更する場合に
は，論理クラスタ・アドレス「５」により特定される物
理クラスタ・アドレス「５」のデータ（Ａ5 ，Ｂ5 ，Ｃ
5 およびＤ5 ）が読出され，Ｓ−ＲＡＭ30に与えられＳ
−ＲＡＭ30においてデータの部分的な変更（データＤ5
からデータＥ5 に変更）が行なわれる。
【００３８】変更された新しいデータ（Ａ5 ，Ｂ5 ，Ｃ
5 およびＥ5 ）はＥＥＰＲＯＭ40に与えられ空状態であ
るアドレス「４」の物理クラスタに書込まれる。アドレ
ス「４」の物理クラスタに書込まれた新しいデータがＥ
ＥＰＲＯＭ40から読出され比較部50に与えられる。また
Ｓ−ＲＡＭ30に記憶されている新しいデータも比較部50
に与えられる。
【００３９】比較部50において，Ｓ−ＲＡＭ30から読出
された新しいデータとＥＥＰＲＯＭ40から読出された新
しいデータとが一致しているかどうかが比較され，一致
していないとＥＥＰＲＯＭ40への新しいデータの書込み
が失敗と判断される。これにより新しいデータは空状態
である，アドレス「11」の物理クラスタ・アドレスに書
込まれる。この場合もＥＥＰＲＯＭ40およびＳ−ＲＡＭ
30からそれぞれ新しいデータが読出され一致しているか
どうかが比較部50において判別される。
【００４０】このようにして物理クラスタ・アドレス
「11」に新しいデータが書込まれた状態が図９(A) およ
び(B) に示されている状態である。この場合は，図９
(A) に示すようにオーバライト・クラスタ・アドレスは
「５」に，最終クラスタ・アドレスは「11」にそれぞれ
変更される。
【図面の簡単な説明】
【図１】メモリ・カードの電気的構成を示すブロック図
である。
【図２】シーケンス制御部の構成例を示している。
【図３】アドレス変換部の構成例を示している。
【図４】(A) は論理クラスタ・マップの一例を，(B) は
物理クラスタ・マップの一例をそれぞれ示している。
【図５】(A) は論理クラスタ・マップの一例を，(B) は
物理クラスタ・マップの一例をそれぞれ示している。
【図６】(A) は論理クラスタ・マップの一例を，(B) は
物理クラスタ・マップの一例をそれぞれ示している。
【図７】(A) は論理クラスタ・マップの一例を，(B) は
物理クラスタ・マップの一例をそれぞれ示している。
【図８】(A) は論理クラスタ・マップの一例を，(B) は
物理クラスタ・マップの一例をそれぞれ示している。
【図９】(A) は論理クラスタ・マップの一例を，(B) は
物理クラスタ・マップの一例をそれぞれ示している。
【符号の説明】
10 シーケンス制御部 20 アドレス変換部 30 Ｓ−ＲＡＭ 40 ＥＥＰＲＯＭ 50 比較部

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 書換えるべき古い部分データを含む第１
    のデータが記憶されているＥＥＰＲＯＭの領域をアドレ
    スしてそこに記憶されている上記第１のデータを読出
    し，上記ＥＥＰＲＯＭから読出された上記第１のデータ
    をＲＡＭに書込み，上記ＲＡＭに書込まれた上記第１の
    データのうち上記古い部分データを新しい部分データで
    書換えることにより第２のデータを生成し，上記新しい
    部分データを含む上記第２のデータを書込むべき上記Ｅ
    ＥＰＲＯＭの領域をアドレスしてそこに上記ＲＡＭから
    読出した上記第２のデータを書込み，上記ＲＡＭの上記
    第２のデータと上記ＥＥＰＲＯＭの上記第２のデータを
    それぞれ読出してこれらが一致するかどうかを判定し，
    上記ＲＡＭの上記第２のデータと上記ＥＥＰＲＯＭの上
    記第２のデータとが一致しないと判定されたときには上
    記ＲＡＭの上記第２のデータと上記ＥＥＰＲＯＭの上記
    第２のデータとが一致すると判定されるまで，上記ＥＥ
    ＰＲＯＭに，上記第２のデータの再書込みを行なう，Ｅ
    ＥＰＲＯＭのデータ書換方法。
  2. 【請求項２】 データの消去および書込みが可能なＥＥ
    ＰＲＯＭ，上記ＥＥＰＲＯＭのデータを更新する作業を
    行なうためのＲＡＭ，書換えるべき古い部分データを含
    む第１のデータが記憶されている上記ＥＥＰＲＯＭの領
    域をアドレスしてそこに記憶されている上記第１のデー
    タを読出し，上記ＥＥＰＲＯＭから読出された上記第１
    のデータを上記ＲＡＭに書込む第１のデータ読出書込手
    段，上記ＲＡＭに書込まれた上記第１のデータのうち上
    記古い部分データを新しい部分データと書換えることに
    より第２のデータを生成するデータ更新手段，上記デー
    タ更新手段によって書換えられた上記第２のデータを書
    込むべき上記ＥＥＰＲＯＭの領域をアドレスしてそこに
    上記第２のデータを書込むデータ書込手段，上記データ
    更新手段によって書換えられた上記第２のデータと上記
    データ書込手段によって上記ＥＥＰＲＯＭに書込まれた
    上記第２のデータとを比較してこれらが一致しているか
    どうかを判定する判定手段，ならびに上記データ更新手
    段によって生成された上記ＲＡＭの上記第２のデータと
    上記データ書込手段によって上記ＥＥＰＲＯＭに書込ま
    れた上記第２のデータとが一致しないと判定されたとき
    には，生成された上記ＲＡＭの上記第２のデータと上記
    ＥＥＰＲＯＭの上記第２のデータとが一致すると判定さ
    れるまで，上記ＥＥＰＲＯＭに，上記第２のデータの再
    書込みを行なうよう上記データ書込手段を制御する制御
    手段，を備えたＥＥＰＲＯＭカード。
JP7325592A 1992-02-25 1992-02-25 Ｅｅｐｒｏｍのデータ書換方法およびｅｅｐｒｏｍカード Pending JPH05233464A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7325592A JPH05233464A (ja) 1992-02-25 1992-02-25 Ｅｅｐｒｏｍのデータ書換方法およびｅｅｐｒｏｍカード
US08/020,541 US5390148A (en) 1992-02-25 1993-02-22 Method of rewriting data in EEPROM, and EEPROM card
EP93102875A EP0557968B1 (en) 1992-02-25 1993-02-24 Method of rewriting data in EEPROM, and EEPROM card
DE69326175T DE69326175T2 (de) 1992-02-25 1993-02-24 Daten-Reprogrammierungsverfahren in einem EEPROM und in einer EEPROM-Karte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7325592A JPH05233464A (ja) 1992-02-25 1992-02-25 Ｅｅｐｒｏｍのデータ書換方法およびｅｅｐｒｏｍカード

Publications (1)

Publication Number Publication Date
JPH05233464A true JPH05233464A (ja) 1993-09-10

Family

ID=13512892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7325592A Pending JPH05233464A (ja) 1992-02-25 1992-02-25 Ｅｅｐｒｏｍのデータ書換方法およびｅｅｐｒｏｍカード

Country Status (4)

Country Link
US (1) US5390148A (ja)
EP (1) EP0557968B1 (ja)
JP (1) JPH05233464A (ja)
DE (1) DE69326175T2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0596198B1 (en) * 1992-07-10 2000-03-29 Sony Corporation Flash eprom with erase verification and address scrambling architecture
JPH06208460A (ja) * 1993-01-11 1994-07-26 Hitachi Ltd マイクロプログラムメモリ制御方式
GB9307623D0 (en) * 1993-04-13 1993-06-02 Jonhig Ltd Data writing to eeprom
DE4402901A1 (de) * 1994-02-02 1995-08-03 Sel Alcatel Ag Vorrichtung und Verfahren zur Speicherung und Wiedergabe von digitalen Daten
US6750908B1 (en) 1994-02-03 2004-06-15 Canon Kabushiki Kaisha Image processing apparatus using recording medium which needs data erasing processing before recording of data
DE69536159D1 (de) * 1994-02-23 2011-06-09 Canon Kk Aufzeichnungseinheit mit Detektion der Haltbarkeit des Aufzeichnungsmediums
JP3154892B2 (ja) * 1994-05-10 2001-04-09 株式会社東芝 Ｉｃメモリカードおよびそのｉｃメモリカードの検査方法
US6381513B1 (en) * 1995-01-31 2002-04-30 Hitachi, Ltd. Electronic information distributing terminal equipment
DE29504897U1 (de) * 1995-03-23 1995-06-08 Transmed Medtech Gmbh Blutentnahmegerät
US5745425A (en) * 1996-08-29 1998-04-28 Lucent Technologies Inc. Reliable backup memory
JP3596989B2 (ja) * 1996-10-03 2004-12-02 邦博 浅田 半導体記憶装置
US5748537A (en) * 1997-02-13 1998-05-05 Garbers; Jeffrey Paul Method and apparatus for storing items in flash memory
US6128694A (en) * 1998-03-10 2000-10-03 Dell Usa, L.P. Method of correcting identification data stored in an EEPROM
DE10101974B4 (de) * 2001-01-17 2006-04-20 Siemens Ag Elektronisches Steuergerät zur Integration in mechanische Systeme
DE10129417A1 (de) * 2001-06-19 2003-01-09 Infineon Technologies Ag Verfahren zum Bearbeiten eines Speicherplatzes in einem Speicher einer Chipkarte
US7043493B2 (en) * 2001-09-17 2006-05-09 Fujitsu Limited Hierarchical file system and anti-tearing algorithm for a limited-resource computer such as a smart card
JP4564215B2 (ja) * 2001-09-26 2010-10-20 株式会社東芝 フラッシュメモリ書き替え回路、ｉｃカード用ｌｓｉ、ｉｃカード及びフラッシュメモリ書き替え方法
DE10164415A1 (de) * 2001-12-29 2003-07-17 Philips Intellectual Property Verfahren und Anordnung zur Programmierung und Verifizierung von EEPROM-Pages sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium
JP4124692B2 (ja) * 2003-04-25 2008-07-23 シャープ株式会社 不揮発性半導体記憶装置
US7173863B2 (en) 2004-03-08 2007-02-06 Sandisk Corporation Flash controller cache architecture
US7882299B2 (en) * 2004-12-21 2011-02-01 Sandisk Corporation System and method for use of on-chip non-volatile memory write cache
KR101187076B1 (ko) * 2006-01-05 2012-09-27 엘지전자 주식회사 이동 통신 시스템에 있어서 신호 전송 방법
US8321481B2 (en) 2010-05-13 2012-11-27 Assa Abloy Ab Method for incremental anti-tear garbage collection

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143794A (en) * 1981-03-03 1982-09-06 Fanuc Ltd Memory device
JPS6246493A (ja) * 1985-08-23 1987-02-28 Hitachi Ltd 半導体集積回路装置
JPH02210693A (ja) * 1989-02-10 1990-08-22 Hitachi Ltd メモリ書込み方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5764397A (en) * 1980-10-03 1982-04-19 Olympus Optical Co Ltd Memory device
US4402065A (en) * 1981-03-11 1983-08-30 Harris Corporation Integrated RAM/EAROM memory system
JPS5971180A (ja) * 1982-10-16 1984-04-21 Dainippon Printing Co Ltd Ｉｃカ−ドにおける情報処理方法
US4716552A (en) * 1985-03-29 1987-12-29 Advanced Micro Devices, Inc. Method and apparatus for non-destructive access of volatile and non-volatile data in a shadow memory array
JPH0713879B2 (ja) * 1985-06-21 1995-02-15 三菱電機株式会社 半導体記憶装置
US4800520A (en) * 1985-10-29 1989-01-24 Kabushiki Kaisha Toshiba Portable electronic device with garbage collection function
FR2591008B1 (fr) * 1985-11-30 1991-05-17 Toshiba Kk Dispositif electronique portatif
DE3602112A1 (de) * 1986-01-24 1987-07-30 Vdo Schindling System zur speicherung von informationen
US5197026A (en) * 1989-04-13 1993-03-23 Microchip Technology Incorporated Transparent EEPROM backup of DRAM memories
DE69223099T2 (de) * 1991-08-09 1998-06-10 Toshiba Kawasaki Kk Aufzeichnungsgerät für eine Speicherkarte

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143794A (en) * 1981-03-03 1982-09-06 Fanuc Ltd Memory device
JPS6246493A (ja) * 1985-08-23 1987-02-28 Hitachi Ltd 半導体集積回路装置
JPH02210693A (ja) * 1989-02-10 1990-08-22 Hitachi Ltd メモリ書込み方法

Also Published As

Publication number Publication date
US5390148A (en) 1995-02-14
EP0557968A2 (en) 1993-09-01
DE69326175D1 (de) 1999-10-07
EP0557968A3 (ja) 1994-03-30
DE69326175T2 (de) 1999-12-23
EP0557968B1 (en) 1999-09-01

Similar Documents

Publication Publication Date Title
JPH05233464A (ja) Ｅｅｐｒｏｍのデータ書換方法およびｅｅｐｒｏｍカード
JP3822081B2 (ja) データ書込装置、データ書込制御方法及びプログラム
JP3171901B2 (ja) 不揮発性メモリカードの書換え方法
US5841699A (en) Storage device and method to detect its degradation
KR20030043691A (ko) 플래시 디바이스에서 부분적으로 소거된 유닛을 검출하는방법
US5881002A (en) Nonvolatile memory control circuit
JPH08123737A (ja) メモリ・デバイス，並びに，メモリ・デバイスから補正されたユーザー・データを読み出す方法，メモリ・デバイスに補正されたユーザー・データを書き込む方法およびメモリ・デバイスのユーザー・データを消去する方法
JPH05198198A (ja) 半導体記憶装置
JPS6022438B2 (ja) 不揮発性メモリのリフレッシュ方式
WO2007013568A1 (ja) 半導体記憶装置
JP2001134629A (ja) シミュレーション方法およびシミュレーション装置
US20050188148A1 (en) Data access controlling method in flash memory and data access controlling program
US5654923A (en) Semiconductor data storage apparatus
JPH07153284A (ja) 不揮発性半導体記憶装置及びその制御方法
US5226015A (en) Semiconductor memory system
JPH10124403A (ja) ブロック消去型フラッシュメモリの書込み方法
JPH1064288A (ja) フラッシュ消去型不揮発性メモリ及びその消去方法
JPS58208994A (ja) 不揮発性半導体記憶装置
JPH04137077A (ja) メモリカードにおけるデータ記録方法およびメモリカードシステム
JP3190421B2 (ja) Ｉｃメモリカードシステム
JPS6349860A (ja) Ｅ↑２ｐｒｏｍ使用方式
JPS62289999A (ja) デ−タの書込方法
JP3157800B2 (ja) マイクロコンピュータのメモリ書き換え装置および方法
JP3135770B2 (ja) 不揮発性半導体メモリおよびその不揮発性半導体メモリを使用した記憶装置
JPS6232818B2 (ja)