JP3171901B2 - 不揮発性メモリカードの書換え方法 - Google Patents
不揮発性メモリカードの書換え方法Info
- Publication number
- JP3171901B2 JP3171901B2 JP2011092A JP2011092A JP3171901B2 JP 3171901 B2 JP3171901 B2 JP 3171901B2 JP 2011092 A JP2011092 A JP 2011092A JP 2011092 A JP2011092 A JP 2011092A JP 3171901 B2 JP3171901 B2 JP 3171901B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory chip
- chip
- memory
- rewriting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
- G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1435—Saving, restoring, recovering or retrying at system level using file system or storage system metadata
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電気的に消去、書込みお
よび読出しが可能な不揮発性メモリであるフラッシュＥ
ＥＰＲＯＭで構成されるメモリカードおよびそのメモリ
カードのデータ書換え方法に関するものである。
よび読出しが可能な不揮発性メモリであるフラッシュＥ
ＥＰＲＯＭで構成されるメモリカードおよびそのメモリ
カードのデータ書換え方法に関するものである。
【０００２】
【従来の技術】フラッシュＥＥＰＲＯＭは、書換えの目
的で使用するとき、ＲＡＭとは異なり既にデータが書込
まれている状態では、チップ全体を消去した後に書込ま
なければならない。図７に示すようにチップ内のある領
域のデータを書換える場合、従来、図６のフローチャー
トに示すように、書換え要求が来たときに、書換えデー
タを含むチップを検索し（ステップ６０１）、書換えデ
ータを含むチップの全データを記憶装置に読出して退避
しておき（ステップ６０２）、書換えデータを含むチッ
プを消去する（ステップ６０３）。ステップ６０２で退
避しておいたデータの先頭から書換えデータの直前まで
を記憶装置から読出して、ステップ６０３で消去したチ
ップに書込み（ステップ６０４）、書換えデータをステ
ップ６０３で消去したチップに書込み（ステップ６０
５）、ステップ６０２で退避しておいたデータの書換え
データの直後から最後までを、記憶装置から読出してス
テップ６０３で消去したチップに書込む（ステップ６０
６）方法が知られていた。
的で使用するとき、ＲＡＭとは異なり既にデータが書込
まれている状態では、チップ全体を消去した後に書込ま
なければならない。図７に示すようにチップ内のある領
域のデータを書換える場合、従来、図６のフローチャー
トに示すように、書換え要求が来たときに、書換えデー
タを含むチップを検索し（ステップ６０１）、書換えデ
ータを含むチップの全データを記憶装置に読出して退避
しておき（ステップ６０２）、書換えデータを含むチッ
プを消去する（ステップ６０３）。ステップ６０２で退
避しておいたデータの先頭から書換えデータの直前まで
を記憶装置から読出して、ステップ６０３で消去したチ
ップに書込み（ステップ６０４）、書換えデータをステ
ップ６０３で消去したチップに書込み（ステップ６０
５）、ステップ６０２で退避しておいたデータの書換え
データの直後から最後までを、記憶装置から読出してス
テップ６０３で消去したチップに書込む（ステップ６０
６）方法が知られていた。
【０００３】
【発明が解決しようとする課題】しかし、従来のフラッ
シュＥＥＰＲＯＭメモリカードの構成およびメモリカー
ドの書換え方法では、書換えデータを含むチップの全デ
ータを退避しておく記憶装置を必要とし、書換えの途中
で電源が切れたりする事によって、書換えデータのみな
らず書換えデータを含むチップの他のデータも失われて
しまうという課題があった。
シュＥＥＰＲＯＭメモリカードの構成およびメモリカー
ドの書換え方法では、書換えデータを含むチップの全デ
ータを退避しておく記憶装置を必要とし、書換えの途中
で電源が切れたりする事によって、書換えデータのみな
らず書換えデータを含むチップの他のデータも失われて
しまうという課題があった。
【０００４】そこで、本発明の目的は、従来のこのよう
な課題を解決するために、書換えデータを含むチップの
全データを退避しておく記憶装置を不要とし、かつ、書
換えの途中で電源が切れたりする事によって、データが
失われてしまうことを防止する不揮発性メモリカードお
よび不揮発性メモリカードの書換え方法を提供すること
である。
な課題を解決するために、書換えデータを含むチップの
全データを退避しておく記憶装置を不要とし、かつ、書
換えの途中で電源が切れたりする事によって、データが
失われてしまうことを防止する不揮発性メモリカードお
よび不揮発性メモリカードの書換え方法を提供すること
である。
【０００５】上記目的を達成するために、本発明の不揮
発性メモリカードを、メモリチップを特定する論理アド
レスと、データの書込みを開始したことを示す書込み開
始情報と、データの書込みが完了したことを示す書込み
完了情報とを格納する制御領域と、データを格納するデ
ータ領域とを有する少なくとも一つの不揮発性メモリ
と、初期状態においてメモリ内容が消去された少なくと
も一つの予備の不揮発性メモリとを有する構成とした。
また、上記目的を達成するために、本発明の不揮発性メ
モリカードの書換え方法を、不揮発性メモリカードを構
成している複数の不揮発性メモリチップそれぞれに、該
メモリチップを特定するための論理アドレスとデータの
書込みを開始したことを示す書込み開始情報と前記デー
タの書込みを完了したことを示す書込み完了情報とを格
納する制御領域と、データを格納するデータ領域とを設
けた前記不揮発性メモリカードにおいて、初期設定時
に、前記複数の不揮発性メモリチップの中の少なくとも
一つのメモリチップを予備メモリチップとしてあらかじ
め消去しておき、書換え要求が発生したときに書換え
られるべきデータを有するメモリチップを前記論理アド
レスを基に検索するとともに、前記予備メモリチップを
検索し、前記書換えられるべきデータを有するメモリ
チップの書込み開始情報に特定の演算を施し、該演算結
果を前記予備メモリチップの書込み開始情報を格納する
領域に書込み、前記書換えられるべきデータを有する
メモリチップのデータ領域の先頭から書換えられるべき
データの直前までのデータを、前記予備メモリチップの
対応する領域にコピーし、書換えデータを前記予備メモ
リチップのデータ領域に書込み、前記書換えられるべき
データを有するメモリチップのデータ領域の書換えられ
るべきデータの直後から最後までのデータを、前記予備
メモリチップにコピーし、前記書換えられるべきデータ
を有するメモリチップの論理アドレスを前記予備メモリ
チップの論理アドレスを格納する領域に書込み、前記
書き換えられるべきデータを有するメモリチップの書込
み完了情報に前記特定の演算を施し、該演算結果を前記
予備メモリチップの書込み完了情報を格納する領域に書
込み、前記書換えられるべきデータを有するメモリチ
ップを消去し、次の予備メモリチップとする手順から構
成した。さらに、前記手順を実行せず乃至を行う
前に、(イ)それぞれの前記論理アドレスが消去状態に一
致しているかをすべてのメモリチップに関して調べ、
(ロ)前記論理アドレスが消去状態に一致しているメモリ
チップが存在する場合には、該メモリチップの全領域が
完全に消去されているかどうかを調べ、(ハ)該メモリチ
ップの全領域が完全に消去されていない場合には、該メ
モリチップの全領域を消去して予備メモリチップとする
手順、および、(イ)それぞれの前記論理アドレスが消去
状態に一致しているかをすべてのメモリチップに関して
調べ、(ロ)前記論理アドレスが消去状態に一致している
メモリチップが存在しない場合には、それぞれのメモリ
チップの書込み開始情報と書込み完了情報とが一致して
いるかどうかを調べ、(ハ)前記書込み開始情報と書込み
完了情報とが一致していないメモリチップが存在する場
合には、該メモリチップを消去して予備メモリチップと
し、前記手順乃至を実行し、(ニ) 前記書込み開始
情報と書込み完了情報とが一致していないメモリチップ
が存在しない場合には、同じ論理アドレスを有するメモ
リチップが存在するかどうかを調べ、(ホ)前記同じ論理
アドレスを有するメモリチップが存在する場合には、古
い書込み開始情報もしくは書込み完了情報を有するメモ
リチップを消去して予備メモリチップとし、前記手順
乃至を実行する手順を有する構成とした。
発性メモリカードを、メモリチップを特定する論理アド
レスと、データの書込みを開始したことを示す書込み開
始情報と、データの書込みが完了したことを示す書込み
完了情報とを格納する制御領域と、データを格納するデ
ータ領域とを有する少なくとも一つの不揮発性メモリ
と、初期状態においてメモリ内容が消去された少なくと
も一つの予備の不揮発性メモリとを有する構成とした。
また、上記目的を達成するために、本発明の不揮発性メ
モリカードの書換え方法を、不揮発性メモリカードを構
成している複数の不揮発性メモリチップそれぞれに、該
メモリチップを特定するための論理アドレスとデータの
書込みを開始したことを示す書込み開始情報と前記デー
タの書込みを完了したことを示す書込み完了情報とを格
納する制御領域と、データを格納するデータ領域とを設
けた前記不揮発性メモリカードにおいて、初期設定時
に、前記複数の不揮発性メモリチップの中の少なくとも
一つのメモリチップを予備メモリチップとしてあらかじ
め消去しておき、書換え要求が発生したときに書換え
られるべきデータを有するメモリチップを前記論理アド
レスを基に検索するとともに、前記予備メモリチップを
検索し、前記書換えられるべきデータを有するメモリ
チップの書込み開始情報に特定の演算を施し、該演算結
果を前記予備メモリチップの書込み開始情報を格納する
領域に書込み、前記書換えられるべきデータを有する
メモリチップのデータ領域の先頭から書換えられるべき
データの直前までのデータを、前記予備メモリチップの
対応する領域にコピーし、書換えデータを前記予備メモ
リチップのデータ領域に書込み、前記書換えられるべき
データを有するメモリチップのデータ領域の書換えられ
るべきデータの直後から最後までのデータを、前記予備
メモリチップにコピーし、前記書換えられるべきデータ
を有するメモリチップの論理アドレスを前記予備メモリ
チップの論理アドレスを格納する領域に書込み、前記
書き換えられるべきデータを有するメモリチップの書込
み完了情報に前記特定の演算を施し、該演算結果を前記
予備メモリチップの書込み完了情報を格納する領域に書
込み、前記書換えられるべきデータを有するメモリチ
ップを消去し、次の予備メモリチップとする手順から構
成した。さらに、前記手順を実行せず乃至を行う
前に、(イ)それぞれの前記論理アドレスが消去状態に一
致しているかをすべてのメモリチップに関して調べ、
(ロ)前記論理アドレスが消去状態に一致しているメモリ
チップが存在する場合には、該メモリチップの全領域が
完全に消去されているかどうかを調べ、(ハ)該メモリチ
ップの全領域が完全に消去されていない場合には、該メ
モリチップの全領域を消去して予備メモリチップとする
手順、および、(イ)それぞれの前記論理アドレスが消去
状態に一致しているかをすべてのメモリチップに関して
調べ、(ロ)前記論理アドレスが消去状態に一致している
メモリチップが存在しない場合には、それぞれのメモリ
チップの書込み開始情報と書込み完了情報とが一致して
いるかどうかを調べ、(ハ)前記書込み開始情報と書込み
完了情報とが一致していないメモリチップが存在する場
合には、該メモリチップを消去して予備メモリチップと
し、前記手順乃至を実行し、(ニ) 前記書込み開始
情報と書込み完了情報とが一致していないメモリチップ
が存在しない場合には、同じ論理アドレスを有するメモ
リチップが存在するかどうかを調べ、(ホ)前記同じ論理
アドレスを有するメモリチップが存在する場合には、古
い書込み開始情報もしくは書込み完了情報を有するメモ
リチップを消去して予備メモリチップとし、前記手順
乃至を実行する手順を有する構成とした。
【０００６】
【作用】上記のようなフラッシュＥＥＰＲＯＭメモリカ
ード書換え方法においては、フラッシュＥＥＰＲＯＭメ
モリカード内に消去済みチップをあらかじめ用意してお
き、まず書換えデータを含むチップの書込み開始番号
を、例えばインクリメントして消去済みチップの書込み
開始番号領域に書込む。そして、書換えデータを含むチ
ップの書換えない領域のデータを消去済みチップにコピ
ーするとともに、書換えデータを消去済みチップに書込
む。次に、書換えデータを含むチップの書込み完了番号
を例えばインクリメントして消去済みチップの書込み完
了番号領域に書込む。最後に、書換えデータを含むチッ
プを消去する。
ード書換え方法においては、フラッシュＥＥＰＲＯＭメ
モリカード内に消去済みチップをあらかじめ用意してお
き、まず書換えデータを含むチップの書込み開始番号
を、例えばインクリメントして消去済みチップの書込み
開始番号領域に書込む。そして、書換えデータを含むチ
ップの書換えない領域のデータを消去済みチップにコピ
ーするとともに、書換えデータを消去済みチップに書込
む。次に、書換えデータを含むチップの書込み完了番号
を例えばインクリメントして消去済みチップの書込み完
了番号領域に書込む。最後に、書換えデータを含むチッ
プを消去する。
【０００７】
【実施例】以下に、本発明の実施例を図面に基づいて説
明する。図１は、本発明に係わるフラッシュＥＥＰＲＯ
Ｍメモリカードを書換えるシステムのブロック図であ
る。入力装置１は、フラッシュＥＥＰＲＯＭメモリカー
ド７を書換えるためのデータを入力する。ＣＰＵ２は、
システムの動作手順を記憶してあるＲＯＭ３あるいはＲ
ＡＭ４の命令を入力し、各種演算処理を実行し、フラッ
シュＥＥＰＲＯＭメモリカード７に対するデータの読出
しや書込みを制御する。ＲＡＭ４は、前記の機能以外に
もＣＰＵ２が各種演算処理を実行するためのデータ領域
としても使われる。出力装置５は、フラッシュＥＥＰＲ
ＯＭメモリカード７の内容を表示したりする。６はバス
である。フラッシュＥＥＰＲＯＭメモリカード７は、複
数のフラッシュＥＥＰＲＯＭメモリチップ８から構成さ
れている。フラッシュＥＥＰＲＯＭメモリチップ８は、
論理アドレスと書込み開始番号と書込み完了番号を含む
制御領域９と通常のデータを格納するデータ領域１０に
分けて管理する。
明する。図１は、本発明に係わるフラッシュＥＥＰＲＯ
Ｍメモリカードを書換えるシステムのブロック図であ
る。入力装置１は、フラッシュＥＥＰＲＯＭメモリカー
ド７を書換えるためのデータを入力する。ＣＰＵ２は、
システムの動作手順を記憶してあるＲＯＭ３あるいはＲ
ＡＭ４の命令を入力し、各種演算処理を実行し、フラッ
シュＥＥＰＲＯＭメモリカード７に対するデータの読出
しや書込みを制御する。ＲＡＭ４は、前記の機能以外に
もＣＰＵ２が各種演算処理を実行するためのデータ領域
としても使われる。出力装置５は、フラッシュＥＥＰＲ
ＯＭメモリカード７の内容を表示したりする。６はバス
である。フラッシュＥＥＰＲＯＭメモリカード７は、複
数のフラッシュＥＥＰＲＯＭメモリチップ８から構成さ
れている。フラッシュＥＥＰＲＯＭメモリチップ８は、
論理アドレスと書込み開始番号と書込み完了番号を含む
制御領域９と通常のデータを格納するデータ領域１０に
分けて管理する。
【０００８】図２、図３と図４を用いて本発明の動作を
説明する。図２は、フラッシュＥＥＰＲＯＭメモリカー
ド７のメモリマップである。図３は、本発明によってフ
ラッシュＥＥＰＲＯＭメモリカード７を書換えた時のメ
モリマップである。図４は、本発明の動作手順を示すフ
ローチャートである。ＬＡ１，ＬＡ２，・・・ＬＡｎ
は、書換えデータを含むチップを特定するための論理ア
ドレスである。ＷＳ１，ＷＳ２，・・・ＷＳｎは、書込
みを開始したことを示す書込み開始番号、ＷＥ１，ＷＥ
２・・・ＷＥｎは、書込みを完了したことを示す書込み
完了番号である。Ｄ１，Ｄ２・・・Ｄｎは、データであ
る。
説明する。図２は、フラッシュＥＥＰＲＯＭメモリカー
ド７のメモリマップである。図３は、本発明によってフ
ラッシュＥＥＰＲＯＭメモリカード７を書換えた時のメ
モリマップである。図４は、本発明の動作手順を示すフ
ローチャートである。ＬＡ１，ＬＡ２，・・・ＬＡｎ
は、書換えデータを含むチップを特定するための論理ア
ドレスである。ＷＳ１，ＷＳ２，・・・ＷＳｎは、書込
みを開始したことを示す書込み開始番号、ＷＥ１，ＷＥ
２・・・ＷＥｎは、書込みを完了したことを示す書込み
完了番号である。Ｄ１，Ｄ２・・・Ｄｎは、データであ
る。
【０００９】書込みを始める以前に論理アドレスは、フ
ラッシュＥＥＰＲＯＭメモリカード７の中で一義に決ま
る値に初期設定されていなければならない。さらに書込
み開始番号と書込み完了番号は、チップ内である一定の
関係、例えば等しくなるように初期設定されていなけれ
ばならない。この時にフラッシュＥＥＰＲＯＭメモリカ
ード７内のチップ２０をあらかじめ消去しておく。この
消去済みチップ２０の論理アドレスと書込み開始番号と
書込み完了番号は、消去後のある特定のパターンにな
る。図２と図３では、消去後の特定パターンは、全ビッ
トが”１”となる場合を示しており、これをａｌｌ
“Ｆ”と表わしてある。
ラッシュＥＥＰＲＯＭメモリカード７の中で一義に決ま
る値に初期設定されていなければならない。さらに書込
み開始番号と書込み完了番号は、チップ内である一定の
関係、例えば等しくなるように初期設定されていなけれ
ばならない。この時にフラッシュＥＥＰＲＯＭメモリカ
ード７内のチップ２０をあらかじめ消去しておく。この
消去済みチップ２０の論理アドレスと書込み開始番号と
書込み完了番号は、消去後のある特定のパターンにな
る。図２と図３では、消去後の特定パターンは、全ビッ
トが”１”となる場合を示しており、これをａｌｌ
“Ｆ”と表わしてある。
【００１０】図４のフローチャートに沿って本発明の動
作手順を説明する。図１の入力装置から書換えデータが
入力されると、図１のＣＰＵ２は、書換えデータを含む
チップを、チップ内の論理アドレスを基に検索する（ス
テップ４０１）。図２の例でチップ２１が所望の書換え
データを含むチップであり、論理アドレスＬＡ２と書込
み開始番号ＷＳ２と書込み完了番号ＷＥ２を持っている
とする。チップ内の論理アドレスが消去済みの場合には
ある特定のパターンになっていることを基に、消去済み
チップを検索する（ステップ４０２）。書換えデータを
含むチップ２１内の書込み開始番号ＷＳ２にある特定の
演算、例えばインクリメントとかデクリメントした結果
を消去済みチップ２０の書込み開始番号に書込む（ステ
ップ４０３）。
作手順を説明する。図１の入力装置から書換えデータが
入力されると、図１のＣＰＵ２は、書換えデータを含む
チップを、チップ内の論理アドレスを基に検索する（ス
テップ４０１）。図２の例でチップ２１が所望の書換え
データを含むチップであり、論理アドレスＬＡ２と書込
み開始番号ＷＳ２と書込み完了番号ＷＥ２を持っている
とする。チップ内の論理アドレスが消去済みの場合には
ある特定のパターンになっていることを基に、消去済み
チップを検索する（ステップ４０２）。書換えデータを
含むチップ２１内の書込み開始番号ＷＳ２にある特定の
演算、例えばインクリメントとかデクリメントした結果
を消去済みチップ２０の書込み開始番号に書込む（ステ
ップ４０３）。
【００１１】図３（ａ）のチップ２０のＷＳ２’がステ
ップ４０３で書込まれた書込み開始番号である。書換え
データを含むチップ２１内のデータ領域の先頭から書換
えデータの直前までのデータを、消去済みチップ２０の
データ領域にコピーする（ステップ４０４）。図１のＣ
ＰＵ２から送られる書換えデータを消去済みチップ２０
に書込む（ステップ４０５）。書換えデータを含むチッ
プ２１内のデータ領域の書換えデータの直後から最後ま
でのデータを、消去済みチップ２０にコピーする（ステ
ップ４０６）。書換えデータを含むチップ２１の論理ア
ドレスＬＡ２を消去済みチップ２０の論理アドレスに書
込む（ステップ４０７）。
ップ４０３で書込まれた書込み開始番号である。書換え
データを含むチップ２１内のデータ領域の先頭から書換
えデータの直前までのデータを、消去済みチップ２０の
データ領域にコピーする（ステップ４０４）。図１のＣ
ＰＵ２から送られる書換えデータを消去済みチップ２０
に書込む（ステップ４０５）。書換えデータを含むチッ
プ２１内のデータ領域の書換えデータの直後から最後ま
でのデータを、消去済みチップ２０にコピーする（ステ
ップ４０６）。書換えデータを含むチップ２１の論理ア
ドレスＬＡ２を消去済みチップ２０の論理アドレスに書
込む（ステップ４０７）。
【００１２】図３（ａ）のチップ２０のＬＡ２がステッ
プ４０７で書込まれた論理アドレスである。書換えデー
タを含むチップ２１の書込み完了番号にステップ４０３
で行なったのと同じ演算を施した結果を、消去済みチッ
プ２０の書込み完了番号に書込む（ステップ４０８）。
図３（ａ）のチップ２０のＷＥ２’がステップ４０８で
書込まれた書込み完了番号である。書換えデータを含む
チップ２１を消去する（ステップ４０９）。図３（ａ）
にチップ２１がステップ４０９で消去された状態を示
す。
プ４０７で書込まれた論理アドレスである。書換えデー
タを含むチップ２１の書込み完了番号にステップ４０３
で行なったのと同じ演算を施した結果を、消去済みチッ
プ２０の書込み完了番号に書込む（ステップ４０８）。
図３（ａ）のチップ２０のＷＥ２’がステップ４０８で
書込まれた書込み完了番号である。書換えデータを含む
チップ２１を消去する（ステップ４０９）。図３（ａ）
にチップ２１がステップ４０９で消去された状態を示
す。
【００１３】以上の手順によって図２のチップ２１内に
存在したデータＤ２は、図３（ａ）のチップ２０内に書
換えられて移動しデータＤ２’となる。新しく書換えら
れたチップ２０はチップ２１が消去される前に持ってい
たのと同じ論理アドレスを持っているので、データＤ
２’を正しく読出すことができる。ここでさらに、図３
（ａ）の状態からチップ２２内のデータを書換える要求
が来たとする。図４の動作手順を繰り返すと図３（ｂ）
の結果となる。つまり図３（ａ）に示す論理アドレスＬ
Ａｎ、書込み開始番号ＷＳｎと書込み完了番号ＷＥｎを
もつチップ２２のデータは、図３（ｂ）のチップ２１に
移る。ここで書込み開始番号はＷＳｎ’に、書込み完了
番号はＷＥｎ’に変わる。ただし論理アドレスＬＡｎは
元のままであるので正しくデータを読出すことができ
る。その後、チップ２２が消去され、次の書換えの際に
使われる。
存在したデータＤ２は、図３（ａ）のチップ２０内に書
換えられて移動しデータＤ２’となる。新しく書換えら
れたチップ２０はチップ２１が消去される前に持ってい
たのと同じ論理アドレスを持っているので、データＤ
２’を正しく読出すことができる。ここでさらに、図３
（ａ）の状態からチップ２２内のデータを書換える要求
が来たとする。図４の動作手順を繰り返すと図３（ｂ）
の結果となる。つまり図３（ａ）に示す論理アドレスＬ
Ａｎ、書込み開始番号ＷＳｎと書込み完了番号ＷＥｎを
もつチップ２２のデータは、図３（ｂ）のチップ２１に
移る。ここで書込み開始番号はＷＳｎ’に、書込み完了
番号はＷＥｎ’に変わる。ただし論理アドレスＬＡｎは
元のままであるので正しくデータを読出すことができ
る。その後、チップ２２が消去され、次の書換えの際に
使われる。
【００１４】以上の説明の中で、図４のステップ４０１
とステップ４０２の順序が逆になってもなんら問題はな
い。また、図４のステップ４０４〜ステップ４０７の順
序も入れ替わってもやはり問題はない。さらに、図４の
ステップ４０９のチップを消去する処理は、ステップ４
０８の直後に行なわれなければならない制約はなく、次
の書換えまでの期間の任意の時期に行なわれれば充分で
ある。従って、書換え要求に対して図４のステップ４０
８まで実行して終了し、ＣＰＵ２は次の書換え要求まで
の期間の暇な時に、ステップ４０９のチップの消去を行
なえばよい。これによって、書換えに要する時間は、見
かけ上ステップ４０９のチップの消去の時間だけ短縮さ
れる。上述の実施例では消去済みチップを一つ用意する
方法としたが、複数の消去済みチップを用意してもよ
い。
とステップ４０２の順序が逆になってもなんら問題はな
い。また、図４のステップ４０４〜ステップ４０７の順
序も入れ替わってもやはり問題はない。さらに、図４の
ステップ４０９のチップを消去する処理は、ステップ４
０８の直後に行なわれなければならない制約はなく、次
の書換えまでの期間の任意の時期に行なわれれば充分で
ある。従って、書換え要求に対して図４のステップ４０
８まで実行して終了し、ＣＰＵ２は次の書換え要求まで
の期間の暇な時に、ステップ４０９のチップの消去を行
なえばよい。これによって、書換えに要する時間は、見
かけ上ステップ４０９のチップの消去の時間だけ短縮さ
れる。上述の実施例では消去済みチップを一つ用意する
方法としたが、複数の消去済みチップを用意してもよ
い。
【００１５】以上の動作の説明によって明らかなよう
に、書換えのデータを含むチップは、書換えが完了する
までは消去されない。また、書換え動作中に電源が切れ
てしまってもチップがＥＥＰＲＯＭで構成されているの
で、データが失われることがなくなる。図５は、書換え
動作中に電源が切れたりした後の回復手順を示すフロー
チャートである。
に、書換えのデータを含むチップは、書換えが完了する
までは消去されない。また、書換え動作中に電源が切れ
てしまってもチップがＥＥＰＲＯＭで構成されているの
で、データが失われることがなくなる。図５は、書換え
動作中に電源が切れたりした後の回復手順を示すフロー
チャートである。
【００１６】書換え動作中に電源が切れたりした後、電
源を入れ直してから最初の書換えまでの期間に、全ての
チップについて論理アドレスが消去後のパターンと一致
しているかを調べる（ステップ５０１）。論理アドレス
が消去後のパターンと一致している場合には（ステップ
５０２）、図４のステップ４０９のチップの消去の処理
の間に電源が切れた可能性があるので、該当チップに対
して消去確認を行なう（ステップ５０３）。
源を入れ直してから最初の書換えまでの期間に、全ての
チップについて論理アドレスが消去後のパターンと一致
しているかを調べる（ステップ５０１）。論理アドレス
が消去後のパターンと一致している場合には（ステップ
５０２）、図４のステップ４０９のチップの消去の処理
の間に電源が切れた可能性があるので、該当チップに対
して消去確認を行なう（ステップ５０３）。
【００１７】消去確認で該当チップが正しく消去されて
いないと判定された場合には（ステップ５０４）、該当
チップを消去し直す（ステップ５０５）。ステップ５０
２で消去後のパターンと一致する論理アドレスが見つか
らなかった場合には、図４のステップ４０３〜ステップ
４０８の書換え動作中に電源が切れた可能性がある。書
換え動作中に電源が切れた場合、図４の書換えの処理を
行なっていれば、書込み開始番号と書込み完了番号が一
致しなくなる。従って、書込み開始番号と書込み完了番
号が一致しないチップを検索する（ステップ５０６）。
ステップ５０６の検索で書込み開始番号と書込み完了番
号が一致してないチップを発見した場合には（ステップ
５０７）、発見したチップを消去する（ステップ５０
８）。
いないと判定された場合には（ステップ５０４）、該当
チップを消去し直す（ステップ５０５）。ステップ５０
２で消去後のパターンと一致する論理アドレスが見つか
らなかった場合には、図４のステップ４０３〜ステップ
４０８の書換え動作中に電源が切れた可能性がある。書
換え動作中に電源が切れた場合、図４の書換えの処理を
行なっていれば、書込み開始番号と書込み完了番号が一
致しなくなる。従って、書込み開始番号と書込み完了番
号が一致しないチップを検索する（ステップ５０６）。
ステップ５０６の検索で書込み開始番号と書込み完了番
号が一致してないチップを発見した場合には（ステップ
５０７）、発見したチップを消去する（ステップ５０
８）。
【００１８】これにより書込み途中のチップは消去され
て再利用可能となる。この時には図４のステップ４０９
の消去の処理がなされる以前に電源が切られた訳である
から、書換えを行なおうとしていたチップは元のままで
残っている。図４のステップ４０８からステップ４０９
の処理に移る間に電源が切られた場合には、論理アドレ
スが同じチップが存在し、チップ内では書込み開始番号
と書込み完了番号が一致していることになる。
て再利用可能となる。この時には図４のステップ４０９
の消去の処理がなされる以前に電源が切られた訳である
から、書換えを行なおうとしていたチップは元のままで
残っている。図４のステップ４０８からステップ４０９
の処理に移る間に電源が切られた場合には、論理アドレ
スが同じチップが存在し、チップ内では書込み開始番号
と書込み完了番号が一致していることになる。
【００１９】従ってこのような場合を想定して、論理ア
ドレスが同じチップを検索し（ステップ５０９）、論理
アドレスが同じチップが存在している場合には（ステッ
プ５１０）、二つのチップの内書込み開始番号もしくは
書込み完了番号が、図４のステップ４０３もしくはステ
ップ４０８の演算において古いと判断されるチップを消
去する。この場合には、書換え処理後の結果が残る。
ドレスが同じチップを検索し（ステップ５０９）、論理
アドレスが同じチップが存在している場合には（ステッ
プ５１０）、二つのチップの内書込み開始番号もしくは
書込み完了番号が、図４のステップ４０３もしくはステ
ップ４０８の演算において古いと判断されるチップを消
去する。この場合には、書換え処理後の結果が残る。
【００２０】なお、図５のステップ５０６、ステップ５
０７とステップ５０８の処理と、ステップ５０９、ステ
ップ５１０とステップ５１１の処理の順序を入れ換えて
もかまわない。以上により、書換え動作中に電源が切ら
れても書換え途中のチップのデータは失われることはな
く復帰できる。
０７とステップ５０８の処理と、ステップ５０９、ステ
ップ５１０とステップ５１１の処理の順序を入れ換えて
もかまわない。以上により、書換え動作中に電源が切ら
れても書換え途中のチップのデータは失われることはな
く復帰できる。
【００２１】
【発明の効果】本発明は、以上説明したようにフラッシ
ュＥＥＰＲＯＭメモリカード内に消去済みのチップをあ
らかじめ用意し、書換えの度に書換えの完了したチップ
を消去して次の書換えのための準備とする方法により、
書換えデータを含むチップの全データを退避しておく記
憶装置が不要になる。かつ、消去する処理が書換え完了
後に行えるようになったので、書換えの途中で電源が切
れたりする事によってもデータが失われないという効果
がある。さらに、チップを消去するタイミングが、書込
み完了後から次の書込み要求までのＣＰＵの空いている
任意のタイミングでよくなるために、一つの書換え要求
に対するする書換え処理時間が、見かけ上チップを消去
する処理を除いた分だけ短くなるという効果もある。
ュＥＥＰＲＯＭメモリカード内に消去済みのチップをあ
らかじめ用意し、書換えの度に書換えの完了したチップ
を消去して次の書換えのための準備とする方法により、
書換えデータを含むチップの全データを退避しておく記
憶装置が不要になる。かつ、消去する処理が書換え完了
後に行えるようになったので、書換えの途中で電源が切
れたりする事によってもデータが失われないという効果
がある。さらに、チップを消去するタイミングが、書込
み完了後から次の書込み要求までのＣＰＵの空いている
任意のタイミングでよくなるために、一つの書換え要求
に対するする書換え処理時間が、見かけ上チップを消去
する処理を除いた分だけ短くなるという効果もある。
【図１】本発明のフラッシュＥＥＰＲＯＭメモリカード
を書換えるシステムのブロック図である。
を書換えるシステムのブロック図である。
【図２】フラッシュＥＥＰＲＯＭメモリカードの構成を
示すメモリマップである。
示すメモリマップである。
【図３】本発明によって書換えを行なった後のフラッシ
ュＥＥＰＲＯＭメモリカードの構成を示すメモリマップ
である。
ュＥＥＰＲＯＭメモリカードの構成を示すメモリマップ
である。
【図４】本発明の動作手順を示すフローチャートであ
る。
る。
【図５】本発明の書換え動作中に電源が切れた後の回復
動作を示すフローチャートである。
動作を示すフローチャートである。
【図６】従来の動作を示すフローチャートである。
【図７】メモリチップ内のデータ領域を示す説明図であ
る。
る。
１ 入力装置 ２ ＣＰＵ ３ ＲＯＭ ４ ＲＡＭ ５ 出力装置 ６ バス ７ フラッシュＥＥＰＲＯＭメモリカード ８ フラッシュＥＥＰＲＯＭメモリチップ ９ 制御領域 １０ データ領域 ２０，２１，２２ メモリチップ ＬＡ１，ＬＡ２，ＬＡｎ 論理アドレス ＷＳ１，ＷＳ２，ＷＳｎ，ＷＳ２’，ＷＳｎ’ 書込み
開始番号 ＷＥ１，ＷＥ２，ＷＥｎ，ＷＥ２’，ＷＥｎ’ 書込み
完了番号 Ｄ１，Ｄ２，Ｄｎ，Ｄ２’，Ｄｎ’ データ
開始番号 ＷＥ１，ＷＥ２，ＷＥｎ，ＷＥ２’，ＷＥｎ’ 書込み
完了番号 Ｄ１，Ｄ２，Ｄｎ，Ｄ２’，Ｄｎ’ データ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−159894（ＪＰ，Ａ) 特開 昭59−58699（ＪＰ，Ａ) 特開 昭63−305444（ＪＰ，Ａ) 実開 昭63−163543（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 12/16 G06F 12/06 520 G06F 9/06 G11C 17/00 601 G11C 29/00 601 - 603
Claims (4)
- 【請求項１】 不揮発性メモリカードを構成している複
数の不揮発性メモリチップそれぞれに、該メモリチップ
を特定するための論理アドレスとデータの書込みを開始
したことを示す書込み開始情報と前記データの書込みを
完了したことを示す書込み完了情報とを格納する制御領
域と、データを格納するデータ領域とを設けた前記不揮
発性メモリカードにおいて、初期設定時に、 前記複数の不揮発性メモリチップの中
の少なくとも一つのメモリチップを予備メモリチップと
してあらかじめ消去しておき、 書換え要求が発生したときに書換えられるべきデータ
を有するメモリチップを前記論理アドレスを基に検索す
るとともに、前記予備メモリチップを検索し、 前記書換えられるべきデータを有するメモリチップの
書込み開始情報に特定の演算を施し、該演算結果を前記
予備メモリチップの書込み開始情報を格納する領域に書
込み、 前記書換えられるべきデータを有するメモリチップの
データ領域の先頭から書換えられるべきデータの直前ま
でのデータを、前記予備メモリチップの対応する領域に
コピーし、書換えデータを前記予備メモリチップのデー
タ領域に書込み、前記書換えられるべきデータを有する
メモリチップのデータ領域の書換えられるべきデータの
直後から最後までのデータを、前記予備メモリチップに
コピーし、前記書換えられるべきデータを有するメモリ
チップの論理アドレスを前記予備メモリチップの論理ア
ドレスを格納する領域に書込み、 前記書換えられるべきデータを有するメモリチップの
書込み完了情報に前記特定の演算を施し、該演算結果を
前記予備メモリチップの書込み完了情報を格納する領域
に書込み、 前記書換えられるべきデータを有するメモリチップを
消去し、次の予備メモリチップとする手順から構成され
ることを特徴とする不揮発性メモリカードの書換え方
法。 - 【請求項２】 請求項１に記載の不揮発性メモリカード
の書換え方法において、初期設定時に前記それぞれの不
揮発性メモリチップの前記書込み開始情報と前記書込み
完了情報とを等しく設定する手順を有することを特徴と
する不揮発性メモリカードの書換え方法。 - 【請求項３】 請求項１または２に記載の不揮発性メモ
リカードの書換え方法において、前記手順を実行せず
前記乃至を行う前に、 (イ)それぞれの前記論理アドレスが消去状態に一致して
いるかをすべてのメモリチップに関して調べ、 (ロ)前記論理アドレスが消去状態に一致しているメモリ
チップが存在する場合には、該メモリチップの全領域が
完全に消去されているかどうかを調べ、 (ハ)該メモリチップの全領域が完全に消去されていない
場合には、該メモリチップの全領域を消去して予備メモ
リチップとする手順を実行することを特徴とする不揮発
性メモリカードの書換え方法。 - 【請求項４】 請求項１または２に記載の不揮発性メモ
リカードの書換え方法において、前記手順を実行せず
前記乃至を行う前に、 (イ)それぞれの前記論理アドレスが消去状態に一致して
いるかをすべてのメモリチップに関して調べ、 (ロ)前記論理アドレスが消去状態に一致しているメモリ
チップが存在しない場合には、それぞれのメモリチップ
の書込み開始情報と書込み完了情報とが一致しているか
どうかを調べ、 (ハ)前記書込み開始情報と書込み完了情報とが一致して
いないメモリチップが存在する場合には、該メモリチッ
プを消去して予備メモリチップとし、前記手順乃至
を実行し、 (ニ)前記書込み開始情報と書込み完了情報とが一致して
いないメモリチップが存在しない場合には、同じ論理ア
ドレスを有するメモリチップが存在するかどうかを調
べ、 (ホ)前記同じ論理アドレスを有するメモリチップが存在
する場合には、古い書込み開始情報もしくは書込み完了
情報を有するメモリチップを消去して予備メモリ チップ
とし、前記手順乃至を実行する手順を有することを
特徴とする不揮発性メモリカードの書換え方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011092A JP3171901B2 (ja) | 1992-02-05 | 1992-02-05 | 不揮発性メモリカードの書換え方法 |
| US08/014,430 US5530938A (en) | 1992-02-05 | 1993-02-05 | Non-volatile memory card device having flash EEPROM memory chips with designated spare memory chips and the method of rewriting data into the memory card device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011092A JP3171901B2 (ja) | 1992-02-05 | 1992-02-05 | 不揮発性メモリカードの書換え方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05216780A JPH05216780A (ja) | 1993-08-27 |
| JP3171901B2 true JP3171901B2 (ja) | 2001-06-04 |
Family
ID=12017981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011092A Expired - Lifetime JP3171901B2 (ja) | 1992-02-05 | 1992-02-05 | 不揮発性メモリカードの書換え方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5530938A (ja) |
| JP (1) | JP3171901B2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844842A (en) * | 1989-02-06 | 1998-12-01 | Hitachi, Ltd. | Nonvolatile semiconductor memory device |
| JPH05313989A (ja) * | 1992-05-08 | 1993-11-26 | Toshiba Corp | メモリカード装置 |
| US6750908B1 (en) * | 1994-02-03 | 2004-06-15 | Canon Kabushiki Kaisha | Image processing apparatus using recording medium which needs data erasing processing before recording of data |
| US5559957A (en) * | 1995-05-31 | 1996-09-24 | Lucent Technologies Inc. | File system for a data storage device having a power fail recovery mechanism for write/replace operations |
| US6009500A (en) * | 1995-06-07 | 1999-12-28 | Compaq Computer Corporation | Replacement of erroneous firmware in a redundant non-volatile memory system |
| US6728851B1 (en) | 1995-07-31 | 2004-04-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
| US5845313A (en) * | 1995-07-31 | 1998-12-01 | Lexar | Direct logical block addressing flash memory mass storage architecture |
| US8171203B2 (en) | 1995-07-31 | 2012-05-01 | Micron Technology, Inc. | Faster write operations to nonvolatile memory using FSInfo sector manipulation |
| US6978342B1 (en) | 1995-07-31 | 2005-12-20 | Lexar Media, Inc. | Moving sectors within a block of information in a flash memory mass storage architecture |
| US5925139A (en) * | 1996-03-25 | 1999-07-20 | Sanyo Electric Co., Ltd. | Microcomputer capable of preventing writing errors in a non-volatile memory |
| JPH1049439A (ja) * | 1996-03-26 | 1998-02-20 | Robert Bosch Gmbh | 制御装置の作動方法 |
| JPH117505A (ja) * | 1997-06-17 | 1999-01-12 | Fujitsu Ltd | カード型記憶媒体 |
| US7167944B1 (en) | 2000-07-21 | 2007-01-23 | Lexar Media, Inc. | Block management for mass storage |
| JP3692313B2 (ja) | 2001-06-28 | 2005-09-07 | 松下電器産業株式会社 | 不揮発性メモリの制御方法 |
| GB0123416D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Non-volatile memory control |
| GB0123421D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Power management system |
| GB0123417D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Improved data processing |
| GB0123415D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Method of writing data to non-volatile memory |
| GB0123410D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Memory system for data storage and retrieval |
| US7231643B1 (en) | 2002-02-22 | 2007-06-12 | Lexar Media, Inc. | Image rescue system including direct communication between an application program and a device driver |
| US6973519B1 (en) | 2003-06-03 | 2005-12-06 | Lexar Media, Inc. | Card identification compatibility |
| US7725628B1 (en) | 2004-04-20 | 2010-05-25 | Lexar Media, Inc. | Direct secondary device interface by a host |
| US7877569B2 (en) | 2004-04-28 | 2011-01-25 | Panasonic Corporation | Reduction of fragmentation in nonvolatile memory using alternate address mapping |
| US7370166B1 (en) | 2004-04-30 | 2008-05-06 | Lexar Media, Inc. | Secure portable storage device |
| WO2005121960A1 (en) * | 2004-06-07 | 2005-12-22 | Nokia Corporation | Operating a storage component |
| US7464306B1 (en) | 2004-08-27 | 2008-12-09 | Lexar Media, Inc. | Status of overall health of nonvolatile memory |
| US7594063B1 (en) | 2004-08-27 | 2009-09-22 | Lexar Media, Inc. | Storage capacity status |
| WO2007066720A1 (ja) | 2005-12-09 | 2007-06-14 | Matsushita Electric Industrial Co., Ltd. | 不揮発性記憶装置並びにデータ書込み方法及びデータ読み出し方法 |
| US20120197787A1 (en) * | 2011-01-31 | 2012-08-02 | Bank Of America Corporation | Mobile wallet experience for resolving conflicts between different financial institutions and payment vehicles |
| TWI489466B (zh) * | 2011-06-15 | 2015-06-21 | Phison Electronics Corp | 記憶體抹除方法、記憶體控制器與記憶體儲存裝置 |
| TWI562153B (en) * | 2011-06-15 | 2016-12-11 | Phison Electronics Corp | Memory erasing method, memory controller and memory storage apparatus |
| US10163083B2 (en) | 2015-04-13 | 2018-12-25 | Bank Of America Corporation | Account activity management system |
| CN115561622B (zh) * | 2022-10-14 | 2023-10-03 | 安测半导体技术(江苏)有限公司 | 一种芯片测试中写入唯一id的方法及系统 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5303198A (en) * | 1990-09-28 | 1994-04-12 | Fuji Photo Film Co., Ltd. | Method of recording data in memory card having EEPROM and memory card system using the same |
| US5355464A (en) * | 1991-02-11 | 1994-10-11 | Intel Corporation | Circuitry and method for suspending the automated erasure of a non-volatile semiconductor memory |
| US5341339A (en) * | 1992-10-30 | 1994-08-23 | Intel Corporation | Method for wear leveling in a flash EEPROM memory |
| US5357475A (en) * | 1992-10-30 | 1994-10-18 | Intel Corporation | Method for detaching sectors in a flash EEPROM memory array |
-
1992
- 1992-02-05 JP JP2011092A patent/JP3171901B2/ja not_active Expired - Lifetime
-
1993
- 1993-02-05 US US08/014,430 patent/US5530938A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05216780A (ja) | 1993-08-27 |
| US5530938A (en) | 1996-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3171901B2 (ja) | 不揮発性メモリカードの書換え方法 | |
| US6154808A (en) | Method and apparatus for controlling data erase operations of a non-volatile memory device | |
| US5682497A (en) | Managing file structures for a flash memory file system in a computer | |
| US5966720A (en) | Flash memory accessed using only the logical address | |
| US7330995B2 (en) | Nonvolatile memory apparatus which prevents destruction of write data caused by power shutdown during a writing process | |
| JP3229345B2 (ja) | 不揮発性ｉｃメモリ | |
| JP4046877B2 (ja) | 一括消去型不揮発性メモリおよび携帯電話 | |
| JP2002366420A (ja) | 不揮発性記憶装置及びその書き換え制御方法 | |
| JPH05233464A (ja) | Ｅｅｐｒｏｍのデータ書換方法およびｅｅｐｒｏｍカード | |
| JP2000090004A (ja) | メモリ管理テーブル作成方法及びメモリ装置 | |
| JP2003280979A (ja) | 情報記憶装置 | |
| JP4794530B2 (ja) | 半導体装置および携帯電話 | |
| JPH07153284A (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
| JPH11272569A (ja) | フラッシュメモリを使用した外部記憶装置のデータ回復方式 | |
| JP4594944B2 (ja) | メモリ制御装置 | |
| JPH10124403A (ja) | ブロック消去型フラッシュメモリの書込み方法 | |
| JPH09146767A (ja) | プログラム書き換え方法 | |
| JP4031693B2 (ja) | 不揮発性メモリおよびこれを有したデータ記憶装置 | |
| US6898680B2 (en) | Minimization of overhead of non-volatile memory operation | |
| JP3123274B2 (ja) | メモリのプログラミング装置 | |
| JP3166659B2 (ja) | 記憶装置 | |
| JP2000276461A (ja) | マイクロコンピュータ | |
| JPH11259357A (ja) | 半導体集積装置及び不揮発性メモリ書き込み方式 | |
| JP2000035916A (ja) | メモリ動作管理方法 | |
| JPH07111092A (ja) | 不揮発性半導体記憶装置の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090323 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 9 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120323 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |