JP3123274B2 - メモリのプログラミング装置 - Google Patents
メモリのプログラミング装置Info
- Publication number
- JP3123274B2 JP3123274B2 JP35304092A JP35304092A JP3123274B2 JP 3123274 B2 JP3123274 B2 JP 3123274B2 JP 35304092 A JP35304092 A JP 35304092A JP 35304092 A JP35304092 A JP 35304092A JP 3123274 B2 JP3123274 B2 JP 3123274B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- input
- erasing
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Read Only Memory (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、データの消去・書き込
みが可能なメモリのプログラミング装置に関する。
みが可能なメモリのプログラミング装置に関する。
【０００２】
【従来の技術】ＯＡ機器や電子楽器、ゲーム機などに
は、プログラムや音の波形、文字フォントなどのデータ
を必要に応じて記憶させるための消去・書き込み可能な
メモリが用いられている。この消去・書き込み可能なメ
モリとしては、近年、フラッシュ（一括消去型）メモリ
が特に注目されている。フラッシュメモリにデータを記
憶／消去する方法としては、例えばフラッシュＥＥＰＲ
ＯＭの場合、ホットエレクトロンの注入などによってデ
ータを書き込み、フローティングゲートからの電界放出
などによってデータを消去するものがある。また、一般
的には、書き込みは１ビットごとに可能であるが、消去
は全ビットあるいはブロック単位で行われる。このよう
なフラッシュメモリの記憶内容を変更するには、従来、
メモリ内にプログラムされている内容を一旦消去した後
に、外部より入力したデータをプログラムしていた。
は、プログラムや音の波形、文字フォントなどのデータ
を必要に応じて記憶させるための消去・書き込み可能な
メモリが用いられている。この消去・書き込み可能なメ
モリとしては、近年、フラッシュ（一括消去型）メモリ
が特に注目されている。フラッシュメモリにデータを記
憶／消去する方法としては、例えばフラッシュＥＥＰＲ
ＯＭの場合、ホットエレクトロンの注入などによってデ
ータを書き込み、フローティングゲートからの電界放出
などによってデータを消去するものがある。また、一般
的には、書き込みは１ビットごとに可能であるが、消去
は全ビットあるいはブロック単位で行われる。このよう
なフラッシュメモリの記憶内容を変更するには、従来、
メモリ内にプログラムされている内容を一旦消去した後
に、外部より入力したデータをプログラムしていた。
【０００３】
【発明が解決しようとする課題】ところで上記フラッシ
ュメモリは、容易に記憶内容の消去、書き込みができ、
電源を断った後もデータの保持が可能である反面、プロ
グラミング回数に制限があるため、あまり頻繁には書き
換えが行えなかった。本発明は、上述した問題点を解決
するためになされたものであり、プログラミング回数に
制限があるメモリに新たなデータを記憶させる際、上書
きが可能である場合には、プログラミング回数に影響を
与えずにフラッシュメモリの記憶内容を変更することが
できるプログラミング装置を提供することを目的とす
る。
ュメモリは、容易に記憶内容の消去、書き込みができ、
電源を断った後もデータの保持が可能である反面、プロ
グラミング回数に制限があるため、あまり頻繁には書き
換えが行えなかった。本発明は、上述した問題点を解決
するためになされたものであり、プログラミング回数に
制限があるメモリに新たなデータを記憶させる際、上書
きが可能である場合には、プログラミング回数に影響を
与えずにフラッシュメモリの記憶内容を変更することが
できるプログラミング装置を提供することを目的とす
る。
【０００４】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたものであり、データを入力する入
力手段と、前記入力手段により入力されたデータと消去
・書き込み可能なメモリに記憶されているデータとを比
較する比較手段と、前記入力手段により入力されたデー
タを前記メモリに記憶されているデータに従って変換す
る変換手段と、前記変換手段によって変換されたデータ
を用いて前記メモリに記憶されているデータを書き換え
る書き換え手段と、前記メモリに記憶されているデータ
を消去する消去手段と、前記消去手段によってデータを
消去された前記メモリに、前記入力手段によって入力さ
れたデータを書き込む書き込み手段と、前記比較手段か
らの出力に基づいて、前記書き換え手段による書き換え
動作を行うか、前記消去手段と前記書き込み手段による
書き込み動作を行うかを判断する判断手段とを備えたメ
モリのプログラミング装置である。請求項２記載の発明
は、前記メモリはフラッシュメモリであることを特徴と
する請求項１記載のメモリのプログラミング装置であ
る。
成するためになされたものであり、データを入力する入
力手段と、前記入力手段により入力されたデータと消去
・書き込み可能なメモリに記憶されているデータとを比
較する比較手段と、前記入力手段により入力されたデー
タを前記メモリに記憶されているデータに従って変換す
る変換手段と、前記変換手段によって変換されたデータ
を用いて前記メモリに記憶されているデータを書き換え
る書き換え手段と、前記メモリに記憶されているデータ
を消去する消去手段と、前記消去手段によってデータを
消去された前記メモリに、前記入力手段によって入力さ
れたデータを書き込む書き込み手段と、前記比較手段か
らの出力に基づいて、前記書き換え手段による書き換え
動作を行うか、前記消去手段と前記書き込み手段による
書き込み動作を行うかを判断する判断手段とを備えたメ
モリのプログラミング装置である。請求項２記載の発明
は、前記メモリはフラッシュメモリであることを特徴と
する請求項１記載のメモリのプログラミング装置であ
る。
【０００５】
【作用】上記の構成により、入力手段が外部より書き換
えすべきデータの入力を行うと、比較手段が、入力され
たデータと消去・書き込み可能なメモリに記憶されてい
るデータとを比較する。この比較手段の出力に基づいて
判断手段の判断により、（１）変換手段が入力手段によ
り入力されたデータを前記メモリに記憶されているデー
タに従って変換し、この変換されたデータを用いて、書
き換え手段が前記メモリに記憶されているデータを書き
換えるか、もしくは、（２）消去手段が前記メモリに記
憶されているデータを消去した後、書き込み手段が入力
手段によって入力されたデータを前記メモリに書き込む
かのいずれかの動作が行われる。
えすべきデータの入力を行うと、比較手段が、入力され
たデータと消去・書き込み可能なメモリに記憶されてい
るデータとを比較する。この比較手段の出力に基づいて
判断手段の判断により、（１）変換手段が入力手段によ
り入力されたデータを前記メモリに記憶されているデー
タに従って変換し、この変換されたデータを用いて、書
き換え手段が前記メモリに記憶されているデータを書き
換えるか、もしくは、（２）消去手段が前記メモリに記
憶されているデータを消去した後、書き込み手段が入力
手段によって入力されたデータを前記メモリに書き込む
かのいずれかの動作が行われる。
【０００６】
【実施例】以下、本発明を具体化した一実施例を図面を
参照して説明する。図１は本実施例によるフラッシュメ
モリのプログラミング装置の概略構成を示すブロック図
である。装置１は、明朝体やゴシック体などの文字フォ
ントを記憶させてプリンタに搭載するものである。装置
１の主体はＣＰＵ１０であり、このＣＰＵ１０にはアド
レスバス１１を介して、フラッシュメモリ１２と、ＲＡ
Ｍ１３と、外部とのデータ入出力を担うＩ／Ｏユニット
１４とが接続されている。フラッシュメモリ１２には、
データを６４Ｋバイト単位で消去、書き込みできる不揮
発性のフラッシュＥＥＰＲＯＭを用いた。
参照して説明する。図１は本実施例によるフラッシュメ
モリのプログラミング装置の概略構成を示すブロック図
である。装置１は、明朝体やゴシック体などの文字フォ
ントを記憶させてプリンタに搭載するものである。装置
１の主体はＣＰＵ１０であり、このＣＰＵ１０にはアド
レスバス１１を介して、フラッシュメモリ１２と、ＲＡ
Ｍ１３と、外部とのデータ入出力を担うＩ／Ｏユニット
１４とが接続されている。フラッシュメモリ１２には、
データを６４Ｋバイト単位で消去、書き込みできる不揮
発性のフラッシュＥＥＰＲＯＭを用いた。
【０００７】上記の構成による装置１の動作について、
図２のフローチャートを参照しながら説明する。プログ
ラミング処理が開始されると、キーボードなどからＩ／
Ｏユニット１４を介してデータの入力を行う（Ｓ１）。
データの入力が完了すると、入力されたデータ（以下、
入力データ）とフラッシュメモリ１２に格納されている
データ（以下、記憶データ）とをブロック単位で比較・
変換する（Ｓ２）。この比較・変換処理の詳細について
は後述する。
図２のフローチャートを参照しながら説明する。プログ
ラミング処理が開始されると、キーボードなどからＩ／
Ｏユニット１４を介してデータの入力を行う（Ｓ１）。
データの入力が完了すると、入力されたデータ（以下、
入力データ）とフラッシュメモリ１２に格納されている
データ（以下、記憶データ）とをブロック単位で比較・
変換する（Ｓ２）。この比較・変換処理の詳細について
は後述する。
【０００８】全てのデータの比較、変換が終了すれば、
入力データをフラッシュメモリ１２に上書きすることが
可能か否かを判断する（Ｓ３）。比較処理の結果、プロ
グラミング（書き込み）回数に影響を与えずに全ての入
力データを書き込みできる場合は、上書きが可能である
と判断され（Ｓ３にてＹｅｓ）、変換処理されたデータ
を用いてフラッシュメモリ１２に入力データを上書きす
る（Ｓ４、請求項記載の書き換え動作）。一方、入力デ
ータの少なくとも一部にプログラミング回数に影響を与
えるものが含まれている場合は、上書きが不可能である
と判断され（Ｓ３にてＮｏ）、フラッシュメモリ１２の
記憶データを消去した後（Ｓ５）、フラッシュメモリ１
２に入力データを書き込む（Ｓ６、請求項記載の書き込
み動作）。以上のＳ１乃至Ｓ６の動作により、フラッシ
ュメモリ１２の記憶内容が変更される。
入力データをフラッシュメモリ１２に上書きすることが
可能か否かを判断する（Ｓ３）。比較処理の結果、プロ
グラミング（書き込み）回数に影響を与えずに全ての入
力データを書き込みできる場合は、上書きが可能である
と判断され（Ｓ３にてＹｅｓ）、変換処理されたデータ
を用いてフラッシュメモリ１２に入力データを上書きす
る（Ｓ４、請求項記載の書き換え動作）。一方、入力デ
ータの少なくとも一部にプログラミング回数に影響を与
えるものが含まれている場合は、上書きが不可能である
と判断され（Ｓ３にてＮｏ）、フラッシュメモリ１２の
記憶データを消去した後（Ｓ５）、フラッシュメモリ１
２に入力データを書き込む（Ｓ６、請求項記載の書き込
み動作）。以上のＳ１乃至Ｓ６の動作により、フラッシ
ュメモリ１２の記憶内容が変更される。
【０００９】上記Ｓ２の比較・変換処理の詳細について
図３（ａ）のフローチャートと同図（ｂ）のデータ変換
例を参照して説明する。なお、具体例として、旧データ
（記憶データ）はＡＡ（Ｈ）であり、新データ（入力デ
ータ）については、Ａ０（Ｈ）とした場合（新データ
１）と、ＡＦ（Ｈ）とした場合（新データ２）とを合わ
せて示した。同図（ｂ）のＸ1 ，Ｙ1 ，Ｚ1 は新データ
１に、また、Ｘ2 ，Ｙ2，Ｚ2 は新データ２にそれぞれ
関わるものである。
図３（ａ）のフローチャートと同図（ｂ）のデータ変換
例を参照して説明する。なお、具体例として、旧データ
（記憶データ）はＡＡ（Ｈ）であり、新データ（入力デ
ータ）については、Ａ０（Ｈ）とした場合（新データ
１）と、ＡＦ（Ｈ）とした場合（新データ２）とを合わ
せて示した。同図（ｂ）のＸ1 ，Ｙ1 ，Ｚ1 は新データ
１に、また、Ｘ2 ，Ｙ2，Ｚ2 は新データ２にそれぞれ
関わるものである。
【００１０】図３（ａ）において、比較・変換処理が開
始されると、まず、フラッシュメモリ１２に記憶されて
いる旧データと入力された新データとの排他的論理和を
取り、それをＸとする（Ｓ１１）。Ｘでは新データで変
更されたビットだけが１となっている。次に、新データ
と前記Ｘとの論理積をとり、それをＹとする（Ｓ１
２）。Ｙでは、旧データから新データへの変更によって
０から１にシフトされるビットのみが１となっている。
このＹが、００（Ｈ）である場合に、プログラミング回
数に影響を与えない書き換え処理が可能となる。図３に
示した例では、新データ１はプログラミング回数に影響
を与えないが、新データ２は影響を与える。
始されると、まず、フラッシュメモリ１２に記憶されて
いる旧データと入力された新データとの排他的論理和を
取り、それをＸとする（Ｓ１１）。Ｘでは新データで変
更されたビットだけが１となっている。次に、新データ
と前記Ｘとの論理積をとり、それをＹとする（Ｓ１
２）。Ｙでは、旧データから新データへの変更によって
０から１にシフトされるビットのみが１となっている。
このＹが、００（Ｈ）である場合に、プログラミング回
数に影響を与えない書き換え処理が可能となる。図３に
示した例では、新データ１はプログラミング回数に影響
を与えないが、新データ２は影響を与える。
【００１１】次に、Ｘの否定を取り、旧データから新デ
ータへの変更によってシフトされるビットのみを０と
し、これをＲＡＭに格納していく（Ｓ１３）。以上のＳ
１１乃至Ｓ１３による比較・変換処理を全ての入力デー
タに対して行った後、上記図２のフローチャートへリタ
ーンする。
ータへの変更によってシフトされるビットのみを０と
し、これをＲＡＭに格納していく（Ｓ１３）。以上のＳ
１１乃至Ｓ１３による比較・変換処理を全ての入力デー
タに対して行った後、上記図２のフローチャートへリタ
ーンする。
【００１２】従来はフラッシュメモリを用いるにあた
り、プログラミング回数に制限があるために、あまり頻
繁には書き換えが行えなかったが、本実施例の装置で
は、プログラミング回数に影響を与えるか否かをデータ
毎に判断し、プログラミング回数に影響を与えずに変更
することが可能な場合には、上書きして記憶内容を変更
するので、プログラミングの制限回数に至るのを遅延で
き、フラッシュメモリの寿命が延長される。
り、プログラミング回数に制限があるために、あまり頻
繁には書き換えが行えなかったが、本実施例の装置で
は、プログラミング回数に影響を与えるか否かをデータ
毎に判断し、プログラミング回数に影響を与えずに変更
することが可能な場合には、上書きして記憶内容を変更
するので、プログラミングの制限回数に至るのを遅延で
き、フラッシュメモリの寿命が延長される。
【００１３】以上、本発明の一実施例について説明した
が、上記に限られるものではなく、様々な変形が可能で
ある。例えば、図１に示した例において、必要に応じて
ＣＰＵやＲＡＭを追加したり、フラッシュメモリ１２を
ＥＥＰＲＯＭではなく他のメモリに置き換えた構成であ
ってもよく、さらには、装置の用途や使用環境に応じて
他の部品を備えてもよい。また、上記実施例では、図２
のフローチャートに示したように、入力データを比較・
変換処理した後に上書き（書き換え）するか、書き込み
するかを判断したが、比較処理した直後に判断し、上書
き（書き換え）できる場合のみ、変換処理を行うように
してもよい。なお、装置としてはプリンタに搭載される
ものを例示したが、本発明はワードプロセッサやゲーム
機、電子楽器など、消去・書き込み可能なメモリを用い
る機器に広く適用でき、入力もしくは記憶されるデータ
についても上記文字フォントと同様に、制御プログラム
や音波などの種々のデータが対象となる。
が、上記に限られるものではなく、様々な変形が可能で
ある。例えば、図１に示した例において、必要に応じて
ＣＰＵやＲＡＭを追加したり、フラッシュメモリ１２を
ＥＥＰＲＯＭではなく他のメモリに置き換えた構成であ
ってもよく、さらには、装置の用途や使用環境に応じて
他の部品を備えてもよい。また、上記実施例では、図２
のフローチャートに示したように、入力データを比較・
変換処理した後に上書き（書き換え）するか、書き込み
するかを判断したが、比較処理した直後に判断し、上書
き（書き換え）できる場合のみ、変換処理を行うように
してもよい。なお、装置としてはプリンタに搭載される
ものを例示したが、本発明はワードプロセッサやゲーム
機、電子楽器など、消去・書き込み可能なメモリを用い
る機器に広く適用でき、入力もしくは記憶されるデータ
についても上記文字フォントと同様に、制御プログラム
や音波などの種々のデータが対象となる。
【００１４】
【発明の効果】以上、説明したように本発明の消去・書
き込み可能なメモリのプログラミング装置によれば、書
き換えするために入力されたデータをメモリに記憶され
ているデータと比較し、上書き可能な場合は、消去を行
なわずに、入力データを変換して記憶データを書き換え
るので、書き込み回数に影響を与えずに記憶内容を変更
することが可能となる。これにより、プログラミングの
制限回数に至るのを遅延でき、メモリの寿命が延長さ
れ、さらには、この装置を搭載する機器の稼働及び維持
コストを低減することができる。
き込み可能なメモリのプログラミング装置によれば、書
き換えするために入力されたデータをメモリに記憶され
ているデータと比較し、上書き可能な場合は、消去を行
なわずに、入力データを変換して記憶データを書き換え
るので、書き込み回数に影響を与えずに記憶内容を変更
することが可能となる。これにより、プログラミングの
制限回数に至るのを遅延でき、メモリの寿命が延長さ
れ、さらには、この装置を搭載する機器の稼働及び維持
コストを低減することができる。
【図１】本発明の一実施例であるフラッシュメモリのプ
ログラミング装置の概略構成を示すブロック図である。
ログラミング装置の概略構成を示すブロック図である。
【図２】同フラッシュメモリのプログラミング装置の動
作を示すフローチャートである。
作を示すフローチャートである。
【図３】同フラッシュメモリのプログラミング装置のデ
ータ比較・変換処理の詳細を示す図であり、同図（ａ）
はフローチャート、同図（ｂ）はデータの比較及び変換
例である。
ータ比較・変換処理の詳細を示す図であり、同図（ａ）
はフローチャート、同図（ｂ）はデータの比較及び変換
例である。
１０ ＣＰＵ １１ フラッシュメモリ １３ ＲＡＭ １４ Ｉ／Ｏユニット
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 16/00 - 16/34
Claims (2)
- 【請求項１】 データを入力する入力手段と、 前記入力手段により入力されたデータと消去・書き込み
可能なメモリに記憶されているデータとを比較する比較
手段と、 前記入力手段により入力されたデータを前記メモリに記
憶されているデータに従って変換する変換手段と、 前記変換手段によって変換されたデータを用いて前記メ
モリに記憶されているデータを書き換える書き換え手段
と、 前記メモリに記憶されているデータを消去する消去手段
と、 前記消去手段によってデータを消去された前記メモリ
に、前記入力手段によって入力されたデータを書き込む
書き込み手段と、 前記比較手段からの出力に基づいて、前記書き換え手段
による書き換え動作を行うか、前記消去手段と前記書き
込み手段による書き込み動作を行うかを判断する判断手
段とを備えたことを特徴とするメモリのプログラミング
装置。 - 【請求項２】 前記メモリはフラッシュメモリであるこ
とを特徴とする請求項１記載のメモリのプログラミング
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35304092A JP3123274B2 (ja) | 1992-12-11 | 1992-12-11 | メモリのプログラミング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35304092A JP3123274B2 (ja) | 1992-12-11 | 1992-12-11 | メモリのプログラミング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06180993A JPH06180993A (ja) | 1994-06-28 |
| JP3123274B2 true JP3123274B2 (ja) | 2001-01-09 |
Family
ID=18428165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35304092A Expired - Fee Related JP3123274B2 (ja) | 1992-12-11 | 1992-12-11 | メモリのプログラミング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3123274B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8000525B2 (en) | 2004-02-25 | 2011-08-16 | Panasonic Corporation | Image processing device, image processing system, image processing method, image processing program, and integrated circuit device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08221994A (ja) * | 1995-02-14 | 1996-08-30 | Nec Corp | 電気的に消去および書込み可能な不揮発性半導体メモリ |
| WO2001061503A1 (en) * | 2000-02-16 | 2001-08-23 | Fujitsu Limited | Nonvolatile memory |
| KR100645047B1 (ko) * | 2004-10-12 | 2006-11-10 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 고속 프로그램 방법 |
-
1992
- 1992-12-11 JP JP35304092A patent/JP3123274B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8000525B2 (en) | 2004-02-25 | 2011-08-16 | Panasonic Corporation | Image processing device, image processing system, image processing method, image processing program, and integrated circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06180993A (ja) | 1994-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5829013A (en) | Memory manager to allow non-volatile memory to be used to supplement main memory | |
| JP3692313B2 (ja) | 不揮発性メモリの制御方法 | |
| US7330995B2 (en) | Nonvolatile memory apparatus which prevents destruction of write data caused by power shutdown during a writing process | |
| JP3171901B2 (ja) | 不揮発性メモリカードの書換え方法 | |
| US8041878B2 (en) | Flash file system | |
| US6154808A (en) | Method and apparatus for controlling data erase operations of a non-volatile memory device | |
| US5715423A (en) | Memory device with an internal data transfer circuit | |
| US20060149902A1 (en) | Apparatus and method for storing data in nonvolatile cache memory considering update ratio | |
| JP3251968B2 (ja) | 半導体記憶装置 | |
| JPH0844628A (ja) | 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法 | |
| JPH05233464A (ja) | Ｅｅｐｒｏｍのデータ書換方法およびｅｅｐｒｏｍカード | |
| EP0845786A2 (en) | Microcomputer comprising flash EEPROM | |
| JPH0748190B2 (ja) | キャッシュメモリ内蔵マイクロプロセッサ | |
| JP3123274B2 (ja) | メモリのプログラミング装置 | |
| JP2003058417A (ja) | 記憶装置 | |
| KR100967026B1 (ko) | 불휘발성 메모리 장치 및 그 캐쉬리드 방법 | |
| JPH06349286A (ja) | フラッシュメモリ用書き込み制御方法および制御装置 | |
| JPH07153284A (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
| US5764586A (en) | Intermediate size non-volatile electrically alterable semiconductor memory device | |
| JP3552490B2 (ja) | フラッシュ型メモリを備えた記憶装置，フラッシュ型メモリの管理方法 | |
| JPH11273383A (ja) | 不揮発性半導体記憶装置 | |
| US10559359B2 (en) | Method for rewriting data in nonvolatile memory and semiconductor device | |
| JPH06162786A (ja) | フラッシュメモリを用いた情報処理装置 | |
| JP2006504202A (ja) | メモリ構造を駆動するための方法 | |
| JPH0817192A (ja) | フラッシュメモリによる位置記憶方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071027 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |