JPH0817192A - フラッシュメモリによる位置記憶方法 - Google Patents
フラッシュメモリによる位置記憶方法Info
- Publication number
- JPH0817192A JPH0817192A JP16900494A JP16900494A JPH0817192A JP H0817192 A JPH0817192 A JP H0817192A JP 16900494 A JP16900494 A JP 16900494A JP 16900494 A JP16900494 A JP 16900494A JP H0817192 A JPH0817192 A JP H0817192A
- Authority
- JP
- Japan
- Prior art keywords
- data
- flash memory
- block
- pointer
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【目的】 停電時に、バッテリ・バックアップを止めフ
ラッシュメモリを使用して機械位置等を記憶させる方式
で、長期間の耐用が得られる方策を求める。 【構成】 電源遮断時毎に、位置情報のデータをブロッ
クの頭部から書き込み、このポインタをブロックの尾部
に置き、１ピットずつ毎回ずらして落として行くこと
で、フラッシュメモリが情報で一杯になるまで消去せ
ず、このポインタのアドレス情報を基に位置情報を知る
ようして成る。
ラッシュメモリを使用して機械位置等を記憶させる方式
で、長期間の耐用が得られる方策を求める。 【構成】 電源遮断時毎に、位置情報のデータをブロッ
クの頭部から書き込み、このポインタをブロックの尾部
に置き、１ピットずつ毎回ずらして落として行くこと
で、フラッシュメモリが情報で一杯になるまで消去せ
ず、このポインタのアドレス情報を基に位置情報を知る
ようして成る。
Description
【０００１】
【産業上の利用分野】本発明は、停電・事故等の電源遮
断時に例えば小作機械や産業用ロボットの機械的位置の
保存を行うフラッシュメモリ［Flush Electrically Era
sable Pro-gramable Read Only Memory ］による位置記
憶方法に関する。
断時に例えば小作機械や産業用ロボットの機械的位置の
保存を行うフラッシュメモリ［Flush Electrically Era
sable Pro-gramable Read Only Memory ］による位置記
憶方法に関する。
【０００２】
【従来の技術】従来技術におけるこの種のフラッシュメ
モリによる位置記憶方法としては、これら機械類の記憶
手段にバッテリ等でバックアップされたＲＡＭを用いて
いた［以下、これを『従来例１』という］。それから、
従来例２として特開平5-210993号がみられるが、それは
複数のブロックを選択しこれを一括自動消去できるフラ
ッシュＥＥＰＲＯＭを得ようとする不揮発性半導体記憶
装置であり、ビット線単位のメモリセルで構成されたブ
ロック毎のソース線を選択的にデコードするソース線デ
コーダとその出力をラッチするブロックラッチ回路を設
けると共に、ソース線ゲートによって選択されたソース
線のみに対して、ソース線スイッチの高電圧を与え、複
数の選択されたソース線に対応するブロックのメモリセ
ルを同時に消去できるようにし、且つ、ブロックラッチ
回路によって自動消去中のイレーズベリファイ時のアド
レス指定を選択消去されたブロックのみに有効となるよ
うにした手段である。さらに、特願平5-198198号［従来
例３］は、ブロック毎の書き替え頻度に偏りがあるプロ
グラムを使用する場合にもフラッシュＥＥＰＲＯＭの寿
命の低下をもたらさない半導体記憶装置であり、メモリ
アレイを複数のブロックに分割し、各ブロック毎にセル
データの消去及び再書き込みが可能であり、外部アドレ
スと各ブロックとの対応を変更するアドレス手段を有し
て構成し、またアドレス変更手段はブロック対応テーブ
ルと、書き込み指示手段と、除外指示手段と、制御手段
とを有して構成し、メモリアレイの有するブロック数
は、外部アドレスでアクセス可能なブロック数以上であ
る手段である。
モリによる位置記憶方法としては、これら機械類の記憶
手段にバッテリ等でバックアップされたＲＡＭを用いて
いた［以下、これを『従来例１』という］。それから、
従来例２として特開平5-210993号がみられるが、それは
複数のブロックを選択しこれを一括自動消去できるフラ
ッシュＥＥＰＲＯＭを得ようとする不揮発性半導体記憶
装置であり、ビット線単位のメモリセルで構成されたブ
ロック毎のソース線を選択的にデコードするソース線デ
コーダとその出力をラッチするブロックラッチ回路を設
けると共に、ソース線ゲートによって選択されたソース
線のみに対して、ソース線スイッチの高電圧を与え、複
数の選択されたソース線に対応するブロックのメモリセ
ルを同時に消去できるようにし、且つ、ブロックラッチ
回路によって自動消去中のイレーズベリファイ時のアド
レス指定を選択消去されたブロックのみに有効となるよ
うにした手段である。さらに、特願平5-198198号［従来
例３］は、ブロック毎の書き替え頻度に偏りがあるプロ
グラムを使用する場合にもフラッシュＥＥＰＲＯＭの寿
命の低下をもたらさない半導体記憶装置であり、メモリ
アレイを複数のブロックに分割し、各ブロック毎にセル
データの消去及び再書き込みが可能であり、外部アドレ
スと各ブロックとの対応を変更するアドレス手段を有し
て構成し、またアドレス変更手段はブロック対応テーブ
ルと、書き込み指示手段と、除外指示手段と、制御手段
とを有して構成し、メモリアレイの有するブロック数
は、外部アドレスでアクセス可能なブロック数以上であ
る手段である。
【０００３】
【発明が解決しようとする課題】ところが従来例１にお
いては、バッテリ等には寿命があり、時々交換する必要
があり、かつそれの設置スペースを多く取る不具合な点
がある。また、フラッシュメモリには書換え回数に限度
があり、毎回消去書き込みを行うことは寿命を縮めてし
まう欠点を持つ。さらに、従来例２は消去を複数ブロッ
ク同時に平行して行えるようにしたものであり、従来例
３は同じ所ばかりを使用しないようにメモリ内部で履歴
をとり対応するものであるから、いずれもフラッシュメ
モリ自体の問題であって、本発明の意図するフラッシュ
メモリを使用しシステムを作成するためのバッテリレス
で如何に永い耐用期間の望めるシステムを作成するかと
いう手段の解決には至らない。ここにおいて本発明は、
従来例１などの持つ隘路を完全に解消し、バッテリを使
用せず、書換え回数を問題としないデータ記憶手段とし
てのフラッシュメモリによる位置記憶方法を提供するこ
とを目的とする。
いては、バッテリ等には寿命があり、時々交換する必要
があり、かつそれの設置スペースを多く取る不具合な点
がある。また、フラッシュメモリには書換え回数に限度
があり、毎回消去書き込みを行うことは寿命を縮めてし
まう欠点を持つ。さらに、従来例２は消去を複数ブロッ
ク同時に平行して行えるようにしたものであり、従来例
３は同じ所ばかりを使用しないようにメモリ内部で履歴
をとり対応するものであるから、いずれもフラッシュメ
モリ自体の問題であって、本発明の意図するフラッシュ
メモリを使用しシステムを作成するためのバッテリレス
で如何に永い耐用期間の望めるシステムを作成するかと
いう手段の解決には至らない。ここにおいて本発明は、
従来例１などの持つ隘路を完全に解消し、バッテリを使
用せず、書換え回数を問題としないデータ記憶手段とし
てのフラッシュメモリによる位置記憶方法を提供するこ
とを目的とする。
【０００４】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明は、フラッシュメモリの書換え特性を活か
し、即ち消去時にデータはＦＦｈと全てのビットが立
ち、書き込みによりビットが１から０になるビットを落
とす上書きは可能であり、この操作はフラッシュメモリ
への書き込みに含まれない、つまり書換え回数には無関
係である。従ってデータを書き込むエリアを書き込む毎
に毎回ずらすと共に、このずらしたアドレス情報をビッ
ト単位のデータとなして、停電時のフラッシュメモリに
おける位置記憶情報として活用する手段である。すなわ
ち、本発明は、停電または事故により電源遮断時にフラ
ッシュメモリに位置を記憶させるシステムにおいて、デ
ータを書き込むアドレス情報を書き込みの度毎に毎回ず
らすと共に、このアドレス情報を他のエリアのビットま
たはバイトから成るデータを落としたときの位置で、電
源遮断時の位置と判断するフラッシュメモリによる位置
記憶方法であり、またデータブロックの最初の位置に特
定のデータパターンを置き、データを書き込む位置を毎
回ずらしていくフラッシュメモリによる位置記憶方法で
あり、更にアドレスのエリアがフラッシュメモリ内部の
他の消去ブロックに移ったら、前の消去ブロックを消去
し、リングバッファを構成する前項に記載のフラッシュ
メモリによる位置記憶方法である。
めに、本発明は、フラッシュメモリの書換え特性を活か
し、即ち消去時にデータはＦＦｈと全てのビットが立
ち、書き込みによりビットが１から０になるビットを落
とす上書きは可能であり、この操作はフラッシュメモリ
への書き込みに含まれない、つまり書換え回数には無関
係である。従ってデータを書き込むエリアを書き込む毎
に毎回ずらすと共に、このずらしたアドレス情報をビッ
ト単位のデータとなして、停電時のフラッシュメモリに
おける位置記憶情報として活用する手段である。すなわ
ち、本発明は、停電または事故により電源遮断時にフラ
ッシュメモリに位置を記憶させるシステムにおいて、デ
ータを書き込むアドレス情報を書き込みの度毎に毎回ず
らすと共に、このアドレス情報を他のエリアのビットま
たはバイトから成るデータを落としたときの位置で、電
源遮断時の位置と判断するフラッシュメモリによる位置
記憶方法であり、またデータブロックの最初の位置に特
定のデータパターンを置き、データを書き込む位置を毎
回ずらしていくフラッシュメモリによる位置記憶方法で
あり、更にアドレスのエリアがフラッシュメモリ内部の
他の消去ブロックに移ったら、前の消去ブロックを消去
し、リングバッファを構成する前項に記載のフラッシュ
メモリによる位置記憶方法である。
【０００５】
【作用】本発明はこのような方法であるから、電源遮断
時の［機械等の］位置が正確に判断できると共に、別に
フラッシュメモリを消去再書き込みを行わず、ポインタ
をずらしながら停電時に通常の書き込みを行うのみであ
るから、寿命に関わりなく、予備電源も不要となり、こ
れにより記憶手段の全フラッシュ化が可能となり、記憶
手段の信頼性が一段と向上する。
時の［機械等の］位置が正確に判断できると共に、別に
フラッシュメモリを消去再書き込みを行わず、ポインタ
をずらしながら停電時に通常の書き込みを行うのみであ
るから、寿命に関わりなく、予備電源も不要となり、こ
れにより記憶手段の全フラッシュ化が可能となり、記憶
手段の信頼性が一段と向上する。
【０００６】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。本発明の一実施例における手法を、順次図１，図
２を追って説明する。図１は、フラッシュメモリのメモ
リブロック例の説明図である。本実施例は、８Ｋbyte単
位に、消去が可能なフラッシュメモリである。フラッシ
ュメモリは消去するとデータは全て”１”になり、書き
込みによりデータが”０”になる。データが書き込まれ
ているアドレスにデータを上書きすることは、データの
変化が”０”から”１”になるとき以外は可能である。
図２は、データが書き込まれているアドレスにデータを
上書きするときの説明図である。図２(a) は、図１の１
つのメモリブロックを取り出して説明しており、先ず最
初の停電事故時に第１のデータ［１stとして図示部分］
をブロックの頭から書き込み、ポインタ［pointer 位置
指標つまりアドレスのロケーション］をビット［単位］
でブロックの尾部に置き、１ビットづつ落として行くこ
とで、データ位置を表示するものであり、データに余裕
があればバイト単位でこのポインタの書き込みを行うこ
とも可能である。図２(b) は、図２(a) で書き込んだデ
ータに続いて、次回の停電事故等において第２のデータ
［２ndとして図示部分］が第１のデータの次に書き込ま
れ、そのポインタは第１のデータのポインタの直ぐ左隣
りの位置に”１”から”０”に落とされて、そのアドレ
スが書き込まれる。同様に第３回の停電事故時について
の図２(c) は、第２のデータの次に第３のデータ［３rd
として図示部分］が書き込まれ、そのポインタは第２の
データのポインタの直ぐ左隣りの位置に”１”から”
０”に落とされて格納される。このようにして、１つの
ブロック（８Ｋbytes)が殆ど書き込みがなされ、次の書
き込みのデータの格納に支障を来す恐れが生じるような
余白エリアになるまで、これらの書き込み操作は続けら
れ、そして消去が行われるから、停電の都度逐次消去し
ていた従来例に比較して、著しい消去回数の減少とな
る。図３は、本発明の他の実施例の説明図である。この
実施例は、データブロックの最初に特定のデータパタン
を付ける手法である。図示していないＣＰＵは電源投入
時に記録媒体の尾部よりデータをサーチし、ＦＦｈ［1,
1,1,1,1,1,1,1 ］，７Ｅｈ［0,1,1,1,1,1,1,0 ］のデー
タをチェックし、この上がデータブロックとなり、この
アドレスを記憶することで停電時のデータ書き込みアド
レスが直ぐ取り出せる。すなわち、この記録媒体では、
未だ書き込まれない部分はＦＦｈ11であり、データ［１
st，２nd，３rd…として図示部分］の書き込みは必ず７
Ｅｈ01, ７Ｅｈ02, ７Ｅｈ03…の次から行われ、これら
の指標７Ｅｈ［具体的には…７Ｅｈ03, ７Ｅｈ02, ７Ｅ
ｈ01］を検索すれば各データ［…３rd，２nd，１st］の
位置が分かり、直ちにその必要なデータ［例えば３rd］
が取り出せることになる。さらに、停電の割り込みが発
生しても、コンデンサ［不図示、電源回路に並列に挿入
しておき通常は充電状態で停電時に放電状態にする］で
必要時間ＣＰＵの電源は確保されているので、この間に
必要データの退避を行うものである。この実施例のよう
なブロックの消去には、時間がかかるので、２ブロック
を用い消去前に消去の完了しているブロックにポインタ
のビットを落とすか、特定のデータパターンをそのブロ
ックに書くことでブロックの切替えを示し、このあとで
ブロックの消去を行うものである。つまり、アドレスの
エリア７Ｅｈがフラッシュメモリ内部の他の消去ブロッ
クに移ったら、前の消去ブロックを消去し、リングバッ
ファを構成することになる。このように、フラッシュメ
モリのブロックを殆ど使用するので、結局書き込まれた
データの消去回数は激減する。
する。本発明の一実施例における手法を、順次図１，図
２を追って説明する。図１は、フラッシュメモリのメモ
リブロック例の説明図である。本実施例は、８Ｋbyte単
位に、消去が可能なフラッシュメモリである。フラッシ
ュメモリは消去するとデータは全て”１”になり、書き
込みによりデータが”０”になる。データが書き込まれ
ているアドレスにデータを上書きすることは、データの
変化が”０”から”１”になるとき以外は可能である。
図２は、データが書き込まれているアドレスにデータを
上書きするときの説明図である。図２(a) は、図１の１
つのメモリブロックを取り出して説明しており、先ず最
初の停電事故時に第１のデータ［１stとして図示部分］
をブロックの頭から書き込み、ポインタ［pointer 位置
指標つまりアドレスのロケーション］をビット［単位］
でブロックの尾部に置き、１ビットづつ落として行くこ
とで、データ位置を表示するものであり、データに余裕
があればバイト単位でこのポインタの書き込みを行うこ
とも可能である。図２(b) は、図２(a) で書き込んだデ
ータに続いて、次回の停電事故等において第２のデータ
［２ndとして図示部分］が第１のデータの次に書き込ま
れ、そのポインタは第１のデータのポインタの直ぐ左隣
りの位置に”１”から”０”に落とされて、そのアドレ
スが書き込まれる。同様に第３回の停電事故時について
の図２(c) は、第２のデータの次に第３のデータ［３rd
として図示部分］が書き込まれ、そのポインタは第２の
データのポインタの直ぐ左隣りの位置に”１”から”
０”に落とされて格納される。このようにして、１つの
ブロック（８Ｋbytes)が殆ど書き込みがなされ、次の書
き込みのデータの格納に支障を来す恐れが生じるような
余白エリアになるまで、これらの書き込み操作は続けら
れ、そして消去が行われるから、停電の都度逐次消去し
ていた従来例に比較して、著しい消去回数の減少とな
る。図３は、本発明の他の実施例の説明図である。この
実施例は、データブロックの最初に特定のデータパタン
を付ける手法である。図示していないＣＰＵは電源投入
時に記録媒体の尾部よりデータをサーチし、ＦＦｈ［1,
1,1,1,1,1,1,1 ］，７Ｅｈ［0,1,1,1,1,1,1,0 ］のデー
タをチェックし、この上がデータブロックとなり、この
アドレスを記憶することで停電時のデータ書き込みアド
レスが直ぐ取り出せる。すなわち、この記録媒体では、
未だ書き込まれない部分はＦＦｈ11であり、データ［１
st，２nd，３rd…として図示部分］の書き込みは必ず７
Ｅｈ01, ７Ｅｈ02, ７Ｅｈ03…の次から行われ、これら
の指標７Ｅｈ［具体的には…７Ｅｈ03, ７Ｅｈ02, ７Ｅ
ｈ01］を検索すれば各データ［…３rd，２nd，１st］の
位置が分かり、直ちにその必要なデータ［例えば３rd］
が取り出せることになる。さらに、停電の割り込みが発
生しても、コンデンサ［不図示、電源回路に並列に挿入
しておき通常は充電状態で停電時に放電状態にする］で
必要時間ＣＰＵの電源は確保されているので、この間に
必要データの退避を行うものである。この実施例のよう
なブロックの消去には、時間がかかるので、２ブロック
を用い消去前に消去の完了しているブロックにポインタ
のビットを落とすか、特定のデータパターンをそのブロ
ックに書くことでブロックの切替えを示し、このあとで
ブロックの消去を行うものである。つまり、アドレスの
エリア７Ｅｈがフラッシュメモリ内部の他の消去ブロッ
クに移ったら、前の消去ブロックを消去し、リングバッ
ファを構成することになる。このように、フラッシュメ
モリのブロックを殆ど使用するので、結局書き込まれた
データの消去回数は激減する。
【０００７】
【発明の効果】以上述べたように本発明によれば、予備
電源としてのバッテリを使用せず、かつフラッシュメモ
リを毎回消去することなく、ポインタをずらしながらア
ドレス情報を格納しながら、データの取り出しに即応性
を持たせることから、消去頻度の極めて少なくした位置
データの保存方法を確立可能という特段の効果を奏する
ことができる。
電源としてのバッテリを使用せず、かつフラッシュメモ
リを毎回消去することなく、ポインタをずらしながらア
ドレス情報を格納しながら、データの取り出しに即応性
を持たせることから、消去頻度の極めて少なくした位置
データの保存方法を確立可能という特段の効果を奏する
ことができる。
【図１】本発明の一実施例に適用するフラッシュメモリ
のメモリブロック例の説明図
のメモリブロック例の説明図
【図２】本発明の一実施例におけるデータが書き込まれ
ているアドレスにデータを上書きするときの状態図 (a) 最初の停電事故時に第１のデータ［１st］をブロッ
クの頭から書き込みポインタをビット［単位］でブロッ
クの尾部に置き１ビットづつ”１”から”０”に落とし
て行く説明図 (b) 次回の停電事故に第２のデータ［２nd］を第１のデ
ータの次に書き込みそのポインタは第１のデータのポイ
ンタの直ぐ左隣りの位置で落す説明図 (c) 第３回の停電事故に第２のデータの次に第３のデー
タ［３rd］書き込みそのポインタは第２のデータのポイ
ンタの直ぐ左隣りの位置で落とされて格納される説明図
ているアドレスにデータを上書きするときの状態図 (a) 最初の停電事故時に第１のデータ［１st］をブロッ
クの頭から書き込みポインタをビット［単位］でブロッ
クの尾部に置き１ビットづつ”１”から”０”に落とし
て行く説明図 (b) 次回の停電事故に第２のデータ［２nd］を第１のデ
ータの次に書き込みそのポインタは第１のデータのポイ
ンタの直ぐ左隣りの位置で落す説明図 (c) 第３回の停電事故に第２のデータの次に第３のデー
タ［３rd］書き込みそのポインタは第２のデータのポイ
ンタの直ぐ左隣りの位置で落とされて格納される説明図
【図３】本発明の他の実施例の説明図
１ 記録媒体をなすフラッシュメモリ ２ メモリブロック ３ メモリされたデータ ４ 第１のデータ ５ 第２のデータ ６ 第３のデータ ７ アドレスエリア ８ 上書きされたアドレス ９ データブロック 10 データブロック９の最初に付けた特定のデータパタ
ーンでデータのアドレス［７Ｅｈ］ 11 未書き込みの記録媒体部［ＦＦｈ］
ーンでデータのアドレス［７Ｅｈ］ 11 未書き込みの記録媒体部［ＦＦｈ］
【手続補正書】
【提出日】平成６年８月４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (3)
- 【請求項１】 停電または事故による電源遮断時にフラ
ッシュメモリに位置を記憶させるシステムにおいて、デ
ータを書き込むアドレス情報を書き込みの度毎に毎回ず
らすと共に、このアドレス情報を他のエリアのビットま
たはバイトから成るデータを落としたときの論理信号”
０”の位置で、電源遮断時のアドレス情報を知り、それ
から位置データを判断することを特徴とするフラッシュ
メモリによる位置記憶方法。 - 【請求項２】 データブロックの最初の位置に特定のデ
ータパターンを置き、データを書き込む位置を毎回ずら
していくことを特徴とするフラッシュメモリによる位置
記憶方法。 - 【請求項３】 前記アドレスのエリアがフラッシュメモ
リ内部の他の消去ブロックに移ったら、前の消去ブロッ
クを消去し、リングバッファを構成することを特徴とす
る請求項２記載のフラッシュメモリによる位置記憶方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16900494A JPH0817192A (ja) | 1994-06-27 | 1994-06-27 | フラッシュメモリによる位置記憶方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16900494A JPH0817192A (ja) | 1994-06-27 | 1994-06-27 | フラッシュメモリによる位置記憶方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0817192A true JPH0817192A (ja) | 1996-01-19 |
Family
ID=15878566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16900494A Pending JPH0817192A (ja) | 1994-06-27 | 1994-06-27 | フラッシュメモリによる位置記憶方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817192A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001188709A (ja) * | 1999-10-18 | 2001-07-10 | Matsushita Electric Ind Co Ltd | 情報書換回数管理方法および情報書換回数管理装置ならびに使用回数管理方法および使用回数記憶装置 |
| WO2005024842A1 (en) * | 2003-09-09 | 2005-03-17 | Ballard Power Systems Corporation | Eeprom emulation in flash memory |
| JP2009116661A (ja) * | 2007-11-07 | 2009-05-28 | Konami Digital Entertainment Co Ltd | 記憶装置、記憶方法、ならびに、プログラム |
| JP4678966B2 (ja) * | 2001-03-06 | 2011-04-27 | 三菱電機株式会社 | 停電時及び復電時のデータ処理方法 |
| US10506114B2 (en) | 2016-09-23 | 2019-12-10 | Canon Kabushiki Kaisha | Image forming apparatus and control method of image forming apparatus |
| CN111208950A (zh) * | 2020-01-15 | 2020-05-29 | 山西银河电子设备厂 | 一种基于单片机的提升norflash使用周期的方法 |
-
1994
- 1994-06-27 JP JP16900494A patent/JPH0817192A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001188709A (ja) * | 1999-10-18 | 2001-07-10 | Matsushita Electric Ind Co Ltd | 情報書換回数管理方法および情報書換回数管理装置ならびに使用回数管理方法および使用回数記憶装置 |
| JP4666741B2 (ja) * | 1999-10-18 | 2011-04-06 | パナソニック株式会社 | 情報書換回数管理方法および情報書換回数管理装置ならびに使用回数管理方法および使用回数記憶装置 |
| JP4678966B2 (ja) * | 2001-03-06 | 2011-04-27 | 三菱電機株式会社 | 停電時及び復電時のデータ処理方法 |
| WO2005024842A1 (en) * | 2003-09-09 | 2005-03-17 | Ballard Power Systems Corporation | Eeprom emulation in flash memory |
| US7058755B2 (en) | 2003-09-09 | 2006-06-06 | Ballard Power Systems Corporation | EEPROM emulation in flash memory |
| JP2009116661A (ja) * | 2007-11-07 | 2009-05-28 | Konami Digital Entertainment Co Ltd | 記憶装置、記憶方法、ならびに、プログラム |
| US10506114B2 (en) | 2016-09-23 | 2019-12-10 | Canon Kabushiki Kaisha | Image forming apparatus and control method of image forming apparatus |
| CN111208950A (zh) * | 2020-01-15 | 2020-05-29 | 山西银河电子设备厂 | 一种基于单片机的提升norflash使用周期的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6154808A (en) | Method and apparatus for controlling data erase operations of a non-volatile memory device | |
| KR100871027B1 (ko) | 데이터 기록 장치 및 플래시 메모리에 대한 데이터 기입방법 | |
| US7472331B2 (en) | Memory systems including defective block management and related methods | |
| EP0675502B1 (en) | Multiple sector erase flash EEPROM system | |
| EP0980551B1 (en) | Moving sectors within a block in a flash memory | |
| US7330995B2 (en) | Nonvolatile memory apparatus which prevents destruction of write data caused by power shutdown during a writing process | |
| US6944060B2 (en) | Non-volatile storage device and control method thereof | |
| JP3251968B2 (ja) | 半導体記憶装置 | |
| JP2006048893A (ja) | 不良ブロック管理機能を有するフラッシュメモリ装置及びフラッシュメモリ装置の不良ブロック管理方法 | |
| JPWO2006067923A1 (ja) | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法 | |
| JP3212960B2 (ja) | フラッシュメモリを利用したデータ管理方法 | |
| JP2005190288A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
| US6510083B1 (en) | Electrically erasable and programmable memory that allows data update without prior erasure of the memory | |
| JPH0817192A (ja) | フラッシュメモリによる位置記憶方法 | |
| JPS6022438B2 (ja) | 不揮発性メモリのリフレッシュ方式 | |
| JPH07153284A (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
| JPH11272569A (ja) | フラッシュメモリを使用した外部記憶装置のデータ回復方式 | |
| JP2004355699A (ja) | 不揮発性記憶装置及び半導体記憶装置 | |
| JP2008084288A (ja) | メモリ制御装置 | |
| JP2005316793A (ja) | フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP2001210084A (ja) | 不揮発メモリ内の停電処理システム並びに方法 | |
| JP2000035916A (ja) | メモリ動作管理方法 | |
| JP2011198409A (ja) | 不揮発性メモリ | |
| JP2003141880A (ja) | 不揮発性半導体メモリ装置 | |
| JPH07111092A (ja) | 不揮発性半導体記憶装置の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050329 |