JP4794530B2 - 半導体装置および携帯電話 - Google Patents

半導体装置および携帯電話 Download PDF

Info

Publication number
JP4794530B2
JP4794530B2 JP2007279010A JP2007279010A JP4794530B2 JP 4794530 B2 JP4794530 B2 JP 4794530B2 JP 2007279010 A JP2007279010 A JP 2007279010A JP 2007279010 A JP2007279010 A JP 2007279010A JP 4794530 B2 JP4794530 B2 JP 4794530B2
Authority
JP
Japan
Prior art keywords
data
area
cluster
usage status
storing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007279010A
Other languages
English (en)
Other versions
JP2008047155A (ja
Inventor
弘尚 永吉
真一 石本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007279010A priority Critical patent/JP4794530B2/ja
Publication of JP2008047155A publication Critical patent/JP2008047155A/ja
Application granted granted Critical
Publication of JP4794530B2 publication Critical patent/JP4794530B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Read Only Memory (AREA)

Description

この発明は、不揮発データを記録するフラッシュEEPROM(以下、フラッシュメモリという)などの一括消去型不揮発性メモリおよび携帯電話に関するものである。
現在の携帯電話などの組込型システムにおいては、システムのプログラムを格納する場合、ランダムアクセスが可能なフラッシュメモリを用いる一方、書き換え頻度が多いデータや比較的データ量が小さい不揮発データを記録する場合にはEEPROMを用い、また、大規模な不揮発データを記録する場合には、シリアル書き込みによるフラッシュメモリまたはバックアップ電源付きSRAMを用いるようにしている。
ここで、EEPROMは、フラッシュメモリに比べて、ビットあたりの記憶素子数が多くビットあたりの単価が増大する。また、バックアップ電源付きSRAMにおいては電源を付けているためコストが増大する。上記の別々に記憶していたデータをフラッシュメモリで記憶することでデバイスの実装面積、及びコストが減少するメリットが生まれる。
組込型システムにおける従来のフラッシュメモリは、システムプログラムの書込処理の実行中に、他のシステムプログラムを読み込むことができず、システムプログラムの書き込み時は特殊な処理を施してプログラムを書き込んでいたが、最近、データの書込処理の実行中に、他の書込をしていないエリアからデータを読み込むことができる一括消去型不揮発性メモリ(以下、BGOフラッシュメモリと呼ぶ)の出現により、データを格納していたフラッシュメモリをプログラムが格納されているフラッシュメモリに取り込むことが可能となった。
フラッシュメモリにデータを格納する使用例として特公平7−50558号公報に示すような半導体ディスクがある(図14を参照)。このシステムでは、フラッシュメモリ4を半導体ディスクとして使用し、この半導体ディスクの制御を行うために制御装置1、RAM2、バス制御部3及び内部バス5が設けられているが、フラッシュメモリ4はEEPROMやSRAMにない制限がある。
即ち、データの書き込みが0から1、または、1から0の一方通行である。このため、一度書き込みが完了した場所に再書き込みをする場合は、書き込みたい場所を含むブロックの全体を一括消去して、ブロック全体を0または1にした後、データの書き込みを行う必要がある。このため、EEPROMやSRAMのようにバイト単位で書き込みを行うことが難しい。
従来の一括消去型不揮発性メモリは以上のように構成されているので、データの書込処理が実行された場所を含むブロックの全体を一括消去すれば、再度、同一の場所にデータを書き込むことができるが、フラッシュメモリの消去可能回数はEEPROMと比較して、10分の1程度しか保証されておらず、書換頻度の高いデータの記憶には対応することが困難であるなどの課題があった。
この発明は上記のような課題を解決するためになされたもので、書換頻度の高いデータの記憶にも対応することができる一括消去型不揮発性メモリを得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、複数のセクタから構成されるクラスタにおける未使用領域のアドレス情報を格納するアドレス情報格納手段と、データの書込要求を受けると、その未使用領域のアドレス情報を参照して、その未使用領域に当該データの書込処理を実行するデータ書込手段と、上記データ書込手段がデータの書込処理を実行すると、その未使用領域のアドレス情報を更新するアドレス情報更新手段とを備え、前記データ書込手段は、セクタが複数のデータブロックから構成される場合、セクタのヘッダ領域内に格納されているデータブロックの使用状況を示す使用状況フラグを参照して、そのデータブロックの未使用領域にデータの書込処理を実行することを特徴とする。
以上説明したとおり、この発明によれば、セクタが複数のデータブロックから構成される場合、セクタのヘッダ領域内に格納されているデータブロックの使用状況を示す使用状況フラグを参照して、そのデータブロックの未使用領域にデータの書込処理を実行するように構成したので、1バイトから8バイトの単位で、最大254種類のデータを自由に書き換えることができる効果がある。
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1はこの発明の実施の形態1による一括消去型不揮発性メモリを示す構成図であり、図において、11は複数のセクタを有するクラスタから構成されるBGOフラッシュメモリ(アドレス情報格納手段)であり、BGOフラッシュメモリ11の先頭のセクタには未使用領域のアドレス情報が格納されている。12はBGOフラッシュメモリ11を制御するマイクロコンピュータ、13はマイクロコンピュータ12のRAM、14はマイクロコンピュータ12のCPUであり、CPU14は未使用領域のアドレス情報をBGOフラッシュメモリ11の先頭のセクタに格納するアドレス情報格納手段と、データの書込要求を受けると、そのクラスタにおける未使用領域のアドレス情報を参照して、その未使用領域にデータの書込処理を実行するデータ書込手段と、その未使用領域のアドレス情報を更新するアドレス情報更新手段と、各クラスタにIDを登録するID管理手段と、ポインタ構築手段とを構成する。なお、図1のシステムの周辺には、本システムを使用する携帯電話などの周辺デバイスが接続される。
次に動作について説明する。最初に、図2を参照しながらBGOフラッシュメモリ11の物理アドレス、クラスタ管理エリア及びアプリケーションエリアについて説明する。ただし、BGOフラッシュメモリ11は、データを消去するとFFhになり、データの書き換え方向は1から0であるとする。
クラスタ管理エリアのクラスタIDは、1バイトで表現され、00h及びFFhを除いた254通りの表現が可能である(アプリケーションが使用するクラスタにはユニークなIDが登録される)。また、FFhが初期状態のためFFhが未使用クラスタID(FFhは書込可能なクラスタであることを示す)、00hが無効クラスタID(00hは書込不可能なクラスタであることを示す)となる。図2の3個のクラスタIDには同じ値が格納され、2以上のクラスタIDが一致するとき、クラスタIDが有効であると判断する。
3個のクラスタIDの次にはコピーフラグが1バイト確保され、消去ブロックのクラスタ管理エリアの4バイトを除いたエリアがアプリケーションエリアとなる。このアプリケーションエリアは、アプリケーションが自由に使用することができるエリアである。
各アプリケーションは、自分のデータが格納されているアドレスを直接保持することはなく、自分のアプリケーションIDを保持している。制約事項として、このアプリケーションIDは、システムを使用する全てのアプリケーションにおいて唯一のものでなければならない。実際にアプリケーションがBGOフラッシュメモリ11を使用する場合は、自分のアプリケーションIDに一致するクラスタIDを検索して、自分の使用している物理アドレスを検索し、そこからさらに、自分の読み書きしたいデータのアドレスを計算する。
BGOフラッシュメモリ11は、データの消去をブロック単位で行う必要があるため、ブロック内のあるエリアのみを消去する場合は、必要データの待避、ブロックの消去、必要データの書き込みを行う必要がある。必要データの待避をRAM13に行うことは、コストの面、BGOフラッシュメモリ11を使う意味、及びデータの信頼性からも望ましいものではない。このためデータの待避は必然的にBGOフラッシュメモリ11上に行うが、そのためにはデータが書き込まれていない未使用領域、即ち、ブランクエリアが必要である。上記操作をデータリクレームと呼び、BGOフラッシュメモリ11において避けて通ることのできない処理である。
ここで、図3及び図4を参照しながらデータリクレーム時の処理を説明する。例えば、クラスタAのデータリクレームが必要になると(ステップST1)、クラスタAのアプリケーションは、BGOフラッシュメモリ11上のブランクエリアを検索する(ステップST2)。例えば、クラスタDがブランクエリアである場合には、クラスタDのクラスタIDを参照して、ブランクエリアのアドレスを取得する(ステップST4)。ただし、ブランクエリアが存在しない場合には、無効クラスタを一括消去してブランクエリアを作成し(ステップST3)、そのブランクエリアのアドレスを取得する(ステップST4)。
そして、ブランクエリアのアドレスを取得すると、クラスタAのアプリケーションは、現在使用中であるクラスタAのコピーフラグを01hにして(ステップST5)、ブランクエリア(クラスタD)に自分のアプリケーションID(1hのID)を登録する(ステップST6)。(図4の中段を参照)
クラスタAのアプリケーションは、ブランクエリア(クラスタD)に自分のアプリケーションIDを登録すると、必要データをブランクエリアにコピーし(ステップST7)、コピーが完了すると、古いエリアであるクラスタAを一括消去または無効化して、処理を終了する(ステップST8,ST9)。(図4の下段を参照)
ただし、データリクレーム中に電源遮断などの障害が発生すると、クラスタIDが同一のクラスタが存在してしまう場合がある。このような場合は、アプリケーションに割り振られたクラスタIDは重複できないという制約事項があるため、システム起動時に取り除く必要がある。
このため、システム起動時に、重複クラスタの存在をチェックするが、重複クラスタを検出すると、重複クラスタのうち、コピーフラグがFFhであるものを削除する。その理由は、一括消去またはデータの無効化をする前に、システムの障害が発生すると、データリクレームの処理がどこまで完了したかを見極めることが困難である。そのため、コピーフラグを見てコピー元を判断し、コピー先を削除する。コピー元を保持しておけば、データの内容が壊れて書き込みが不可能になる不具合を回避することができるからである。
次に、データの書き込み時にデバイスエラー(書込エラー)が発生すると、再度、データの書込処理を実行する必要がある。そのような場合に対処するために、ブランクエリアを2エリア以上用意しておくようにする。また、データの書込エラーが発生すると、書込エラーが発生したクラスタIDを無効クラスタに変更して、新しいブランククラスタを取得し、リクレーム処理を実行する。無効クラスタにおいても、一旦、一括消去を行うと、クラスタの状態が元の正常な状態に戻る場合があるため、電源投入時や、システムが暇な時などに無効エリアを一括消去する。これは、デバイスの突発的なエラーに対して有効な手段である。
図5はアプリケーションにおける内部データを示す構造図である。クラスタはnページのセクタから構成されており、0ページ目にヘッダが確保され、1ページ目以降にデータエリアが確保されている。このうち0ページの先頭4バイトはクラスタIDとコピー用フラグとして使用され、その後ろに32バイトの格納ページ情報が格納される。書き込むデータ長はシステムにて予め決定され、そのシステム内においては不変である。
図7はデータの読み込み手順を示すものであるが、アプリケーションは、クラスタIDを参照して格納ページ情報を読み出し、データが格納されているセクタであるページ番号を取得する。アプリケーションは、例えば、データがxページ目に格納されていることを認識すると、xページ目の先頭位置に格納されている格納位置オフセット情報を参照し、xページの何処にデータが格納されているかを認識する。
ここで、格納ページ情報と格納位置オフセット情報は、ビットマップフィールドで表記され、両者とも32バイトのエリアを確保し、ビットが256個存在する。各ビットの値は、セクタの使用状態が変化するごとに、1から0に変更される。
即ち、格納ページ情報については、例えば、1ページ目からxページ目までデータが格納されると、LSBからxビットまで、ビット値が1から0に変更され、0の数のトータルが指定ページに対応する。一方、格納位置オフセット情報については、図6に示すように、データ領域の1バイトと、格納位置オフセット情報の1ビットが対応し、データ領域の先頭バイトから順次データが格納されるごとに、格納位置オフセット情報のLSBから順次1ビットが1から0に変更される。
これにより、アプリケーションは、格納ページ情報における0のビットの合計からデータが格納されているページ番号を認識すると、格納位置オフセット情報のLSBから順次ビットの値をサーチして、データ領域の先頭からどこまでデータが格納されているかを認識する。例えば、格納位置オフセット情報のLSBから24ビットまでが0の場合には、データ領域の先頭から24バイトまでデータが格納されていると認識する。そして、アプリケーションは、データが格納されている最終位置を認識すると、そこからデータ長分前に戻った位置がデータの先頭アドレスであるので、その先頭アドレスからデータを読み出す処理を実行する。
図8はデータの書込手順を示すフローチャートである。まず、アプリケーションは、データの読み出し時と同じ手順で、データが格納されている最終位置を認識すると、そのページ内にブランクエリア(未使用領域)が存在するか否かを調査する(ステップST11)。
ブランクエリアが存在する場合は、データが格納されている最終位置の次の位置を先頭アドレスとして、書込要求に係るデータの書込処理を実行するとともに、格納位置オフセット情報を更新する(ステップST12)。即ち、データが格納されている最終位置の次の位置に対応するビットを1から0に変更する。
一方、現在のページ内にブランクエリアが存在しない場合、クラスタ内に次のページが存在するか否かを調査する(ステップST13)。次のページが存在する場合には、次のページの格納位置オフセット情報を参照して、次のページがブランクであるか否かを調査する(ステップST14)。これは、次のページにおける過去のデータ書込時において、電源遮断等の障害が発生したことがあると、書込途中のデータが残っていることがあるからである(書込途中のデータが残っていると、新たなデータを書き込むことができない不具合が発生する)。
アプリケーションは、次のページがブランクである場合には、データ領域の先頭位置に、書込要求に係るデータの書込処理を実行するとともに、格納位置オフセット情報を更新する(ステップST15)。また、アプリケーションは、格納ページ情報も更新する(ステップST16)。即ち、次のページに対応するビットを1から0に変更する。
次のページがブランクでない場合には、更に次のページがブランクであるか否かを調査するが、次のページが存在しなくなると、上述したデータリクレームを実行して、他の未使用クラスタにおける1ページ目のデータ領域の先頭位置に、書込要求に係るデータの書込処理を実行する(ステップST17)。
以上で明らかなように、この実施の形態1によれば、データの書込要求を受けると、未使用領域のアドレス情報を参照して、その未使用領域にデータの書込処理を実行するように構成したので、クラスタに未使用領域が存在する場合には、当該クラスタを一括消去することなく、データの書き込みが可能になり、その結果、BGOフラッシュメモリ11の書換回数が増加する効果を奏する。
実施の形態2.
上記実施の形態1では、ページ内にブランクエリアが存在する場合、既に書き込まれているデータの後ろに詰めて最新のデータを書き込むものについて示したが、即ち、ページ内には複数のデータを格納する領域を確保して、最後に格納されたデータ(最新データ)のみを有効にするものについて示したが、図9に示すように、セクタ(ページ)内に複数のデータブロックを構成し、セクタのヘッダエリア内に格納されているデータブロックの使用状況を示す使用状況フラグ(ページ内使用中ブロックフラグ、ページ内使用済ブロックフラグ)を参照して、各データブロックの未使用領域にデータの書込処理を実行するようにしてもよい。
図9はアプリケーションにおける内部データを示す構造図である。クラスタの全てにページヘッダと、複数個のデータブロックを作成する。ページヘッダにはクラスタIDと、コピー用フラグを先頭におき、その後ろにページ内使用中ブロックフラグを3バイト、ページ内使用済ブロックフラグを3バイトおく。なお、データブロック内には、データNOとデータ領域使用状況を1バイトずつおき、その後ろ8バイトをデータ領域として使用する。
図10はページ内使用中ブロックフラグ及びページ内使用済ブロックフラグとデータブロックの対応図である。使用中のブロックを検索するには、ページ内使用中ブロックフラグとページ内使用済ブロックフラグの排他的論理和を求め、その結果が1のビットに対応するデータブロックが使用中のデータブロックになる(図10の例では、データブロックP)。
データの読み書きは、データIDを指定することにより行う。このうち、00hは使用済データIDとし、FFhはブランクデータIDとする。その他、254種類のデータIDをとることができる。各IDに割り振られるデータサイズは1バイトから8バイトまでの値をとることができ、プログラム中では、データサイズを変えることがないものとする。
また、アプリケーションのポインタ構築手段がデータ検索用のポインタ(データを格納しているデータブロックのブロック位置を示すポインタ)をRAM13に作成する。ポインタの内部にはページ番号及びデータエリアのブロック番号を格納する。これを電源投入時などRAM13の内容が消えてしまったときに、全てのデータエリアをサーチして検索し、内容を保持する。
読み出し時は、アプリケーションがデータIDのポインタが示すデータブロックを検索し、データ領域使用状況(図11を参照)を参照してデータの読込処理を実行する。即ち、データ領域使用状況の8ビットがデータ領域の8バイトの使用状況に対応しており、データ領域使用状況のビットが0の場所が使用済の場所である。
図12はデータ検索用ポインタの初期ルーチンを示すフローチャートである。電源投入時などの初期ルーチンにおいては、アプリケーションが使用クラスタのアドレスを検索し、ページ内にデータがある場合には、ポインタのデータを更新する(ステップST21〜ST23)。ページ内の使用データの検索方法であるが、全てのブロックを検索すると非常にデータ数が多いため、データの読込時と同様に、ページヘッダのページ内使用中ブロックフラグとページ内使用済ブロックフラグを参照して、使用データを検索する。そして、全てのページの検索が終了するまで、上記の処理を繰り返し(ステップST24,ST25)、最後のページの検索が終了した時点でポインタの作成が完了する。
図13はデータの書込手順を示すフローチャートである。まず、アプリケーションは、データが格納されているデータブロックのブランクエリアを検索し、データを書き込むことができるブランクエリアがデータエリア内に存在する場合には、そのデータブロックのデータエリア(ブランクエリア)内にデータの書込処理を実行する(ステップST31,ST32)。
一方、データを書き込むことができるブランクエリアがデータエリア内に存在しない場合には、他の新しいデータブロックを取得できるか否かを判断する(ステップST33)。新しいデータブロックが取得できた場合、新しいデータブロックにデータNO、データ領域及びページ内使用中ブロックフラグを書き込む処理を実行する(ステップST34,ST35)。また、ページ内使用済ブロックフラグ及びデータブロックのIDの書込も同時に実行する(ステップST36,ST37)。なお、データブロックを新しく取得できない場合には、データリクレームを実行する(ステップST38)。
以上で明らかなように、この実施の形態2によれば、セクタが複数のデータブロックから構成される場合、セクタのヘッダ領域内に格納されているデータブロックの使用状況を示す使用状況フラグ(ページ内使用中ブロックフラグ、ページ内使用済ブロックフラグ)等を参照して、そのデータブロックの未使用領域にデータの書込処理を実行するように構成したので、1バイトから8バイトの単位で、最大254種類のデータを自由に書き換えることができる効果を奏する。
実施の形態3.
上記実施の形態1及び実施の形態2では、BGOフラッシュメモリ11にデータを書き込むものについて示したが、これに限るものではなく、その他の一括消去型不揮発性メモリにおいても使用可能であることは言うまでもない。
この発明の実施の形態1による一括消去型不揮発性メモリを示す構成図である。 BGOフラッシュメモリの内部構造及びクラスタ管理エリアを示す説明図である。 データリクレームの処理を示すフローチャートである。 データリクレーム時におけるクラスタIDの割り当てを示す説明図である。 アプリケーションにおける内部データを示す構造図である。 格納位置オフセット情報とデータの対応関係を示す説明図である。 データの読み込み手順を示す説明図である。 データの書込手順を示すフローチャートである。 アプリケーションにおける内部データを示す構造図である。 ページ内使用中ブロックフラグ及びページ内使用済ブロックフラグとデータブロックの対応図である。 データ領域使用状況とデータ領域の対応図である。 データ検索用ポインタの初期ルーチンを示すフローチャートである。 データの書込手順を示すフローチャートである。 フラッシュメモリにデータを格納する半導体ディスクを示す構成図である。
符号の説明
11 BGOフラッシュメモリ(アドレス情報格納手段)、14 CPU(アドレス情報格納手段、データ書込手段、アドレス情報更新手段、ID管理手段、ポインタ構築手段)。

Claims (8)

  1. 複数のセクタから構成されるクラスタを含み、データの消去を前記クラスタ単位で行なう一括消去型不揮発性メモリと、
    データ読出手段とを備え、
    前記複数のセクタの各々は複数のデータブロックを含み、
    前記複数のデータブロックの各々は、
    データIDを格納する領域と、
    データを格納するデータ領域と、
    前記データ領域の使用状況を格納する領域とを有し、
    前記データ読出手段は、前記データIDと前記データ領域の使用状況とをもとに前記データ領域のデータ読出を行なうことを特徴とする半導体装置。
  2. 揮発性メモリと、
    データを格納しているデータブロックのブロック位置を示すポインタを前記揮発性メモリに構築するポインタ構築手段とをさらに設けたことを特徴とする請求項1記載の半導体装置。
  3. 前記複数のセクタの各々は、
    アプリケーションが使用するクラスタを識別するためのクラスタIDを格納する領域と、
    前記複数のデータブロックの使用状況を格納する領域とをさらに含み、

    前記ポインタ構築手段は、前記クラスタIDと前記複数のデータブロックの使用状況とをもとに前記ポインタを構築することを特徴とする請求項2記載の半導体装置。
  4. 前記データ読出手段は、前記ポインタと前記データ領域の使用状況とをもとに前記データ領域のデータ読出を行なうことを特徴とする請求項2または3記載の半導体装置。
  5. 複数のセクタから構成されるクラスタを含み、データの消去を前記クラスタ単位で行なう一括消去型不揮発性メモリと、
    データ書込手段とを備え、
    前記複数のセクタの各々は、
    複数のデータブロックと、
    前記複数のデータブロックの使用状況を格納する領域とを含み、
    前記複数のデータブロックの各々は、
    データIDを格納する領域と、
    データを格納するデータ領域と、
    前記データ領域の使用状況を格納する領域とを有し、
    前記データ書込手段は、前記データIDと、前記複数のデータブロックの使用状況と、前記データ領域の使用状況とをもとにデータ書込を行なうことを特徴とする半導体装置。
  6. データ書込手段は、前記データIDと前記複数のデータブロックの使用状況と前記データ領域の使用状況とをもとに検索したデータブロックに未使用領域が存在しない場合には、他のデータブロックの未使用領域にデータの書込処理を実行することを特徴とする請求項5記載の半導体装置。
  7. 前記複数のセクタの各々は、アプリケーションが使用するクラスタを識別するためのクラスタIDを格納する領域をさらに含み、
    前記データ書込手段は、実行中のアプリケーションに対応するクラスタIDが格納されたクラスタを検索し、検索したクラスタに含まれるデータブロックの未使用領域にデータ書込を行なうことを特徴とする請求項5または6記載の半導体装置。
  8. 請求項1または5記載の半導体装置を有する携帯電話。
JP2007279010A 2007-10-26 2007-10-26 半導体装置および携帯電話 Expired - Fee Related JP4794530B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007279010A JP4794530B2 (ja) 2007-10-26 2007-10-26 半導体装置および携帯電話

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007279010A JP4794530B2 (ja) 2007-10-26 2007-10-26 半導体装置および携帯電話

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP35503598A Division JP4046877B2 (ja) 1998-12-14 1998-12-14 一括消去型不揮発性メモリおよび携帯電話

Publications (2)

Publication Number Publication Date
JP2008047155A JP2008047155A (ja) 2008-02-28
JP4794530B2 true JP4794530B2 (ja) 2011-10-19

Family

ID=39180758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007279010A Expired - Fee Related JP4794530B2 (ja) 2007-10-26 2007-10-26 半導体装置および携帯電話

Country Status (1)

Country Link
JP (1) JP4794530B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009211234A (ja) 2008-03-01 2009-09-17 Toshiba Corp メモリシステム
US8626989B2 (en) * 2011-02-02 2014-01-07 Micron Technology, Inc. Control arrangements and methods for accessing block oriented nonvolatile memory
JP7112060B2 (ja) 2018-12-26 2022-08-03 ルネサスエレクトロニクス株式会社 半導体装置およびその電源制御方法
CN110688084B (zh) * 2019-10-14 2023-04-25 深圳市蓝度汽车电控技术有限公司 一种先入先出的flash数据存储方法、系统及终端

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3727983B2 (ja) * 1995-09-28 2005-12-21 キヤノン株式会社 電子カメラ
JP3703181B2 (ja) * 1995-09-28 2005-10-05 キヤノン株式会社 フラッシュrom管理方法及び装置
JP3919261B2 (ja) * 1996-07-31 2007-05-23 キヤノン株式会社 メモリ制御装置およびメモリアクセス方法
JPH10124384A (ja) * 1996-08-28 1998-05-15 Toshiba Corp 不揮発性半導体メモリの制御方法
JPH10124381A (ja) * 1996-10-21 1998-05-15 Mitsubishi Electric Corp 半導体記憶装置
JPH1185629A (ja) * 1997-07-15 1999-03-30 Fujitsu Ltd フラッシュ・メモリの管理方式
JP4079506B2 (ja) * 1997-08-08 2008-04-23 株式会社東芝 不揮発性半導体メモリシステムの制御方法

Also Published As

Publication number Publication date
JP2008047155A (ja) 2008-02-28

Similar Documents

Publication Publication Date Title
JP4046877B2 (ja) 一括消去型不揮発性メモリおよび携帯電話
JP4524309B2 (ja) フラッシュメモリ用のメモリコントローラ
JP3692313B2 (ja) 不揮発性メモリの制御方法
JP4037605B2 (ja) 不揮発性メモリユニットのコントローラ、同コントローラを有するメモリシステム及び不揮発性メモリユニットの制御方法
US6865658B2 (en) Nonvolatile data management system using data segments and link information
US8041884B2 (en) Controller for non-volatile memories and methods of operating the memory controller
JP4633802B2 (ja) 不揮発性記憶装置及びデータ読み出し方法及び管理テーブル作成方法
USRE45222E1 (en) Method of writing of writing to a flash memory including data blocks and log blocks, using a logical address having a block address portion and page identifying portion, a block address table and a page table
US8762661B2 (en) System and method of managing metadata
JP4245585B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP2004152302A (ja) 不揮発性メモリシステムにおいてブロックキャッシュを実行する方法および装置
US20140208013A1 (en) Memory system
JP4301301B2 (ja) 不揮発性半導体記憶装置およびその管理方法
KR20080037283A (ko) 플래시 메모리 장치를 포함하는 시스템 및 그것의 데이터복구 방법
JP2008146255A (ja) 記憶装置およびコンピュータシステム、並びに記憶装置のデータ処理方法
US20100306447A1 (en) Data updating and recovering methods for a non-volatile memory array
JP2006243780A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP2009211215A (ja) メモリシステム
JP4794530B2 (ja) 半導体装置および携帯電話
JP4242245B2 (ja) フラッシュrom制御装置
JP5066894B2 (ja) 記憶媒体制御装置
JP4661369B2 (ja) メモリコントローラ
JP3826115B2 (ja) 記憶装置、メモリ管理方法及びプログラム
JP2004326523A (ja) 書き換え可能な不揮発性メモリを備えた記憶装置及び記憶装置用不揮発性メモリの制御方法
JP6040895B2 (ja) マイクロコンピュータ及び不揮発性メモリのブロック管理方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071214

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110719

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110726

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees