JPH10124384A - 不揮発性半導体メモリの制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 セルアレイが複数個の物理ブロックに分割さ
れ、各々の物理ブロックにシステムが管理する論理ブロ
ックとの対応付けの情報を記憶メモリシステムにおい
て、論理ブロックと物理ブロックとの対応関係を管理す
るためのテーブルに要するＲＡＭ領域の削減を目的とす
る。また、データ更新および消去後の書込みの高速化を
目的とする。 【解決手段】 論理ブロック／物理ブロック変換テーブ
ルにおいて、１個の論理ブロックに対して、複数個の物
理ブロックを含んだエリアを割り振り、メモリアクセス
時には、そのエリア中の複数個のブロックの記憶情報を
サーチし、該エリア中から真の対応ブロックを選択する
ことを特徴とするメモリシステムの制御方法を提供す
る。また、物理ブロック上でクラスタの区切れがブロッ
クの区切れをまたがない制御方法を提供する。また、消
去時に管理領域を開放すると同時にデータ領域の消去を
行う制御方法を提供する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、不揮発性半導体メ
モリの制御方法に関し、特に不揮発性半導体メモリカー
ドの制御に使用されるものである。

【０００２】

【従来の技術】近年図１１に示すようなフラッシュメモ
リカードがデジタルスチールカメラやＰＤＡ等の携帯情
報機器の記憶媒体として注目されている。このメモリカ
ードは薄型のプラスチックパッケージ１にわずかな窪み
が設けられておりその窪みに２２ピンの平面電極を有す
るフラッシュメモリ２が埋め込まれている。本フラッシ
ュメモリカードは専用のコネクタを介してホストシステ
ムに電気的に接続され、データの入出力を行う。

【０００３】フラッシュメモリとしてＮＡＮＤ型フラッ
シュメモリと呼ばれるフラッシュメモリが使用され販売
がなされている。１６ＭビットのＮＡＮＤ型フラッシュ
メモリの場合を例に取るとフラッシュメモリは５１２個
の物理的なメモリブロックに分割されている。このブロ
ックは消去時の最小単位となっている。１ブロックはさ
らに１６ページに分割される。１ページは書き込みおよ
び読み出しの基本的な単位となる。１ページは２６４バ
イトから構成され、うち２５６バイトはユーザーデータ
領域（データ部）、残りの８バイト（冗長部）はエラー
訂正符号および管理情報等の格納（冗長部）に使用され
る。

【０００４】通常パソコン等ではデータはセクタ（５１
２バイト）単位で管理されるため、本メモリカードでも
５１２バイト単位でのデータ管理を基本とすべく２ペー
ジをペアとして取り扱う。

【０００５】このようなメモリカードの制御では、デー
タ更新時は消去済み領域に更新データを書き込み、元の
データが存在する領域を消去するという、追加書き込み
方式を採用しているため、ある論理ブロックに対応する
データが存在する物理ブロックは、固定では無く、常に
メモリ内を移動している。したがって、上述のごとく物
理ブロックの冗長部には自分がどの論理ブロックに対応
するデータを保持しているかを示す論理ブロックアドレ
ス情報を記憶している。

【０００６】ゆえに、通常は電源投入時に、全物理ブロ
ックの該論理ブロックアドレス情報格納領域をサーチ
し、システムＲＡＭ上に、論理ブロックと物理ブロック
の変換テーブルを作る。一度テーブルを作成した後は、
該テーブルを参照すれば、論理ブロックに対応する物理
ブロックがすぐに判断可能なため、全ブロックのサーチ
動作は電源投入時に１回行われる。当然のことながら、
データの更新を行い、対応する物理ブロックの位置が変
化した場合、メモリシステムは、テーブルの更新作業を
行い、次のアクセスに備えることになる。

【０００７】従来のテーブルを図１２に示す。ここで
は、論理ブロックは５００個設定されており、１個の論
理ブロックは連続した８セクタに相当する。すなわち論
理ブロック０は論理セクタ０〜７を意味する。この連続
した８セクタ分のデータは、メモリ中の５１２ブロック
のうちのいずれかの物理ブロックに存在する。５１２個
の物理ブロックから１個のブロックを選択するには、９
ビット必要となる。ソフトウェアの利便性に配慮してオ
フセットがそのまま物理ブロックを指し示す様にテーブ
ルを構成すると、１ブロックに対し２バイト、計１ＫＢ
のＲＡＭ領域が必要となる。例えば、論理ブロック５の
情報が格納されている物理ブロックの番地はテーブルの
先頭からオフセット５ワード（１０バイト）目に格納さ
れる。

【０００８】このように、従来用いられていた方法にお
いては、テーブルが必要とするＲＡＭ領域が非常に大き
いという問題点があった。通常よく用いられる、汎用Ｃ
ＰＵでは内蔵ＲＡＭとして１ＫＢ程度のＲＡＭを搭載し
ているのが一般的である。従って、従来は、テーブルだ
けで１ＫＢを使用する必要があり、内蔵ＲＡＭのみでは
システム構成ができず、外づけのＲＡＭをシステムとし
て有することが条件となりコストアップの大きな要因と
なっていた。

【０００９】次に、フラッシュメモリカードをパソコン
等で使用する場合の制御方法を６４ＭビットＮＡＮＤ型
フラッシュメモリを例に説明する。フラッシュメモリは
１０００個の物理的なメモリブロックに分割されてい
る。このブロックは消去時の最小単位となっている。１
ブロックはさらに１６ページに分割される。１ページは
書き込みおよび読み出しの基本的な単位となる。１ペー
ジは５２８バイトから構成され、うち５１２バイトはユ
ーザーデータ領域（データ部）、残りの１６バイト（冗
長部）はエラー訂正符号および管理情報等の格納（冗長
部）に使用される。この場合のテーブルの例を図１３に
示す。論理ブロックは１０００個に設定されており、１
個の論理ブロックは連続した１６セクタに相当する。す
なわち論理ブロック０は論理セクタ０〜１５を意味す
る。

【００１０】以下に、フラッシュメモリの書き込み、消
去について簡単に述べる。フラッシュメモリの書き込み
はページと呼ばれる単位で一括で実行される。６４Ｍビ
ットＮＡＮＤ型ＥＥＰＲＯＭの場合は１ページ５２８バ
イトである。また消去はブロック単位で実行される。６
４ＭビットＮＡＮＤ型ＥＥＰＲＯＭは１６ページで１ブ
ロックを構成する。このように６４ＭビットＮＡＮＤ
ＥＥＰＲＯＭでは書き込みと消去の単位が異なる。従っ
てあるページのみを消去してデータを更新する事は出来
ない。

【００１１】フラッシュメモリカードをパソコンで使用
する場合には一般的にＤＯＳ支配下のドライブとして取
り扱われる。図１４に従来のＤＯＳフォーマットパラメ
ータを示す。ここでは、図１４（ａ）として、クラスタ
サイズ４ＫＢの場合、図１４（ｂ）としてクラスタサイ
ズが８ＫＢの場合を示している。クラスタとはＤＯＳの
ファイル管理の基本最小単位で、ファイルサイズが非常
に小さくても１個のクラスタ分の容量は占有する。ファ
イルサイズが大きい場合は、複数個のクラスタのチェー
ンとして管理され、その管理情報はＦＡＴ(File Alloca
tion Table) に格納される。クラスタのサイズやＦＡＴ
の管理方法等はブートセクタと呼ばれるセクタ内で管理
される。１個のデバイスが複数個のドライブとして管理
される場合は、マスターブートセクタにその情報が格納
される。ファイルの書き込みとしては、ＯＳからクラス
タ単位で書き込み命令が発行される。

【００１２】図１４（ａ）に示すように、クラスタサイ
ズが４ＫＢの場合、論理セクタの０にマスターブートセ
クタ、論理セクタ１６にブートセクタ、論理セクター１
７〜２２にＦＡＴ、論理セクター２３〜２８にＦＡＴの
コピー、論理セクタ２９〜４４にディレクトリー、論理
セクター４５以降にファイルデータ領域が配置されてい
る。

【００１３】図１４（ｂ）に示すように、クラスタサイ
ズが８ＫＢの場合、論理セクタの０にマスターブートセ
クタ、論理セクタ１６にブートセクタ、論理セクター１
７〜１９にＦＡＴ、論理セクター２０〜２２にＦＡＴの
コピー、論理セクタ２３〜３８にディレクトリー、論理
セクター３９以降にファイルデータ領域が配置されてい
る。

【００１４】まず、図１５を用いて、クラスタサイズ４
ＫＢの場合を例に従来の書き換えシーケンスを説明す
る。クラスタサイズは４ＫＢなので、連続した８セクタ
分の書き込み命令がＯＳから発行される。このとき論理
セクタの４５〜５２（クラスタＡ）に対する書き込み
（データ更新）が発生し、論理セクタの７７〜８５（ク
ラスタＡ’）に書き換わる。 １） 消去済み新領域を探し、論理セクター３２〜４４
までを元ブロックから新領域にコピーする。 ２） 論理セクター４５〜４７の新データを新領域に書
き込む。 ３） 元ブロックを消去する。 ４） アドレス変換テーブルの更新。 ５） 消去済み新領域を探し、論理セクター４８〜５２
の新データを新領域に書き込む。 ６） 元ブロックの論理セクター５３〜６３のデータを
新領域にコピーする。 ７） 元ブロックを消去する。 ８） アドレス変換テーブルの更新。 従って、外部からみて８セクタの書き換えを実施した場
合、実際デバイスとしては、合計３２セクタ（３２ペー
ジ）の書き込み動作と、２ブロックに対する消去動作が
実施されたことになる。

【００１５】次に、図１６を用いて、クラスタＢに対す
る書き込みシーケンスを説明する。この場合論理セクタ
の５３〜６０（クラスタＢ）に対する書き込み（データ
更新）が発生し、論理セクタの６９〜７６（クラスタ
Ｂ’）に書き換わる。 １） 消去済み新領域を探し、論理セクター４８〜５２
までを元ブロックから新領域にコピーする。 ２） 論理セクター５３〜６０の新データを新領域に書
き込む。 ３） 論理セクター６１〜６３までを元ブロックから新
領域にコピーする。 ４） 元ブロックを消去する。 ５） アドレス変換テーブルの更新。 従って、外部からみて８セクタの書き換えを実施した場
合、実際デバイスとしては、合計１６セクタ（１６ペー
ジ）の書き込み動作と、１ブロックに対する消去動作が
実施されたことになる。

【００１６】次に、図１７を用いて、クラスタサイズ８
ＫＢの場合を例に従来の書き込みシーケンスを説明す
る。クラスタサイズは８ＫＢなので、連続した１６セク
タ分の書き込み命令がＯＳから発行される。このとき論
理セクタの３９〜５４（クラスタＡ）に対する書き込み
（データ更新）が発生し、論理セクタの７１〜８６（ク
ラスタＡ’）に書き換わる。 １） 消去済み新領域を探し、論理セクター３２〜３８
までを元ブロックから新領域にコピーする。 ２） 論理セクター３９〜４７の新データを新領域に書
き込む。 ３） 元ブロックを消去する。 ４） アドレス変換テーブルの更新。 ５） 消去済み新領域を探し、論理セクター４８〜５４
の新データを新領域に書き込む。 ６） 元ブロックの論理セクター５５〜６３のデータを
新領域にコピーする。 ７） 元ブロックを消去する。 ８） アドレス変換テーブルの更新。 従って、外部からみて１６セクタの書き換えを実施した
場合、実際デバイスとしては、合計３２セクタ（３２ペ
ージ）の書き込み動作と、２ブロックに対する消去動作
が実施されたことになる。

【００１７】上記クラスタが４ＫＢのものと８ＫＢの場
合を同じ８ＫＢのデータが書き込まれる場合を想定し比
較すると、クラスタサイズが４ＫＢの場合は、２回の書
き込みに処理が分割され合計４８セクタの書き込みおよ
び３ブロック分の消去動作が発生する。これに対し、ク
ラスタサイズが８ＫＢの場合は、１回の書き込みに処理
が集約され合計３２セクタの書き込みおよび２ブロック
分の消去動作が発生することになる。

【００１８】このように従来は、外部から見て更新され
たセクタ数に比較し、実際にデバイス上で実行された書
き込み動作および消去動作がはるかに多くなるため、外
部からみた書き換え速度が遅くなると言う問題点があっ
た。

【００１９】さらに、通常ＤＯＳのファイルシステムに
おいては、ファイル消去コマンド実行時に、ディレクト
リー上に該当ファイルが無効である旨のマーキングを行
い、該当ファイルが占有していたメモリ領域をＦＡＴ(F
ile Allocation Table) 上で開放する。従って、ファイ
ル本体のデータ部分はフラッシュメモリ上に消去されず
に残っている。消去コマンド実行時の管理領域とデータ
領域の関係を図２２に示す。図２２において、例えばＦ
ｉｌｅ−１とＦｉｌｅ−４の消去コマンドを実行した場
合、管理領域のＦｉｌｅ−１とＦｉｌｅ−４が開放され
ｄｅｌ．ｍａｒｋがマーキングされる。このときデータ
領域においてはＦｉｌｅ−１、Ｆｉｌｅ−４は消去され
ない。

【００２０】このため、その後の書込みコマンド実行時
に、前記開放された領域に対し新たなファイルのデータ
部分が書き込まれる際に、まずフラッシュメモリの消去
動作が必要となる。このため、ファイル書き込み時に必
ずフラッシュメモリの消去動作を伴い、ファイル書き込
み速度を劣化させるという問題点もあった。

【００２１】

【発明が解決しようとする課題】本発明は上記問題を鑑
みてなされたものであり、論理番地と物理番地の変換テ
ーブルで必要となるＲＡＭの容量を低減し、汎用ＣＰＵ
の内蔵ＲＡＭのみでフラッシュメモリを制御する方法を
提供し、これにより従来必要であった外付けＲＡＭを不
要となし、大幅なコストダウンを実現することを目的と
する。

【００２２】さらに、物理ブロックにおいて、ＤＯＳ上
のファイル管理の基本単位であるクラスタの区切れが、
消去の単位となるブロックをまたがないようにする方法
を提供し、データの高速書込みを実現することを目的と
する。

【００２３】また、消去コマンド実行時に物理ブロック
の管理領域を開放すると同時に、そのデータ領域の消去
も行うことにより、その後の書込みコマンド実行時の処
理速度の向上を実現することを目的とする。

【００２４】

【課題を解決するための手段】上記目的を達成する手段
として、本発明では、システムが管理する論理ブロック
と、複数のメモリセルにより構成され、前記論理ブロッ
クに対応するデータを記憶する物理ブロックと、前記物
理ブロック中に含まれ、前記対応する論理ブロックのア
ドレスを記憶する冗長部と、前記物理ブロックが少なく
とも２以上で構成される物理ブロックエリアとを具備
し、前記論理ブロックと前記物理ブロックエリアとの対
応関係を管理するための論理番地／物理番地変換テーブ
ルを作成するメモリシステムの制御方法を提供する。

【００２５】また、上記メモリシステムの制御方法にお
いて、メモリアクセス時に、前記論理番地／物理番地変
換テーブルを参照し前記論理ブロックに対応する物理ブ
ロックエリアのアドレスを読み出し、前記物理ブロック
エリアを構成する少なくとも２以上の物理ブロックの前
記冗長部に記憶される対応する論理ブロックのアドレス
を読み出すことにより、前記論理ブロックと対応する物
理ブロックを選択するメモリシステムの制御方法を提供
する。

【００２６】さらに、前記前記論理番地／物理番地変換
テーブルを電源投入時に、作成するメモリシステムの制
御方法を提供する。また、データの高速書き換えを実現
する手段として、本発明ではシステムが管理するファイ
ルと、少なくとも１以上の前記ファイルを記憶する複数
のブロックとを有し、前記ブロック内で、前記ファイル
の先頭が前記ブロックの先頭部と一致するよう配置され
ることを特徴とするメモリシステムの制御方法を提供す
る。

【００２７】さらに、前記ブロックは消去時の最小単位
であることを特徴とするメモリシステムの制御方法を提
供する。また、消去エリアへのデータの高速書込みを実
現する手段として、本発明ではシステムが管理するファ
イルと、前記ファイルの内容を記憶するデータ領域と、
前記ファイルとデータ領域の対応関係を記憶する管理領
域とを有し、前記ファイルの消去を行う時に、前記管理
領域に対応するデータ領域が空き領域である旨をマーク
し、対応する前記データ領域の消去を行うことを特徴と
するメモリシステムの制御方法を提供する。また、消去
エリアへのデータの高速書込みを実現する第２の手段と
して、本発明ではシステムが管理するファイルと、前記
ファイルの内容を記憶するデータ領域と、前記ファイル
とデータ領域の対応関係を記憶する管理領域とを有し、
前記ファイルの消去を行う時に、前記管理領域に対応す
るデータ領域が空き領域である旨をマークしておき、メ
モリシステムに入力される信号に基づいて、前記管理領
域の内容を検知し対応するデータ領域の消去を行うこと
を特徴とするメモリシステムの制御方法を提供する。

【００２８】

【発明の実施の形態】図１に本フラッシュメモリカード
を使用するための制御に関するメインフローを示し、以
降各行程の動作について述べる。 （１−Ａ）挿入検知について以下に述べる。

【００２９】メモリカードに対する処理をスタートする
ためには、正常にコネクタに挿入されていることが前提
条件となる。不完全な挿入状態でメモリカードにアクセ
スを行うと物理的またはデータ的な破壊を引き起こす可
能性があるからである。従って、本発明のメモリシステ
ムの制御フローでは、メモリカードが正常に挿入されて
いるかを検出する手段を持っている。その手段として、
機構的なもの、電気的なもの等がある。

【００３０】次に（１−Ｂ）電源電圧検知について以下
に述べる。本メモリカードには、５Ｖ電源電圧と３．３
Ｖ電源電圧の製品があるが、３．３Ｖ電源電圧動作のメ
モリカードに５Ｖの電源が印加されると、電圧破壊等の
問題が発生する可能性がある。これを回避するため、シ
ステムは電源電圧を検知している。検知方法として外観
で判断する方法と、電気的に判断する方法が考えられ
る。

【００３１】第３に（１−Ｃ）容量検知について述べ
る。フラッシュメモリカードには記憶容量またはインタ
フェース仕様の異なる複数種類のものがある。システム
にメモリカードが挿入された時には、デバイスのメーカ
ーコードおよびデバイスコード等を判別し、想定外のコ
ードの場合は新たなアクセスはしないようにする。ま
た、メーカーコード、デバイスコード等の読み出しには
正規の電源電圧を投入する。

【００３２】第４に（１−Ｄ）物理フォーマット確認の
確認について述べる。メモリカードでは、データを記憶
するための物理フォーマットがなされており、メモリカ
ードがシステムに挿入された時はその物理フォーマット
を確認し、もしサポート外のフォーマットがなされてい
た場合には、データを破壊することなくリジェクトす
る。また、未知の物理フォーマット品が挿入された場合
に、システムが再度物理フォーマットを実行すること
は、フラッシュメモリの先天性、および後天性の不良ブ
ロックに対する処理が不完全になる危険性があるため、
注意が必要である。例えば１６ＭビットのＮＡＮＤ型フ
ラッシュメモリを例に考えると、フラッシュメモリは５
１２個の物理的なブロックに分割されており、先頭ブロ
ックには物理フォーマットの形式やカードの属性情報等
が書き込まれている。残りのブロックはデータ領域とし
て使用されるので、先頭ブロックのデータを判別する事
によって、サポート可能な物理フォーマットがなされて
いるかどうかを判断しても良い。

【００３３】第５に（１−Ｅ）論理フォーマットはメモ
リカードをＤＯＳ上のデバイスとしてアクセス可能とす
るために行われる。ＤＯＳのクラスターの切れ目とＮＡ
ＮＤフラッシュメモリの物理的なブロックの区切れを一
致させると、より高速な動作が可能となる。

【００３４】第６の（２−Ｆ）各動作は、システムのメ
モリアクセス動作を示し、読み出し、書込み、消去動作
のことである。第７の（２−Ｇ）抜去検知は前述した挿
入検知同様、抜去の検知も行うものである。抜去が検知
された場合、メモリシステムはその動作の終了する。

【００３５】次に、本発明のメモリシステムの、物理ブ
ロックの構造と論理ブロックの関係について説明する。
図２に１６ＭビットＮＡＮＤ型フラッシュメモリの場合
の物理構造を示す。メモリは５１２個のブロックに分割
されている。このブロックは消去時の最小単位となって
いる。１ブロックックは１６ページから構成される。１
ページは書き込み、読み出しの基本的な単位となる。１
ページは２６４バイトから構成され、うち２５６バイト
はユーザーデータ領域（データ部）、残りの８バイトは
エラー訂正符号および管理情報等の格納（冗長部）に使
用される。

【００３６】通常パソコン等ではデータはセクタ（５１
２バイト）単位で管理されるため、本メモリカードでも
５１２バイト単位でのデータ管理を基本とし、２ページ
をペアとする。データ領域の内部データ構成を図３に示
す。未使用の正常ブロックは、データ部、冗長部とも
“ＦＦｈ”に設定されている。下記に各々のバイトの意
味あいにつき説明する。Ｄａｔａ Ａｒｅａ−１は５１
２バイトデータのうち、前半の０〜２５５バイトのデー
タが格納される。Ｄａｔａ Ａｒｅａ−２には５１２バ
イトデータのうち、後半の２５６〜５１１バイトのデー
タが格納される。Ｕｓｅｒ Ｄａｔａ Ａｒｅａのデー
タは、ユーザに解放されており使用方法はユーザに一任
される。Ｄａｔａ Ｓｔａｔｕｓ Ａｒｅａはデータが
正常か否かを示す。通常は“ＦＦｈ”だが、正常でない
データが書き込まれている場合に“００ｈ”が設定され
る。Ｂｌｏｃｋ Ｓｔａｔｕｓ Ａｒｅａはブロックが
良か不良かを示す。通常は“ＦＦｈ”だが、不良ブロッ
クの場合、“００ｈ”（初期不良ブロック）、“Ｆ０
ｈ”（後発不良ブロック）が設定される。２ビット以上
“０”があった場合は、不良ブロックであると判断す
る。なお、本データは同一ブロック内では全て同じ値を
書き込む。はブロックの論理アドレス情報を示す。な
お、１論理ブロックを構成する８セクタには５１２の物
理ブロックのうち１物理ブロックが相当するので、本デ
ータは同一ブロック内では全て同じ値が書込まれること
になる。同様にして、Ｂｌｏｃｋ Ａｄｄｒｅｓｓ Ａ
ｒｅａ−２はＢｌｏｃｋ Ａｄｄｒｅｓｓ Ａｒｅａ-
１のデータと同じ内容が書かれている。ＥＣＣ Ａｒｅ
ａ- １は偶数ページデータ(256バイト) の３バイトＥＣ
Ｃコードである。ＥＣＣ Ａｒｅａ- ２は、奇数ページ
データ(256バイト) の３バイトＥＣＣコードである。

【００３７】ここで、ＥＣＣについて実例をもとに説明
する。本実施例では２５６バイト（２０４８ビット）単
位のデータに対しＥＣＣ符号を生成する。１ビット訂正
の機能を持たせるために、２５６バイトに対して２２ビ
ットのＥＣＣデータを使用している。２５６バイトは図
４に示すように、データに並べたものである。

【００３８】即ち、1Byte 目の入力の bit0 が2048bit
の 1bit 目（アドレス；00000000 000）となり、256Byt
e 目の入力の bit7 が2048bit の 2048bit 目（アドレ
ス；11111111 111) となる。

【００３９】ＥＣＣコード（ラインパリティ（ＬＰ）と
カラムパリティ（ＣＰ））は図５に示す条件を満足する
１０２４ビットの奇数パリティとして算出される。カラ
ムパリティーＣＰ０〜ＣＰ５は１バイト（８ビット）の
データが入力される毎に更新される。ＥＣＣ符号の生成
をソフトウェアで行う場合は、１バイトの入力（２５６
通り）に対してのカラムパリテイ計算結果を予めシステ
ム内のＲＯＭ上に持つ方法が考えられる。こうすること
により、ビット単位の演算が不要になり、計算時間が大
幅に短縮できる。またバイトの入力（２５６通り）に対
してのカラムパリティ計算結果を電源投入時に一括で計
算し、ＲＡＭ上に保持する方法も考えられる。前案に比
較しＲＯＭは無くて済むが、代わりにＲＡＭ領域が必要
となる。

【００４０】次に、実際のデータ転送に関して説明す
る。前述したように、Ｂｌｏｃｋ Ａｄｄｒｅｓｓ Ａ
ｒｅａ- １はブロックの論理アドレス情報を示してい
る。１６ＭビットのＮＡＮＤ型フラッシュメモリの場
合、物理ブロックは連続した８論理セクタ分のデータを
有する。例えば、論理セクタ０〜７のデータは、メモリ
中のいずれかの物理ブロック内にそのデータを保持して
いる。論理セクタと物理番地を対応させるためのデータ
として上述のＢｌｏｃｋ Ａｄｄｒｅｓｓ Ａｒｅａが
ある。論理セクタ０〜７のデータが格納された物理ブロ
ックの該当エリアには、自分が論理セクター０〜７の情
報を記憶している旨の論理アドレス情報が格納されてい
る。

【００４１】論理セクタ０〜７のデータが保持されてい
る物理ブロックの番地は固定ではない。例えば、ホスト
から論理セクター０〜７のデータの更新命令が来たとき
には、フラッシュメモリ上の消去済みのエリアに更新デ
ータを書き込み、元のデータの有ったブロックは消去す
る。従って、論理セクター０〜７のデータを格納してい
た物理番地は変更されることになる。すなわち、論理セ
クター０〜７のデータはメモリのどの領域に格納されて
いるかは、各物理ブロックのＢｌｏｃｋ Ａｄｄｒｅｓ
ｓ Ａｒｅａ を参照して検索をする必要がある。アク
セスのたびに検索作業を行うことは、処理速度の面から
考えて妥当ではない。したがって、本発明では電源投入
時に全ブロックをサーチして、論理番地と物理番地との
変換テーブルを作ることになる。一度テーブルを作成し
た後は、該テーブルを参照すれば、論理ブロックに対応
する物理ブロックがすぐに判断可能なため、全ブロック
のサーチ動作は電源投入時１回で良い。当然のことなが
ら、データの更新を行い、対応する物理ブロックの位置
が変化した場合は、テーブルの更新作業を行い、次のア
クセスに備える。

【００４２】次に、上述したメモリカードの制御フロー
において、（１−Ｆ）のメモリカードの各動作について
図面を参照に説明する。図６に電源投入時の制御フロー
チャートを示す。以下にフローに従い説明を加える。 （６−１） コネクタにメモリカードが挿入されたこと
を受けて、電源電圧の検知を行う。 （６−２） メモリカードのＩＤコードを読み出し、記
憶容量を読みとる （６−３） もしシステムがサポートしていないＩＤコ
ードが読み出されたらリジェクトする。 （６−４） 物理フォーマットの確認を行う。物理番地
の先頭ブロックの情報を読む。 （６−５） もしシステムがサポートしていないフォー
マットがなされていればリジェクトする。 （６−６） 論理番地と物理番地の変換テーブルを作る
とともに、次の書き込み動作で書き込みを行うための消
去済み領域を選択する。

【００４３】図７に上記（６−６）に示した電源投入時
に作成する論理番地と物理番地の変換テーブルの作成の
フローを示す。このフローにしたがって作成された論理
番地／物理番地変換テーブルを図８に示す。図８に示す
物理ブロックエリア（Physical Block Area ）とは、連
続した２個の物理ブロックの集合体を意味する。例え
ば、物理ブロックエリア０とは、物理ブロック０と物理
ブロック１を示す。 本テーブルでは１個の論理ブロッ
クに対して１個の物理ブロックエリアを割り付けてい
る。例えば、論理ブロック０に対し、物理ブロックエリ
ア５が割り振られている場合、物理ブロックの１０もし
くは１１が実際の論理ブロック０のデータを記憶してい
ることになる。従って、実際にアクセスする時には、物
理ブロック１０および１１の冗長部の論理アドレスとの
関連を示すデータ領域を検索し、どちらが論理ブロック
０のデータを本当に格納しているのかを判断する必要が
ある。しかし、極めて限定された領域をリードするのみ
で済むため、メモリアクセスの性能に及ぼす影響はほと
んどない。

【００４４】このとき、物理ブロックエリアは全体で２
５６個（５１２／２）存在し、８ビットのデータによっ
て記述する事が可能となる。ソフトウェアの利便性に配
慮してオフセットがそのまま物理ブロックを指し示す様
にテーブルを構成すると、１ブロックに対して１バイ
ト、計０。５ＫＢのＲＡＭ領域が必要となる。例えば、
論理ブロック５の情報が格納されている物理ブロックエ
リアの番地はテーブルの先頭からオフセットバイト目に
格納される。

【００４５】この０．５ＫＢのＲＡＭ容量は、従来必要
であった１ＫＢのＲＡＭ容量に対し半分となる。汎用Ｃ
ＰＵは通常１ＫＢ程度のＲＡＭ領域をもっているが、本
実施例によって得られた０．５ＫＢのＲＡＭ領域の削減
は非常に大きな割合をしめる。

【００４６】すなわちコストアップを招く外付けＲＡＭ
を設けなくても、本実施例によって得られた０．５ＫＢ
の空き領域を使用する事によってシステムを構成する事
が可能となりコストダウンをはかることができる。

【００４７】また、上記実施形態に限ず、物理ブロック
エリアとして４物理ブロックを定義しても良いし、さら
に大きなブロック数を想定しても構わない。以下に、図
７にに示した電源投入時に作成する論理番地／物理番地
の変換テーブルの作成のフローについて説明する。 （７−１） 論理ブロック／物理ブロック変換テーブル
が入るＲＡＭ領域をリセットする。 （７−２） 次のデータ書き込みに使用される消去済み
のブロックを記憶するテーブル領域をリセットする。 （７−２） 物理ブロックの１からサーチを開始する。 （７−３） ブロックの冗長部を読み出す。 （７−４） 所定領域のデータを元に該ブロックが正常
なブロックか否かを判断する。不良ブロックの場合以下
に続く処理は不要となり、次のブロックのサーチに移行
する。 （７−５） 消去済みのエリアかどうかを判断する。 （７−６） 消去済みのブロックであれば次の書き込み
の際に使用するブロックの候補としてテーブル上に格納
する。 （７−８） 消去済みのエリアで無ければ、論理アドレ
ス情報領域を抽出する。このとき、パリティチェックを
行い妥当性を確認する。 （７−９） 上記内容をもとに論理アドレスと物理アド
レスの変換テーブルを作成する。 （７−１０） 物理ブロック番号のカウントアップ。 （７−１１） ５１２ブロックサーチしたら終了。

【００４８】次に、読み出し時の動作フローを図９を参
照に説明する。 （９−１） 読み出しを行う先頭セクタアドレスと転送
セクタ数をホストから受け取る。 （９−２） 読み出し範囲が、妥当な範囲か検証する。 （９−３） セクタを論理ブロックに変換。１６Ｍビッ
ト品の場合は１ブロック８セクタ構成なので８で割るこ
とになる。 （９−４） 論理アドレス／物理アドレス変換テーブル
を参照し、該当論理ブロックが存在する物理ブロックエ
リアを得る。 （９−５） ブロックエリアにある２個の物理ブロック
の論理アドレス情報領域を調べ、いずれがホストの指定
した論理ブロックのデータを格納しているかを調べる。 （９−５） 特定された物理ブロックから１セクタ分デ
ータを読み出す。例えばセクター番号が０の時は、物理
ブロックの先頭２ページのデータを読み、例えばセクタ
ー番号が７の時は、物理ブロックの最終２ページのデー
タを読む。１個の物理ブロックの中では、８個のセクタ
のデータが順番に並んでいる。 （９−８） 読み出したデータに対しエラーチェックを
行い、エラーが無いか確認する。 （９−８） エラーが検出されたら、訂正可能か否かを
判断する。 （９−９） エラーが検出され、なおかつ訂正可能な場
合データを訂正する。 （９−１０） ホストが要求したセクタ数を読み出した
ら終了する。 （９−１１） 次の読み出しセクターが物理ブロックの
境界を越えるかどうかを判断する。例えば、セクター７
から８に移行する場合、データは各々異なる物理ブロッ
クに存在するため、新たに論理アドレス／物理アドレス
変換テーブルを再度参照する。 （９−１２） 同一ブロック内で読み出しを継続する場
合は、読み出すページのカウントアップする。 （９−３） 別のブロックの移動する場合は、論理ブロ
ックをカウントアップし、ページのカウントもリセット
する。

【００４９】次に、書込み時の動作について説明する。
書き込みは基本的に次の３部分の処理に大別される。例
えば、論理セクタ３を書き換える場合例に説明する。更
新はセクタ３のみだが、セクタ０から７の８セクタ分の
データは同一ブロック上に存在するので、１ブロックに
対する処理が必要になる。

【００５０】第１に、論理セクタ０、１及び２に関して
は、データの更新は無ので、論理セクタ０、１及び２の
データは、元々格納されていた物理ブロックから新しく
書き込みを行う物理ブロックへコピーされる。

【００５１】第２に、論理セクタ３は更新するので、元
のデータをコピーする必要はなく、ホストから与えられ
たデータを新たに書込みを行うブロックへ書き込む。第
３に、論理セクタ４〜７はデータの更新はないので、論
理セクタ４〜７のデータは、元々格納されていた物理ブ
ロックから新しく書き込みを行う物理ブロックへコピー
する。以上のように、１ブロックに対して、コピー／更
新データ書き込み／コピーの動作が基本となる。勿論、
書き込みがセクタ０〜７の様な場合は、１ブロック分全
てのデータが更新されるのでコピー動作は不要となるこ
とは自明である。以下に示すフローチャートの分岐は主
にこれから書き込むセクタが更新データか、もしくはコ
ピー動作なのかを判断しながら進行することになる。

【００５２】次に、書込み時の動作について図１０を参
照に説明する。 （１０−１） ホストからデータの更新を行う先頭セク
タ番地と転送セクタ数を受け取る。 （１０−２） 論理ブロック番号に変換し、論理番地と
物理番地の変換テーブルを参照する。読み出し動作と同
様に物理ブロックエリアの２個のブロックから本当の物
理ブロックを選択する。ここで選択したブロックからコ
ピーすべきデータを吸い上げることになる。 （１０−３） 物理ブロックの先頭から処理を開始す
る。 （１０−４） ブロック前半のコピー動作かもしくはデ
ータの更新かを判断する。 （１０−５） コピーであれば、元ブロックからデータ
を読み出し、新ブロックに書き込みを実行する。 （１０−６） 次のセクタの処理に移行する。 （１０−７） （１０−４）で更新領域と判断された
ら、ホストから受け取った更新データを基に書き込みを
行う。 （１０−８） 次のセクタの処理に移行する。 （１０−９） ホストが要求するセクタ数書き込んだか
確認する。 （１０−１０） （１０−９）で要求数の書き込みが終
了したと判断された場合、ブロックの境界か否かを判断
する。未書き込みの領域が残っていれば、ブロック後半
のコピー動作に移行。ブロック境界であれば、これ以上
コピー動作を実行する必要はない。 （１０−１１） 元のブロックからデータを読み出し、
新ブロックに書き込む。 （１０−１２） 次のセクタの処理に移行する。 （１０−１３） （１０−４）でホストの要求するセク
タ数の書き込みが終了していない場合は更なる書き込み
が必要だが、ブロック境界であれば、次の物理ブロック
に対する処理に移行する。 （１０−１４） 次にブロック処理に移行または、処理
を終了する前に、書き込みを行った結果をもとに論理ア
ドレス／物理アドレス変換テーブルの更新を行い、さら
に元データが存在した物理ブロックを消去し、次の処理
での新たな書き込み領域としての候補領域として登録す
る。 （１０−１５） 次のブロックの処理に移行する。

【００５３】次に、本願発明のフラッシュメモリカード
をＤＯＳフォーマット形式で用いた場合に、データの書
き換え動作を高速化するための実施例を説明する。図１
８に本発明によるＤＯＳフォーマットパラメータを示
す。クラスタサイズが４ＫＢおよび８ＫＢの場合とも、
クラスタの区切れが物理的なブロックの区切れをまたが
ないようパラメータが設定されていることにある。これ
は、ＤＯＳフォーマットパラメータの内、ブートセクタ
の配置される場所を調整することにより実現できる。

【００５４】まず、図１９を用いて、クラスタサイズ４
ＫＢの場合を例に書き込みシーケンスを説明する。クラ
スタサイズは４ＫＢなので、連続した８セクタ分の書き
込み命令がＯＳから発行される。このとき論理セクタの
４８〜５５（クラスタＡ）に対する書き込み（データ更
新）が発生し、論理セクタの６４〜７１（クラスタ
Ａ’）に書き換わる。 １） 消去済み新領域を探し、論理セクタ−４８〜５５
までの新データを新領域に書き込む ２） 論理セクター５６〜６３の元データを新領域にコ
ピーする。 ３） 元ブロックを消去する。 ４） アドレス変換テーブルの更新。

【００５５】従って、外部からみて８セクタの書き換え
を実施した場合、実際デバイスとしては、合計１６セク
タ（１６ページ）の書き込み動作と、１ブロックに対す
る消去動作が実施されたことになる。

【００５６】次に、図２０を用いて、またクラスタＢに
対する書き込みシーケンスを説明する。この場合論理セ
クタの５６〜６３（クラスタＢ）に対する書き込み（デ
ータ更新）が発生し、論理セクタの７２〜７９（クラス
タＢ’）に書き換わる。 １） 消去済み新領域を探し、論理セクター４８〜５５
までの元データを新領域にコピーする。 ２） 論理セクター５６〜６３の新データを新領域に書
き込む。 ３） 元ブロックを消去する。 ４） アドレス変換テーブルの更新。 従って、外部からみて８セクタの書き換えを実施した場
合、実際デバイスとしては、合計１６セクタ（１６ペー
ジ）の書き込み動作と、１ブロックに対する消去動作が
実施されたことになる。

【００５７】次に、図２１を用いて、クラスタサイズ８
ＫＢの場合を例に書き込みシーケンスを説明する。クラ
スタサイズは８ＫＢなので、連続した１６セクタ分の書
込み命令がＯＳから発行される。このとき論理セクタの
４８〜６３（クラスタＡ）に対する書き込み（データ更
新）が発生し、論理セクタの６４〜７９（クラスタ
Ａ’）に書き換わる。 １） 消去済み新領域を探し、論理セクター４８〜６３
の新データを新領域に書き込む。 ２） 元ブロックを消去する。 ３） アドレス変換テーブルの更新。 従って、外部からみて１６セクタの書き換えを実施した
場合、実際デバイスとしては、合計１６セクタ（１６ペ
ージ）の書き込み動作と、１ブロックに対する消去動作
が実施されたことになる。

【００５８】上記クラスタが４ＫＢのものと８ＫＢの場
合を同じ８ＫＢのデータが書き込まれる場合を想定し比
較すると、クラスタサイズが４ＫＢの場合は、２回の書
き込みに処理が分割され合計３２セクタの書き込みおよ
び２ブロック分の消去動作が発生する。これに対し、ク
ラスタサイズが８ＫＢの場合は、１回の書き込みに処理
が集約され合計１６セクタの書き込みおよび１ブロック
分の消去動作が発生することになる。

【００５９】従来のメモリシステムの書き換え速度と比
較すると、クラスタが４ＫＢの場合では、８ＫＢのデー
タを更新するのに４８セクタの書き込みおよび３ブロッ
ク分の消去動作が発生していたものが、３２セクタの書
き込みおよび２ブロック分の消去動作となり、時間的に
２／３に短縮されたことになる。また、クラスタが８Ｋ
Ｂの場合では、８ＫＢのデータを更新するのに３２セク
タの書き込みおよび２ブロック分の消去動作が発生して
いたものが、１６セクタの書き込みおよび１ブロック分
の消去動作となり、時間的に１／２に短縮されたことに
なる。

【００６０】このように、ＤＯＳのファイル管理の単位
であるクラスタの区切れが、フラッシュメモリの物理的
なブロックの境界をまたがないことにより、書き換え速
度の高速化がはかれる。

【００６１】また、クラスタのサイズに着目するとクラ
スタが４ＫＢの場合では、８ＫＢのデータを更新するの
に３２セクタの書き込みおよび２ブロック分の消去動作
が発生していたものが、クラスタが８ＫＢの場合では１
６セクタの書き込みおよび１ブロック分の消去動作とな
り、時間的に１／２になる。すなわち、クラスタのサイ
ズをフラッシュメモリの物理ブロックのサイズと同じに
することによってより高速な書き込みが可能となる。勿
論、クラスタのサイズがフラッシュメモリの物理ブロッ
クのサイズの整数倍の場合も同様の効果が得られること
が可能である。

【００６２】次に、本願発明のフラッシュメモリカード
の書き込み性能を向上させる実施例を説明する。本願発
明のフラッシュメモリカードシステムは、通常ＤＯＳの
ファイルシステムにおけるファイル消去と異なり、ディ
レクトリー上に該当ファイルが無効である旨のマーキン
グを行い、該当ファイルが占有していたメモリ領域をＦ
ＡＴ(File Allocation Table) 上で開放するのみなら
ず、ファイル本体のデータ部分をフラッシュメモリ上で
消去することを特徴とする。すなわちファイルの消去命
令時に、開放されたクラスタの領域に対する消去動作を
実施する。消去コマンド実行時の管理領域とデータ領域
の関係を図２３に示す。図２３において、例えばＦｉｌ
ｅ−１とＦｉｌｅ−４の消去コマンドを実行した場合、
管理領域のＦｉｌｅ−１とＦｉｌｅ−４が開放されｄｅ
ｌ．ｍａｒｋがマーキングされ、さらにデータ領域にお
いてＦｉｌｅ−１とＦｉｌｅ−４が記憶されていた領域
は消去される。

【００６３】従って、次に新たなファイル書き込み命令
が発生したときに選択されるクラスタは既に消去済みで
あるので、即座に書き込みが可能となり、ファイル書き
込み速度が向上する。一般にフラッシュメモリにおいて
は書き込みより消去の方が時間がかかるため、本実施例
によって達成されるファイル書き込み速度の向上効果は
顕著である。

【００６４】また本実施例における効果が最も顕著に現
れる条件は実施例１から分かる様に、クラスタサイズと
フラッシュメモリのブロックサイズを一致させた場合で
ある。クラスタサイズがフラッシュメモリのブロックサ
イズより小さい場合は、ブロックの一部分を消去するこ
とになるが、処理が煩雑であることに加え、仕様上ブロ
ックの一部分のみが消去されている状態を許さない場合
もある。クラスタサイズとブロックサイズが一致してい
れば、単純にブロックを消去する事によってクラスタを
開放できる。勿論クラスタサイズが物理ブロックサイズ
の整数倍の場合も同様の効果が得られる。

【００６５】また、本発明はその主旨を変えない範囲で
様々拡張が可能である。例えば、上記実施例では、ファ
イル消去時にデータ領域の該当するクラスタへの消去動
作を実行したが、消去動作の実行タイミングはそれに限
られない。例えば、フォーマット動作を実行する時点で
全クラスタの消去動作を実行しても良い。勿論メモリカ
ードの出荷時点でデータ領域のクラスタを消去済みの状
態で出荷すると良い。通常メモリカードの出荷時にはメ
モリカードの出荷試験を実施する。このテスト終了時に
ディレクトリーおよびＦＡＴの書き換えによって、ファ
イルが無い状態にするだけでなく、本実施例のようにデ
ータ領域の消去動作を実行しておくと、エンドユーザー
の手に渡った時点で、ユーザーが手を加えることなく高
速なファイル書き込みが期待できる。さらに例えばデジ
タルスチルカメラ等で使用する場合を考えると、カメラ
上でのファイルの消去、再フォーマット等の画像ファイ
ルの消去を伴う動作時において、ＦＡＴ等の書換のみな
らず、ファイル本体が格納されていたクラスタ領域の消
去を同時に実行すれば、その後の画像書き込みシーケン
スにおいて、高速書き込みが可能となり、連写や動画の
取り込み等が可能となる。この際には、クラスタサイズ
がデバイスのブロックサイズの正数倍で、クラスタの区
切れがブロックサイズの区切れと一致しているとファイ
ル本体部分の消去が容易となる。またデジタルカメラ等
で電源の投入時等に自動的に不要なファイル部分を消去
するようにしても良い。こうすれば、パソコン上で単純
にＦＡＴ等の更新によってファイル消去がなされていた
メモリカードに対しても、ユーザーの手も煩わせること
なく書き込み高速化が計れる。またそのタイミングは電
源投入時にのみならずいつでもかまわない。また、本発
明はコンピュータシステム上等で本メモリカードを使用
する場合も同様の手段により書き込みの高速化が計れ
る。

【００６６】また、最後に本発明によれば、データの書
換時に発生する、消去および書き込み回数を減らすこと
が可能なため、一般的に書換回数に制限のあるフラッシ
ュメモリを使用する場合には、メモリの寿命をのばす効
果が書換の高速化と共に含まれていることを述べてお
く。

【００６７】

【発明の効果】以上、説明して来たように、本発明のメ
モリシステムの制御方法を用いることにより、ＲＡＭ領
域の大幅な削減が実現できる。これは、従来のメモリカ
ードシステムは論理アドレス／物理アドレス変換テーブ
ルで必要なＲＡＭ容量が大きく、汎用ＣＰＵの内蔵ＲＡ
Ｍのみではシステム構成ができず、外づけのＲＡＭを設
けることが条件となっていたに対して、本発明のメモリ
カードシステムは論理番地と物理番地の変換テーブルと
して必要なＲＡＭの容量を低減し、汎用ＣＰＵの内蔵Ｒ
ＡＭのみ制御可能とたフラッシュメモリを制御する方法
を用いるからである。このことにより、従来必要であっ
た外付けＲＡＭを不要とし、大幅なコストダウンを実現
することをが可能となる。

【００６８】また、本発明のフラッシュメモリカード
は、ＤＯＳのファイル管理の単位であるクラスタの区切
れが、フラッシュメモリの物理的なブロックの境界をま
たがないことにより、データの書換時に発生する消去お
よび書き込み回数を減らすことが可能なため、書き換え
速度の高速化が可能となる。さらに、一般的に書換回数
に制限のあるフラッシュメモリを使用する場合には、メ
モリの寿命をのばすことも可能となる。

【図面の簡単な説明】

【図１】本発明のメモリシステムの制御方法を用いたメ
モリシステムのメインフローチャートを示す図である。

【図２】本発明のメモリシステムにおける物理ブロック
構成を示す図である。

【図３】本発明のメモリシステムにおけるページ構成を
示す図である。

【図４】本発明のメモリシステムにおけるＥＣＣデータ
構成を示す図である。

【図５】本発明のメモリシステムにおけるＥＣＣコード
を算出するための条件を示した図である。

【図６】本発明のメモリシステムにおける電源投入時の
制御フローチャートである。

【図７】本発明のメモリシステムにおける論理アドレス
／物理アドレス変換テーブル作成のフローチャートであ
る。

【図８】本発明のメモリシステムにおける論理アドレス
と物理アドレスの変換テーブル構成を示す図である。

【図９】本発明のメモリシステムにおける読み出し時の
フローチャートである。

【図１０】発明のメモリシステムにおける書込み時のフ
ローチャートである。

【図１１】メモリカード外観図である。

【図１２】従来のメモリシステムにおける論理アドレス
と物理アドレスの変換テーブル構成を示す図である。

【図１３】６４ＭビットＮＡＮＤ型フラッシュメモリシ
ステムのにおける論理アドレスと物理アドレスの変換テ
ーブル構成を示す図である。

【図１４】従来のＤＯＳフォーマットのパラメータを示
す図である。

【図１５】従来の書き換えシーケンスを示す図である。

【図１６】従来の書き換えシーケンスを示す図である。

【図１７】従来の書き換えシーケンスを示す図である。

【図１８】本発明のＤＯＳフォーマットのパラメータを
示す図である。

【図１９】本発明の書き換えシーケンスを示す図であ
る。

【図２０】本発明の書き換えシーケンスを示す図であ
る。

【図２１】本発明の書き換えシーケンスを示す図であ
る。

【図２２】従来の消去コマンド実行時の管理領域とデー
タ領域の関係を示した図である。

【図２３】本発明の消去コマンド実行時の管理領域とデ
ータ領域の関係を示した図である。

【符号の説明】

１ メモリカードのプラスチックパッケージ ２ フラッシュメモリ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 河本 和也 神奈川県川崎市幸区堀川町580番１号 株 式会社東芝半導体システム技術センタ−内

Claims (7)

【特許請求の範囲】
1. 【請求項１】 システムが管理する論理ブロックと、 複数のメモリセルにより構成され、前記論理ブロックに
   対応するデータを記憶する物理ブロックと、 前記物理ブロック中に含まれ、前記対応する論理ブロッ
   クのアドレスを記憶する冗長部と、 前記物理ブロックが少なくとも２以上で構成される物理
   ブロックエリアとを具備し、前記論理ブロックと前記物
   理ブロックエリアとの対応関係を管理するための論理番
   地／物理番地変換テーブルを作成することを特徴とする
   メモリシステムの制御方法。
2. 【請求項２】 メモリアクセス時に、前記論理番地／物
   理番地変換テーブルを参照し前記論理ブロックに対応す
   る物理ブロックエリアのアドレスを読み出し、前記物理
   ブロックエリアを構成する少なくとも２以上の物理ブロ
   ックの前記冗長部に記憶される対応する論理ブロックの
   アドレスを読み出すことにより、前記論理ブロックと対
   応する物理ブロックを選択することを特徴とする請求項
   １記載のメモリシステムの制御方法。
3. 【請求項３】 電源投入時に、前記論理番地／物理番地
   変換テーブルを作成することを特徴とする請求１記載の
   メモリシステムの制御方法。
4. 【請求項４】 第１の所定単位によって管理されるファ
   イルを、第二の所定単位に分割された記憶領域において
   記憶する半導体記憶装置において、 前記第１の所定単位の境界が、前記第２の所定単位の境
   界上に配置されるよう制御することを特徴とするメモリ
   システムの制御方法。
5. 【請求項５】 前記第２の所定単位は消去単位であるこ
   とを特徴とする請求項４記載のメモリシステムの制御方
   法。
6. 【請求項６】 システムが管理するファイルと、 前記ファイルの内容を記憶するデータ領域と、 前記ファイルとデータ領域の対応関係を記憶する管理領
   域とを有し、 前記ファイルの消去を行う時に、前記管理領域に対応す
   るデータ領域が空き領域である旨をマークし、対応する
   前記データ領域の消去を行うことを特徴とするメモリシ
   ステムの制御方法。
7. 【請求項７】 システムが管理するファイルと、 前記ファイルの内容を記憶するデータ領域と、 前記ファイルとデータ領域の対応関係を記憶する管理領
   域とを有し、 前記ファイルの消去を行う時に、前記管理領域に対応す
   るデータ領域が空き領域である旨をマークしておき、メ
   モリシステムに入力される信号に基づいて、前記管理領
   域の内容を検知し対応するデータ領域の消去を行うこと
   を特徴とするメモリシステムの制御方法。