JP2004516536A - メモリのページサイズおよび／またはブロックサイズとは異なるサイズを有するデータセクタを備えた不揮発性メモリシステムの処理技法 - Google Patents

Abstract

フラッシュＥＥＰＲＯＭシステムのような不揮発性メモリシステムが複数のブロックに分割され、さらに、ブロックの各々が２以上のページに分割されて開示される。ページまたはブロックのいずれかと異なるサイズのデータセクタが上記２以上のページに記憶される。１つの固有の技法により、１ブロック用として与えられたページよりも多くのセクタが当該ブロックの中へパックされる。好ましくは、ユーザデータとは異なるページとブロックの中に、誤り訂正符号と複数のユーザデータ・セクタの別の属性データとが一緒に記憶される。

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体メモリシステム、特に、不揮発性メモリシステムに関し、フラッシュ方式の電気的に消去可能でプログラム可能なリードオンリメモリ（ＥＥＰＲＯＭ）に適用可能である。
【０００２】
【従来の技術】
特に、ホストシステムと取り外し可能に接続される密閉式カードにフラッシュＥＥＰＲＯＭシステムがパッケージ化されている場合、上記システムは複数のアプリケーションに適用される。現在市販のメモリカードのフォーマットには、パーソナル・コンピュータメモリカード国際協会（ＰＣＭＣＩＡ）、コンパクトフラッシュ（登録商標）（ＣＦ）、マルチメディアカード（ＭＭＣ）およびセキュアデジタル（ＳＤ）のフォーマットが含まれている。これらのカードの１つのサプライヤは、本願の譲受人であるサンディスク コーポレイションである。上記のようなカードを用いるホストシステムにはパーソナル・コンピュータ、ノートブック型コンピュータ、携帯型計算機、カメラ、オーディオ再生用機器等が含まれる。フラッシュＥＥＰＲＯＭシステムは、ホストシステムに組み込まれた大容量記憶装置としても利用される。
【０００３】
このような不揮発性メモリシステムにはフローティングゲート・メモリセルからなるアレイとシステム・コントローラとが含まれる。コントローラは、ホストシステムとの通信およびメモリセルアレイの動作の管理を行い、ユーザデータの記憶と検索とを行う。上記メモリセルは、一緒にグループ分けされて複数のセルブロックに変えられる。１セルブロックは同時消去可能なセルからなる最小グループである。データが２以上のセルブロックの中へ書込まれる前に、当該セルブロックは消去される。ユーザデータは一般にホストとメモリアレイ間でセクタの形で転送される。１セクタのユーザデータは処理に都合のよい任意の量であってもよく、好ましくはメモリブロックの容量よりも少ない量であることが望ましいが、標準的ディスク・ドライブのセクタサイズ（５１２バイト）に等しい量となる場合が多い。１つの市販アーキテクチャでは、メモリシステムのブロックサイズは、ユーザデータおよびオーバヘッド・データからなる１セクタを記憶するサイズであり、このオーバヘッド・データには上記ブロックに記憶されたユーザデータに関連する誤り訂正符号（ＥＣＣ）、そのブロックの使用履歴、欠陥およびメモリセルブロックについての他の物理情報のような情報が含まれる。このタイプの不揮発性メモリシステムの種々の実施構成については、サンディスク コーポレイションに譲渡された以下の米国特許および係属中の特許出願に記載があり、各々はここにその全体が参照により取り入れられている。これらは、米国特許第５，１７２，３３８号、第５，６０２，９８７号、第５，３１５，５４１号、第５，２００，９５９号、第５，２７０，９７９号、第５，４２８，６２１号、第５，６６３，９０１号、第５，５３２，９６２号、第５，４３０，８５９号、第５，７１２，１８０号および１９９７年８月７日出願の米国特許出願第０８／９１０，９４７号並びに１９９９年６月３０日出願の米国特許出願第０９／３４３，３２８号である。
【０００４】
別のタイプの不揮発性メモリシステムではさらに大きなサイズのメモリセルブロックが利用されるが、各ブロックにはブロック当たり複数のページが記憶され、１ページは単一のプログラミング処理の一部としてプログラムされる最小ユニットのデータである。ユーザデータと、このようなデータが記憶されているブロックとに関連するオーバヘッド・データと共に、一般に１セクタのユーザデータが１ページの中に含まれている。本願出願日からサンディスク コーポレイションにより市販されて２年以上になるさらに別の具体的なシステムでは、ＥＣＣのような記憶されているユーザデータに関連するオーバヘッド・データが、共通セクタ内のユーザデータと共に記憶されているが、セクタが記憶されているブロックに関連するオーバヘッド・データは異なるブロック内の異なるセクタの一部として書込まれる。上記システムの一例は、２０００年２月１７日出願の米国特許出願第０９／５０５，５５５号に記載されている。上記出願は、ここにその全体が参照により取り入れられている。
【０００５】
メモリセルアレイの１つのアーキテクチャにより、１ブロックが１列または２列のメモリセルから好適に形成される。上記メモリセルはサブアレイまたは別のセルユニット内にあり、共通の消去ゲートを共有する。サンディスク コーポレイションの米国特許第５，６７７，８７２号と第５，７１２，１７９号に上記アーキテクチャの例が記載されている。上記特許は、ここにその全体が参照により取り入れられている。２つのプログラムされたしきい値レベルだけを設定することにより各フローティングゲートセルの中に１ビットのデータを記憶することが現在最も一般的であるが、現在のトレンドとして、３以上のフローティングゲート・トランジスタしきい値範囲を設定することにより各セル内に２ビット以上のデータを記憶することがある。フローティングゲート当たり２ビットのデータ（４個のしきい値レベル範囲または状態）を記憶するメモリシステムが現在利用可能であり、セル当たり３ビット（８個のしきい値レベル範囲または状態）とセル当たり４ビット（１６個のしきい値レベル範囲）が将来のシステム用として意図されている。言うまでもなく、１セクタのデータの記憶に必要なメモリセルの個数は、各セルに記憶されるビット数が増えるにつれて減少する。セル構造の改善および一般的半導体処理の改善から結果として生じるアレイのスケーリングと組み合わされて、このトレンドにより、１列のセルのセグメント化部分でのメモリセルブロックの形成が現実的なものとなっている。ここにその全体が参照により取り入れられているサンディスク コーポレイションの米国特許第５，９３０，１６７号に記載のように、２状態（セル当たり１データビット）または４状態（セル当たり２データビット）のような多状態でのメモリセルの各動作の選択が可能となるように上記ブロック構造を形成することも可能である。
【０００６】
データをプログラムしてフローティングゲート・メモリセルに変えるにはかなりの時間がかかる場合があるため、一般に多数の１列をなすメモリセルが同時にプログラムされる。しかし、この同時性の増加に起因して、電力要件および隣接セルの潜在的電荷障害あるいは当該隣接セル間での相互の影響が増大する。ここにその全体が参照により取り入れられているサンディスク コーポレイションの米国特許第５，８９０，１９２号に、多数のデータチャンクの同時プログラミングを行って、異なる動作メモリセルユニット（サブアレイ）に配置される異なるセルブロックに変えることによりこれらの影響を最小化するシステムについての記載がある。
【０００７】
上述の参照された特許に、ワードラインを含む列をなす個々のメモリセルを隣接ビットライン間で接続するメモリアレイ設計（“ＮＯＲ”アーキテクチャ）についての記載がある。“ＮＡＮＤ”アーキテクチャも不揮発性メモリアレイとして市販され広く使用されている。その場合多数のメモリセルのストリングが個々のビットラインと基準電位との間で直列に一体に接続され、このような多数のストリングの各々からなる１つのセルからセル列が形成される。他の具体的なアーキテクチャも上記特許に提案されている。上述の参照された特許には、導電材料からつくられた１つまたは２つのフローティングゲートを利用する１つのタイプの不揮発性メモリセルについての記載もある。上記フローティングゲートに電子電荷のレベルが記憶され、セルの事実上のしきい値レベルの制御が行われる。様々なメモリアレイ・アーキテクチャにおける有用な電子を蓄える別の技術の中には、導電性フローティングゲートを用いる代わりに２つの誘電体層間の誘電体層の中に電子を捕捉する技術が含まれる。さらに、上述の参照された特許には、１回に２以上のブロックの消去中、セルの記憶エレメントから電荷を取り除く対象となる消去ゲートの利用についての別の記載がある。別の技法では、電子は記憶エレメントから消去電極としての基板に対して消去される。
【０００８】
（発明の開示）
本発明の１つの局面によれば、端的にかつ一般的に言えば、ユーザデータとこのデータに伴うオーバヘッド・データとからなる１またはいくつかの整数個のセクタを制約して個々のデータページを満たすようにする代わりに、少なくともいくつかのこのようなデータセクタが２以上のメモリページ間で分割される。１つの構成では、ユーザデータからなる１以上のセクタは、このデータに伴うすべてのオーバヘッド・データと共に、オーバヘッド・データの一部がメモリの１ページにまとめてプログラムされるか、もしくは、オーバヘッド・データのいずれもメモリの１ページにまとめてプログラムされないかのいずれかとなる。一方、同様に構成された別のセクタが２以上のページに分割され、プログラムされて、当該ページの記憶容量の有効利用が図られる。別の構成では、ユーザデータの個々のセクタは、少なくともそのオーバヘッド・データの或る一部の有る無しにかかわらず、当該ページが記憶されているページ容量よりも大きなセクタとなり、その結果、上記個々のセクタはセクタ毎に２つのページの間で実質的に分割される。これらのアプローチにより、改善されたパフォーマンスを備えた特定のメモリブロックとページアーキテクチャとを効率的に利用する多くの可能性が開かれる。各ページまたはブロックに整数個のデータセクタを記憶しなければならないという制約がメモリシステムにある場合、上記可能性は生じ得ない。ブロックが各々多数のページを含むシステムと、個々のブロックが単一ページを含むシステムとの双方のシステムにおいて上記技法は適用される。
【０００９】
本発明の別の局面によれば、１セクタには主としてユーザデータしか含まれないが、当該ユーザデータのオーバヘッド・データとユーザデータが書込まれているブロックのオーバヘッド・データの双方のオーバヘッド・データは、１以上の別のページの一部としてメモリセルの別のブロックに記憶される。これは、所定サイズのブロックに記憶できるユーザデータの量を増やすという利点を持ち、データの内容が音楽や別のオーディオ情報やビデオ情報の場合に生じるようなストリーミングデータの読込みまたはプログラミング用としての特定のアプリケーションを有する。この技法には、１つの周波数を更新するのに別の周波数の更新を必要とすることなく、ユーザデータとオーバヘッド・データとを更新する異なる周波数の調整が可能であるという利点もある。これにより、特に、読出し回数および／またはプログラミング回数の減少によるシステム・パフォーマンスの向上が図られる。さらに、この利点により、記憶するオーバヘッド・データの量が、既存のシステムにおいてユーザデータとオーバヘッド・データとを記憶するページサイズおよびブロックサイズから独立させることが可能となる。
【００１０】
本発明のこれらの局面の双方を組み込んだシステムのある具体例では、ユーザデータとこのデータに伴うオーバヘッド・データのセクタを記憶するように設計されたページを持つメモリシステムが、システムの設計目的とは別様に利用される。オーバヘッド・データをほとんどまたはすべて持たない複数のユーザデータ・セクタが、従来のものより少ない数のメモリページの中へパックされ、さらに、複数のこのようなユーザデータ・セクタと関連する対応するオーバヘッド・データが一体に組み合わされて、メモリの別のページに記憶されたオーバヘッド・データセクタが形成される。これにより、長いプログラミング処理時に特段の利点が生じる。なぜなら、不揮発性メモリに書込まれるユーザデータ・セクタに対応するオーバヘッド・データが、コントローラの一部であるより高速なバッファメモリの中に累積され、次いで、バッファから不揮発性メモリへ上記オーバヘッド・データの同時書込みを行うことが可能となるからである。これにより読出し動作中の処理速度も増加する。なぜなら、読出されるユーザデータ・セクタに対応するオーバヘッド・データのセクタが、コントローラのさらに高速なバッファメモリの中へ最初に読出されるからである。その場合、ユーザデータ・セクタの読出しの一部として必要なオーバヘッド・データを不揮発性メモリから直接読出すことができる場合よりも高速に上記データをバッファから読出すことが可能となる。ユーザデータ・セクタのＥＣＣの場合、これは特段の利点となる。なぜなら、ユーザデータ・セクタを読出すとき、バッファメモリから直接ＥＣＣの処理を行うことも可能となるからである。
【００１１】
本発明の追加の局面、特徴および利点は、本発明の実施形態の好適例についての以下の説明の中に含まれ、添付図面と関連して考慮されることが望ましい。
【００１２】
【発明の実施の形態】
図１は、本発明に関係する不揮発性メモリシステムの主要構成要素を示す図である。コントローラ１１は、ライン１３を介してホストシステム（図示せず）と通信する。１つの集積回路チップを占めるように示されているコントローラ１１は、ライン１５を介して１以上の不揮発性メモリセルアレイと通信を行う。このような１つのアレイ１７が示され、このアレイの各々は通常別個の集積回路チップ上に形成される。図示されたコントローラは、フラッシュＥＥＰＲＯＭアレイ（図示の例）を持たない単一集積回路チップ、あるいは、システムのメモリセルアレイのいくつかあるいはシステムのメモリセルアレイのすべてを備える単一集積回路チップのいずれかの単一集積回路チップに通常含まれる。たとえメモリセルアレイがコントローラ回路チップに含まれていても、メモリアレイおよびこのメモリアレイと関連する回路構成のみを各々が含む追加の１以上のチップがシステムに含まれている場合が多い。
【００１３】
この例では、ユーザデータは、ライン１５を介してコントローラ１１とメモリアレイ１７との間で転送される。この例では、メモリアレイは、ライン１５を介してコントローラ１１によってもアドレス指定される。図１に示すメモリシステムはホストシステムの一部として組み込んだり、上述したカード規格のうちの１つの規格や別の何らかの規格に準拠するカードのようなカードの中にパッケージ化したりすることが可能である。カードの場合、ライン１３は、ホストシステム内の相補形ソケットと接続するカードの外部端子で終端する。１つのコントローラチップと複数のメモリ・チップの使用が一般的ではあるが、トレンドとしては、言うまでもなく、これらの回路を組み合わせることによりこのようなシステム用としてより少ない数の別個のチップを使用することがある。例示のメモリ・チップの１つのチップの容量の一例は、２５６メガビットであり、その結果、６４メガバイトのデータ容量を持つ不揮発性メモリシステムを形成するのに、２つのこのようなメモリ・チップとコントローラチップしか必要としない。単一のさらに小容量のメモリ・チップを使用し、より容量の少ないメモリシステムが結果として得られる。８メガバイトシステムが１つの市販例である。逆に、システムにおけるより高ビットの記憶密度の利用および／またはさらに多くのメモリアレイチップの利用を伴うメモリ・チップの利用はさらに高容量のシステムを結果としてもたらすことになる。コントローラ１１には、マイクロプロセッサすなわちコントローラ・インタフェース論理回路２５を介して内部メモリと接続されたマイクロコントローラ２３が含まれ、外部構成要素とのインタフェースが行われる。プログラム・メモリ２７は、メモリシステム処理の制御のためにマイクロコントローラ２３によりアクセスされるファームウェアとソフトウェアとを記憶し、接続されたメモリアレイからのデータの読出し、ホストへの当該データの伝送、ホストからメモリ・チップへのデータの書込み、および、その他多数のモニタ機能と制御機能が実行される。メモリ２７は、再プログラム可能な揮発性ランダムアクセスメモリ（ＲＡＭ）、再プログラム不能の不揮発性メモリ（ＲＯＭ）、１回のプログラムが可能なメモリ（ＯＴＰ）または再プログラム可能なフラッシュＥＥＰＲＯＭシステムであってもよい。メモリ２７が再プログラム可能であれば、コントローラを構成して、ホストシステムがメモリ２７をプログラムできるようにすることが可能となる。（ダイナミックＲＡＭ（ＤＲＡＭ）またはスタティックＲＡＭ（ＳＲＡＭ）のような）ランダムアクセスメモリ（ＲＡＭ）２９を用いて、他のデータの中で、不揮発性メモリ１７内のデータから形成されるテーブルが記憶される。上記データは読出し動作と書込み動作中アクセスされる。ＲＡＭ２９には、コントローラ・プロセッサ２３が使用する複数のレジスタも含まれる。
【００１４】
論理回路３１はホスト通信回線１３とのインタフェースを行い、一方、別の論理回路３３はライン１５を介してメモリアレイとのインタフェースを行う。別のメモリ３５は、ホストシステムと不揮発性メモリ間で転送されるユーザデータを一時的に記憶するバッファとして使用される。コントローラ内のメモリは通常揮発特性を有する。なぜなら、高速アクセス、および、効率的なコントローラアクセスを行うために望ましい他の特性を備えたメモリは上記揮発特性を有し、上記メモリを物理的に組み合わせて単一メモリにすることも可能であるからである。専用処理回路３７は、ＥＣＣまたは別のタイプの冗長性コードをユーザデータから生成するために、コントローラとフラッシュ・インタフェース２５と３３との間で転送されるストリーミング・ユーザデータにアクセスする。プログラミング中、生成されたＥＣＣは、ＥＣＣの計算の根拠となるデータと共にメモリアレイ１７に記憶される。読出し動作中、回路３７により生成されたＥＣＣは、メモリアレイ１７から読出されたＥＣＣと比較されるが、上記読出しは、メモリアレイ１７から読出されたＥＣＣのプログラミング中行われる計算の根拠となるデータと共に行われる。
【００１５】
フラッシュメモリ１７にはメモリセルアレイが含まれるが、このメモリセルアレイは従来の技術の欄で記載したタイプの１つおよびアーキテクチャの１つに準拠するものであってもよいし、あるいは、別の何らかのタイプおよび／またはアーキテクチャであってもよい。このようなアレイは物理的に分割されて、同時消去可能な別個のメモリセルブロックに変えられるが、その場合、１ブロックが消去可能なメモリセルの最小ユニットとなる。上記ブロックには同数のメモリセルが個々に含まれ、例えば、５２８バイトのデータが記憶されているブロックもあれば、４０９６バイトのデータが記憶されているブロックもある。言うまでもなく、所定のデータ量の記憶に必要なメモリセルの数は各セルに記憶されるデータのビット数により決められる。複数のセルブロックが、一括消去用として通常一度にアドレス指定される。大きなサイズのブロックは、一般に、順に分割されて別個の複数ページのメモリセルになるが、この場合、１ページが単一のプログラム処理時にプログラム可能なメモリセルの最小ユニットとなる。実際に使用可能な限り多くのメモリセルが同時にプログラムされ、所定のデータ量をプログラムするのに必要な時間の短縮が図られる。１ページ内のセルのすべてを同時にプログラムするシステムもあれば、すべてのチャンクがプログラムされてしまうまで、１回に１ページの別個のチャンクのセルをプログラムして別のセルに対する電荷の妨害を最小化するようにする別のシステムもある。１つの特定のシステムでは、各ページに４個のチャンクがある。単一のプログラミング用チャンクの場合よりも多数のセルが通常同時に読出される。
【００１６】
図２を参照すると、１セクタのデータの構成要素には、ユーザデータからなる多数のバイト４３と、ユーザデータの属性を示す数バイト４５と、セクタ全体が記憶されているページおよび／またはブロックの属性を示す数バイト４７とが通常含まれる。すなわち、ユーザデータのストリームまたはファイルはユーザデータ・セクタ４３に分割され、次いで、属性データフィールド４５と４７が各ユーザデータ・セクタに追加されて、記憶用の完全なデータセクタが形成される。セクタ４３に含まれるユーザデータの典型的量は５１２バイトであり、ディスク記憶システムのセクタでのユーザデータの量と同じである。ユーザデータの属性４５には通常ＥＣＣが含まれ、このＥＣＣは、セクタのプログラミング中および読出し中の双方の間、同一セクタ内に記憶されるユーザデータからコントローラにより計算される。セクタが記憶される場合が多い物理ブロックの属性４７（ページ毎に属性４７を記憶してもよい）には、ブロックの物理アドレスと、ブロックの論理アドレスと、ブロックの消去された回数と、ブロックのセルに印加すべきプログラミング用電圧および／または消去用電圧、および、その他の任意のブロック特性が含まれる。別のＥＣＣが通常、属性データから計算され、属性フィールドの一部として記憶される。
【００１７】
メモリシステムへの着信データが記憶される前に、この着信データは何らかの方法で変換される場合が多い。例えば、２進システムでは、着信データのプログラミング前にデータの０と１とを反転して、所定ブロックでの静的なパターンのプログラミングの反復の回避が図られ、次いで、上記着信データはしばらくしてから変更が行われて元に戻され、ブロックのメモリセルの摩耗を均すようにすることができる。多状態システムでは、上記データはある所定の順序でその複数状態間で回転（変換）される。データ変換が行われる場合、適用された変換を示すフラグは、変換がページベースで行われれば、データ属性４５の一部として、あるいは、変換がブロックベースで行われれば、ブロック属性４７の一部としてのいずれかで記憶される。このようなデータがメモリから読出されると、記憶された変換フラグにより、コントローラは変換の反転を行うことが可能となり、それによって、ホストへデータを伝送する前の当初受信したデータの形へ読出しデータを変換して元の形に戻すことが図られる。行われる可能性のある変換の別の例としてユーザデータの暗号化がある。その場合、解読中に利用する暗号化キーを変換フラグに含むことができる。
【００１８】
図３は、従来行われてきたことを示す具体例として、メモリセルのブロックのデータ内容を一般的に示す図である。このデータ内容はサンディスク コーポレイションの製品で長年にわたり用いられてきたものである。個々の各ブロック４９には１セクタに値するデータ、すなわち、５２８バイトを記憶するのに十分なメモリセルが含まれる。ユーザデータ５１は５１２バイトである。ユーザデータ属性５３とブロック属性５５とに加えて、ブロック４９の記憶空間の残りの１６バイトには予備セルが含まれる。予備セルは、ブロック内の欠陥セルを取り替える当該システムで提供される。これを行うとき、欠陥セルのアドレスはブロック属性データ５５の一部でもある。
【００１９】
サンディスク コーポレイションの製品で用いられているごく最近の変更例が図４に例示されている。図３のデータ記憶フォーマットの場合との主要な相違点として、ユーザデータと同じブロックにブロック属性を記憶しないという点が挙げられる。例えば、ブロック５９には、５１２バイトのユーザデータ６１が記憶され、８バイトのＥＣＣとフラグとがユーザデータ属性６３として記憶されている。これによって、８バイトのユーザデータおよび／または属性データを記憶できるほど十分なサイズのブロック５９の中に複数の予備メモリセル６５が残され、ユーザデータまたは属性データが通常記憶されるブロック５９内のいずれの欠陥セルも取り替えられる。ブロック５９の属性データ６７が別のブロック６９に記憶されるが、この属性データは４バイトしか必要としない。実際、ブロック６９には、ユーザデータを含む別のブロックのためのこのような複数のブロック属性レコードが含まれる。このデータ・アーキテクチャについては上述の特許出願第０９／５０５，５５５号にさらなる記載がある。
【００２０】
図５は、しばらくの間他社により使用されていた市販の、さらに異なるアーキテクチャに基づくメモリシステムの１つのブロック７１を示す。ここにおいて、ブロック７１は図３と図４のシステムのブロック７１よりもずっと大きなブロックであり、一般に１６〜３２キロバイトのデータ記憶容量を持つものである。ブロック７１は１６、３２または６４ページなどの複数ページに分割される。この具体例では、１ページに、５１２バイトのユーザデータ７３と合計１６バイトのユーザデータ属性７５とブロック属性７７とが含まれる。予備セルは設けられていない。１ページがプログラミングと読出しのユニットであるが、さらに大きなブロックが消去用のユニットとして残っている。完全にプログラムされたブロックが消去された後、ブロック内の任意の１ページにデータの書込みが可能となる。
【００２１】
図３〜図５のシステムの各々では、記憶データのユニットは、設けられた物理メモリのブロックまたはページのサイズに一致するように制約が設けられる。従来、データセクタ構造の変更は、この変更を受け入れる物理的メモリ構造の変更を必要とすると考えられていた。このような変更は非常にコストがかかり、多大の時間を要するため、このような理由がなければ望ましいことであるにもかかわらず、必然的にデータセクタ構造の変更を行う気がそがれることになる。
【００２２】
したがって、本発明の１つの局面によれば、図６に非常に一般的に示されているように、物理的構造を変更する必要なく、データセクタ構造が、異なる物理的メモリブロックとページ構造とに適合される。図６Ａは、記憶セクタまたはデータの別のユニットが個々のメモリセルブロックの容量よりも小さいケースを示す。例えば、データセクタ８１は、ページまたはブロック８３内で完全にぴったりと合うのに対して、別のデータセクタ８５はページまたはブロック８３の中に部分的に記憶され、さらに、ページまたはブロック８７の中に部分的に記憶される。別々の処理時に、データがページまたはブロックの各々の中へ書込まれ、ページまたはブロックの各々から読出されるため、このような２つの処理時にデータセクタ８５の書込みが行われる。ページまたはブロック８３の中へ書込まれるデータセクタ８５の部分は、好ましくは、このような書込みに先行してコントローラ・メモリ内のデータセクタ８１と組み合わされ、単一の処理でページまたはブロック８３のプログラミングを意図することが望ましい。好ましくは、データも、ページまたはブロックの各々のプログラミングに先行して２つの隣接データセクタから同様に組み合わされることが望ましい。
【００２３】
図６Ｂは、データセクタのサイズの方が個々のページまたはブロックに記憶可能なサイズよりも大きい別の状況を示す。データセクタ８９は、ページまたはブロック９１と９３の双方に記憶される。別のデータセクタ９５はページまたはブロック９３の残り部分に記憶され、さらに、別のページまたはブロックに記憶される。９３のような２つのデータセクタ部分を含むページまたはブロックのプログラミングは、好ましくは、データセクタ８９と９５のような２つのデータセクタの各々から得られたデータが部分的に記憶された後、コントローラ・メモリの中で組み立てられることが望ましい。逆に、データセクタの読出し中、所望のセクタから得られたデータを含む２ページまたは２ブロックの各々の中のデータが読出され、上記データはコントローラ・メモリの中で組み立てられ、２つのデータセクタのユニットの中へ入れられる。次いで、これら２つのデータセクタはコントローラによりホストシステムへ転送される。
【００２４】
図６に例示のデータセクタは、（１）ユーザデータのみ、（２）ブロック属性を伴わないユーザデータとユーザデータ属性との組み合わせ、または（３）ユーザデータ、ユーザデータ属性とブロック属性とのすべての組み合わせのいずれかを含むものであってもよい。いずれの残りの属性データも、異なるブロックに記憶することが可能であり、１つのリンクが２つの異なるブロック間に設けられる。メモリアレイの単一の物理ページまたはブロックにセクタのユーザデータをすべて記憶する必要はない。
【００２５】
第１のシステムの実施形態
図７は１つの具体的な現行の市販メモリシステムのアレイとデータ・アーキテクチャとを示す図であり、図８〜図１１は本発明に基づいてこのシステムに対して行われた改変例を示す図である。現行のメモリアレイ１０１（図７）は多数のブロックＢ（このケースでは４０９６個のブロック）に分割される。ブロック１０３などのこれらのブロックの各々は、複数のページＰ（このケースでは１ブロック当たり３２ページ）に分割される。５１２バイトのユーザデータ１０７と１６バイトの属性（オーバヘッド）データ１０９とを記憶するようにページ１０５のような各ページが構成される。ページ属性データ１０９には、少なくともユーザデータ１０７から計算されるＥＣＣ１１１と、ページが置かれる論理ブロック数（ＬＢＮ）１１３と、２つのフラグ１１５と１１７とが含まれる。ＥＣＣ１１１は、一般にユーザデータの属性である。残りのページ属性データから別々のＥＣＣ（図示せず）を計算し、次いで、ページ属性データ１０９内にこのＥＣＣを記憶してもよいが、フィールド１１３、１１５、１１７のようなフィールドのなかには、十分なＥＣＣを持たずに記憶されているフィールドもよく見かけられる。ＬＢＮ１１３は、ページが置かれているブロックの属性であり、見てわかるように、１ブロック内の３２ページの各々で反復される。
【００２６】
図８は、ブロック１０３の改変された使用例を示し、ユーザデータの追加セクタの記憶が行われるが、上記追加セクタは各ページにすでに含まれているオーバヘッド・データを伴わずに記憶される。ユーザデータ（Ｓ０〜Ｓ３２）の３３個のセクタＳがメモリブロック１０３の３２ページ（Ｐ０〜Ｐ３１）に記憶される。各ユーザデータ・セクタには５１２バイトのデータが含まれる。第１のセクタＳ０は、１６バイトのオーバヘッド・データが通常記憶される第１のページＰ０のメモリセルを除くすべてのメモリセルを充填する。当該１６バイトの容量は、次のユーザデータ・セクタＳ１の第１の１６バイトの記憶に用いられ、データセクタＳ１の残りは第２のページＰ１に記憶される。次いで、これにより３２バイトの容量が第２のページＰ１に残り、この第２のページＰ１は第３のデータセクタＳ２の初めの部分の記憶に用いられ、Ｓ２の残り部分は第３のページＰ２に記憶される等々。物理セクタ数とデータセクタ数とに起因して、各ブロックが３３個のセクタのユーザデータで完全に満たされることが判る。しかし、このような均等な割当てが、異なる物理ページサイズ、ブロックサイズおよびデータセクタサイズを持つ別のシステムに存在しない場合、別のデータセクタの一部用として当該残り容量の使用が可能であり、データセクタの残り部分は異なるブロック内の別のページに記憶される。
【００２７】
１ページのブロック１０３が、１回のプログラミング処理時に書込み可能なメモリの最小ユニットであるため、好ましくは、個々別々のセクタＳ０〜Ｓ３２から得られるユーザデータをコントローラのメモリ内で組み立てて、図８に示すページの中へ入れることが望ましい。すなわち、ブロック１０３へ第１のページＰ０を書込む前に、第２のユーザデータ・セクタＳ１の第１の１６バイトがセクタＳ０の終端部と接続され、次いで、上記ページがプログラムされる。同様に、第２のページＰ１の場合、セクタＳ１の残りのデータは、コントローラの不揮発性メモリ内でセクタＳ２からのデータの第１の３２バイトと組み合わされ、次いで、この組み合わせは当該メモリから不揮発性メモリの第２のページＰ１の中へ書込まれる。
【００２８】
別のブロック１２１の異なるデータ構造が図９に示されている。ページ１２３のような当該ブロックの各ページは、図８のブロック１３３のような別のブロックに記憶されたユーザデータのセクタを伴う属性（オーバヘッド）データの複数のレコードを記憶する。一実施形態では、ブロック１３３用の全てあるいはほとんど全ての記憶ブロック属性データおよび当該ブロックに記憶された３３個のユーザデータ・セクタの各セクタのユーザデータ属性がページ１２３に記憶される。ページ１２３のデータ構造と、ブロック１２１へ書込まれた１つおきのページのデータ構造とのある具体例を図１０に示す。ブロック１２１には３２ページが存在するため、ブロック１０３のタイプの３２個のユーザデータブロックのすべてに関連するブロック１２１のタイプの少なくとも１つの属性データブロックが存在することになる。
【００２９】
図１０に示す属性ページには図８に示す形のブロックの属性を記憶するフィールド１２５が含まれ、このフィールドには対応するユーザデータが記憶されている。別個のフィールドが、図８のブロック１０３に記憶された各データセクタ用として設けられ、フィールド１２７（図１０）にはブロック１０３（図８）のユーザデータ・セクタＳ２５の属性が記憶される。ユーザデータ・セクタ属性レコードの各々にはユーザデータの対応するセクタから計算されるＥＣＣ１２９が含まれる。当該ユーザデータの回転を１３１に記憶することが可能であり、さらに、対応するセクタのユーザデータの他の属性を１３３に記憶することも可能である。
【００３０】
説明のために、ブロック１０３（図８）の属性１２５（図１０）が物理的属性と論理的属性とに分割されて示されている。この例では、物理的属性には、ユーザデータブロック１０３の物理アドレス（ＰＢＮ）１３５と、１以上の別の属性１３７とが含まれ、上記１以上の別の属性１３７には、当該ブロックの消去された回数の経験カウント、プログラミング電圧、消去電圧等を含むことができる。フィールド１３５と１３７のＥＣＣ１３９を設けてもよい。ブロック１０３の論理属性は、ユーザデータブロック１０３の論理アドレス（ＬＢＮ）１４１、属性ページ１２３がブロック１２１へ最後に書込まれた時刻１４３、ページ１２３内のユーザデータまたはデータの変換フラグ１４５と、フィールド１４１、１４３、１４５のＥＣＣ１４７とを含むことが可能である。ＥＣＣなしでフィールド１３１と１３５とを設けることが可能である。
【００３１】
変換フラグフィールド１３１がユーザデータ属性に含まれていなければ、ブロック属性の変換フィールド１４５により、対応するブロック１０３のすべてのユーザデータ・セクタ内でのデータの変換と、属性データページ１２３のデータの変換とが指定される。変換フィールド１３１が含まれていれば、変換フィールド１４５のみがそのページ１２３内の当該データの変換を指定する。
【００３２】
タイム・フィールド１４３には、ある対応するユーザデータブロック１０３が最後に更新された時刻を示す何らかの表示が記録される。このメモリシステムがリアルタイムのクロックを備えていれば、更新が行われる時刻が記憶される。しかし、ほとんどのシステムはこのようなクロックを備えていないため、フィールド１４３が、対応するユーザデータブロックのデータの更新時刻を示す値を記録するようにしてもよい。ある特定の実施構成では、別々のカウントが各ＬＢＮ用フィールド１４３の中に保持され、その対応する論理ブロックのユーザデータが書き換えられる度にカウントが読出され、増分される。次いで、システム・コントローラはフィールド１４３の内容を利用し、同一のデータを含む、あるいは、同一のＬＢＮにより識別される２つのブロックのうちのいずれかが一番最近のブロックであるかの決定が行われる。
【００３３】
ブロック・セクタとユーザデータ・セクタとから別個に属性を記憶する利点として、ユーザデータブロック全体の属性データを１回書込むだけでよいという点が挙げられる。さらに、対応するユーザデータブロックの属性は、現在行われているように、ユーザデータの各ページの一部として複製されるのではなく、当該ブロックの属性データページの一部として１回しか記憶されない。プログラミング中、ユーザデータがその対応するブロック１０３へ書込まれると、ページ１２３（図１０）がコントローラのメモリの中に形成される。次いで、記憶されているファイルの全てのユーザデータがブロック１０３へ書込まれた後、ページ１２３がブロック１２１の中へ書込まれる。ファイルサイズが、２以上のユーザデータブロックへのユーザデータの書込みを必要とする場合、このような各ブロック用のコントローラ・メモリの中に別個の属性レコードページが形成され、次いで、このファイルのすべてのユーザデータがプログラムされた後、すべての属性レコードページが不揮発性メモリへ書込まれる。
【００３４】
例えば、記録の必要がある属性データページ１２３に対する変更が生じた場合、当該ページは、コントローラにより読出され、そのメモリの１つに入れられ、当該メモリのデータに対する変更が行われ、次いで、当該ページはページ１５１のようなブロック１２１の未使用ページへ書き戻される。属性データのタイム・フィールド１４３（図１０）が更新され、その結果、プロセッサは当該データの現在のバージョンと古いバージョンとを区別できるようになる。現在のバージョンのみが使用される。未書込みページがブロック１２１に存在しなければ、予備用ページを持つ属性ページの他の何らかのブロックに対して更新属性データが書込まれる。ブロック１２１およびブロック１２１に似た他のブロック内に十分な数の古い属性レコードが存在する場合、現在のレコードがコントローラのメモリの中へ読出され、当該ブロックの消去が可能となり、現在のレコードがそのブロックの中へ書き戻される。電力の損失の結果生じるデータの損失を避けるために、コントローラのメモリが通常揮発性タイプのメモリとなるため、元のブロックの消去に先行して、前に消去した異なる不揮発性メモリブロックへブロックの現在のレコードのコピーを代わりに行うことも可能である。いずれの場合にせよ、結果として、更新されたページまたは新しい属性ページの記憶に将来利用する元のブロックまたは異なるブロックのいずれかのブロックに予備用の未書込みページが作成される。
【００３５】
図８〜図１１との関連で説明する非常に具体的な例を多くの点で改変しながら、本発明の実現を図ることが可能である。例えば、レコードの各サイズが小さい場合、あるいは、ブロックの方が小さいか、セクタの方が大きいかのいずれかの理由のために、異なるアレイ・アーキテクチャが少ない数のユーザデータ・セクタを記憶する場合、あるいは、ページのサイズの方が小さい場合、属性データページは２以上のユーザデータブロックのレコードを含むことが可能である。逆に、さらに異なるアーキテクチャまたはさらに大きな属性レコードサイズがユーザデータのブロック当たり２以上のページの属性データを必要とする場合がある。本発明は、広い範囲の物理アーキテクチャとデータ・アーキテクチャ内の不揮発性メモリシステムに適用可能である。
【００３６】
ホストから要求が受信されて不揮発性メモリからユーザデータのセクタが読出されると、開始論理ブロックアドレス（ＬＢＮ）と、読出し対象データを含む複数のブロックとがコントローラにより決定される。次いで、図９と図１０との関連で説明する属性データページのような属性データページがコントローラにより走査され、単複のページ（図１０）が識別される。これらのページのＬＢＮフィールド１４１は読出し用コントローラが指定するＬＢＮの範囲内にある。次いで、１つのテーブルが図１１の形で構成され、揮発性コントローラ・メモリに記憶される。１列１５３によりＰＢＮが属性フィールド１３５にリストされる。この属性フィールド１３５のＬＢＮ１４１は上記範囲内にある。次いで、このＬＢＮは列１５５により例示されているように上記テーブルに対するアドレスになる。物理アドレス（ＰＢＮ）とページ数とは、列１５３に存在するユーザデータ用ＰＢＮに関連するものであるが、これらは各属性ページに関連する当該ユーザデータ用ＰＢＮを含む図１１のテーブルの行に含まれ、これによって列１５７と１５９とが形成される。
【００３７】
次いで、このテーブルは、ユーザデータ用ＬＢＮにより読出し動作中アクセスされ、要求されたユーザデータが存在する物理ブロック位置（ＰＢＮ）と、対応する属性データページの物理アドレスとがこのテーブルにより決められる。コントローラ・メモリに十分な容量があれば、読出し動作全体に関連する属性データページがコントローラのメモリの中へ読出される。或いは、上記とは別に、上記属性データページが、読出し動作を実行する必要に応じて１ページまたは数ページを一度に読出してコントローラ・メモリの中へ入れる。次いで、ユーザデータが不揮発性メモリから読出されると、（図１０のレコード１２７のような）ユーザデータ属性データレコードのＥＣＣがコントローラにより読出され、読出されたユーザデータと共に上記ＥＣＣが処理されて、上記読出されたユーザデータがホストへ送られる前に、何らかの誤差の識別と訂正とが図られる。
【００３８】
上述の例は、１ブロックにユーザデータのみを記憶し、すべての関連する属性データを別のブロックに記憶するステップを示すものである。しかし、ユーザデータ・セクタのみを別様に記憶するブロック内に、個々のユーザデータ・セクタの一部として、あるいは、別個のレコードとして、ユーザデータ属性を含むことが望ましい例が存在する場合もある。このような１つの属性としてユーザデータの変換フラグがあり、この変換フラグにより、コントローラは、これらのセクタの読出しが可能となる前に別々の属性データページにアクセスする必要がなくなる。上記変換フラグがユーザデータと共に含まれている場合、コントローラは、対応する属性ページに別個にアクセスする必要なく、逆変換を適用して当該データを読出す方法を知っている。このような変換フラグの包含は、好ましくは、読出し時間という点から見てメモリシステムのパフォーマンスの向上を図る特定のアプリケーションに限定することが望ましい。
【００３９】
第２のシステム実施形態
まったく異なるアーキテクチャを備えた別のタイプの不揮発性メモリシステムへの本発明の適用について図１２と図１３に関連して簡単に説明する。メモリアレイは、（８などの）均等な数のユニットに分割される。このような２つのユニット０と１とが図２に示されている。プレインと呼ばれる一対の隣接ユニットはワードラインデコーダのような周辺回路を共有するものであってもよい。各ユニットには、ユニット０内のブロック１６１やユニット１内のブロック１６３のような多数のメモリブロックが含まれる。個々のブロックは順に複数のメモリページに分割される。
【００４０】
通常行われている単一ブロックのメモリセルからフルページを形成する代わりに、図に示す例では、所定ページの１／２（１６５）がユニット０のブロック１６１の中に入れられ、同じページのもう一方の１／２（１６７）はユニット１のブロックの中に入れられる。上記２つのブロックは、上記ユニット内で同一の相対アドレスを持つものであってもよい。また、これらのブロックは、これら２つのブロックの中を貫通して延在する共通ワードラインを持つメモリセルの単一行から形成されるものであってもよい。しかし、対応する１／２ページが、ワードラインを共有しないブロック内に存在する方が好ましい場合もある。いずれのイベントでも、このページ分割により、並列する１ページの多数のセルの同時プログラミングが可能となる。
【００４１】
第１の例と関連して上述した場合と同じ方法でこの異なるアーキテクチャのメモリページを利用することも可能である。各ユーザデータ・セクタの１／２が１ユニットのブロック内のページの１／２に記憶され、セクタのもう一方の１／２が別のユニットのブロック内のページの残りの１／２に記憶されるという点を除けば、ページ容量と比較した場合の大小にかかわらずユーザデータのセクタは個々のブロック内の隣接ページの両端にわたって記憶される。同様に、ユーザデータの属性レコードの記憶専用として使用されるページを含むブロックの場合、および、このようなデータが記憶されるブロックの場合、属性データのページの１／２が１つのブロックに記憶され、もう一方の１／２がそのパートナーブロックの中に記憶される。このようなメモリシステムの動作は、２つのブロック内の個々のページが１／２ページから読出されることを除けば、第１のシステムの実施形態について上述した処理と類似の動作である。
【００４２】
上述のアプリケーションのいずれのメモリシステムも、メモリセル記憶エレメント当たり１ビットのデータを記憶することにより、或いは、記憶エレメント当たり２以上のビットを記憶することにより実現可能であることを付記しておく。しきい値電圧レベル（２進）を２つしか持たない２状態でメモリセルが処理される場合、１ビットが記憶され、３以上のしきい値電圧レベル（多状態）を持つセルの処理により３以上の状態でメモリセルが処理される場合、２以上のビットが記憶される。本願に取り入れられている上述の特定した特許と特許出願の多くの中に２状態処理と多状態処理のさらなる局面についての記載がある。個々のセルに記憶された２以上のビットの各々は、共通のページにアドレス指定するか、上述の方法で編成されたメモリシステム内の異なるページにアドレス指定するかのいずれかを行うことが可能である。
【００４３】
具体的な実施構成例と関連して本発明の様々な局面について説明したが、本発明は添付の請求項の最大の範囲内で保護を受ける権利を与えられたものであることを理解されたい。
【図面の簡単な説明】
【図１】
本発明に基づいて動作が可能なメモリシステムの概略ブロック図である。
【図２】
現在の不揮発性メモリに記憶された１セクタのデータの代表的構成要素を示す。
【図３】
図２のデータを記憶する１つの現行の方法を示す。
【図４】
図２のデータを記憶する別の現行の方法を示す。
【図５】
図２のデータを記憶するさらなる現行の方法を示す。
【図６Ａ】
本発明に基づく図２のデータを記憶する別の方法を示す。
【図６Ｂ】
本発明に基づく図２のデータを記憶する別の方法を示す。
【図７】
ある具体的な現行の市販メモリシステムのアーキテクチャと利用方法をさらに詳細に示す。
【図８】
ブロックのページの両端にわたって１ブロックのメモリの中へユーザデータのセクタをパックする一例を示す。
【図９】
図８の対応するユーザデータのブロックとは異なるブロックにオーバヘッド・データのページを記憶する一例を示す。
【図１０】
図９のオーバヘッド・データの例示ページを示す。
【図１１】
図８と図９に基づいて記憶されたオーバヘッド・データ内のデータからメモリシステム・コントローラにより構成されるテーブルを示す。
【図１２】
別の具体的な現行の市販メモリシステムのアーキテクチャの一部を示す。
【図１３】
図１２のメモリシステムのブロックの中へユーザデータのセクタをパックする一例を示す。

Claims (26)

1. 個々のブロックのアドレス指定により同時消去が可能な最小グループのメモリセルを個々に含む複数のブロックに編成される複数のメモリセルを備えたメモリシステムの動作方法であって、ページ当たり所定のデータ量からなる複数の整数ページのユニットで前記ブロックを個々にプログラムすることが可能な方法において、個々のブロック内の前記ページの境界の両端にわたって、前記所定のデータ量よりも少ない量を個々に含むデータセクタをプログラムするステップを有し、前記ブロック内の複数のページよりも多いデータセクタを１ブロックの中へプログラムすることを特徴とする方法。
2. 前記データセクタが、ユーザデータのすべてと前記ユーザデータの属性データと前記データセクタがプログラムされているブロックの属性データとを個々に含むことを特徴とする請求項１記載の方法。
3. 前記データセクタが、ユーザデータと前記ユーザデータの属性データの双方を個々に含み、前記データセクタがプログラムされているブロックの属性データを異なるデータセクタの一部として記憶することを特徴とする請求項１記載の方法。
4. 前記データセクタが、ユーザデータを個々に含み、前記ユーザデータの属性データと前記個々のデータセクタがプログラムされているブロックの属性データとを異なるデータセクタの一部として記憶することを特徴とする請求項１記載の方法。
5. 前記属性データが関係する前記データセクタとは異なるブロックに前記異なるデータセクタを記憶することを特徴とする請求項３または４のいずれか記載の方法。
6. ３以上の前記個々のセルの複数の変更可能な状態に対応する３以上の複数の有効なしきい値レベルを用いて前記メモリセルを動作させるステップを有し、これにより、前記セルの記憶エレメントが２以上のビットのデータを個々に記憶することを特徴とする請求項１〜４のいずれか記載の方法。
7. 個々のブロックのアドレス指定により同時消去が可能な最小グループのメモリセルを個々に含む複数のブロックに編成される複数のメモリセルを備えたメモリシステムの動作方法であって、ページ当たり所定のデータ量からなる１以上の整数ページのユニットで前記ブロックを個々にプログラムすることが可能な方法において、前記ページの境界の両端にわたって、前記所定のデータ量よりも多い量を個々に含むデータセクタをプログラムするステップを有することを特徴とする方法。
8. 前記データセクタが、ユーザデータのすべてと前記ユーザデータの属性データと前記データセクタがプログラムされているブロックの属性データとを個々に含むことを特徴とする請求項７記載の方法。
9. 前記データセクタが、ユーザデータと前記ユーザデータの属性データの双方を個々に含み、前記データセクタがプログラムされているブロックの属性データを異なるデータセクタの一部として記憶することを特徴とする請求項７記載の方法。
10. 前記データセクタが、ユーザデータを個々に含み、前記ユーザデータの属性データと前記個々のデータセクタがプログラムされているブロックの属性データとを異なるデータセクタの一部として記憶することを特徴とする請求項７記載の方法。
11. 前記属性データが関係する前記データセクタとは異なるブロックに前記異なるデータセクタを記憶することを特徴とする請求項９または１０のいずれか記載の方法。
12. 前記ブロックが唯一のページを個々に含むことを特徴とする請求項７〜１０のいずれか記載の方法。
13. 前記ブロックが複数のページを個々に含むことを特徴とする請求項７〜１０のいずれか記載の方法。
14. ３以上の前記個々のセルの複数の変更可能な状態に対応する３以上の複数の有効なしきい値レベルを用いて前記メモリセルを動作させるステップを有し、これにより、前記セルの記憶エレメントが２以上のビットのデータを個々に記憶することを特徴とする請求項７〜１０のいずれか記載の方法。
15. １ブロック内でメモリセルを同時消去するために個々にアドレス可能な複数のブロックとなるように編成されたメモリセルを備えた不揮発性メモリシステムであって、前記ブロックは複数のデータページを個々に記憶し、前記ページは、少なくとも１つのセクタのユーザデータを個々に記憶するように指定され、関連するオーバヘッド・データは、前記ページに記憶された関連するユーザデータの少なくとも１つの属性と、前記ページが記憶されているブロックの少なくとも１つの物理的属性とを含むように構成される前記メモリシステムにおいて、前記メモリシステムの動作の改善方法であって、
    オーバヘッド・データを記憶するように指定された前記ページ部分にユーザデータを記憶して、前記個々のユーザデータブロックにオーバヘッド・データを記憶せずにブロックの個々のブロックにユーザデータの少なくとも１つの追加セクタを記憶するようにするステップと、
    対応する個々のレコードとして複数のユーザデータブロックに関連する前記オーバヘッド・データを前記ユーザデータが記憶されているブロックとは別個のブロックに記憶するステップと、
    を有することを特徴とする方法。
16. 前記オーバヘッド・データを記憶するステップが、前記ユーザデータブロックのうちの対応するブロック属性フィールドと、前記対応するユーザデータブロックに記憶された前記ユーザデータ・セクタの個々のセクタのユーザデータ属性フィールドとを個々に含むオーバヘッド・データレコードを記憶するステップを含むことを特徴とする請求項１５記載の方法。
17. 前記オーバヘッド・データを記憶するステップが、物理的属性と論理的属性の双方をブロック属性フィールドに記憶するステップを含むことを特徴とする請求項１６記載の方法。
18. 前記オーバヘッド・データを記憶するステップが、前記対応するブロックの論理アドレスと物理アドレスとを前記オーバヘッド・データレコードの個々のレコード内に記憶するステップを含むことを特徴とする請求項１６記載の方法。
19. ユーザデータ属性フィールドが、前記対応するブロック内の前記ページの対応するページの中に、前記記憶されたユーザデータから計算された誤り訂正符号を含むことを特徴とする請求項１６記載の方法。
20. ブロックの物理属性フィールドが、前記対応するブロックの消去された回数カウントを含むことを特徴とする請求項１６記載の方法。
21. １ブロックの内でメモリセルを同時消去するために個々にアドレス可能な複数のブロックとなるように編成された複数のメモリセルを備えたメモリシステムの動作方法において、
    第１のグループのブロックの個々のブロック内にユーザデータの複数のセクタを記憶するステップと、次いで、
    前記第１のグループのブロックとは異なるブロックからなる第２のグループの個々のブロックに複数のレコードを記憶するステップを有し、前記複数のレコードが、前記第１のグループのブロックのうちの対応するブロックの属性を示すオーバヘッド情報と、前記レコードに記憶された前記ユーザデータとを個々に含むことを特徴とする方法。
22. オーバヘッド属性情報を含むレコードを記憶するステップが、前記対応するユーザデータブロックの論理アドレスと物理アドレスとを記憶するステップを含むことを特徴とする請求項２１記載の方法。
23. 前記対応するオーバヘッドレコードを読出すことにより、前記対応するユーザデータブロックの論理アドレスと物理アドレスとを示す一時テーブルを揮発性メモリの中に形成するステップをさらに有することを特徴とする請求項２２記載の方法。
24. オーバヘッド属性情報を含むレコードを記憶するステップが、前記記憶されたユーザデータから計算された誤り訂正符号を前記第１のセットのブロックの対応するブロックに記憶するステップを含むことを特徴とする請求項２１記載の方法。
25. オーバヘッド属性情報を含むレコードを記憶するステップが、前記第１のセットのブロックの対応するブロックがプログラムされた回数カウントを記憶するステップを含むことを特徴とする請求項２１記載の方法。
26. 前記第１のグループのブロックの前記個々のブロックが前記オーバヘッド情報のいずれも含まないことを特徴とする請求項２１〜２５のいずれか記載の方法。

Images