JPH1173363A - メモリー制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 不揮発性メモリーに対する消去の時間および
回数を増やすことなく、その記憶データの更新を効率良
く行う。 【解決手段】 書込がランダムで消去がブロック単位で
行われるように構成されたメモリーの各記憶ブロックを
データ領域とヘッダ領域に分けて管理し、データ領域へ
のデータ書込をレコード単位で行うとともに、各データ
レコードにレコード間のデータ連結状態を示すリンク情
報領域とデータレコードの有効／無効を示すフラグ領域
を付加する一方、データ領域に書き込まれたデータレコ
ードの先頭アドレス位置とレコード長からなるヘッド情
報を作成してヘッダ領域に書き込むようにし、さらに、
データレコードの削除をそのデータレコードの有効／無
効を示すフラグ領域への無効フラグの書込によって論理
的に行うようにし、空き領域がなくなったブロックにつ
いては、そのブロック内からは有効なデータレコードだ
けを抽出して空き状態にある別ブロックに転送するとと
もに、転送元のブロックを物理的に消去する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、たとえばフラッシ
ュメモリーのように、消去がある特定サイズのブロック
単位でしか行えず、かつ消去回数に制限がある不揮発性
メモリーに適用して有効なメモリー制御装置に関する。

【０００２】

【従来の技術】不揮発性メモリーとして最近多く使われ
るようになってきたフラッシュメモリーは、その書込を
ランダムに行うことができるが、その消去はブロック単
位でしか行うことができない。したがって、従来におい
ては、そのメモリーの記憶内容を更新するに際し、更新
しようとする記憶データが格納されているブロック内の
全記憶データを外部へいったん退避させて、その退避さ
せたデータに対して必要な修正を行うとともに、退避元
のブロックに対して物理消去を行い、この消去を行った
ブロックに修正後の退避データを再度書き込むことが行
われていた。

【０００３】

【発明が解決しようとする課題】しかしながら、上述し
た技術では、メモリーの記憶内容を更新する度にブロッ
ク単位での消去が行われるために、ブロック内の記憶デ
ータを部分的に書き換える場合でも、そのブロック全体
を物理消去しなければならず、これにより余分な処理時
間と消去回数が増えてしまうという問題が生じる。

【０００４】本発明は、不揮発性メモリーに対する消去
の時間および回数を増やすことなく、その記憶データの
更新を効率良く行えるようにすることを目的とする。

【０００５】

【課題を解決するための手段】この課題を解決するため
に本発明は、書込がランダムで消去がブロック単位で行
われるように構成されたメモリーの各記憶ブロックをデ
ータ領域とヘッダ領域に分けて管理し、上記データ領域
へのデータ書込をレコード単位で行うとともに、各デー
タレコードにレコード間のデータ連結状態を示すリンク
情報領域とデータレコードの有効／無効を示すフラグ領
域を付加する一方、上記データ領域に書き込まれたデー
タレコードの先頭アドレス位置とレコード長からなるヘ
ッド情報を作成して上記ヘッダ領域に書き込むように
し、さらに、上記データレコードの削除をそのデータレ
コードの有効／無効を示すフラグ領域への無効フラグの
書込によって論理的に行うようにし、空き領域がなくな
ったブロックについては、そのブロック内からは有効な
データレコードだけを抽出して空き状態にある別ブロッ
クに転送するとともに、転送元のブロックを物理的に消
去して空き状態とするように構成したものである。

【０００６】これにより、消去がブロック単位でしか行
えないメモリーのデータ更新を、その消去の時間および
回数を増やすことなく、効率よく行わせることができる
メモリー制御装置が得られる。

【０００７】

【発明の実施の形態】本発明の請求項１に記載の発明
は、書込がランダムで消去がブロック単位で行われるよ
うに構成されたメモリーの各記憶ブロックをデータ領域
とヘッダ領域に分けて管理する記憶領域管理手段と、上
記データ領域へのデータ書込をレコード単位で行うとと
もに、各データレコードにレコード間のデータ連結状態
を示すリンク情報領域とデータレコードの有効／無効を
示すフラグ領域を付加するレコード書込手段と、上記デ
ータ領域に書き込まれたデータレコードの先頭アドレス
位置とレコード長からなるヘッド情報を作成して上記ヘ
ッダ領域に書き込むヘッダ書込手段と、上記データレコ
ードの削除をそのデータレコードの有効／無効を示すフ
ラグ領域への無効フラグの書込によって論理的に行うレ
コード削除手段と、空き領域がなくなったブロックから
有効なデータレコードだけを抽出して空き状態にある別
ブロックに転送するとともに、転送元のブロックを物理
的に消去して領域解放するブロック管理手段とを備えた
ものであり、これにより、消去がブロック単位でしか行
えないメモリーのデータ更新を、その消去の時間および
回数を増やすことなく、効率よく行わせることができ
る。

【０００８】請求項２に記載の発明は、請求項１におい
て、ヘッダ領域のヘッダ情報に基づいてデータ領域から
有効なデータレコードを検索して読み出すレコード読出
手段を備えたものであり、データレコードの効率的な読
み出しを行わせることができる。

【０００９】請求項３に記載の発明は、請求項１または
２において、データレコードの書込に際して、そのデー
タレコードをデータ領域の先頭位置から順次書き込ませ
る一方、上記データレコードの終了アドレス位置を示す
ポインタ情報を作成して上記データ領域の最後尾位置か
ら順次書き込ませる書込領域制御手段と、上記ポインタ
情報に基づいて上記データ領域の空き状態を判定する空
き領域管理手段とを備えたものであり、これにより、空
き領域の検出およびサイズの算出を簡単かつ短時間に行
わせることができるとともに、次書込アドレスも短時間
に定めることができる。

【００１０】以下、本発明の実施の形態について、図１
から図１６を用いて説明する。図１は、本発明の第１の
実施態様によるメモリー制御装置の概略構成を示す。

【００１１】同図に示すメモリー制御装置１は、記憶領
域管理部１１、レコード書込部１２、ヘッダ書込部１
３、レコード削除部１４、ブロック管理部１５、レコー
ド読出部１６などにより構成されている。上記機能（１
１〜１６）は、図示を省略するが、汎用処理手段である
マイクロプロセッサを用いて一体的に構成されている。

【００１２】記憶領域管理部１１は、フラッシュメモリ
ー２の各記憶ブロックＢ１〜Ｂｎ内をデータ領域２１と
ヘッダ領域２２に分けて管理する。レコード書込部１２
は、上記データ領域２１へのデータ書込をレコード単位
で行うとともに、各データレコードにレコード間のデー
タ連結状態を示すリンク情報領域とデータレコードの有
効／無効を示すフラグ領域を付加する。ヘッダ書込部１
３は、上記データ領域２１に書き込まれたデータレコー
ドの先頭アドレス位置とレコード長からなるヘッド情報
を作成して上記ヘッダ領域２２に書き込む。レコード削
除部１５は、上記データレコードの削除を、そのデータ
レコードの有効／無効を示すフラグ領域への無効フラグ
の書込によって論理的に行う。ブロック管理部１５は、
空き領域がなくなったブロックから有効なデータレコー
ドだけを抽出して空き状態にある別ブロックに転送する
とともに、転送元のブロックを物理的に消去することに
よりそのブロックを空き領域として解放する。レコード
読出部１６は、ヘッダ領域２２のヘッダ情報に基づいて
データ領域２１から有効なデータレコードを検索して読
み出す。

【００１３】図２は、上記メモリー２の最小消去単位を
なす記憶ブロック（Ｂ１〜Ｂｎ）の１つ（Ｂ１）を示
す。同図に示すように、記憶ブロックＢ１はデータ領域
２１とヘッダ領域２２に区画されて管理される。

【００１４】データ領域２１には、各種データが内容別
のレコード単位で格納される。Ｒ１−１，Ｒ３−１，Ｒ
２−１，Ｒ１−２，Ｒ２−２，Ｒ３−２，Ｒ１−３はそ
れぞれデータレコードを示す。この場合、Ｒ１−１，Ｒ
１−２，Ｒ−３は同じ内容系列（Ｒ１）のデータレコー
ドであって、Ｒ１−３，Ｒ１−２，Ｒ１−１の順で新し
くなっている。つまり、Ｒ１−１はブロックＢ１に最初
に格納されたレコードであり、Ｒ１−２はそのＲ１−１
を修正した更新レコード、Ｒ１−３はＲ１−２をさらに
修正した最新レコードである。同様に、同じ内容系列の
レコードＲ３−１，Ｒ３−２ではＲ３−２が最新レコー
ドであり、Ｒ２−１，Ｒ２−２ではＲ２−２が最新レコ
ードである。

【００１５】ヘッダ領域２２には、上記データレコード
の先頭アドレス位置とレコード長からなるヘッダＨ１〜
Ｈ３情報が格納される。このヘッダ情報は、上記データ
レコードの内容系列ごとに１つずつ作成される。たとえ
ば、Ｒ１−１，Ｒ１−２，Ｒ−３の内容系列（Ｒ１）に
ついては、その中の最初のレコードＲ１−１の先頭アド
レス位置とレコード長からなるヘッダ情報Ｈ１が作成さ
れて格納される。同様に、Ｒ３−１，Ｒ３−２の内容系
列（Ｒ３）についてはＲ３−１のヘッダ情報Ｈ３が、Ｒ
２−１，Ｒ２−２の内容系列（Ｒ２）についてはＲ２−
１のヘッダ情報Ｈ２が、それぞれに作成されて格納され
るようになっている。

【００１６】図３は上記データレコードおよびヘッダ情
報のデータフォーマット例を示す。まず、ヘッダ情報
は、上述したように、同一内容系列（Ｒｘ）の最初のデ
ータレコード（Ｒｘ−１）の先頭アドレス位置（ポイン
タ）とレコード長（データサイズ）により構成される。

【００１７】データレコードＲｘ−１は、データ本体部
１１１と、レコード間のデータ連結状態を示すリンク情
報部１１２と、データレコードの有効／無効を示すフラ
グ部１１３により構成される。この場合、リンク情報部
１１２とフラグ部１１３は、データレコードＲｘ−１が
更新または削除された場合に追記の形で書き込まれるフ
ィールドであって、最初の書込時点では空白のままとな
っている。すなわち、リンク情報部１１２のフィールド
には、データレコーダＲｘ−１の内容が更新されて新た
なデータレコーダＲｘ−２がデータ領域２１に格納され
たときに、その新たなデータレコードＲｘ−２の先頭ア
ドレス位置が書き込まれる。フラグ部１１３には、デー
タレコードＲｘ−１が無効になったことを示すフラグが
書き込まれる。この無効フラグが書き込まれたデータレ
コードＲｘ−１は論理的に仮想削除されたことになる。

【００１８】図４は上記ブロック管理部１５の動作概念
を示す。同図に示すように、たとえばブロックＢ１の空
き容量が少なくなって次のデータレコードを書き加える
余地がなくなった場合、そのブロックＢ１内から、同一
内容系列ごとに最新のデータレコードを抽出して、次の
ブロックＢ２に複写する。この複写に際しては、ヘッダ
情報も新たに作成し直して、ブロックＢ２のヘッダ領域
に書き込む。これにより、元ブロックＢ１に格納されて
いた無効なレコードデータは実質的に破棄され、ブロッ
クＢ２には、有効なデータレコードだけがブロックＢ２
に転送される。この転送の後、元ブロックＢ１の記憶領
域は物理消去により解放される。

【００１９】図５はデータレコードの新規書込または更
新処理の概略フローを示す。同図に示すように、メモリ
ーにデータレコードを書き込む場合は、そのデータレコ
ードと同じ内容系列のレコードがすでに登録済みである
か否かを判定する（ＷＳ−１）。この判定はメモリーの
各ブロックに設けてあるヘッダ領域を検索して行われ
る。

【００２０】書き込もうとするデータレコードが登録さ
れていなかった場合、つまり新規なレコードを書き込む
場合は、そのデータレコードのヘッダ情報をメモリーの
ヘッダ領域に新規登録してから、そのデータレコードを
上述した所定フォーマットでメモリーのデータ領域に書
き込むことを行う（ＷＳ−２，ＷＳ−３）。

【００２１】また、書き込もうとするデータデコードが
登録済みであった場合、つまりすでに書き込まれている
レコードを更新する場合は、そのデータレコードを上述
した所定フォーマットでメモリーのデータ領域に書き込
むとともに、旧データレコードのリンク情報部（１１
２）に新レコードの先頭アドレス位置を書き込み、かつ
そのフラグ部（１１３）に無効（削除）を示すフラグを
書き込む（ＷＳ−３）。

【００２２】図６はデータレコードの読出処理の概略フ
ローを示す。同図に示すように、メモリーからデータレ
コードを読み出す場合は、そのデータレコードが登録済
みか否かを判定する（ＲＳ−１）。この判定は上述した
ヘッダ情報の検索により行われる。

【００２３】この場合、読み出そうとするデータレコー
ドが登録されていなければ、該当するデータレコーダが
ないということで、読み出しは行われない。

【００２４】読み出そうとするデータレコーダが登録さ
れていたならば、そのデータレコーダのヘッダ情報に基
づいて、データ領域から最新のデータレコードを検索す
る。この検索は、データレコードのリンク情報部（１１
２）をチェックして行われる（ＲＳ−２）。

【００２５】最新のデータレコードが検索されたなら
ば、次にその最新のデータレコードが有効か否かを判定
する（ＲＳ−３）。この判定は、データレコーダのフラ
グ部（１１３）をチェックして行われる。フラグ部（１
１３）に無効フラグが書き込まれていたならば、そのデ
ータレコーダは削除されたものとみなして、読み出しは
行わない。しかし、フラグ部（１１３）に無効フラグが
書き込まれていなかったならば、つまり有効フラグであ
ったならば、そのデータレコードを読み出す（ＲＳ−
４）。

【００２６】図７はデータデコードの登録に際して実行
される処理フローを示す。データレコードの登録に際し
ては、同図に示すように、ヘッダ領域にヘッダ情報を新
規登録するための空き領域が残っているかを確認するサ
ブ処理が実行される（Ｓ１−１，Ｓ１−２）。

【００２７】図８はデータレコードの書込／更新に際し
て実行される処理フローを示す。同図に示すように、デ
ータレコードの書込／更新に際しては、まず、データ領
域に未書込の空き領域が残っているか否かをサーチし、
空き領域が残っていた場合はその空き領域サイズを算出
することが行われる（Ｓ２−１）。データレコードを新
たに書き込めるだけの空き領域が残っていたならば、そ
の空き領域に新規または更新のデータレコードの書込を
行わせる（Ｓ２−２，Ｓ２−４）。空き領域が残ってい
なかったならば、次ブロックに新しいデータ領域を設定
し、この新しいデータ領域を使ってデータレコードの書
込を行わせる（Ｓ２−２，Ｓ２−３，Ｓ２−４）。

【００２８】図９は空き領域のサーチと空き領域サイズ
の算出に関する概略フローを示す。同図に示すように、
未書込の空き領域サーチは、データ領域内に格納されて
いるすべてのデータレコードのリンク情報部を参照して
行われる。リンク情報部には、前述したように、データ
レコーダの内容が更新されて新たなデータレコーダが書
き込まれたときに、その新たなデータレコードの先頭ア
ドレス位置が書き込まれるようになっている。したがっ
て、すべてのデータレコードのリンク情報部をたどるこ
とにより、最終のデータレコードの先頭アドレス位置を
検出することができる。この最終のデータレコードの終
了アドレス位置はヘッダ情報に書き込んであるレコード
長により求めることができ、この終了アドレスから未書
込の空き領域サイズを算出することができる（Ｓ３−
１，Ｓ３−２，Ｓ３−３）。

【００２９】図１０は次ブロックに新しいデータ領域を
設定するときの概略フローを示す。同図に示すように、
次ブロックに新しいデータ領域を設定する場合は、前ブ
ロックのデータ領域から最新かつ有効なデータレコード
だけを抽出して次ブロックのデータ領域に転写するとと
もに、その最新かつ有効なデータレコードに関するヘッ
ダ情報を作成して次ブロックのヘッダ領域に書き込む
（Ｓ４−１，Ｓ４−２）。この後、前ブロックを物理消
去する（Ｓ４−２）。

【００３０】図１１は、本発明の第２の実施態様による
メモリー制御装置の概略構成を示す。

【００３１】同図に示すメモリー制御装置１は、図１に
示した記憶領域管理部１１、レコード書込部１２、ヘッ
ダ書込部１３、レコード削除部１４、ブロック管理部１
５、レコード読出部１６に加えて、書込領域制御部１７
および空き領域管理部１８が設けられている。

【００３２】書込領域制御部１７は、データレコードの
書込に際して、そのデータレコードをデータ領域の先頭
位置から順次書き込ませる一方、上記データレコードの
終了アドレス位置を示すポインタ情報を作成して上記デ
ータ領域の最後尾位置から順次書き込ませる。空き領域
制御部１８は、上記ポインタ情報に基づいて上記データ
領域の空き状態を判定する。

【００３３】図１２は、図１１に示した制御装置１によ
るメモリー領域使用状態を示す。同図に示すように、最
小消去単位をなす記憶ブロックＢ１はデータ領域２１と
ヘッダ領域２２に区画されて管理される。

【００３４】データ領域２１には、各種データが内容別
のレコード単位で格納される。ヘッダ領域２２には、上
記データレコードの先頭アドレス位置とレコード長から
なるヘッダ情報が格納される。データレコード（Ｒ１−
１，Ｒ３−１，Ｒ２−１，Ｒ１−２，・・・，Ｒ１−
３）は、そのデータ領域２１の先頭位置から順次詰めら
れて書き込まれる。このデータレコードの書き込み際し
ては、データレコードの終了アドレス位置を示すポイン
タ情報（Ｐ１，Ｐ３，Ｐ３，・・・，Ｐ１）が作成され
る。このポインタ情報は、上記データ領域２１の最後尾
位置から順次詰められて書き込まれる。これにより、空
き領域は、最後に書き込まれたポインタ情報が示す終了
アドレス位置から、そのポインタ情報が書き込まれたア
ドレス位置までの間ということになる。したがって、空
き領域のサイズは、すべてのデータレコードをサーチす
ることを行わなくても、ポインタ情報の読み取りだけで
もって簡単かつ短時間に算出することができる。また、
上記ポインタ情報は次の書込アドレスを直接的に示す情
報としても使用することができる。

【００３５】図１３は、データレコードの新規書込また
は更新処理の概略フローを示す。同図に示すように、デ
ータレコードの書込／更新に際しては、まず、上記ポイ
ンタ情報に基づき、未書込の空き領域の検出およびその
空き領域サイズの計算が行われる（Ｓ５−１）。この計
算結果に基づき、データレコードの追記が可能であるか
否かが判定される（Ｓ５−２）。

【００３６】データレコードを追記できるだけの空き領
域が残っていた場合は、その空き領域を使って新規また
は更新のデータレコードを追記する（Ｓ５−４）。これ
とともに、その追記したデータレコードの終了アドレス
位置を示すポインタ情報を追記する。このポインタ情報
の追記により次書込アドレス位置が更新されることにな
る（Ｓ５−５）。

【００３７】データレコードを追記できるだけの空き領
域が残っていなかった場合は、次ブロックに新しいデー
タ領域を設定し、この新しいデータ領域を使って新規／
更新データレコードの書込を行わせる（Ｓ５−３）。

【００３８】図１４は、空き領域サイズを算出する処理
の概略フローを示す。同図に示すように、空き領域サイ
ズの算出では、まず、上記ポインタ情報から次書込アド
レス位置（次書込アドレスフィールド）を取得する（Ｓ
６−１）。次に、その次書込アドレス位置と最後のポイ
ンタ情報が書き込まれたアドレス位置によって、空き領
域サイズを算出する（Ｓ６−２）。これにより、空き領
域の検出およびそのサイズの算出は、ポインタ情報の読
み取りだけでもって簡単かつ短時間に行わせることがで
きる。

【００３９】図１５は、本発明の技術が適用された通信
制御装置の概略構成を示す。同図に示す通信制御装置３
は、ホスト装置をなすユーザ端末装置４と通信回線５の
間に介在するファクシミリモデム装置をなすものであっ
て、マイクロプロセッサを用いたマイクロコントローラ
３１、フラッシュメモリーを用いた不揮発性メモリー３
２、ワークＲＡＭ３３、変復調および回線制御部３４、
プログラム格納ＲＯＭ３５、およびホストＩ／Ｆ（イン
タフェイス）３６などにより構成されている。

【００４０】ここで、不揮発性メモリー３２には通信設
定データなどのシステム情報が格納され、その書込／更
新は上述したメモリー制御装置１を用いて行われるよう
になっている。そのメモリー制御装置１は、マイクロコ
ントローラ（マイクロプロセッサ）３１によりソフトウ
ェア的に構成されている。

【００４１】図１６は、図１５に示した通信制御装置３
の主要構成部分を機能ブロック別に示す。

【００４２】同図に示すように、上記通信制御装置３に
は、ホストＩ／Ｆ制御部６１、通信制御処理部６２、デ
ータ書込処理部６３、システム情報管理部６４、および
メイン制御部６５などの各機能ブロックが設けられてい
る。各機能ブロックは上記マイクロコントローラ３１に
よりソフトウェア的に実現される。また、データ書込処
理部６３とシステム情報管理部６４は本発明のメモリー
制御装置をなし、不揮発性メモリー３２に対するシステ
ム情報の書込／更新をレコード単位で行うようになって
いる。

【００４３】なお、以上の説明では、１つのメモリーチ
ップ内に複数の消去ブロックを有するフラッシュメモリ
ーを使用する場合について説明したが、１チップを１消
去単位とする多チップ構成のメモリーに対しても本発明
は有効である。

【００４４】

【発明の効果】以上のように本発明によれば、消去がブ
ロック単位でしか行えないメモリーのデータ更新を、そ
の消去の時間および回数を増やすことなく、効率よく行
わせることができる、という有利な効果が得られる。

【図面の簡単な説明】

【図１】本発明の第１の実施態様によるメモリー制御装
置の概略構成を示すブロック図

【図２】メモリーの最小消去単位をなす記憶ブロックの
構成図

【図３】データレコードおよびヘッダ情報のフォーマッ
ト例を示す図

【図４】ブロック管理部の動作概念を示す図

【図５】データレコードの書込／更新に関する処理概略
を示すフローチャート

【図６】データレコードの読出に関する処理概略を示す
フローチャート

【図７】データデコードの登録に関する処理概略を示す
フローチャート

【図８】データレコードの書込／更新に際して実行され
る処理のフローチャート

【図９】空き領域のサーチと空き領域サイズの算出に関
する処理のフローチャート

【図１０】次ブロックに新しいデータ領域を設定すると
きの処理概略を示すフローチャート

【図１１】本発明の第２の実施態様によるメモリー制御
装置の概略構成を示すブロック図

【図１２】図１１に示したメモリー制御装置によるメモ
リー領域使用状態を示す図

【図１３】データレコードの新規書込または更新処理の
概略を示すフローチャート

【図１４】空き領域サイズを算出する処理の概略を示す
フローチャート

【図１５】本発明の技術が適用された通信制御装置の概
略構成を示すブロック図

【図１６】図１５に示した通信制御装置内の構成を機能
ブロック別に示す図

【符号の説明】

１ メモリー制御装置 １１ 記憶領域管理部 １２ レコード書込部 １３ ヘッダ書込部 １４ レコード削除部 １５ ブロック管理部 １６ レコード読出部 １７ 書込領域制御部 １８ 空き領域管理部 ２ フラッシュメモリー ２１ データ領域 ２２ ヘッダ領域 Ｂ１〜Ｂｎ 記憶ブロック １１１ データ本体部 １１２ リンク情報部 １１３ フラグ部 ３ 通信制御装置 ３１ マイクロコントローラ（メモリー制御装置１） ３２ フラッシュメモリーを用いた不揮発性メモリー ３３ ワークＲＡＭ ３４ 変復調および回線制御部 ３５ プログラム格納ＲＯＭ ３６ ホストＩ／Ｆ（インタフェイス） ４ ユーザ端末装置（ホスト装置） ５ 通信回線 ６１ ホストＩ／Ｆ制御部 ６２ 通信制御処理部 ６３ データ書込処理部（メモリー制御装置１） ６４ システム情報管理部（メモリー制御装置１） ６５ メイン制御部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 書込がランダムで消去がブロック単位で
   行われるように構成されたメモリーの各記憶ブロックを
   データ領域とヘッダ領域に分けて管理する記憶領域管理
   手段と、上記データ領域へのデータ書込をレコード単位
   で行うとともに、各データレコードにレコード間のデー
   タ連結状態を示すリンク情報領域とデータレコードの有
   効／無効を示すフラグ領域を付加するレコード書込手段
   と、上記データ領域に書き込まれたデータレコードの先
   頭アドレス位置とレコード長からなるヘッド情報を作成
   して上記ヘッダ領域に書き込むヘッダ書込手段と、上記
   データレコードの削除をそのデータレコードの有効／無
   効を示すフラグ領域への無効フラグの書込によって論理
   的に行うレコード削除手段と、空き領域がなくなったブ
   ロックから有効なデータレコードだけを抽出して空き状
   態にある別ブロックに転送するとともに、転送元のブロ
   ックを物理的に消去して領域解放するブロック管理手段
   とを備えたことを特徴とするメモリー制御装置。
2. 【請求項２】 ヘッダ領域のヘッダ情報に基づいてデー
   タ領域から有効なデータレコードを検索して読み出すレ
   コード読出手段を備えたことを特徴とする請求項１に記
   載のメモリー制御装置。
3. 【請求項３】 データレコードの書込に際して、そのデ
   ータレコードをデータ領域の先頭位置から順次書き込ま
   せる一方、上記データレコードの終了アドレス位置を示
   すポインタ情報を作成して上記データ領域の最後尾位置
   から順次書き込ませる書込領域制御手段と、上記ポイン
   タ情報に基づいて上記データ領域の空き状態を判定する
   空き領域管理手段とを備えたことを特徴とする請求項１
   または２に記載のメモリー制御装置。