KR102145401B1 - 메모리 동작 파라미터에 대한 다수의 파라미터 코드를 저장 및 기록하기 위한 방법 및 장치 - Google Patents

메모리 동작 파라미터에 대한 다수의 파라미터 코드를 저장 및 기록하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR102145401B1
KR102145401B1 KR1020207004993A KR20207004993A KR102145401B1 KR 102145401 B1 KR102145401 B1 KR 102145401B1 KR 1020207004993 A KR1020207004993 A KR 1020207004993A KR 20207004993 A KR20207004993 A KR 20207004993A KR 102145401 B1 KR102145401 B1 KR 102145401B1
Authority
KR
South Korea
Prior art keywords
register
parameter
memory
mode register
mode
Prior art date
Application number
KR1020207004993A
Other languages
English (en)
Other versions
KR20200021105A (ko
Inventor
딘 디. 간스
다니엘 씨. 스키너
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Priority to KR1020207023163A priority Critical patent/KR102292443B1/ko
Publication of KR20200021105A publication Critical patent/KR20200021105A/ko
Application granted granted Critical
Publication of KR102145401B1 publication Critical patent/KR102145401B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits

Abstract

동작 파라미터에 대한 파라미터 코드를 기록 및 저장하고, 메모리에 대한 동작 조건을 설정하도록 파라미터 코드들 간 선택하기 위한 방법 및 장치가 개시된다. 일례의 장치는 제1 모드 레지스터 및 제2 모드 레지스터를 포함한다. 제1 모드 레지스터는 동일한 동작 파라미터에 대한 제1 및 제2 파라미터 코드를 저장하도록 구성된다. 제2 모드 레지스터는 동작 파라미터에 대한 현재 동작 조건을 설정하기 위해 제1 및 제2 파라미터 코드 간 선택하기 위한 제어 파라미터에 대한 파라미터 코드를 저장하도록 구성된다. 일례의 방법은 제1 메모리 동작 조건을 설정하도록 사용되는 동작 파라미터에 대한 제1 파라미터 코드를 제1 레지스터에 저장하는 단계를 포함하고, 그리고 제2 메모리 동작 조건을 설정하도록 사용되는 동작 파라미터에 대한 제2 파라미터 코드를 제2 레지스터에 저장하는 단계를 더 포함한다.

Description

메모리 동작 파라미터에 대한 다수의 파라미터 코드를 저장 및 기록하기 위한 방법 및 장치{APPARATUSES AND METHODS FOR STORING AND WRITING MULTIPLE PARAMETER CODES FOR MEMORY OPERATING PARAMETERS}
전자 메모리는 많은 전자 시스템에서, 예컨대, 프로세서를 포함하거나 정보를 저장할 필요가 있는 전자 시스템뿐만 아니라, 모바일 폰, 태블릿, 컴퓨터, 서버와 같은 전자 시스템에서도 정보를 저장하도록 사용된다. 메모리는 커맨드 버스를 통하여 메모리에 의해 수신되는, 기록 커맨드 및 판독 커맨드와 같은, 메모리 커맨드를 통해 제어될 수 있다. 저장될 정보는 기록 커맨드를 사용하여 메모리에 기록되고, 판독 커맨드를 사용하여 메모리로부터 정보를 판독함으로써 추후 시간에 검색될 수 있다.
메모리를 포함하는, 전자 시스템의 회로는 보통은 공통 클록에 따라 동작한다. 알려진 바와 같이, 메모리는 (예컨대, 500 MHz보다 큰) 비교적 높은 클록 주파수와 같은 여러 다른 클록 주파수에서뿐만 아니라, 더 낮은 주파수에서도 동작될 수 있어서, 전력 소비를 감축할 수 있다. 그렇지만, 메모리는 여러 다른 클록 주파수에서의 적절한 동작을 위해 여러 다른 동작 조건을 가져야 할 필요가 있을 수 있다. 즉, 클록 주파수가 변경될 때 메모리 동작 조건은 변경될 필요가 있을 수 있다. 일부 경우에서, 커맨드 버스를 통하여 메모리 커맨드를 수신하는 것과 관련된 메모리 동작 조건은 메모리와의 통신을 유지하기 위해 그리고 메모리가 계속 적절하게 동작하기 위해 클록 주파수에서의 변경 이전에 변경되어야 한다.
전형적으로, 메모리는 메모리에 대한 동작 조건을 설정하도록 사용되는 다양한 동작 및 제어 파라미터에 대한 파라미터 코드를 저장하는 모드 레지스터를 포함한다. 파라미터 코드는 모드 레지스터 기록 동작으로 모드 레지스터에 기록될 수 있다. 동작 및 제어 파라미터의 예는 버스트 길이, 프리앰블 및 포스트앰블 길이, 판독 및 기록 레이턴시, 온-다이 종단 설정, 참조 전압 설정뿐만 아니라 다른 것들과도 관련된 파라미터를 포함한다. 메모리 동작 조건을 변경하는 것은 메모리가, 예컨대, 새로운 클록 주파수로 새로운 조건 하에 적절하게 동작할 수 있기 전에 동작 및 제어 파라미터에 대한 새로운 파라미터 코드를 기록하는 것을 수반할 수 있다. 다양한 동작 파라미터에 대한 파라미터 코드를 변경하는 것은 수 개의 모드 레지스터 기록 동작을 요구할 수 있어서, 메모리가 새로운 조건 하에 동작할 수 있을 때를 지연시킬 수 있다. 부가적으로, 동작 파라미터 중 일부에 대한 파라미터 코드는 메모리에 대한 제어를 유지하기 위해 동시에 변경될 필요가 있을 수 있어서, 새로운 조건 하의 메모리의 동작을 더 복잡하게 한다.
본 발명의 일 실시형태에 따른 일례의 장치는 동일한 동작 파라미터에 대한 제1 및 제2 파라미터 코드를 저장하도록 구성될 수 있는 제1 모드 레지스터, 및 동작 파라미터에 대한 현재 동작 조건을 설정하기 위해 제1 및 제2 파라미터 코드 간 선택하기 위한 제어 파라미터에 대한 파라미터 코드를 저장하도록 구성될 수 있는 제2 모드 레지스터를 포함할 수 있다.
본 발명의 일 실시형태에 따른 다른 일례의 장치는 동작 파라미터에 대한 제1 파라미터 코드를 저장하도록 구성될 수 있는 제1 레지스터를 포함하고 동작 파라미터에 대한 제2 파라미터 코드를 저장하도록 구성될 수 있는 제2 레지스터를 더 포함하는 제1 모드 레지스터, 현재 메모리 동작 조건을 설정하기 위해 제1 레지스터에 의해 저장된 제1 파라미터 코드와 제2 레지스터에 의해 저장된 제2 파라미터 코드 간 선택하는데 사용되는 제어 파라미터에 대한 파라미터 코드를 저장하도록 구성될 수 있는 제3 레지스터를 포함하는 제2 모드 레지스터, 및 제1 및 제2 모드 레지스터에 결합되고 그리고 제3 레지스터에 의해 저장된 제어 파라미터에 대한 파라미터 코드에 기반하여 동작 파라미터에 대한 저장된 파라미터 코드로부터 현재 메모리 동작 조건을 설정하도록 구성된 제어 논리 회로를 포함할 수 있다.
본 발명의 일 실시형태에 따른 추가적 일례의 장치는, 현재 동작 조건으로 설정되도록 구성될 수 있는 메모리로서, 동작 파라미터에 대해, 각각, 제1 및 제2 동작 조건을 설정하기 위해 동일한 동작 파라미터에 대한 제1 및 제2 파라미터 코드를 저장하도록 구성될 수 있는 모드 레지스터, 및 제1 모드 레지스터에 결합될 수 있고 그리고 제1 논리값을 갖는 제어 파라미터에 대한 파라미터 코드에 기반해서 동작 파라미터에 대한 제1 파라미터 코드를 사용하여 현재 동작 조건을 제1 동작 조건으로 설정하고 제2 논리값을 갖는 제어 파라미터에 대한 파라미터 코드에 기반해서 동작 파라미터에 대한 제2 파라미터 코드를 사용하여 현재 동작 조건을 제2 동작 조건으로 설정하도록 구성될 수 있는 제어 논리 회로를 포함할 수 있는 메모리, 및 메모리에 결합될 수 있고 그리고 동작 파라미터에 대한 제1 및 제2 파라미터 코드를 모드 레지스터에 기록하도록 구성될 수 있고 메모리의 현재 동작 조건을 제1 또는 제2 동작 조건으로 설정하기 위해 제어 파라미터에 대한 파라미터 코드를 기록하도록 더 구성될 수 있는 메모리 컨트롤러를 포함할 수 있다.
본 발명의 일 실시형태에 따른 일례의 방법은 제1 메모리 동작 조건을 설정하도록 사용되는 동작 파라미터에 대한 제1 파라미터 코드를 모드 레지스터와 연관된 제1 레지스터에 저장하는 단계, 및 제2 메모리 동작 조건을 설정하도록 사용되는 동작 파라미터에 대한 제2 파라미터 코드를 모드 레지스터와 연관된 제2 레지스터에 저장하는 단계를 포함할 수 있다.
본 발명의 일 실시형태에 따른 다른 일례의 방법은 제1 메모리 동작 조건을 설정하도록 사용되는 동작 파라미터에 대한 제1 파라미터 코드를 모드 레지스터와 연관된 제1 레지스터에 기록하는 단계, 및 제2 메모리 동작 조건을 설정하도록 사용되는 동작 파라미터에 대한 제2 파라미터 코드를 모드 레지스터와 연관된 제2 레지스터에 기록하는 단계를 포함할 수 있다.
본 발명의 일 실시형태에 따른 추가적 일례의 방법은 메모리의 제1 동작 조건에 대한 동작 파라미터에 대해 제1 파라미터 코드를 결정하는 단계, 메모리에 동작 파라미터에 대해 제1 파라미터 코드를 제1 레지스터에 기록하는 단계, 메모리의 제2 동작 조건에 대한 동작 파라미터에 대해 제2 파라미터 코드를 결정하는 단계, 및 메모리에 동작 파라미터에 대해 제2 파라미터 코드를 제2 레지스터에 기록하는 단계를 포함할 수 있다.
도 1a는 본 발명의 일 실시형태에 따른 메모리를 포함하는 장치의 블록 선도;
도 1b는 메모리 컨트롤러를 포함하는 그리고 본 발명의 일 실시형태에 따른 메모리를 더 포함하는 장치의 블록 선도;
도 2는 본 발명의 일 실시형태에 따른 메모리의 모드 레지스터의 블록 선도;
도 3a는 본 발명의 일 실시형태에 따라 제1 설정 포인트의 동작 파라미터에 대한 파라미터 코드를 저장하는 레지스터의 선도;
도 3b는 본 발명의 일 실시형태에 따라 제2 설정 포인트의 동작 파라미터에 대한 파라미터 코드를 저장하는 레지스터의 선도;
도 4는 본 발명의 일 실시형태에 따라 동작 파라미터에 대해 파라미터 코드를 모드 레지스터에 기록하기 위한 순서도;
도 5는 본 발명의 일 실시형태에 따라 여러 다른 동작 조건과 연관된 동작의 여러 다른 설정 포인트 간 선택하기 위한 순서도;
도 6은 본 발명의 일 실시형태에 따라 2개의 다른 메모리 동작 조건에 대한 동작 파라미터에 대한 파라미터 코드를 기록하기 위한 순서도; 및
도 7은 본 발명의 일 실시형태에 따라 동작 파라미터에 대한 파라미터 코드를 기록하기 위한 순서도.
본 발명의 실시형태의 충분한 이해를 제공하도록 소정 상세가 아래에서 제시된다. 그렇지만, 본 발명의 실시형태가 이들 특정 상세 없이 실시될 수 있음은 당업자에게 명확할 것이다. 더욱, 여기에서 설명되는 본 발명의 특정 실시형태는 예로서 제공되며 본 발명의 범위를 이들 특정 실시형태로 한정하도록 사용되어서는 아니된다. 다른 사례들에서, 주지의 회로, 제어 신호, 타이밍 프로토콜 및 소프트웨어 동작은 본 발명을 불필요하게 모호하게 하는 것을 회피하기 위해 상세히 제시되지는 않았다.
도 1a는 본 발명의 일 실시형태에 따른 메모리(100)를 포함하는 장치를 예시하고 있다. 여기에서 사용될 때, 장치는, 예컨대, 집적 회로, 메모리 디바이스, 메모리 시스템, 전자 디바이스 또는 시스템, 스마트 폰, 태블릿, 컴퓨터, 서버 등을 지칭할 수 있다. 메모리(100)는, 예컨대, 휘발성 메모리 셀(예컨대, DRAM 메모리 셀, SRAM 메모리 셀 등), 비-휘발성 메모리 셀(예컨대, 플래시 메모리 셀, PCM 셀 등), 또는 어떤 다른 유형의 메모리 셀일 수 있는 메모리 셀의 어레이(102)를 포함한다. 메모리(100)는 커맨드 버스(108)를 통해 메모리 커맨드를 수신하고 다양한 메모리 동작을 수행하도록 메모리(100) 내에서 대응하는 제어 신호를 발생시키는 제어 논리 회로(106)를 포함한다. 제어 논리 회로(106)는 메모리(100)의 타이밍 동작에 사용되는 클록 신호를 더 수신할 수 있다. 일부 실시형태에서, 동작의 내부 타이밍은 클록 신호 이외의 메모리에 제공된 신호, 예컨대, 스트로브 신호(도 1에는 도시되지 않음)에 기반하여 제공될 수 있다. 제어 논리 회로(106)는 메모리 어레이(102) 상에서 다양한 동작을 수행하기 위해 커맨드 버스(108)에 인가된 메모리 커맨드에 응답한다. 예컨대, 제어 논리 회로(106)는 메모리 어레이(102)로부터 데이터를 판독하고 그에 데이터를 기록하기 위한 내부 제어 신호를 제공하도록 사용된다.
모드 레지스터(112)는, 예컨대, 메모리(100)에 대한 동작 조건을 설정하기 위해 메모리(100)의 동작을 구성하도록 제어 논리 회로(106)에 의해 사용되는 정보를 저장한다. 모드 레지스터(112)는 메모리(100)의 동작 조건을 설정하도록 사용되는 다양한 동작 및 제어 파라미터에 대한 파라미터 코드를 저장할 레지스터를 포함한다. 동작 및 제어 파라미터의 예는 버스트 길이, 프리앰블 및 포스트앰블 길이, 판독 및 기록 레이턴시, 온-다이 종단 설정, 참조 전압 설정뿐만 아니라 다른 것들과도 관련된 파라미터를 포함한다. 파라미터 코드는 모드 레지스터 커맨드를 사용하여 모드 레지스터(112)에 기록될 수 있다. 일부 실시형태에서, 파라미터 코드는 주소 버스를 통하여 메모리(100)에 의해 수신될 수 있다. 파라미터 코드는 다른 방식으로도 수신될 수 있다. 제어 논리 회로(106)는 모드 레지스터(112)에 의해 저장된 동작 파라미터에 의해 설정된 바와 같이 동작하도록 메모리(100)의 회로에 내부 제어 신호를 제공한다.
아래에서 더 상세히 설명될 바와 같이, 모드 레지스터(112)는 하나 이상의 동작 파라미터에 대한 다수의 파라미터 코드를 저장할 레지스터를 포함한다. 즉, 일부 동작 파라미터는 그것들에 대해 저장되는 다수의 동작 코드를 갖는다. 모드 레지스터(112)는 다수의 파라미터 코드에 대해 레지스터들 간 선택하기 위한 제어 파라미터에 대한 파라미터 코드를 저장할 레지스터를 더 포함한다. 제어 파라미터 중 하나는 하나 이상의 동작 파라미터에 대한 다수의 동작 코드 중 어느 것이 메모리(100)에 대한 현재 동작 조건을 설정하도록 제어 논리 회로(106)에 의해 사용되는지 선택하도록 사용된다. 제어 파라미터 중 다른 하나는 레지스터 중 어느 것이 모드 레지스터 기록 동작 동안 제어 논리 회로(106)에 의해 하나 이상의 동작 파라미터에 대한 파라미터 코드가 기록되는지 선택하도록 사용된다. 하나 이상의 동작 파라미터에 대한 다수의 파라미터 코드, 및 파라미터 코드 중 어느 것을 사용하고 기록할지 선택하기 위한 제어 파라미터는 메모리(100)에 대한 동작 조건의 비교적 신속한 스위칭을 용이하게 한다. 일부 실시형태에서, 다수의 동작 파라미터에 대한 파라미터 코드들은 하나의 코드로부터 다른 하나로 동시에 (예컨대, 서로의 시간 기간 내에서) 스위칭될 수 있고, 그리하여 하나의 메모리 동작 조건으로부터 다른 메모리 동작 조건으로 신속히 변경된다.
행(row) 및 열(column) 주소 신호는 주소 버스(120)를 통해 메모리(100)에 의해 수신되고 주소 래치(110)에서 래칭된다. 주소 래치(110)는 그 후 별개의 열 주소 및 별개의 행 주소를 출력한다. 행 및 열 주소는 주소 래치(110)에 의해, 각각, 행 주소 디코더(122) 및 열 주소 디코더(128)에 제공된다. 파라미터 코드는 주소 래치(110)에 의해서도 수신되고, 모드 레지스터 기록 동작 동안 모드 레지스터(112)에 기록될 수 있다. 열 주소 디코더(128)는 각각의 열 주소에 대응하여 어레이(102)를 통해 뻗어있는 액세스 라인을 선택한다. 행 주소 디코더(122)는 수신된 행 주소에 대응하여 어레이(102)에서의 메모리 셀의 각각의 행을 활성화하는 액세스 라인 드라이버(124)에 접속된다. 수신된 열 주소에 대응하는 선택된 액세스 라인은 입력-출력 데이터 버스(140)를 통하여 데이터 출력 버퍼(134)에 판독 데이터를 제공하도록 판독/기록 회로(130)에 결합된다. 판독 데이터는 데이터 버스(146)를 통하여 데이터 출력 버퍼(134)에 의해 제공된다. 기록 데이터는 데이터 버스(146)에 결합된 데이터 입력 버퍼(144)를 통해, 그리고 메모리 어레이 판독/기록 회로(130)를 통해 메모리 어레이(102)에 인가된다.
온-다이 종단(ODT) 회로(148)는 커맨드 및 주소 버스(108, 120), 및 데이터 버스(146)에 대해 가능으로 될 때 종단 저항을 제공한다. 종단 저항은 버스를 통하여 메모리(100)에 의해 수신된 신호의 신호 무결성을 개선할 수 있다. ODT 회로(148)의 가능화, 및 버스에 제공된 종단 저항의 크기는 모드 레지스터(112)에 적합한 파라미터 코드를 기록함으로써 설정될 수 있다. 메모리(100)는 메모리(100)의 회로에 의한 사용을 위해 참조 전압(VREF)을 제공하는 VREF 회로(142)를 포함할 수 있다. 일부 실시형태에서, VREF 회로(142)는 포함되지 않을 수 있다. 예컨대, 참조 전압(VREF)은 수신된 신호의 논리값을 결정하기 위해 커맨드 버스(108)로부터 수신된 신호의 전압에 대비하여 비교하도록 제어 논리 회로(106)에 의해 사용될 수 있다. 참조 전압(VREF)은, 또는 참조 전압에 대한 범위는, 모드 레지스터(112)에 참조 전압 동작 파라미터에 대한 적합한 파라미터 코드를 기록함으로써 설정될 수 있다.
도 1b는 메모리(100) 및 메모리 컨트롤러(150)를 포함하는 장치를 예시하고 있다. 메모리 컨트롤러(150)는 커맨드 및 주소 버스(108, 120)를 통하여 메모리(100)에 메모리 커맨드 및 주소를 제공하도록 구성된다. 판독 커맨드에 대해서는 메모리(100)로부터 메모리 컨트롤러(150)로 데이터 버스(146)를 통하여 데이터가 제공되고, 그리고 기록 커맨드에 대해서는 메모리 컨트롤러(150)로부터 메모리(100)로 데이터 버스(146)를 통하여 데이터가 제공된다. 메모리 컨트롤러(150)는 메모리(100)의 모드 레지스터에 파라미터 코드를 기록하도록 모드 레지스터 기록 커맨드 및 파라미터 코드를 메모리(100)에 제공할 수 있다. 동작 및 제어 파라미터에 대한 파라미터 코드는, 앞서 설명된 바와 같이, 저장되고 메모리(100)에 대한 동작 조건을 설정하도록 사용된다. 일부 실시형태에서, 메모리 컨트롤러(150)는 메모리(예컨대, 메모리(100))에 메모리 커맨드, 주소 및 데이터를 제공하기보다는, 메모리 컨트롤러(150)는 메모리를 갖는 메모리 서브시스템에 포함되는 논리 회로(도시되지 않음)에 메모리 커맨드, 주소 및 데이터를 제공한다. 논리 회로는 메모리 커맨드, 주소 및 데이터를 수신하고 그에 따라 메모리를 동작시키기 위한 신호를 메모리에 제공할 수 있다.
도 2는 본 발명의 일 실시형태에 따른 모드 레지스터(112)의 일부를 예시하고 있다. 모드 레지스터(210, 220, 230)는 모드 레지스터(112)에 포함될 수 있다. 모드 레지스터(210, 220, 230)는, 순차로 각각의 모드 레지스터 주소에 의해 식별될 수 있는, 각각의 모드 레지스터와 연관되는 레지스터의 그룹을 표현한다. 도 2의 실시형태에서, 모드 레지스터(210)는 모드 레지스터 주소(MRA)에 의해 식별되고, 모드 레지스터(220)는 모드 레지스터 주소(MRB)에 의해 식별되고, 그리고 모드 레지스터(230)는 모드 레지스터 주소(MRC)에 의해 식별된다. 레지스터는, 예컨대, 메모리 디바이스에 대한 현재 동작 조건을 설정하도록 제어 논리 회로(106)에 의해 사용되는 다양한 동작 파라미터 및 제어 파라미터에 대한 파라미터 코드를 저장한다. 예컨대, 레지스터(210(0), 210(1), 210(A0), 210(A1))는, 각각, 동작 파라미터(PARAM0, PARAM1, PARAMA-SP0, PARAMA-SP1)에 대한 파라미터 코드를 저장할 수 있다. 레지스터(220(B0), 220 (B1), 220(C0), 220(C1), 220(0), 220(1))는, 각각, 동작 파라미터(PARAMB-SP0, PARAMB-SP1, PARAMC-SP0, PARAMC-SP1, PARAM2, PARAM3)에 대한 파라미터 코드를 저장할 수 있다. 동작 파라미터에 대한 파라미터 코드는 특정 레지스터로의 모드 레지스터 기록 동작에 응답하여 각각의 레지스터에 기록될 수 있다.
동작 파라미터 중 일부는 저장되는 하나보다 많은 파라미터 코드를 가질 수 있되, 각각의 파라미터 코드는 동작 파라미터에 대한 다른 설정을 표현한다. 예컨대, 일부 동작 파라미터에 대해서는 2개, 3개, 4개, 또는 그 이상의 파라미터 코드가 저장될 수 있다. 도 2의 실시형태에서는, 예컨대, 2개의 파라미터 코드가 레지스터(210(A0), 210(A1))에 의해 동작 파라미터(PARAMA)에 대해 저장된다. 마찬가지로, 레지스터(220(B0), 220(B1))에 의해 동작 파라미터(PARAMB)에 대해 저장되는 2개의 파라미터 코드, 및 레지스터(220(C0), 220(C1))에 의해 동작 파라미터(PARAMC)에 대해 저장되는 2개의 파라미터 코드가 있다. 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대해 레지스터(210(A0), 220(B0), 220(C0))에 의해 저장되는 파라미터 코드는 제1 설정 포인트(SP0)에 대한 것일 수 있고, 그리고 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대해 레지스터(210(A1), 220(B1), 220(C1))에 의해 저장되는 파라미터 코드는 제2 설정 포인트(SP1)에 대한 것일 수 있다. 설정 포인트는 각각의 동작 조건과 연관될 수 있다, 예컨대, 제1 설정 포인트(SP0)는 제1 동작 조건과 연관될 수 있고 그리고 제2 설정 포인트(SP1)는 제2 동작 조건과 연관될 수 있다. 아래에서 더 상세히 설명될 바와 같이, 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대한 2개의 다른 설정 포인트 중 하나는 메모리에 대한 현재 메모리 동작 조건을 설정하도록 선택될 수 있다. 어느 동작 파라미터를 사용할지의 선택은 모드 레지스터(230)의 레지스터에 의해 저장된 제어 파라미터의 사용을 통해서일 수 있다.
동작 파라미터에 대한 파라미터 코드는 하나 이상의 비트(2진 숫자)의 정보에 의해 표현될 수 있고, 그리고 여러 다른 동작 파라미터에 대해 레지스터는 하나 이상의 비트의 정보를 저장할 수 있다. 예컨대, 동작 파라미터(PARAM0)는 1-비트 파라미터 코드에 의해 표현될 수 있고 그리고 레지스터(210(0))는 1-비트의 정보를 저장할 수 있는 반면, 동작 파라미터(PARAM1)는 2-비트 파라미터 코드에 의해 표현될 수 있고 그리고 레지스터(210(1))는 2-비트의 정보를 저장할 수 있다. 동작 파라미터는 다른 실시형태에서 더 많거나 더 적은 비트에 의해서도 표현될 수 있다.
모드 레지스터(230)는 제어 파라미터(SP-SELECT, SP-WRITE)에 대한 파라미터 코드를 저장하기 위한 레지스터(230(0), 230(1))를 포함한다. 제어 파라미터(SP-SELECT)에 대한 파라미터 코드는 1-비트일 수 있다. 제어 파라미터(SP-WRITE)에 대한 파라미터 코드는 1-비트일 수 있다. 그렇지만, 다른 실시형태에서, 제어 파라미터(SP-SELECT, SP-WRITE)에 대한 파라미터 코드는 하나보다 많은 비트일 수 있다.
제어 파라미터(SP-SELECT)는 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대한 설정 포인트 중 어느 것이 메모리에 대한 현재 메모리 동작 조건을 설정하도록 사용되는지 선택하도록 사용될 수 있다. 예컨대, 레지스터(230(0))에 기록된 파라미터 코드 "0"는 현재 메모리 동작 조건을 설정하도록 동작 파라미터(PARAMA, PARAMB, PARAMC)의 제1 설정 포인트(SP0)를 선택할 수 있다. 즉, 도 3a에 예시된 바와 같이, 레지스터(210(A0), 220(B0), 220(C0))에 의해 저장된 파라미터 코드는 현재 메모리 동작 조건에 대한 동작 파라미터(PARAMA, PARAMB, PARAMC)를 설정하도록 사용될 수 있다. 대조적으로, 레지스터(230(0))에 기록된 파라미터 코드 "1"는 현재 메모리 동작 조건을 설정하도록 동작 파라미터(PARAMA, PARAMB, PARAMC)의 제2 설정 포인트(SP1)를 선택할 수 있다. 도 3b에 예시된 바와 같이, 레지스터(210(A1), 220(B1), 220(C1))에 의해 저장된 파라미터 코드는 현재 메모리 동작 조건에 대한 동작 파라미터(PARAMA, PARAMB, PARAMC)를 설정하도록 사용될 수 있다. 제어 파라미터(SP-SELECT)에 대해 레지스터(230(0))에 파라미터 코드를 기록하는 것은 제어 논리 회로(106)가 동작 파라미터(PARAMA, PARAMB, PARAMC) 전부에 대한 파라미터 코드를 동시에 스위칭하게 야기할 수 있고(예컨대, 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대한 파라미터 코드가 모두 서로의 시간 기간, 예컨대, 100 ns 내에서 스위칭됨), 그리하여 메모리 동작 조건을 하나로부터 다른 하나로 신속히 변경한다. 멀티플렉서는 다수의 파라미터 코드를 갖는 그들의 동작 파라미터에 대한 다수의 파라미터 코드를 저장하는 레지스터에 결합되고, 제어 파라미터(SP-SELECT)에 기반하여 제어 논리 회로(106)에 선택된 파라미터 코드를 제공할 수 있다. 예컨대, 제어 파라미터(SP-SELECT)의 논리값은 메모리 동작 조건을 설정하도록 제어 논리 회로(106)에 선택된 파라미터 코드를 제공하기 위해 멀티플렉서를 제어하도록 사용될 수 있다.
제어 파라미터(SP-WRITE)는 모드 레지스터 기록 동작이 수행될 때 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대한 설정 포인트 중 어느 것이 기록될지 선택하도록 사용될 수 있다. 예컨대, 레지스터(230(1))에 의해 저장된 파라미터 코드 "0"는 모드 레지스터(210)에 그리고 모드 레지스터(220)에, 각각, 파라미터 코드를 기록할 때 제1 설정 포인트(SP0)에 대한 동작 파라미터(PARAMA, PARAMB, PARAMC)가 기록되게 야기할 수 있다. 즉, 제어 파라미터(SP-WRITE)에 대해 "0"이 저장되어 있을 때, 모드 레지스터 주소(MRA)를 사용하는 모드 레지스터(210)로의 모드 레지스터 기록 동작은 동작 파라미터(PARAM0, PARAM1, PARAMA)에 대해 레지스터(210(0), 210(1), 210(A0))에 새로운 파라미터 코드가 기록되게 야기할 것이다. 모드 레지스터 주소(MRB)를 사용하는 모드 레지스터(220)로의 모드 레지스터 기록 동작은 동작 파라미터(PARAMB, PARAMC, PARAM2, PARAM3)에 대해 레지스터(220(B0), 220(C0), 220(0), 220(1))에 새로운 파라미터 코드가 기록되게 야기할 것이다. 대조적으로, 레지스터(230(1))에 의해 저장된 파라미터 코드 "1"는 모드 레지스터(210)에 그리고 모드 레지스터(220)에, 각각, 파라미터 코드를 기록할 때 제2 설정 포인트(SP1)에 대한 동작 파라미터(PARAMA, PARAMB, PARAMC)가 기록되게 야기할 수 있다. 즉, 제어 파라미터(SP-WRITE)에 대해 "1"이 저장되어 있을 때, 모드 레지스터(210)로의 모드 레지스터 기록 동작은 동작 파라미터(PARAM0, PARAM1, PARAMA)에 대해 레지스터(210(0), 210(1), 210(A1))에 새로운 파라미터 코드가 기록되게 야기할 것이다. 모드 레지스터(220)로의 모드 레지스터 기록 동작은 동작 파라미터(PARAMB, PARAMC, PARAM2, PARAM3)에 대해 레지스터(220(B1), 220(C1), 220(0), 220(1))에 새로운 파라미터 코드가 기록되게 야기할 것이다.
앞선 예에 의해 예시된 바와 같이, 예컨대, 모드 레지스터(210)에 대한 모드 레지스터 기록 동작은 동작 파라미터(PARAMA)에 대한 제어 파라미터(예컨대, PARAMA-SP0, PARAMA-SP1)를 기록하도록 사용되는 한편, 레지스터(예컨대, 210(A0), 210(A1)) 중 어느 것이 모드 레지스터 주소(MRA)로의 모드 레지스터 기록 동작에 응답하여 기록되는지는 제어 파라미터(SP-WRITE)의 논리값에 적어도 부분적으로 기반할 수 있다. 유사하게, 모드 레지스터(220)에 대한 모드 레지스터 기록 동작은 동작 파라미터(PARAMB, PARAMC)에 대한 제어 파라미터(예컨대, PARAMB-SP0, PARAMB-SP1, PARAMC-SP0, PARAMC-SP1)를 기록하도록 사용되는 한편, 레지스터(예컨대, 220(B0), 220(B1), 220(C0), 220(C1)) 중 어느 것이 모드 레지스터 주소(MRB)로의 모드 레지스터 기록 동작에 응답하여 기록되는지는 제어 파라미터(SP-WRITE)의 논리값에 적어도 부분적으로 기반할 수 있다.
도 2는 모드 레지스터(210, 220, 230)를 예시하고 있다, 그렇지만, 본 발명의 다른 실시형태에서는 더 많거나 더 적은 모드 레지스터가 포함될 수 있다. 부가적으로, 각각의 모드 레지스터(210, 220, 230)는 도 2에 예시된 것들과는 다른 동작 파라미터 및 제어 파라미터를 저장하기 위한 레지스터를 포함할 수 있다. 모드 레지스터(210, 220, 230)에 의해 저장되는 동작 파라미터의 수도 도시된 것들보다 더 많거나 더 적을 수 있다. 도 2는 동작 파라미터(예컨대, PARAMA, PARAMB, PARAMC) 중 일부에 대한 2개의 다른 파라미터 코드를 저장하기 위한 2개의 레지스터를 예시하고 있지만, 일부 실시형태에서는 동작 파라미터 중 일부에 대한 2개보다 많은 다른 파라미터 코드를 저장하기 위한 부가적 레지스터가 포함될 수 있다. 예컨대, 동작 파라미터 중 일부에 대한 3개, 4개, 또는 그 이상의 파라미터 코드를 저장하기 위한 레지스터가 포함될 수 있다. 그리하여, 본 발명의 실시형태는 일부 동작 파라미터에 대한 2개의 파라미터 코드를 저장하는 것으로 한정되지 않는다. 파라미터 코드를 저장하기 위한 부가적 레지스터를 포함하는 것은 메모리 동작 조건을 설정하도록 선택할 설정 포인트의 증가된 수를 제공한다. 제어 파라미터(SP-SELECT, SP-WRITE)를 저장하기 위한 레지스터는, 모드 레지스터 기록 동작 동안 파라미터 코드를 기록할 레지스터를 선택하기 위해서뿐만 아니라, 메모리 동작 조건을 설정하도록 저장된 설정 포인트로부터 충분히 선택하는데 필요한 파라미터 코드의 부가적 비트를 저장하기 위해서도 증가될 필요가 있을 수 있다. 예컨대, 1-비트 제어 파라미터(SP-SELECT, SP-WRITE)는 2개의 다른 설정 포인트 중 하나의 파라미터 코드를 선택하도록 사용될 수 있는 반면, SP-SELECT 및 SP-WRITE에 대한 2-비트 제어 파라미터는 4개까지의 다른 설정 포인트 중 하나의 파라미터 코드를 선택하도록 사용될 수 있다. 제어 파라미터에 대한 비트의 수를 증가시키는 것은 더 많은 수의 다른 설정 포인트로부터의 선택을 가능하게 한다.
모드 레지스터(210, 220, 230)의 동작 파라미터는 당업자가 알고 있는 동작 파라미터를 포함할 수 있다. 예컨대, 동작 파라미터는 다음을 포함할 수 있다:
1. BL(버스트 길이)
2. WR-PRE(기록 프리앰블)
3. RD-PRE(판독 프리앰블)
4. nWR(자동 프리차지 동안의 기록 복구)
5. PST(포스트앰블)
6. RL(판독 레이턴시)
7. WL(기록 레이턴시)
8. WLS(기록 레이턴시 세트)
9. PDDS(풀-다운 구동 강도 및 수신기 종단)
10. DBI-RD(DBI-판독 가능)
11. DBI-WR(DBI-기록 가능)
12. DQ-ODT(DQ ODT 값)
13. CA-ODT(CA ODT 값)
14. VREF-CA(VREF(CA) 값)
15. VR-CA(VREF(CA) 범위)
16. VREF-DQ(VREF(DQ) 값)
17. VR-DQ(VREF(DQ) 범위)
18. SoC-ODT
앞서 설명되지 않은 다른 동작 파라미터도 포함될 수 있다.
앞서 논의된 바와 같이, 모드 레지스터와 연관된 다양한 동작 파라미터는 레지스터에 의해 저장되는 다수의 파라미터 코드를 가질 수 있되, 특정 동작 파라미터에 대해 저장된 각각의 파라미터 코드는 다른 설정 포인트에 대한 것일 수 있다. 그러한 동작 파라미터는 동작 파라미터(PARAMA, PARAMB, PARAMC)로서 도 2에 도시되어 있다. 일부 실시형태는 도 2에 도시된 것들보다 저장되는 다수의 파라미터 코드를 갖는 더 많거나 더 적은 동작 파라미터를 포함할 수 있다. 저장된 파라미터 코드 중 어느 것이, 즉, 설정 포인트 중 어느 것이 현재 동작 조건을 설정하도록 사용되는지는, 앞서 설명된 SP-SEELCT와 같은, 제어 파라미터에 의해 선택될 수 있다.
일부 실시형태에서, 저장되는 다수의 파라미터 코드를 갖는 동작 파라미터는 앞서 명시적으로 열거된 동작 파라미터(1 내지 18)에 대응할 수 있다. 일부 실시형태에서, 저장되는 다수의 파라미터 코드를 갖는 동작 파라미터는 메모리와의 통신 및 그에 대한 제어를 유지하기 위해 하나의 파라미터 코드로부터 다른 하나로 동시에 스위칭되어야 하는 동작 파라미터를 포함할 수 있다. 예컨대, 저장되는 다수의 파라미터 코드를 갖는 동작 파라미터는 커맨드 및/또는 주소 정보와 관련된 동작 파라미터, 예컨대, 커맨드가 제공되는 커맨드 노드에 대한 온-다이 종단과 관련되는 CA-ODT, 및 커맨드 노드에 대한 참조 전압과 관련되는 VREF-CA를 포함할 수 있다. 명시적으로 열거된 다른 동작 파라미터(1-12 및 15-18)는 저장되는 다수의 파라미터 코드를 갖지 않는 동작 파라미터일 수 있다. 다른 실시형태에서, 동작 파라미터(1 내지 18) 중 하나 이상은 저장되는 다수의 파라미터 코드를 가질 수 있는 한편, 동작 파라미터 중 다른 것들은 저장되는 다수의 파라미터 코드를 갖지 않는다.
동작에서, 동작 파라미터에 대한 파라미터 코드는 모드 레지스터 기록 동작을 사용하여 레지스터에 기록될 수 있다. 제어 파라미터는 저장되는 하나보다 많은 동작 코드를 갖는 동작 파라미터의 어느 레지스터가 모드 레지스터 기록 동작에 응답하여 기록되는지 제어하도록 사용될 수 있다. 소망 레지스터에 대응하는 파라미터 코드가 제어 파라미터에 대해 기록될 수 있다. 파라미터 코드는 레지스터에 의해 저장되고 현재 메모리 동작 조건을 설정하도록 사용될 수 있다. 레지스터에 의해 저장되는 하나보다 많은 파라미터 코드를 갖는 동작 파라미터에 대해, 동작 파라미터에 대한 저장된 파라미터 코드 중 어느 것이 동작 파라미터에 대한 소망 파라미터 코드에 대응하는 제어 파라미터에 대한 파라미터 코드를 기록함으로써 선택될 수 있다.
앞서 설명된 바와 같이, 메모리는 더 낮은 주파수에서뿐만 아니라, (예컨대, 500 MHz보다 큰) 비교적 높은 클록 주파수와 같은 여러 다른 클록 주파수에서도 동작될 수 있다. 그렇지만, 메모리는 여러 다른 클록 주파수에서의 적절한 동작을 위해 여러 다른 동작 조건을 가져야 할 필요가 있을 수 있다. 그 결과, 동작 조건은 계속된 적절한 메모리 동작을 위해 변경될 필요가 있을 수 있다. 커맨드 버스로부터 메모리 커맨드를 수신하는 것과 관련된 동작 조건은 메모리와의 통신 및 그에 대한 제어를 유지하기 위해 클록 주파수가 변경되기 전에 변경될 필요가 있을 수 있다. 다수의 동작 조건에 대해 동작 파라미터에 대한 파라미터 코드를 저장하는 것, 및 다수의 동작 조건들 간 선택하기 위한 제어 파라미터를 갖는 것은 현재 메모리 동작 조건에서의 비교적 신속한 변경을 가능하게 한다. 예컨대, 제1 클록 주파수와 관련된 제1 동작 조건에 대한 그리고 (제1 클록 주파수와는 다른) 제2 클록 주파수와 관련된 제2 동작 조건에 대한 파라미터 코드는 모드 레지스터의 레지스터에 의해 저장될 수 있다. 제어 파라미터는, 특정 클록 주파수로 동작하기 위한 필요에 따라, 현재 메모리 동작 조건을 설정하도록 제1 및 제2 동작 조건의 파라미터 코드 간 선택하도록 사용될 수 있다.
도 4는 본 발명의 일 실시형태에 따라 동작 파라미터에 대해 모드 레지스터의 레지스터에 파라미터 코드를 기록하기 위한 방법을 예시하고 있다.
단계(410)에서, 모드 레지스터(230)로의 모드 레지스터 기록 동작은 저장되어야 하는 동작 파라미터에 대한 새로운 파라미터 코드가 기록되는 설정 포인트에 대응하는 제어 파라미터(SP-WRITE)에 대한 파라미터 코드를 레지스터(230(1))에 기록하도록 수행된다. 예컨대, 도 2에 도시된 모드 레지스터(210, 220, 230) 및 동작 파라미터(PARAMA, PARAMB, PARAMC)를 참조하면, 모드 레지스터(210, 220)로의 모드 레지스터 기록 동작으로 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대해 레지스터(210(A0), 220(B0), 220(C0))에 파라미터 코드를 기록하도록 "0"이 레지스터(230(1))에 기록된다. 모드 레지스터(210, 220)로의 모드 레지스터 기록 동작으로 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대해 레지스터(210(A1), 220(B1), 220(C1))에 파라미터 코드를 기록하도록 "1"이 레지스터(230(1))에 기록된다.
단계(420)에서, 모드 레지스터 기록 동작은 동작 파라미터에 대한 다수의 파라미터 코드를 저장하기 위한 레지스터를 포함하는 모드 레지스터에 대해 수행된다. 제어 파라미터(SP-WRITE)에 대한 파라미터 코드의 논리값에 기반하여, 제어 논리 회로(106)는 동작 파라미터에 대해 모드 레지스터의 적합한 레지스터로의 파라미터 코드의 기록을 제어한다. 제어 파라미터(SP-WRITE)에 대해 레지스터(230(1))에 의해 저장된 파라미터 코드는 다수의 저장된 파라미터 코드를 갖는 동작 파라미터에 대해 레지스터 중 어느 것이 모드 레지스터 기록 동작에 의해 기록되는지 결정한다. 예컨대, 파라미터 코드 "0"이 제어 파라미터(SP-WRITE)에 대해 레지스터(230(1))에 기록되었다고 가정하면, 모드 레지스터(210)로의 모드 레지스터 기록 동작은 동작 파라미터(PARAMA)에 대해 파라미터 코드가 레지스터(210(A0))에 기록되게 야기할 것이다. 모드 레지스터(220)로의 모드 레지스터 기록 동작은 동작 파라미터(PARAMB, PARAMC)에 대해 파라미터 코드가 레지스터(220(B0), 220(C0))에 기록되게 야기할 것이다. 파라미터 코드 "1"이 제어 파라미터(SP-WRITE)에 대해 레지스터(230(1))에 기록된 경우, 모드 레지스터(210, 220)로의 모드 레지스터 기록 동작은, 각각, 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대해 파라미터 코드가 레지스터(210(A1), 220(B1), 220(C1))에 기록되게 야기할 것이다.
동작 파라미터에 대한 파라미터 코드가 다수의 설정 포인트에 대해 레지스터에 의해 저장된 후에, 모드 레지스터(230)의 제어 파라미터(SP-SELECT)는 동작 파라미터의 어느 설정 포인트가 현재 메모리 동작 조건을 설정하도록 제어 논리 회로(106)에 의해 사용되는지 선택하도록 사용될 수 있다. 예컨대, 파라미터 코드 "0"는 설정 포인트(SP0)의 동작 파라미터를 선택하도록 레지스터(230(1))에 기록될 수 있고 그리고 파라미터 코드 "1"은 설정 포인트(SP1)의 동작 파라미터를 선택하도록 레지스터(230(1))에 기록될 수 있다.
도 5는, 본 발명의 일 실시형태에 따라, 여러 다른 동작 조건과 연관된 동작의 여러 다른 설정 포인트 간 선택하기 위한, 즉, 다양한 동작 파라미터에 대해 저장될 수 있는 다수의 파라미터 코드 간 선택하기 위한 프로세스를 예시하고 있다. 다음의 예에서는, 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대한 제1 설정 포인트(SP0)에 대한 파라미터 코드가 현재 동작 조건을 설정한다고 가정된다. 일부 실시형태에서는, 메모리의 파워-업 및 초기화 다음에, 설정 포인트(SP0, SP1)에 대해 저장된 파라미터 코드가 종단되지 않은, 저-주파수 환경에서 동작하는데 필요한 디폴트 설정이다. 디폴트 설정 포인트는, 제어 파라미터(SP-SELECT, SP-WRITE)에 의해 설정된 바와 같이, 제1 설정 포인트(SP0)이다. 예컨대, 현재 동작 조건은 메모리의 파워-업 및 초기화 다음에, 그리고 제어 파라미터(SP-SELECT)에 대한 파라미터 코드를 변경하고 그리고/또는 동작 파라미터에 대한 파라미터 코드를 기록하기 이전에, 제1 설정 포인트(SP0)에 대해 저장된 디폴트 파라미터 코드에 의해 설정될 수 있다.
단계(510)에서, 모드 레지스터(230)로의 모드 레지스터 기록 동작은, 현재 동작 조건을 설정하도록 제2 설정 포인트(SP1)의 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대한 파라미터 코드를 선택하는, 동작 파라미터(SP-SELECT)에 대한 파라미터 코드 "1"을 기록하도록 수행된다. 제어 파라미터(SP-SELECT)에 대한 파라미터 코드의 논리값에 기반하여, 제어 논리 회로(106)는 대응하는 파라미터 코드를 사용한다. 그리하여, 동작 파라미터(SP-SELECT)에 대한 "1" 논리값의 예에서, 레지스터(210(A0), 220(B0), 220(C0))에 의해 저장된 파라미터 코드보다는 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대해 레지스터(210(A1), 220(B1), 220(C1))에 의해 저장된 파라미터 코드가, 각각, 현재 동작 조건을 설정하도록 제어 논리 회로(106)에 의해 사용될 것이다.
제2 설정 포인트(SP1)에 대한 저장된 파라미터 코드의 선택 다음에, 제1 설정 포인트(SP0)에 대한 저장된 파라미터 코드는, 예컨대, 단계(510)를 사용함으로써, 그러나 파라미터 코드 "1" 대신에 파라미터 코드 "0"를 모드 레지스터(230)의 동작 파라미터(SP-SELECT)에 기록함으로써, 동작을 위해 현재 동작 파라미터를 설정하도록 추후 선택될 수 있다.
앞서 설명된 바와 같이, 메모리는, 예컨대, 전력을 아끼기 위한 더 낮은 주파수뿐만 아니라, 메모리가 활성일 때의 비교적 높은 클록 주파수와 같은 여러 다른 클록 주파수에서도 동작될 수 있다. 메모리는 여러 다른 클록 주파수에서의 적절한 동작을 위해 여러 다른 동작 조건에 대한 여러 다른 동작 파라미터를 가져야 할 필요가 있을 수 있다. 다양한 메모리 동작 조건에 대한 동작 파라미터를 결정하도록 훈련 프로세스가 사용될 수 있다. 여러 다른 메모리 동작 조건에 대한 동작 파라미터가 결정된 후에, 동작 파라미터를 표현하는 파라미터 코드는 모드 레지스터에 기록되어 저장된다.
도 6은 본 발명의 일 실시형태에 따라 2개의 다른 메모리 동작 조건에 대한 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대해 파라미터 코드를 레지스터에 기록하기 위한 순서도를 예시하고 있다. 제1 메모리 동작 조건에 대한(예컨대, 제1 클록 주파수에서의 동작에 대한) 동작 파라미터는 제1 설정 포인트(SP0)와 연관되고 그리고 제2 메모리 동작 조건에 대한(예컨대, 제2 클록 주파수에서의 동작에 대한) 동작 파라미터는 제2 설정 포인트(SP1)와 연관된다.
앞서 설명된 바와 같이, 제1 메모리 동작 조건과 연관된 제1 설정 포인트는 메모리의 파워-업 및 초기화 다음에 현재 동작 조건을 설정하도록 사용될 수 있는 디폴트 파라미터 코드를 제공할 수 있다. 메모리의 파워-업 및 초기화 다음에, 단계(610)에서는 제2 메모리 동작 조건에 대한 동작 파라미터(PARAMA, PARAMB, PARAMC)에 적합한 값을 결정하고, 그리고 소망 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대응하는 파라미터 코드를 결정하도록 훈련 프로세스가 사용될 수 있다. 훈련 프로세스는 소정 범위의 여러 다른 신호 타이밍에 걸쳐 커맨드, 주소, 및/또는 데이터에 기반하여 메모리의 성능을 평가할 수 있다. 커맨드, 주소, 및/또는 데이터 신호의 전압 범위는 또한 가변될 수 있고, 여러 다른 회로 구성(예컨대, 온-다이 종단 설정)으로 설정된 메모리를 제공받을 수 있다. 커맨드, 주소, 및/또는 데이터 신호는, 예컨대, 메모리 컨트롤러로부터 메모리로 제공될 수 있다. 당업자가 알고 있는 관용적 훈련 프로세스는 동작 파라미터에 대한 값을 결정하기 위한 훈련 프로세스에 사용될 수 있다. 일부 실시형태에서, 메모리가 훈련 모드에 들어갈 때 제어 논리 회로(106)는 메모리가 훈련 프로세스 동안 기지의 설정 포인트에 따라 동작하도록 현재 메모리 동작 조건을 기록되고 있지 않는 메모리 동작 조건으로 설정하도록 제어 파라미터(SP-SELECT)를 제어할 것이다(예컨대, 제2 메모리 동작 조건의 훈련에 대해 제1 메모리 동작 조건으로 설정된다).
단계(620)에서, 모드 레지스터(230)로의 모드 레지스터 기록 동작은 제어 파라미터(SP-WRITE)에 대한 파라미터 코드 "1"을 레지스터(230(0))에 기록하도록 수행된다. 결과로서, 모드 레지스터(210, 220)에 대한 단계(630)에서의 후속 모드 레지스터 기록 동작 동안, 제어 논리 회로(106)는 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대해 훈련으로부터 결정된 파라미터 코드를 레지스터(210(A1), 220(B1), 220(C1))에 기록할 것이다. 제2 메모리 동작 조건에 대한 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대한 파라미터 코드의 기록 다음에, 모드 레지스터(230)의 제어 파라미터(SP-SELECT)에 대한 파라미터 코드 "1"을 기록하는 것에 응답하여 제어 논리 회로(106)는 현재 메모리 동작 조건을 설정하도록 레지스터(210(A1), 220(B1), 220(C1))에 의해 저장된 파라미터 코드를 선택한다. 일부 실시형태에서, 제어 논리 회로(106)는 현재 메모리 동작 조건을 메모리가 훈련 모드를 빠져나갈 때 막 기록되었던 메모리 동작 조건으로 설정하도록 제어 파라미터(SP-SELECT)를 제어할 것이다(예컨대, 제2 메모리 동작 조건에 대한 훈련 후에 제2 메모리 동작 조건으로 설정된다).
단계(640)에서, 훈련 프로세스는 제1 메모리 동작 조건에 대한 동작 파라미터(PARAMA, PARAMB, PARAMC)를 결정하고, 그리고 소망 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대응하는 파라미터 코드를 결정하도록 사용될 수 있다. 단계(650)에서, 모드 레지스터(230)로의 모드 레지스터 기록 동작은 제어 파라미터(SP-WRITE)에 대한 파라미터 코드 "0"을 레지스터(230(0))에 기록하도록 수행된다. 결과로서, 모드 레지스터(210, 220)에 대한 단계(660)에서의 후속 모드 레지스터 기록 동작 동안, 제어 논리 회로(106)는 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대해 훈련으로부터 결정된 파라미터 코드를 레지스터(210(A0), 220(B0), 220(C0))에 기록할 것이다. 제1 메모리 동작 조건에 대한 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대한 파라미터 코드의 기록 다음에, 모드 레지스터(230)의 제어 파라미터(SP-SELECT)에 대한 파라미터 코드 "0"을 기록하는 것에 응답하여 제어 논리 회로(106)는 현재 메모리 동작 조건을 설정하도록 레지스터(210(A0), 220(B0), 220(C0))에 의해 저장된 파라미터 코드를 선택한다.
앞서 논의된 바와 같이, 동작의 다수의 설정 포인트를 저장하도록 동작 파라미터에 대해 다수의 레지스터가 포함될 수 있다. 모드 레지스터의 제어 파라미터는 설정 포인트 중 어느 것이 현재 메모리 동작 조건을 설정하도록 사용되는지 선택하도록 제어 논리 회로(106)에 의해 사용될 수 있다. 일부 실시형태에서는, 각각의 설정 포인트에 대해 동작 파라미터에 대한 파라미터 코드를 저장하도록 충분한 수의 레지스터가 메모리에 포함된다. 예컨대, 동작 파라미터에 대한 4개의 다른 파라미터 코드를 저장하도록 충분한 레지스터가 메모리에 포함될 수 있고, 그리하여 동작 파라미터에 대한 4개의 다른 설정 포인트 중 하나의 선택을 가능하게 한다. 그렇지만, 충분한 수의 레지스터를 포함하는 것은 회로 복잡도를 증가시키고 더 많은 영역을 소비할 수 있다.
다수의 설정 포인트의 선택은 또한, 동작 파라미터의 모든 소망의 설정 포인트마다 파라미터 코드를 저장하기에 충분한 레지스터를 제공하기보다는, 동작 파라미터에 대해 레지스터에 의해 저장된 파라미터 코드를 "스와핑"함으로써 제공될 수 있다. 예컨대, 2개의 다른 설정 포인트에 대해 동작 파라미터에 대한 파라미터 코드를 저장하기에 충분한 레지스터를 포함하는 일 실시형태에서, 3개의 다른 설정 포인트에 대한 파라미터 코드들 간 선택은 제1 또는 제2 설정 포인트 중 어느 하나에 대한 파라미터 코드를 이미 저장하고 있는 레지스터에 제3 설정 포인트에 대한 파라미터 코드를 기록하고 그 후 제어 파라미터를 사용하여 제3 설정 포인트에 대한 파라미터 코드를 선택함으로써 성취될 수 있다.
도 7은 본 발명의 일 실시형태에 따라 동작 파라미터의 제3 설정 포인트(SP2)에 대한 파라미터 코드를 저장하도록 모드 레지스터(210, 220, 230)의 레지스터를 사용하기 위한 프로세스를 예시하고 있다. 도 7에 예시된 프로세스의 시작 이전에, 제3 설정 포인트(SP2)에 대한 파라미터 코드는, 예컨대, 제3 메모리 동작 조건에 대한 훈련 프로세스를 통해 이미 결정되었을 수 있다. 제3 설정 포인트(SP2)에 대한 파라미터 코드는 메모리에 저장될 수 있고, 그리고 파라미터 코드는 파라미터 코드를 모드 레지스터(210, 220, 230)의 레지스터에 기록할 때 검색될 수 있다. 또한, 레지스터(210(A0), 220(B0), 220(C0))는 제1 설정 포인트(SP0)의 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대한 파라미터 코드를 저장하고, 그리고 레지스터(210(A1), 220(B1), 220(C1))는 제2 설정 포인트(SP1)의 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대한 파라미터 코드를 저장한다. 현재 메모리 동작 조건은 제2 설정 포인트(SP1)의 동작 파라미터를 사용하여 설정된다(예컨대, 파라미터 코드 "1"이 제어 파라미터(SP-SELECT)에 대해 레지스터(230(0))에 저장된다).
단계(710)에서, 모드 레지스터(230)로의 모드 레지스터 기록 동작은, 모드 레지스터(210, 220)로 가야 하는 제어 논리 회로(106)에 의한 모드 레지스터 기록 동작이 파라미터 코드를 레지스터(210(A0), 220(B0), and 220(C0))에 기록하도록, 제어 파라미터(SP-WRITE)에 대해 파라미터 코드 "0"을 레지스터(230(1))에 저장하도록 수행된다. 제어 파라미터(SP-WRITE)에 대해 저장된 파라미터 코드가 이미 "0"이면, 단계(710)는 수행되지 않을 수 있다. 단계(720)에서, 모드 레지스터(210, 220)에 대한 모드 레지스터 기록 동작은 제3 설정 포인트(SP2)에 대한 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대한 파라미터 코드를 레지스터(210(A0), 220(B0), 220(C0))에 기록하여, 제1 설정 포인트(SP0)에 대해 이들 레지스터에 의해 저장된 어느 이전의 파라미터 코드라도 겹쳐쓰도록 수행된다. 단계(730)에서, 모드 레지스터 기록 동작은 제어 파라미터(SP-SELECT)에 대해 파라미터 코드 "0"을 레지스터(230(0))에 기록하도록 모드 레지스터(230)에 대해 수행된다. 결과로서, 제어 논리 회로(106)는 메모리에 대한 현재 메모리 동작 조건을 설정하도록 레지스터(210(A0), 220(B0), 220(C0))에 저장된 동작 파라미터(PARAMA, PARAMB, PARAMC)에 대한 파라미터 코드(즉, 제3 설정 포인트(SP2)에 대한 파라미터 코드)를 사용한다.
도 7의 순서도를 참조하여 앞서 설명된 바와 같이, 모드 레지스터(210, 220)의 레지스터가 2개의 설정 포인트에 대한 파라미터 코드를 저장하고 있더라도(예컨대, 제1 설정 포인트에 대해 레지스터(210(A0), 220(B0), 220(C0)) 그리고 제2 설정 포인트에 대해 레지스터(210(A1), 220(B1), 220(C1))) 제3 설정 포인트(SP2)가 현재 메모리 동작 조건을 설정하도록 선택될 수 있다. 한편, 제1 설정 포인트(SP0)에 대한 파라미터 코드가 제3 설정 포인트(SP2)에 대한 파라미터 코드로 겹쳐쓰이고 부가적 모드 레지스터 기록 동작이 필요하기는 하지만, 앞서 설명된 바와 같이, 제3 설정 포인트(SP3)의 파라미터 코드에 대해 저장하기 위해 메모리에 특별히 포함되는 부가적 레지스터는 필요하지 않아서, 회로 복잡도를 감축하고 회로 레이아웃 영역을 감축할 수 있다.
다른 실시형태에서, 2개보다 많은 설정 포인트에 대한 파라미터 코드가 저장될 수 있지만, 그럼에도 불구하고, 레지스터는 레지스터에 저장된 파라미터 코드를 다른 설정 포인트에 대한 것들과 스와핑함으로써 모드 레지스터에 의해 한꺼번에 저장될 수 있는 것보다 더 많은 설정 포인트에 대한 동작 파라미터들 간 선택하도록 사용될 수 있다. 새로운 설정 포인트에 대한 새롭게 기록된 파라미터 코드는, 그 후, 현재 메모리 동작 조건을 설정하도록 제어 파라미터(예컨대, SP-SELECT)를 사용하여 선택될 수 있다.
상기한 것으로부터, 본 발명의 특정 실시형태가 여기에서 예시의 목적으로 설명되었지만, 다양한 수정이 본 발명의 취지 및 범위로부터 벗어남이 없이 이루어질 수 있음을 인식할 것이다. 따라서, 본 발명은 첨부 청구범위에 의해서와 같은 것을 제외하고는 한정되지 않는다.

Claims (24)

  1. 메모리 디바이스를 동작하는 방법으로서,
    상기 메모리 디바이스 외부에서 발행된 제1 메모리 커맨드를 수신하는 단계 - 상기 메모리 디바이스는 제1 및 제2 모드 레지스터를 포함하고, 상기 제1 모드 레지스터는 제1 모드 레지스터 주소에 의해 식별되고 제1 및 제2 레지스터를 포함하고, 상기 제2 모드 레지스터는 제2 모드 레지스터 주소에 의해 식별되고 제3 레지스터를 포함함 -; 및
    상기 제1 메모리 커맨드가 상기 제1 모드 레지스터에 대한 모드 레지스터 기록 커맨드인 것에 응답하여, 상기 제1 모드 레지스터 주소에 모드 레지스터 기록 동작을 수행하는 단계를 포함하고, 상기 제1 모드 레지스터 주소에 모드 레지스터 기록 동작을 수행하는 단계는, 상기 제1 모드 레지스터에 대한 모드 레지스터 기록 커맨드와 연관된 제1 데이터를, 상기 제3 레지스터가 제1 기록 선택 값일 때 상기 제1 레지스터에, 상기 제3 레지스터가 제2 기록 선택 값일 때 상기 제2 레지스터에 기록하는 단계를 포함하는, 메모리 디바이스 동작 방법.
  2. 제1항에 있어서,
    상기 메모리 디바이스 외부에서 발행된 제2 메모리 커맨드를 수신하는 단계; 및
    상기 제2 메모리 커맨드가 상기 제2 모드 레지스터에 대한 모드 레지스터 기록 커맨드인 것에 응답하여, 상기 제2 모드 레지스터 주소에 모드 레지스터 기록 동작을 수행하는 단계를 더 포함하고, 상기 제2 모드 레지스터 주소에 모드 레지스터 기록 동작을 수행하는 단계는, 상기 제3 레지스터를 상기 제1 및 제2 기록 선택 값 중 하나로 설정하도록 상기 제2 모드 레지스터에 대한 모드 레지스터 기록 커맨드와 연관된 제2 데이터를 상기 제3 레지스터에 기록하는 단계를 포함하는, 메모리 디바이스 동작 방법.
  3. 제2항에 있어서,
    상기 제1 및 제2 메모리 커맨드는 상기 메모리 디바이스 외부에 제공된 메모리 컨트롤러에 의해 발행되고, 상기 메모리 디바이스는 상기 메모리 컨트롤러와 상기 메모리 디바이스 사이의 버스를 통해 상기 제1 및 제2 메모리 커맨드를 수신하는, 메모리 디바이스 동작 방법.
  4. 제2항에 있어서,
    상기 제2 모드 레지스터는 제4 레지스터를 더 포함하고,
    상기 메모리 디바이스 동작 방법은,
    상기 제4 레지스터가 제1 조건 선택 값일 때 상기 제1 레지스터에 적어도 부분적으로 기초하여 제1 메모리 동작 조건을, 상기 제4 레지스터가 제2 조건 선택 값일 때 상기 제2 레지스터에 적어도 부분적으로 기초하여 제2 메모리 동작 조건을 설정하는 단계를 더 포함하는, 메모리 디바이스 동작 방법.
  5. 제4항에 있어서,
    상기 제2 모드 레지스터 주소에 모드 레지스터 기록 동작을 수행하는 단계는, 상기 제4 레지스터를 상기 제1 및 제2 조건 선택 값 중 하나로 설정하도록 상기 제2 모드 레지스터에 대한 모드 레지스터 기록 커맨드와 연관된 제3 데이터를 상기 제4 레지스터에 기록하는 단계를 더 포함하는, 메모리 디바이스 동작 방법.
  6. 제1항에 있어서,
    제1 및 제2 메모리 동작 조건 중 하나를 설정하는 단계를 더 포함하고, 상기 제1 메모리 동작 조건은 상기 제1 레지스터에 적어도 부분적으로 기초하고, 상기 제2 메모리 동작 조건은 상기 제2 레지스터에 적어도 부분적으로 기초하는, 메모리 디바이스 동작 방법.
  7. 제6항에 있어서,
    상기 제1 메모리 동작 조건 하에서 제1 주파수로, 상기 제2 메모리 동작 조건 하에서 제2 주파수로 클록 신호를 수신하는 단계를 더 포함하는, 메모리 디바이스 동작 방법.
  8. 제7항에 있어서,
    상기 제1 레지스터는 상기 제1 메모리 동작 조건 하에서 버스트 길이 파라미터, 프리앰블 파라미터, 프리차지 파라미터, 포스트앰블 파라미터, 레이턴시 파라미터, 구동 강도 파라미터, 데이터 버스 반전(DBI) 파라미터, 온-다이 종단(ODT) 파라미터, 및 참조 전압 파라미터 중 하나 이상을 저장하고, 상기 제2 레지스터는 상기 제2 메모리 동작 조건 하에서 버스트 길이 파라미터, 프리앰블 파라미터, 프리차지 파라미터, 포스트앰블 파라미터, 레이턴시 파라미터, 구동 강도 파라미터, 데이터 버스 반전 파라미터, 온-다이 종단 파라미터, 및 참조 전압 파라미터 중 하나 이상을 저장하는, 메모리 디바이스 동작 방법.
  9. 메모리 디바이스를 동작하는 방법으로서,
    상기 메모리 디바이스 외부에서 발행된 제1 메모리 커맨드를 수신하는 단계 - 상기 메모리 디바이스는 제1 및 제2 모드 레지스터를 포함하고, 상기 제1 모드 레지스터는 제1 모드 레지스터 주소에 의해 식별되고 제1 및 제2 레지스터를 포함하고, 상기 제2 모드 레지스터는 제2 모드 레지스터 주소에 의해 식별되고 제3 레지스터를 포함함 -;
    상기 제1 메모리 커맨드가 상기 제2 모드 레지스터에 대한 모드 레지스터 기록 커맨드인 것에 응답하여, 상기 제2 모드 레지스터 주소에 모드 레지스터 기록 동작을 수행하는 단계를 포함하고, 상기 제2 모드 레지스터 주소에 모드 레지스터 기록 동작을 수행하는 단계는, 상기 제3 레지스터를 제1 및 제2 조건 선택 값 중 하나로 설정하도록 상기 제2 모드 레지스터에 대한 모드 레지스터 기록 커맨드와 연관된 제1 데이터를 상기 제3 레지스터에 기록하는 단계; 및
    상기 제3 레지스터가 상기 제1 조건 선택 값일 때 상기 제1 레지스터에 적어도 부분적으로 기초하여 제1 메모리 동작 조건을, 상기 제3 레지스터가 상기 제2 조건 선택 값일 때 상기 제2 레지스터에 적어도 부분적으로 기초하여 제2 메모리 동작 조건을 설정하는 단계를 포함하는, 메모리 디바이스 동작 방법.
  10. 제9항에 있어서,
    상기 제2 모드 레지스터는 제4 레지스터를 더 포함하고,
    상기 메모리 디바이스 동작 방법은,
    상기 메모리 디바이스 외부에서 발행된 제2 메모리 커맨드를 수신하는 단계; 및
    상기 제2 메모리 커맨드가 상기 제1 모드 레지스터에 대한 모드 레지스터 기록 커맨드인 것에 응답하여, 상기 제1 모드 레지스터 주소에 모드 레지스터 기록 동작을 수행하는 단계를 더 포함하고, 상기 제1 모드 레지스터 주소에 모드 레지스터 기록 동작을 수행하는 단계는, 상기 제1 모드 레지스터에 대한 모드 레지스터 기록 커맨드와 연관된 제2 데이터를, 상기 제4 레지스터가 제1 기록 선택 값일 때 상기 제1 레지스터에, 상기 제4 레지스터가 제2 기록 선택 값일 때 상기 제2 레지스터에 기록하는 단계를 포함하는, 메모리 디바이스 동작 방법.
  11. 제10항에 있어서,
    상기 제1 및 제2 메모리 커맨드는 상기 메모리 디바이스 외부에 제공된 메모리 컨트롤러에 의해 발행되고, 상기 메모리 디바이스는 상기 메모리 컨트롤러와 상기 메모리 디바이스 사이의 버스를 통해 상기 제1 및 제2 메모리 커맨드를 수신하는, 메모리 디바이스 동작 방법.
  12. 제10항에 있어서,
    상기 제2 모드 레지스터 주소에 모드 레지스터 기록 동작을 수행하는 단계는, 상기 제4 레지스터를 상기 제1 및 제2 기록 선택 값 중 하나로 설정하도록 상기 제2 모드 레지스터에 대한 모드 레지스터 기록 커맨드와 연관된 제3 데이터를 상기 제4 레지스터에 기록하는 단계를 더 포함하는, 메모리 디바이스 동작 방법.
  13. 제9항에 있어서,
    상기 제1 메모리 동작 조건 하에서 제1 주파수로, 상기 제2 메모리 동작 조건 하에서 제2 주파수로 클록 신호를 수신하는 단계를 더 포함하는, 메모리 디바이스 동작 방법.
  14. 제13항에 있어서,
    상기 제1 레지스터는 상기 제1 메모리 동작 조건 하에서 버스트 길이 파라미터, 프리앰블 파라미터, 프리차지 파라미터, 포스트앰블 파라미터, 레이턴시 파라미터, 구동 강도 파라미터, 데이터 버스 반전(DBI) 파라미터, 온-다이 종단(ODT) 파라미터, 및 참조 전압 파라미터 중 하나 이상을 저장하고, 상기 제2 레지스터는 상기 제2 메모리 동작 조건 하에서 버스트 길이 파라미터, 프리앰블 파라미터, 프리차지 파라미터, 포스트앰블 파라미터, 레이턴시 파라미터, 구동 강도 파라미터, 데이터 버스 반전 파라미터, 온-다이 종단 파라미터, 및 참조 전압 파라미터 중 하나 이상을 저장하는, 메모리 디바이스 동작 방법.
  15. 메모리 디바이스를 동작하는 방법으로서,
    상기 메모리 디바이스 외부에서 발행된 제1 메모리 커맨드를 수신하는 단계 - 상기 메모리 디바이스는 제1 및 제2 모드 레지스터를 포함하고, 상기 제1 모드 레지스터는 제1 모드 레지스터 주소에 의해 식별되고 하나 이상의 제1 레지스터 및 하나 이상의 제2 레지스터를 포함하고, 상기 제2 모드 레지스터는 제2 모드 레지스터 주소에 의해 식별되고 제3 레지스터 및 제4 레지스터를 포함함 -;
    상기 제1 메모리 커맨드가 상기 제1 모드 레지스터에 대한 모드 레지스터 기록 커맨드인 것에 응답하여, 상기 제1 모드 레지스터 주소에 모드 레지스터 기록 동작을 수행하는 단계 - 상기 제1 모드 레지스터 주소에 모드 레지스터 기록 동작을 수행하는 단계는, 상기 제1 모드 레지스터에 대한 모드 레지스터 기록 커맨드와 연관된 하나 이상의 제1 데이터를, 상기 제3 레지스터가 제1 기록 선택 값일 때 상기 하나 이상의 제1 레지스터에, 상기 제3 레지스터가 제2 기록 선택 값일 때 상기 하나 이상의 제2 레지스터에 기록하는 단계를 포함함 -; 및
    상기 제4 레지스터가 제1 조건 선택 값일 때 상기 하나 이상의 제1 레지스터에 적어도 부분적으로 기초하여 제1 메모리 동작 조건을, 상기 제4 레지스터가 제2 조건 선택 값일 때 상기 하나 이상의 제2 레지스터에 적어도 부분적으로 기초하여 제2 메모리 동작 조건을 설정하는 단계를 포함하는, 메모리 디바이스 동작 방법.
  16. 제15항에 있어서,
    상기 메모리 디바이스 외부에서 발행된 제2 메모리 커맨드를 수신하는 단계; 및
    상기 제2 메모리 커맨드가 상기 제2 모드 레지스터에 대한 모드 레지스터 기록 커맨드인 것에 응답하여, 상기 제2 모드 레지스터 주소에 모드 레지스터 기록 동작을 수행하는 단계를 더 포함하고, 상기 제2 모드 레지스터 주소에 모드 레지스터 기록 동작을 수행하는 단계는, 상기 제3 레지스터가 상기 제1 및 제2 기록 선택 값 중 하나로 설정되고 상기 제4 레지스터가 상기 제1 및 제2 조건 선택 값 중 하나로 설정되도록 상기 제2 모드 레지스터에 대한 모드 레지스터 기록 커맨드와 연관된 제2 및 제3 데이터를 각각 상기 제3 및 제4 레지스터에 기록하는 단계를 포함하는, 메모리 디바이스 동작 방법.
  17. 제16항에 있어서,
    상기 제1 및 제2 메모리 커맨드는 상기 메모리 디바이스 외부에 제공된 메모리 컨트롤러에 의해 발행되고, 상기 메모리 디바이스는 상기 메모리 컨트롤러와 상기 메모리 디바이스 사이의 버스를 통해 상기 제1 및 제2 메모리 커맨드를 수신하는, 메모리 디바이스 동작 방법.
  18. 제16항에 있어서,
    상기 제1 메모리 동작 조건 하에서 제1 주파수로, 상기 제2 메모리 동작 조건 하에서 제2 주파수로 클록 신호를 수신하는 단계를 더 포함하는, 메모리 디바이스 동작 방법.
  19. 제18항에 있어서,
    상기 하나 이상의 제1 레지스터는 상기 제1 메모리 동작 조건 하에서 버스트 길이 파라미터, 프리앰블 파라미터, 프리차지 파라미터, 포스트앰블 파라미터, 레이턴시 파라미터, 구동 강도 파라미터, 데이터 버스 반전(DBI) 파라미터, 온-다이 종단(ODT) 파라미터, 및 참조 전압 파라미터 중 하나 이상을 저장하고, 상기 하나 이상의 제2 레지스터는 상기 제2 메모리 동작 조건 하에서 버스트 길이 파라미터, 프리앰블 파라미터, 프리차지 파라미터, 포스트앰블 파라미터, 레이턴시 파라미터, 구동 강도 파라미터, 데이터 버스 반전 파라미터, 온-다이 종단 파라미터, 및 참조 전압 파라미터 중 하나 이상을 저장하는, 메모리 디바이스 동작 방법.
  20. 메모리 디바이스를 동작하는 방법으로서,
    상기 메모리 디바이스 외부에서 발행된 제1 및 제2 메모리 커맨드를 수신하는 단계 - 상기 메모리 디바이스는 제1, 제2 및 제3 모드 레지스터를 포함하고, 상기 제1 모드 레지스터는 제1 모드 레지스터 주소에 의해 식별되고 적어도 하나의 제1 레지스터 및 적어도 하나의 제2 레지스터를 포함하고, 상기 제2 모드 레지스터는 제2 모드 레지스터 주소에 의해 식별되고 적어도 하나의 제3 레지스터 및 적어도 하나의 제4 레지스터를 포함하고, 상기 제3 모드 레지스터는 제3 모드 레지스터 주소에 의해 식별되고 제5 레지스터 및 제6 레지스터를 포함함 -;
    상기 제1 메모리 커맨드가 상기 제1 모드 레지스터에 대한 모드 레지스터 기록 커맨드인 것에 응답하여, 상기 제1 모드 레지스터 주소에 모드 레지스터 기록 동작을 수행하는 단계 - 상기 제1 모드 레지스터 주소에 모드 레지스터 기록 동작을 수행하는 단계는, 상기 제1 모드 레지스터에 대한 모드 레지스터 기록 커맨드와 연관된 적어도 하나의 제1 데이터를, 상기 제5 레지스터가 제1 기록 선택 값일 때 상기 적어도 하나의 제1 레지스터에, 상기 제5 레지스터가 제2 기록 선택 값일 때 상기 적어도 하나의 제2 레지스터에 기록하는 단계를 포함함 -;
    상기 제2 메모리 커맨드가 상기 제2 모드 레지스터에 대한 모드 레지스터 기록 커맨드인 것에 응답하여, 상기 제2 모드 레지스터 주소에 모드 레지스터 기록 동작을 수행하는 단계 - 상기 제2 모드 레지스터 주소에 모드 레지스터 기록 동작을 수행하는 단계는, 상기 제2 모드 레지스터에 대한 모드 레지스터 기록 커맨드와 연관된 적어도 하나의 제2 데이터를, 상기 제5 레지스터가 상기 제1 기록 선택 값일 때 상기 적어도 하나의 제3 레지스터에, 상기 제5 레지스터가 상기 제2 기록 선택 값일 때 상기 적어도 하나의 제4 레지스터에 기록하는 단계를 포함함 -; 및
    상기 제6 레지스터가 제1 조건 선택 값일 때 상기 적어도 하나의 제1 레지스터 및 상기 적어도 하나의 제3 레지스터에 적어도 부분적으로 기초하여 제1 메모리 동작 조건을, 상기 제6 레지스터가 제2 조건 선택 값일 때 상기 적어도 하나의 제2 레지스터 및 상기 적어도 하나의 제4 레지스터에 적어도 부분적으로 기초하여 제2 메모리 동작 조건을 설정하는 단계를 포함하는, 메모리 디바이스 동작 방법.
  21. 제20항에 있어서,
    상기 메모리 디바이스 외부에서 발행된 제3 메모리 커맨드를 수신하는 단계; 및
    상기 제3 메모리 커맨드가 상기 제3 모드 레지스터에 대한 모드 레지스터 기록 커맨드인 것에 응답하여, 상기 제3 모드 레지스터 주소에 모드 레지스터 기록 동작을 수행하는 단계를 더 포함하고, 상기 제3 모드 레지스터 주소에 모드 레지스터 기록 동작을 수행하는 단계는, 상기 제5 레지스터가 상기 제1 및 제2 기록 선택 값 중 하나로 설정되고 상기 제6 레지스터가 상기 제1 및 제2 조건 선택 값 중 하나로 설정되도록 상기 제3 모드 레지스터에 대한 모드 레지스터 기록 커맨드와 연관된 제3 및 제4 데이터를 각각 상기 제5 및 제6 레지스터에 기록하는 단계를 포함하는, 메모리 디바이스 동작 방법.
  22. 제21항에 있어서,
    상기 제1, 제2 및 제3 메모리 커맨드는 상기 메모리 디바이스 외부에 제공된 메모리 컨트롤러에 의해 발행되고, 상기 메모리 디바이스는 상기 메모리 컨트롤러와 상기 메모리 디바이스 사이의 버스를 통해 상기 제1, 제2 및 제3 메모리 커맨드를 수신하는, 메모리 디바이스 동작 방법.
  23. 제21항에 있어서,
    상기 제1 메모리 동작 조건 하에서 제1 주파수로, 상기 제2 메모리 동작 조건 하에서 제2 주파수로 클록 신호를 수신하는 단계를 더 포함하는, 메모리 디바이스 동작 방법.
  24. 제23항에 있어서,
    상기 적어도 하나의 제1 레지스터는 상기 제1 메모리 동작 조건 하에서 버스트 길이 파라미터, 프리앰블 파라미터, 프리차지 파라미터, 포스트앰블 파라미터, 레이턴시 파라미터, 구동 강도 파라미터, 데이터 버스 반전(DBI) 파라미터, 온-다이 종단(ODT) 파라미터, 및 참조 전압 파라미터 중 하나 이상을 저장하고, 상기 적어도 하나의 제2 레지스터는 상기 제2 메모리 동작 조건 하에서 버스트 길이 파라미터, 프리앰블 파라미터, 프리차지 파라미터, 포스트앰블 파라미터, 레이턴시 파라미터, 구동 강도 파라미터, 데이터 버스 반전 파라미터, 온-다이 종단 파라미터, 및 참조 전압 파라미터 중 하나 이상을 저장하는, 메모리 디바이스 동작 방법.
KR1020207004993A 2014-04-07 2015-03-31 메모리 동작 파라미터에 대한 다수의 파라미터 코드를 저장 및 기록하기 위한 방법 및 장치 KR102145401B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020207023163A KR102292443B1 (ko) 2014-04-07 2015-03-31 메모리 동작 파라미터에 대한 다수의 파라미터 코드를 저장 및 기록하기 위한 방법 및 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/247,129 US9934831B2 (en) 2014-04-07 2014-04-07 Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
US14/247,129 2014-04-07
PCT/US2015/023516 WO2015157028A1 (en) 2014-04-07 2015-03-31 Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020187027305A Division KR102081799B1 (ko) 2014-04-07 2015-03-31 메모리 동작 파라미터에 대한 다수의 파라미터 코드를 저장 및 기록하기 위한 방법 및 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020207023163A Division KR102292443B1 (ko) 2014-04-07 2015-03-31 메모리 동작 파라미터에 대한 다수의 파라미터 코드를 저장 및 기록하기 위한 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20200021105A KR20200021105A (ko) 2020-02-27
KR102145401B1 true KR102145401B1 (ko) 2020-08-19

Family

ID=54209869

Family Applications (6)

Application Number Title Priority Date Filing Date
KR1020207004993A KR102145401B1 (ko) 2014-04-07 2015-03-31 메모리 동작 파라미터에 대한 다수의 파라미터 코드를 저장 및 기록하기 위한 방법 및 장치
KR1020217000754A KR102430039B1 (ko) 2014-04-07 2015-03-31 메모리 동작 파라미터에 대한 다수의 파라미터 코드를 저장 및 기록하기 위한 방법 및 장치
KR1020167030747A KR101902838B1 (ko) 2014-04-07 2015-03-31 메모리 동작 파라미터에 대한 다수의 파라미터 코드를 저장 및 기록하기 위한 방법 및 장치
KR1020227026799A KR20220113551A (ko) 2014-04-07 2015-03-31 메모리 동작 파라미터에 대한 다수의 파라미터 코드를 저장 및 기록하기 위한 방법 및 장치
KR1020207023163A KR102292443B1 (ko) 2014-04-07 2015-03-31 메모리 동작 파라미터에 대한 다수의 파라미터 코드를 저장 및 기록하기 위한 방법 및 장치
KR1020187027305A KR102081799B1 (ko) 2014-04-07 2015-03-31 메모리 동작 파라미터에 대한 다수의 파라미터 코드를 저장 및 기록하기 위한 방법 및 장치

Family Applications After (5)

Application Number Title Priority Date Filing Date
KR1020217000754A KR102430039B1 (ko) 2014-04-07 2015-03-31 메모리 동작 파라미터에 대한 다수의 파라미터 코드를 저장 및 기록하기 위한 방법 및 장치
KR1020167030747A KR101902838B1 (ko) 2014-04-07 2015-03-31 메모리 동작 파라미터에 대한 다수의 파라미터 코드를 저장 및 기록하기 위한 방법 및 장치
KR1020227026799A KR20220113551A (ko) 2014-04-07 2015-03-31 메모리 동작 파라미터에 대한 다수의 파라미터 코드를 저장 및 기록하기 위한 방법 및 장치
KR1020207023163A KR102292443B1 (ko) 2014-04-07 2015-03-31 메모리 동작 파라미터에 대한 다수의 파라미터 코드를 저장 및 기록하기 위한 방법 및 장치
KR1020187027305A KR102081799B1 (ko) 2014-04-07 2015-03-31 메모리 동작 파라미터에 대한 다수의 파라미터 코드를 저장 및 기록하기 위한 방법 및 장치

Country Status (6)

Country Link
US (7) US9934831B2 (ko)
EP (1) EP3129986A4 (ko)
KR (6) KR102145401B1 (ko)
CN (2) CN106415729B (ko)
TW (1) TWI604457B (ko)
WO (1) WO2015157028A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210241822A1 (en) * 2018-06-26 2021-08-05 Rambus Inc. Memory device having non-uniform refresh

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012115839A1 (en) 2011-02-23 2012-08-30 Rambus Inc. Protocol for memory power-mode control
US9934831B2 (en) 2014-04-07 2018-04-03 Micron Technology, Inc. Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
US10127127B2 (en) * 2015-06-04 2018-11-13 Qualcomm Incorporated Systems and methods for pre-warning a monitoring tool for a communication bus
US10846018B2 (en) * 2017-04-05 2020-11-24 Mediatek Inc. Memory device, memory controller and associated memory system operated according to selected clock signals
KR102438991B1 (ko) 2017-11-28 2022-09-02 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
KR102407439B1 (ko) * 2017-12-05 2022-06-10 삼성전자주식회사 메모리 장치의 구동 강도, odt 트레이닝 방법, 이를 수행하는 컴퓨팅 시스템 및 시스템 온 칩
EP3743857A4 (en) * 2018-01-23 2021-12-29 Anaflash Inc. Neural network circuits having non-volatile synapse arrays
JP2019177436A (ja) 2018-03-30 2019-10-17 日本電産株式会社 ロボット制御装置、ロボットの関節の角度を求める方法、プログラム
US10665292B1 (en) * 2018-12-26 2020-05-26 Micron Technology, Inc. Sensing techniques using charge transfer device
KR20200087595A (ko) * 2019-01-11 2020-07-21 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR102569335B1 (ko) * 2019-01-22 2023-08-22 주식회사 아도반테스토 커맨드 오류 처리를 위해 하나 이상의 테스트 대상 디바이스를 테스트하기 위한 자동 테스트 장비, 하나 이상의 테스트 대상 디바이스의 자동 테스트를 위한 방법 및 컴퓨터 프로그램
CN111599397B (zh) * 2019-02-20 2024-04-09 深圳通锐微电子技术有限公司 控制装置及控制方法
US11334259B2 (en) 2020-04-22 2022-05-17 Micron Technology, Inc. Power management based on detected voltage parameter levels in a memory sub-system
CN111930318B (zh) * 2020-09-28 2020-12-25 上海亿存芯半导体有限公司 周期值调节方法及周期值调节系统
KR20220063581A (ko) * 2020-11-10 2022-05-17 삼성전자주식회사 동작 파라미터에 대한 다수의 파라미터 코드들을 저장하는 장치, 메모리 장치 및 방법
CN115148251A (zh) * 2021-03-31 2022-10-04 三星电子株式会社 经由信号线连接到外部装置的设备和电子设备
KR20220165482A (ko) * 2021-06-08 2022-12-15 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070162682A1 (en) 2006-01-11 2007-07-12 Shinichi Abe Memory controller
US20080056051A1 (en) 2006-08-31 2008-03-06 Peter Mayer Memory with memory banks and mode registers and method of operating a memory
US20080320267A1 (en) 2007-06-22 2008-12-25 Christoph Bilger Memory Element, Data Processing System, Method for Setting Operating Parameters of a Memory and Computer Program

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215725B1 (en) 1997-07-23 2001-04-10 Sharp Kabushiki Kaisha Clock-synchronized memory
US7102958B2 (en) 2001-07-20 2006-09-05 Samsung Electronics Co., Ltd. Integrated circuit memory devices that support selective mode register set commands and related memory modules, memory controllers, and methods
US20050144372A1 (en) * 2003-12-31 2005-06-30 Robert Walker Memory device controlled with user-defined commands
DE102004051958B4 (de) * 2004-10-26 2007-05-10 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Einstellen von Betriebsparametern in einem RAM-Baustein
DE102004053316A1 (de) 2004-11-04 2006-05-18 Infineon Technologies Ag Verfahren zur Ein- und Ausgabe von Betriebsparametern eines integrierten Halbleiterspeichers
US7864604B2 (en) 2007-09-27 2011-01-04 Intel Corporation Multiple address outputs for programming the memory register set differently for different DRAM devices
US7925844B2 (en) * 2007-11-29 2011-04-12 Micron Technology, Inc. Memory register encoding systems and methods
CN101685675B (zh) * 2008-09-26 2014-01-15 美光科技公司 存储器单元操作
JP2010192031A (ja) 2009-02-17 2010-09-02 Elpida Memory Inc 半導体記憶装置及びこれを備えるメモリモジュール、並びに、データ処理システム
US9547950B2 (en) 2010-04-12 2017-01-17 Crane Payment Innovations, Inc. Generating a single audit file from multiple sources
IT1399916B1 (it) * 2010-04-30 2013-05-09 Balluchi Dispositivo di memoria ad accesso di registro indicizzato
US8504854B2 (en) 2010-06-21 2013-08-06 Advanced Micro Devices, Inc. Managing multiple operating points for stable virtual frequencies
US9261949B2 (en) 2010-10-29 2016-02-16 Advanced Micro Devices, Inc. Method for adaptive performance optimization of the soc
US8737138B2 (en) * 2010-11-18 2014-05-27 Micron Technology, Inc. Memory instruction including parameter to affect operating condition of memory
US8645743B2 (en) 2010-11-22 2014-02-04 Apple Inc. Mechanism for an efficient DLL training protocol during a frequency change
JP2012203951A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体記憶装置
DE112011106021B4 (de) 2011-12-22 2018-05-03 Intel Corporation Zugreifen auf Daten, die in einem Befehls-/Adressregister-Gerät gespeichert sind
US20140244922A1 (en) 2012-01-20 2014-08-28 Kuljit S. Bains Multi-purpose register programming via per dram addressability mode
US9117509B2 (en) 2012-02-03 2015-08-25 Mediatek Inc. Electronic apparatus, DRAM controller, and DRAM
US20130262792A1 (en) 2012-03-27 2013-10-03 International Business Machines Corporation Memory device support of dynamically changing frequency in memory systems
WO2013165350A1 (en) 2012-04-30 2013-11-07 Intel Corporation Mirroring memory commands to memory devices
KR101964261B1 (ko) 2012-05-17 2019-04-01 삼성전자주식회사 자기 메모리 장치
US8979909B2 (en) 2012-06-29 2015-03-17 Depuy Mitek, Llc Tissue repair suture plates and methods of use
US9117544B2 (en) 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
US9122404B2 (en) * 2013-03-15 2015-09-01 International Business Machines Corporation Adaptive reference tuning for endurance enhancement of non-volatile memories
US9411590B2 (en) * 2013-03-15 2016-08-09 Qualcomm Incorporated Method to improve speed of executing return branch instructions in a processor
KR102453193B1 (ko) * 2013-05-16 2022-10-11 어드밴스드 마이크로 디바이시즈, 인코포레이티드 영역-특정 메모리 액세스 스케줄링을 가진 메모리 시스템
US9934831B2 (en) 2014-04-07 2018-04-03 Micron Technology, Inc. Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070162682A1 (en) 2006-01-11 2007-07-12 Shinichi Abe Memory controller
US20080056051A1 (en) 2006-08-31 2008-03-06 Peter Mayer Memory with memory banks and mode registers and method of operating a memory
US20080320267A1 (en) 2007-06-22 2008-12-25 Christoph Bilger Memory Element, Data Processing System, Method for Setting Operating Parameters of a Memory and Computer Program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210241822A1 (en) * 2018-06-26 2021-08-05 Rambus Inc. Memory device having non-uniform refresh

Also Published As

Publication number Publication date
US20180211695A1 (en) 2018-07-26
KR20210008143A (ko) 2021-01-20
US10629245B2 (en) 2020-04-21
US10424351B2 (en) 2019-09-24
US20210287724A1 (en) 2021-09-16
TW201603032A (zh) 2016-01-16
KR20220113551A (ko) 2022-08-12
WO2015157028A1 (en) 2015-10-15
KR101902838B1 (ko) 2018-10-01
US9934831B2 (en) 2018-04-03
KR20200021105A (ko) 2020-02-27
US11568906B2 (en) 2023-01-31
CN106415729A (zh) 2017-02-15
CN106415729B (zh) 2019-12-13
US10978115B2 (en) 2021-04-13
KR20200099211A (ko) 2020-08-21
TWI604457B (zh) 2017-11-01
CN111009269A (zh) 2020-04-14
US11901037B2 (en) 2024-02-13
US20150286593A1 (en) 2015-10-08
EP3129986A1 (en) 2017-02-15
CN111009269B (zh) 2023-10-17
EP3129986A4 (en) 2017-11-15
KR102081799B1 (ko) 2020-02-26
US20200312387A1 (en) 2020-10-01
US20190341085A1 (en) 2019-11-07
US20190122707A1 (en) 2019-04-25
KR20180108869A (ko) 2018-10-04
KR20160140918A (ko) 2016-12-07
KR102292443B1 (ko) 2021-08-25
KR102430039B1 (ko) 2022-08-05
US20230238038A1 (en) 2023-07-27
US10157647B2 (en) 2018-12-18

Similar Documents

Publication Publication Date Title
KR102145401B1 (ko) 메모리 동작 파라미터에 대한 다수의 파라미터 코드를 저장 및 기록하기 위한 방법 및 장치
KR102438991B1 (ko) 메모리 장치 및 그것의 동작 방법
JP6918805B2 (ja) 不揮発性メモリの複数区画の同時アクセスのための装置及び方法
US9886378B2 (en) Nonvolatile memory system using control signals to transmit varied signals via data pins
US20170199708A1 (en) Apparatuses and methods for configuring i/os of memory for hybrid memory modules
US10043587B2 (en) Apparatuses and methods including nested mode registers
US9442658B2 (en) Apparatuses and methods including selectively providing a single or separate chip select signals
KR102589109B1 (ko) 메모리 디바이스에서 백그라운드 데이터 패턴을 기록하는 장치 및 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant