CN101685675B - 存储器单元操作 - Google Patents
存储器单元操作 Download PDFInfo
- Publication number
- CN101685675B CN101685675B CN200810211462.2A CN200810211462A CN101685675B CN 101685675 B CN101685675 B CN 101685675B CN 200810211462 A CN200810211462 A CN 200810211462A CN 101685675 B CN101685675 B CN 101685675B
- Authority
- CN
- China
- Prior art keywords
- information
- memory
- age information
- programming pulse
- age
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本发明涉及存储器单元操作。本发明包含具有存储器单元的存储器装置和系统,以及操作所述存储器单元的方法。用于操作存储器单元的一个或一个以上方法包含确定所述存储器单元的一部分的年龄信息并传送针对所述存储器单元的所述部分的命令集,所述命令集包含所述年龄信息。
Description
技术领域
本发明涉及半导体和半导体存储器装置。更特定来说,在一个或一个以上实施例中本发明涉及操作存储器装置。
背景技术
存储器装置通常作为内部半导体集成电路提供于计算机或其它电子装置中。存在许多不同类型的存储器,其中包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。
快闪存储器装置用作广泛多种电子应用的非易失性存储器。快闪存储器装置通常使用单晶体管存储器单元,其允许实现高存储器密度、高可靠性和低功率消耗。
快闪存储器的用途包含用于个人计算机的存储器,例如便携式记忆棒和固态驱动器(SSD)、个人数字助理(PDA)、数码相机、以及蜂窝式电话、便携式音乐播放器(例如,MP3播放器)以及电影播放器。例如基本输入/输出系统(BIOS)的程序代码和系统数据通常存储在快闪存储器装置中。此信息可用于个人计算机系统和其它电子装置中。
两种常见类型的快闪存储器阵列结构是“与非(NAND)”和“或非(NOR)”结构,如此称谓是由于其每一者的基本存储器单元配置的逻辑布置形式。存储器阵列的浮动栅极存储器单元通常布置成矩阵。阵列的一“行”中的每一浮动栅极存储器单元的栅极耦合到存取线(其一实例是“字线”)。在或非结构中,阵列的一“列”的每一存储器单元的漏极耦合到数据线(其一实例是“位线”)。在与非结构中,个别存储器单元的漏极不直接耦合到位线。而是,阵列的存储器单元在源极线与位线之间源极到漏极地串联耦合在一起。
通过行解码器选择耦合到一行浮动栅极存储器单元的栅极的字线而启动所述行浮动栅极存储器单元来存取或非结构浮动栅极存储器阵列。所述行选定存储器单元接着通过取决于特定单元编程到的状态引起不同的电流流动而将其数据值置于位线上。
同样通过行解码器选择耦合到一行存储器单元的栅极的字线而启动所述行存储器单元来存取与非结构存储器阵列。将高偏置电压施加于选择门漏极线SG(D)。另外,耦合到每一群组的未选定存储器单元的栅极的字线经驱动(例如,以Vpass)以将每一群组的未选定存储器单元作为通过晶体管操作,使得其以不受其存储的数据值限制的方式通过电流。电流接着从源极线通过每一串联耦合群组流动到列位线,仅受到每一群组的选定存储器单元的限制。这将所述行选定存储器单元的当前编码数据值置于位线上。
可将存储器单元编程为既定状态。也就是说,可将电荷置于存储器单元的浮动栅极上或从存储器单元的浮动栅极移除电荷,以使单元处于若干编程状态。举例来说,单电平单元(SLC)可表示两种编程状态之一(例如,1或0)。当表示对应于正从浮动栅极移除电荷的编程状态时,存储器单元通常称为正被“擦除”。
快闪存储器单元还可表示两种以上编程状态中的一者,例如表示两个以上二进制数位(例如,1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110和1110)。此类单元可称为多状态存储器单元、多数位单元或多电平单元(MLC)。MLC可允许制造较高密度的存储器而不增加存储器单元的数目,因为每一单元可表示一个以上二进制数位(例如,一个以上位)。MLC在一些实施例中每一者可表示两个以上编程状态之一(例如,能够表示四个数位的单元可处于16个编程状态中)。对于某些MLC,所述16个编程状态之一可以是擦除状态,而其它状态是编程状态。
发明内容
无
附图说明
图1是根据本发明一个或一个以上实施例的非易失性存储器阵列的一部分的示意图。
图2是具有根据本发明一个或一个以上实施例操作的至少一个存储器装置的电子系统的功能框图。
图3是根据本发明一个或一个以上实施例的存储器装置的功能框图。
图4展示根据本发明一个或一个以上实施例的与操作存储器单元相关联的时序波形。
图5A是根据本发明一个或一个以上实施例的说明组织成5个循环的地址数据布置的表。
图5B是根据本发明一个或一个以上实施例的说明组织成6个循环的地址数据布置的表。
图6是具有根据本发明一个或一个以上实施例的至少一个存储器装置的存储器模块的功能框图。
具体实施方式
本发明包含具有存储器单元的存储器装置和系统,以及用于操作存储器单元的方法。用于操作存储器单元的一个或一个以上方法包含确定存储器单元的一部分的年龄信息并传送用于存储器单元的所述部分的命令集,所述命令集包含所述年龄信息。
在本发明的以下详细描述中,参看形成本发明一部分的附图,且附图中通过说明展示可如何实践本发明的一个或一个以上实施例。以充分的细节描述这些实施例以使所属领域的技术人员能够实践本发明的实施例,且应了解,在不脱离本发明范围的情况下可利用其它实施例并做出过程、电气和/或结构改变。
本文的图式遵循编号惯例,其中第一数位对应于图号,且剩余数位识别图中的元件或组件。不同图之间的类似元件或组件可通过使用类似数位来识别。举例来说,220可表示图2的元件“20”,且图3中类似元件可表示为320。
如本文使用,标号“N”和“M”,尤其相对于图中的参考标号,指示本发明的一个或一个以上实施例可包含的如此指定的特定特征的数目。将了解,可添加、交换和/或消除本文各个实施例中所示的元件,以便提供本发明的若干额外实施例。另外,将了解,图中提供的元件的比例和相对尺度希望说明本发明的实施例,且不应作为限制性意义。
在二进制系统中,“位”常表示一个数据单位。尽管本文使用术语位,但本发明的实施例不限于二进制系统。所属领域的技术人员将了解,本发明的实施例可实施于其它多状态系统中,且本文使用的“位”可解释为数据或数据元素的最小“单位”(例如,在通信接口上传送的数据字的最小单位)。
对若干存储器单元执行的编程/擦除循环的数量在本文被称为“磨损循环”。磨损循环也称为“过程循环”、“经历计数”或“热计数”。磨损循环信息涉及特定数量的编程/擦除操作的表示。磨损循环信息可以是数字或其它编码值。
如本文使用,“磨损状态”表示涵盖一个或一个以上磨损循环的分类。磨损状态可指示若干相对操作条件之一(例如,“年轻”、“年老”)且可通过具有1或0值的状态旗标来表示,其中两个磨损状态之间的边界是某个数量的磨损循环(例如,100,000)。磨损状态可以是磨损循环数量(例如,每一磨损循环值界定一特定磨损状态)或磨损状态可包含某一范围的磨损循环(例如,从1到1000是第一磨损状态,从1001到10,000是第二磨损状态)。根据本发明的一个实施例,存储器装置的使用寿命可分类为若干磨损状态,例如16个磨损状态。然而,实施例不限于任何特定数量的磨损状态。
磨损状态可涉及关于未来操作的分类(例如,启用高可靠性的状态或启用高速操作的状态),其中特定状态往往引起存储器单元以不同速率消耗使用寿命。因此,磨损状态可界定对应于存储器单元在特定磨损状态中操作时可磨损的速率的一组操作特性或属性。通过以此方式使用,磨损状态类似于影响存储器单元将如何消耗使用寿命的操作模式。另外,磨损状态可以是分类,其涉及存储器单元已消耗的使用寿命的量。磨损状态还可涉及关于过去操作的分类(例如,存储器单元已经操作的磨损循环的数量或范围)。
因此,磨损循环和磨损状态可表示存储器单元的已经用掉的“年龄”(例如,使用寿命的百分比、使用寿命的量)。术语“年龄”可涉及存储器单元使用寿命而不是年代测量。使用寿命可涉及一个或一个以上存储器单元的预期可靠操作的一部分。因此,年龄可涉及某一数目的存储器单元磨损循环的累积或使用,或某一部分的预期可靠操作。磨损状态信息涉及特定磨损状态的表示。
如本文使用,操作存储器单元包含从存储器单元读取、向存储器单元写入或擦除存储器单元。使存储器单元处于既定状态的操作在本文被称为“编程”,且包含写入与擦除存储器单元(即,存储器单元可编程为擦除状态)。
根据本发明的一个或一个以上实施例,位于存储器装置内部或外部的存储器存取装置(例如,处理器、控制器、固件等)能够确定(例如,选择、设定、调节、计算、改变、清除、传送、改动、推导、界定、利用、修改、应用等)磨损循环的数量和/或磨损状态(例如,记录磨损循环、在存储器装置的操作发生时对所述操作计数、跟踪存储器装置起始的存储器装置操作、评估对应于磨损状态的存储器装置特性等等)。
根据本发明的一个或一个以上实施例,存储器存取装置可经配置以随着每一读取和编程(例如,写入、擦除)操作而向存储器装置提供磨损循环信息。存储器装置控制电路(例如,控制逻辑)可经编程以补偿对应于磨损循环信息的存储器装置性能改变。存储器装置可接收磨损循环信息并响应于磨损循环信息而确定一个或一个以上参数(例如,值、特性)。
举例而言,可用根据磨损循环而变的Vt漂移曲线来编程存储器装置。存储器装置上的控制电路(例如,控制逻辑)可经配置以响应于接收到磨损循环信息而确定一个或一个以上存储器单元操作参数。可确定的操作参数的实例包含编程脉冲电压量值、编程脉冲持续时间、编程脉冲频率以及编程脉冲数量。
根据本发明的一个或一个以上实施例,存储器存取装置可经配置以随着每一读取、编程和/或擦除操作而向存储器装置提供磨损状态信息。存储器装置控制电路(例如,控制逻辑)可经编程以补偿对应于磨损状态信息的存储器装置性能改变。存储器装置可接收磨损状态信息并响应于磨损状态信息而确定一个或一个以上操作参数(例如,其值或特性)。
类似于上文关于响应于磨损循环信息而确定一个或一个以上操作参数的描述,可用根据磨损状态而变的Vt漂移曲线来编程存储器装置。存储器装置上的控制电路(例如,控制逻辑)可经配置以响应于接收到磨损状态信息而确定一个或一个以上存储器单元操作参数。可响应于磨损状态信息而确定的操作参数的实例如上文响应于磨损循环信息而陈述。
例如SLC和MLC的存储器单元通过使用不同的阈值电压(Vt)电平在每一单元上存储一个或一个以上数据单元,每一电平表示若干编程状态之一。对于MLC存储器装置来说,相邻Vt电平之间的差异可能与SLC存储器装置相比非常小。相邻Vt电平(例如,表示不同的编程状态)之间的减小的边限可增加与在相邻编程状态之间进行区分相关联的难度,其可导致例如数据读取和/或数据检索可靠性减小的问题。
在与非阵列结构中,通过读出与选定单元耦合到的特定位线相关联的电流或电压变化来确定选定存储器单元的状态。由于与非阵列结构中的存储器单元串联连接,因此与读取选定单元相关联的电流通过若干耦合到位线的其它未选定单元(例如,经偏置以便处于传导状态的单元)。存在各种降级机制,其可导致对非易失性存储器单元的错误数据读取。与一串存储器单元(例如,在源极线与读出线之间串联耦合的单元)相关联的单元电流可变为随时间过去而降级。受到电流降级机制影响的存储器单元可变为不可靠的(例如,从单元读取的逻辑值可能不一定是写入单元的逻辑值)。
编程/擦除循环是可影响存储器单元性能的一个因素。已知若干机制会影响电荷存储(例如,浮动栅极)型装置随时间和使用的性能。举例来说,捕获的电荷可逐渐累积在相邻存储器单元之间,导致Vt漂移。其它类型的存储器单元可受到在使用时发生的其它降级机制(例如,磨损循环)的影响。
存储器单元的使用寿命(常称为耐久性)取决于单元的在编程状态之间的阈值电压Vt的差异,包含其中编程状态之一表示存储器单元正被擦除。随着编程/擦除循环(即,磨损循环)数目增加,在一些存储器单元中单元电流可减小,导致后续的数据读取错误。增加编程/擦除循环还与存储器编程性能的改变相关联。举例来说,编程速度可增加,且擦除速度可减小。操作属性的其它改变也可发生。较快的编程速度可使受影响单元更容易受到过编程。举例来说,当将电压施加于特定单元时,对单元的调节可能引起单元过充电,进而引起进一步的单元降级和当读取和/或验证时的不正确的结果。
可同时以不同的数据量编程存储器装置。可同时编程存储器装置的若干存储器单元,例如一数据页。可同时擦除存储器装置的若干存储器单元,例如一数据区块。数据区块可包含若干数据页。在给定电路小片上,存储器平面可包含若干数据区块。一些存储器装置在每个电路小片上具有多个平面。
尽管存储器单元可个别地或以页来编程,但存储器单元通常以群组来擦除,例如以区块或其它功能群组来擦除,如所属领域的一般技术人员所了解。可通过设定擦除电压参数(例如,V擦除量值)并发出具有特定擦除电压参数(例如,数量、持续时间、从一个脉冲到另一脉冲的量值改变等等)的一定量的擦除脉冲来擦除存储器单元区块。在擦除尝试操作之后,可执行擦除验证以确定存储器单元群组是否已令人满意地擦除。如果没有,那么可发出额外的擦除脉冲,其中执行周期性擦除验证,直到实现相对于特定阈值电压(Vt)的令人满意的擦除为止。
构成非易失性存储器装置(例如,与非快闪装置)的存储器单元的阈值电压可随着磨损循环数量增加而移位。最终,Vt可漂移到初始界定给定状态(例如,逻辑1或0)的边界以外,使得不再能可靠地确定状态。当准确确定存储器单元区块的存储器单元状态的可靠性降级到超过限制时,可认为区块磨坏,且可排除不用于进一步使用(例如,“退役”)。
存储器装置可能是不具有年龄意识的。也就是说,存储器装置本身可能不跟踪磨损循环,且因此可能不认识到例如某些存储器单元或存储器单元群组的Vt正随着区块老化(例如,随着所述存储器单元区块的磨损循环数量增加)而漂移。因此,存储器装置可能不考虑或操作以适应某些存储器单元或存储器单元群组(例如,区块)的Vt漂移。
根据本发明的一个或一个以上实施例,可监视与存储器装置和/或与存储器装置内的若干存储器单元(例如,区块)相关联的磨损循环,且可将对应于一特定存储器部分的年龄的信息(例如,磨损循环信息、磨损状态信息)传送到存储器装置。
举例来说,可通过实施于存储器存取装置中的固件或通过由存储器存取装置执行的逻辑指令来监视磨损循环。可当操作那些特定存储器单元时将磨损循环信息传送到存储器装置。尽管说明和论述了与非结构快闪阵列装置,但本发明的实施例不受此限制,且所属领域的技术人员将了解可使用其它存储器装置结构、类型、布置和配置来实施所述实施例。
图1是非易失性存储器阵列100的一部分的示意图。图1的实施例说明与非结构非易失性存储器。然而,本文描述的实施例不限于此实例。如图1所示,存储器阵列100包含存取线(例如,“字线”)105-1、...、105-N以及交叉数据线(例如,“位线”)107-1、...、107-M。为了便于数字环境中的寻址,字线105-1、...、105-N的数目和位线107-1、...、107-M的数目各自通常是2的某次幂(例如,256个字线乘4,096个位线)。
存储器阵列100包含与非串109-1、...、109-M。每一与非串包含非易失性存储器单元111-1、...、111-N,其每一者位于一字线(例如,105-1、...、105-N)与一局部位线(例如,107-1、...、107-M)的交叉处。每一与非串109-1、...、109-M的非易失性存储器单元111-1、...、111-N在源极选择门(SGS)(例如,场效应晶体管(FET)113)与漏极选择门(SGD)(例如,FET119)之间源极到漏极地串联连接。源极选择门113位于局部位线107-1与源极选择线117的交叉处。漏极选择门119位于局部位线107-1与漏极选择线115的交叉处。
如图1说明的实施例所示,源极选择门113的源极连接到共同源极线123。源极选择门113的漏极连接到相应与非串109-1的存储器单元111-1的源极。漏极选择门119的漏极在漏极触点121-1处连接到相应与非串109-1的局部位线107-1。漏极选择门119的源极连接到最后一个存储器单元111-N的漏极(例如,相应与非串109-1的浮动栅极晶体管)。
在一个或一个以上实施例中,非易失性存储器单元111-1、...、111-N的构造包含源极、漏极、浮动栅极或其它电荷存储节点以及控制栅极。非易失性存储器单元111-1、...、111-N之控制栅极分别耦合到字线105-1、...、105-N。非易失性存储器单元111-1、...、111-N的列构成与非串(例如,109-1、...、109-M),这些存储器单元共同耦合到给定的局部位线(例如,分别107-1、...、107-M)。非易失性存储器单元的行是共同耦合到给定字线(例如,105-1、...、105-N)的那些存储器单元。或非阵列结构将类似地布局,不同的是存储器单元的串将并联耦合在选择门之间。
如所属领域的技术人员将了解,耦合到选定字线(例如,105-1、...、105-N)的单元子组可作为一群组被共同编程和/或读出。例如写入操作的编程操作可包含将若干编程脉冲(例如,16V-20V)施加于选定字线,以便将选定单元的阈值电压(Vt)增加到对应于既定编程状态的特定编程电压电平。可通过编程到擦除状态(例如,编程到擦除编程电压电平)来擦除存储器单元。
例如读取或编程验证操作的读出操作可包含读出耦合到选定单元的位线的电压和/或电流改变,以便确定选定单元的状态。读出操作可涉及将与选定存储器单元相关联的位线(例如,位线107-1)偏置于比与选定存储器单元相关联的源极线(例如,源极线123)的偏置电压高的电压。读出操作或者可包含对位线107-1预充电,随后当选定单元开始传导时放电,并读出所述放电。
读出选定单元的状态可包含将读出电压施加于选定字线,同时将串的未选定单元偏置于一电压,所述电压足以使未选定单元处于传导状态,无论未选定单元的阈值电压如何。可读出对应于正被读取和/或验证的选定单元的位线以确定选定单元是否响应于施加于选定字线的特定读出电压而传导。举例来说,可通过位线电流达到与特定状态相关联的预定参考电流时的字线电压来确定选定单元的状态。
如所属领域的技术人员将了解,在对与非串中的选定存储器单元执行的读出操作中,串的未选定存储器单元经偏置以便处于传导状态。在此读出操作中,存储在选定单元中的数据可基于在对应于所述串的位线上读出的电流和/或电压。举例来说,存储在选定单元中的数据的解译值可基于在给定时间周期中位线电流是否改变了预定量或达到预定电平。
当选定单元处于传导状态时,电流在位于串一端的源极线触点与位于串另一端的位线触点之间流动。由此,与读出选定单元相关联的电流被载运通过串中的每一其它单元、单元堆叠之间的扩散区以及选择晶体管。
图2是根据本发明一个或一个以上实施例操作的具有至少一个存储器装置203的电子系统201(例如存储器系统)的功能框图。存储器系统201包含耦合到存储器装置203的存储器存取装置205(例如,处理器、固件等)。根据本发明的一个或一个以上实施例,存储器装置203是非易失性浮动栅极存储器装置,例如与非快闪装置。
非易失性存储器装置203包含非易失性存储器单元的存储器阵列204。非易失性存储器装置203和存储器存取装置205可实施为单独的集成电路,或处理器205和存储器装置203可并入到同一集成电路、芯片或封装中。存储器存取装置205可以是离散装置(例如,微处理器)或实施于固件中的某个其它类型的处理电路,例如专用集成电路(ASIC)。
I/O连接227和控制连接229包括位于存储器存取装置205与存储器装置203之间的通信接口。图2的实施例包含地址电路243以锁存通过I/O控制电路218经由I/O连接227提供的地址信号。地址信号由行解码器252和列解码器250接收并解码以存取存储器阵列204。根据本发明,所属领域的技术人员将了解地址输入连接的数目取决于存储器阵列204的密度和结构,且地址的数目随着每存储器阵列的存储器单元数目增加以及存储器区块数目增加和/或存储器阵列数目增加而增加。读者还将了解,随着存储器阵列大小增加,可能需要更多地址信息来指定存储器阵列的特定部分。
存储器装置203通过使用图2展示为读取/锁存电路253的读出/缓冲电路读出存储器阵列中的电压和/或电流改变来读出存储器阵列204中的数据。读取/锁存电路253可读取并锁存来自存储器阵列204的一页(例如,一行)数据。包含I/O控制电路218以用于经由I/O连接227与存储器存取装置205的双向数据通信。包含写入电路255以向存储器阵列204写入数据。
控制逻辑电路220对来自存储器存取装置205的由控制连接229传送的例如图4说明的信号进行解码。这些信号可包含芯片信号、写入启用信号以及(尤其)地址锁存信号,其用于控制对存储器装置203以及存储器阵列204的操作,包含数据读出(例如,读取)和数据编程(例如,写入、擦除)。
控制逻辑电路220可发送信号(例如,命令)以选择性设定特定寄存器或寄存器的区段,或将数据锁存在一个或一个以上寄存器中。在一个或一个以上实施例中,控制逻辑电路220负责执行从存储器存取装置205接收的指令以对存储器阵列204的存储器单元的某个部分执行特定操作。控制逻辑电路220可以是状态机、定序器或某种其它类型的逻辑控制器。所属领域的技术人员将了解可传送额外的电路和控制信号,且已经减少图2的存储器装置细节以便于说明。
根据本发明的一个或一个以上实施例,图2展示为在存储器装置203外部的存储器存取装置205(例如,处理器、固件)确定(例如,跟踪、计数、记录)对存储器阵列204内的特定存储器单元群组执行的磨损循环的数目。举例来说,存储器存取装置205可确定存储器阵列204内每一存储器单元区块的磨损循环。在针对存储器装置的一部分(例如,区块)确定磨损循环数量之后,存储器存取装置可确定存储器装置203的所述部分的磨损状态,并将磨损状态(作为磨损状态信息)作为存取信息的部分传送到存储器装置203以操作存储器装置203的所述部分。
可通过若干技术确定磨损状态。可在每次涉及存储器装置203的一部分的磨损循环的一个或一个以上操作发生时由存储器存取装置205确定磨损循环。举例来说,可在每次编程(例如,写入、擦除)存储器单元区块时递增计数器。可使用固件来计数或跟踪磨损循环/状态,所述固件位于存储器存取装置205内且与存储器存取装置的处理器通信。
也可由存储器存取装置205测量存储器装置203的某个部分的操作性能,且从测得的性能确定年龄信息。举例来说,可通过测试类似制造的存储器装置来确定数据布置(例如,表、函数),且其可包含与年龄相关的测得的操作性能特性(例如,磨损循环的范围、磨损状态)。根据一个具体实例,可通过测量完成经验证擦除所需的擦除脉冲的数量来确定存储器装置的年龄信息,其中现有测试指示所需的擦除脉冲的数量随着存储器装置磨损循环而增加。
如先前论述,阈值电压Vt随着存储器单元的磨损循环数量增加而漂移。因此,可针对存储器单元依据存储器单元年龄(例如,磨损循环、磨损状态)而实验地确定Vt漂移,且形成Vt漂移曲线。接着可使用Vt漂移曲线来特征化类似存储器单元的性能。举例来说,预定Vt漂移曲线信息可存储在存储器装置的一部分中作为数据布置(例如,查找表、计算等)。给定存储器单元年龄(例如,磨损循环信息、磨损状态信息),可确定操作参数以适应预期Vt漂移,或在预期Vt漂移方面实现某种其它操作性能。根据一个或一个以上实施例,可确定操作参数以针对特定年龄的存储器单元最小化预期Vt漂移。
表现存储器装置203的操作性能的特征且将至少一个操作参数与年龄信息(例如,磨损循环信息、磨损状态信息)相关联的数据布置可存储在存储器装置203本身中,或编程到存储器装置上的固件(例如,控制逻辑电路220)中。在从存储器存取装置205接收到年龄信息(例如,磨损循环信息、磨损状态信息)之后,控制逻辑220可从存储在存储器装置203中的数据布置确定正在存储器装置203上操作的一个或一个以上存储器单元的至少一个操作参数(例如,通过选择至少一个操作参数的值、通过选择对至少一个操作参数的值的改变、通过计算至少一个操作参数的值、通过计算对至少一个操作参数的值的改变)。
图3是根据本发明一个或一个以上实施例的存储器装置303的功能框图。在图3所示的实施例中,存储器装置303包含存储器304(例如,与非快闪阵列)且可包含其它控制电路,例如I/O控制318和控制逻辑320。尽管存储器304展示为与非快闪阵列,但本发明的实施例不限于此,且可包含其它类型的存储器以及不同的存储器布置和/或内部划分(例如,平面、区块、页等)。
I/O连接327和控制连接329包括位于存储器存取装置(例如,图2中的205)与存储器装置303之间的通信接口。根据一个或一个以上实施例,存储器装置303可经配置(例如,通过引脚、焊垫、触点等)以接收组合或单独的数据、命令和地址信号线。然而,数据、命令和地址可全部多路传输到共同信号路径(例如,如图3在326处所示)上并由I/O控制318接收。
由I/O控制318接收的地址可由地址寄存器344锁存并传送到行解码器352以选择与非快闪存储器阵列304的行地址和/或传送到列解码器350以选择与非快闪存储器阵列304的列地址。数据可例如通过高速缓冲存储寄存器354和数据寄存器356逐个字节地传输到与非快闪存储器阵列304或从与非快闪存储器阵列304传输。高速缓冲存储寄存器354最靠近I/O控制318,且充当用于I/O数据的数据缓冲器。数据寄存器356最靠近存储器阵列304,且充当用于存储器阵列304的数据缓冲器。
行和列地址由地址寄存器(例如,缓冲器)344传送以用于分别由行地址解码器352和列地址解码器350解码。存储器阵列I/O控制318经由I/O数据总线耦合到存储器阵列(例如,304)。通过数据输入缓冲器(例如,高速缓冲存储寄存器354)和存储器阵列读取/写入电路(例如,数据寄存器356)将写入的数据施加于存储器阵列304。
I/O控制318在存储器装置303内产生内部控制信号以实施各种存储器操作。控制信号可以是经编码数字值(例如,二进制码、十六进制码等)。举例来说,可使用寄存器位(例如,旗标)来指示控制信号的状态,或可经由I/O路径传送十六进制码以指示指令集的特定命令。
由I/O控制318接收的命令可由命令寄存器324锁存并传输到控制逻辑320以用于产生控制存储器装置操作的内部信号。年龄信息(例如,磨损循环信息、磨损状态信息)可由区块年龄寄存器345锁存并传输到控制逻辑320以用于产生控制存储器装置操作的内部信号。控制逻辑320接收经锁存存储器命令(例如,通过信号线和/或命令总线322)。举例来说,控制逻辑320可接收各种信号,例如在命令寄存器324中设定的状态位(例如,旗标)。控制逻辑320类似地通过信号线、数据总线接收经锁存年龄信息作为状态位或旗标,如所属领域的技术人员将了解。
控制逻辑320响应于分别通过命令寄存器324和区块年龄寄存器345施加的存储器命令和区块年龄信息,以对存储器阵列304执行各种操作。根据一个或一个以上实施例,控制逻辑320基于区块年龄信息确定一个或一个以上操作参数,以对存储器阵列304执行各种操作。
在读取操作中,将从存储器阵列304读取的数据传输到输出缓冲器(例如,数据寄存器356)并在数据I/O线上传送。在写入操作中,存取经寻址存储器单元,且在数据I/O线上将数据传送到数据输入缓冲器(例如,数据寄存器356到高速缓冲存储寄存器354)以存储在存储器阵列304中。
根据本发明的一个或一个以上实施例,且如图3所示,存储器304是高速与非快闪阵列装置。存储器存取装置(例如,图2中的205)与存储器304之间的通信接口(例如,329和327)可在同步模式中操作以实现较快的I/O操作,或在异步模式中操作以获得与较慢与非快闪装置的兼容性。通信接口可使用高度多路传输的8位总线326(DQ[7:0])来传输命令、地址和数据。同步模式中的数据传输包含双向数据选通(DQS)328。
根据一个或一个以上实施例,在同步与异步模式之间,使用若干信号来实施与非快闪协议。在异步模式中,这些信号包含芯片启用(CE#)信号线330上的芯片启用信号、命令锁存启用(CLE)信号线332上的命令锁存启用信号、地址锁存启用(ALE)信号线334上的地址锁存启用信号、写入启用(WE#)信号线336上的写入启用信号以及读取启用(RE#)信号线338上的读取启用信号。额外的信号控制硬件写入保护(例如,写入保护(WP#)信号线340上的写入保护信号)并监视装置状态(例如,就绪/忙(R/B#)信号线342上的就绪/忙信号)。如所属领域的技术人员将了解,“#”符号指示特定信号在低逻辑状态中有效。
CE#信号当通信接口在异步模式中操作时启用或停用一个或一个以上逻辑单位(例如,存储器304的8Gb区块)。使用CLE信号来将命令从总线326(DQ[7:0])载入命令寄存器324。使用ALE信号来将地址从总线326(DQ[7:0])载入地址寄存器344。WE#信号当通信接口在异步模式中操作时将命令、地址和串行数据从存储器存取装置(例如,处理器)、存储器控制器、控制电路、主机系统等传输到存储器304。RE#信号当通信接口在异步模式中操作时将串行数据从存储器304传输到主机系统。WP#信号当通信接口在异步模式中操作时启用或停用存储器304编程和擦除操作。参看图4进一部论述这些信号。
图4展示根据本发明一个或一个以上实施例的与操作存储器单元相关联的时序波形。各种控制信号协调在存储器接口上命令、地址和其它信息以及数据的通信。在存取一个或一个以上存储器单元时,存储器存取装置传送包含控制信号和命令集的存取信息。一般来说,命令集包含待完成的命令、存储器中的地址、以及与存储器位置和/或命令相关联的数据。
写入命令集可包含在多路传输总线上传送初始命令,随后传输地址信息,且接着传送数据。在异步模式中,可例如在WE#信号的上升沿锁存命令、地址信息和数据。读取命令集可包含在多路传输总线上传送初始命令,随后传输地址信息,且接着传输读出数据。举例来说,图4所示的波形与在异步模式中传送的写入操作相关联。
传送命令集包含传送至少一个命令循环和至少一个地址循环。根据本发明的一个或一个以上实施例,传送命令集包含传输至少一个包含磨损循环信息和/或磨损状态信息的命令循环。根据本发明的一个或一个以上实施例,传送命令集包含传输至少一个包含磨损循环和/或状态信息的地址循环。
如所属领域的技术人员将了解,某些信号线可用于异步数据传输。额外或其它信号和/或信号线可用于同步数据传输。本发明的实施例不限于下文所述且在图4展示的异步通信实施方案。与异步通信技术相关联的信号用于说明一种实施方法。所属领域的技术人员将了解可如何使用其它通信技术(例如,同步等)实施本发明。
根据一个或一个以上实施例,使用若干信号来实施与非快闪通信协议460,如先前描述。在异步模式中且如图4所示,这些信号包含CLE信号461、CE#信号462、WE#信号463、ALE信号464以及RE#信号466。一个或一个以上额外信号控制硬件写入保护(WP#-未图示),且监视装置状态(例如,就绪/忙(R/B#)信号465)。如所属领域的技术人员将了解,“#”符号指示特定信号在低逻辑状态中有效。
当存储器装置(例如,图2中的203)与存储器存取装置(例如,图2中的205)之间的通信是异步的时,存储器装置(例如,图2中的203)未由外部时钟驱动。使用WE#信号463来向存储器装置(例如,图2中的203)提供时序参考。由控制信号(例如,ALE464和CLE461)启动的时序链用于控制通信传输的时序。存储器存取装置(例如,图2中的205)使用控制信号来向存储器装置(例如,图3中的303)指示数据交易请求何时发送,且异步地执行数据传输。
参看图3所示的电路以及图4所示的波形,CE#信号462为有效低,且当通信接口在异步模式中操作时启用或停用存储器304的一个或一个以上逻辑单元(例如,区块)。CLE信号461为有效高且用于将命令从总线326(DQ[7:0])载入命令寄存器324。总线326上的信息在图4中由标有I/Ox467的波形表示。ALE信号464为有效高,且用于将地址从总线326(DQ[7:0])载入地址寄存器344,且将磨损循环信息从总线326(DQ[7:0])载入区块年龄寄存器345。WE#信号463当通信接口在异步模式中操作时将命令、地址和其它信息以及串行数据从存储器存取装置(例如,图2所示的处理器205、固件、存储器控制器、控制电路、主机系统等)传输到存储器304。
RE#信号466为有效低,且将串行数据传输从存储器304信号传输到主机系统。请注意在图4中,RE#信号466展示为高(即,非有效,因为信号为低有效),因为图4所示的波形与写入操作相关联。
写入命令集用于向存储器装置写入数据。在初始命令循环期间在总线(例如,图4中的I/Ox467)上传送写入命令471,其中CLE信号461为对应于WE#信号463的上升沿的高逻辑状态。根据本发明的一个或一个以上实施例,在命令循环471期间可在总线(例如,图4中的I/Ox667)上传送例如磨损循环和/或磨损状态信息的其它信息。
可在地址循环472期间在总线(例如,图4中的I/Ox667)上传送地址和年龄信息(例如,磨损循环信息、磨损状态信息),其中ALE信号464为对应于WE#信号463的上升沿的高逻辑状态。与命令和/或地址相关联的数据循环(图4未图示)跟随总线上的地址循环472,其锁存于WE#信号463的上升沿。RE#(即,读取启用)信号466在异步写入操作期间是未断言(例如,高)逻辑状态。
图4指示的信号对应于一种用于实施本发明实施例的方法。所属领域的技术人员将了解对如图4所示的传送去往/来自存储器接口的特定信号的改变将不脱离本发明的范围。
将在地址循环472期间传送且在地址寄存器344中锁存的地址信息被进一步引导到列解码器350和/或行解码器352,其接着又驱动对存储器304的一个或一个以上存储器单元的选择。通过高速缓冲存储寄存器354和数据寄存器356将数据I/O信息写入存储器304/从存储器304读取。控制逻辑320将状态信息载入状态寄存器358,其可进一步传送到I/O控制318。在地址循环472或命令循环471期间传送的磨损循环/状态信息可锁存在区块年龄寄存器345中,且进一步引导到控制逻辑320。
存储器单元操作性能随着编程/擦除循环数量增加而改变。读者将了解,可通过对与非易失性存储器单元阵列(例如,阵列100)的编程相关联的一个或一个以上操作参数(例如,电压、持续时间、脉冲数量等)做出调节来适应特定性能特性和对其的改变,以作为延长所述阵列使用寿命的手段。根据本发明的一个或一个以上实施例,存储器单元操作参数是响应于存储器装置303从存储器存取装置(例如,图2的205)接收的磨损循环信息和/或磨损状态信息而确定的。
确定(例如,选择、设定、调节等)可包含抵消降级的措施和/或适应更适合于给定年龄的存储器单元的新性能特性的措施。举例来说,用于使存储器单元处于擦除状态的擦除脉冲的数量可响应于基于年龄的较慢擦除操作而增加,或可调节编程电压以适应随着存储器单元老化的编程性能改变。对存储器单元操作性能的进一步论述提供于2006年5月1日申请的题为“存储器电压循环调节”的共同待决、共同转让的第11/414,966号美国专利申请案以及2007年10月22日申请的题为“存储器单元操作”的共同待决、共同转让的第11/876,406号美国专利申请案,其每一者具有共同的发明者。
图5A是说明根据本发明一个或一个以上实施例组织成5个循环的地址数据布置的表。图5A所示的数据布置包含在布置成五(5)个8位部分(例如五个地址循环)的地址循环(例如,图4的472)期间传输的信息。图5A所示的数据布置可使用五个地址循环在8位总线上传送。本发明的实施例不限于此配置,且可经布置而具有不同的字长度(例如,16位),每个字包含较多或较少的位以便包括较多或较少的地址循环。
图5A所示的数据布置经配置以用于获得与传统读取、编程(例如,写入、擦除)命令的兼容性,且包含若干未使用的位(图5A中展示设定为低)。根据本发明的一个或一个以上实施例,使用地址循环的原本未使用的位中的一者或一者以上来表示对应于在地址循环内正被寻址的存储器单元的年龄信息(例如,磨损循环信息、磨损状态信息)。根据本发明的一个或一个以上实施例,磨损循环和/或磨损状态信息包含于在时间上最后传送的地址循环中,然而本发明的实施例不限于此。在时间上最后传送的地址循环可能包含(如图5A所示)或可能不包含(如图5B所示)针对存储器单元中命令集将施加到的部分的地址识别信息的一部分。
根据本发明的一个或一个以上实施例,磨损循环和/或磨损状态信息包含于在时间上最后传送的命令循环中,然而本发明的实施例不限于此。在时间上最后传送的命令循环可能包含或可能不包含针对存储器单元中命令集将施加到的部分的命令识别信息的一部分。
举例来说,且如图5A所示,第五地址循环的三个上部(即,最高有效)可用位可用于传达年龄信息(例如,通过表示磨损循环数量、从磨损循环数量确定的磨损状态、一个或一个以上有关年龄的状态旗标、向存储器装置呈现有关性能的年龄分类的其它信息)。
通过使用预先存在数量的地址循环(或命令循环)内原本未使用或可用的位而在传统可兼容数量的地址循环(或命令循环)内包含年龄信息,可增加额外的存储器功能性,同时保持与传统系统、软件和/或通信协议的兼容性。尽管图5A展示使用3个位来表示所述一个或一个以上存储器单元(例如,区块)的年龄信息,但本发明的实施例不限于此。也就是说,本发明的数据布置的实施例可利用更多或更少的位来表示对应于正被存取(例如,写入、读取、擦除等)的存储器单元的存储器单元年龄。举例来说,可使用一个位来指示两个磨损状态之一,其可用于在两个磨损状态之间双态切换存储器装置。
通过存储器装置(例如,图3的303)的I/O控制(例如,图3的318)从存储器存取装置(例如,图2的205)接收含有年龄信息的地址循环(或命令循环)。年龄信息(例如,磨损循环/状态信息)可从地址循环提取、锁存到区块年龄寄存器(例如,图3的345)中,并进一步传送到控制逻辑(例如,图3的320)以供使用,如先前所述。
可编程控制逻辑(例如,图3的320)以便使关于正被操作的存储器单元(例如,诸如图3的304的存储器阵列的某个部分)的磨损循环/状态信息与依据磨损循环/状态信息的存储器单元的性能特性相关。举例来说,控制逻辑(例如,图3的320)可经配置以(例如,编程)响应于由于年龄而带来的存储器单元性能改变(例如,Vt的漂移)而操作。根据本发明的一个或一个以上实施例,控制逻辑(例如,图3的320)可经配置以至少部分响应于接收到的磨损循环/状态信息而确定存储器单元的所述部分的一个或一个以上操作参数。举例来说,可至少部分基于存储在存储器装置中的磨损循环/状态信息和预定Vt漂移曲线信息而确定至少一个操作参数,其中所述Vt漂移曲线信息依据年龄(例如,磨损循环、磨损状态)而特征化存储器单元的性能。
可测试与正被操作的存储器装置相同类型或制造的存储器装置以确定有关年龄的性能特性。举例来说,通过测试根据磨损循环而变化的Vt电平可确定Vt漂移曲线对磨损循环的关系。可进行测量以确定不同存储器类型、大小、制造或其它配置的性能特性对年龄的关系。接着,可以允许存储器装置基于从存储器存取装置接收的年龄信息确定一个或一个以上操作参数的方式,以性能特性对年龄(例如,磨损循环、磨损状态)的关系来编程类似的存储器装置。举例来说,可特征化与非快闪存储器装置的Vt漂移数据,并将其嵌入与非存储器装置中。此数据可布置成例如数据表的数据布置,或可通过执行存储的函数或计算来实施,或可实施于固件中,以用于使用有关年龄的输入(例如,磨损循环、磨损状态)来确定操作参数。
可将磨损循环/状态信息传送到与非装置控制器(例如,诸如图3的318的I/O控制)和/或控制逻辑(例如,图3的320)作为在命令和/或地址循环期间传输到与非装置的存取信息(例如,命令和/或地址数据)的部分。随后,给定磨损循环/状态信息,控制逻辑(例如,图3的320)经配置以确定(例如,选择、设定、调节)正被操作的存储器单元部分的一个或一个以上操作参数。以此方式,与非快闪存储器装置控制逻辑(例如,图3的320)可基于区块年龄(例如,磨损循环信息、磨损状态信息)应用适当的读取、编程(例如,写入、擦除)时序、持续时间或量值,以改善性能和耐久性。
如先前提到,存储器存取装置(例如,图2的205)可确定(例如,计数、跟踪、记录)每一给定存储器部分的磨损循环。根据本发明的一个或一个以上实施例,固态驱动器(SSD)可经配置以具有固件或执行软件的处理器,以实施对每一与非装置区块的擦除计数保持跟踪。随后,针对每一读取、编程和/或擦除操作将擦除计数传送(例如,作为磨损循环信息、磨损状态信息)到存储器装置。实施例不限于实施于存储器区块大小的单元,且可针对个别存储器单元或其任意数量来实施。
随着存储器装置老化,受控的读取、写入与擦除时序和电压可贡献于延长的寿命,因为特定电压量值和/或脉冲数量或频率的施加往往影响例如捕获的电荷的量。如果存储器单元错误率减少,且/或编程和擦除操作更快地完成,那么花费较少的处理器时间来进行错误处理和其它重复动作。通过调节对应于区块年龄的读取、编程(包含擦除)时间(例如,当年轻时缩短,当年老时加长)以适应存储器装置中发生的实际性能改变,可获得性能改善。
磨损循环/状态信息也可用于在安全(例如,高可靠性)操作模式与快速(例如,高速)操作模式之间切换存储器装置。根据一个或一个以上实施例,安全操作模式以较高可靠性但以相对于高性能操作模式较慢的速度操作,且高性能操作模式以较快速度但以相对于安全操作模式较低的可靠性操作。举例来说,与“安全”磨损状态相关联的一个或一个以上操作参数可被确定并存储在存储器装置中。接着通过接收对应于“安全”磨损状态的磨损状态信息,存储器控制逻辑可确定在操作正被存取的存储器单元(例如,读取、编程、擦除操作)时的操作参数。所属领域的技术人员将了解,以此方式,存储器装置的某些区域可根据安全操作参数而操作(例如,如果无论年龄如何,安全磨损状态总是伴随对存储器装置的所述区域的操作)。
在接收到年龄信息之后,控制逻辑(例如,图3的320)可确定对应于所接收年龄信息的操作参数(例如,Vt漂移)。如果在地址循环期间没有接收到年龄信息,那么控制逻辑(例如,图3的320)可利用默认操作参数来操作存储器单元。相反,如果年龄信息由存储器存取装置(例如,图2的205)发送但控制逻辑(例如,图3的320)不包含此年龄补偿功能性,或不能理解或正确应用此年龄信息,那么可忽略包含在所述地址循环中的年龄信息。以此方式,本发明的技术可保持与不包含特定年龄补偿功能性的传统装置和方法的兼容性。
所属领域的技术人员将了解使用建立的地址循环数量的可用(例如,原本未使用)的位的优点和局限。如果存储器装置不支持磨损循环/状态功能性,那么可忽略第五地址循环的上部(例如,最高有效)位。
图5B是根据本发明一个或一个以上实施例的说明组织成6个循环的另一地址数据布置的表。图5B所示的数据布置类似于图5A所示的数据布置,然而,包含如下文所述的若干改变。首先,第五地址循环的最高有效位没有用于表示磨损循环/状态信息。而是,第五地址循环的最高有效位保持未使用(例如,设定为低),且添加含有磨损循环信息和/或磨损状态信息的第六地址循环。举例来说,第六(额外)地址循环的第四最高有效位可用于传送正通过前五个地址循环中传送的地址参照的存储器区块的年龄。
根据本发明一个或一个以上实施例的数据布置包含表示对应于存储器装置的一部分的寻址信息的第一数量的位,以及表示对应于存储器装置的所述部分的磨损循环/状态信息的第二数量的位。第一和第二数量的位在从存储器存取装置传送到存储器装置的N个地址循环中传送。根据一个或一个以上实施例,最后一个(即,第N个)地址循环包含第二数量的位。
根据一个或一个以上实施例,第二数量的位可布置为第N个地址循环的一个或一个以上最高有效位。然而,本发明的实施例不限于此,且磨损循环/状态信息不需要专门限于最高有效位。举例来说,可使用一个位来表示年龄旗标,且此位可在最后一个地址循环中由地址循环的最高有效位以外的位传送。因此同样地,年龄信息(例如,旗标)可由最后一个地址循环以外的地址循环的位来传送。
读者将了解,第二数量的位可包含在最后一个地址循环中,最后一个地址循环具有或不具有第一数量的位中的任何位。也就是说,第二数量的位可连同(图5A所示)或不连同(图5B所示)第一数量的位的一部分包含在最后一个地址循环中。
所属领域的技术人员将了解,一些存储器装置在寻址存储器单元时利用3个或5个地址循环。所属领域的技术人员还将了解通过在现有的3个或5个地址循环中包含磨损循环信息和/或磨损状态信息(例如,通过利用原本未使用的数据位)而维持与此3个或5个地址循环协议的兼容性的益处。因此同样地,所属领域的技术人员将了解在额外地址循环中包含磨损循环信息和/或磨损状态信息(例如,因此允许将所述3个或5个地址循环中更多的位用于寻址信息)的益处。如先前提到,磨损循环信息和/或磨损状态信息不限于包含在地址循环中,且可出于系统兼容性考虑而适当包含在现有的或额外的命令循环中。
图6是具有根据本发明一个或一个以上实施例操作的至少一个存储器装置的存储器模块的功能框图。存储器模块693被说明为存储器卡,但参考存储器模块693所论述的概念适用于其它类型的可移除或便携式存储器(例如,USB快闪驱动器)且希望属于本文使用的“存储器模块”的范围内。另外,尽管图6描绘一个实例性形状因数,但这些概念同样适用于其它形状因数。
在一个或一个以上实施例中,存储器模块693将包含外壳694(如描绘)以封闭一个或一个以上存储器装置695,但此外壳对于所有装置或装置应用来说不是必要的。至少一个存储器装置695包含可根据本文所述的实施例读出的非易失性多电平存储器单元阵列。当存在时,外壳694包含用于与主机装置通信的一个或一个以上触点696。主机装置的实例包含数码相机、数字记录和回放装置、PDA、个人计算机、存储器卡读取器、接口集线器和类似物。对于一个或一个以上实施例,触点696呈标准化接口的形式。举例来说,对于USB快闪驱动器,触点696可能呈USB类型A插入连接器的形式。对于一个或一个以上实施例,触点696呈半专用接口的形式,例如可在由SanDisk公司特许的CompactFlashTM存储器卡、Sony公司特许的Memory StickTM存储器卡、Toshiba公司特许的SD Secure Digita1TM存储器卡上找到的接口等。然而大体上,触点696提供用于在存储器模块693与具有用于触点696的兼容性插座的主机之间传送控制、地址和/或数据信号的接口。
存储器模块693可视需要包含额外电路697,其可以是一个或一个以上集成电路和/或离散组件。对于一个或一个以上实施例,额外电路697可包含例如存储器控制器的控制电路,以用于控制在多个存储器装置695上的存取和/或用于在外部主机与存储器装置695之间提供转译层。举例来说,在触点696的数目与到所述一个或一个以上存储器装置695的连接的数目之间可能没有一一对应关系。因此,存储器控制器可选择性地耦合存储器装置695的I/O连接(图6未图示),以在适当时间在适当I/O连接处接收适当信号,或在适当时间在适当触点696处提供适当信号。类似地,主机与存储器模块693之间的通信协议可不同于存储器装置695的存取所需的通信协议。存储器控制器可接着将从主机接收的命令序列转译为适当的命令序列以实现对存储器装置695的既定存取。除了命令序列以外,此转译可进一步包含信号电压电平的改变。
额外电路697可进一步包含与存储器装置695的控制无关的功能性,例如可能由ASIC执行的逻辑功能。而且,额外电路697可包含用于限制对存储器模块693的读取或写入存取的电路,例如密码保护、生物检测计或类似物。额外电路697可包含用于指示存储器模块693的状态的电路。举例来说,额外电路697可包含用于确定是否正将功率供应到存储器模块693和是否当前正存取存储器模块693且显示对其状态的指示(例如当供电时的稳定光以及当存取时的闪烁光)的功能性。额外电路697可进一步包含无源装置(例如去耦电容器)以帮助调整存储器模块693内的功率要求。
结论
本发明包含具有存储器单元的存储器装置和系统,以及操作存储器单元的方法。用于操作存储器单元的一个或一个以上方法包含确定存储器单元的一部分的年龄信息并传送针对存储器单元的所述部分的命令集,所述命令集包含年龄信息。
尽管本文已说明和描述特定实施例,但所属领域的技术人员将了解,经计算以实现相同结果的布置可替代所示的特定实施例。希望本发明涵盖对本发明一个或一个以上实施例的改动和变化。应了解,以说明性方式而不是限制性方式做出以上描述。所属领域的技术人员在回顾以上描述之后将明了以上实施例与本文未具体描述的其它实施例的组合。本发明一个或一个以上实施例的范围包含使用以上结构和方法的其它应用。因此,本发明一个或一个以上实施例的范围应参考所附权利要求书以及此权利要求书具有的完整范围的等效物来确定。
在以上具体实施方式中,为了使揭示内容流畅的目的而在单个实施例中将一些特征分组在一起。此揭示方法不应解释为反映本发明所揭示实施例必须使用比每一权利要求中明确陈述的特征更多的特征的意图。而是如所附权利要求书所反映,本发明标的物处于比单个揭示实施例的所有特征少的特征中。因此,所附权利要求书借此并入具体实施方式中,其中每一权利要求本身代表一单独的实施例。
Claims (30)
1.一种用于操作存储器单元的方法,其包括:
确定所述存储器单元的一部分的年龄信息,其中所述年龄信息指示存储器单元磨损循环信息或磨损状态信息;
从存储器存取装置传送针对所述存储器单元的所述部分的命令集到存储器装置,其中所述命令集包含所述年龄信息;以及
至少部分响应于所述年龄信息而确定用于所述存储器单元的所述部分的至少一个操作参数,其中操作参数包含编程脉冲电压量值、编程脉冲持续时间、编程脉冲频率以及编程脉冲数量。
2.根据权利要求1所述的方法,其中传送所述命令集包含传输至少一个包含所述年龄信息的命令循环。
3.根据权利要求2所述的方法,其包含在时间上最后传输的命令循环中提供所述年龄信息。
4.根据权利要求3所述的方法,其中所述在时间上最后传输的命令循环包含用于所述存储器单元的所述部分的命令识别信息。
5.根据权利要求1所述的方法,其中传送所述命令集包含传输至少一个包含所述年龄信息的地址循环。
6.根据权利要求5所述的方法,其包含在时间上最后传输的地址循环中提供所述年龄信息。
7.根据权利要求6所述的方法,其中所述在时间上最后传输的地址循环包含用于所述存储器单元的所述部分的地址识别信息。
8.根据权利要求1所述的方法,其中确定所述至少一个操作参数是至少部分基于特征化所述存储器单元的性能的预定Vt漂移曲线信息。
9.一种用于操作包含存储器单元的存储器装置的方法,其包括:
监视对应于存储器装置的至少一特定部分的年龄的年龄信息;
将所述年龄信息传送到所述存储器装置;以及
至少部分响应于所述年龄信息而在安全操作模式与快速操作模式之间切换所述存储器装置,其中所述年龄信息指示存储器单元磨损循环信息或磨损状态信息。
10.一种用于操作存储器装置中的若干存储器单元的方法,其包括:
确定对所述若干存储器单元执行的磨损循环的数目;
基于所述磨损循环数目确定磨损状态;
将所述若干存储器单元的存取信息从存储器存取装置传送到存储器,所述存取信息包含年龄信息,其中所述年龄信息指示存储器单元磨损循环信息或磨损状态信息;以及
至少部分响应于所述年龄信息而确定用于所述若干存储器单元的至少一个操作参数,其中所述至少一个操作参数选自包括编程脉冲电压量值、编程脉冲持续时间、编程脉冲频率以及编程脉冲数量的群组。
11.根据权利要求10所述的方法,其包含:
在所述存储器装置中存储特征化所述存储器装置的操作性能的数据布置,所述数据布置使至少一个操作参数与年龄信息相关;且
其中确定所述至少一个操作参数包含从所述数据布置中选择所述至少一个操作参数的值或对对应于所述年龄信息的所述至少一个操作参数的改变。
12.根据权利要求10所述的方法,其包含:
在所述存储器装置中存储特征化所述存储器装置的操作性能的数据布置,所述数据布置使至少一个操作参数与年龄信息相关;且
其中确定所述至少一个操作参数包含执行存储的函数以计算所述至少一个操作参数的值或计算对对应于所述年龄信息的所述至少一个操作参数的改变。
13.根据权利要求10所述的方法,其中所述至少一个操作参数包含:编程脉冲电压量值、编程脉冲持续时间、编程脉冲频率以及编程脉冲数量。
14.根据权利要求10所述的方法,其中所述存取信息包含命令部分和地址部分,所述地址部分包含对应于所述若干存储器单元的识别信息和所述年龄信息。
15.根据权利要求14所述的方法,其中传送所述存取信息包含:
在包含于在时间上最后传送的循环中的所述年龄信息之前传送多个所述地址部分。
16.根据权利要求15所述的方法,其包含通过所述在时间上最后传输的循环的最高有效位中的一者或一者以上来表示对应于所述若干存储器单元的所述年龄信息。
17.根据权利要求16所述的方法,其中所述在时间上最后传送的循环的最低有效位中的一者或一者以上表示对应于所述若干存储器单元的所述识别信息的一部分。
18.根据权利要求12所述的方法,其中所述数据布置特征化所述存储器装置的Vt漂移曲线,进而使所述Vt漂移曲线与所述年龄信息相关。
19.一种存储器装置,其包括:
存储器单元阵列;以及
控制电路,其耦合到所述存储器单元且适于:
接收对应于若干所述存储器单元的存取信息;
从所述存取信息检索年龄信息,其中所述年龄信息指示存储器单元磨损循环信息或磨损状态信息;以及
至少部分响应于所述年龄信息而针对所述若干存储器单元确定对应于所述年龄信息的至少一个操作参数,其中所述至少一个操作参数选自包含编程脉冲电压量值、编程脉冲持续时间、编程脉冲频率以及编程脉冲数量的群组。
20.根据权利要求19所述的存储器装置,其中所述年龄信息代表对所述若干存储器单元执行的磨损循环的范围。
21.根据权利要求19所述的存储器装置,其中所述控制电路适于确定对操作参数的修改。
22.根据权利要求19所述的存储器装置,其中所述控制电路适于将对应于所检索的年龄信息的最后一个地址循环的一个或一个以上位存储在寄存器中。
23.根据权利要求22所述的存储器装置,其中所述一个或一个以上位是所述最后一个地址循环的最高有效位。
24.根据权利要求19所述的存储器装置,其中所述年龄信息是对应于磨损循环数量的信息。
25.根据权利要求19所述的存储器装置,其中所述至少一个操作参数包括:编程脉冲电压量值、编程脉冲持续时间、编程脉冲频率以及所使用编程脉冲的数量。
26.根据权利要求19所述的存储器装置,其中所述年龄信息指示在选自包含以下者的群组的模式中操作所述若干存储器单元:高可靠性模式和高性能模式。
27.一种存储器系统,其包括:
存储器存取装置;
存储器,其包括存储器单元阵列和控制电路;
接口,其耦合在所述存储器存取装置与所述存储器之间,所述接口经配置以传送数据布置,所述数据布置包含:
第一数量的位,其表示对应于若干所述存储器单元的存取信息;以及
第二数量的位,其表示对应于所述若干存储器单元的年龄信息,其中所述年龄信息指示存储器单元磨损循环信息或磨损状态信息,
其中所述第一和第二数量的位是在N个地址循环中通过所述接口传送,第N个地址循环包含所述第二数量的位,其中所述控制电路适于至少部分响应于所述年龄信息而针对所述若干存储器单元确定下列中的至少一者:编程脉冲电压量值、编程脉冲持续时间、编程脉冲频率以及编程脉冲数量的群组。
28.根据权利要求27所述的存储器系统,其中所述存储器是存储器装置。
29.根据权利要求27所述的存储器系统,其中所述第二数量的位是所述第N个地址循环的一个或一个以上最高有效位。
30.根据权利要求27所述的存储器系统,其中所述第一数量的位的一部分包含在所述第N个地址循环中。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810211462.2A CN101685675B (zh) | 2008-09-26 | 2008-09-26 | 存储器单元操作 |
TW97137512A TWI381395B (zh) | 2008-09-26 | 2008-09-30 | 記憶體單元操作 |
US12/388,366 US8195899B2 (en) | 2008-09-26 | 2009-02-18 | Memory cell operation |
US13/485,226 US8402207B2 (en) | 2008-09-26 | 2012-05-31 | Memory cell operation |
US13/827,135 US8984214B2 (en) | 2008-09-26 | 2013-03-14 | Memory cell operation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810211462.2A CN101685675B (zh) | 2008-09-26 | 2008-09-26 | 存储器单元操作 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101685675A CN101685675A (zh) | 2010-03-31 |
CN101685675B true CN101685675B (zh) | 2014-01-15 |
Family
ID=42048775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810211462.2A Active CN101685675B (zh) | 2008-09-26 | 2008-09-26 | 存储器单元操作 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN101685675B (zh) |
TW (1) | TWI381395B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8495285B2 (en) * | 2011-08-31 | 2013-07-23 | Micron Technology, Inc. | Apparatuses and methods of operating for memory endurance |
US9176862B2 (en) * | 2011-12-29 | 2015-11-03 | Sandisk Technologies Inc. | SLC-MLC wear balancing |
US9934831B2 (en) | 2014-04-07 | 2018-04-03 | Micron Technology, Inc. | Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters |
JP5992983B2 (ja) * | 2014-12-03 | 2016-09-14 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体記憶装置 |
CN106297892B (zh) * | 2016-08-11 | 2019-06-28 | 北京兆易创新科技股份有限公司 | 一种存储器参考单元的实现方法及系统 |
KR20190040604A (ko) * | 2017-10-11 | 2019-04-19 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
US11188461B2 (en) * | 2019-06-19 | 2021-11-30 | Micron Technology, Inc. | Garbage collection adapted to memory device life expectancy |
US11651819B2 (en) * | 2020-07-24 | 2023-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuit and method of operating the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101046803A (zh) * | 2006-03-28 | 2007-10-03 | 大唐移动通信设备有限公司 | 文件系统的安全管理方法及装置 |
CN101140586A (zh) * | 2007-09-30 | 2008-03-12 | 浙江大学 | 嵌入式系统中NAND Flash存储器上建立文件系统的方法 |
CN101208753A (zh) * | 2005-03-14 | 2008-06-25 | 晟碟以色列有限公司 | 使用相对等级来实现闪存中的磨损均衡的方法 |
CN101236789A (zh) * | 2006-12-18 | 2008-08-06 | 三星电子株式会社 | 检测静态数据区、磨损均衡、和合并数据单元的方法和装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU7313600A (en) * | 1999-09-17 | 2001-04-24 | Hitachi Limited | Storage where the number of error corrections is recorded |
TW522403B (en) * | 2001-08-02 | 2003-03-01 | Macronix Int Co Ltd | Reliability testing method and circuit of non-volatile memory |
US7512847B2 (en) * | 2006-02-10 | 2009-03-31 | Sandisk Il Ltd. | Method for estimating and reporting the life expectancy of flash-disk memory |
US7657701B2 (en) * | 2007-01-03 | 2010-02-02 | The General Electric Company | System and method of flash memory wear leveling using distributed write cycles |
-
2008
- 2008-09-26 CN CN200810211462.2A patent/CN101685675B/zh active Active
- 2008-09-30 TW TW97137512A patent/TWI381395B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101208753A (zh) * | 2005-03-14 | 2008-06-25 | 晟碟以色列有限公司 | 使用相对等级来实现闪存中的磨损均衡的方法 |
CN101046803A (zh) * | 2006-03-28 | 2007-10-03 | 大唐移动通信设备有限公司 | 文件系统的安全管理方法及装置 |
CN101236789A (zh) * | 2006-12-18 | 2008-08-06 | 三星电子株式会社 | 检测静态数据区、磨损均衡、和合并数据单元的方法和装置 |
CN101140586A (zh) * | 2007-09-30 | 2008-03-12 | 浙江大学 | 嵌入式系统中NAND Flash存储器上建立文件系统的方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201013692A (en) | 2010-04-01 |
CN101685675A (zh) | 2010-03-31 |
TWI381395B (zh) | 2013-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8984214B2 (en) | Memory cell operation | |
CN101685675B (zh) | 存储器单元操作 | |
CN102592668B (zh) | 非易失性存储设备和系统及编程非易失性存储设备的方法 | |
US8130542B2 (en) | Reading non-volatile multilevel memory cells | |
JP5093614B2 (ja) | マルチレベルセル不揮発性メモリデバイスにおけるシングルレベルセルプログラミング | |
US7969788B2 (en) | Charge loss compensation methods and apparatus | |
CN103155044A (zh) | 用于闪速存储器的多页编程方案 | |
US8144519B2 (en) | Programming a flash memory device | |
CN101432821A (zh) | 模仿存储器装置中的编程验证漏极电阻 | |
CN101681300A (zh) | 存储器系统 | |
US9030878B2 (en) | Semiconductor memory device including a plurality of cell strings, memory system including the same, and control method thereof | |
US8638632B2 (en) | Access line management in a memory device | |
US9251901B2 (en) | Semiconductor memory device with high threshold voltage distribution reliability method | |
US11782633B2 (en) | Memory device and method for monitoring the performances of a memory device | |
US7660163B2 (en) | Method and unit for verifying initial state of non-volatile memory device | |
US20080298134A1 (en) | Method of reading configuration data in flash memory device | |
US11321170B2 (en) | Memory system, memory controller, and method for operating memory system | |
CN101685676B (zh) | 确定存储器页状况 | |
KR20140079913A (ko) | 불휘발성 메모리 장치 및 이의 프로그램 방법 | |
US20130170301A1 (en) | Wordline-to-Wordline Stress Configuration | |
KR20200138894A (ko) | 메모리 시스템, 메모리 컨트롤러 및 메모리 장치 | |
US20230154540A1 (en) | Storage system and operating method of storage controller | |
KR101829470B1 (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
WO2020240234A1 (en) | Method for checking the erasing phase of a memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |