TWI604457B - 用於記憶體操作參數之儲存及寫入多重參數編碼之裝置及方法 - Google Patents

用於記憶體操作參數之儲存及寫入多重參數編碼之裝置及方法 Download PDF

Info

Publication number
TWI604457B
TWI604457B TW104111151A TW104111151A TWI604457B TW I604457 B TWI604457 B TW I604457B TW 104111151 A TW104111151 A TW 104111151A TW 104111151 A TW104111151 A TW 104111151A TW I604457 B TWI604457 B TW I604457B
Authority
TW
Taiwan
Prior art keywords
parameter
register
mode register
memory
operating
Prior art date
Application number
TW104111151A
Other languages
English (en)
Other versions
TW201603032A (zh
Inventor
狄恩Ｄ 甘斯
丹尼爾Ｃ 史金納
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201603032A publication Critical patent/TW201603032A/zh
Application granted granted Critical
Publication of TWI604457B publication Critical patent/TWI604457B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits

Landscapes

  • Dram (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Static Random-Access Memory (AREA)
  • General Physics & Mathematics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Logic Circuits (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Description

用於記憶體操作參數之儲存及寫入多重參數編碼之裝置及方法
電子記憶體在諸多電子系統中用於儲存資訊，舉例而言，在諸如一行動電話、一平板電腦、一電腦、一伺服器之電子系統以及包含一處理器或具有儲存資訊之一需要之電子系統中。可透過由記憶體經由一命令匯流排接收之記憶體命令(諸如寫入命令及讀取命令)控制記憶體。可使用寫入命令將待儲存之資訊寫入至記憶體，且在一稍後時間藉由使用讀取命令自記憶體讀取資訊而檢索待儲存之資訊。
一電子系統之電路(包含記憶體)通常根據一共同時脈操作。如已知，可以不同時脈頻率(諸如一相對高時脈頻率(例如，大於500MHz)以及一較低頻率)操作一記憶體，此可降低電力消耗。然而，記憶體可需要具有不同操作條件以用於在不同時脈頻率下之恰當操作。亦即，記憶體操作條件可需要在時脈頻率改變時改變。在某些情形中，與經由一命令匯流排接收記憶體命令相關之記憶體操作條件應在時脈頻率之改變之前經改變，以便維持與記憶體之通信，且使記憶體繼續恰當地操作。
通常，記憶體包含儲存各種操作及控制參數之參數編碼之模式暫存器，該等參數編碼用於設定記憶體之操作條件。可藉助模式暫存器寫入操作將參數編碼寫入至模式暫存器。操作及控制參數之實例包 含與叢發長度、前置項及後置項長度、讀取及寫入延時、晶粒上終端設定、參考電壓設定以及其他相關之參數。改變記憶體操作條件可涉及在記憶體可在一新條件下(舉例而言，以一新時脈頻率)恰當地操作之前寫入操作及控制參數之新參數編碼。改變各種操作參數之參數編碼可需要在記憶體可在新條件下操作時可延遲之數個模式暫存器寫入操作。另外，可需要同時改變操作參數中之某些操作參數之參數編碼，以便維持對記憶體之控制，從而使記憶體在一新條件下之操作進一步複雜化。
100‧‧‧記憶體
102‧‧‧陣列/記憶體陣列
106‧‧‧控制邏輯電路
108‧‧‧命令匯流排
110‧‧‧位址鎖存器
112‧‧‧模式暫存器
120‧‧‧位址匯流排
122‧‧‧列位址解碼器
124‧‧‧存取線驅動器
128‧‧‧行位址解碼器
130‧‧‧讀取/寫入電路/記憶體陣列讀取/寫入陣列
134‧‧‧資料輸出緩衝器
140‧‧‧輸入輸出資料匯流排
142‧‧‧參考電壓電路
144‧‧‧資料輸入緩衝器
146‧‧‧資料匯流排
148‧‧‧晶粒上終端電路
150‧‧‧記憶體控制器
210‧‧‧模式暫存器
210(0)‧‧‧暫存器
210(1)‧‧‧暫存器
210(A 0)‧‧‧暫存器
210(A 1)‧‧‧暫存器
220‧‧‧模式暫存器
220(0)‧‧‧暫存器
220(1)‧‧‧暫存器
220(B0)‧‧‧暫存器
220(B1)‧‧‧暫存器
220(C0)‧‧‧暫存器
220(C1)‧‧‧暫存器
230‧‧‧模式暫存器
230(0)‧‧‧暫存器
230(1)‧‧‧暫存器
MRA‧‧‧模式暫存器位址
MRB‧‧‧模式暫存器位址
MRC‧‧‧模式暫存器位址
PARAM0‧‧‧操作參數
PARAM1‧‧‧操作參數
PARAM2‧‧‧操作參數
PARAM3‧‧‧操作參數
PARAMA-SP1‧‧‧操作參數
PARAMA-SP0‧‧‧操作參數
PARAMB-SP1‧‧‧操作參數
PARAMB-SP0‧‧‧操作參數
PARAMC-SP1‧‧‧操作參數
PARAMC-SP0‧‧‧操作參數
SP-SELECT‧‧‧控制參數
SP-WRITE‧‧‧控制參數
SP0‧‧‧第一設定點/設定點
SP1‧‧‧第二設定點/設定點
VREF‧‧‧參考電壓
圖1A係根據本發明之一實施例之包含一記憶體之一裝置之一方塊圖。圖1B係根據本發明之一實施例之包含一記憶體控制器且進一步包含一記憶體之一裝置之一方塊圖。
圖2係根據本發明之一實施例之一記憶體之模式暫存器之一方塊圖。
圖3A係根據本發明之一實施例之儲存針對一第一設定點之操作參數之參數編碼之暫存器之一圖式。圖3B係根據本發明之一實施例之儲存針對一第二設定點之操作參數之參數編碼之暫存器之一圖式。
圖4係根據本發明之一實施例之用於將操作參數之參數編碼寫入至模式暫存器之一流程圖。
圖5係根據本發明之一實施例之用於在與不同操作條件相關聯之不同操作設定點之間進行選擇之一流程圖。
圖6係根據本發明之一實施例之用於針對兩個不同記憶體操作條件寫入操作參數之參數編碼之一流程圖。
圖7係根據本發明之一實施例之用於操作參數之寫入參數編碼之一流程圖。
下文陳述某些細節以提供對本發明之實施例之一充分理解。然而，熟習此項技術者將明瞭，可在不具有此等特定細節之情況下實踐本發明之實施例。此外，本文中所闡述之本發明之特定實施例以實例方式提供且不應用於將本發明之範圍限制於此等特定實施例。在其他情況下，未詳細展示眾所周知之電路、控制信號、定時協定及軟體操作以避免不必要地使本發明含糊不清。
圖1A圖解說明根據本發明之一實施例之包含一記憶體100之一裝置。如本文中所使用，裝置可指代(舉例而言)一積體電路、一記憶體器件、一記憶體系統、一電子器件或系統、一智慧型電話、一平板電腦、一電腦、一伺服器等。記憶體100包含記憶體單元(舉例而言，其可係揮發性記憶體單元(例如，DRAM記憶體單元、SRAM記憶體單元等)、非揮發性記憶體單元(例如，快閃記憶體單元、PCM單元等)或某些其他類型之記憶體單元)之一陣列102。記憶體100包含一控制邏輯電路106，控制邏輯電路106透過一命令匯流排108接收記憶體命令且在記憶體100內產生對應控制信號以實施各種記憶體操作。控制邏輯電路106可進一步接收用於對記憶體100之操作進行定時之一時脈信號。在某些實施例中，可基於提供至記憶體之除一時脈信號以外之一信號(舉例而言，一選通信號(圖1中未展示))而提供對操作之內部定時。控制邏輯電路106回應於施加至命令匯流排108之記憶體命令以對記憶體陣列102執行各種操作。舉例而言，控制邏輯電路106用於提供內部控制信號以自記憶體陣列102讀取資料及將資料寫入至記憶體陣列102。
一模式暫存器112儲存由控制邏輯電路106使用以組態記憶體100之操作(舉例而言)以用於設定記憶體100之操作條件之資訊。模式暫存器112包含用以儲存各種操作及控制參數之參數編碼之暫存器，該等參數編碼用於設定記憶體100之一操作條件。操作及控制參數之實 例包含與叢發長度、前置項及後置項長度、讀取及寫入延時、晶粒上終端設定、參考電壓設定以及其他相關之參數。可使用模式暫存器命令將該等參數編碼寫入至模式暫存器112。在某些實施例中，可由記憶體100經由一位址匯流排接收該等參數編碼。亦可以其他方式接收該等參數編碼。控制邏輯電路106將內部控制信號提供至記憶體100之電路以使其如由模式暫存器112儲存之操作參數所設定而操作。
如下文將更詳細地闡述，模式暫存器112包含用以儲存一或多個操作參數之多重參數編碼之暫存器。亦即，某些操作參數具有針對其所儲存之多重操作編碼。模式暫存器112進一步包含用以儲存控制參數之參數編碼之暫存器，該等控制參數用以在用於多重參數編碼之暫存器之間進行選擇。該等控制參數中之一者用於選擇由控制邏輯電路106使用一或多個操作參數之多重操作編碼中之哪些操作編碼來設定記憶體100之一當前操作條件。該等控制參數中之另一者用於選擇由控制邏輯電路106針對一模式暫存器寫入操作將一或多個操作參數之參數編碼寫入暫存器中之哪一者。一或多個操作參數及用於選擇將使用及寫入參數編碼中之哪一者之控制參數之多重參數編碼促進記憶體100之操作條件之相對迅速切換。在某些實施例中，多重操作參數之參數編碼可同時(例如，在彼此之一時間週期以內)自一個編碼切換至另一編碼，因此自一個記憶體操作條件迅速地改變為另一記憶體操作條件。
記憶體100透過一位址匯流排120接收列位址信號及行位址信號且將該等位址信號鎖存於一位址鎖存器110中。位址鎖存器110然後輸出一單獨行位址及一單獨列位址。位址鎖存器110將該等列位址及行位址分別提供至一列位址解碼器122及一行位址解碼器128。位址鎖存器110亦可接收參數編碼，且將該等參數編碼寫入至模式暫存器112以用於模式暫存器寫入操作。行位址解碼器128選擇延伸穿過陣列102之 對應於各別行位址之存取線。列位址解碼器122連接至存取線驅動器124，存取線驅動器124啟動陣列102中對應於所接收列位址之各別記憶體單元列。對應於一所接收行位址之選定存取線耦合至一讀取/寫入電路130以經由一輸入輸出資料匯流排140將讀取資料提供至一資料輸出緩衝器134。資料輸出緩衝器134經由資料匯流排146提供讀取資料。透過耦合至資料匯流排146之一資料輸入緩衝器144且透過記憶體陣列讀取/寫入電路130將寫入資料施加至記憶體陣列102。
晶粒上終端(ODT)電路148在針對命令匯流排108及位址匯流排120以及資料匯流排146經啟用時提供終端電阻。該終端電阻可改良由記憶體100經由匯流排接收之信號之信號完整性。ODT電路148之啟用及提供至匯流排之終端電阻之量值可藉由將適當參數編碼寫入於模式暫存器112中來設定。記憶體100可包含提供一參考電壓VREF以供記憶體100之電路使用之一VREF電路142。在某些實施例中，可不包含VREF電路142。舉例而言，參考電壓VREF可由控制邏輯電路106用來與自命令匯流排108接收之信號之電壓做比較，以判定所接收信號之邏輯值。可藉由將一參考電壓操作參數之適當參數編碼寫入於模式暫存器112中而設定參考電壓VREF或設定參考電壓之一範圍。
圖1B圖解說明包含記憶體100及一記憶體控制器150之一裝置。記憶體控制器150經組態以經由命令匯流排108及位址匯流排120將記憶體命令及位址提供至記憶體100。經由一資料匯流排146將資料自記憶體100提供至記憶體控制器150以用於讀取命令，且經由資料匯流排146將資料自記憶體控制器150提供至記憶體100以用於寫入命令。記憶體控制器150可向記憶體100提供模式暫存器寫入命令及參數編碼以將參數編碼寫入至記憶體100之模式暫存器。操作及控制參數之參數編碼經儲存且用於設定記憶體100之操作條件，如先前所闡述。在某些實施例中，不是記憶體控制器150將記憶體命令、位址及資料提供 至一記憶體(例如，記憶體100)，而是記憶體控制器150將記憶體命令、位址及資料提供至與一記憶體一起包含於一記憶體子系統中之一邏輯電路(未展示)。該邏輯電路可接收記憶體命令、位址及資料且因此向一記憶體提供用於操作該記憶體之信號。
圖2圖解說明根據本發明之一實施例之模式暫存器112之一部分。模式暫存器210、220及230可包含於模式暫存器112中。模式暫存器210、220及230表示與一各別模式暫存器相關聯之一暫存器群組，該各別模式暫存器又可藉由一各別模式暫存器位址識別。在圖2之實施例中，模式暫存器210藉由模式暫存器位址MRA識別，模式暫存器220藉由模式暫存器位址MRB識別，且模式暫存器230藉由模式暫存器位址MRC識別。該等暫存器儲存各種操作參數及控制參數之參數編碼，(舉例而言)由控制邏輯電路106使用該等參數編碼來設定記憶體器件之一當前操作條件。舉例而言，暫存器210(0)、210(1)、210(A0)及210(A1)可分別儲存操作參數PARAM0、PARAM1、PARAMA-SP0及PARAMA-SP1之參數編碼。暫存器220(B0)、220(B1)、220(C0)、220(C1)、220(0)及220(1)可分別儲存操作參數PARAMB-SP0、PARAMB-SP1、PARAMC-SP0、PARAMC-SP1、PARAM2及PARAM3之參數編碼。可回應於對特定暫存器之一模式暫存器寫入操作而將操作參數之參數編碼寫入至各別暫存器。
操作參數中之某些操作參數可儲存一個以上參數編碼，其中每一參數編碼表示操作參數之一不同設定。舉例而言，可儲存某些操作參數之兩個、三個、四個或更多參數編碼。在圖2之實施例中，舉例而言，由暫存器210(A0)及210(A1)針對操作參數PARAMA儲存兩個參數編碼。同樣地，存在由暫存器220(B0)及220(B1)針對操作參數PARAMB所儲存之兩個參數編碼以及由暫存器220(C0)及220(C1)針對操作參數PARAMC所儲存之兩個參數編碼。由暫存器210(A0)、 220(B0)及220(C0)針對操作參數PARAMA、PARAMB及PARAMC所儲存之參數編碼可用於一第一設定點SP0，且由暫存器210(A1)、220(B1)及220(C1)針對操作參數PARAMA、PARAMB及PARAMC所儲存之參數編碼可用於一第二設定點SP1。該等設定點可與一各別操作條件相關聯，舉例而言，第一設定點SP0可與一第一操作條件相關聯且第二設定點SP1可與一第二操作條件相關聯。如下文將更詳細地闡釋，可選擇操作參數PARAMA、PARAMB及PARAMC之兩個不同設定點中之一者來用於設定記憶體之當前記憶體操作條件。可透過由模式暫存器230之暫存器儲存之控制參數之使用來選擇將使用哪些操作參數。
操作參數之參數編碼可由一或多個位元(二進制數位)之資訊表示，且用於不同操作參數之暫存器可儲存一或多個位元之資訊。舉例而言，操作參數PARAM0可由一1位元參數編碼表示且暫存器210(0)可儲存1位元之資訊，而操作參數PARAM1可由一2位元參數編碼表示且暫存器210(1)可儲存2位元之資訊。在其他實施例中，該等操作參數亦可由更多或更少位元表示。
模式暫存器230包含用於參數編碼之儲存控制參數SP-SELECT及SP-WRITE之暫存器230(0)及230(1)。控制參數SP-SELECT之參數編碼可為1位元。控制參數SP-WRITE之參數編碼可為1位元。然而，在其他實施例中，控制參數SP-SELECT及SP-WRITE之參數編碼可為1以上之位元。
控制參數SP-SELECT可用於選擇使用操作參數PARAMA、PARAMB及PARAMC之設定點中之哪一設定點來設定記憶體之當前記憶體操作條件。舉例而言，寫入至暫存器230(0)之一參數編碼「0」可選擇操作參數PARAMA、PARAMB及PARAMC之第一設定點SP0來設定當前記憶體操作條件。亦即，如圖3A中所圖解說明，由暫 存器210(A0)、220(B0)及220(C0)儲存之參數編碼可用於針對當前記憶體操作條件設定操作參數PARAMA、PARAMB及PARAMC。相比之下，寫入至暫存器230(0)之一參數編碼「1」可選擇操作參數PARAMA、PARAMB及PARAMC之第二設定點SP1來設定當前記憶體操作條件。如圖3B中所圖解說明，由暫存器210(A1)、220(B1)及220(C1)儲存之參數編碼可用於針對當前記憶體操作條件設定操作參數PARAMA、PARAMB及PARAMC。將控制參數SP-SELECT之參數編碼寫入至暫存器230(0)可致使控制邏輯電路106同時切換所有操作參數PARAMA、PARAMB及PARAMC之參數編碼(例如，操作參數PARAMA、PARAMB及PARAMC之參數編碼全部在彼此之一時間週期(舉例而言，100ns)以內經切換)，因此將記憶體操作條件自一者迅速地改變為另一者。多工器可耦合至儲存彼等操作參數的具有多重參數編碼之多重參數編碼之暫存器，且基於控制參數SP-SELECT而將選定參數編碼提供至控制邏輯電路106。舉例而言，控制參數SP-SELECT之邏輯值可用於控制多工器將選定參數編碼提供至控制邏輯電路106，以設定記憶體操作條件。
控制參數SP-WRITE可用於選擇在執行一模式暫存器寫入操作時寫入操作參數PARAMA、PARAMB及PARAMC之設定點中之哪一設定點。舉例而言，由暫存器230(1)儲存之一參數編碼「0」可致使在將參數編碼分別寫入至模式暫存器210及模式暫存器220時寫入第一設定點SP0之操作參數PARAMA、PARAMB及PARAMC。亦即，當針對控制參數SP-WRITE儲存一「0」時，對使用模式暫存器位址MRA之模式暫存器210之一模式暫存器寫入操作將致使操作參數PARAM0、PARAM1及PARAMA之新參數編碼寫入至暫存器210(0)、210(1)及210(A0)。對使用模式暫存器位址MRB之模式暫存器220之一模式暫存器寫入操作將致使操作參數PARAMB、PARAMC、PARAM2、 PARAM3之新參數編碼寫入至暫存器220(B0)、220(C0)、220(0)及220(1)。相比之下，由暫存器230(1)儲存之一參數編碼「1」可致使在將參數編碼分別寫入至模式暫存器210及模式暫存器220時寫入第二設定點SP1之操作參數PARAMA、PARAMB及PARAMC。亦即，當針對控制參數SP-WRITE儲存一「1」時，對模式暫存器210之一模式暫存器寫入操作將致使操作參數PARAM0、PARAM1及PARAMA之新參數編碼寫入至暫存器210(0)、210(1)及210(A1)。對模式暫存器220之一模式暫存器寫入操作將致使操作參數PARAMB、PARAMC、PARAM2、PARAM3之新參數編碼寫入至暫存器220(B1)、220(C1)、220(0)及220(1)。
如先前實例所圖解說明，當(舉例而言)對模式暫存器210之一模式暫存器寫入操作用於寫入操作參數PARAMA之控制參數(例如，PARAMA-SP0、PARAMA-SP1)時，回應於對模式暫存器位址MRA之模式暫存器寫入操作而對暫存器(例如，210(A0)、210(A1))中之哪一者進行寫入可至少部分地基於控制參數SP-WRITE之邏輯值。類似地，當對模式暫存器220之一模式暫存器寫入操作用於寫入操作參數PARAMB及PARAMC之控制參數(例如，PARAMB-SP0、PARAMB-SP1、PARAMC-SP0、PARAMC-SP1)時，回應於對模式暫存器位址MRB之模式暫存器寫入操作而對暫存器(例如，220(B0)、220(B1)、220(C0)、220(C1))中之哪一者進行寫入可至少部分地基於控制參數SP-WRITE之邏輯值。
圖2圖解說明模式暫存器210、220及230，然而，在本發明之其他實施例中可包含更多或更少模式暫存器。另外，每一模式暫存器210、220及230可包含用於儲存除圖2中所圖解說明之彼等操作參數及控制參數以外之操作參數及控制參數之暫存器。由模式暫存器210、220及230儲存之操作參數之數目亦可大於或小於所展示之彼等操作參 數之數目。雖然圖2圖解說明用於操作參數(例如，PARAMA、PARAMB、PARAMC)中之某些操作參數之儲存兩個不同參數編碼之兩個暫存器，但在某些實施例中，可包含用於該等操作參數中之某些操作參數之儲存兩個以上不同參數編碼之額外暫存器。舉例而言，可包含用以儲存該等操作參數中之某些操作參數之三個、四個或更多參數編碼之暫存器。因此，本發明之實施例不限於儲存某些操作參數之兩個參數編碼。包含用於儲存參數編碼之額外暫存器提供被選擇用以設定一記憶體操作條件之經增加數目個設定點。亦可需要增加用於儲存控制參數SP-SELECT及SP-WRITE之暫存器以儲存參數編碼之額外位元，該等額外位元係為進行如下操作而需要的：自所儲存設定點適當地進行選擇以設定記憶體操作條件，以及針對一模式暫存器寫入操作選擇哪些暫存器來寫入參數編碼。舉例而言，1位元控制參數SP-SELECT及SP-WRITE可用於選擇兩個不同設定點中之一者之參數編碼，而SP-SELECT及SP-WRITE之2位元控制參數可用於選擇高達四個不同設定點中之一者之參數編碼。增加用於控制參數之位元數目允許自更大數目個不同設定點之選擇。
模式暫存器210、220及230之操作參數可包含熟習此項技術者已知之操作參數。舉例而言，該等操作參數可包含：
1. BL(叢發長度)
2. WR-PRE(寫入前置項)
3. RD-PRE(讀取前置項)
4. nWR(用於自動預充電之寫入恢復)
5. PST(後置項)
6. RL(READ延時)
7. WL(WRITE延時)
8. WLS(WRITE延時設定)
9. PDDS(下拉驅動強度及接收器終端)
10. DBI-RD(DBI讀取啟用)
11. DBI-WR(DBI寫入啟用)
12. DQ-ODT(DQ ODT值)
13. CA-ODT(CA ODT值)
14. VREF-CA(VREF(CA)值)
15. VR-CA(VREF(CA)範圍)
16. VREF-DQ(VREF(DQ)值)
17. VR-DQ(VREF(DQ)範圍)
18. SoC-ODT
亦可包含先前未闡述之其他操作參數。
如先前所論述，與一模式暫存器相關聯之各種操作參數可具有由暫存器儲存之多重參數編碼，其中針對特定操作參數所儲存之每一參數編碼可用於一不同設定點。圖2中將此等操作參數展示為操作參數PARAMA、PARAMB及PARAMC。某些實施例可包含多於或少於圖2中所展示之彼等的儲存多重參數編碼之操作參數。可由一控制參數(諸如先前所闡述之SP-SEELCT)選擇所儲存參數編碼中之哪一者(亦即，設定點中之哪一者)用於設定一當前操作條件。
在某些實施例中，儲存多重參數編碼之操作參數可對應於先前明確列出之操作參數1至18。在某些實施例中，儲存多重參數編碼之操作參數可包含應同時自一個參數編碼切換至另一參數編碼，以便維持與記憶體之通信及對記憶體之控制的操作參數。舉例而言，儲存多重參數編碼之操作參數可包含與命令及/或位址資訊相關之操作參數，舉例而言，與命令所提供至之命令節點之晶粒上終端相關之CA-ODT及與命令節點之一參考電壓相關之VREF-CA。明確列出之其他操作參數1-12及15-18可係不儲存多重參數編碼之操作參數。在其他 實施例中，操作參數1至18中之一或多者可儲存多重參數編碼，而操作參數中之其他者不儲存多重參數編碼。
在操作中，可使用模式暫存器寫入操作將操作參數之參數編碼寫入至暫存器。一控制參數可用於控制回應於模式暫存器寫入操作而將儲存一個以上操作編碼之一操作參數寫入哪些暫存器。可寫入控制參數之對應於所要暫存器之一參數編碼。參數編碼由暫存器儲存且可用於設定一當前記憶體操作條件。針對具有由暫存器儲存之一個以上參數編碼之操作參數，可藉由寫入一控制參數之一參數編碼來選擇操作參數之所儲存參數編碼中之哪些參數編碼對應於操作參數之所要參數編碼。
如先前所闡述，可以不同時脈頻率(諸如一相對高時脈頻率(例如，大於500MHz)以及一較低頻率)操作一記憶體。然而，記憶體可需要具有不同操作條件以用於在不同時脈頻率下之恰當操作。因此，可需要改變該等操作條件以用於連續恰當記憶體操作。可需要在時脈頻率改變之前改變與自一命令匯流排接收記憶體命令相關之操作條件，以便維持與記憶體之通信及對記憶體之控制。針對多個操作條件儲存操作參數之參數編碼且具有用以在多個操作條件之間進行選擇之一控制參數允許當前記憶體操作條件之相對迅速之改變。舉例而言，模式暫存器之暫存器可儲存針對與一第一時脈頻率相關之一第一操作條件及與一第二時脈頻率(不同於第一時脈頻率)相關之一第二操作條件之參數編碼。控制參數可用於在第一及第二操作條件之參數編碼之間進行選擇以視以特定時脈頻率進行操作之需要而設定一當前記憶體操作條件。
圖4圖解說明根據本發明之一實施例之用於將操作參數之參數編碼寫入至模式暫存器之暫存器之一方法。
在步驟410處，執行對模式暫存器230之一模式暫存器寫入操作 以將對應於設定點(將針對該設定點儲存操作參數之新參數編碼)之控制參數SP-WRITE之參數編碼寫入至暫存器230(1)。舉例而言，參考圖2中所展示之模式暫存器210、220及230以及操作參數PARAMA、PARAMB及PARAMC，將一「0」寫入至暫存器230(1)以借助對模式暫存器210及220之模式暫存器寫入操作將操作參數PARAMA、PARAMB及PARAMC之參數編碼寫入至暫存器210(A0)、220(B0)及220(C0)。將一「1」寫入至暫存器230(1)以借助對模式暫存器210及220之模式暫存器寫入操作將操作參數PARAMA、PARAMB及PARAMC之參數編碼寫入至暫存器210(A1)、220(B1)及220(C1)。
在步驟420處，對包含用於一操作參數之儲存多重參數編碼之暫存器之模式暫存器執行一模式暫存器寫入操作。基於控制參數SP-WRITE之參數編碼之邏輯值，控制邏輯電路106控制將操作參數之參數編碼寫入至模式暫存器之適當暫存器。由暫存器230(1)針對控制參數SP-WRITE所儲存之參數編碼判定藉由模式暫存器寫入操作將具有多重所儲存參數編碼之一操作參數寫入暫存器中之哪一暫存器。舉例而言，假定將控制參數SP-WRITE之一參數編碼「0」寫入至暫存器230(1)，對模式暫存器210之一模式暫存器寫入操作將致使將操作參數PARAMA之參數編碼寫入至暫存器210(A0)。對模式暫存器220之一模式暫存器寫入操作將致使將操作參數PARAMB及PARAMC之參數編碼寫入至暫存器220(B0)及220(C0)。在將控制參數SP-WRITE之一參數編碼「1」寫入至暫存器230(1)之情況下，對模式暫存器210及220之一模式暫存器寫入操作將致使分別將操作參數PARAMA、PARAMB及PARAMC之參數編碼寫入至暫存器210(A1)、220(B1)及220(C1)。
在由暫存器針對多個設定點儲存操作參數之參數編碼之後，模式暫存器230之控制參數SP-SELECT可用於選擇由控制邏輯電路106使 用操作參數之哪一設定點來設定一當前記憶體操作條件。舉例而言，可將一參數編碼「0」寫入至暫存器230(1)以選擇設定點SP0之操作參數且可將一參數編碼「1」寫入至暫存器230(1)以選擇設定點SP1之操作參數。
圖5圖解說明根據本發明之一實施例之用於在與不同操作條件相關聯之不同操作設定點之間進行選擇(亦即，用於在可針對各種操作參數所儲存之多重參數編碼之間進行選擇)之一程序。在以下實例中，假定操作參數PARAMA、PARAMB及PARAMC之第一設定點SP0之參數編碼設定當前操作條件。在某些實施例中，繼記憶體之開啟電源及初始化之後，針對設定點SP0及SP1所儲存之參數編碼係在無端接、低頻率環境中操作所需要之預設設定。如由控制參數SP-SELECT及SP-WRITE設定，預設設定點可係第一設定點SP0。舉例而言，繼記憶體之開啟電源及初始化之後且在改變控制參數SP-SELECT之參數編碼及/或寫入操作參數之參數編碼之前，針對第一設定點SP0所儲存之預設參數編碼可設定當前操作條件。
在步驟510處，執行對模式暫存器230之一模式暫存器寫入操作以寫入控制參數SP-SELECT之一參數編碼「1」，此選擇第二設定點SP1之操作參數PARAMA、PARAMB及PARAMC之參數編碼來設定當前操作條件。基於控制參數SP-SELECT之參數編碼之邏輯值，控制邏輯電路106使用對應參數編碼。因此，在控制參數SP-SELECT之一「1」邏輯值之實例中，將由控制邏輯電路106使用由暫存器210(A1)、220(B1)及220(C1)分別針對操作參數PARAMA、PARAMB及PARAMC所儲存之參數編碼(而非由暫存器210(A0)、220(B0)及220(C0)儲存之參數編碼)，以設定當前操作條件。
繼選擇第二設定點SP1之所儲存參數編碼之後，可稍後(舉例而言)藉由以下方式選擇第一設定點SP0之所儲存參數編碼來設定當前操 作條件以用於操作：使用步驟510但將一參數編碼「0」而非一參數編碼「1」寫入至模式暫存器230之控制參數SP-SELECT。
如先前所闡述，可以不同時脈頻率(諸如記憶體係作用時之一相對高時脈頻率以及舉例而言用以保存電力之一較低頻率)操作一記憶體。記憶體可需要針對不同記憶體操作條件具有不同操作參數以用於在不同時脈頻率下之恰當操作。一訓練程序可用於判定各種記憶體操作條件之操作參數。在判定針對不同記憶體操作條件之操作參數之後，將表示操作參數之參數編碼寫入至模式暫存器以經儲存。
圖6圖解說明根據本發明之一實施例之用於針對兩個不同記憶體操作條件將操作參數PARAMA、PARAMB及PARAMC之參數編碼寫入至暫存器之一流程圖。針對一第一記憶體操作條件(例如，用於以一第一時脈頻率操作)之操作參數與第一設定點SP0相關聯且針對一第二記憶體操作條件(例如，用於以一第二時脈頻率操作)之操作參數與第二設定點SP1相關聯。
如先前所闡述，與一第一記憶體操作條件相關聯之一第一設定點可提供可用於繼記憶體之開啟電源及初始化之後設定一當前操作條件之預設參數編碼。繼記憶體之開啟電源及初始化之後，在步驟610處，一訓練程序可用於判定第二記憶體操作條件之操作參數PARAMA、PARAMB及PARAMC之適合值，且判定對應於所要操作參數PARAMA、PARAMB及PARAMC之參數編碼。該訓練程序可基於在一不同信號定時範圍內之命令、位址及/或資料而估計記憶體之效能。命令、位址及/或資料信號之電壓範圍亦可變化，且具備具有不同電路組態之記憶體設定(例如，晶粒上終端設定)。舉例而言，命令、位址及/或資料信號可自一記憶體控制器提供至記憶體。熟習此項技術者已知之習用訓練程序可用於用以判定操作參數之值之訓練程序。在某些實施例中，當記憶體進入一訓練模式時，控制邏輯電路 106將控制控制參數SP-SELECT以將當前記憶體操作條件設定為未寫入之記憶體操作條件(例如，設定為第一記憶體操作條件以用於一第二記憶體操作條件之訓練)，使得記憶體在訓練程序期間根據一已知設定點操作。
在步驟620處，執行對模式暫存器230之一模式暫存器寫入操作以將控制參數SP-WRITE之參數編碼「1」寫入至暫存器230(0)。結果，針對在步驟630處對模式暫存器210及220之隨後模式暫存器寫入操作，控制邏輯電路106將要將操作參數PARAMA、PARAMB及PARAMC之依據訓練所判定之參數編碼寫入至暫存器210(A1)、220(B1)及220(C1)。繼針對第二記憶體操作條件寫入操作參數PARAMA、PARAMB及PARAMC之參數編碼之後，回應於寫入模式暫存器230之控制參數SP-SELECT之一參數編碼「1」，控制邏輯電路106選擇由暫存器210(A1)、220(B1)及220(C1)儲存之參數編碼來設定一當前記憶體操作條件。在某些實施例中，控制邏輯電路106將控制控制參數SP-SELECT以在記憶體退出訓練模式時將當前記憶體操作條件設定為剛剛寫入之記憶體操作條件(例如，在針對第二記憶體操作條件之訓練之後設定為第二記憶體操作條件)。
在步驟640處，一訓練程序可用於判定第一記憶體操作條件之操作參數PARAMA、PARAMB及PARAMC，且判定對應於所要操作參數PARAMA、PARAMB及PARAMC之參數編碼。在步驟650處，執行對模式暫存器230之一模式暫存器寫入操作以將控制參數SP-WRITE之參數編碼「0」寫入至暫存器230(0)。結果，針對在步驟660處對模式暫存器210及220之隨後模式暫存器寫入操作，控制邏輯電路106將要將操作參數PARAMA、PARAMB及PARAMC之依據訓練判定之參數編碼寫入至暫存器210(A0)、220(B0)及220(C0)。繼針對第一記憶體操作條件寫入操作參數PARAMA、PARAMB及PARAMC之參數編碼之 後，回應於寫入模式暫存器230之控制參數SP-SELECT之一參數編碼「0」，控制邏輯電路106選擇由暫存器210(A0)、220(B0)及220(C0)儲存之參數編碼來設定一當前記憶體操作條件。
如先前所論述，可針對一操作參數包含多個暫存器以儲存多個操作設定點。一模式暫存器之控制參數可由控制邏輯電路106使用以選擇使用設定點中之哪一設定點來設定一當前記憶體操作條件。在某些實施例中，充足數目個暫存器包含於記憶體中以針對每一設定點儲存操作參數之參數編碼。舉例而言，足夠暫存器可包含於一記憶體中以儲存一操作參數之四個不同參數編碼，因此允許選擇操作參數之四個不同設定點中之一者。然而，包含充足數目個暫存器可增加電路複雜度且消耗更多面積。
亦可藉由「交換」由暫存器針對一操作參數所儲存之參數編碼而非提供用以針對操作參數之每一所要設定點儲存參數編碼之充足暫存器來提供多個設定點之選擇。舉例而言，在包含足以針對兩個不同設定點儲存操作參數之參數編碼之暫存器之一實施例中，可藉由將一第三設定點之參數編碼寫入至已儲存一第一或第二設定點之參數編碼之暫存器且然後使用控制參數選擇第三設定點之參數編碼來完成三個不同設定點之參數編碼之間的選擇。
圖7圖解說明根據本發明之一實施例之用於使用模式暫存器210、220及230之暫存器來針對操作參數之一第三設定點SP2儲存參數編碼之一程序。在開始圖7中所圖解說明之程序之前，可已(舉例而言)透過一第三記憶體操作條件之一訓練程序來判定第三設定點SP2之參數編碼。第三設定點SP2之參數編碼可儲存於記憶體中，且該等參數編碼在將參數編碼寫入至模式暫存器210、220及230之暫存器時經檢索。此外，暫存器210(A0)、220(B0)及220(C0)儲存針對一第一設定點SP0之操作參數PARAMA、PARAMB及PARAMC之參數編碼，且暫 存器210(A1)、220(B1)及220(C1)儲存針對一第二設定點SP1之操作參數PARAMA、PARAMB及PARAMC之參數編碼。使用第二設定點SP1之操作參數(例如，將控制參數SP-SELECT之一參數編碼「1」儲存於暫存器230(0)中)來設定當前記憶體操作條件。
在步驟710處，執行對模式暫存器230之一模式暫存器寫入操作以將控制參數SP-WRITE之一參數編碼「0」儲存於暫存器230(1)中，使得由控制邏輯電路106對模式暫存器210及220之模式暫存器寫入操作將要將參數編碼寫入至暫存器210(A0)、220(B0)及220(C0)。若針對控制參數SP-WRITE所儲存之參數編碼已為一「0」，則可不執行步驟710。在步驟720處，執行對模式暫存器210及220之模式暫存器寫入操作以將第三設定點SP2之操作參數PARAMA、PARAMB及PARAMC之參數編碼寫入於暫存器210(A0)、220(B0)及220(C0)中，從而重寫由此等暫存器針對第一設定點SP0所儲存之任何先前參數編碼。在步驟730處，執行對模式暫存器230之一模式暫存器寫入操作以將控制參數SP-SELECT之一參數編碼「0」寫入於暫存器230(0)中。結果，控制邏輯電路106使用儲存於暫存器210(A0)、220(B0)及220(C0)中之操作參數PARAMA、PARAMB及PARAMC之參數編碼(亦即，第三設定點SP2之參數編碼)來設定記憶體之一當前記憶體操作條件。
如先前參考圖7之流程圖所闡述，一第三設定點SP2可經選擇以設定一當前記憶體操作條件，儘管模式暫存器210及220之暫存器針對兩個設定點儲存參數編碼(例如，暫存器210(A0)、220(B0)及220(C0)針對一第一設定點且暫存器210(A1)、220(B1)及220(C1)針對一第二設定點)。儘管用第三設定點SP2之參數編碼重寫第一設定點SP0之參數編碼且需要額外模式暫存器寫入操作，如先前所闡述，但不需要特定包含於記憶體中用於儲存第三設定點SP3之參數編碼之額外暫存器，此可降低電路複雜度且減小電路佈局面積。
在其他實施例中，可儲存兩個以上設定點之參數編碼，但暫存器可用於藉由交換儲存於暫存器中之參數編碼與另一設定點之彼等參數編碼而在多於可由模式暫存器一次儲存之設定點之操作參數之間進行選擇。可然後使用用於設定一當前記憶體操作條件之一控制參數(例如，SP-SELECT)來選擇新設定點之新寫入之參數編碼。
根據上文將瞭解，儘管本文已出於圖解說明目的闡述了本發明之具體實施例，但可在不背離本發明之精神及範疇之情況下進行各種修改。因此，本發明不受除所附申請專利範圍以外之任何限制。
100‧‧‧記憶體
102‧‧‧陣列/記憶體陣列
106‧‧‧控制邏輯電路
108‧‧‧命令匯流排
110‧‧‧位址鎖存器
112‧‧‧模式暫存器
120‧‧‧位址匯流排
122‧‧‧列位址解碼器
124‧‧‧存取線驅動器
128‧‧‧行位址解碼器
130‧‧‧讀取/寫入電路/記憶體陣列讀取/寫入陣列
134‧‧‧資料輸出緩衝器
140‧‧‧輸入輸出資料匯流排
142‧‧‧參考電壓電路
144‧‧‧資料輸入緩衝器
146‧‧‧資料匯流排
148‧‧‧晶粒上終端電路
VREF‧‧‧參考電壓

Claims (45)

  1. 一種儲存參數編碼之裝置，其包括：一第一模式暫存器，其包含於一記憶體中且經組態以儲存一相同操作參數之第一及第二參數編碼；及一第二模式暫存器，其包含於該記憶體中且經組態以儲存一控制參數之一參數編碼，該控制參數用以在該操作參數之該等第一與第二參數編碼之間進行選擇以設定該記憶體之一當前操作條件。
  2. 如請求項1之裝置，其中該操作參數與一命令節點之一操作條件相關。
  3. 如請求項1之裝置，其進一步包括一晶粒上終端電路，且其中該操作參數包括一晶粒上終端操作參數。
  4. 如請求項1之裝置，其進一步包括一電壓參考電路，且其中該操作參數包括與該電壓參考電路相關之一操作參數。
  5. 如請求項1之裝置，其中該操作參數包括以下各項中之至少一者：一叢發長度操作參數、一前置項操作參數、一預充電操作參數、一後置項操作參數、一延時參數、一驅動強度參數、一資料匯流排介面操作參數、一晶粒上終端操作參數及一電壓參考操作參數。
  6. 如請求項1之裝置，其中該操作參數包括一第一操作參數，且該第一模式暫存器進一步經組態以儲存一第二操作參數之一第一參數編碼，且進一步經組態以儲存該第二操作參數之一第二參數編碼，其中該等第一及第二操作參數之該等第一參數編碼用於設定一第一記憶體操作條件，且該等第一及第二操作參數之該等第二參數編碼用於設定一第二記憶體操作條件。
  7. 如請求項1之裝置，其中該第一模式暫存器包括：一第一暫存器，其經組態以儲存該操作參數之該第一參數編碼，及一第二暫存器，其經組態以儲存該操作參數之該第二參數編碼。
  8. 如請求項7之裝置，其中該第一暫存器及該第二暫存器經組態以回應於對一相同模式暫存器位址之一模式暫存器寫入操作而被寫入。
  9. 一種儲存用於記憶體操作之參數編碼的裝置，其包括：一第一模式暫存器，其包含經組態以儲存一操作參數之一第一參數編碼之一第一暫存器，且進一步包含經組態以儲存該操作參數之一第二參數編碼之一第二暫存器；一第二模式暫存器，其包含經組態以儲存一第一控制參數之一參數編碼之一第三暫存器，該第一控制參數用於在由該第一暫存器儲存之該第一參數編碼與由該第二暫存器儲存之該第二參數編碼之間進行選擇，以設定一當前記憶體操作條件，該第二模式暫存器進一步包含經組態以儲存一第二控制參數之一參數編碼之一第四暫存器，該第二控制參數用於在該第一暫存器與該第二暫存器之間進行選擇以寫入該操作參數之一參數編碼；及一控制邏輯電路，其耦合至該等第一及第二模式暫存器且經組態以基於由該第三暫存器儲存的該控制參數之該參數編碼而依據該操作參數之該等所儲存參數編碼設定該當前記憶體操作條件。
  10. 如請求項9之裝置，其中該第一暫存器經組態以儲存該操作參數的具有複數個位元之一第一參數編碼。
  11. 如請求項9之裝置，其中該操作參數包括一第一操作參數，且其中該第一模式暫存器進一步包含經組態以儲存一第二操作參數之一第一參數編碼之一第五暫存器，且進一步包含經組態以儲存該第二操作參數之一第二參數編碼之一第五暫存器。
  12. 如請求項11之裝置，其中該控制邏輯電路進一步經組態以自該等第一及第二操作參數之該等第一參數編碼同時切換至該等第一及第二操作參數之該等第二參數編碼。
  13. 如請求項9之裝置，其中該操作參數包括一第一操作參數，且該裝置進一步包括一第三模式暫存器，該第三模式暫存器包含經組態以儲存一第二操作參數之一第一參數編碼之一第五暫存器，且進一步包含經組態以儲存該第二操作參數之一第二參數編碼之一第五暫存器。
  14. 如請求項9之裝置，其中該控制邏輯電路進一步經組態以：回應於對該第一模式暫存器之一模式暫存器寫入操作，基於該第二控制參數之該參數編碼而將該操作參數之一參數編碼寫入至該等第一及第二暫存器中之一者。
  15. 如請求項9之裝置，其中該控制邏輯電路進一步經組態以：回應於對與該第一模式暫存器相關聯之一相同模式暫存器位址之一模式暫存器寫入操作，而將該操作參數之一參數編碼寫入至該等第一及第二暫存器中之一者。
  16. 如請求項9之裝置，其進一步包括耦合至該第一暫存器及該第二暫存器之一多工器，其中該控制邏輯電路經組態以基於針對該控制參數所儲存之該參數編碼而控制該多工器將該操作參數之該等參數編碼中之一者提供至該控制邏輯電路。
  17. 一種儲存用於記憶體操作之參數編碼的裝置，其包括：一記憶體，其經組態而被設定為一當前操作條件，該記憶體 包含：一模式暫存器，其經組態以儲存一相同操作參數之第一及第二參數編碼以針對該操作參數分別設定第一及第二操作條件；及一控制邏輯電路，其耦合至模式暫存器且經組態以基於一控制參數之具有一第一邏輯值之一參數編碼而使用該操作參數之該第一參數編碼將該當前操作條件設定為該第一操作條件，並基於該控制參數之具有一第二邏輯值之該參數編碼而使用該操作參數之該第二參數編碼將該當前操作條件設定為該第二操作條件；及一記憶體控制器，其耦合至該記憶體且經組態以將該操作參數之該等第一及第二參數編碼寫入於該模式暫存器中，且進一步經組態以寫入該控制參數之該參數編碼以將該記憶體之該當前操作條件設定為該等第一或第二操作條件。
  18. 如請求項17之裝置，其中該記憶體及該記憶體控制器經組態以針對該等第一及第二操作條件執行訓練操作，以判定該操作參數之該等第一及第二參數編碼。
  19. 如請求項17之裝置，其中該等第一及第二操作條件與耦合至該記憶體及該記憶體控制器之一命令匯流排之操作條件相關。
  20. 一種儲存用於記憶體操作之參數編碼的方法，其包括：將一操作參數之一第一參數編碼儲存於與一模式暫存器相關聯之一第一暫存器中，該操作參數用於設定包含該模式暫存器之一記憶體之一第一記憶體操作條件；及將該操作參數之一第二參數編碼儲存於與該模式暫存器相關聯之一第二暫存器中，該操作參數用於設定該記憶體之一第二記憶體操作條件。
  21. 如請求項20之方法，其進一步包括基於該第一參數編碼或該第二參數編碼而設定一當前記憶體操作條件。
  22. 如請求項20之方法，其中該模式暫存器包括一第一模式暫存器，且該方法進一步包括將一參數編碼儲存至與一第二模式暫存器相關聯之一暫存器，該參數編碼指示該操作參數之用於設定一記憶體之一當前操作條件之該參數編碼。
  23. 如請求項20之方法，其中該模式暫存器包括一第一模式暫存器，且該方法進一步包括：將具有一第一邏輯值之一參數編碼儲存至與一第二模式暫存器相關聯之一暫存器，其中該參數編碼之該第一邏輯值選擇該第一參數編碼來設定一記憶體之一當前操作條件；及將具有一第二邏輯值之該參數編碼儲存至與該第二模式暫存器相關聯之該暫存器，其中該參數編碼之該第二邏輯值選擇該第二參數編碼來設定該記憶體之該當前操作條件。
  24. 如請求項20之方法，其中該模式暫存器包括一第一模式暫存器且該操作參數包括一第一操作參數，該方法進一步包括：將一第二操作參數之一第一參數編碼儲存於與一第二模式暫存器相關聯之一第一暫存器中；將該第二操作參數之一第二參數編碼儲存於與該第二模式暫存器相關聯之一第二暫存器中；及基於該等第一及第二操作參數之該等第一參數編碼及該等第二參數編碼而設定一當前記憶體操作條件。
  25. 如請求項24之方法，其中設定該當前記憶體操作條件包括：自該等第一操作及第二參數之該等第一參數編碼同時切換至該等第一及第二操作參數之該等第二參數編碼。
  26. 如請求項20之方法，其中該操作參數包括一電壓參考操作參數 及一晶粒上終端操作參數中之至少一者。
  27. 一種寫入用於記憶體操作之參數編碼的方法，其包括：將一操作參數之一第一參數編碼寫入至與一模式暫存器相關聯之一第一暫存器，該操作參數用於設定一第一記憶體操作條件；將該操作參數之一第二參數編碼寫入至與該模式暫存器相關聯之一第二暫存器，該操作參數用於設定一第二記憶體操作條件；及寫入與一控制參數相關之一參數編碼，該控制參數用以在該等第一及第二暫存器之間進行選擇以使其回應於對與該模式暫存器相關聯之該模式暫存器位址之一模式暫存器寫入操作而被寫入。
  28. 如請求項27之方法，其中該模式暫存器包括一第一模式暫存器，且該方法進一步包括將一參數編碼寫入至與一第二模式暫存器相關聯之一暫存器以選擇該操作參數之一所儲存參數編碼來設定一記憶體之一當前操作條件。
  29. 如請求項27之方法，其中寫入至與該模式暫存器相關聯之該第一暫存器包括將該第一參數編碼寫入至與該模式暫存器相關聯之一模式暫存器位址，且其中寫入至與該模式暫存器相關聯之該第二暫存器包括將該第二參數編碼寫入至與該模式暫存器相關聯之該模式暫存器位址。
  30. 如請求項27之方法，其中該模式暫存器包括一第一模式暫存器且該操作參數包括一第一操作參數，該方法進一步包括：將一第二操作參數之一第一參數編碼寫入至與一第二模式暫存器相關聯之一第一暫存器；將該第二操作參數之一第二參數編碼寫入至與該第二模式暫 存器相關聯之一第二暫存器；及在該等第一及第二操作參數之該等第一參數編碼與該等第二參數編碼之間進行選擇，以設定一當前記憶體操作條件。
  31. 如請求項27之方法，其中該操作參數包括以下各項中之至少一者：一叢發長度操作參數、一前置項操作參數、一預充電操作參數、一後置項操作參數、一延時參數、一驅動強度參數、一資料匯流排介面操作參數、一晶粒上終端操作參數及一電壓參考操作參數。
  32. 如請求項27之方法，其中該模式暫存器包括一第一模式暫存器且其中將該操作參數之一第一參數編碼寫入至與該第一模式暫存器相關聯之一第一暫存器包括：將一參數編碼寫入至與一第二模式暫存器相關聯之一暫存器，該參數編碼指示回應於對該第一模式暫存器之一模式暫存器寫入操作將一參數編碼寫入至該第一模式暫存器之該第一暫存器而非寫入至該第一模式暫存器之該第二暫存器；及命令對該第一模式暫存器之一模式暫存器寫入操作寫入該第一參數編碼。
  33. 如請求項32之方法，其中將該操作參數之一第二參數編碼寫入至與該第一模式暫存器相關聯之該第二暫存器包括：將該參數編碼寫入至與該第二模式暫存器相關聯之該暫存器，該參數編碼指示回應於對該第一模式暫存器之一模式暫存器寫入操作將一參數編碼寫入至該第一模式暫存器之該第二暫存器；及命令對該第一模式暫存器之一模式暫存器寫入操作寫入該第二參數編碼。
  34. 如請求項32之方法，其中該參數編碼與一第一控制參數相關且 該暫存器包括一第一暫存器，該方法進一步包括將與一第二控制參數相關之一參數編碼寫入至與該第二模式暫存器相關聯之一第二暫存器，該第二參數編碼指示使用該第一參數編碼來設定一記憶體之一當前操作條件。
  35. 如請求項27之方法，其中該操作參數包括以下各項中之至少一者：一叢發長度操作參數、一前置項操作參數、一預充電操作參數、一後置項操作參數、一延時參數、一驅動強度參數、一資料匯流排介面操作參數、一晶粒上終端操作參數及一電壓參考操作參數。
  36. 一種寫入用於記憶體操作之參數編碼的方法，其包括：針對一記憶體之一第一操作條件判定一操作參數之一第一參數編碼；將該操作參數之該第一參數編碼寫入至該記憶體之一第一暫存器；針對該記憶體之一第二操作條件判定該操作參數之一第二參數編碼；及將該操作參數之該第二參數編碼寫入至該記憶體之一第二暫存器。
  37. 如請求項36之方法，其進一步包括將一參數編碼寫入至一模式暫存器，以設定針對該操作參數將該第一參數編碼用於一當前記憶體操作條件。
  38. 如請求項36之方法，其進一步包括允許一記憶體初始化且設定一預設操作條件用於一當前記憶體操作條件。
  39. 如請求項36之方法，其進一步包括將一參數編碼寫入至一模式暫存器，以設定在寫入該操作參數之該第二參數編碼之前回應於一模式暫存器寫入操作而寫入至該第二暫存器。
  40. 如請求項36之方法，其進一步包括將一參數編碼寫入至一模式暫存器，以設定在將該操作參數之該第二參數編碼寫入至該第二暫存器之後針對該操作參數將該第二參數編碼用於一當前記憶體操作條件。
  41. 如請求項36之方法，其中該第一操作條件與根據一第一時脈頻率之記憶體操作相關聯，且該第二操作條件與根據不同於該第一時脈頻率之一第二時脈頻率之記憶體操作相關聯。
  42. 如請求項36之方法，其中針對該記憶體之一第一操作條件判定一操作參數之一第一參數編碼包括：針對該記憶體之該第一操作條件執行關於該記憶體之一訓練常式；及基於該訓練常式而判定該操作參數之該第一參數編碼。
  43. 如請求項36之方法，其中該等第一及第二暫存器與一模式暫存器相關聯，且其中將該操作參數之該第一參數編碼寫入至該記憶體之該第一暫存器包括將該第一參數編碼寫入至與該模式暫存器相關聯之一模式暫存器位址，且其中將該操作參數之該第二參數編碼寫入至該記憶體之該第二暫存器包括將該第二參數編碼寫入至與該模式暫存器相關聯之該模式暫存器位址。
  44. 如請求項36之方法，其中該操作參數包括以下各項中之至少一者：一叢發長度操作參數、一前置項操作參數、一預充電操作參數、一後置項操作參數、一延時參數、一驅動強度參數、一資料匯流排介面操作參數、一晶粒上終端操作參數及一電壓參考操作參數。
  45. 如請求項36之方法，其進一步包括：將一第一參數編碼寫入至一模式暫存器，以設定回應於對該操作參數之一模式暫存器寫入操作而寫入至該第一暫存器；將該操作參數之一第三參數編碼寫入至該記憶體之該第一暫 存器，該操作參數之該第三參數編碼不同於該等第一及第二參數編碼；及將一第二參數編碼寫入至該模式暫存器，以設定針對該操作參數將該第三參數編碼用於一當前記憶體操作條件。
TW104111151A 2014-04-07 2015-04-07 用於記憶體操作參數之儲存及寫入多重參數編碼之裝置及方法 TWI604457B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/247,129 US9934831B2 (en) 2014-04-07 2014-04-07 Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters

Publications (2)

Publication Number Publication Date
TW201603032A TW201603032A (zh) 2016-01-16
TWI604457B true TWI604457B (zh) 2017-11-01

Family

ID=54209869

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104111151A TWI604457B (zh) 2014-04-07 2015-04-07 用於記憶體操作參數之儲存及寫入多重參數編碼之裝置及方法

Country Status (6)

Country Link
US (8) US9934831B2 (zh)
EP (1) EP3129986A4 (zh)
KR (6) KR102145401B1 (zh)
CN (2) CN106415729B (zh)
TW (1) TWI604457B (zh)
WO (1) WO2015157028A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751403B (zh) * 2018-01-23 2022-01-01 美商安納富來希股份有限公司 具有非揮發性突觸陣列的神經網路電路及神經晶片

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012115839A1 (en) * 2011-02-23 2012-08-30 Rambus Inc. Protocol for memory power-mode control
US9934831B2 (en) 2014-04-07 2018-04-03 Micron Technology, Inc. Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
US10127127B2 (en) * 2015-06-04 2018-11-13 Qualcomm Incorporated Systems and methods for pre-warning a monitoring tool for a communication bus
US10846018B2 (en) * 2017-04-05 2020-11-24 Mediatek Inc. Memory device, memory controller and associated memory system operated according to selected clock signals
KR102438991B1 (ko) * 2017-11-28 2022-09-02 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
KR102407439B1 (ko) * 2017-12-05 2022-06-10 삼성전자주식회사 메모리 장치의 구동 강도, odt 트레이닝 방법, 이를 수행하는 컴퓨팅 시스템 및 시스템 온 칩
JP2019177436A (ja) 2018-03-30 2019-10-17 日本電産株式会社 ロボット制御装置、ロボットの関節の角度を求める方法、プログラム
US12020740B2 (en) * 2018-06-26 2024-06-25 Rambus Inc. Memory device having non-uniform refresh
US10665292B1 (en) * 2018-12-26 2020-05-26 Micron Technology, Inc. Sensing techniques using charge transfer device
KR20200087595A (ko) * 2019-01-11 2020-07-21 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
WO2020152231A1 (en) * 2019-01-22 2020-07-30 Advantest Corporation Automated test equipment for testing one or more devices under test, method for automated testing of one or more devices under test, and computer program using a buffer memory
CN111599397B (zh) * 2019-02-20 2024-04-09 深圳通锐微电子技术有限公司 控制装置及控制方法
US11334259B2 (en) 2020-04-22 2022-05-17 Micron Technology, Inc. Power management based on detected voltage parameter levels in a memory sub-system
CN111930318B (zh) * 2020-09-28 2020-12-25 上海亿存芯半导体有限公司 周期值调节方法及周期值调节系统
KR20220063581A (ko) 2020-11-10 2022-05-17 삼성전자주식회사 동작 파라미터에 대한 다수의 파라미터 코드들을 저장하는 장치, 메모리 장치 및 방법
CN115148251A (zh) * 2021-03-31 2022-10-04 三星电子株式会社 经由信号线连接到外部装置的设备和电子设备
KR20220165482A (ko) * 2021-06-08 2022-12-15 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215725B1 (en) 1997-07-23 2001-04-10 Sharp Kabushiki Kaisha Clock-synchronized memory
US7102958B2 (en) 2001-07-20 2006-09-05 Samsung Electronics Co., Ltd. Integrated circuit memory devices that support selective mode register set commands and related memory modules, memory controllers, and methods
US20050144372A1 (en) * 2003-12-31 2005-06-30 Robert Walker Memory device controlled with user-defined commands
DE102004051958B4 (de) * 2004-10-26 2007-05-10 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Einstellen von Betriebsparametern in einem RAM-Baustein
DE102004053316A1 (de) 2004-11-04 2006-05-18 Infineon Technologies Ag Verfahren zur Ein- und Ausgabe von Betriebsparametern eines integrierten Halbleiterspeichers
JP2007188171A (ja) * 2006-01-11 2007-07-26 Matsushita Electric Ind Co Ltd メモリコントローラ
US20080056051A1 (en) * 2006-08-31 2008-03-06 Peter Mayer Memory with memory banks and mode registers and method of operating a memory
DE102007028870A1 (de) 2007-06-22 2009-01-02 Qimonda Ag Speicherbauteil, Datenverarbeitungssystem, Verfahren zum Einstellen von Betriebsparametern eines Speichers und Computerprogramms
US7864604B2 (en) 2007-09-27 2011-01-04 Intel Corporation Multiple address outputs for programming the memory register set differently for different DRAM devices
US7925844B2 (en) * 2007-11-29 2011-04-12 Micron Technology, Inc. Memory register encoding systems and methods
CN101685675B (zh) * 2008-09-26 2014-01-15 美光科技公司 存储器单元操作
JP2010192031A (ja) 2009-02-17 2010-09-02 Elpida Memory Inc 半導体記憶装置及びこれを備えるメモリモジュール、並びに、データ処理システム
WO2011130177A1 (en) 2010-04-12 2011-10-20 Mei, Inc. Generating a single audit file from multiple sources
IT1399916B1 (it) * 2010-04-30 2013-05-09 Balluchi Dispositivo di memoria ad accesso di registro indicizzato
US8504854B2 (en) 2010-06-21 2013-08-06 Advanced Micro Devices, Inc. Managing multiple operating points for stable virtual frequencies
US9261949B2 (en) 2010-10-29 2016-02-16 Advanced Micro Devices, Inc. Method for adaptive performance optimization of the soc
US8737138B2 (en) * 2010-11-18 2014-05-27 Micron Technology, Inc. Memory instruction including parameter to affect operating condition of memory
US8645743B2 (en) 2010-11-22 2014-02-04 Apple Inc. Mechanism for an efficient DLL training protocol during a frequency change
JP2012203951A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体記憶装置
DE112011106021B4 (de) 2011-12-22 2018-05-03 Intel Corporation Zugreifen auf Daten, die in einem Befehls-/Adressregister-Gerät gespeichert sind
US20140244922A1 (en) 2012-01-20 2014-08-28 Kuljit S. Bains Multi-purpose register programming via per dram addressability mode
US9117509B2 (en) 2012-02-03 2015-08-25 Mediatek Inc. Electronic apparatus, DRAM controller, and DRAM
US20130262792A1 (en) 2012-03-27 2013-10-03 International Business Machines Corporation Memory device support of dynamically changing frequency in memory systems
WO2013165350A1 (en) 2012-04-30 2013-11-07 Intel Corporation Mirroring memory commands to memory devices
KR101964261B1 (ko) 2012-05-17 2019-04-01 삼성전자주식회사 자기 메모리 장치
US8979909B2 (en) 2012-06-29 2015-03-17 Depuy Mitek, Llc Tissue repair suture plates and methods of use
US9117544B2 (en) 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
US9122404B2 (en) * 2013-03-15 2015-09-01 International Business Machines Corporation Adaptive reference tuning for endurance enhancement of non-volatile memories
US9411590B2 (en) * 2013-03-15 2016-08-09 Qualcomm Incorporated Method to improve speed of executing return branch instructions in a processor
CN105229619B (zh) * 2013-05-16 2021-05-07 超威半导体公司 具有指定区域存储器访问调度的存储器系统
US9934831B2 (en) 2014-04-07 2018-04-03 Micron Technology, Inc. Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751403B (zh) * 2018-01-23 2022-01-01 美商安納富來希股份有限公司 具有非揮發性突觸陣列的神經網路電路及神經晶片

Also Published As

Publication number Publication date
US9934831B2 (en) 2018-04-03
US20190341085A1 (en) 2019-11-07
KR102081799B1 (ko) 2020-02-26
US10157647B2 (en) 2018-12-18
KR20220113551A (ko) 2022-08-12
US10978115B2 (en) 2021-04-13
EP3129986A1 (en) 2017-02-15
KR20200099211A (ko) 2020-08-21
WO2015157028A1 (en) 2015-10-15
CN111009269A (zh) 2020-04-14
US20180211695A1 (en) 2018-07-26
KR101902838B1 (ko) 2018-10-01
US11901037B2 (en) 2024-02-13
KR20180108869A (ko) 2018-10-04
US11568906B2 (en) 2023-01-31
TW201603032A (zh) 2016-01-16
KR102292443B1 (ko) 2021-08-25
CN106415729A (zh) 2017-02-15
US10424351B2 (en) 2019-09-24
KR20160140918A (ko) 2016-12-07
US20200312387A1 (en) 2020-10-01
CN111009269B (zh) 2023-10-17
EP3129986A4 (en) 2017-11-15
US10629245B2 (en) 2020-04-21
KR102430039B1 (ko) 2022-08-05
KR20210008143A (ko) 2021-01-20
KR20200021105A (ko) 2020-02-27
US20240249754A1 (en) 2024-07-25
US20150286593A1 (en) 2015-10-08
US20230238038A1 (en) 2023-07-27
US20190122707A1 (en) 2019-04-25
CN106415729B (zh) 2019-12-13
KR102145401B1 (ko) 2020-08-19
US20210287724A1 (en) 2021-09-16

Similar Documents

Publication Publication Date Title
TWI604457B (zh) 用於記憶體操作參數之儲存及寫入多重參數編碼之裝置及方法
US8060705B2 (en) Method and apparatus for using a variable page length in a memory
US20200395091A1 (en) Selectable trim settings on a memory device
US20170038969A1 (en) Data storage device and operating method thereof
US11836078B2 (en) Trim setting determination on a memory device
US20210286722A1 (en) Configurable trim settings on a memory device
US7924601B2 (en) Resistive memory and data write-in method
US10747660B2 (en) Method and system for forming and using memory superblocks based on performance grades
US20240231675A1 (en) Status polling based on die-generated pulsed signal
US10628067B2 (en) Memory system and operating method thereof