CN102693756A - 半导体存储装置 - Google Patents

半导体存储装置 Download PDF

Info

Publication number
CN102693756A
CN102693756A CN2011102761126A CN201110276112A CN102693756A CN 102693756 A CN102693756 A CN 102693756A CN 2011102761126 A CN2011102761126 A CN 2011102761126A CN 201110276112 A CN201110276112 A CN 201110276112A CN 102693756 A CN102693756 A CN 102693756A
Authority
CN
China
Prior art keywords
mentioned
running parameter
mode
parameter
selection portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102761126A
Other languages
English (en)
Other versions
CN102693756B (zh
Inventor
品川勇一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102693756A publication Critical patent/CN102693756A/zh
Application granted granted Critical
Publication of CN102693756B publication Critical patent/CN102693756B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

一种半导体存储装置。根据实施例,提供包括存储单元阵列、存储部、选择部、启动处理部和工作控制部的半导体存储装置。存储单元阵列中,排列多个存储单元。存储部预先存储成为选择候补的多个工作参数。选择部根据来自用户的变更指示,选择多个工作参数中要使用于使存储单元工作的工作参数。启动处理部根据来自用户的启动指示,启动电源的同时,从存储部读出由选择部选择的工作参数,设定成可使用状态。工作控制部使用由启动处理部设定成可使用状态的工作参数,使存储单元工作。

Description

半导体存储装置
关联申请的参照 
本申请享受2011年3月24日申请的日本专利申请编号2011-066711的优先权的利益,该日本专利申请的全内容在本申请中援用。 
技术领域
本实施例涉及半导体存储装置。 
背景技术
传统的NAND型闪速存储器中,存在来自用户的多样性能要求的场合,在出厂前的检查工序中进行存储单元的工作参数的调节。但是,出厂后,用户也有希望变更NAND型闪速存储器中的存储单元的工作特性的情况。 
发明内容
本发明的实施例提供可变更存储单元的工作特性的半导体存储装置。 
根据实施例,提供包括存储单元阵列、存储部、选择部、启动处理部和工作控制部的半导体存储装置。存储单元阵列中,排列多个存储单元。存储部预先存储成为选择候补的多个工作参数。选择部根据来自用户的变更指示,选择多个工作参数中要使用于使存储单元工作的工作参数。启动处理部根据来自用户的启动指示,启动电源的同时,从存储部读出由选择部选择的工作参数,设定成可使用状态。工作控制部使用由启动处理部设定成可使用状态的工作参数,使存储单元工作。 
根据本发明的实施例,可提供在出厂后等可变更存储单元的工作特性 的半导体存储装置。 
附图说明
图1是第1实施例的半导体存储装置的构成的示图。 
图2是第1实施例中的读出指令的序列的示图。 
图3是第1实施例中的半导体存储装置的工作的流程图。 
图4是第1实施例中的半导体存储装置的工作的流程图。 
图5是第1实施例效果的示图。 
图6是第2实施例的半导体存储装置的构成的示图。 
图7是第2实施例中的半导体存储装置的工作的流程图。 
图8是第3实施例中的半导体存储装置的工作的流程图。 
图9是第4实施例的半导体存储装置的构成的示图。 
图10是适用第1~第4实施例的半导体存储装置的存储系统的构成的示图。 
图11是适用第1~第4实施例的半导体存储装置的存储系统的构成的示图(变形例)。 
具体实施方式
以下参照附图,详细说明实施例的半导体存储装置。另外,这些实施例不限定本发明。 
(第1实施例) 
用图1说明第1实施例的半导体存储装置。图1是半导体存储装置的构成的示图。 
半导体存储装置是非易失性半导体存储器,例如包含NAND型闪速存储器(以下,称为NAND存储器)1。以下,例示地说明半导体存储装置为NAND存储器1的情况。 
NAND存储器1具备存储单元阵列MA1、MA2、ROM熔丝存储器10、OTP(One Time Programmable:一次性可编程)型的ROM20、控 制器30、寄存器40。 
存储单元阵列MA1、MA2中,多个存储单元分别例如在行方向及列方向排列。存储单元阵列MA1、MA2中,通过行方向延伸的多个字线中的选择字线和列方向延伸的多个位线中的选择位线选择存储单元而工作。各存储单元可使用上位页面及下位页面进行多值存储。存储单元阵列MA1、MA2中,构成为排列多个作为数据删除单位的物理块。存储单元阵列MA1、MA2中,按物理页面进行数据的写入及数据的读出。物理块由多个物理页面构成。 
ROM熔丝存储器10中,预先在出厂前存储初始工作参数。初始工作参数是作为适合各存储单元的初始设定时(出厂时)的状态而出厂前确定的与各存储单元的工作条件相关的参数。初始工作参数例如包含以下的参数(的组)。 
(1)写入(prog)时 
·start Vpgm:第一次施加的写入电压 
·ΔVpgm:写入电压的step size(步长) 
·pulse宽度:写入电压的脉冲的宽度 
·Program Verify level:写入时的验证电压 
·非选择WL(WordLine)Voltage:向写入时未选择字线施加的电压 
(2)读入(read)时 
·Vread:向读出时未选择字线施加的电压 
·Tsense:读出时的读出时间 
·Tblch:对选择BL(Bit Line:位线)充电的时间(BL充电时间) 
·read level:判断存储单元的阈值的读出电压 
(3)删除(Erase)时 
·start Vera:第一次施加的删除电压 
·ΔVera:删除电压的step size(步长) 
·删除Vera Voltage Pulse宽度:删除电压的脉冲的宽度 
·Erase Verify level:删除时的验证电压 
OTP型的ROM20配置在存储单元阵列MA1、MA2的周边。OTP型的ROM20是具有OTP功能的ROM区域。即,OTP型的ROM20以不接受删除指令的方式构成,无法删除向OTP型的ROM20一次写入的数据。 
OTP型的ROM20预先在出厂前存储成为由后述选择部32选择的候补的多个工作参数。多个工作参数例如包含与各存储单元的出厂后的随时间的劣化状态的多个等级对应并与出厂前确定的各存储单元的工作条件相关的参数。多个工作参数例如对于与上述的初始工作参数同样的项目,包含具有从初始工作参数的值移动的值的参数。 
多个工作参数例如包含比初始工作参数的写入电压Vpgm低的值的写入电压Vpgm1、Vpgm2。多个工作参数例如包含比初始工作参数的删除电压Vera高的值的删除电压Vera1、Vera2。多个工作参数例如包含比初始工作参数的读出时间Tsense长的值的读出时间Tsense1、Tsense2。多个工作参数例如包含比初始工作参数的BL充电时间Tblch长的值的BL充电时间Tblch1、Tblch2。 
控制器30控制NAND存储器1中的各部的工作。具体地说,控制器30具有启动处理部31、选择部32、启动处理部33及工作控制部34。 
启动处理部31从外部(例如,图10所示控制器3)接受根据来自用户的启动指示“Power On Read(启动读出)”生成的电源启动指令及第1读出指令。启动处理部31按照电源启动指令,启动NAND存储器1内的电源电路(未图示)。启动处理部31识别到电源电路的启动结束后,按照第1读出指令读出ROM熔丝存储器10存储的初始工作参数,向寄存器40转送并存储。从而,初始工作参数设定成可使用状态。 
另外,启动处理部31从外部(例如,图10所示控制器3)接受根据来自用户的启动指示“Parameter read and set(参数读出和设置)”生成的第1读出指令。启动处理部31识别到电源电路的启动结束后,按照第1读出指令读出在ROM熔丝存储器10存储的初始工作参数,向寄存器40转送并存储。从而,初始工作参数设定成可使用状态。 
选择部32从外部接受根据来自用户的变更指示生成的变更指令。选择部32按照变更指令(变更命令),从OTP型的ROM20存储的多个工作参数中选择要使用于使各存储单元工作的工作参数。具体地说,选择部32访问OTP型的ROM20,识别在OTP型的ROM20存储的多个工作参数及它们的地址,选择多个工作参数中与来自用户的变更指示相应的参数,保持选择的工作参数的地址。 
启动处理部33从外部接受根据来自用户的启动指示“Parameter read and set”生成的电源启动指令及第2读出指令。启动处理部33按照电源启动指令,启动NAND存储器1内的电源电路(未图示)。启动处理部33识别到电源电路的启动结束后,按照第2读出指令,从OTP型的ROM20读出选择部32选择的工作参数。即,启动处理部33按照第2读出指令,访问选择部32保持的OTP型的ROM20内的地址,读出工作参数。启动处理部33将读出的工作参数向寄存器40转送并存储。从而,读出的工作参数设定成可使用状态。 
工作控制部34访问寄存器40,识别要使用于使各存储单元工作的工作参数。工作控制部34采用该识别的工作参数,对存储单元阵列MA1、MA2中的各存储单元进行写入工作、读出工作、删除工作。即,工作控制部34使用由启动处理部33设定成可使用状态的工作参数,使各存储单元工作。 
接着,用图2说明第2读出指令的序列。图2是第2读出指令的序列的示图。 
启动处理部33识别电源电路的启动结束后,将NAND存储器1的工作模式设为测试模式。启动处理部33输入表示读出的指令“5Ah”、指令“BEh”、地址“Add”,执行从OTP型的ROM20读出工作参数的读出处理。启动处理部33将读出的工作参数的数据向控制器30内的高速缓存存储器(未图示)转送并暂时存储。然后,启动处理部33将高速缓存存储器暂时存储的工作参数的数据向寄存器40转送,将寄存器40已经存储的初始工作参数用转送的工作参数覆写并存储。 
从而,寄存器40内的工作参数被改写。例如,按照过去进行的第1读出指令在寄存器40已经存储初始工作参数的场合,寄存器40保持的要使用于各存储单元的工作的工作参数从初始工作参数改写为上述的工作参数。 
接着,用图3说明NAND存储器1的工作。图3是NAND存储器1的工作的流程图。 
图3所示处理中,步骤S1的处理在NAND存储器1的出厂前进行,步骤S2以下的处理在NAND存储器1的出厂后进行。 
步骤S1中,在ROM熔丝存储器10存储初始工作参数。另外,在OTP型的ROM20,存储成为选择部32选择的候补的多个工作参数。即,出厂前,将各存储单元的出厂后的预想的随时间劣化状态排序为多个等级,根据各等级,确定从初始工作参数的值移动的值。将具有这样移动的值的多个工作参数OP1、OP2在OTP型的ROM20存储。 
步骤S2中,选择部32判断是否从外部接受了根据来自用户的变更指示生成的变更指令。选择部32未接受变更指令的场合(步骤S2的否),使处理返回步骤S2,在接受变更指令的场合(步骤S2的是),使处理进入步骤S3。 
步骤S3中,选择部32从OTP型的ROM20存储的多个工作参数中选择要使用于使各存储单元工作的工作参数。具体地说,选择部32访问OTP型的ROM20,识别OTP型的ROM20存储的多个工作参数及它们的地址“Add”,选择多个工作参数中与来自用户的变更指示相应的参数,保持选择的工作参数的地址“Add”。 
步骤S4中,启动处理部33判断是否从外部接受了根据来自用户的启动指示“Parameter read and set”生成的电源启动指令及第2读出指令。启动处理部33在未接受电源启动指令及第2读出指令的场合(步骤S4的否),使处理返回步骤S4,在接受电源启动指令及第2读出指令的场合(步骤S4的是),使处理进入步骤S5。 
步骤S5中,启动处理部33按照电源启动指令,启动NAND存储器1 内的电源电路(未图示)。然后,启动处理部33例如通过监视NAND存储器1内的电源线(未图示)的电平,识别电源电路的启动结束。启动处理部33识别电源电路的启动结束后,使处理进入步骤S6。 
步骤S6中,启动处理部31从外部(例如,图10所示控制器3)接受根据来自用户的启动指示“Parameter read and set”生成的第1读出指令。启动处理部31识别到电源电路的启动结束后,按照第1读出指令,读出ROM熔丝存储器10存储的初始工作参数,向寄存器40转送并存储。从而,初始工作参数设定成可使用状态。 
然后,启动处理部33按照第2读出指令,从OTP型的ROM20读出选择部32选择的工作参数。具体地说,进行以下的步骤S6A及S6B的处理。 
步骤S6A中,启动处理部33按照第2读出指令,从选择部32接受选择的工作参数的地址“Add”。从而,启动处理部33识别选择的工作参数的地址“Add”。 
步骤S6B中,启动处理部33按照第2读出指令,从OTP型的ROM20读出选择部32选择的工作参数。即,启动处理部33按照第2读出指令,访问选择部32保持的OTP型的ROM20内的地址“Add”,读出工作参数。例如,启动处理部33访问OTP型的ROM20内的存储区域20a的地址,读出工作参数OP1。或者,例如,启动处理部33访问OTP型的ROM20内的存储区域20b的地址,读出工作参数OP2。启动处理部33将读出的工作参数向寄存器40转送,将寄存器40已经存储的初始工作参数用转送的工作参数覆写并存储。从而,读出的工作参数设定成可使用状态。 
步骤S7中,工作控制部34访问寄存器40,识别要使用于使各存储单元工作的工作参数(即,变更后的工作参数)。工作控制部34采用该识别的工作参数,对存储单元阵列MA1、MA2中的各存储单元进行写入工作、读出工作、删除工作。即,工作控制部34使用由启动处理部33设定成可使用状态的工作参数,使各存储单元工作。 
接着,用图4说明选择工作参数的处理(步骤S3)的详细情况。图4 是选择工作参数的处理(步骤S3)中的处理的流向的流程图。 
步骤S11中,选择部32从外部接受根据来自用户的变更指示生成的变更指令。选择部32根据变更指令的内容,判断来自用户的变更指示的内容是否涉及可靠性提高。选择部32在涉及可靠性提高的场合(步骤S11的是),使处理进入步骤S12,在不涉及可靠性提高的场合(步骤S11的否),使处理进入步骤S13。 
步骤S12中,选择部32从外部(例如,图10所示控制器3)接受改写次数/删除次数的信息。改写次数/删除次数是例如对大量物理块取得验证数据的平均的物理块单位的平均值。选择部32判断改写次数/删除次数是否在阈值TH以上。选择部32在改写次数/删除次数不足阈值TH的场合(步骤S12中,“不足TH”),使处理进入步骤S13,在改写次数/删除次数在阈值TH以上的场合(步骤S12中,“TH以上”),使处理进入步骤S14。 
步骤S13中,选择部32从OTP型的ROM20存储的多个工作参数中,选择可靠性RL1的工作参数OP1。工作参数OP1是以可靠性比初始工作参数提高的方式预先确定的参数。 
工作参数OP1例如包含比初始工作参数的写入电压Vpgm低的值的写入电压Vpgm1。工作参数OP1例如包含比初始工作参数的删除电压Vera高的值的删除电压Vera1。工作参数OP1例如包含比初始工作参数的读出时间Tsense长的值的读出时间Tsense1。工作参数OP1例如包含比初始工作参数的BL充电时间Tblch长的值的BL充电时间Tblch1。 
步骤S14中,选择部32从OTP型的ROM20存储的多个工作参数中,选择可靠性RL2(>RL1)的工作参数OP2。即,选择部32在步骤S12判断改写次数/删除次数在阈值TH以上后,识别出应该将可靠性等级提高到比步骤S13高的可靠性RL2,选择可靠性RL2(>RL1)的工作参数OP2。工作参数OP2是以可靠性比初始工作参数及工作参数OP1提高的方式预先确定的参数。 
工作参数OP2例如包含比初始工作参数的写入电压Vpgm低,且比上 述的写入电压Vpgm1低的值的写入电压Vpgm2。工作参数OP2例如包含比初始工作参数的删除电压Vera高,且比上述的删除电压Vera1高的值的删除电压Vera2。工作参数OP2例如包含比初始工作参数的读出时间Tsense长,且比上述的读出时间Tsense1长的值的Tsense2。工作参数OP2例如包含比初始工作参数的BL充电时间Tblch长,且比上述的BL充电时间Tblch1长的值的BL充电时间Tblch2。 
如上所述,第1实施例中,在OTP型的ROM20预先写入与ROM熔丝存储器10不同的多个工作参数的数据,根据来自用户的变更指示,选择多个工作参数中要使用于各存储单元的工作的工作参数。然后,根据来自用户的启动指示“Parameter read and set”,将上述的选择的工作参数从OTP型的ROM20读出,设定在寄存器40,以该设定的工作参数使各存储单元工作。从而,可变更出厂后的存储单元的工作特性。 
另外,第1实施例中,由于自动地选择与来自用户的变更指示相应的工作参数,因此,不需要与工作参数的值相关的高度知识,可以简易的操作变更存储单元的工作特性。即,用户通过进行简单操作就可以提高NAND存储器1的可靠性。 
另外,第1实施例中,OTP型的ROM20配置在存储单元阵列MA1、MA2的周边。从而,可抑制存储单元阵列MA1、MA2的消耗。另外,由于可以不接受删除指令的方式容易地构成OTP型的ROM20,因此,可以避免OTP型的ROM20存储的多个工作参数被用户误删除。 
另外,第1实施例中,OTP型的ROM20预先存储的多个工作参数,例如作为与各存储单元的出厂后的随时间劣化状态的多个等级对应的参数,包含与出厂前确定的各存储单元的工作条件相关的参数。从而,根据来自用户的变更指示和各存储单元的出厂后的随时间劣化状态的等级,可多阶段地提高NAND存储器1的可靠性。 
具体地说,如图4所示,来自用户的变更指示不涉及可靠性提高的场合,可靠性提高的要求等级虽然没那么高,但是认为用户不应该满足现状的可靠性,选择可靠性RL1的工作参数OP1,以从现状稍微提高可靠性。 另外,来自用户的变更指示即使涉及可靠性提高,在改写次数/删除次数不足阈值TH的场合,考虑可靠性提高的要求等级高的各存储单元的劣化状态,认为可靠性提高的必要性不那么高,选择可靠性RL1的工作参数OP1,以从现状稍微提高可靠性。而且,在来自用户的变更指示涉及可靠性提高,改写次数/删除次数为阈值TH以上的场合,考虑可靠性提高的要求等级高且各存储单元的劣化状态,认为可靠性提高的必要性高,选择可靠性RL2的工作参数OP2,以从现状显著提高可靠性。从而,可根据来自用户的变更指示和各存储单元的出厂后的随时间劣化状态的等级,多阶段地提高NAND存储器1的可靠性(参照图5,其中实线表示W//E后Vth分布幅度扩展,可靠性劣化的状态;虚线表示从W//E后的状态以提高可靠性的方式变更了动作工作参数后的Vth分布)。 
另外,成为选择部32选择的候补的多个工作参数也可以不在OTP型的ROM20存储,而在以不接受存储单元阵列MA1、MA2内的删除指令的方式设定的ROM区域存储。 
另外,NAND存储器1面向高可靠性的场合,选择工作参数的处理(步骤S3)也可以省略图4的步骤S11。即,与来自用户的变更指示的内容无关地进行图4的步骤S12的处理即可。从而,面向高可靠性的NAND存储器1中,可根据W/E次数选择必要的工作参数,提高存储单元的工作的可靠性。 
(第2实施例) 
接着,用图6说明第2实施例的半导体存储装置。图6是半导体存储装置的构成的示图。以下,以不同于第1实施例的部分为中心进行说明。 
作为第2实施例的半导体存储装置的NAND存储器100具有包含可靠性优先的工作模式“B模式”和性能优先的工作模式“C模式”的多个工作模式“A模式”~“E模式”。NAND存储器100具备控制器130。控制器130具有确定部135。 
确定部135从外部接受根据来自用户的变更指示生成的变更指令。确定部135按照变更指令,从NAND存储器100的多个工作模式“A模式”~“E模式”中,确定与来自用户的变更指示相应的工作模式。 
选择部32根据按来自用户的变更指示确定的工作模式,选择要使用于 使各存储单元工作的工作参数。选择部32选择多个工作参数中与工作模式相应的参数,保持选择的工作参数的地址。 
另外,选择工作参数的处理(步骤S3)的详细情况如图7所示,不同于第1实施例。图7是表示选择工作参数的处理(步骤S3)中的处理的流向的流程图。 
步骤S21中,确定部135从外部接受根据来自用户的变更指示生成的变更指令。确定部135根据变更指令的内容,判断来自用户的变更指示的内容与何有关。确定部135在来自用户的变更指示的内容为根据改写次数/删除次数而提高可靠性的场合(步骤S21中,“W/E次数”),使处理进入步骤S22。确定部135在来自用户的变更指示的内容为牺牲性能(读出处理时间tR/写入处理时间tPROG/删除处理时间tERASE)而提高可靠性的场合(步骤S21中,“可靠性优先”),使处理进入步骤S23。确定部135在来自用户的变更指示的内容为牺牲可靠性而提高性能的场合(步骤S21中,“性能优先”),使处理进入步骤S24。确定部135在来自用户的变更指示的内容涉及可靠性要求(要求W/E次数、ECC数)的场合(步骤S21中,“可靠性要求”),使处理进入步骤S25。确定部135在来自用户的变更指示的内容涉及应用程序用途的场合(步骤S21中,“应用程序用途”),使处理进入步骤S26。 
步骤S22中,确定部135将NAND存储器100的工作模式确定为A模式。确定部135向选择部32供给表示工作模式为A模式的信息。选择部32根据工作模式为A模式的情况,将A模式用的阈值TH1设定为用于判断改写次数/删除次数的阈值TH。阈值TH1例如是标准的阈值。然后,选择部32使处理进入步骤S27。 
步骤S23中,确定部135将NAND存储器100的工作模式确定为B模式。确定部135向选择部32供给表示工作模式为B模式的信息。选择部32根据工作模式为B模式的情况,将B模式用的阈值TH2(<TH1)设定为用于判断改写次数/删除次数的阈值TH。阈值TH2相对于阈值TH1,是可靠性优先的较低阈值。然后,选择部32使处理进入步骤S27。 
步骤S24中,确定部135将NAND存储器100的工作模式确定为C模式。确定部135向选择部32供给表示工作模式为C模式的信息。选择部32根据工作模式为C模式的情况,将C模式用的阈值TH3(>TH1)设定为用于判断改写次数/删除次数的阈值TH。阈值TH3相对于阈值TH1,是性能优先的较高阈值。然后,选择部32使处理进入步骤S27。 
步骤S25中,确定部135将NAND存储器100的工作模式确定为D模式。确定部135向选择部32供给表示工作模式为D模式的信息。选择部32根据工作模式为D模式的情况,将D模式用的阈值TH4(<TH1)设定为用于判断要求的改写次数/删除次数的阈值TH。阈值TH4相对于阈值TH1,是可靠性优先的较低阈值。另外,选择部32根据工作模式为D模式的情况,将D模式用的阈值ETH4设定为用于判断ECC(Error Checking and Correction:错误检查和校正)数(即,由ECC处理补救的比特数)的阈值ETH。然后,选择部32使处理进入步骤S28。 
步骤S26中,确定部135将NAND存储器100的工作模式确定为E模式。确定部135向选择部32供给表示工作模式为E模式的信息。选择部32根据工作模式为E模式的情况,将E模式用的阈值TH5设定为用于判断改写次数/删除次数的阈值TH。阈值TH5相对于阈值TH1,是变更为应用程序用的阈值。然后,选择部32使处理进入步骤S27。 
步骤S27中,选择部32从外部(例如,图10所示控制器3)接受改写次数/删除次数的信息。选择部32判断改写次数/删除次数是否在阈值TH以上。选择部32在改写次数/删除次数不足阈值TH的场合(步骤S27中,“不足TH”),使处理进入步骤S31,改写次数/删除次数为阈值TH以上的场合(步骤S27中,“TH以上”),使处理进入步骤S33。 
步骤S28中,选择部32从外部(例如,图10所示控制器3)接受要求的改写次数/删除次数的信息。选择部32判断要求的改写次数/删除次数是否在阈值TH以上。选择部32在要求的改写次数/删除次数不足阈值TH的场合(步骤S28中,“不足TH”),使处理进入步骤S29,改写次数/删除次数为阈值TH以上的场合(步骤S28中,“TH以上”),使处理 进入步骤S30。 
步骤S29中,选择部32从外部(例如,图10所示ECC电路2)接受ECC数的信息。选择部32判断ECC数是否在阈值ETH以上。选择部32在ECC数不足阈值ETH的场合(步骤S29中,“不足ETH”),使处理进入步骤S31,在ECC数为阈值ETH以上的场合(步骤S29中,“ETH以上”),使处理进入步骤S32。 
步骤S30中,选择部32从外部(例如,图10所示ECC电路2)接受ECC数的信息。选择部32判断ECC数是否在阈值ETH以上。选择部32在ECC数不足阈值ETH的场合(步骤S30中,“不足ETH”),使处理进入步骤S33,在ECC数为阈值ETH以上的场合(步骤S30中,“ETH以上”),使处理进入步骤S34。 
步骤S31中,选择部32从OTP型的ROM20存储多个工作参数中,选择可靠性RL11的工作参数OP11。工作参数OP11是以可靠性比初始工作参数低而性能可提高的方式预先确定的参数。 
工作参数OP11例如包含比初始工作参数的写入电压Vpgm高的值的写入电压Vpgm11。工作参数OP11例如包含比初始工作参数的删除电压Vera低的值的删除电压Vera11。工作参数OP11例如包含比初始工作参数的读出时间Tsense短的值的读出时间Tsense11。工作参数OP11例如包含比初始工作参数的BL充电时间Tblch短的值的BL充电时间Tblch11。 
步骤S32中,选择部32从OTP型的ROM20存储的多个工作参数中,选择可靠性RL12(>RL11)的工作参数OP12。工作参数OP12是以可靠性比初始工作参数提高的方式预先确定的参数。 
工作参数OP12例如包含比初始工作参数的写入电压Vpgm低的值的写入电压Vpgm12。工作参数OP12例如包含比初始工作参数的删除电压Vera高的值的删除电压Vera12。工作参数OP12例如包含比初始工作参数的读出时间Tsense长的值的读出时间Tsense12。工作参数OP12例如包含比初始工作参数的BL充电时间Tblch长的值的BL充电时间Tblch12。 
步骤S33中,选择部32从OTP型的ROM20存储的多个工作参数中, 选择可靠性RL13(>RL12)的工作参数OP13。工作参数OP13是以可靠性比初始工作参数及工作参数OP12可提高的方式预先确定的参数。 
工作参数OP13例如包含比初始工作参数的写入电压Vpgm低,且比上述的写入电压Vpgm12低的值的写入电压Vpgm13。工作参数OP13例如包含比初始工作参数的删除电压Vera高,且比上述的删除电压Vera12高的值的删除电压Vera13。工作参数OP13例如包含比初始工作参数的读出时间Tsense长,且比上述的读出时间Tsense12长的值的Tsense13。工作参数OP13例如包含比初始工作参数的BL充电时间Tblch长,且比上述的BL充电时间Tblch12长的值的BL充电时间Tblch13。 
步骤S34中,选择部32从OTP型的ROM20存储的多个工作参数中,选择可靠性RL14(>RL13)的工作参数OP14。工作参数OP14以可靠性可比初始工作参数及工作参数OP12、OP13提高的方式预先确定的参数。 
工作参数OP14例如包含比初始工作参数的写入电压Vpgm低,且比上述的写入电压Vpgm12、Vpgm13低的值的写入电压Vpgm14。工作参数OP14例如包含比初始工作参数的删除电压Vera高,且比上述的删除电压Vera12、Vera13高的值的删除电压Vera14。工作参数OP14例如包含比初始工作参数的读出时间Tsense长,且比上述的读出时间Tsense12、Tsense13长的值的Tsense14。工作参数OP14例如包含比初始工作参数的BL充电时间Tblch长,且比上述的BL充电时间Tblch12、Tblch13长的值的BL充电时间Tblch14。 
如上所述,第2实施例中,在包含可靠性优先的工作模式和性能优先的工作模式的多个工作模式中,确定与来自用户的变更指示相应的工作模式,根据该确定的工作模式,选择要使用于使存储单元工作的工作参数。从而,可根据来自用户的多样变更要求,多阶段地提高NAND存储器100的可靠性。 
具体地说,作为NAND存储器100的工作模式,准备与来自用户的多样的变更要求相应的多样的工作模式“A模式”~“E模式”,自动地确定与来自用户的变更指示相应的工作模式。从而,不需要与工作参数的值 相关的高度的知识,可以通过简易操作变更存储单元的工作特性。即,用户通过简单的操作,例如,可以提高NAND存储器100的可靠性,或者提高性能。换言之,用户可以根据用途、目的而自由选择与NAND存储器100的多个工作模式对应的多个工作参数。 
(第3实施例) 
接着,说明第3实施例的半导体存储装置。以下,以不同于第1实施例的部分为中心进行说明。 
作为第3实施例的半导体存储装置的NAND存储器1的选择工作参数的处理(步骤S3)的详细情况如图8所示,不同于第1实施例。图8是表示选择工作参数的处理(步骤S3)中的处理的流向的流程图。 
步骤S31中,选择部32从外部接受根据来自用户的变更指示生成的变更指令。选择部32根据变更指令的内容,判断来自用户的变更指示的内容涉及哪种用途。选择部32在来自用户的变更指示的内容涉及第1用途的场合(步骤S21中,“第1用途”),使处理进入步骤S32。选择部32在来自用户的变更指示的内容涉及第2用途的场合(步骤S21中,“第2用途”),使处理进入步骤S33。 
步骤S32中,选择部32从OTP型的ROM20存储的多个工作参数中,选择与第1用途对应的第1工作参数OP31。工作参数OP31是以比初始工作参数更适于第1用途的方式预先确定的参数。 
步骤S33中,选择部32从OTP型的ROM20存储多个工作参数中,选择与第2用途对应的第2工作参数OP32。工作参数OP32是以比初始工作参数更适于第2用途的方式预先确定的参数。 
如上所述,第3实施例中,根据来自用户的变更指示的内容涉及哪种用途,自动地选择与该用途相应的工作参数,因此,不需要与工作参数的值相关的高度的知识就可以通过简易操作变更存储单元的工作特性。即,作为制造商方,可以将不想对用户公开的诀窍、特殊的内部工作和定时相关的信息预先嵌入工作参数。 
(第4实施例) 
接着,用图9说明第4实施例的半导体存储装置。图9是半导体存储装置的构成的示图。以下,以不同于第1实施例的部分为中心进行说明。 
作为第4实施例的半导体存储装置的NAND存储器200,具备控制器230及ROM熔丝存储器210。控制器230具有存储控制部236及启动处理部231。 
存储控制部236从外部(例如,图10所示控制器3)接受根据来自用户的变更指示生成的变更指令。存储控制部236按照变更指令,从OTP型的ROM20读出选择部32选择的工作参数,用读出的工作参数取代初始工作参数,在ROM熔丝存储器210存储。具体地说,存储控制部236按照变更指令,访问选择部32保持的OTP型的ROM20内的地址,读出工作参数。存储控制部236用读出的工作参数改写ROM熔丝存储器210内的初始工作参数。换言之,存储控制部236将读出的工作参数覆写存储到ROM熔丝存储器210内的存储初始工作参数的地址的存储区域。 
启动处理部231从外部(例如,图10所示控制器3)接受根据来自用户的启动指示“Power On Read”生成的电源启动指令及第1读出指令。启动处理部231按照电源启动指令,启动NAND存储器200内的电源电路(未图示)。启动处理部231识别电源电路的启动结束后,按照第1读出指令,读出在ROM熔丝存储器210存储的上述的工作参数,向寄存器40转送并存储。从而,选择部32选择的在ROM熔丝存储器210存储的工作参数设定成可使用状态。 
ROM熔丝存储器210通过存储控制部236改写初始工作参数前,将初始工作参数从其存储地址拷贝到其他地址,进行备份。从而,存储控制部236改写初始工作参数后,根据需要,可将备份的初始工作参数再度返回其存储地址。 
如上所述,第4实施例中,根据来自用户的变更指示,从OTP型的ROM20读出选择的工作参数,用读出的工作参数改写ROM熔丝存储器210。然后,根据来自用户的启动指示“Power On Read”,从ROM熔丝存储器210读出上述选择的工作参数,设定成可使用状态。从而,与从OTP 型的ROM20读出工作参数并设定成可使用状态的场合比,可以简化读出处理的内容,因此可以缩短读出处理需要的时间。 
接着,用图10说明适用第1~第4实施例的半导体存储装置的存储系统4。 
存储系统4经由通信介质与主机装置HA的外部连接,起到主机装置HA的外部存储介质的功能。主机装置HA包含例如个人电脑或CPU核。存储系统4例如包含SSD(Solid State Drive:固态驱动器)或存储卡。以下,例示地说明了适用作为第1实施例的半导体存储装置的NAND存储器1的存储系统4。 
存储系统4具备控制器3、ECC(Error Checking and Correction:错误检查和校正)电路2及NAND存储器1。 
控制器3统一地控制存储系统4的各构成要素,从主机装置HA接受命令的场合,按照该命令执行控制。 
例如,控制器3按照来自主机装置HA的命令,控制对NAND存储器1的数据写入、从NAND存储器1的数据读出、NAND存储器1内的数据删除等。另外,控制器3管理对NAND存储器1的改写次数/删除次数,根据需要,将改写次数/删除次数的信息经由ECC电路2供给NAND存储器1。 
例如,控制器3根据来自用户的启动指示“Power On Read”,生成电源启动指令及第1读出指令,经由ECC电路2供给NAND存储器1。 
例如,控制器3根据来自用户的启动指示“Parameter read and set”,生成电源启动指令、第1读出指令及第2读出指令,经由ECC电路2供给NAND存储器1。 
ECC电路2对要写入NAND存储器1的数据和从NAND存储器1读出的数据进行ECC处理。另外,ECC电路2管理ECC数(即,由ECC处理补救的比特数),根据需要将ECC数的信息供给NAND存储器1。 
另外,如图11所示,存储系统4a中,启动控制部31a、选择部32a、启动处理部33a、工作控制部34a也可以不具备在NAND存储器1a内的 控制器30a,而具备在控制器3a。启动控制部31a、选择部32a、启动处理部33a、工作控制部34a的工作内容分别与第1实施例中的NAND存储器1内的控制器30具备的启动控制部31、选择部32、启动处理部33、工作控制部34的工作内容同样。 
虽然说明了本发明的几个实施例,但是这些实施例只是例示,而不是限定发明的范围。这些新实施例可以各种各样的形态实施,在不脱离发明的要旨的范围,可以进行各种省略、置换、变更。这些实施例及其变形是发明的范围、要旨所包含的,同时也是权利要求的范围所述的发明及其均等的范围所包含的。 

Claims (19)

1.一种半导体存储装置,其特征在于,包括:
排列了多个存储单元的存储单元阵列;
预先存储成为选择候补的多个工作参数的存储部;
选择部,根据来自用户的变更指示,选择上述多个工作参数中要使用于使上述存储单元工作的工作参数;
启动处理部,根据来自用户的启动指示,启动电源的同时,从上述存储部读出由上述选择部选择的工作参数,设定成可使用状态;
工作控制部,使用由上述启动处理部设定成可使用状态的工作参数,使上述存储单元工作。
2.权利要求1所述的半导体存储装置,其特征在于,
还包括:存储上述工作控制部要使用的工作参数的寄存器,
上述启动处理部通过将上述选择部选择的工作参数从上述存储部读出并在上述寄存器存储,将上述选择部选择的工作参数设定成可使用状态。
3.权利要求1所述的半导体存储装置,其特征在于,
上述多个工作参数以与上述多个存储单元的各自的随时间劣化状态的多个等级对应的方式预先确定。
4.权利要求3所述的半导体存储装置,其特征在于,
上述多个工作参数具有与上述多个等级对应地从初始工作参数移动的值。
5.权利要求1所述的半导体存储装置,其特征在于,
上述选择部判断来自用户的上述变更指示的内容是否涉及可靠性提高,根据判断的结果,选择上述多个工作参数中要使用于使上述存储单元工作的工作参数。
6.权利要求1所述的半导体存储装置,其特征在于,
上述选择部判断改写次数/删除次数是否在阈值以上,根据判断的结果,选择上述多个工作参数中要使用于使上述存储单元工作的工作参数。
7.权利要求6所述的半导体存储装置,其特征在于,
上述选择部在上述改写次数/上述删除次数不足上述阈值的场合,选择以可靠性比初始工作参数提高的方式预先确定的第1工作参数,上述改写次数/上述删除次数在上述阈值以上的场合,选择以可靠性比上述第1工作参数提高的方式预先确定的第2工作参数。
8.权利要求1所述的半导体存储装置,其特征在于,
还包括:确定部,在包含可靠性优先的第1工作模式和性能优先的第2工作模式的多个工作模式中,确定与来自用户的上述变更指示相应的工作模式,
上述选择部根据上述确定部确定的工作模式,选择要使用于使上述存储单元工作的工作参数。
9.权利要求8所述的半导体存储装置,其特征在于,
上述确定部在来自用户的上述变更指示的内容涉及可靠性提高的场合,将工作模式确定为上述第1工作模式,在来自用户的上述变更指示的内容涉及性能提高的场合,将工作模式确定为上述第2工作模式,
上述选择部在上述确定部确定为上述第1工作模式或上述第2工作模式的场合,设定与上述确定部确定的工作模式相应的阈值的值,判断改写次数/删除次数是否在上述设定的阈值的值以上,根据判断的结果,选择上述多个工作参数中要使用于使上述存储单元工作的工作参数。
10.权利要求9所述的半导体存储装置,其特征在于,
上述选择部在上述确定部确定为上述第1工作模式的场合,将比标准值小的第1值设定为上述阈值,在上述确定部确定为上述第2工作模式的场合,将比上述标准值大的第2值设定为上述阈值。
11.权利要求10所述的半导体存储装置,其特征在于,
上述确定部在来自用户的上述变更指示的内容为根据改写次数/删除次数而提高可靠性的场合,将工作模式确定为第3工作模式,
上述选择部在上述确定部确定为上述第3工作模式的场合,将上述标准值设定为上述阈值。
12.权利要求9或权利要求11所述的半导体存储装置,其特征在于,
上述选择部在上述改写次数/上述删除次数不足上述设定的阈值的值的场合,选择以性能比初始工作参数提高的方式预先确定的第1工作参数,在上述改写次数/上述删除次数为上述设定的阈值的值以上的场合,选择以可靠性比上述初始工作参数提高的方式预先确定的第2工作参数。
13.权利要求10所述的半导体存储装置,其特征在于,
上述确定部在来自用户的上述变更指示的内容涉及应用用途的场合,将工作模式确定为第4工作模式,
上述选择部在上述确定部确定为上述第4工作模式的场合,将第3值设定为上述阈值。
14.权利要求8所述的半导体存储装置,其特征在于,
上述确定部在来自用户的上述变更指示的内容涉及可靠性要求的场合,将工作模式确定为第5工作模式,
上述选择部在上述确定部确定为上述第5工作模式的场合,设定与上述第4工作模式相应的阈值的值,判断要求的改写次数/删除次数是否在上述设定的阈值的值以上,根据判断的结果,选择上述多个工作参数中要使用于使上述存储单元工作的工作参数。
15.权利要求14所述的半导体存储装置,其特征在于,
上述选择部在上述确定部确定为上述第5工作模式的场合,设定与上述第5工作模式相应的第2阈值的值,进一步判断由ECC处理补救的比特数是否在上述设定的第2阈值的值以上,根据对要求的改写次数/删除次数判断的结果和对由ECC处理补救的比特数判断的结果,选择上述多个工作参数中要使用于使上述存储单元工作的工作参数。
16.权利要求1所述的半导体存储装置,其特征在于,
上述存储部是在上述存储单元阵列的周边配置的一次性可编程OTP型的ROM区域。
17.权利要求1所述的半导体存储装置,其特征在于,
上述存储部是在上述存储单元阵列内配置的ROM区域。
18.权利要求1所述的半导体存储装置,其特征在于,
上述选择部判断来自用户的上述变更指示的内容涉及哪种用途,根据判断结果,选择上述多个工作参数中要使用于使上述存储单元工作的工作参数。
19.权利要求1所述的半导体存储装置,其特征在于,还包括:
预先存储初始工作参数的第2存储部;
存储控制部,根据来自用户的上述变更指示,从上述存储部读出上述选择部选择的工作参数,取代上述初始工作参数,存储到上述第2存储部;
第2启动处理部,根据来自用户的第2启动指示,从上述第2存储部读出上述选择部选择的工作参数,设定成可使用状态。
CN201110276112.6A 2011-03-24 2011-09-16 半导体存储装置 Active CN102693756B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011066711A JP2012203951A (ja) 2011-03-24 2011-03-24 半導体記憶装置
JP2011-066711 2011-03-24

Publications (2)

Publication Number Publication Date
CN102693756A true CN102693756A (zh) 2012-09-26
CN102693756B CN102693756B (zh) 2016-01-06

Family

ID=46859133

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110276112.6A Active CN102693756B (zh) 2011-03-24 2011-09-16 半导体存储装置

Country Status (3)

Country Link
US (1) US8755230B2 (zh)
JP (1) JP2012203951A (zh)
CN (1) CN102693756B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794253A (zh) * 2012-10-30 2014-05-14 北京兆易创新科技股份有限公司 一种Nand闪存和读取其配置信息的方法和装置
CN104851462A (zh) * 2014-02-14 2015-08-19 索尼公司 具有可变调整参数的存储器设备
CN106415729A (zh) * 2014-04-07 2017-02-15 美光科技公司 用于存储及写入存储器操作参数的多重参数代码的设备及方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013206510A (ja) * 2012-03-29 2013-10-07 Toshiba Corp 不揮発性半導体記憶装置
KR102187524B1 (ko) 2014-02-13 2020-12-07 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
US10643700B2 (en) 2015-10-29 2020-05-05 Micron Technology, Inc. Apparatuses and methods for adjusting write parameters based on a write count
US10068651B1 (en) * 2017-06-13 2018-09-04 Sandisk Technologies Llc Channel pre-charge to suppress disturb of select gate transistors during erase in memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783339A (zh) * 2004-10-26 2006-06-07 因芬尼昂技术股份公司 调整ram模块中的工作参数的电路装置和方法
US20060253644A1 (en) * 2005-05-03 2006-11-09 Stefano Surico Method and system for configuring parameters for flash memory
CN101740122A (zh) * 2008-11-19 2010-06-16 富士通株式会社 非易失性半导体存储设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4413406B2 (ja) 2000-10-03 2010-02-10 株式会社東芝 不揮発性半導体メモリ及びそのテスト方法
JP2003110034A (ja) 2001-09-28 2003-04-11 Matsushita Electric Ind Co Ltd 半導体集積回路装置およびその製造方法
US6851018B2 (en) * 2002-03-27 2005-02-01 Hewlett-Packard Development Company, L.P. Exchanging operation parameters between a data storage device and a controller
JP4942990B2 (ja) 2005-12-12 2012-05-30 パナソニック株式会社 半導体記憶装置
JP4976764B2 (ja) * 2006-07-05 2012-07-18 株式会社東芝 半導体記憶装置
JP2009032313A (ja) 2007-07-25 2009-02-12 Toshiba Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のテスト方法
JP2009259329A (ja) 2008-04-16 2009-11-05 Toshiba Corp 半導体集積回路装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783339A (zh) * 2004-10-26 2006-06-07 因芬尼昂技术股份公司 调整ram模块中的工作参数的电路装置和方法
US20060253644A1 (en) * 2005-05-03 2006-11-09 Stefano Surico Method and system for configuring parameters for flash memory
CN101740122A (zh) * 2008-11-19 2010-06-16 富士通株式会社 非易失性半导体存储设备

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794253A (zh) * 2012-10-30 2014-05-14 北京兆易创新科技股份有限公司 一种Nand闪存和读取其配置信息的方法和装置
CN103794253B (zh) * 2012-10-30 2017-02-08 北京兆易创新科技股份有限公司 一种Nand闪存和读取其配置信息的方法和装置
CN104851462A (zh) * 2014-02-14 2015-08-19 索尼公司 具有可变调整参数的存储器设备
CN104851462B (zh) * 2014-02-14 2018-11-20 索尼半导体解决方案公司 具有可变调整参数的存储器设备
CN106415729A (zh) * 2014-04-07 2017-02-15 美光科技公司 用于存储及写入存储器操作参数的多重参数代码的设备及方法
US10424351B2 (en) 2014-04-07 2019-09-24 Micron Technology, Inc. Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
CN106415729B (zh) * 2014-04-07 2019-12-13 美光科技公司 用于存储及写入存储器操作参数的多重参数代码的设备及方法
US10629245B2 (en) 2014-04-07 2020-04-21 Micro Technology, Inc. Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
US10978115B2 (en) 2014-04-07 2021-04-13 Micron Technology, Inc. Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
US11568906B2 (en) 2014-04-07 2023-01-31 Micron Technology, Inc. Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
US11901037B2 (en) 2014-04-07 2024-02-13 Lodestar Licensing Group Llc Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters

Also Published As

Publication number Publication date
CN102693756B (zh) 2016-01-06
JP2012203951A (ja) 2012-10-22
US8755230B2 (en) 2014-06-17
US20120243321A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
US11698725B2 (en) Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation
CN107068190B (zh) 修正编程电压的存储器设备编程方法
KR102089532B1 (ko) 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법
CN101849264B (zh) 响应于降级控制存储器装置
CN101617372B (zh) 具有动态多模式操作的非易失性存储器
JP5002201B2 (ja) メモリシステム
CN102693756A (zh) 半导体存储装置
CN101689400B (zh) 基于阈值电压分布的动态检验
KR101660985B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR101214285B1 (ko) 메모리 시스템 및 이의 동작 방법
US20120213005A1 (en) Non-volatile memory device, memory controller, and methods thereof
CN1905069B (zh) 将多级单元快闪存储设备编程的方法和装置
US20100157683A1 (en) Apparatus and method for reduced peak power consumption during common operation of multi-nand flash memory devices
CN109003641B (zh) 存储设备及其操作方法
US8565022B2 (en) Memory system and method of operating the same
JP2008123330A (ja) 不揮発性半導体記憶装置
CN101246736B (zh) 存储器系统及其数据读取方法
US9589640B2 (en) Data storage device including nonvolatile memory device and operating method thereof
CN111863077A (zh) 存储装置、控制器以及操作控制器的方法
CN103247340A (zh) 半导体存储装置、编程方法和数据处理系统
KR102563173B1 (ko) 다중 리드 동작을 지원하는 메모리 디바이스
KR102019567B1 (ko) 반도체 기억장치 및 이의 동작 설정 방법
CN104900270A (zh) 半导体器件及其操作方法
KR101354608B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
US20110238889A1 (en) Semiconductor memory device from which data can be read at low power

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170801

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20211013

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right