CN103794253A - 一种Nand闪存和读取其配置信息的方法和装置 - Google Patents
一种Nand闪存和读取其配置信息的方法和装置 Download PDFInfo
- Publication number
- CN103794253A CN103794253A CN201210426090.1A CN201210426090A CN103794253A CN 103794253 A CN103794253 A CN 103794253A CN 201210426090 A CN201210426090 A CN 201210426090A CN 103794253 A CN103794253 A CN 103794253A
- Authority
- CN
- China
- Prior art keywords
- configuration information
- error correcting
- array
- nand flash
- code corresponding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了一种Nand闪存和读取其配置信息的方法和装置，以解决现有技术随着工艺特征尺寸的降低，Nand闪存的配置信息的读取可靠性越来越差的问题。其包括：在Nand闪存纠错码中选择与熔丝阵列对应的纠错码；在熔丝阵列中读取出全部n份配置信息，n≥2，n为正整数；根据与熔丝阵列对应的纠错码，检查并纠正n份配置信息中错误的配置信息；判断读取出的各份配置信息是否正确；将正确的配置信息确定为Nand闪存的配置信息。熔丝阵列中存储多份配置信息，并且通过纠错能力强的纠错码对配置信息进行检查和纠错，而且熔丝阵列中尽可能少地串联存储单元，降低了读取Nand闪存配置信息出错的几率。
Description
技术领域
本发明涉及存储器技术领域，特别是涉及一种Nand闪存和读取其配置信息的方法和装置。
背景技术
Nand闪存是的一种非易失性存储器，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案。Nand闪存具有容量大，改写速度快等优点，适用于大量数据的存储，因而在业界得到了越来越广泛的应用，如嵌入式产品中包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。
Nand闪存的存储阵列是由存储单元组成，分为主阵列和熔丝阵列，主阵列供用户使用；熔丝阵列用来存储Nand闪存的配置信息，对可靠性的要求比主阵列更高。
Nand闪存的熔丝阵列储存着状态和调整等信息，对Nand闪存的配置起着至关重要的作用，一旦读取出错或是丢失，Nand闪存的正常工作受到影响。
随着工艺特征尺寸的降低，Nand闪存中熔丝阵列的读取可靠性越来越差。因为当制作Nand闪存的特征尺寸变小时，熔丝阵列的存储单元上存储的电荷越来越少，导致阈值浮动比较大，给读取带来麻烦；也可以把熔丝阵列的每个存储单元简化理解为电容模型，当制作Nand闪存的特征尺寸变小时，其存储单元的尺寸也相应变小，各存储单元之间的距离越来越近，彼此之间会产生串扰现象，耦合等情况也会越来越严重，导致存储的信息出现漂移的问题。
同时，读取熔丝阵列中的配置信息还受Nand闪存纠错码的纠错能力强弱影响，在Nand闪存纠错码的纠错能力不变的情况下，Nand闪存的特征尺寸变小，熔丝阵列中配置信息的读取可靠性大大降低。
发明内容
本发明公开了一种Nand闪存和读取其配置信息的方法和装置，以解决现有技术随着工艺特征尺寸的降低，Nand闪存的配置信息的读取可靠性越来越差的问题。
为了解决上述问题，本发明公开了一种读取Nand闪存配置信息的方法，包括：
在Nand闪存纠错码中选择与熔丝阵列对应的纠错码；
在熔丝阵列中读取出全部n份配置信息，n≥2，n为正整数；
根据与熔丝阵列对应的纠错码，检查并纠正n份配置信息中错误的配置信息；
判断读取出的各份配置信息是否正确；
将正确的配置信息确定为Nand闪存的配置信息；
其中，Nand闪存纠错码中还包括与主阵列对应的纠错码；并且与熔丝阵列对应的纠错码的纠错能力不同于与主阵列对应的纠错码。
优选的：所述与主阵列对应的纠错码包括BCH码；
所述与熔丝阵列对应的纠错码包括BCH码。
优选的，所述判断读取出的各份配置信息是否正确，包括：
判断全部n份配置信息中，大于n/2份或（n+1）/2份的配置信息是否相同，如果相同，则所述大于n/2份或（n+1）/2份的配置信息为正确的配置信息；如果不同，则所述全部n份配置信息为错误的配置信息。
优选的：当n为奇数时，判断全部n份配置信息中，大于（n+1）/2份的配置信息是否相同，如果相同，则所述大于（n+1）/2份的配置信息为正确的配置信息；如果不同，则所述全部n份配置信息为错误的配置信息；
当n为偶数时，判断全部n份配置信息中，大于n/2份的配置信息是否相同，如果相同，则所述大于n/2份的配置信息为正确的配置信息；如果不同，则所述全部n份配置信息为错误的配置信息。
优选的，所述与熔丝阵列对应的纠错码的纠错能力不同于与主阵列对应的纠错码，包括：
与熔丝阵列对应的纠错码的纠错能力大于与主阵列对应的纠错码。
本发明还公开了一种读取Nand闪存配置信息的装置，包括：
纠错码选择模块，用于在Nand闪存纠错码中选择与熔丝阵列对应的纠错码；
配置信息读取模块，用于在熔丝阵列中读取出全部n份配置信息，n≥2，n为正整数；
配置信息检查并纠正模块，用于根据与熔丝阵列对应的纠错码，检查并纠正n份配置信息中错误的配置信息；
配置信息正确判断模块，用于判断读取出的各份配置信息是否正确；
Nand闪存配置信息确定模块，用于将正确的配置信息确定为Nand闪存的配置信息；
其中，Nand闪存纠错码中还包括与主阵列对应的纠错码；并且与熔丝阵列对应的纠错码的纠错能力不同于与主阵列对应的纠错码。
优选的：所述配置信息正确判断模块判断全部n份配置信息中，大于n/2份或（n+1）/2份的配置信息是否相同，如果相同，则所述大于n/2份或（n+1）/2份的配置信息为正确的配置信息；如果不同，则所述全部n份配置信息为错误的配置信息。
优选的：当n为奇数时，所述配置信息正确判断模块判断全部n份配置信息中，大于（n+1）/2份的配置信息是否相同，如果相同，则所述大于（n+1）/2份的配置信息为正确的配置信息；如果不同，则所述全部n份配置信息为错误的配置信息；
当n为偶数时，所述配置信息正确判断模块判断全部n份配置信息中，大于n/2份的配置信息是否相同，如果相同，则所述大于n/2份的配置信息为正确的配置信息；如果不同，则所述全部n份配置信息为错误的配置信息。
优选的，所述与熔丝阵列对应的纠错码的纠错能力不同于与主阵列对应的纠错码，包括：
与熔丝阵列对应的纠错码的纠错能力大于与主阵列对应的纠错码。
同时，本发明还公开了一种Nand闪存，包括：
熔丝阵列中的n个熔丝池，用于存储n份配置信息，n≥2，n为正整数。
优选的：所述n个熔丝池中的每个熔丝池存储一份配置信息。
与现有技术相比，本发明包括以下优点：
本发明公开了的一种Nand闪存和读取其配置信息的方法和装置，在Nand闪存中的熔丝阵列中划分出多个熔丝池，每个熔丝池中存储一份配置信息，读取配置信息时，将熔丝池中的配置信息全部读取出来，从中选择正确的配置信息做为Nand闪存的配置信息，可以降低读取Nand闪存配置信息出错的几率。
同时，在Nand闪存中内嵌了与主阵列对应的纠错码，和与熔丝阵列对应的纠错码，并且，与熔丝阵列对应的纠错码的纠错能力大于与主阵列对应的纠错码的纠错能力。读取熔丝阵列中的配置信息时，选择与熔丝阵列对应的，并且纠错能力强的纠错码，检查并纠正错误的配置信息，可以降低读取Nand闪存配置信息出错的几率。
附图说明
图1是本发明实施例一公开的一种读取Nand闪存配置信息的方法流程图；
图2是本发明实施例二公开的一种读取Nand闪存配置信息的方法流程图；
图3是本发明实施例三公开的一种读取Nand闪存配置信息的装置结构图；
图4是本发明实施例四公开的一种Nand闪存部分示意图；
图5是本发明实施例四公开的一种Nand闪存中熔丝池示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明公开了一种Nand闪存和读取其配置信息的方法和装置，通过将Nand闪存中存储的全部、多份配置信息读取出来，判断读取出的各份配置信息是否正确，将正确的配置信息确定为该Nand闪存的配置信息。并且在读取出全部、多份配置信息时，选择与熔丝阵列对应的纠错码进行纠错，该纠错码的纠错能力大于与主阵列对应的纠错码。
下面通过列举几个具体的实施例详细介绍本发明公开的一种Nand闪存和读取其配置信息的方法和装置。
实施例一
详细介绍本发明公开的一种读取Nand闪存配置信息的方法。
参照图1，示出了本发明实施例一公开的一种读取Nand闪存配置信息的方法流程图。
步骤S11，在Nand闪存纠错码中选择与熔丝阵列对应的纠错码。
Nand闪存纠错码中包括与熔丝阵列（Fuse Array）对应的纠错码，和与主阵列（Main Array）对应的纠错码。与Fuse Array对应的纠错码用于对FuseArray中的数据进行纠错；与Main Array对应的纠错码用于对Main Array中的数据进行纠错。并且与Fuse Array对应的纠错码的纠错能力不同于与MainArray对应的纠错码的纠错能力。
在Nand闪存纠错码中选择用于对Fuse Array中的数据进行纠错的纠错码。
步骤S12，在熔丝阵列中读取出全部n份配置信息，n≥2，n为正整数。
Fuse Array中存储着n份配置信息，n≥2，n为正整数，意味着Fuse Array中至少存储着2份配置信息。
将Fuse Array中存储的n份配置信息全部读取出来。
步骤S13，根据与熔丝阵列对应的纠错码，检查并纠正n份配置信息中错误的配置信息。
根据步骤S11中选择的与Fuse Array对应的纠错码，对步骤S12中读取出的全部n份配置信息进行检查，并纠正其中错误的配置信息。
上述步骤S12和上述步骤S13可以同时进行，即读取n份配置信息时，可以同时对读取出的n份配置信息进行检查并纠正其中错误的配置信息。
步骤S14，判断读取出的各份配置信息是否正确。
对在上述步骤S12中读取出的，并在上述步骤S13中检查甚至纠正过错误的全部n份配置信息中的每份配置信息，进行判断操作，目的是判断各份配置信息是否正确。
步骤S15，将正确的配置信息确定为Nand闪存的配置信息。
将上述步骤S14中判断为正确的配置信息确定为Nand闪存的配置信息。
实施例二
详细介绍本发明公开的一种读取Nand闪存配置信息的方法。
参照图2，示出了本发明实施例二公开的一种读取Nand闪存配置信息的方法流程图。
步骤S21，在Nand闪存纠错码中选择与熔丝阵列对应的纠错码。
Nand闪存纠错码中同时包括与Main Array对应的纠错码和与FuseArray对应的纠错码；并且与Fuse Array对应的纠错码的纠错能力大于与MainArray对应的纠错码的纠错能力。
Nand闪存纠错码一般采用BCH码、RS码或者是LDPC码
上述与Main Array对应的纠错码可以包括BCH码；上述与Fuse Array对应的纠错码也可以包括BCH码。上述与Main Array对应的纠错码可以和与Fuse Array对应的纠错码均为BCH码，但是各自的纠错能力不同，与FuseArray对应的BCH码的纠错能力大于与Main Array对应的BCH码的纠错能力。
例如，与Main Array对应的纠错码的纠错能力为8bit/512byte（读取512byte的数据添加8bit纠错识别码，纠错识别码位数越多，纠错能力越强），与Fuse Array对应的纠错码的纠错能力为16bit/512byte（读取512byte的数据添加16bit纠错识别码）。
在Nand闪存纠错码中选择与Fuse Array对应的纠错码，可以为BCH码。
步骤S22，在熔丝阵列中读取出全部n份配置信息，n≥2，n为正整数。
Fuse Array中存储着n份配置信息，并且n份配置信息存储在Fuse Array中的不同位置处，每个存储配置信息的位置可以为一个“Fuse池”，FuseArray中包含n个“Fuse池”，就可以在Fuse Array中存储n份配置信息。其中，n≥2，n为正整数，表示在Fuse Array中至少包含2个“Fuse池”，至少存储2份配置信息。
例如，Fuse Array的容量为4096个bit，配置信息的容量为1024个bit，则在Fuse Array中将配置信息分别存储在1-1024bit，1025-2048bit，2049-3072bit，3073-4096bit的四个“Fuse池”中。将四个“Fuse池”中的4份配置信息全部读取出来。
步骤S23，根据与熔丝阵列对应的纠错码，检查并纠正n份配置信息中错误的配置信息。
利用上述步骤S21中选择的与Fuse Array对应的纠错码，对上述步骤S22中读取出的全部n份配置信息进行检查，并纠正其中错误的配置信息。
需要强调的是，上述步骤S22和上述步骤S23可以同时进行，读取n份配置信息的同时，对读取出的n份配置信息进行检查，并纠正其中错误的配置信息。
步骤S24，判断读取出的各份配置信息是否正确。
对读取出的n份配置信息中的各份配置信息进行判断，判断各份配置信息是否正确。
上述步骤S24具体可以为：判断全部n份配置信息中，大于n/2份或（n+1）/2份的配置信息是否相同，如果相同，则上述大于n/2份或（n+1）/2份的配置信息为正确的配置信息；如果不同，则上述全部n份配置信息为错误的配置信息。
上述步骤S24具体可以包括：
步骤S241，当n为奇数时，判断全部n份配置信息中，大于（n+1）/2份的配置信息是否相同。
如果相同，则上述大于（n+1）/2份的配置信息为正确的配置信息；如果不同，则上述全部n份配置信息为错误的配置信息。
例如，当n=9时，即Fuse Array中包含9个“Fuse池”，每个“Fuse池”存储一份配置信息，共9份配置信息。判断全部9份配置信息中，大于（9+1）/2=5份配置信息是否相同，意味着在全部9份配置信息中，是否至少有5份配置信息相同。如果有6份配置信息均为“01011010”，则确定此6份配置信息相同，那么这6份配置信息为正确的配置信息；如果有6份配置信息不同，其余3份配置信息相同，或者全部9份配置信息均不相同，总之相同的配置信息数量少于5份，那么全部9份配置信息为错误的配置信息。
步骤S242，当n为偶数时，判断全部n份配置信息中，大于n/2份的配置信息是否相同。
如果相同，则上述大于n/2份的配置信息为正确的配置信息；如果不同，则上述全部n份配置信息为错误的配置信息。
例如，当n=10时，即Fuse Array中包含10个“Fuse池”，每个“Fuse池”存储一份配置信息，共10份配置信息。判断全部10份配置信息中，大于10/2=5份配置信息是否相同，意味着在全部10份配置信息中，是否至少有5份配置信息相同。如果有6份配置信息均为“01011010”，则确定此6份配置信息相同，那么这6份配置信息为正确的配置信息；如果有6份配置信息不同，其余3份配置信息相同，或者10份配置信息均不相同，总之相同的配置信息数量少于5份，那么全部10份配置信息为错误的配置信息。
在Fuse Array中的全部n份配置信息中，无论n为奇数还是偶数，如果有超过半数的配置信息不同，则表示该Fuse Array的存储性能已经很弱，不能再继续使用了。
步骤S25，将正确的配置信息确定为Nand闪存的配置信息。
将上述步骤S24中判断为正确的配置信息确定为Nand闪存的配置信息。
例如，上述步骤S24中判断“01011010”为正确的配置信息，则“01011010”为Nand闪存的配置信息。
综上所述，本发明实施例一至二公开的一种读取Nand闪存配置信息的方法，与现有技术相比，具有以下优点：
在Nand闪存中的熔丝阵列中划分出多个熔丝池，每个熔丝池中存储一份配置信息，读取配置信息时，将熔丝池中的配置信息全部读取出来，从中选择正确的配置信息做为Nand闪存的配置信息，可以降低读取Nand闪存配置信息出错的几率。
同时，在Nand闪存中内嵌了与主阵列对应的纠错码，和与熔丝阵列对应的纠错码，并且，与熔丝阵列对应的纠错码的纠错能力大于与主阵列对应的纠错码的纠错能力。读取熔丝阵列中的配置信息时，选择与熔丝阵列对应的，并且纠错能力强的纠错码，检查并纠正错误的配置信息，可以降低读取Nand闪存配置信息出错的几率。
实施例三
详细介绍本发明公开的一种读取Nand闪存配置信息的装置。
参照图3，示出了本发明实施例三公开的一种读取Nand闪存配置信息的装置结构图。
上述一种读取Nand闪存配置信息的装置，具体可以包括：
纠错码选择模块31，配置信息读取模块32，配置信息检查并纠正模块33，配置信息正确判断模块34，以及，Nand闪存配置信息确定模块35。
下面分别详细介绍各模块的功能和各模块之间的关系。
纠错码选择模块31，用于在Nand闪存纠错码中选择与熔丝阵列对应的纠错码。
上述纠错码选择模块31在包含与Main Array对应的纠错码和与FuseArray对应的纠错码的Nand闪存纠错码中，选择与Fuse Array对应的纠错码。
其中，与熔丝阵列对应的纠错码的纠错能力不同于与主阵列对应的纠错码。
而且，与熔丝阵列对应的纠错码的纠错能力可以大于与主阵列对应的纠错码。
配置信息读取模块32，用于在熔丝阵列中读取出全部n份配置信息，n≥2，n为正整数。
上述配置信息读取模块32将Fuse Array中存储着的n份配置信息全部读取出来。
配置信息检查并纠正模块33，用于根据与熔丝阵列对应的纠错码，检查并纠正n份配置信息中错误的配置信息。
上述配置信息检查并纠正模块33根据上述纠错码选择模块31选择的与FuseArray对应的纠错码，检查并纠正上述配置信息读取模块32读取出的n份配置信息中错误的配置信息。
配置信息正确判断模块34，用于判断读取出的各份配置信息是否正确。
上述配置信息正确判断模块34对上述配置信息读取模块32读取出的n份配置信息中的各份配置信息进行判断，判断各份配置信息是否正确。
上述配置信息正确判断模块34判断全部n份配置信息中，大于n/2份或（n+1）/2份的配置信息是否相同，如果相同，则上述大于n/2份或（n+1）/2份的配置信息为正确的配置信息；如果不同，则上述全部n份配置信息为错误的配置信息。
当n为奇数时，上述配置信息正确判断模块34判断全部n份配置信息中，大于（n+1）/2份的配置信息是否相同，如果相同，则上述大于（n+1）/2份的配置信息为正确的配置信息；如果不同，则上述全部n份配置信息为错误的配置信息。
例如，当n=9时。上述配置信息正确判断模块34判断全部9份配置信息中，大于（9+1）/2=5份配置信息是否相同，意味着在全部9份配置信息中，是否至少有5份配置信息相同。如果有6份配置信息相同，那么这6份配置信息为正确的配置信息；如果有6份配置信息不同，其余3份配置信息相同，或者全部9份配置信息均不相同，总之相同的配置信息数量少于5份，那么全部9份配置信息为错误的配置信息。
当n为偶数时，上述配置信息正确判断模块34判断全部n份配置信息中，大于n/2份的配置信息是否相同，如果相同，则上述大于n/2份的配置信息为正确的配置信息；如果不同，则上述全部n份配置信息为错误的配置信息。
例如，当n=10时。上述配置信息正确判断模块34判断全部10份配置信息中，大于10/2=5份配置信息是否相同，意味着在全部10份配置信息中，是否至少有5份配置信息相同。如果有6份配置信息相同，那么这6份配置信息为正确的配置信息；如果有6份配置信息不同，其余3份配置信息相同，或者10份配置信息均不相同，总之相同的配置信息数量少于5份，那么全部10份配置信息为错误的配置信息。
Nand闪存配置信息确定模块35，用于将正确的配置信息确定为Nand闪存的配置信息。
上述Nand闪存配置信息确定模块35将上述配置信息正确判断模块34判断为正确的配置信息确定为Nand闪存的配置信息。
综上所述，本发明实施例三公开的一种读取Nand闪存配置信息的装置，与现有技术相比，具有以下优点：
在Nand闪存中的熔丝阵列中划分出多个熔丝池，每个熔丝池中存储一份配置信息，读取配置信息时，将熔丝池中的配置信息全部读取出来，从中选择正确的配置信息做为Nand闪存的配置信息，可以降低读取Nand闪存配置信息出错的几率。
同时，在Nand闪存中内嵌了与主阵列对应的纠错码，和与熔丝阵列对应的纠错码，并且，与熔丝阵列对应的纠错码的纠错能力大于与主阵列对应的纠错码的纠错能力。读取熔丝阵列中的配置信息时，选择与熔丝阵列对应的，并且纠错能力强的纠错码，检查并纠正错误的配置信息，可以降低读取Nand闪存配置信息出错的几率。
实施例四
详细介绍本发明公开的一种Nand闪存。
参照图4，示出了本发明实施例四公开的一种Nand闪存部分示意图。
上述一种Nand闪存，具体可以包括：
线位（BL）、字线（WL）和m个存储单元，m为正整数。
在Fuse Array中，每个BL上可以串联16或32个存储单元，串联的存储单元数量只要满足Fuse Array的存储需求即可，不需要串联过多的存储单元。
上述一种Nand闪存，具体还可以包括：
熔丝阵列中的n个熔丝池，用于存储n份配置信息，n≥2，n为正整数。
并且，上述n个熔丝池中的每个熔丝池存储一份配置信息。
参照图5，示出了本发明实施例四公开的一种Nand闪存中熔丝池示意图。
如图5所示，其中Fuse0至Fuse3为4个熔丝池。每个熔丝池中存储一份配置信息。
在读取配置信息时，可以从上述4个熔丝池中将存储的配置信息全部读取出来。上述熔丝池的数量可以根据Nand闪存的具体需求设定，可以至少配置2个熔丝池。
综上所述，本发明实施例四公开的一种Nand闪存，与现有技术相比，具有以下优点：
上述Nand闪存中每个BL串联的存储单元数量尽量少，但是要满足Nand闪存的使用需求。每个BL串联的存储单元数量少，当读取Fuse Array中的配置信息时，产生的电压和电流对选中的存储单元的影响也减少，所以提高了读取Nand闪存配置信息的准确度。
同时，上述Nand闪存中可以同时在n个熔丝池中存储n份配置信息，读取时，从n个熔丝池中读取出全部n份配置信息，判断其中的配置信息是否正确，如果出现了一份或几份配置信息错误，剩余的配置信息还是可靠、正确的，提高了读取Nand闪存配置信息的准确度。
对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上对本发明所公开的一种Nand闪存和读取其配置信息的方法和装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (11)
1.一种读取Nand闪存配置信息的方法，其特征在于，包括：
在Nand闪存纠错码中选择与熔丝阵列对应的纠错码；
在熔丝阵列中读取出全部n份配置信息，n≥2，n为正整数；
根据与熔丝阵列对应的纠错码，检查并纠正n份配置信息中错误的配置信息；
判断读取出的各份配置信息是否正确；
将正确的配置信息确定为Nand闪存的配置信息；
其中，Nand闪存纠错码中还包括与主阵列对应的纠错码；并且与熔丝阵列对应的纠错码的纠错能力不同于与主阵列对应的纠错码。
2.根据权利要求1所述的方法，其特征在于：
所述与主阵列对应的纠错码包括BCH码；
所述与熔丝阵列对应的纠错码包括BCH码。
3.根据权利要求1所述的方法，其特征在于，所述判断读取出的各份配置信息是否正确，包括：
判断全部n份配置信息中，大于n/2份或（n+1）/2份的配置信息是否相同，如果相同，则所述大于n/2份或（n+1）/2份的配置信息为正确的配置信息；如果不同，则所述全部n份配置信息为错误的配置信息。
4.根据权利要求3所述的方法，其特征在于：
当n为奇数时，判断全部n份配置信息中，大于（n+1）/2份的配置信息是否相同，如果相同，则所述大于（n+1）/2份的配置信息为正确的配置信息；如果不同，则所述全部n份配置信息为错误的配置信息；
当n为偶数时，判断全部n份配置信息中，大于n/2份的配置信息是否相同，如果相同，则所述大于n/2份的配置信息为正确的配置信息；如果不同，则所述全部n份配置信息为错误的配置信息。
5.根据权利要求1所述的方法，其特征在于，所述与熔丝阵列对应的纠错码的纠错能力不同于与主阵列对应的纠错码，包括：
与熔丝阵列对应的纠错码的纠错能力大于与主阵列对应的纠错码。
6.一种读取Nand闪存配置信息的装置，其特征在于，包括：
纠错码选择模块，用于在Nand闪存纠错码中选择与熔丝阵列对应的纠错码；
配置信息读取模块，用于在熔丝阵列中读取出全部n份配置信息，n≥2，n为正整数；
配置信息检查并纠正模块，用于根据与熔丝阵列对应的纠错码，检查并纠正n份配置信息中错误的配置信息；
配置信息正确判断模块，用于判断读取出的各份配置信息是否正确；
Nand闪存配置信息确定模块，用于将正确的配置信息确定为Nand闪存的配置信息；
其中，Nand闪存纠错码中还包括与主阵列对应的纠错码；并且与熔丝阵列对应的纠错码的纠错能力不同于与主阵列对应的纠错码。
7.根据权利要求6所述的装置，其特征在于：
所述配置信息正确判断模块判断全部n份配置信息中，大于n/2份或（n+1）/2份的配置信息是否相同，如果相同，则所述大于n/2份或（n+1）/2份的配置信息为正确的配置信息；如果不同，则所述全部n份配置信息为错误的配置信息。
8.根据权利要求7所述的装置，其特征在于：
当n为奇数时，所述配置信息正确判断模块判断全部n份配置信息中，大于（n+1）/2份的配置信息是否相同，如果相同，则所述大于（n+1）/2份的配置信息为正确的配置信息；如果不同，则所述全部n份配置信息为错误的配置信息；
当n为偶数时，所述配置信息正确判断模块判断全部n份配置信息中，大于n/2份的配置信息是否相同，如果相同，则所述大于n/2份的配置信息为正确的配置信息；如果不同，则所述全部n份配置信息为错误的配置信息。
9.根据权利要求6所述的装置，其特征在于，所述与熔丝阵列对应的纠错码的纠错能力不同于与主阵列对应的纠错码，包括：
与熔丝阵列对应的纠错码的纠错能力大于与主阵列对应的纠错码。
10.一种Nand闪存，其特征在于，包括：
熔丝阵列中的n个熔丝池，用于存储n份配置信息，n≥2，n为正整数。
11.根据权利要求10所述的Nand闪存，其特征在于：
所述n个熔丝池中的每个熔丝池存储一份配置信息。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210426090.1A CN103794253B (zh) | 2012-10-30 | 2012-10-30 | 一种Nand闪存和读取其配置信息的方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210426090.1A CN103794253B (zh) | 2012-10-30 | 2012-10-30 | 一种Nand闪存和读取其配置信息的方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103794253A true CN103794253A (zh) | 2014-05-14 |
| CN103794253B CN103794253B (zh) | 2017-02-08 |
Family
ID=50669829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210426090.1A Active CN103794253B (zh) | 2012-10-30 | 2012-10-30 | 一种Nand闪存和读取其配置信息的方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103794253B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10825533B2 (en) | 2018-01-11 | 2020-11-03 | Winbond Electronics Corp. | Power on fuse read operation in semiconductor storage device and operation method thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1647045A (zh) * | 2002-04-16 | 2005-07-27 | 薄膜电子有限公司 | 在非易失性存储器中存储数据的方法 |
| US20080065937A1 (en) * | 2006-09-13 | 2008-03-13 | Stmicroelectronics S.R.I. | Nand flash memory device with ecc protected reserved area for non-volatile storage of redundancy data |
| CN102693756A (zh) * | 2011-03-24 | 2012-09-26 | 株式会社东芝 | 半导体存储装置 |
-
2012
- 2012-10-30 CN CN201210426090.1A patent/CN103794253B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1647045A (zh) * | 2002-04-16 | 2005-07-27 | 薄膜电子有限公司 | 在非易失性存储器中存储数据的方法 |
| US20080065937A1 (en) * | 2006-09-13 | 2008-03-13 | Stmicroelectronics S.R.I. | Nand flash memory device with ecc protected reserved area for non-volatile storage of redundancy data |
| CN102693756A (zh) * | 2011-03-24 | 2012-09-26 | 株式会社东芝 | 半导体存储装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10825533B2 (en) | 2018-01-11 | 2020-11-03 | Winbond Electronics Corp. | Power on fuse read operation in semiconductor storage device and operation method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103794253B (zh) | 2017-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109815045B (zh) | 存储系统以及在存储系统中处理数据的方法 | |
| US8140935B2 (en) | ECC controller for use in flash memory device and memory system including the same | |
| US9442787B2 (en) | Three dimensional (3D) memory including error detection circuitry | |
| US9583183B2 (en) | Reading resistive random access memory based on leakage current | |
| US10423345B2 (en) | Devices, systems, and methods for increasing endurance on a storage system having a plurality of components using adaptive code-rates | |
| KR102716265B1 (ko) | 메모리 컨트롤러, 이를 포함하는 메모리 시스템, 및 그의 동작 방법 | |
| CN110415752B (zh) | 用于控制刷新操作的存储器控制器及包括其的存储系统 | |
| CN102394114B (zh) | 具有自适应纠错能力的bch码纠错方法 | |
| CN102279776B (zh) | 一种错误检查与纠正能力的测试方法及装置 | |
| CN104969193A (zh) | 减少的不可校正的存储器错误 | |
| US8327218B2 (en) | Storage device with improved read/write speed and corresponding data process method | |
| CN101901169B (zh) | 扫描装置及方法 | |
| CN104871249A (zh) | 数据存储系统的自适应错误纠正码 | |
| CN101763904A (zh) | 非易失性存储装置及其操作方法 | |
| CN104272392A (zh) | 从多级单元存储器读取数据 | |
| CN101908376B (zh) | 非挥发性存储装置及其控制方法 | |
| CN101256843A (zh) | 混合闪存装置、存储系统以及控制误差的方法 | |
| EP2447842A1 (en) | Method and system for error correction in a memory array | |
| CN104658612A (zh) | 存取快闪存储器中储存单元的方法以及使用该方法的装置 | |
| CN101923896A (zh) | 电子存储装置及其纠错方法 | |
| US20180211696A1 (en) | Semiconductor systems performing double-write operations and methods of operating the same | |
| CN111638994B (zh) | 一种闪存存储器及其错误比特计数检测方法和系统 | |
| CN101882472A (zh) | 具可变动错误校正码机制的快闪储存装置及其控制方法 | |
| CN100468367C (zh) | 固态存储器的安全存储系统及方法 | |
| CN103794253A (zh) | 一种Nand闪存和读取其配置信息的方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |