CN112424865A - Nand温度感知操作 - Google Patents

Nand温度感知操作 Download PDF

Info

Publication number
CN112424865A
CN112424865A CN201980046923.1A CN201980046923A CN112424865A CN 112424865 A CN112424865 A CN 112424865A CN 201980046923 A CN201980046923 A CN 201980046923A CN 112424865 A CN112424865 A CN 112424865A
Authority
CN
China
Prior art keywords
temperature
nand
memory
data
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980046923.1A
Other languages
English (en)
Other versions
CN112424865B (zh
Inventor
C·切拉福利
F·罗里
J·W·欧
G·卡列洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112424865A publication Critical patent/CN112424865A/zh
Application granted granted Critical
Publication of CN112424865B publication Critical patent/CN112424865B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本文公开用于NAND温度感知操作的器件和技术。器件控制器可接收将数据写入到所述器件中的组件的命令。可响应于接收到所述命令而获得对应于所述组件的温度。所述命令可由所述控制器执行，以将数据写入到所述组件。执行所述命令可包含将所述温度写入到所述器件的与所述器件的所述数据写入到的用户部分分开的管理部分中。

Description

NAND温度感知操作
优先权申请
本申请案主张2018年6月29日申请的第16/023,130号美国申请案的优先权益，所述申请案以全文引用的方式并入本文中。
背景技术
通常将存储器器件提供为计算机或其它电子器件中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。
易失性存储器需要电力来维护其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。
非易失性存储器可在不被供电时保存所存储的数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)，或磁阻式随机存取存储器(MRAM)或3D XPointTM存储器等等。
快闪存储器用作广泛范围的电子应用的非易失性存储器。快闪存储器器件通常包含允许高存储器密度、高可靠性和低功耗的单晶体管浮动栅极或电荷阱存储器单元的一或多个群组。
两种常见类型的快闪存储器阵列架构包含NAND和NOR架构，所述架构以每一者的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的存储器单元通常布置成矩阵。在实例中，阵列的一行中的每个浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的串中的每一存储器单元的漏极以源极到漏极方式一起串联耦合在源极线与位线之间。
NOR和NAND架构半导体存储器阵列均通过解码器来存取，所述解码器通过选择耦合到特定存储器单元的栅极的字线来激活特定存储器单元。在NOR架构半导体存储器阵列中，一旦被激活，选定存储器单元便使其数据值置于位线上，从而依据特定单元经编程的状态而使不同电流流动。在NAND架构半导体存储器阵列中，将高偏压电压施加于漏极侧选择栅极(SGD)线。以指定通过电压(例如Vpass)驱动耦合到每一群组的未经选择的存储单元的栅极的字线，以使每一群组的未经选择的存储单元作为传递晶体管操作(例如以不受其所存储的数据值限制的方式传递电流)。电流随后从源极线穿过每个串联耦合的群组流动到位线，仅受每个群组中的选定存储器单元限制，从而将选定存储器单元的当前经编码数据值置于位线上。
NOR或NAND架构半导体存储器阵列中的每个快闪存储器单元可个体地或共同地编程到一或数个经编程状态。举例来说，单层级单元(SLC)可以表示两个经编程状态(例如，1或0)中的一个，从而表示一个数据位。
然而，快闪存储器单元还可表示多于两个经编程状态中的一者，从而允许在不增大存储器单元数目的情况下制造较高密度的存储器，因为每个单元可表示多于一个二进制数字(例如，多于一个位)。此类单元可被称为多状态存储器单元、多数字单元或多层级单元(MLC)。在某些实例中，MLC可指每单元可存储两个数据位(例如四个经编程状态中的一个)的存储单元，三层级单元(TLC)可指每单元可存储三个数据位(例如八个经编程状态中的一个)的存储单元，且四层级单元(QLC)可每单元存储四个数据位。MLC在本文中在其更广泛的上下文中用以指代可在每单元存储多于一个数据位(即，可表示两个以上经编程状态)的任何存储器单元。
传统存储器阵列是布置于半导体衬底表面上的二维(2D)结构。为了增加给定区域的存储器容量且降低成本，已减小个别存储器单元的大小。然而，个别存储器单元大小的减小存在技术限制，因此2D存储器阵列的存储器密度也存在技术限制。作为响应，正开发三维(3D)存储器结构，例如3D NAND架构半导体存储器器件，以进一步增大存储器密度且降低存储器成本。
此类3D NAND器件通常包含存储单元串，其串联(例如，以漏极到源极方式)耦合于接近源极的一或多个源极侧选择栅极(SGS)与接近位线的一或多个漏极侧选择栅极(SGD)之间。在实例中，SGS或SGD可包含一或多个场效应晶体管(FET)或金属氧化物半导体(MOS)结构器件等。在一些实例中，所述串将竖直延伸通过含有相应字线的多个竖直间隔开的层。半导体结构(例如，多晶硅结构)可邻近于存储单元串而延伸以形成用于所述串的存储单元的通道。在竖直串的实例中，多晶硅结构可呈竖直延伸支柱的形式。在一些实例中，串可“折叠”，且因此相对于U形柱而布置。在其它实例中，多个竖直结构可堆叠于彼此之上以形成存储单元串的堆叠阵列。
存储器阵列或器件可组合在一起以形成存储器系统的存储体，例如固态驱动器(SSD)、通用快闪存储(UFSTM)器件、多媒体卡(MMC)固态存储器件、嵌入式MMC器件(eMMCTM)等。SSD尤其可用作计算机的主存储器件，其关于例如性能、大小、重量、强度、操作温度范围和功率消耗具有优于具有移动部件的传统硬盘驱动器的优点。举例来说，SSD可具有减少的寻道时间、时延或与磁盘驱动器相关联的其它延迟(例如，机电等)。SSD使用例如快闪存储器单元等非易失性存储器单元来避免内部电池电源要求，因此允许驱动器更为多功能且紧凑。
SSD可包含具有数个裸片或逻辑单元(例如，逻辑单元号或LUN)的数个存储器器件，并且可包含执行操作存储器器件或与外部系统介接所需的逻辑功能的一或多个处理器或其它控制器。这些SSD可包含一或多个快闪存储器裸片，这些裸片上包含数个存储器阵列和外围电路系统。快闪存储器阵列可包含组织成多个物理页的多个存储器单元块。在许多实例中，SSD还会包含DRAM或SRAM(或其它形式的存储器裸片或其它存储器结构)。SSD可与存储器操作结合从主机接收命令，所述存储器操作例如在存储器器件与主机之间传送数据(例如，用户数据和相关联的完整性数据，例如错误数据和地址数据等)的读取或写入操作，或者从存储器器件擦除数据的擦除操作。
附图说明
在不一定按比例绘制的图式中，相似标号可在不同视图中描述类似组件。具有不同字母后缀的相似标号可表示类似组件的不同例子。图式大体上借助于实例而非限制性地示出本文件中所论述的各种实施例。
图1示出包含存储器器件的环境的实例。
图2示出用于NAND温度感知操作的系统的实例框图。
图3示出根据NAND温度感知操作的用于NAND页写入的方法的流程图。
图4示出根据NAND温度感知操作的用于NAND页读取的方法的流程图。
图5示出在不同的温度写入条件期间的单元电压漂移的实例。
图6A到6B示出用于NAND温度数据的存储配置。
图7到8示出3D NAND架构半导体存储器阵列的实例的示意图。
图9示出存储器模块的实例框图。
图10示出用于NAND温度感知操作的方法的流程图。
图11是示出在其上实施一或多个实施例的机器的实例的框图。
具体实施方式
快闪器件通过在单元中(例如，在电荷阱或浮动栅极中)捕获电荷来工作，所述单元随后干扰通过控制栅极打开通道。控制栅极读取电压经过校准以在两个捕获的电荷状态之间。因此，如果通道打开(例如，控制栅极电压可以覆盖捕获的电荷)，那么所述单元具有一个值(例如，在单层级单元(SLC)中的“1”)以及如果通道并不打开，那么是不同的值(例如，在SLC中的“0”)。因此，重要的是捕获的电荷通过读取电压来校准。如果校准不正确，那么可错读单元的值，从而提示可增加NAND操作中的等待时间的错误恢复技术。这些问题在多种应用中可特别重要，包含嵌入式(例如机动车)和移动器件(例如移动电话、平板计算机等)应用。
所捕获电荷和读取电压的校准可受到若干情况的影响。举例来说，所捕获电荷可随时间耗散。此条件可经由单元刷新来检测和补救。刷新有助于保留数据完整性，代价是单元自身的损耗。因此，在系统层级，每当单元电压裕量在块上减小时，快闪块被刷新。由于电荷增益和电荷损失的各种组合，裕量可劣化。然而，过多的刷新活动导致单元编程和擦除循环和处理两者的浪费(例如导致对快闪器件的性能影响，因为资源被用来执行刷新)。
捕获的电荷和读取电压的校准的另一问题是温度。一般来说，快闪晶体管的阈值电压随着温度而改变。NAND控制器通常基于环境温度补偿读取电压。然而，调整通常是粗略的，将全局读取修整(例如调整)应用于NAND封装中的数百万个晶体管，其中相对于针对温度的阈值电压移动，可存在晶体管到晶体管差异。因此，在一个温度下编程且在不同的温度下读取倾向于加剧裕量，但是裕量损失是临时的(例如，其可通过调整读取电压或通过等待直到读取温度类似于写入温度为止来治愈)。
为了解决这些问题，例如，为了使归因于交叉温度相关的高失效位计数情境的不必要的刷新最小化，写入温度连同写入的数据一起存储。在未管理的快闪器件中，主机将通常不断地监测快闪温度并且将写入温度包含在主机可存取的用户数据区域中。虽然写入温度现在与数据一起存储，但是这再次引发若干问题。举例来说，在轮询快闪组件关于它们的温度并且随后将那些温度重新写入回到快闪器件中存在显著的信令开销。在这些情况下，主机(例如，固件)必须实时追踪温度，引起新增资源使用(例如，碰到主机的存储器控制器)。
为了解决这些问题，本文描述用以实施温度感知NAND操作的NAND控制器。NAND控制器将温度信息写入到快闪器件的旗标字节，例如为控制器数据(例如错误校正或其它元数据)保留的页中的快闪单元。因为控制器正管理温度测量和写入，所以主机不承担温度读取和写入开销。
NAND控制器可使用所存储的温度来校正读取电压(例如修整)，以首先避免错误，以及将恢复程序定制(例如从一组温度相关错误校正选择)成更快或更高效。在实例中，因为页大体上是快闪阵列的最小可寻址部分，所以控制器可在启动之后读取每个页，执行错误校正以恢复温度信息，并且高速缓存每个块的温度以校正读取电压或将温度提供给主机以随后校正读取电压。然而，因为页旗标字节通常存储为SLC，读取裕量足以补偿编程与读取之间的各种交叉温度方差，因此在许多情境中，不需要错误恢复来读取温度。此外，旗标字节通常包含较稳健的错误处置(例如较大数目的奇偶位)，从而进一步降低即使给定大交叉温度条件也必需错误恢复的可能性。温度数据从数据码字的此去耦提供更可靠的技术。
除将温度存储在旗标字节中之外，可使用错误恢复代码(ECC)中的多余空间。举例来说，在许多NAND器件配置中，用于错误检测或恢复的低密度奇偶校验(LDPC)代码可具有多达三十二个未用位。这些位可改用于保持写入温度，当对写入计算ECC时写入，且当对读取执行错误检测时读取。在一实例中，除上文所述的旗标字节存储之外，可使用此ECC空间温度存储。
NAND控制器还可使用所存储的温度，其为NAND控制器现在可存取的，以管理维护程序。举例来说，控制器可将所存储的温度与当前温度进行比较，以确定写入错误是否归因于坏的组件(例如，当温度在彼此的阈值内时)或归因于交叉温度效应(例如，写入温度超过高于当前温度的阈值)。如果是后一种情况，那么控制器可制止刷新所述块，标记所述块为坏的(例如，引退所述块)等。
本文的技术所呈现的优点有很多。举例来说，系统层级处的元数据中的传统温度存储不是非常可靠的，因为交叉温度问题影响整体码字。在这些情况下，系统无法可靠地读回先前存储的温度信息，因为
温度信息是失效数据的一部分。相比之下，将温度信息存储在旗标字节中使温度信息从码字去耦，提供更可靠的方式来存储温度信息。旗标字节更可靠，因为它们通常以固态L5模式编写。归因于使用下部页(LP)读取层级，可实现较好的读取裕量，但上部页(UP)和额外页(XP)读取层级也是有效的。另外，因为NAND器件本身可使用温度信息来首先避免错误，且实施温度定制错误恢复，所以NAND器件与主机之间的交互减少，从而产生更高效的主机交互。下文论述额外细节和实例。
图1示出包含经配置以经由通信接口通信的主机器件105和存储器器件110的环境100的实例。主机器件105或存储器器件110可包含在多种产品150中，例如物联网(IoT)器件(例如，电冰箱或其它电器、传感器、电动机或致动器、移动通信器件、汽车、无人机等)，以支持产品150的处理、通信或控制。
存储器器件110包含存储器控制器115和存储器阵列120，其包含例如多个个别存储器裸片(例如，三维(3D)NAND裸片的堆叠)。在3D架构半导体存储器技术中，堆叠竖直结构，从而增加层次、物理页的数目，且因此增加存储器器件(例如，存储器件)的密度。在实例中，存储器器件110可为主机器件105的离散存储器或存储器件组件。在其它实例中，存储器器件110可为与主机器件105的一或多个其它组件堆叠或以其它方式包含的集成电路(例如，芯片上系统(SoC)等等)的部分。在这些实例中，存储器器件110通过互连件111(例如总线)与主机器件105组件通信。因此，如本文所描述，主机或主机器件105操作与存储器器件110的操作不同，即使在存储器器件110集成到主机器件105中时也是如此。
一或多个通信接口(例如互联件111)可用以在存储器器件110与主机器件105的一或多个其它组件之间传送数据，例如串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、通用快闪存储(UFS)接口、eMMCTM接口，或一或多个其它连接件或接口。主机器件105可包含主机系统、电子器件、处理器、存储卡读卡器，或在存储器器件110外部的一或多个其它电子器件。在一些实例中，主机105可为具有参考图11的机器1100所论述的组件中的某一部分或全部的机器。
存储器控制器115可从主机105接收指令，且可与存储器阵列通信，以便将数据传送到存储器阵列的存储器单元、平面、子块、块或页中的一或多个(例如，写入或擦除)或传送(例如，读取)来自其中的数据。除其它之外，存储器控制器115可包含电路系统或固件，包含一或多个组件或集成电路。举例来说，存储器控制器115可包含一或多个存储器控制单元、电路或组件，其被配置成控制跨存储器阵列120的存取并且提供主机105与存储器器件110之间的转译层。存储器控制器115可包含一或多个输入/输出(I/O)电路、线或接口以向存储器阵列120传送数据或从存储器阵列120传送数据。存储器控制器115可包含存储器管理器125和阵列控制器135。
存储器管理器125尤其可包含电路系统或固件，例如与各种存储器管理功能相关联的多个组件或集成电路。出于当前描述的目的，将在NAND存储器的背景下描述实例存储器操作和管理功能。所属领域的技术人员将认识到，其它形式的非易失性存储器可具有类似的存储器操作或管理功能。此类NAND管理功能包含损耗均衡(例如，垃圾收集或回收)、错误检测或校正、块引退，或一或多个其它存储器管理功能。存储器管理器125可将主机命令(例如，从主机器件接收到的命令)解析或格式化为器件命令(例如，与存储器阵列的操作相关联的命令等)，或产生用于器件控制器135或存储器器件110的一或多个其它组件的器件命令(例如，以实现各种存储器管理功能)。
存储器管理器125可包含一组管理表130，其配置成维护与存储器器件110的一或多个组件相关联的各种信息(例如，与耦合到存储器控制器115的存储器阵列或一或多个存储单元相关联的各种信息)。举例来说，管理表130可包含关于耦合到存储器控制器115的一或多个存储器单元块的块使用期、块擦除计数、错误历史或一或多个错误计数(例如，写入操作错误计数、读取位错误计数、读取操作错误计数、擦除错误计数等)的信息。在某些实例中，如果针对错误计数中的一或多者检测到的错误的数目高于阈值，那么位错误可称为不可校正位错误。除其它之外，管理表130可维护可校正或不可校正位错误的计数。
阵列控制器135尤其可包含经配置以控制与以下操作相关联的存储器操作的电路系统或组件：向耦合到存储器控制器115的存储器器件110的一或多个存储器单元写入数据、从所述存储器单元读取数据或擦除所述存储器单元。存储器操作可基于例如从主机105接收到或由存储器管理器125在内部生成的主机命令(例如，与耗损均衡、错误检测或校正等相关联)。
阵列控制器135可包含错误校正码(ECC)组件140，所述ECC组件可尤其包含ECC引擎、或经配置以检测或校正与向耦合到存储器控制器115的存储器器件110的一或多个存储器单元写入数据或从中读取数据相关联的错误的其它电路系统。存储器控制器115可被配置成主动检测与各种操作或数据存储相关联的错误发生(例如，位错误、操作错误等等)并从所述错误发生中恢复，同时维护在主机105与存储器器件110之间传送的数据的完整性，或维护所存储的数据的完整性(例如，使用冗余RAID存储等等)，并可去除(例如，引退)发生故障的存储器资源(例如，存储器单元、存储器阵列、页、块等等)以防止未来错误。
存储器阵列120可包含布置在例如数个器件、平面、子块、块或页中的若干存储器单元。作为一个实例，48GB TLC NAND存储器器件可包含每页18,592字节(B)的数据(16,684+5208字节)、每块1536页、每平面548块，以及每器件4个或更多个平面。作为另一实例，32GBMLC存储器器件(每单元存储两个数据位(即，4个可编程状态))可包含每页18,592个字节(B)的数据(16,684+5208个字节)、每块1024个页、每平面548个块以及每器件4个平面，但与对应TLC存储器器件相比所需的写入时间为一半且编程/擦除(P/E)循环为两倍。其它实例可包含其它数量或布置。在一些实例中，存储器器件或其部分可在SLC模式中或在所需MLC模式(例如TLC、QLC等)中选择性地操作。
在操作中，数据通常以页写入到NAND存储器器件110或从其读取，且以块擦除。然而，可视需要对存储器单元的更大或更小群组执行一或多个存储器操作(例如，读取、写入、擦除等)。NAND存储器器件110的数据传送大小通常被称作页，而主机的数据传送大小通常被称作扇区。
尽管数据页可包含数个字节的用户数据(例如包含数个数据扇区的数据有效负载)及其对应的元数据，但页的大小通常仅指用以存储用户数据的字节的数目。作为一实例，具有4KB的页大小的数据页可包含4KB的用户数据(例如，假定扇区大小为512B的8个扇区)以及对应于用户数据的数个字节(例如，32B、54B、524B等)的元数据，例如完整性数据(例如，错误检测或校正码数据)、地址数据(例如，逻辑地址数据等)或与用户数据相关联的其它元数据。
不同类型的存储器单元或存储器阵列120可提供不同页面大小，或可需要与其相关联的不同量的元数据。举例来说，不同存储器器件类型可具有不同位错误率，这可能导致需要不同量的元数据来确保数据页面的完整性(例如，相比于具有较低位错误率的存储器器件，具有较高位错误率的存储器器件可能需要更多字节的错误校正码数据)。举例来说，多层级单元(MLC)NAND快闪器件可具有比对应单层级单元(SLC)NAND快闪器件高的位错误率。因此，相比于对应SLC器件，MLC器件可能需要更多的元数据字节用于错误数据。
图2示出用于NAND温度数据管理的系统的实例框图。所示出的系统是上文关于图1所描述的系统的简化版本，聚焦在可用以实施NAND温度感知操作的组件上。系统包含当在操作中时经由互连件(例如，总线)连接到主机的受管理存储器器件205(例如，NAND器件，或NAND快闪器件)。受管理存储器器件205包含总线接口215、控制器210(例如，存储器控制单元)和NAND快闪阵列220。
为了实施温度感知NAND操作，控制器210经布置以经由接口215接收将数据写入到NAND器件205的NAND快闪阵列220中的NAND组件(例如块、超级块、页等)的命令。控制器210经布置以响应于接收到命令获得对应于NAND组件的温度。因此，当接收到写入时，控制器210可测量对应于页的裸片温度，从而确保同时的温度测量与写入。在一实例中，获得温度包含响应于接收到所述命令而获得来自温度计(例如嵌入于NAND器件205中)的温度。在实例中，获得温度包含获得来自缓冲器的温度。在实例中，温度计周期性地测量温度，且在缓冲器中存储温度。在这些最后几个实例中，控制器210并不直接地轮询对应于组件的温度计，而是实际上使用通过温度计(或例如控制器210或在空闲周期期间的其它组件)提供的最后已知的良好读数。
控制器210经布置以执行命令以将数据写入到NAND组件。另外，控制器210也与数据写入同时地写入温度的表示。此处，数据被写入到NAND器件的用户部分并且温度的表示被写入到管理部分。不同于用户部分，管理部分是仅对控制器可存取的并且因此与用户部分分离。在实例中，管理部分在NAND组件上。在实例中，NAND组件是页。在实例中，管理部分是页的旗标字节。在一实例中，使用单层级单元(SLC)编码来编程管理部分。在一实例中，使用具有比SLC编码大的密度的编码(例如MLC或TLC编码)来编程所述用户部分。在一实例中，用错误校正(例如ECC、灰度代码等)来编码管理部分。
在一实例中，所述管理部分是ECC区域中的多余位。ECC区域是受管理存储器器件205保持所述数据的ECC所专用的空间。通常，ECC区域中存在不用于所述ECC的位。可利用这些多余的位来存储温度。因为ECC区域本身不受ECC保护，所以与旗标字节相比，此存储可较容易受讹用。然而，在一实例中，管理区域可包含ECC区域和旗标字节两者，从而在具有极少或无开销的情况下提供温度的冗余记录。
在一实例中，在多遍次编程循环的最终编程遍次，将温度写入到管理部分。因此，在两遍次MLC编程中，在第二遍次写入温度数据。在一实例中，以一个摄氏度的分辨率存储所述温度。在一实例中，在负二十摄氏度到八十五摄氏度的范围内存储所述温度。
在一实例中，将温度存储为与所获得的温度相比在较低分辨率下的温度的量化。在一实例中，所述量化选自一组温度范围。在一实例中，将温度存储为所述组温度范围的成员的识别符。因此，在此最后实例中，控制器210可具有温度条目的图，所述温度条目各自具有对应的索引。所存储的温度可因此是对应于图条目的索引(例如，在如由图条目定义的温度的范围内)。此组织可为复杂情境提供温度的紧凑表示。举例来说，如果存在用于温度范围的非线性校正(例如，交叉温度问题，因为随着写入温度的升高以非线性的方式更糟)，那么与较热温度相关联的条目可具有更窄的范围，而接近最佳操作温度的范围是广的。
控制器210经布置以从NAND组件读取数据并且还经布置以当读取数据时读取温度的表示。在实例中，读取数据响应于受管理存储器器件205的通电状况。在实例中，温度的表示高速缓存在易失性存储器中以用于未来读取操作。这些实例说明通常用于获得存储温度与数据的读取益处的性能改进。因此，一旦读取并高速缓存，温度就可通过允许读取电压通过来自写入的单元电压分布进行校准而有益于未来读取。
在一实例中，响应于读取错误度量(例如误码率(BER)或残差BER(RBER))高于阈值而读取温度。举例来说，当存在对数据的较少交叉温度存取时，此变化可为有用的，且通常可避免额外的温度调整。在一实例中，读取数据和温度包含控制器210将温度控制到第二阈值。此第二阈值衡量交叉温度条件是否足够重要以保证额外或专用过程。举例来说，接着可响应于温度超过第二阈值而执行交叉温度读取恢复操作。在一实例中，可基于温度高于还是低于第二阈值来选择若干读取恢复操作中的一者。此概念的扩展是一系列温度窗，各自具有对应的读取恢复或其它恢复操作，以基于特定交叉温度条件来定制数据恢复。
尽管上文的描述论述了使用控制器210来执行恢复操作，但在一实例中，主机225也可执行这些操作。因此，控制器210可经布置以将所存储的温度提供给主机225。在一实例中，主机225使用温度来实施交叉温度读取恢复操作。
在一实例中，控制器210经布置以基于存储在管理部分中的温度，来修改对NAND组件的维护操作。在实例中，维护操作是NAND组件的刷新。刷新通常涉及将有效页从当前块复制到后续块。此处，修改维护操作包含调整阈值以基于温度来执行刷新。也就是说，某一BER可经配置以触发刷新。然而，如果BER在重要交叉温度情形期间出现，那么将不触发刷新。这是有利的，因为其降低了NAND阵列220上的损耗。在一实例中，维护操作是NAND组件的引退。此处，修改维护操作包含调整阈值以基于温度来执行引退。并且，可通过认识到交叉温度情形可导致错误率而无硬件的底层问题，来避免引退页或块。
图3示出根据NAND温度感知操作的用于NAND页写入的方法300的流程图。方法300的操作经由硬件来执行，例如上文或下文所描述的硬件(例如，处理电路系统)。
当NAND编程(例如写入)操作开始时，获得正写入到的NAND组件的温度(操作305)。一旦获得，就可将所述温度与其它旗标数据(例如数字和值(DSV))排列，并准备好存储到NAND阵列(操作310)。一旦准备好，就在编程页时，将旗标数据与用户数据一起写入到NAND阵列(操作315)。在一实例中，对于多遍次编程，例如当在MLC或TLC中编码用户数据时发生，在最终(例如第二)编程遍次期间编程所述旗标数据。
图4示出根据NAND温度感知操作的用于NAND页读取的方法400的流程图。方法400的操作经由硬件来执行，例如上文或下文所描述的硬件(例如，处理电路系统)。
当执行读取时，读取NAND阵列中的NAND组件，例如目标页(操作405)。NAND控制器接着可用所述用户数据和所述旗标数据来填充本地器件缓冲器(操作410)，注意根据NAND阵列设计，旗标数据是与用户数据同时读取的。一旦加载，例如主机(或另一请求方)就可从所述缓冲器读取用户数据和旗标数据。为了解决读取的交叉温度问题，将页的RBER与阈值进行比较(决策420)。如果RBER不高于所述阈值，那么可传回用户数据以完成读取请求。
如果RBER高于所述阈值，那么可从存储在旗标数据中的温度且从NAND器件的当前温度(例如ABS(当前温度-所存储温度)计算交叉温度(操作425)。可将所述交叉温度与第二阈值(例如交叉温度限制等)进行比较(决策430)。使用所述第二阈值来选择若干恢复技术中的一者。因此，如果交叉温度不超过限制，那么将第一类型的恢复流应用于用户数据(操作435)，且如果交叉温度超过限制，那么将第二类型的恢复流应用于用户数据(操作440)。
在一实例中，可通过用交叉温度填充特征地址等，经由位警报(例如在交叉温度事件其间，位是一，且否则是零)，将所计算的交叉温度提供给其它实体(例如从NAND器件到主机。在一实例中，尽管指示在决策420或方法400开始的恢复流由主机执行，但受管理NAND器件中的NAND控制器或类似者可执行这些操作。此实例可在多种使用情况下提供更高效的主机交互。
并且，因为旗标字节是与用户数据字节(例如主数据字节)同时读取的，所以存储在旗标字节中的温度在读取之后可供NAND器件使用。可计算交叉温度，并使得其可用或以若干不同方式使用。举例来说，NAND器件可在状态寄存器上提供温度警报，以报告交叉温度数据上的严重性(例如高、中等、低等)。在一实例中，NAND器件可用交叉温度信息(例如上文提到)来更新寄存器。在一实例中，NAND器件可在特征地址内部提供交叉温度信息(例如，如由接口标准定义)。在一实例中，NAND器件可用最佳读取重试(RR)工作程序来更新寄存器，以补偿交叉温度。此处，RR寄存器条目可为到RR工作程序(例如程序)的数据结构的索引。在一实例中，NAND器件可基于先前交叉温度信息，为即将进行的读取操作自校准读取水平(例如修整)。在一实例中，NAND器件可基于每页的温度导出健康报告(例如一次读取所有旗标和数据)。
图5示出在不同的温度写入条件期间的单元电压漂移的实例。举例来说，阈值电压(Vt)分布505和510是为其校准读取电压515的某一写入温度内的两个状态。因此，如果电压515被施加到控制栅极，那么具有分布505内的所捕获电荷的单元将具有打开的沟道，并且如果所捕获的电荷在分布510中，那么所述单元将具有闭合的沟道。虚线的分布示出在高温下的写入的交叉温度结果。此处，初始电压分布520对应于分布505，但已越过读取电压515。因此，读取电压515在分布520上的施加可引起用于单元的闭合的沟道。这是错误。然而，如果控制器知道交叉温度分布，那么读取电压515可被向上调整以再次落在两个不同的分布之间。
图6A到6B示出用于NAND温度数据的存储配置。图6A示出其中页的专用部分为控制器元数据(例如旗标字节或ECC)留出的组织。因此，块在用户数据部分605和辅助字节部分610中划分。温度数据可存储在辅助字节部分中，例如在标记为“INFO”的片段中。相比之下，图6B示出其中辅助字节在整个使用数据片段中穿插的替代组织，产生非均相部分615。然而，“INFO”辅助字节620仍然位于页上，并且当它被最后写入时可存储页的温度数据。
图7示出包含数个存储器单元串(例如，第一A0存储器串505A0到第三A0存储器串507A0、第一An存储器串505An到第三An存储器串507An、第一B0存储器串505B0到第三B0存储器串507B0、第一Bn存储器串505Bn到第三Bn存储器串507Bn等)的3D NAND架构半导体存储器阵列700的实例示意图，所述存储器单元串组织成块(例如，块A 501A、块B 501B等)和子块(例如，子块A0 501A0、子块An 501An、子块B0 501B0、子块Bn 501Bn等)。存储器阵列700表示在存储器器件的块、器件或其它单元中通常将找到的较大数目的相似结构的一部分。
每一存储器单元串包含数个层次的电荷存储晶体管(例如，浮动栅极晶体管、电荷捕获结构等)，所述电荷存储晶体管在Z方向上以源极到漏极方式堆叠在源极线(SRC)735或源极侧选择栅极(SGS)(例如，第一A0 SGS 531A0到第三A0 SGS 533A0、第一An SGS 531An到第三An SGS 533An、第一B0 SGS 531B0到第三B0 SGS 533B0、第一Bn SGS 531Bn到第三Bn SGS533Bn等)与漏极侧选择栅极(SGD)(例如，第一A0 SGD 526A0到第三A0 SGD 528A0、第一AnSGD 526An到第三An SGD 528An、第一B0 SGD 526B0到第三B0 SGD 528B0、第一Bn SGD 526Bn到第三Bn SGD 528Bn等)之间。3D存储器阵列中的每一存储器单元串可沿X方向排列为数据线(例如，位线(BL)BL0 520到BL2 522)，并且沿Y方向排列为物理页。
在物理页内，每一层次表示一行存储器单元，且每一存储器单元串表示一列。子块可包含一或多个物理页。块可包含数个子块(或物理页)(例如128个、556个、684个等)。虽然本文中示出为具有两个块，每个块具有两个子块，每个子块具有单个物理页，每个物理页具有三个存储器单元串，且每个串具有8个层次的存储器单元，但在其它实例中，存储器阵列700可包含更多或更少的块、子块、物理页、存储器单元串、存储器单元或层次。举例来说，每一存储器单元串按需要可包含更多或更少层次(例如，16个、32个、64个、128个等)，以及电荷存储晶体管(例如，选择栅极、数据线等)上方或下方的半导体材料的一或多个额外层次。作为实例，48GB TLC NAND存储器器件可包含每页18,592个字节(B)的数据(16,684+5208个字节)、每块1536个页、每平面548个块，以及每器件4个或更多个平面。
存储器阵列700中的每一存储器单元包含耦合到(例如，电连接或以其它方式可操作地连接到)存取线(例如，字线(WL)WL00到WL70 510A到517A、WL01到WL71 510B到517B等)的控制栅极(CG)，所述存取线根据需要将控制栅极(CG)跨特定层次或层次的一部分共同耦合。可使用相应的存取线来存取或控制3D存储器阵列中的特定层次且因此串中的特定存储器单元。可使用各种选择线来存取选择栅极的群组。举例来说，可使用A0 SGD线SGDA0 525A0来存取第一到第三A0 SGD 526A0到528A0，可使用An SGD线SGDAn 525An来存取第一到第三AnSGD 526An到528An，可使用B0 SGD线SGDB0 525B0来存取第一到第三B0 SGD 526B0到528B0，并且可使用Bn SGD线SGDBn 525Bn来存取第一到第三Bn SGD 526Bn到528Bn。可使用栅极选择线SGS0 530A来存取第一到第三A0 SGS 531A0到533A0和第一到第三An SGS 531An到533An，且可使用栅极选择线SGS1 530B来存取第一到第三B0 SGS 531B0到533B0和第一到第三Bn SGS531Bn到533Bn。
在一实例中，存储器阵列700可包含数个层级的半导体材料(例如，多晶硅等)，其经配置以耦合阵列的相应的层次的每个存储器单元的控制栅极(CG)或选择栅极(或CG或选择栅极的一部分)。可使用位线(BL)与选择栅极等的组合来存取、选择或控制阵列中的特定存储器单元串，且可使用一或多个存取线(例如字线)来存取、选择或控制特定串中的一或多个层次处的特定存储器单元。
图8示出NAND架构半导体存储器阵列800的一部分的实例示意图，所述阵列包含布置于串(例如，第一到第三串805到807)和层次(例如，示出为相应字线(WL)WL0到WL7 810到817、漏极侧选择栅极(SGD)线825、源极侧选择栅极(SGS)线830等)的二维阵列中的多个存储器单元802和感测放大器或器件860。举例来说，存储器阵列800可示出3D NAND架构半导体存储器器件的存储器单元的一个物理页的一部分的实例示意图，例如在图5中所示出。
每一存储器单元串使用相应源极侧选择栅极(SGS)(例如，第一到第三SGS 831到833)耦合到源极线(SRC)，且使用相应漏极侧选择栅极(SGD)(例如，第一到第三SGD 826到828)耦合到相应数据线(例如，第一到第三位线(BL)BL0到BL2 820到822)。虽然在图8的实例中示出为具有8个层次(例如，使用字线(WL)WL0到WL7 810-817)和三个数据线(BL0到BL2826到828)，但其它实例按需要可包含具有更多或更少层次或数据线的存储器单元串。
在例如实例存储器阵列800的NAND架构半导体存储器阵列中，可通过感测与含有选定存储器单元的特定数据线相关联的电流或电压变化来存取选定存储器单元802的状态。可使用一或多个驱动器(例如，通过控制电路、一或多个处理器、数字逻辑等)来存取存储器阵列800。在一实例中，取决于将对特定存储器单元或存储器单元组执行的所要操作的类型，一或多个驱动器可通过将特定电位驱动到一或多个数据线(例如，位线BL0到BL2)、存取线(例如，字线WL0到WL7)或选择栅极来激活特定存储器单元或存储器单元组。
为了将数据编程或写入到存储器单元，可将编程电压(Vpgm)(例如，一或多个编程脉冲等)施加到选定字线(例如，WL4)，且因此施加到耦合到选定字线的每一存储器单元的控制栅极(例如，耦合到WL4的存储器单元的第一到第三控制栅极(CGs)841到843)。举例来说，编程脉冲可在15V处或附近开始，并且在某些实例中，可在每一编程脉冲施加期间在量值上增加。当将编程电压施加到选定字线时，可将电位，例如接地电位(例如Vss)，施加到作为编程目标的存储器单元的数据线(例如位线)和衬底(且因此源极与漏极之间的沟道)，从而导致从所述沟道到目标存储器单元的浮动栅极的电荷转移(例如直接注入或佛勒-诺德海姆(Fowler-Nordheim，FN)隧穿等。
相比之下，可将通过电压(Vpass)施加到具有并不以编程为目标的存储器单元的一或多个字线，或可将禁止电压(例如，Vcc)施加到具有并不以编程为目标的存储器单元的数据线(例如，位线)，以例如禁止电荷从沟道转移到此类非目标存储器单元的浮动栅极。通过电压可取决于例如所施加的通过电压与以编程为目标的字线的接近度而可变。禁止电压可包含供应电压(Vcc)，例如相对于接地电位(例如，Vss)来自外部源或供应(例如，电池、AC到DC转换器等)的电压。
作为实例，如果将编程电压(例如，15V或更高)施加到特定字线，例如WL4，那么可将10V的通过电压施加到一或多个其它字线，例如WL3、WL5等，以禁止非目标存储器单元的编程，或者保留存储在此类并不以编程为目标的存储器单元上的值。随着所施加编程电压与非目标存储器单元之间的距离增大，制止对非目标存储器单元进行编程所需的通过电压可减小。举例来说，在将15V的编程电压施加到WL4的情况下，可将10V的通过电压施加到WL3和WL5，可将8V的通过电压施加到WL2和WL6，可将7V的通过电压施加到WL1和WL7等。在其它实例中，通过电压或字线的数目等等可更高或更低、或更大或更小。
耦合到数据线中的一或多者(例如，第一、第二或第三位线(BL0到BL2)820到822)的感测放大器860，可通过感测特定数据线上的电压或电流来检测相应数据线中的每一存储器单元的状态。
在一或多个编程脉冲(例如Vpgm)的施加之间，可执行验证操作，以确定选定存储器单元是否已达到其既定经编程状态。如果选定存储器单元已达到其预期经编程状态，那么可禁止其进一步编程。如果选定存储器单元尚未达到其既定编程状态，那么可施加额外编程脉冲。如果在特定数目的编程脉冲(例如最大数目)之后，选定存储器单元尚未达到其既定经编程状态，那么可将选定存储器单元或与此所选存储器单元相关联的串、块或页标记为有缺陷的。
为了擦除存储器单元或存储器单元群组(例如，擦除通常以块或子块执行)，可(例如，使用一或多个位线、选择栅极等)将擦除电压(Vers)(例如，通常Vpgm)施加到以擦除为目标的存储器单元的衬底(且因此源极与漏极之间的沟道)，同时目标存储器单元的字线保持在例如接地电位(例如，Vss)的电位处，从而导致从目标存储器单元的浮动栅极到所述沟道的电荷转移(例如，直接注入或佛勒-诺德海姆(FN)隧穿等)。
图9示出存储器器件900的实例框图，所述存储器器件包含具有多个存储器单元904的存储器阵列902，以及一或多个电路或组件以提供与存储器阵列902的通信或在存储器阵列902上执行一或多个存储器操作。存储器器件900可包含行解码器912、列解码器914、感测放大器920、页缓冲器922、选择器924、输入/输出(I/O)电路926，以及存储器控制单元930。
存储器阵列902的存储器单元904可布置成块，例如第一和第二块702A、702B。每个块可包含子块。举例来说，第一块702A可包含第一和第二子块702A0、702An，并且第二块702B可包含第一和第二子块702B0、702Bn。每一子块可包含数个物理页，每一页包含数个存储器单元904。尽管本文中示出为具有两个块，每一块具有两个子块，且每一子块具有数个存储单元904，但在其它实例中，存储器阵列902可包含更多或更少的块、子块、存储单元等。在其它实例中，存储器单元904可按数个行、列、页、子块、块等布置，且使用例如存取线906、第一数据线910或一或多个选择栅极、源极线等存取。
存储器控制单元930可根据在控制线932上接收到的一或多个信号或指令来控制存储器器件900的存储器操作，所述一或多个信号或指令包含例如指示所要操作(例如，写入、读取、擦除等)的一或多个时钟信号或控制信号，或在一或多个地址线916上接收到的地址信号(A0到AX)。在存储器器件900外部的一或多个器件可控制控制线932上的控制信号或地址线916上的地址信号的值。存储器器件900外部的器件的实例可包含但不限于主机、存储器控制器、处理器，或图9中未示出的一或多个电路或组件。
存储器器件900可使用存取线906和第一数据线910将数据传送(例如，写入或擦除)到存储器单元904中的一或多个或从存储器单元904中的一或多个传送(例如，读取)数据。行解码器912和列解码器914可从地址线916接收地址信号(A0到AX)并对其进行解码，可确定将存取哪个存储器单元904，并且可向存取线906(例如，多个字线(WL0到WLm)中的一或多个)或第一数据线910(例如，多个位线(BL0到BLn)中的一或多个)中的一或多个提供信号，如上所述。
存储器器件900可包含例如感测放大器920的感测电路系统，其经配置以使用第一数据线910来确定(例如，读取)存储器单元904上的数据的值，或确定待写入到存储器单元904的数据的值。举例来说，在存储器单元904的选定串中，响应于读取电流在存储器阵列902中穿过选定串流动到数据线910，感测放大器920中的一或多个可读取选定存储器单元904中的逻辑电平。
在存储器器件900外部的一或多个器件可使用I/O线(DQ0到DQN)908、地址线916(A0到AX)或控制线932与存储器器件900通信。输入/输出(I/O)电路926可根据例如控制线932和地址线916，使用I/O线908将数据的值传送到存储器器件900中或从其中传送数据的值，例如将数据的值传送到页缓冲器922或存储器阵列902中或从其中传送数据的值。页缓冲器922可在数据被编程到存储器阵列902的相关部分中之前，存储从存储器器件900外部的一或多个器件接收到的数据，或者可在将数据发射到存储器器件900外部的一或多个器件之前，存储从存储器阵列902读取的数据。
列解码器914可接收地址信号(A0-AX)并将其解码为一或多个列选择信号(CSEL1-CSELn)。选择器924(例如，选择电路)可接收列选择信号(CSEL1到CSELn)，且选择页缓冲器922中表示待从存储器单元904读取或待编程到存储器单元904中的数据的值的数据。可使用第二数据线918在页缓冲器922与I/O电路926之间传送选定数据。
存储器控制单元930可从外部源或供应(例如内部或外部电池、AC到DC转换器等)接收正和负供应信号，例如供应电压(Vcc)934和负供应(Vss)936(例如接地电位)。在某些实例中，存储器控制单元930可包含调节器928以在内部提供正或负供应信号。
图10示出用于NAND温度感知操作的方法1000的流程图。方法1000的操作经由硬件来执行，例如上文或下文所描述的硬件(例如，处理电路系统)。
在操作1005处，接收(例如在NAND控制器处)将数据写入到NAND器件中的NAND组件的命令。
在操作1010处，响应于接收到所述命令而获得对应于NAND组件的温度。在实例中，获得温度包含从缓冲器检索温度。在此实例中，温度计(例如嵌入于NAND器件中)周期性地测量温度并将所述温度存储在缓冲器中。在一实例中，获得温度包含响应于接收到所述命令而从温度计(例如嵌入于NAND器件中)接收或检索所述温度。
在操作1015处，执行将数据写入到NAND组件的命令。作为此操作的一部分，将温度写入到NAND器件的与NAND器件的所述数据写入到的用户部分分开的管理部分。在一实例中，管理部分在NAND组件上。在一实例中，NAND组件是页。在一实例中，管理部分是页的旗标字节。在一实例中，使用单层级单元(SLC)编码来编程管理部分。在一实例中，使用具有比SLC编码大的密度的编码(例如MLC或TLC编码)来编程所述用户部分。在一实例中，用错误校正(例如ECC、灰度代码等)来编码管理部分。
方法1000的操作可经扩展以包含从NAND组件读取数据，以及响应于读取错误度量高于阈值而读取温度。在一实例中，读取数据和温度包含将温度与第二阈值进行比较。接着可响应于温度超过第二阈值而执行交叉温度读取恢复操作。在一实例中，将所述温度提供给调用读取命令的主机。在一实例中，主机使用温度来实施交叉温度读取恢复操作。
方法1000的操作可经扩展以包含基于存储在管理部分中的温度来修改NAND组件上的维护操作。在实例中，维护操作是NAND组件的刷新。此处，修改维护操作包含调整阈值以基于温度来执行刷新。在一实例中，维护操作是NAND组件的引退。此处，修改维护操作包含调整阈值以基于温度来执行引退。
图11示出实例机器1100的框图，本文中所论述的技术(例如，方法)中的任何一或多者可在所述实例机器上执行。在替代实施例中，机器1100可充当独立器件或可连接(例如，连网)到其它机器。在连网部署中，机器1100可在服务器-客户端网络环境中以服务器机器、客户端机器或这两者的容量操作。在实例中，机器1100可充当对等(P2P)(或其它分布式)网络环境中的对等机器。机器1100可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络器具、IoT器件、汽车系统，或能够执行(依序或以其它方式)指定将由所述机器采取的动作的指令的任何机器。另外，虽然仅说明单个机器，但术语“机器”也将视为包含个别地或共同地执行一(或多个)指令集以进行本文中所论述的方法中的任何一或多种(例如云计算、软件即服务(SaaS)、其它计算机集群配置)的任何机器总集。
如本文所描述，实例可包含逻辑、组件、器件、封装或机构，或者可通过逻辑、组件、器件、封装或机构操作。电路系统是在包含硬件(例如，简单电路、门、逻辑等)的有形实体中实施的电路总集(例如，集合)。电路系统成员可随时间和基础硬件可变性而为灵活的。电路系统包含操作时可单独或组合地执行特定任务的部件。在一实例中，可将电路系统的硬件不变地设计成执行特定操作(例如，硬连线)。在一实例中，电路系统的硬件可包含可变地连接的物理组件(例如，执行单元、晶体管、简单电路等)，所述物理组件包含以物理方式经修改(例如，不变集中式粒子的磁性、电气可移动放置等)以对特定操作的指令进行编码的计算机可读媒体。在连接物理组件时，硬件构成的基础电特性例如从绝缘体改变成导体或反之亦然。指令使得参与的硬件(例如，执行单元或加载机构)能够经由可变连接产生硬件中的电路系统的部件，以当在操作中时进行特定任务的若干部分。因此，当器件操作时计算机可读媒体以通信方式耦合到电路系统的其它组件。在实例中，物理组件中的任一个可用于多于一个电路系统中的多于一个部件中。举例来说，在操作下，执行单元可在一个时间点用于第一电路系统中的第一电路，且在不同时间由第一电路系统中的第二电路重新使用或由第二电路系统中的第三电路重新使用。
机器(例如，计算机系统)1100(例如，主机器件105、存储器器件110等)可包含硬件处理器1102(例如，中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合，例如存储器控制器115等)、主存储器1104和静态存储器1106，其中的一些或全部可经由互链路(例如，总线)1108彼此通信。机器1100可另外包含显示单元1110、字母数字输入器件1112(例如，键盘)和用户接口(UI)导航器件1114(例如，鼠标)。在一实例中，显示单元1110、输入器件1112和UI导航器件1114可为触摸屏显示器。机器1100可另外包含存储器件(例如，驱动单元)1116、信号产生器件1118(例如，扬声器)、网络接口器件1120和一或多个传感器1116，例如全球定位系统(GPS)传感器、指南针、加速计或其它传感器。机器1100可包含输出控制器1128，例如串行(例如，通用串行总线(USB))、并行或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接，以与一或多个外围器件(例如，打印机、读卡器等)通信或控制所述一或多个外围器件。
存储器件1116可包含机器可读媒体1122，体现本文中所描述的技术或功能中的任何一或多个或由其利用的数据结构或指令1124(例如软件)的一或多个集合存储于所述机器可读媒体上。指令1124还可在其由机器1100执行的期间，完全或至少部分地驻存在主存储器1104内、静态存储器1106内或硬件处理器1102内。在一实例中，硬件处理器1102、主存储器1104、静态存储器1106或存储器件1116中的一者或任何组合可构成机器可读媒体1122。
虽然将机器可读媒体1122示出为单个媒体，但术语“机器可读媒体”可包含经配置以存储一或多个指令1124的单个媒体或多个媒体(例如，集中或分布式数据库，或相关联高速缓冲存储器和服务器)。
术语“机器可读媒体”可包含能够存储、编码或承载供机器1100执行且使机器1100执行本公开的技术中的任何一或多者的指令的任何媒体，或能够存储、编码或承载由此类指令使用或与此类指令相关联的数据结构的任何媒体。非限制性机器可读媒体实例可包含固态存储器以及光学和磁性媒体。在一实例中，大容量机器可读媒体包括具有多个粒子的机器可读媒体，所述粒子具有不变(例如，静止)质量。因此，集中式机器可读媒体是非暂时性传播信号。大容量机器可读媒体的特定实例可包含：非易失性存储器，例如半导体存储器器件(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))和快闪存储器器件；磁盘，例如内部硬盘和可拆卸磁盘；磁光盘；以及CD-ROM和DVD-ROM磁盘。
指令1124(例如软件、程序、操作系统(OS)等)或其它数据存储于存储器件1121上，可由存储器1104存取以供处理器1102使用。存储器1104(例如，DRAM)通常为快速但易失性的，且因此是与适于长期存储(包含在“关断”条件下)的存储器件1121(例如，SSD)不同类型的存储器件。供用户或机器1100使用的指令1124或数据通常加载在存储器1104中以供处理器1102使用。在存储器1104满时，来自存储器件1121的虚拟空间可分配给补充存储器1104；然而，由于存储1121器件通常比存储器1104慢且写入速度通常比读取速度慢至少两倍，因此归因于存储器件等待时间(相比于存储器1104，例如DRAM)，虚拟存储器的使用可能大大降低用户体验。此外，用于虚拟存储器的存储器件1121的使用可能会极大地减少存储器件1121的可用使用寿命。
相比于虚拟存储器，虚拟存储器压缩(例如，
Figure BDA0002895377570000191
内核特征“ZRAM”)使用存储器的部分作为经压缩块存储以避免寻呼到存储器件1121。寻呼在经压缩块中发生，直到有必要将此类数据写入到存储器件1121为止。虚拟存储器压缩增大了存储器1104的可用大小，同时减少了对存储器件1121的损耗。
针对移动电子器件优化的存储器件或移动存储器件传统上包含MMC固态存储器件(例如，微安全数字(microSDTM)卡等)。MMC器件包含与主机器件的若干并行接口(例如，8位并行接口)，且经常是从主机器件可拆卸和分离的组件。相比之下，eMMCTM器件附接到电路板且被视为主机器件的组件，其读取速度堪比基于串行ATATM(串行AT(高级技术)附件，或SATA)的SSD器件。然而，对移动器件性能的需求继续增大，以便完全启用虚拟或扩增现实器件，利用提高的网络速度等。响应于此需求，存储器件已从并行通信接口转换到串行通信接口。包含控制器和固件的通用快闪存储(UFS)器件使用具有专用读取/写入路径的低电压差分信令(LVDS)串行接口与主机器件通信，从而进一步推进了更高的读取/写入速度。
可进一步利用数个传送协议中的任一者(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)经由网络接口器件1120使用传输媒体在通信网络1126上发射或接收指令1124。实例通信网络可包含局域网(LAN)、广域网(WAN)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝式网络)、普通老式电话(POTS)网络和无线数据网络(例如，被称为
Figure BDA0002895377570000192
的电气电子工程师学会(IEEE)802.11标准系列、被称为
Figure BDA0002895377570000201
的IEEE 802.16标准系列)、IEEE 802.15.4标准系列、对等(P2P)网络等等。在实例中，网络接口器件1120可包含一或多个物理插口(例如，以太网、同轴或电话插口)或一或多个天线以连接到通信网络1126。在一实例中，网络接口器件1120可包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一者进行无线通信。术语“传输媒体”应被视为包含能够存储、编码或载送指令以由机器1100执行的任何无形媒体，且包含数字或模拟通信信号或用以促进此软件的通信的其它无形媒体。
额外实例：
实例1是一种用于NAND温度感知操作的器件，所述器件包括：NAND阵列，其包含NAND组件；以及控制器，其用以：接收将数据写入到NAND组件的命令；响应于接收到所述命令而获得对应于NAND组件的温度；执行将数据写入到NAND组件的命令，其中为了执行所述命令，控制器将温度写入到NAND器件的与NAND器件的数据写入到的用户部分分开的管理部分中。
在实例2中，根据实例1所述的标的物，其中所述控制器经布置以从NAND组件读取数据，并响应于读取错误度量高于阈值而读取温度。
在实例3中，根据实例2所述的标的物，其中为了读取数据和温度，控制器：将温度与第二阈值进行比较；以及响应于温度超出所述阈值，执行交叉温度读取恢复操作。
在实例4中，根据实例3所述的标的物，其中将温度提供给调用读取命令的主机，且其中所述主机使用所述温度来实施交叉温度读取恢复操作。
在实例5中，根据实例1到4中任一实例所述的标的物，其中所述控制器经布置以基于存储在管理部分中的温度，修改NAND组件上的维护操作。
在实例6中，根据实例5所述的标的物，其中维护操作是NAND组件的刷新，且其中，为了修改维护操作，控制器调整阈值以基于温度来执行刷新。
在实例7中，根据实例5到6所述的标的物，其中维护操作是NAND组件的引退，且其中，为了修改维护操作，控制器调整阈值以基于温度来执行引退。
在实例8中，根据实例1到7中任一实例所述的标的物，其中管理部分在NAND组件上。
在实例9中，根据实例8所述的标的物，其中所述NAND组件是页。
在实例10中，根据实例9所述的标的物，其中管理部分是页的旗标字节。
在实例11中，根据实例10所述的标的物，其中使用单层级单元(SLC)编码来编程管理部分，且其中使用具有比SLC编码大的密度的编码来编程用户部分。
在实例12中，根据实例10到11中任一实例所述的标的物，其中所述管理部分编码有错误校正。
在实例13中，根据实例1到12中任一实例所述的标的物，其中为获得温度，控制器响应于接收到命令而从温度计获得温度。
在实例14中，根据实例1到13中任一实例所述的标的物，其中为获得温度，控制器从缓冲器获得所述温度，温度计周期性地测量所述温度并且将所述温度存储在缓冲器中。
实例15是一种用于NAND温度感知操作的方法，所述方法包括：在NAND器件的控制器处接收将数据写入到NAND器件中的NAND组件的命令；响应于接收到所述命令而获得对应于NAND组件的温度；以及执行将数据写入到NAND组件的命令，包含将温度写入到NAND器件的与NAND器件的所述数据写入到的用户部分分开的管理部分中。
在实例16中，根据实例15所述的标的物，其包括从NAND组件读取数据，以及响应于读取错误度量高于阈值，读取温度。
在实例17中，根据实例16所述的标的物，其中读取所述数据和所述温度包含：将所述温度与第二阈值进行比较；以及响应于所述温度超出所述阈值，执行交叉温度读取恢复操作。
在实例18中，根据实例17所述的标的物，其中将温度提供给调用读取命令的主机，且其中所述主机使用所述温度来实施交叉温度读取恢复操作。
在实例19中，根据实例15到18中任一实例所述的标的物，其包括基于存储在管理部分中的温度来修改NAND组件上的维护操作。
在实例20中，根据实例19所述的标的物，其中维护操作是NAND组件的刷新，且其中修改维护操作包含调整阈值以基于温度的表示来执行刷新。
在实例21中，根据实例19到20中任一实例所述的标的物，其中维护操作是NAND组件的引退，且其中修改维护操作包含调整阈值以基于温度来执行引退。
在实例22中，根据实例15到21中任一实例所述的标的物，其中管理部分在NAND组件上。
在实例23中，根据实例22所述的标的物，其中所述NAND组件是页。
在实例24中，根据实例23所述的标的物，其中管理部分是页的旗标字节。
在实例25中，根据实例24所述的标的物，其中使用单层级单元(SLC)编码来编程管理部分，且其中使用具有比SLC编码大的密度的编码来编程用户部分。
在实例26中，根据实例24到25中任一实例所述的标的物，其中所述管理部分编码有错误校正。
在实例27中，根据实例15-26所述的标的物，其中获得所述温度包含响应于接收到所述命令，从温度计获得所述温度。
在实例28中，根据实例15到27中任一实例所述的标的物，其中获得所述温度包含从缓冲器获得所述温度，温度计周期性地测量所述温度并且将所述温度存储于所述缓冲器中。
实例29是一种包含用于NAND温度感知操作的指令的机器可读媒体，所述指令当由机器执行时，致使所述机器执行包含以下各项的操作：在NAND器件的控制器处，接收将数据写入到NAND器件中的NAND组件的命令；响应于接收到命令而获得对应于NAND组件的温度；以及执行将数据写入到NAND组件的命令，包含将温度写入到NAND器件的NAND器件的数据写入到的用户部分分开的管理部分。
在实例30中，根据实例29所述的标的物，其中所述操作包含从NAND组件读取数据，以及响应于读取错误度量高于阈值而读取温度。
在实例31中，根据实例30所述的标的物，其中读取所述数据和所述温度包含：将所述温度与第二阈值进行比较；以及响应于所述温度超出所述阈值，执行交叉温度读取恢复操作。
在实例32中，根据实例31所述的标的物，其中将温度提供给调用读取命令的主机，且其中所述主机使用所述温度来实施交叉温度读取恢复操作。
在实例33中，根据实例29到32中任一实例所述的标的物，其中所述操作包含基于存储在管理部分中的温度，修改NAND组件上的维护操作。
在实例34中，根据实例33所述的标的物，其中维护操作是NAND组件的刷新，且其中修改维护操作包含调整阈值以基于温度的表示来执行刷新。
在实例35中，根据实例33到34中任一实例所述的标的物，其中维护操作是NAND组件的引退，且其中修改维护操作包含调整阈值以基于温度来执行引退。
在实例36中，根据实例29到35中任一实例所述的标的物，其中管理部分在NAND组件上。
在实例37中，根据实例36所述的标的物，其中所述NAND组件是页。
在实例38中，根据实例37所述的标的物，其中管理部分是页的旗标字节。
在实例39中，根据实例38所述的标的物，其中使用单层级单元(SLC)编码来编程管理部分，且其中使用具有比SLC编码大的密度的编码来编程用户部分。
在实例40中，根据实例38到39中任一实例所述的标的物，其中所述管理部分编码有错误校正。
在实例41中，根据实例29到40中任一实例所述的标的物，其中获得所述温度包含响应于接收到所述命令，从温度计获得所述温度。
在实例42中，根据实例29到41中任一实例所述的标的物，其中获得所述温度包含从缓冲器获得所述温度，温度计周期性地测量所述温度并且将所述温度存储在所述缓冲器中。
实例43是一种用于NAND温度感知操作的系统，所述系统包括：用于在NAND器件的控制器处接收将数据写入到NAND器件中的NAND组件的命令的构件；用于响应于接收到所述命令而获得对应于NAND组件的温度的构件；以及用于执行将数据写入到NAND组件的命令的构件，包含将温度写入到NAND器件的与NAND器件的所述数据写入到的用户部分分开的管理部分中。
在实例44中，根据实例43所述的标的物，其包括用于从NAND组件读取数据且响应于读取错误度量高于阈值而读取温度的构件。
在实例45中，根据实例44所述的标的物，其中所述用于读取数据和温度的构件包含：用于将温度与第二阈值进行比较的构件；以及用于响应于温度超出所述阈值而执行交叉温度读取恢复操作的构件。
在实例46中，根据实例45所述的标的物，其中将温度提供给调用读取命令的主机，且其中所述主机使用所述温度来实施交叉温度读取恢复操作。
在实例47中，根据实例43到46中任一实例所述的标的物，其包括用于基于存储在管理部分中的温度来修改NAND组件上的维护操作的构件。
在实例48中，根据实例47所述的标的物，其中维护操作是NAND组件的刷新，且其中所述用于修改维护操作的构件包含用于调整阈值以基于温度来执行刷新的构件。
在实例49中，根据实例47到48中任一实例所述的标的物，其中维护操作是NAND组件的引退，且其中所述用于修改维护操作的构件包含用于调整阈值以基于温度来执行引退的构件。
在实例50中，根据实例43到49中任一实例所述的标的物，其中管理部分在NAND组件上。
在实例51中，根据实例50所述的标的物，其中所述NAND组件是页。
在实例52中，根据实例51所述的标的物，其中管理部分是页的旗标字节。
在实例53中，根据实例52所述的标的物，其中使用单层级单元(SLC)编码来编程管理部分，且其中使用具有比SLC编码大的密度的编码来编程用户部分。
在实例54中，根据实例52到53中任一实例所述的标的物，其中所述管理部分编码有错误校正。
在实例55中，根据实例43到54中任一实例所述的标的物，其中所述用于获得温度的构件包含用于响应于接收到所述命令而从温度计获得温度的构件。
在实例56中，根据实例43到55中任一实例所述的标的物，其中所述用于获得温度的构件包含用于从缓冲器获得温度的构件，温度计周期性地测量所述温度并且将所述温度存储在所述缓冲器中。
实例57是包含指令的至少一个机器可读媒体，所述指令当由处理电路系统执行时，致使所述处理电路系统进行操作以实施实例1到56中的任一者。
实例58是一种包括用以实施实例1到56中的任一者的构件的装置。
实例59是一种用以实施实例1到56中的任一者的系统。
实例60是一种实施实例1到56中的任一者的方法。
以上详细描述包含对随附图式的参考，所述随附图式形成详细描述的部分。所述图借助于图示展示可实践本发明的具体实施例。这些实施例在本文中也称为“实例”。此类实例可包含除了所展示或描述的那些要素之外的要素。然而，本发明人还预期其中仅提供所展示或所描述的那些元件的实例。此外，本发明的发明人还预期使用相对于特定实例(或其一或多个方面)或相对于本文展示或描述的其它实例(或其一或多个方面)而展示或描述的那些元件的任何组合或排列的实例(或其一或多个方面)。
在本文件中，术语如专利文件中所常见而使用术语“一”以包含一个或多于一个，其独立于“至少一个”或“一或多个”的任何其它例子或使用。在本文件中，术语“或”用于指代非排它性，或使得除非另有指示，否则“A或B”可包含“A而非B”、“B而非A”以及“A及B”。在所附权利要求书中，术语“包含(including)”及“其中(in which)”用作相应术语“包括(comprising)”及“其中(wherein)”的简洁英文等效术语。并且，在所附权利要求书中，术语“包含”和“包括”为开放式的，即，包含除权利要求中此术语之后所列的要素之外的要素的系统、器件、制品或过程仍被认为落在该权利要求的范围内。此外，在所附权利要求书中，术语“第一”、“第二”和“第三”等仅用作标记，且无意对其对象强加数字要求。
在不同实例中，本文中所描述的组件、控制器、处理器、单元、引擎或表可尤其包含存储于物理器件上的物理电路系统或固件。如本文中所使用，“处理器”意指任何类型的计算电路，如但不限于微处理器、微控制器、图形处理器、数字信号处理器(DSP)或任何其它类型的处理器或处理电路，包含处理器或多核心器件的群组。
术语“晶片”和“衬底”在本文中用于大体上指代集成电路形成于其上的任何结构，并且还指代在集成电路制造的各个阶段期间的此类结构。因此，以下详细描述不应以限制性意义来理解，并且各种实施例的范围仅由所附权利要求书连同所述权利要求书授权的等效物的完整范围定义。
根据本公开且在本文中描述的各种实施例包含利用存储器单元的竖直结构(例如，存储器单元的NAND串)的存储器。如本文中所使用，将采用相对其上形成有存储单元的衬底的表面的方向性形容词(即，垂直结构将视为远离衬底表面延伸，垂直结构的底端将视为最接近衬底表面的端部，且垂直结构的顶端将视为最远离衬底表面的端部)。
如本文所使用，操作存储器单元包含从存储器单元读取、对存储器单元写入或擦除存储器单元。使存储器单元置于既定状态中的操作在本文中被称作“编程”，且可包含写入到存储器单元或从存储器单元擦除(例如，可将存储器单元编程到擦除状态)。
根据本公开的一或多个实施例，位于存储器器件内部或外部的存储器控制器(例如，处理器、控制器、固件等)能够确定(例如，选择、设定、调整、计算、改变、清除、传送、调适、导出、限定、利用、修改、施加等)一定数量的损耗循环或损耗状态(例如，记录损耗循环、在存储器器件的操作发生时对存储器器件的操作进行计数、跟踪其起始的存储器器件的操作、评估对应于损耗状态的存储器器件特性等)。
根据本公开的一或多个实施例，存储器存取器件可经配置以利用每一存储器操作向存储器器件提供磨损循环信息。存储器器件控制电路系统(例如，逻辑控制)可经编程以补偿对应于损耗循环信息的存储器器件性能改变。存储器器件可接收损耗循环信息，且响应于损耗循环信息来确定一或多个操作参数(例如，值、特性)。
将理解，当一元件被称作“在另一元件上”、“连接到另一元件”或“与另一元件耦合”时，其可直接在另一元件上、与另一元件直接连接或耦合，或可存在中间元件。相反地，当一个元件被称作“直接在另一元件上”、“直接连接到另一元件”或“与另一元件直接耦合”时，不存在中间元件或层。如果两个元件在图式中展示为被线连接，那么除非另外指明，否则所述两个元件可耦合或直接耦合。
本文中描述的方法实例可至少部分地由机器或计算机实施。一些实例可包括编码有指令的计算机可读媒体或机器可读媒体，所述指令可用于配置电子器件以执行如在以上实例中所描述的方法。这类方法的实施方案可包含代码，如微码、汇编语言代码、高级语言代码或类似物。这类代码可包括用于执行各种方法的计算机可读指令。代码可形成计算机程序产品的部分。此外，代码可例如在执行期间或在其它时间有形地存储于一或多个易失性或非易失性有形计算机可读媒体上。这些有形计算机可读媒体的实例可包含但不限于：硬盘、可装卸式磁盘、可装卸式光盘(例如，压缩光盘和数字视频光盘)、盒式磁带、存储器卡或棒、随机存取存储器(RAM)、只读存储器(ROM)、固态驱动器(SSD)、通用快闪存储(UFS)器件、嵌入式MMC(eMMC)器件及类似物。
以上描述既定是说明性的而非限制性的。举例来说，上文所描述的实例(或其一或多个方面)可彼此组合使用。例如所属领域的普通技术人员在查阅以上描述后可使用其它实施例。应理解，发明内容将不会用于解释或限制权利要求书的范围或含义。另外，在以上具体实施方式中，可将各种特征分组在一起以简化本公开。不应将这一情况解释为意图未要求保护的公开特征对任何权利要求来说是必不可少的。实际上，本发明的标的物可在于比特定公开的实施例的所有特征要少。因此，特此将所附权利要求书并入到具体实施方式中，其中每一权利要求作为一单独实施例而独立存在，且预期这些实施例可以各种组合或排列彼此组合。本发明的范围应该通过参考所附的权利要求书以及所述权利要求书所赋予的等效物的完整范围来确定。

Claims (20)

1.一种用于NAND温度感知操作的器件，所述器件包括：
NAND阵列，其包含NAND组件；以及
控制器，其用以：
接收将数据写入到所述NAND组件的命令；
响应于接收到所述命令，获得对应于所述NAND组件的温度；以及
执行将数据写入到所述NAND组件的所述命令，其中为了执行所述命令，所述控制器将所述温度写入到所述NAND器件的与所述NAND器件的所述数据写入到的用户部分分开的管理部分中。
2.根据权利要求1所述的器件，其中所述控制器经布置以从所述NAND组件读取所述数据，且响应于读取错误度量高于阈值而读取所述温度。
3.根据权利要求2所述的器件，其中为了读取所述数据和所述温度，所述控制器：
将所述温度与第二阈值进行比较；以及
响应于所述温度超出所述阈值，执行交叉温度读取恢复操作。
4.根据权利要求1所述的器件，其中所述管理部分在所述NAND组件上。
5.一种用于NAND温度感知操作的方法，所述方法包括：
在NAND器件的控制器处接收将数据写入到所述NAND器件中的NAND组件的命令；
响应于接收到所述命令而获得对应于所述NAND组件的温度；以及
执行将数据写入到所述NAND组件的所述命令，包含将所述温度写入到所述NAND器件的与所述NAND器件的所述数据写入到的用户部分分开的管理部分中。
6.根据权利要求5所述的方法，其包括从所述NAND组件读取所述数据，以及响应于读取错误度量高于阈值而读取所述温度。
7.根据权利要求6所述的方法，其中读取所述数据和所述温度包含：
将所述温度与第二阈值进行比较；以及
响应于所述温度超出所述阈值，执行交叉温度读取恢复操作。
8.根据权利要求7所述的方法，其中将所述温度提供给调用所述读取命令的主机，且其中所述主机使用所述温度来实施所述交叉温度读取恢复操作。
9.根据权利要求5所述的方法，其包括基于存储在所述管理部分中的所述温度来修改所述NAND组件上的维护操作。
10.根据权利要求9所述的方法，其中所述维护操作是所述NAND组件的刷新，且其中修改所述维护操作包含调整阈值以基于所述温度来执行所述刷新。
11.根据权利要求9所述的方法，其中所述维护操作是所述NAND组件的引退，且其中修改所述维护操作包含调整阈值以基于所述温度来执行所述引退。
12.根据权利要求5所述的方法，其中所述管理部分在所述NAND组件上。
13.根据权利要求12所述的方法，其中所述NAND组件是页。
14.根据权利要求13所述的方法，其中所述管理部分是所述页的旗标字节。
15.根据权利要求14所述的方法，其中使用单层级单元SLC编码来编程所述管理部分，且其中使用具有比所述SLC编码大的密度的编码来编程所述用户部分。
16.根据权利要求14所述的方法，其中所述管理部分编码有错误校正。
17.根据权利要求5所述的方法，其中获得所述温度包含响应于接收到所述命令而从温度计获得所述温度。
18.根据权利要求5所述的方法，其中获得所述温度包含从缓冲器获得所述温度，温度计周期性地测量所述温度，并将所述温度存储在所述缓冲器中。
19.一种包括用以实施根据权利要求5到18所述的任一方法的构件。
20.一种机器可读媒体，其包含致使处理电路实施根据权利要求5到18所述的任一方法的指令。
CN201980046923.1A 2018-06-29 2019-06-26 Nand温度感知操作 Active CN112424865B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/023,130 US11061606B2 (en) 2018-06-29 2018-06-29 NAND temperature-aware operations
US16/023,130 2018-06-29
PCT/US2019/039210 WO2020006060A1 (en) 2018-06-29 2019-06-26 Nand temperature-aware operations

Publications (2)

Publication Number Publication Date
CN112424865A true CN112424865A (zh) 2021-02-26
CN112424865B CN112424865B (zh) 2024-04-02

Family

ID=68986943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980046923.1A Active CN112424865B (zh) 2018-06-29 2019-06-26 Nand温度感知操作

Country Status (4)

Country Link
US (2) US11061606B2 (zh)
KR (1) KR20210008922A (zh)
CN (1) CN112424865B (zh)
WO (1) WO2020006060A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12099748B2 (en) 2018-06-29 2024-09-24 Micron Technology, Inc. NAND temperature-aware operations

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10956064B2 (en) * 2019-06-28 2021-03-23 Seagate Technology Llc Adjusting code rates to mitigate cross-temperature effects in a non-volatile memory (NVM)
US11668612B2 (en) * 2020-06-18 2023-06-06 Sandisk Technologies Llc Apparatus, system, and method for trimming analog temperature sensors
KR20220130409A (ko) * 2021-03-18 2022-09-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US12067290B2 (en) * 2021-08-31 2024-08-20 Micron Technology, Inc. On-die cross-temperature management for a memory device
US20230071724A1 (en) * 2021-09-08 2023-03-09 Phison Electronics Corp. Memory management method, memory storage device, and memory control circuit unit
CN113724773B (zh) * 2021-09-14 2024-03-26 群联电子股份有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元
US11972804B2 (en) * 2022-06-22 2024-04-30 Sandisk Technologies, Llc Techniques for checking vulnerability to cross-temperature read errors in a memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543154A (zh) * 2010-11-18 2012-07-04 美光科技公司 包含影响存储器的操作条件的参数的存储器指令
US20130227268A1 (en) * 2011-08-30 2013-08-29 Makoto Ichida Memory system
US20160117216A1 (en) * 2014-10-24 2016-04-28 Micron Technology, Inc. Temperature related error management

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120125791A (ko) 2011-05-09 2012-11-19 삼성전자주식회사 플래시 메모리 장치 및 이를 포함하는 메모리 시스템
US8638606B2 (en) 2011-09-16 2014-01-28 Sandisk Technologies Inc. Substrate bias during program of non-volatile storage
TWI483111B (zh) * 2012-09-20 2015-05-01 Phison Electronics Corp 資料儲存方法、記憶體控制器與記憶體儲存裝置
US9059736B2 (en) * 2012-12-03 2015-06-16 Western Digital Technologies, Inc. Methods, solid state drive controllers and data storage devices having a runtime variable raid protection scheme
KR101369408B1 (ko) * 2013-03-15 2014-03-04 주식회사 디에이아이오 스토리지 시스템 및 이의 데이터 전송 방법
KR20150121562A (ko) * 2014-04-21 2015-10-29 삼성전자주식회사 비휘발성 메모리 시스템 및 비휘발성 메모리 시스템의 동작방법
KR102251810B1 (ko) 2014-09-30 2021-05-13 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법
US9846541B2 (en) * 2014-12-11 2017-12-19 Toshiba Memory Corporation Memory system for controlling perforamce by adjusting amount of parallel operations
CN107615388A (zh) * 2015-03-20 2018-01-19 波利伍德有限责任公司 存储控制器中的可配置多级纠错
US9934858B2 (en) * 2015-04-30 2018-04-03 Sandisk Technologies Llc Use of dummy word lines for metadata storage
US10564900B2 (en) * 2016-03-04 2020-02-18 Western Digital Technologies, Inc. Temperature variation compensation
US10115458B2 (en) 2016-03-30 2018-10-30 Toshiba Memory Corporation Perform read or write on a non-volatile memory having a pending read or write based on temperature thereof
JP2018156711A (ja) * 2017-03-21 2018-10-04 東芝メモリ株式会社 メモリコントローラおよびデータ読み出し方法
JP6779822B2 (ja) * 2017-03-24 2020-11-04 キオクシア株式会社 メモリシステム
US10026483B1 (en) * 2017-06-28 2018-07-17 Western Digital Technologies, Inc. Program temperature aware data scrub
DE102017212767B4 (de) * 2017-07-25 2019-05-09 Hyperstone Gmbh Verfahren und Vorrichtung zur Steigerung der Zuverlässigkeit eines nicht-flüchtigen Speichers
US10606696B2 (en) * 2017-12-04 2020-03-31 International Business Machines Corporation Internally-generated data storage in spare memory locations
US10276252B2 (en) * 2017-12-11 2019-04-30 Intel Corporation Data storage device with operation based on temperature difference
TWI659359B (zh) * 2018-04-27 2019-05-11 慧榮科技股份有限公司 控制儲存裝置之方法
US11061606B2 (en) 2018-06-29 2021-07-13 Micron Technology, Inc. NAND temperature-aware operations

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543154A (zh) * 2010-11-18 2012-07-04 美光科技公司 包含影响存储器的操作条件的参数的存储器指令
US20130227268A1 (en) * 2011-08-30 2013-08-29 Makoto Ichida Memory system
US20160117216A1 (en) * 2014-10-24 2016-04-28 Micron Technology, Inc. Temperature related error management

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12099748B2 (en) 2018-06-29 2024-09-24 Micron Technology, Inc. NAND temperature-aware operations

Also Published As

Publication number Publication date
KR20210008922A (ko) 2021-01-25
WO2020006060A1 (en) 2020-01-02
US12099748B2 (en) 2024-09-24
US20200004458A1 (en) 2020-01-02
CN112424865B (zh) 2024-04-02
US20210342100A1 (en) 2021-11-04
US11061606B2 (en) 2021-07-13

Similar Documents

Publication Publication Date Title
US10529434B2 (en) Detecting power loss in NAND memory devices
CN112424865B (zh) Nand温度感知操作
CN111383683B (zh) 通过堆叠多个可靠性规范进行扫描优化
CN112400206B (zh) 温度敏感性nand编程
CN111183483B (zh) Nand温度数据管理
KR102362767B1 (ko) 정정 불가능 ecc
US11139035B2 (en) Memory device error detection with improved scanning
CN111133410B (zh) 快闪存储器及其管理方法
CN112214422A (zh) 静态slc高速缓存的动态大小
CN114365097A (zh) 受管理存储器系统中的写入缓冲器控制
CN114461442A (zh) 存储器装置、操作该装置的方法和非易失性机器可读介质
US20220019507A1 (en) Reactive read based on metrics to screen defect prone memory blocks
CN113380305A (zh) 电荷损失补偿

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant