CN111183483B - Nand温度数据管理 - Google Patents

Nand温度数据管理 Download PDF

Info

Publication number
CN111183483B
CN111183483B CN201880064074.8A CN201880064074A CN111183483B CN 111183483 B CN111183483 B CN 111183483B CN 201880064074 A CN201880064074 A CN 201880064074A CN 111183483 B CN111183483 B CN 111183483B
Authority
CN
China
Prior art keywords
temperature
nand
data
representation
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880064074.8A
Other languages
English (en)
Other versions
CN111183483A (zh
Inventor
K·K·姆奇尔拉
S·瑞特南
P·汤姆森
H·R·桑吉迪
辉俊胜
P·S·费利
J·黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111183483A publication Critical patent/CN111183483A/zh
Application granted granted Critical
Publication of CN111183483B publication Critical patent/CN111183483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本文中公开了用于NAND温度数据管理的装置和技术。将数据写入到NAND装置中的NAND组件的命令在所述NAND装置的NAND控制器处被接收到。响应于接收到所述命令获得对应于所述NAND组件的温度。随后执行所述命令以将数据写入到所述NAND组件并且以写入所述温度的表示。所述数据被写入到用户部分并且所述温度的所述表示被写入到仅可由所述控制器存取且与所述用户部分分离的管理部分。

Description

NAND温度数据管理
优先权申请
本申请主张2017年8月30日递交的序列号15/690,920的美国申请的优先权，所述申请以全文引用的方式并入本文中。
背景技术
存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。
易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。
非易失性存储器可当不被供电时保持所存储的数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM)或3D XPointTM存储器等等。
快闪存储器用作广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低电力消耗的单晶体管浮动栅极或电荷阱存储器单元的一或多个群组。
两种常见类型的快闪存储器阵列架构包含NAND和NOR架构，所述架构以每一者的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的存储器单元通常布置在矩阵中。在实例中，阵列的一行中的每个浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的一列中的每个存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的一串中的每个存储器单元的漏极以源极到漏极方式一起串联耦合在源极线与位线之间。
NOR和NAND架构半导体存储器阵列两者均通过解码器来存取，所述解码器通过选择耦合到特定存储器单元的栅极的字线来激活特定存储器单元。在NOR架构半导体存储器阵列中，一旦被激活，则所选择的存储器单元使其数据值置于位线上，从而取决于特定单元经编程的状态而使不同电流流动。在NAND架构半导体存储器阵列中，将高偏置电压施加到漏极侧选择栅极(SGD)线。以规定传递电压(例如，Vpass)驱动耦合到每个群组的未经选择的存储器单元的栅极的字线，以使每个群组的未经选择的存储器单元作为传递晶体管操作(例如，以不受其所存储的数据值限制的方式传递电流)。电流随后从源极线通过每个串联耦合的群组流动到位线，仅受每个群组中的所选择的存储器单元限制，从而使所选择的存储器单元的当前经编码数据值置于位线上。
NOR或NAND架构半导体存储器阵列中的每个快闪存储器单元可个体地或共同地编程到一个或数个经编程状态。举例来说，单层级单元(SLC)可表示两个经编程状态(例如，1或0)中的一个，从而表示一个数据位。
然而，快闪存储器单元还可以表示两个以上经编程状态中的一个，从而允许在不增大存储器单元的数目的情况下制造较高密度存储器，因为每个单元可表示多于一个二进制数字(例如，多于一个位)。此类单元可被称为多状态存储器单元、多数字单元或多层级单元(MLC)。在某些实例中，MLC可以指每单元可存储两个数据位(例如，四个经编程状态中的一个)的存储器单元，三层级单元(TLC)可以指每单元可存储三个数据位(例如，八个经编程状态中的一个)的存储器单元，且四层级单元(QLC)可每单元存储四个数据位。MLC在本文中以其较广泛情形使用，可以指每单元可存储多于一个数据位(即，可表示多于两个经编程状态)的任何存储器单元。
传统的存储器阵列是布置在半导体衬底的表面上的二维(2D)结构。为了针对给定面积增加存储器容量且减小成本，已减小个体存储器单元的大小。然而，个体存储器单元大小的减小存在技术限制，并且因此2D存储器阵列的存储器密度也存在技术限制。作为响应，正在研发三维(3D)存储器结构，例如3D NAND架构半导体存储器装置，以进一步增大存储器密度且降低存储器成本。
此类3D NAND装置通常包含存储单元串，其串联(例如，以漏极到源极方式)耦合在接近源极的一或多个源极侧选择栅极(SGS)与接近位线的一或多个漏极侧选择栅极(SGD)之间。在实例中，SGS或SGD可包含一或多个场效应晶体管(FET)或金属氧化物半导体(MOS)结构装置等。在一些实例中，所述串将竖直延伸通过含有相应的字线的多个竖直地间隔开的层次。半导体结构(例如，多晶硅结构)可邻近于存储单元串而延伸以形成用于所述串的存储单元的沟道。在竖直串的实例中，多晶硅结构可呈竖直地延伸的柱的形式。在一些实例中串可以“折叠”，且因此相对于U形柱而布置。在其它实例中，多个竖直结构可堆叠在彼此上以形成存储单元串的堆叠阵列。
存储器阵列或装置可组合在一起以形成存储器系统的存储体积，例如固态驱动器(SSD)、通用快闪存储(UFSTM)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMCTM)等。SSD可尤其用作计算机的主存储装置，其关于例如性能、大小、重量、强度、操作温度范围和电力消耗而具有优于具有移动零件的传统硬盘驱动器的优点。举例来说，SSD可具有减少的寻道时间、时延或与磁盘驱动器相关联的其它延迟(例如，机电等)。SSD使用例如快闪存储器单元的非易失性存储器单元来避免内部电池电源要求，因此允许驱动器更为多功能且紧凑。
SSD可包含数个存储器装置，包含数个裸片或逻辑单元(例如，逻辑单元数字或LUN)，且可包含执行操作存储器装置或与外部系统介接所需的逻辑功能的一或多个处理器或其它控制器。此类SSD可包含一或多个快闪存储器裸片，其上包含数个存储器阵列和外围电路系统。快闪存储器阵列可包含组织成数个物理页的数个存储器单元块。在许多实例中，SSD也将包含DRAM或SRAM(或其它形式的存储器裸片或其它存储器结构)。SSD可与存储器操作结合从主机接收命令，所述存储器操作例如在存储器装置与主机之间传送数据(例如，用户数据和相关联的完整性数据，例如错误数据和地址数据等)的读取或写入操作，或者从存储器装置擦除数据的擦除操作。
附图说明
在未必按比例绘制的图式中，相似标号可以在不同视图中描述类似组件。具有不同字母后缀的相似标号可表示类似组件的不同例子。图式借助于实例而非限制性地总体上说明本文档中所论述的各种实施例。
图1说明包含存储器装置的环境的实例。
图2说明用于NAND温度数据管理的系统的实例框图。
图3说明在不同的温度写入状况期间的单元电压漂移的实例。
图4A到4B说明用于NAND温度数据的存储配置。
图5到6说明3D NAND架构半导体存储器阵列的实例的示意图。
图7说明存储器模块的实例框图。
图8说明用于NAND温度数据管理的方法的流程图。
图9是说明可在上面实施一或多个实施例的机器的实例的框图。
具体实施方式
快闪装置通过在单元中(例如，在电荷阱或浮动栅极中)捕获电荷来工作，所述单元随后干扰通过控制栅极打开沟道。控制栅极读取电压经过校准以在两个捕获的电荷状态之间。因此，如果沟道打开(例如，控制栅极电压可以覆盖捕获的电荷)，那么所述单元具有一个值(例如，在单层级单元(SLC)中的“1”)以及如果沟道并不打开，那么是不同的值(例如，在SLC中的“0”)。因此，重要的是捕获的电荷通过读取电压来校准。
捕获的电荷和读取电压的校准可受到若干情况的影响。举例来说，捕获的电荷可随着时间推移而耗散。这可以检测到并且所述单元可以刷新。刷新有助于保留数据完整性代价是单元自身的损耗。因此，在系统层级，每当单元电压边界在块上减小时快闪块被刷新。由于电荷增益和电荷损失的各种组合边界可以劣化。然而，过多刷新活动引起单元写入和擦除循环以及处理两者的浪费(例如，引起对作为资源用于执行刷新的快闪装置的性能影响)。
捕获的电荷和读取电压的校准的另一问题是温度。一般而言，快闪晶体管的阈值电压随着温度而改变。NAND控制器通常基于环境温度补偿读取电压。阈值电压和读取电压调节可能并不紧密相关，因为在NAND封装中存在数百万晶体管并且可能存在相对于针对温度的阈值电压移动的晶体管到晶体管差异。因此，在一个温度下编程且在不同的温度下读取倾向于加剧边界，但是边界损失是临时的(例如，它通过调节读取电压或通过等待直至读取温度类似于写入温度而可治愈)。
为了解决这些问题，例如，为了使由于交叉温度相关的高失败位计数情境的不必要的刷新减到最少，写入温度连同写入的数据一起存储。在未管理的快闪装置中，主机将通常不断地监测快闪温度并且将写入温度包含在主机可存取的用户数据区域中。虽然写入温度现在与数据一起存储，但是这再次引发若干问题。举例来说，在轮询快闪组件关于它们的温度并且随后将那些温度重新写入回到快闪装置中存在显著的信令开销。在这些情况下，主机(例如，固件)必须实时追踪温度，引起新增资源使用(例如，碰到主机的存储器控制器)。
为了解决这些问题，提出了NAND控制器管理的温度追踪。NAND控制器将温度信息写入到快闪装置的辅助字节，例如保留用于控制器数据(例如，错误校正或其它元数据)的页中的快闪单元。因为控制器管理温度测量和写入，所以主机(例如，存储器控制器或固件)未背负温度读取和写入额外开销。
NAND控制器还可使用所存储的温度，现在可对NAND控制器存取的，以管理维护过程。举例来说，控制器可以比较所存储的温度与当前温度以确定写入错误是否由于坏的组件(例如，当温度在彼此的阈值内时)或由于交叉温度作用(例如，写入温度超过高于当前温度的阈值)。如果是后一种情况，那么控制器可以制止刷新所述块，标记所述块为坏的(例如，引退所述块)等。在实例中，控制器可甚至使用所存储的温度来校正读取电压以便首先避免错误。在实例中，因为页大体上是快闪阵列的最小可寻址部分，所以控制器可在启动之后读取每个页，执行错误校正以恢复温度信息，并且高速缓冲存储每个块的温度以校正读取电压或将温度提供到主机以随后校正读取电压。为了管理温度数据以用于高速缓冲存储或以用于存储在页上的有限数目的辅助字节中，控制器可量化温度读数。此处，量化温度读数引起以小于温度测量值的分辨率存储温度的表示。因此，温度可被分库到五度递增中，或简单地标记为过冷、过热和刚刚好。量化可具有允许温度数据被更轻易地读取的附加益处，方法是减少可能需要用于初始读取的错误校正的位数目。下文描述了额外细节和实例。
例如移动电子装置(例如，智能电话、平板计算机等)、用于汽车应用的电子装置(例如，汽车传感器、控制单元、驾驶员辅助系统、乘客安全或舒适系统等)和因特网连接的电器设备或装置(例如，物联网(IoT)装置等)的电子装置尤其取决于电子装置的类型、使用环境、性能期望等而具有变化的存储需要。
电子装置可分解为若干主要组件：处理器(例如，中央处理单元(CPU)或其它主处理器)；存储器(例如，一或多个易失性或非易失性随机存取存储器(RAM)存储器装置，例如动态RAM(DRAM)、移动或低电力双数据速率同步DRAM(DDR SDRAM)等)；以及存储装置(例如，非易失性存储器(NVM)装置，例如快闪存储器、只读存储器(ROM)、SSD、MMC，或其它存储卡结构或组合件等)。在某些实例中，电子装置可包含用户接口(例如，显示器、触摸屏、键盘、一或多个按钮等)、图形处理单元(GPU)、电力管理电路、基带处理器或者一或多个收发器电路等。
图1说明包含经配置以通过通信接口通信的主机装置105和存储器装置110的环境100的实例。主机装置105或存储器装置110可包含在多种产品150中，例如物联网(IoT)装置(例如，电冰箱或其它电器设备、传感器、电动机或致动器、移动通信装置、汽车、无人机等)，以支持产品150的处理、通信或控制。
存储器装置110包含存储器控制器115和存储器阵列120，其包含例如数个个体存储器裸片(例如，三维(3D)NAND裸片的堆叠)。在3D架构半导体存储器技术中，堆叠竖直结构，从而增大层次、物理页的数目，且因此增大存储器装置(例如，存储装置)的密度。在实例中，存储器装置110可以是主机装置105的离散存储器或存储装置组件。在其它实例中，存储器装置110可以是与主机装置105的一或多个其它组件堆叠或以其它方式包含的集成电路(例如，芯片上系统(SOC)等)的部分。
可使用一或多个通信接口在存储器装置110与主机装置105的一或多个其它组件之间传送数据，例如串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、通用快闪存储(UFS)接口、eMMCTM接口，或一或多个其它连接器或接口。主机装置105可包含主机系统、电子装置、处理器、存储卡读卡器，或在存储器装置110外部的一或多个其它电子装置。在一些实例中，主机105可以是具有参考图9的机器900论述的组件中的某一部分或全部的机器。
存储器控制器115可从主机105接收指令，并且可与存储器阵列通信，以便将数据传送到存储器阵列的存储器单元、平面、子块、块或页中的一或多个(例如，写入或擦除)或传送来自存储器阵列的存储器单元、平面、子块、块或页中的一或多个的数据(例如，读取)。存储器控制器115可尤其包含电路系统或固件，包含一或多个组件或集成电路。举例来说，存储器控制器115可包含一或多个存储器控制单元、电路或组件，前述各项经配置以控制跨越存储器阵列120的存取且提供主机105与存储器装置110之间的转换层。存储器控制器115可包含一或多个输入/输出(I/O)电路、线或接口以向存储器阵列120传送数据或传送来自所述存储器阵列的数据。存储器控制器115可包含存储器管理器125和阵列控制器135。
存储器管理器125可尤其包含电路系统或固件，例如与各种存储器管理功能相关联的数个组件或集成电路。出于当前描述的目的，将在NAND存储器的情形下描述实例存储器操作和管理功能。所属领域的技术人员将认识到，其它形式的非易失性存储器可具有类似的存储器操作或管理功能。此类NAND管理功能包含损耗均衡(例如，垃圾收集或回收)、错误检测或校正、块引退，或一或多个其它存储器管理功能。存储器管理器125可将主机命令(例如，从主机接收到的命令)解析或格式化为装置命令(例如，与存储器阵列的操作相关联的命令等)，或产生用于阵列控制器135或存储器装置110的一或多个其它组件的装置命令(例如，以实现各种存储器管理功能)。
存储器管理器125可包含管理表130的集合，所述管理表经配置以维持与存储器装置110的一或多个组件相关联的各种信息(例如，与耦合到存储器控制器115的存储器阵列或一或多个存储单元相关联的各种信息)。举例来说，管理表130可包含关于耦合到存储器控制器115的存储器单元的一或多个块的块年龄、块擦除计数、错误历史或一或多个错误计数(例如，写入操作错误计数、读取位错误计数、读取操作错误计数、擦除错误计数等)的信息。在某些实例中，如果针对错误计数中的一或多个检测到的错误的数目高于阈值，那么位错误可被称为不可校正位错误。管理表130可以尤其维持可校正或不可校正的位错误的计数。
阵列控制器135尤其可包含经配置以控制与以下操作相关联的存储器操作的电路系统或组件：将数据写入到耦合到存储器控制器115的存储器装置110的一或多个存储器单元、从所述存储器单元读取数据或擦除所述存储器单元。存储器操作可基于例如从主机105接收到或由存储器管理器125内部地产生的主机命令(例如，与损耗均衡、错误检测或校正等结合)。
阵列控制器135可包含错误校正码(ECC)组件140，所述ECC组件可尤其包含ECC引擎或经配置以检测或校正与将数据写入到耦合到存储器控制器115的存储器装置110的一或多个存储器单元或从所述存储器单元读取数据相关联的错误的其它电路系统。存储器控制器115可经配置以有效地检测与各种操作或数据的存储相关联的错误出现(例如，位错误、操作错误等等)并从所述错误出现中恢复，同时维持在主机105与存储器装置110之间传送的数据的完整性，或维持所存储的数据的完整性(例如，使用冗余RAID存储等)，并可移除(例如，引退)发生故障的存储器资源(例如，存储器单元、存储器阵列、页、块等)以防止未来错误。
存储器阵列120可包含布置在例如数个装置、平面、子块、块或页中的若干存储器单元。作为一个实例，48GB TLC NAND存储器装置可包含每页18,592字节(B)的数据(16,684+5208字节)、每块1536页、每平面548块，以及每装置4个或更多个平面。作为另一实例，32GBMLC存储器装置(每单元存储两个数据位(即，4个可编程状态))可包含每页18,592字节(B)的数据(16,684+5208字节)、每块1024页、每平面548个块，以及每装置4个平面，但与对应的TLC存储器装置相比所需的写入时间为一半且编程/擦除(P/E)循环为两倍。其它实例可包含其它数目或布置。在一些实例中，存储器装置或其部分可在SLC模式中或在所期望的MLC模式(例如TLC、QLC等)中选择性地操作。
在操作中，数据通常以页写入到NAND存储器装置110或从所述NAND存储器装置读取，且以块擦除。然而，可视需要对存储器单元的更大或更小群组执行一或多个存储器操作(例如，读取、写入、擦除等)。NAND存储器装置110的数据传送大小通常被称作页，而主机的数据传送大小通常被称作扇区。
虽然数据页可包含数个字节的用户数据(例如，包含数个数据扇区的数据有效负载)及其对应的元数据，但是页的大小通常仅指代用于存储用户数据的字节的数目。作为实例，具有4KB的页大小的数据页可包含4KB的用户数据(例如，假设512B的扇区大小的8个扇区)以及对应于用户数据的数个字节(例如，32B、54B、524B等)的元数据，例如完整性数据(例如，错误检测或校正代码数据)、地址数据(例如，逻辑地址数据等)，或与用户数据相关联的其它元数据。
不同类型的存储器单元或存储器阵列120可提供不同的页大小，或可需要与其相关联的不同量的元数据。举例来说，不同的存储器装置类型可具有不同的位错误率，其可引起必需要不同量的元数据来确保数据页的完整性(例如，具有较高位错误率的存储器装置可需要比具有较低位错误率的存储器装置更多字节的错误校正码数据)。作为实例，多层级单元(MLC)NAND快闪装置可具有与对应的单层级单元(SLC)NAND快闪装置相比更高的位错误率。因而，MLC装置可需要与对应的SLC装置相比更多的元数据字节以用于错误数据。
图2说明用于NAND温度数据管理的系统的实例框图。系统包含当在操作中时经由互连件(例如，总线)连接到主机的受管理存储器装置205(例如，NAND装置，或NAND快闪装置)。受管理存储器装置205包含总线接口215、存储器控制单元210(例如，控制器)和NAND快闪阵列220。控制器210经布置以接收命令以经由接口215将数据写入到NAND组件(例如，阵列220中的页)。控制器210经布置以响应于接收到命令获得对应于NAND组件的温度。因此，当接收到写入时控制器210可测量对应于页的裸片温度，确保同时的温度测量与写入。在实例中，获得温度包含响应于接收到命令获得来自温度计的温度。在实例中，获得温度包含获得来自缓冲器的温度。在实例中，温度计周期性地测量温度并且在缓冲器中存储温度。在这些最后几个实例中，控制器210并不直接地轮询对应于组件的温度计，而是实际上使用通过温度计(或例如控制器210或在空闲周期期间的其它组件)提供的最后已知的良好读数。
控制器210经布置以执行命令以将数据写入到NAND组件。另外，控制器210也与数据写入同时写入温度的表示。此处，数据被写入到NAND装置的用户部分并且温度的表示被写入到管理部分。不同于用户部分，管理部分是仅对控制器可存取的并且因此与用户部分分离。在实例中，管理部分在NAND组件上。在实例中，NAND组件是页。在实例中，管理部分是页的辅助字节。
在实例中，温度的表示是与所获得的温度相比在较低分辨率下的温度的量化。在实例中，量化选自温度范围的集合。在实例中，温度的表示是温度范围的集合的成员的识别符。因此，在此最后实例中，控制器210可具有温度项的地图，各自具有对应的索引。温度的表示可因此是对应于地图项的索引(例如，在如由地图项定义的温度的范围内)。此组织可提供用于复杂情境的温度的紧凑表示。举例来说，如果存在用于温度范围的非线性的校正(例如，交叉温度问题，因为随着写入温度的升高以非线性的方式更糟)，那么与较热温度相关联的项可具有更窄的范围而接近最佳操作温度的范围是广的。
控制器210经布置以从NAND组件读取数据并且还经布置以当读取数据时读取温度的表示。在实例中，读取数据响应受管理存储器装置205的通电状况。在实例中，温度的表示高速缓冲存储在易失性存储器中以用于未来读取操作。这些实例说明通常用于获得存储温度与数据的读取益处的性能改进。因此，一旦读取并高速缓冲存储，则温度可通过允许读取电压通过来自写入的单元电压分布进行校准而有益于未来读取。
在实例中，响应于在控制器210处接收到读取命令而读取数据。在实例中，温度的表示用于校正用于数据的读取电压以减少读取错误。在实例中，温度的表示被提供到调用读取命令的主机225。在实例中，主机225使用温度的表示来校正读取电压。在实例中，控制器210使用温度的表示来校正读取电压。
控制器210经布置以基于存储在管理部分中的温度的表示修改NAND组件上的维护操作。在实例中，维护操作是NAND组件的刷新。在实例中，修改维护操作包含调节阈值以基于温度的表示来执行刷新。在此实例中，将触发刷新的正常电压边界可以改变以考虑写入温度。这可减少不必要的刷新，节省单元上的损耗并且减少通过控制器210的处理。在实例中，维护操作是NAND组件的引退(例如，标记块为坏的)。在实例中，修改维护操作包含调节阈值以基于温度的表示来执行引退。同样，读取错误可归因于交叉温度状况以及当确定块是坏的时的忽略或减少。在实例中，维护操作是在将读取命令发布到NAND之前执行的读取电压调节。这可以使读取错误减到最少使得数据可以在第一读取尝试内轻易地可恢复。
图3说明在不同的温度写入状况期间的单元电压漂移的实例。举例来说，阈值电压(Vt)分布305和310是其中读取电压315经过校准的某一写入温度内的两个状态。因此，如果电压315被施加到控制栅极，那么具有分布305内的捕获的电荷的单元将具有打开的沟道，并且如果捕获的电荷在分布310中，那么所述单元将具有闭合的沟道。虚线的分布说明在高温下的写入的交叉温度结果。此处，初始电压分布320对应于分布305，但是已越过读取电压315。因此，读取电压315在分布320上的施加可引起用于单元的闭合的沟道。这是错误。然而，如果控制器察觉到交叉温度分布，那么读取电压315可被向上调节以再次落在两个不同的分布之间。
图4A到4B说明用于NAND温度数据的存储配置。图4A说明其中页的专用部分留出以用于控制器元数据的组织。因此，页在用户数据部分405和辅助字节部分410中划分。温度数据可存储在辅助字节部分中，例如在标记为“INFO”的片段中。相比之下，图4B说明其中辅助字节在整个使用数据片段中穿插的替代的组织，引起非均相部分415。然而，“INFO”辅助字节420仍然位于页上并且当它被最后写入时可以存储页的温度数据。
图5说明包含数个存储器单元串(例如，第一A0存储器串505A0到第三A0存储器串507A0、第一An存储器串505An到第三An存储器串507An、第一B0存储器串505B0到第三B0存储器串507B0、第一Bn存储器串505Bn到第三Bn存储器串507Bn等)的3D NAND架构半导体存储器阵列500的实例示意图，所述存储器单元串组织成块(例如，块A 501A、块B 501B等)和子块(例如，子块A0 501A0、子块An 501An、子块B0 501B0、子块Bn 501Bn等)。存储器阵列500表示通常将在块、装置或存储器装置的其它单元中找到的较大数目的类似结构的一部分。
每个存储器单元串包含数个层次的电荷存储晶体管(例如，浮动栅极晶体管、电荷捕获结构等)，所述电荷存储晶体管在Z方向上以源极到漏极方式堆叠在源极线(SRC)535或源极侧选择栅极(SGS)(例如，第一A0 SGS 531A0到第三A0 SGS 533A0、第一An SGS 531An到第三An SGS 533An、第一B0 SGS 531B0到第三B0 SGS 533B0、第一Bn SGS 531Bn到第三Bn SGS533Bn等)与漏极侧选择栅极(SGD)(例如，第一A0 SGD 526A0到第三A0 SGD 528A0、第一AnSGD 526An到第三An SGD 528An、第一B0 SGD 526B0到第三B0 SGD 528B0、第一Bn SGD 526Bn到第三Bn SGD 528Bn等)之间。3D存储器阵列中的每个存储器单元串可沿着X方向布置为数据线(例如，位线(BL)BL0 520到BL2 522)，且沿着Y方向布置为物理页。
在物理页内，每个层次表示一个存储器单元行，且每个存储器单元串表示一列。子块可包含一或多个物理页。块可包含数个子块(或物理页)(例如128个、556个、684个等)。虽然本文中说明为具有两个块，每个块具有两个子块，每个子块具有单个物理页，每个物理页具有三个存储器单元串，且每个串具有8个层次的存储器单元，但是在其它实例中，存储器阵列500可包含更多或更少的块、子块、物理页、存储器单元串、存储器单元或层次。举例来说，每个存储器单元串按需要可包含更多或更少层次(例如，16、32、64、128等)，以及电荷存储晶体管(例如，选择栅极、数据线等)上方或下方的一或多个额外层次的半导体材料。作为实例，48GB TLC NAND存储器装置可包含每页18,592字节(B)的数据(16,684+5208字节)、每块1536页、每平面548块，以及每装置4个或更多个平面。
存储器阵列500中的每个存储器单元包含耦合到(例如，电连接到或以其它方式可操作地连接到)存取线(例如，字线(WL)WL00 510A到WL70 517A、WL01 510B到WL71 517B等)的控制栅极(CG)，所述存取线按需要跨越特定层次或层次的一部分共同地耦合控制栅极(CG)。可以使用相应的存取线来存取或控制3D存储器阵列中的特定层次且因此串中的特定存储器单元。可使用各种选择线来存取选择栅极的群组。举例来说，可使用A0 SGD线SGDA0525A0存取第一A0 SGD 526A0到第三A0 SGD 528A0，可使用An SGD线SGDAn 525An存取第一AnSGD 526An到第三An SGD 528An，可使用B0 SGD线SGDB0 525B0存取第一B0 SGD 526B0到第三B0 SGD 528B0，且可使用Bn SGD线SGDBn 525Bn存取第一Bn SGD 526Bn到第三Bn SGD 528Bn。可使用栅极选择线SGS0 530A存取第一A0 SGS 531A0到第三A0 SGS 533A0和第一An SGS531An到第三An SGS 533An，且可使用栅极选择线SGS1 530B存取第一B0 SGS 531B0到第三B0SGS 533B0和第一Bn SGS 531Bn到第三Bn SGS 533Bn。
在实例中，存储器阵列500可包含数个层级的半导体材料(例如，多晶硅等)，其经配置以耦合阵列的相应的层次的每个存储器单元的控制栅极(CG)或选择栅极(或CG或选择栅极的一部分)。可以使用位线(BL)和选择栅极等的组合来存取、选择或控制阵列中的特定存储器单元串，且可使用一或多个存取线(例如，字线)来存取、选择或控制特定串中的一或多个层次处的特定存储器单元。
图6说明NAND架构半导体存储器阵列600的一部分的实例示意图，所述NAND架构半导体存储器阵列包含布置在串(例如，第一串605到第三串607)和层次(例如，说明为相应的字线(WL)WL0 610到WL7 617、漏极侧选择栅极(SGD)线625、源极侧选择栅极(SGS)线630等)的二维阵列中的多个存储器单元602，以及感测放大器或装置660。举例来说，存储器阵列600可说明3D NAND架构半导体存储器装置的存储器单元的一个物理页的一部分的实例示意图，例如在图5中所说明。
每个存储器单元串使用相应的源极侧选择栅极(SGS)(例如，第一SGS 631到第三SGS 633)耦合到源极线(SRC)，并且使用相应的漏极侧选择栅极(SGD)(例如，第一SGD 626到第三SGD 628)耦合到相应的数据线(例如，第一位线(BL)BL0 620到第三位线BL2 622)。虽然在图6的实例中说明为具有8个层次(例如，使用字线(WL)WL0 610到WL7 617)和三个数据线(BL0 626到BL2 628)，但是其它实例按需要可包含具有更多或更少层次或数据线的存储器单元串。
在例如实例存储器阵列600的NAND架构半导体存储器阵列中，可通过感测与含有所选择的存储器单元的特定数据线相关联的电流或电压变化来存取所选择的存储器单元602的状态。可以使用一或多个驱动器(例如，通过控制电路、一或多个处理器、数字逻辑等)存取存储器阵列600。在实例中，取决于将在特定存储器单元或存储器单元的集合上执行的所期望的操作的类型，一或多个驱动器可通过将特定电势驱动到一或多个数据线(例如，位线BL0到BL2)、存取线(例如，字线WL0到WL7)或选择栅极来激活特定存储器单元或存储器单元的集合。
为了将数据写入(例如，编程)到存储器单元，编程电压(Vpgm)(例如，一或多个编程脉冲等)可被施加到所选择的字线(例如，WL4)，并且因此，施加到耦合到所选择的字线的每个存储器单元的控制栅极(例如，耦合到WL4的存储器单元的第一控制栅极(CG)641到第三控制栅极643)。编程脉冲可以例如在15V处或附近开始，并且在某些实例中，可以在每个编程脉冲施加期间在幅值上增大。当写入电压被施加到所选择的字线时，例如接地电势(例如，Vss)的电势可被施加到以编程为目标的存储器单元的数据线(例如，位线)和衬底(且因此源极与漏极之间的沟道)，引起电荷从沟道传送(例如，直接注入或佛勒-诺德海姆(FN)隧穿等)到目标存储器单元的浮动栅极。
相比之下，可将传递电压(Vpass)施加到具有并不以编程为目标的存储器单元的一或多个字线，或可将禁止电压(例如，Vcc)施加到具有并不以编程为目标的存储器单元的数据线(例如，位线)，以例如禁止电荷从沟道传送到此类非目标存储器单元的浮动栅极。传递电压可以取决于例如施加的传递电压与以编程为目标的字线的接近度而可变。禁止电压可包含电源电压(Vcc)，例如相对于接地电势(例如，Vss)的来自外部源或电源(例如，电池、AC到DC转换器等)的电压。
作为实例，如果将编程电压(例如，15V或更高)施加到特定字线，例如WL4，那么可将10V的传递电压施加到一或多个其它字线，例如WL3、WL5等，以禁止非目标存储器单元的编程，或保留存储在并不以编程为目标的此类存储器单元上的值。随着所施加的写入电压与非目标存储器单元之间的距离的增大，制止对非目标存储器单元进行编程所需的传递电压可以减小。举例来说，在将15V的编程电压施加到WL4的情况下，可将10V的传递电压施加到WL3和WL5，可将8V的传递电压施加到WL2和WL6，可将7V的传递电压施加到WL1和WL7等。在其它实例中，传递电压或字线的数目等可更高或更低，或更多或更少。
耦合到数据线(例如，第一位线、第二位线或第三位线(BL0-BL2)620-622)中的一或多个的感测放大器660可通过感测特定数据线上的电压或电流来检测相应的数据线中的每个存储器单元的状态。
在一或多个编程脉冲(例如，Vpgm)的施加之间，可执行验证操作以确定所选择的存储器单元是否已达到其预期的经编程状态。如果所选择的存储器单元已达到其预期的经编程状态，那么可以禁止其进一步编程。如果所选择的存储器单元尚未达到其预期的经编程状态，那么可以施加额外的编程脉冲。如果所选择的存储器单元在特定数目的编程脉冲(例如，最大数目)之后尚未达到其预期的经编程状态，那么可以将所选择的存储器单元或与此类所选择的存储器单元相关联的串、块或页标记为有缺陷的。
为了擦除存储器单元或存储器单元的群组(例如，擦除通常以块或子块执行)，可(例如，使用一或多个位线、选择栅极等)将擦除电压(Vers)(例如，通常Vpgm)施加到以擦除为目标的存储器单元的衬底(且因此源极与漏极之间的沟道)，同时目标存储器单元的字线保持在例如接地电势(例如，Vss)的电势下，从而引起从目标存储器单元的浮动栅极到沟道的电荷传送(例如，直接注入或佛勒-诺德海姆(FN)隧穿等)。
图7说明存储器装置700的实例框图，所述存储器装置包含具有多个存储器单元704的存储器阵列702，以及提供与存储器阵列702的通信或在存储器阵列702上执行一或多个存储器操作的一或多个电路或组件。存储器装置700可包含行解码器712、列解码器714、感测放大器720、页缓冲器722、选择器724、输入/输出(I/O)电路726，以及存储器控制单元730。
存储器阵列702的存储器单元704可布置在块中，例如第一块702A和第二块702B。每个块可包含子块。举例来说，第一块702A可包含第一子块702A0和第二子块702An，并且第二块702B可包含第一子块702B0和第二子块702Bn。每个子块可包含数个物理页，每个页包含数个存储器单元704。虽然本文中说明为具有两个块，每个块具有两个子块，且每个子块具有数个存储器单元704，但是在其它实例中，存储器阵列702可包含更多或更少的块、子块、存储器单元等。在其它实例中，存储器单元704可布置在数个行、列、页、子块、块等中，且使用例如存取线706、第一数据线710或一或多个选择栅极、源极线等存取。
存储器控制单元730可以根据在控制线732上接收到的一或多个信号或指令来控制存储器装置700的存储器操作，所述一或多个信号或指令包含例如指示所期望的操作(例如，写入、读取、擦除等)的一或多个时钟信号或控制信号，或在一或多个地址线716上接收到的地址信号(A0到AX)。在存储器装置700外部的一或多个装置可控制在控制线732上的控制信号或在地址线716上的地址信号的值。在存储器装置700外部的装置的实例可包含但不限于主机、存储器控制器、处理器或图7中未说明的一或多个电路或组件。
存储器装置700可使用存取线706和第一数据线710将数据传送(例如，写入或擦除)到存储器单元704中的一或多个或从所述存储器单元中的一或多个传送(例如，读取)数据。行解码器712和列解码器714可以从地址线716接收地址信号(A0到AX)并对其进行解码，可以确定将存取哪些存储器单元704，并且可以将信号提供到存取线706(例如，多个字线(WL0到WLm)中的一或多个)或第一数据线710(例如，多个位线(BL0到BLn)中的一或多个)中的一或多个提供信号，如上文所描述。
存储器装置700可包含例如感测放大器720的感测电路系统，其经配置以使用第一数据线710来确定(例如，读取)存储器单元704上的数据的值，或确定待写入到所述存储器单元的数据的值。举例来说，在存储器单元704的所选择的串中，响应于读取电流在存储器阵列702中穿过所选择的串流动到数据线710，感测放大器720中的一或多个可以读取所选择的存储器单元704中的逻辑电平。
在存储器装置700外部的一或多个装置可以使用I/O线(DQ0到DQN)708、地址线716(A0到AX)或控制线732与存储器装置700通信。输入/输出(I/O)电路726可根据例如控制线732和地址线716使用I/O线708将数据值传送到存储器装置700中或从其中传送数据值，例如将数据值传送到页缓冲器722或存储器阵列702中或从其中传送数据值。页缓冲器722可在数据被编程到存储器阵列702的相关部分中之前存储从存储器装置700外部的一或多个装置接收到的数据，或可在数据被发射到存储器装置700外部的一或多个装置之前存储从存储器阵列702读取的数据。
列解码器714可以接收地址信号(A0到AX)并将其解码为一或多个列选择信号(CSEL1到CSELn)。选择器724(例如，选择电路)可以接收列选择信号(CSEL1到CSELn)并且选择页缓冲器722中表示将从存储器单元704读取或将编程到所述存储器单元中的数据值的数据。所选择的数据可使用第二数据线718在页缓冲器722与I/O电路726之间传送。
存储器控制单元730可以从外部源或电源(例如，内部或外部电池、AC到DC转换器等)接收正和负电源信号，例如电源电压(Vcc)734和负电源(Vss)736(例如，接地电势)。在某些实例中，存储器控制单元730可包含调节器728以在内部提供正或负电源信号。
图8说明用于NAND温度数据管理的方法800的流程图。方法800的操作通过硬件来执行，例如上文或下文所描述的硬件(例如，处理电路系统)。
在操作805处，NAND装置的控制器接收命令以将数据写入到NAND装置中的NAND组件。
在操作810处，响应于接收到命令获得对应于NAND组件的温度。在实例中，获得温度包含响应于接收到命令获得来自温度计的温度。在实例中，获得温度包含获得来自缓冲器的温度。在实例中，温度计周期性地测量温度并且在缓冲器中存储温度。
在操作815处，执行命令以将数据写入到NAND组件。另外，温度的表示也与数据写入同时写入。此处，数据被写入到NAND装置的用户部分并且温度的表示被写入到管理部分。不同于用户部分，管理部分是仅对控制器可存取的并且因此与用户部分分离。在实例中，管理部分在NAND组件上。在实例中，NAND组件是页。在实例中，管理部分是页的辅助字节。
在实例中，温度的表示是与所获得的温度相比在较低分辨率下的温度的量化。在实例中，量化选自温度范围的集合。在实例中，温度的表示是温度范围的集合的成员的识别符。
方法800可以延伸到从NAND组件读取数据并且还在读取数据时读取温度的表示。在实例中，响应NAND装置的通电状况读取数据。在实例中，温度的表示高速缓冲存储在易失性存储器中以用于未来读取操作。
在实例中，响应于在控制器处接收到读取命令而读取数据。在实例中，温度的表示用于校正用于数据的读取电压以减少读取错误。在实例中，温度的表示被提供到调用读取命令的主机。在实例中，主机使用温度的表示来校正读取电压。
方法800可通过基于存储在管理部分中的温度的表示修改NAND组件上的维护操作而延伸。在实例中，维护操作是NAND组件的刷新。在实例中，修改维护操作包含调节阈值以基于温度的表示来执行刷新。在实例中，维护操作是NAND组件的引退。在实例中，修改维护操作包含调节阈值以基于温度的表示来执行引退。
图9说明可在其上执行本文中所论述的技术(例如，方法)中的任何一或多个的实例机器900的框图。在替代实施例中，机器900可操作为独立装置或可连接(例如，网络连接)到其它机器。在网络连接的部署中，机器900可在服务器-客户端网络环境中作为服务器机器、客户端机器或这两者操作。在实例中，机器900可充当对等式(P2P)(或其它分布式)网络环境中的对等式机器。机器900可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络电器、IoT装置、汽车系统，或能够执行(依序或以其它方式)指定将由所述机器采取的动作的指令的任何机器。此外，虽然仅说明了单个机器，但是术语“机器”也将视为包含机器的任何集合，所述机器的任何集合个体地或联合地执行指令的集合(或多个集合)以执行本文中所论述的方法中的任何一或多个，例如云计算、软件即服务(SaaS)，其它计算机集群配置。
如本文中所描述，实例可包含逻辑、组件、装置、封装或机构，或者可通过逻辑、组件、装置、封装或机构而操作。电路系统是在包含硬件(例如，简单的电路、栅极、逻辑等)的有形实体中实施的电路的总集(例如，集合)。电路系统成员可随时间推移和基础硬件变化而为灵活的。电路系统包含当操作时可单独地或组合地执行特定任务的部件。在实例中，可以不可改变的方式设计电路系统的硬件以实行特定操作(例如，硬连线)。在实例中，电路系统的硬件可包含可变地连接的物理组件(例如，执行单元、晶体管、简单电路等)，所述物理组件包含以物理方式修改(例如，不变集结式粒子的磁性、电气可移动放置等)以对特定操作的指令进行编码的计算机可读媒体。在连接物理组件时，硬件组成的基础电特性例如从绝缘体改变成导体或反之亦然。指令使得参与的硬件(例如，执行单元或加载机构)能够经由可变连接产生硬件中的电路系统的部件以当在操作中时实行特定任务的部分。因此，当装置操作时计算机可读媒体以通信方式耦合到电路系统的其它组件。在实例中，物理组件中的任一个可以用于多于一个电路系统中的多于一个部件中。例如，在操作下，执行单元可以在一个时间点用于第一电路系统的第一电路，并且由第一电路系统中的第二电路重新使用，或在不同时间由第二电路系统中的第三电路重新使用。
机器(例如，计算机系统)900(例如，主机装置105、存储器装置110等)可包含硬件处理器902(例如，中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合，例如存储器控制器115等)、主存储器904和静态存储器906，其中的一些或全部可经由互连件(例如，总线)908彼此通信。机器900可进一步包含包含显示单元910、字母数字输入装置912(例如，键盘)和用户接口(UI)导航装置914(例如，鼠标)。在实例中，显示单元910、输入装置912和UI导航装置914可以是触摸屏显示器。机器900可额外包含存储装置(例如，驱动单元)、信号产生装置918(例如，扬声器)、网络接口装置920，以及一或多个传感器916，例如全球定位系统(GPS)传感器、指南针、加速度计或其它传感器。机器900可包含输出控制器928，例如串行(例如，通用串行总线(USB)、并行或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接，以与一或多个外围装置(例如，打印机、读卡器等)通信或控制所述一或多个外围装置。
存储装置可包含机器可读媒体922，在所述机器可读媒体上存储体现本文中所描述的技术或功能中的任何一或多个或者由本文中所描述的技术或功能中的任何一或多个利用的数据结构或指令924(例如，软件)的一或多个集合。指令924还可以在其由机器900执行期间完全或至少部分地驻留在主存储器904内、静态存储器906内或硬件处理器902内。在实例中，硬件处理器902、主存储器904、静态存储器906或存储装置中的一个或任何组合可构成机器可读媒体922。
虽然机器可读媒体922被说明为单个媒体，但是术语“机器可读媒体”可包含经配置以存储一或多个指令924的单个媒体或多个媒体(例如，集中式或分布式数据库，或相关联的高速缓冲存储器和服务器)。
术语“机器可读媒体”可包含能够存储、编码或携带用于由机器900执行且使机器900执行本发明的技术中的任何一或多个的指令，或能够存储、编码或携带由此类指令使用或与此类指令相关联的数据结构的任何媒体。非限制性机器可读媒体实例可包含固态存储器以及光学和磁性媒体。在实例中，集结式机器可读媒体包括具有不变(例如，静止)质量的多个粒子的机器可读媒体。因此，集结式机器可读媒体是非暂时性传播信号。集结式机器可读媒体的特定实例可包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))和快闪存储器装置；磁盘，例如内部硬盘和可移动盘；磁光盘；以及CD-ROM和DVD-ROM盘。
指令924(例如，软件、程序、操作系统(OS)等)或其它数据存储在存储装置921上，可由存储器904存取以供处理器902使用。存储器904(例如，DRAM)通常是快速但易失性的，且因此与存储装置921(例如，SSD)相比属于不同类型的存储，存储装置921适合于长期存储，包含在“关闭”状况中时的长期存储。供用户或机器900使用的指令924或数据通常加载在存储器904中以供处理器902使用。在存储器904已满时，可分配来自存储装置921的虚拟空间以补充存储器904；然而，因为存储装置921通常比存储器904慢且写入速度通常比读取速度慢至少二分之一，所以虚拟存储器的使用由于存储装置时延(相比于存储器904，例如，DRAM)可极大地降低用户体验。此外，用于虚拟存储器的存储装置921的使用可极大地减少存储装置921的可用使用寿命。
相比于虚拟存储器，虚拟存储器压缩(例如，内核特征“ZRAM”)使用存储器的部分作为压缩块存储以避免对存储装置921的分页。在压缩块中进行分页，直至有必要将此类数据写入到存储装置921为止。虚拟存储器压缩增大存储器904的可用大小，同时减少对存储装置921的损耗。
针对移动电子装置优化的存储装置或移动存储装置传统上包含MMC固态存储装置(例如，微安全数字(microSDTM)卡等)。MMC装置包含与主机装置的数个并行接口(例如，8位并行接口)，且通常是从主机装置可移动和分离的组件。相比之下，eMMCTM装置附接到电路板且被视为主机装置的组件，其读取速度堪比基于串行ATATM(串行高级技术(AT)附件，或SATA)的SSD装置。然而，对移动装置性能的需求继续增加，以便完全启用虚拟或扩增现实装置，利用提高的网络速度等。响应于这一需求，存储装置已从并行通信接口转换到串行通信接口。包含控制器和固件的通用快闪存储(UFS)装置使用具有专用读取/写入路径的低电压差分信令(LVDS)串行接口与主机装置通信，进一步推进了更高的读取/写入速度。
指令924可以进一步利用数个传送协议中的任一个(例如，帧中继、因特网协议(IP)、发射控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)经由网络接口装置920使用发射媒体在通信网络926上发射或接收。实例通信网络可包含局域网(LAN)、广域网(WAN)、包数据网络(例如，因特网)、移动电话网络(例如，蜂窝式网络)、简易老式电话(POTS)网络和无线数据网络(例如，称为的电气电子工程师学会(IEEE)802.11系列标准、称为/>的IEEE 802.16系列标准)、IEEE 802.15.4系列标准、对等式(P2P)网络等等。在实例中，网络接口装置920可包含一或多个物理插口(例如，以太网、同轴或电话插口)或一或多个天线以连接到通信网络926。在实例中，网络接口装置920可包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一种进行无线通信。术语“发射媒体”应被视为包含能够存储、编码或携带指令以用于由机器900执行的任何无形媒体，且包含数字或模拟通信信号或用以促进此类软件的通信的其它无形媒体。
额外实例：
实例1是一种用于NAND温度数据管理的NAND装置，所述NAND装置包括：NAND组件；以及NAND控制器以：接收命令以将数据写入到NAND组件；响应于接收到命令获得对应于NAND组件的温度；执行命令以将数据写入到NAND组件并且写入温度的表示，数据被写入到用户部分并且温度的表示被写入到仅可由NAND控制器存取且与用户部分分离的管理部分。
在实例2中，根据实例1所述的标的物，其包含，其中管理部分在NAND组件上。
在实例3中，根据实例2所述的标的物，其包含，其中NAND组件是页。
在实例4中，根据实例3所述的标的物，其包含，其中管理部分是页的辅助字节。
在实例5中，根据实例1到4所述的标的物，其包含，其中温度的表示是与所获得的温度相比在较低分辨率下的温度的量化。
在实例6中，根据实例5所述的标的物，其包含，其中量化选自温度范围的集合，并且其中温度的表示是温度范围的集合的成员的识别符。
在实例7中，根据实例1到6所述的标的物，其包含，其中，为了获得温度，响应于接收到命令NAND控制器获得来自温度计的温度。
在实例8中，根据实例1到7所述的标的物，其包含，其中，为了获得温度，NAND控制器获得来自缓冲器的温度，装置的温度计经布置以周期性地测量温度并且将温度存储在缓冲器中。
在实例9中，根据实例1到8所述的标的物，其包含，其中NAND控制器进一步从NAND组件读取数据并且读取温度的表示。
在实例10中，根据实例9所述的标的物，其包含，其中，响应于接收到读取命令NAND控制器读取数据，并且其中温度的表示用于校正用于数据的读取电压以减少读取错误。
在实例11中，根据实例10所述的标的物，其包含，其中温度的表示被提供到调用读取命令的主机，并且其中主机使用温度的表示来校正读取电压。
在实例12中，根据实例9到11所述的标的物，其包含，其中响应于NAND装置的通电状况NAND控制器读取数据，并且其中温度的表示高速缓冲存储在易失性存储器中以用于未来读取操作。
在实例13中，根据实例1到12所述的标的物，其包含，其中NAND控制器进一步基于存储在管理部分中的温度的表示修改NAND组件上的维护操作。
在实例14中，根据实例13所述的标的物，其包含，其中维护操作是NAND组件的刷新，并且其中，为了修改维护操作，NAND控制器调节阈值以基于温度的表示来执行刷新。
在实例15中，根据实例13到14所述的标的物，其包含，其中维护操作是NAND组件的引退，并且其中，为了修改维护操作，NAND控制器调节阈值以基于温度的表示来执行引退。
实例16是一种用于NAND温度数据管理的方法，所述方法包括：在NAND装置的控制器处接收命令以将数据写入到NAND装置中的NAND组件；响应于接收到命令获得对应于NAND组件的温度；执行命令以将数据写入到NAND组件并且写入温度的表示，数据被写入到用户部分并且温度的表示被写入到仅可由控制器存取且与用户部分分离的管理部分。
在实例17中，根据实例16所述的标的物，其包含，其中管理部分在NAND组件上。
在实例18中，根据实例17所述的标的物，其包含，其中NAND组件是页。
在实例19中，根据实例18所述的标的物，其包含，其中管理部分是页的辅助字节。
在实例20中，根据实例16到19所述的标的物，其包含，其中温度的表示是与所获得的温度相比在较低分辨率下的温度的量化。
在实例21中，根据实例20所述的标的物，其包含，其中量化选自温度范围的集合，并且其中温度的表示是温度范围的集合的成员的识别符。
在实例22中，根据实例16到21所述的标的物，其包含，其中获得温度包含响应于接收到命令获得来自温度计的温度。
在实例23中，根据实例16到22所述的标的物，其包含，其中获得温度包含获得来自缓冲器的温度，温度计周期性地测量温度并且将温度存储在缓冲器中。
在实例24中，根据实例16到23所述的标的物，其包含，从NAND组件读取数据并且读取温度的表示。
在实例25中，根据实例24所述的标的物，其包含，其中读取数据是响应于在控制器处接收到读取命令，并且其中温度的表示用于校正用于数据的读取电压以减少读取错误。
在实例26中，根据实例25所述的标的物，其包含，其中温度的表示被提供到调用读取命令的主机，并且其中主机使用温度的表示来校正读取电压。
在实例27中，根据实例24到26所述的标的物，其包含，其中读取数据是响应于NAND装置的通电状况，并且其中温度的表示高速缓冲存储在易失性存储器中以用于未来读取操作。
在实例28中，根据实例16到27所述的标的物，其包含，基于存储在管理部分中的温度的表示修改NAND组件上的维护操作。
在实例29中，根据实例28所述的标的物，其包含，其中维护操作是NAND组件的刷新，并且其中修改维护操作包含调节阈值以基于温度的表示来执行刷新。
在实例30中，根据实例28到29所述的标的物，其包含，其中维护操作是NAND组件的引退，并且其中修改维护操作包含调节阈值以基于温度的表示来执行引退。
实例31是至少一个机器可读媒体，其包含指令，所述指令在由处理电路系统执行时，使得所述处理电路系统执行实例16到30的任一方法。
实例32是一种系统，其包括用于执行实例16到30的任一方法的装置。
实例33是至少一个机器可读媒体，其包含指令，所述指令在由处理电路系统执行时使得所述处理电路系统执行包括以下各项的操作：在NAND装置的控制器处接收命令以将数据写入到NAND装置中的NAND组件；响应于接收到命令获得对应于NAND组件的温度；执行命令以将数据写入到NAND组件并且写入温度的表示，数据被写入到用户部分并且温度的表示被写入到仅可由控制器存取且与用户部分分离的管理部分。
在实例34中，根据实例33所述的标的物，其包含，其中管理部分在NAND组件上。
在实例35中，根据实例34所述的标的物，其包含，其中NAND组件是页。
在实例36中，根据实例35所述的标的物，其包含，其中管理部分是页的辅助字节。
在实例37中，根据实例33到36所述的标的物，其包含，其中温度的表示是与所获得的温度相比在较低分辨率下的温度的量化。
在实例38中，根据实例37所述的标的物，其包含，其中量化选自温度范围的集合，并且其中温度的表示是温度范围的集合的成员的识别符。
在实例39中，根据实例33到38所述的标的物，其包含，其中获得温度包含响应于接收到命令获得来自温度计的温度。
在实例40中，根据实例33到39所述的标的物，其包含，其中获得温度包含获得来自缓冲器的温度，温度计周期性地测量温度并且将温度存储在缓冲器中。
在实例41中，根据实例33到40所述的标的物，其包含，其中所述操作包括从NAND组件读取数据并且读取温度的表示。
在实例42中，根据实例41所述的标的物，其包含，其中读取数据是响应于在控制器处接收到读取命令，并且其中温度的表示用于校正用于数据的读取电压以减少读取错误。
在实例43中，根据实例42所述的标的物，其包含，其中温度的表示被提供到调用读取命令的主机，并且其中主机使用温度的表示来校正读取电压。
在实例44中，根据实例41到43所述的标的物，其包含，其中读取数据是响应于NAND装置的通电状况，并且其中温度的表示高速缓冲存储在易失性存储器中以用于未来读取操作。
在实例45中，根据实例33到44所述的标的物，其包含，其中所述操作包括基于存储在管理部分中的温度的表示修改NAND组件上的维护操作。
在实例46中，根据实例45所述的标的物，其包含，其中维护操作是NAND组件的刷新，并且其中修改维护操作包含调节阈值以基于温度的表示来执行刷新。
在实例47中，根据实例45到46所述的标的物，其包含，其中维护操作是NAND组件的引退，并且其中修改维护操作包含调节阈值以基于温度的表示来执行引退。
实例48是一种用于NAND温度数据管理的系统，所述系统包括：用于在NAND装置的控制器处接收命令以将数据写入到NAND装置中的NAND组件的装置；用于响应于接收到命令获得对应于NAND组件的温度的装置；用于执行命令以将数据写入到NAND组件并且写入温度的表示的装置，数据被写入到用户部分并且温度的表示被写入到仅可由控制器存取且与用户部分分离的管理部分。
在实例49中，根据实例48所述的标的物，其包含，其中管理部分在NAND组件上。
在实例50中，根据实例49所述的标的物，其包含，其中NAND组件是页。
在实例51中，根据实例50所述的标的物，其包含，其中管理部分是页的辅助字节。
在实例52中，根据实例48到51所述的标的物，其包含，其中温度的表示是与所获得的温度相比在较低分辨率下的温度的量化。
在实例53中，根据实例52所述的标的物，其包含，其中量化选自温度范围的集合，并且其中温度的表示是温度范围的集合的成员的识别符。
在实例54中，根据实例48到53所述的标的物，其包含，其中所述用于获得温度的装置包含用于响应于接收到命令获得来自温度计的温度的装置。
在实例55中，根据实例48到54所述的标的物，其包含，其中所述用于获得温度的装置包含用于获得来自缓冲器的温度的装置，温度计周期性地测量温度并且将温度存储在缓冲器中。
在实例56中，根据实例48到55所述的标的物，其包含，用于从NAND组件读取数据的装置以及用于读取温度的表示的装置。
在实例57中，根据实例56所述的标的物，其包含，其中所述用于读取数据的装置响应于在控制器处接收到读取命令，并且其中温度的表示用于校正用于数据的读取电压以减少读取错误。
在实例58中，根据实例57所述的标的物，其包含，其中温度的表示被提供到调用读取命令的主机，并且其中主机使用温度的表示来校正读取电压。
在实例59中，根据实例56到58所述的标的物，其包含，其中读取数据是响应于NAND装置的通电状况，并且其中温度的表示高速缓冲存储在易失性存储器中以用于未来读取操作。
在实例60中，根据实例48到59所述的标的物，其包含，用于基于存储在管理部分中的温度的表示修改NAND组件上的维护操的装置。
在实例61中，根据实例60所述的标的物，其包含，其中维护操作是NAND组件的刷新，并且其中所述用于修改维护操作的装置包含用于调节阈值以基于温度的表示来执行刷新的装置。
在实例62中，根据实例60到61所述的标的物，其包含，其中维护操作是NAND组件的引退，并且其中所述用于修改维护操作的装置包含用于调节阈值以基于温度的表示来执行引退的装置。
实例63是至少一个机器可读媒体，其包含指令，所述指令在由处理电路系统执行时，使得所述处理电路系统执行操作以实施实例1到62中的任一个。
实例64是一种设备，其包括用于实施实例1到62中的任一个的装置。
实例65是一种用于实施实例1到62中的任一个的系统。
实例66是一种用于实施实例1到62中的任一个的方法。
以上详细描述包含对附图的参考，所述附图形成详细描述的部分。所述图式借助于说明示出了其中可实践本发明的特定实施例。这些实施例在本文中也被称为“实例”。此类实例可包含除了所示或所描述的那些元件之外的元件。然而，本发明人还设想其中仅提供所示或所描述的那些元件的实例。此外，本发明人还设想使用相对于特定实例(或其一或多个方面)或相对于本文中所示或描述的其它实例(或其一或多个方面)而示出或描述的那些元件的任何组合或排列的实例(或其一或多个方面)。
在此文档中，如专利文档中常见，使用术语“一”以包含一个或多于一个，这独立于“至少一个”或“一或多个”的任何其它例子或使用。在此文档中，除非另外指示，否则术语“或”用于指非排他性的或使得“A或B”可包含“A但不包括B”，“B但不包括A”以及“A和B”。在所附权利要求书中，术语“包含”和“其中(in which)”被用作相应的术语“包括”和“其中(wherein)”的通俗等效术语。并且，在所附权利要求书中，术语“包含”和“包括”是开放式的，也就是说，包含除了权利要求项中列在此类术语后的那些要素之外的要素的系统、装置、物件或过程仍被认为处于所述权利要求项的范围内。此外，在所附权利要求书中，术语“第一”、“第二”和“第三”等仅用作标记，且并不意图对其对象施加数值要求。
在各种实例中，本文中所描述的组件、控制器、处理器、单元、引擎或表可尤其包含存储在物理装置上的物理电路系统或固件。如本文中所使用，“处理器”意味着任何类型的计算电路，例如但不限于，微处理器、微控制器、图形处理器、数字信号处理器(DSP)，或任何其它类型的处理器或处理电路，包含处理器或多核心装置的群组。
如在本文档中所使用的术语“水平”被定义为平行于衬底的常规平面或表面的平面，例如下伏于晶片或裸片的常规平面或表面，而无论在任一时间点所述衬底的实际定向如何。术语“竖直”是指垂直于如上文定义的水平的方向。例如“上”、“上方”和“下面”的介词是相对于常规平面或表面在衬底的顶部或暴露表面上而定义，而无论衬底的定向如何；且同时“上”意图表明一个结构相对于其位于其“上”的另一结构的直接接触(在不存在相反指示的表达的情况下)；术语“上方”和“下面”明确地意图识别结构(或层、特征等)的相对放置，其明确地包含但不限于所识别的结构之间的直接接触，除非具体来说如此识别。类似地，术语“上方”和“下面”并不限于水平定向，因为如果一结构在某个时间点是所论述的构造的最外部分，那么即使此类结构相对于参考结构竖直地延伸而不是在水平定向上延伸，此结构也可在参考结构“上方”。
本文中使用术语“晶片”和“衬底”来大体上指代集成电路形成于其上的任何结构，并且还指代在集成电路制造的各个阶段期间的此类结构。因此，以下详细描述不应以限制性意义来理解，并且各种实施例的范围仅由所附权利要求书连同所述权利要求书授权的等效物的完整范围定义。
根据本发明且在本文中描述的各种实施例包含利用存储器单元的竖直结构(例如，存储器单元的NAND串)的存储器。如本文中所使用，将采用相对其上形成有存储单元的衬底的表面的方向性形容词(即，竖直结构将视为远离衬底表面延伸，竖直结构的底端将视为最接近衬底表面的端部，且竖直结构的顶端将视为最远离衬底表面的端部)。
如本文中所使用，方向性形容词，例如水平、竖直、正交、平行、垂直等，可指相对定向，并且除非另外指出，否则并不意图需要严格遵守特定几何性质。举例来说，如本文中所使用，竖直结构无需严格地垂直于衬底的表面，而是可替代地大体上垂直于衬底的表面，并且可与衬底的表面形成锐角(例如，在60度与120度之间等)。
在本文中所描述的一些实施例中，可将不同的掺杂配置应用于源极侧选择栅极(SGS)、控制栅极(CG)和漏极侧选择栅极(SGD)，其中的每一者在此实例中可由多晶硅形成或至少包含多晶硅，结果使得这些层次(例如，多晶硅等)可在暴露于蚀刻溶液时具有不同的蚀刻速率。举例来说，在3D半导体装置中形成单体柱的过程中，SGS和CG可形成凹陷，而SGD可保持较少凹陷或甚至不凹陷。这些掺杂配置可因此通过使用蚀刻溶液(例如，四甲基铵氢氧化物(TMCH))来实现选择性蚀刻到3D半导体装置中的不同层次(例如，SGS、CG和SGD)中。
如本文中所使用，操作存储器单元包含从存储器单元读取、写入到存储器单元或擦除存储器单元。使存储器单元置于预期状态中的操作在本文中被称作“编程”，且可以包含写入到存储器单元或从存储器单元擦除两者(例如，存储器单元可经编程为擦除状态)。
根据本发明的一或多个实施例，位于存储器装置内部或外部的存储器控制器(例如，处理器、控制器、固件等)能够确定(例如，选择、设置、调节、计算、改变、清除、传送、调适、导出、限定、利用、修改、施加等)一定量的损耗循环或损耗状态(例如，记录损耗循环、当其发生时对存储器装置的操作计数、追踪其起始的存储器装置的操作、评估对应于损耗状态的存储器装置特性等)。
根据本发明的一或多个实施例，存储器存取装置可经配置以通过每个存储器操作将损耗循环信息提供到存储器装置。存储器装置控制电路系统(例如，控制逻辑)可经编程以补偿对应于损耗循环信息的存储器装置性能改变。存储器装置可接收损耗循环信息并且响应于损耗循环信息而确定一或多个操作参数(例如，值、特性)。
将理解，当一元件被称作“在另一元件上”、“连接到另一元件”或“与另一元件耦合”时，其可直接在另一元件上、与另一元件直接连接或耦合或可存在介入元件。相比之下，当一元件被称作“直接在另一元件上”、“直接连接到另一元件”或“与另一元件直接耦合”时，不存在介入元件或层。如果两个元件在图式中示出为被线连接，那么除非另外指示，否则所述两个元件可耦合或直接耦合。
本文中所描述的方法实例可至少部分地由机器或计算机实施。一些实例可包含编码有指令的计算机可读媒体或机器可读媒体，所述指令可操作以配置电子装置来执行如在以上实例中所描述的方法。此类方法的实施方案可包含代码，例如微码、汇编语言代码、高级语言代码或类似者。此些代码可包含用于执行各种方法的计算机可读指令。代码可形成计算机程序产品的部分。此外，代码可例如在执行期间或在其它时间有形地存储在一或多个易失性或非易失性有形计算机可读媒体上。这些有形计算机可读媒体的实例可包含但不限于：硬盘、可移动磁盘、可移动光盘(例如，压缩光盘和数字视频光盘)、盒式磁带、存储器卡或棒、随机存取存储器(RAM)、只读存储器(ROM)、固态驱动器(SSD)、通用快闪存储(UFS)装置、嵌入式MMC(eMMC)装置及类似者。
以上描述意图是说明性的而非限制性的。举例来说，上文所描述的实例(或其一或多个方面)可以彼此组合使用。例如所属领域的一般技术人员在查阅以上描述后可使用其它实施例。应理解，所述实施例将不会用于解释或限制权利要求书的范围或含义。并且，在以上具体实施方式中，可将各种特征分组在一起以简化本发明。不应将这一情况解释为意图未要求保护的公开特征对任何权利要求来说是必需的。实际上，本发明标的物可以在于比特定所公开的实施例的所有特征要少。因此，特此将所附权利要求书并入到具体实施方式中，其中每一权利要求作为一单独实施例而独立存在，且预期此类实施例可以各种组合或排列彼此组合。应参考所附权利要求书以及此类权利要求书所授予的等效物的完整范围来确定本发明的范围。

Claims (30)

1.一种用于NAND温度数据管理的NAND装置，所述NAND装置包括：
NAND组件；以及
NAND控制器，其用以执行以下操作：
接收将数据写入到所述NAND组件的命令；
响应于接收到所述命令获得对应于所述NAND组件的温度；以及
执行所述命令以将数据写入到所述NAND组件并且以写入所述温度的表示，所述数据被写入到用户部分并且所述温度的所述表示被写入到仅可由所述NAND控制器存取且与所述用户部分分离的管理部分，其中所述温度的所述表示是与所获得的所述温度相比在较低分辨率下的所述温度的量化。
2.根据权利要求1所述的NAND装置，其中所述管理部分在所述NAND组件上。
3.根据权利要求2所述的NAND装置，其中所述NAND组件是页。
4.根据权利要求3所述的NAND装置，其中所述管理部分是所述页的辅助字节。
5.根据权利要求1所述的NAND装置，其中，为了获得所述温度，响应于接收到所述命令所述NAND控制器获得来自温度计的所述温度。
6.根据权利要求1所述的NAND装置，其中所述NAND控制器进一步从所述NAND组件读取所述数据并且读取所述温度的所述表示。
7.根据权利要求6所述的NAND装置，其中，响应于接收到读取命令所述NAND控制器读取所述数据，并且其中所述温度的所述表示用于校正用于所述数据的读取电压以减少读取错误。
8.根据权利要求7所述的NAND装置，其中所述温度的所述表示被提供到调用所述读取命令的主机，并且其中所述主机使用所述温度的所述表示来校正所述读取电压。
9.根据权利要求6所述的NAND装置，其中所述NAND控制器响应于所述NAND装置的通电状况读取所述数据，并且其中所述温度的所述表示高速缓冲存储在易失性存储器中以用于未来读取操作。
10.根据权利要求1所述的NAND装置，其中所述量化选自温度范围的集合，且其中所述温度的所述表示是温度范围的所述集合的成员的识别符。
11.一种用于NAND温度数据管理的方法，所述方法包括：
在NAND装置的控制器处接收将数据写入到所述NAND装置中的NAND组件的命令；
响应于接收到所述命令获得对应于所述NAND组件的温度；以及
执行所述命令以将数据写入到所述NAND组件并且以写入所述温度的表示，所述数据被写入到用户部分并且所述温度的所述表示被写入到仅可由所述控制器存取且与所述用户部分分离的管理部分，其中所述温度的所述表示是与所获得的所述温度相比在较低分辨率下的所述温度的量化。
12.根据权利要求11所述的方法，其中所述管理部分在所述NAND组件上。
13.根据权利要求12所述的方法，其中所述NAND组件是页。
14.根据权利要求13所述的方法，其中所述管理部分是所述页的辅助字节。
15.根据权利要求11所述的方法，其中获得所述温度包含响应于接收到所述命令获得来自温度计的所述温度。
16.根据权利要求11所述的方法，其包括从所述NAND组件读取所述数据并且读取所述温度的所述表示。
17.根据权利要求16所述的方法，其中读取所述数据响应于在所述控制器处接收到读取命令，并且其中所述温度的所述表示用于校正用于所述数据的读取电压以减少读取错误。
18.根据权利要求17所述的方法，其中所述温度的所述表示被提供到调用所述读取命令的主机，并且其中所述主机使用所述温度的所述表示来校正所述读取电压。
19.根据权利要求16所述的方法，其中读取所述数据响应于所述NAND装置的通电状况，并且其中所述温度的所述表示高速缓冲存储在易失性存储器中以用于未来读取操作。
20.根据权利要求11所述的方法，其中所述量化选自温度范围的集合，且其中所述温度的所述表示是温度范围的所述集合的成员的识别符。
21.一种包含指令的机器可读媒体，所述指令在由处理电路系统执行时，使得所述处理电路系统执行包括以下各项的操作：
在NAND装置的控制器处接收将数据写入到所述NAND装置中的NAND组件的命令；
响应于接收到所述命令获得对应于所述NAND组件的温度；以及
执行所述命令以将数据写入到所述NAND组件并且以写入所述温度的表示，所述数据被写入到用户部分并且所述温度的所述表示被写入到仅可由所述控制器存取且与所述用户部分分离的管理部分，其中所述温度的所述表示是与所获得的所述温度相比在较低分辨率下的所述温度的量化。
22.根据权利要求21所述的一种包含指令的机器可读媒体，其中所述管理部分在所述NAND组件上。
23.根据权利要求22所述的一种包含指令的机器可读媒体，其中所述NAND组件是页。
24.根据权利要求23所述的一种包含指令的机器可读媒体，其中所述管理部分是所述页的辅助字节。
25.根据权利要求21所述的一种包含指令的机器可读媒体，其中获得所述温度包含响应于接收到所述命令获得来自温度计的所述温度。
26.根据权利要求21所述的一种包含指令的机器可读媒体，其中所述操作包括从所述NAND组件读取数据并且读取所述温度的所述表示。
27.根据权利要求26所述的一种包含指令的机器可读媒体，其中读取所述数据响应于在所述控制器处接收到读取命令，并且其中所述温度的所述表示用于校正用于所述数据的读取电压以减少读取错误。
28.根据权利要求27所述的一种包含指令的机器可读媒体，其中所述温度的所述表示被提供到调用所述读取命令的主机，并且其中所述主机使用所述温度的所述表示来校正所述读取电压。
29.根据权利要求26所述的一种包含指令的机器可读媒体，其中读取所述数据响应于所述NAND装置的通电状况，并且其中所述温度的所述表示高速缓冲存储在易失性存储器中以用于未来读取操作。
30.根据权利要求21所述的一种包含指令的机器可读媒体，其中所述量化选自温度范围的集合，且其中所述温度的所述表示是温度范围的所述集合的成员的识别符。
CN201880064074.8A 2017-08-30 2018-08-29 Nand温度数据管理 Active CN111183483B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/690,920 US10354732B2 (en) 2017-08-30 2017-08-30 NAND temperature data management
US15/690,920 2017-08-30
PCT/US2018/048452 WO2019046370A1 (en) 2017-08-30 2018-08-29 MANAGEMENT OF NAND TEMPERATURE DATA

Publications (2)

Publication Number Publication Date
CN111183483A CN111183483A (zh) 2020-05-19
CN111183483B true CN111183483B (zh) 2023-09-29

Family

ID=65437633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880064074.8A Active CN111183483B (zh) 2017-08-30 2018-08-29 Nand温度数据管理

Country Status (5)

Country Link
US (4) US10354732B2 (zh)
EP (1) EP3676843B1 (zh)
KR (2) KR20200040873A (zh)
CN (1) CN111183483B (zh)
WO (1) WO2019046370A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10553301B2 (en) * 2017-06-03 2020-02-04 Sandisk Technologies Llc Dynamic read table block filter
US10354732B2 (en) 2017-08-30 2019-07-16 Micron Technology, Inc. NAND temperature data management
CN111951867B (zh) * 2019-05-14 2022-11-01 兆易创新科技集团股份有限公司 一种控制读操作的方法和装置
US20210056391A1 (en) * 2019-08-20 2021-02-25 Mind Machine Learning, Inc. Systems and Methods for Simulating Sense Data and Creating Perceptions
US11062756B2 (en) 2019-10-14 2021-07-13 Western Digital Technologies, Inc. Extending operating temperature of storage device
KR20220067282A (ko) 2020-11-17 2022-05-24 삼성전자주식회사 스토리지 장치, 스토리지 장치를 포함하는 서버 장치 및 스토리지 장치의 구동 방법
US20220229580A1 (en) * 2021-01-20 2022-07-21 Micron Technology, Inc. Temperature tracking for a memory system
US11520661B1 (en) 2021-07-12 2022-12-06 Apple Inc. Scheduling of data refresh in a memory based on decoding latencies
US12067290B2 (en) * 2021-08-31 2024-08-20 Micron Technology, Inc. On-die cross-temperature management for a memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543154A (zh) * 2010-11-18 2012-07-04 美光科技公司 包含影响存储器的操作条件的参数的存储器指令
CN104679446A (zh) * 2013-08-16 2015-06-03 Lsi公司 用于使用经分割快闪转变层的方法及设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7366819B2 (en) * 2004-02-11 2008-04-29 Infineon Technologies Ag Fast unaligned cache access system and method
US7639542B2 (en) * 2006-05-15 2009-12-29 Apple Inc. Maintenance operations for multi-level data storage cells
US8248856B2 (en) 2010-10-20 2012-08-21 Seagate Technology Llc Predictive read channel configuration
US8472274B2 (en) * 2011-03-02 2013-06-25 Apple Inc. Using temperature sensors with a memory device
JP5624510B2 (ja) * 2011-04-08 2014-11-12 株式会社東芝 記憶装置、記憶システム及び認証方法
KR20120125791A (ko) 2011-05-09 2012-11-19 삼성전자주식회사 플래시 메모리 장치 및 이를 포함하는 메모리 시스템
JP5740296B2 (ja) 2011-12-16 2015-06-24 株式会社東芝 半導体記憶装置、半導体記憶装置の制御方法、制御プログラム
KR102211126B1 (ko) 2014-04-17 2021-02-02 삼성전자주식회사 동작 성능을 조절하는 메모리 시스템 및 메모리 시스템의 동작방법
KR20150121562A (ko) 2014-04-21 2015-10-29 삼성전자주식회사 비휘발성 메모리 시스템 및 비휘발성 메모리 시스템의 동작방법
KR102248276B1 (ko) * 2014-05-26 2021-05-07 삼성전자주식회사 스토리지 장치의 동작 방법
US10078546B2 (en) * 2014-10-24 2018-09-18 Micron Technology, Inc. Temperature related error management
KR20160073868A (ko) 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US9996281B2 (en) * 2016-03-04 2018-06-12 Western Digital Technologies, Inc. Temperature variation compensation
US10446242B2 (en) * 2016-05-27 2019-10-15 Western Digital Technologies, Inc. Temperature variation compensation
KR102512448B1 (ko) 2016-03-28 2023-03-22 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
US10115458B2 (en) * 2016-03-30 2018-10-30 Toshiba Memory Corporation Perform read or write on a non-volatile memory having a pending read or write based on temperature thereof
US10354732B2 (en) 2017-08-30 2019-07-16 Micron Technology, Inc. NAND temperature data management

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543154A (zh) * 2010-11-18 2012-07-04 美光科技公司 包含影响存储器的操作条件的参数的存储器指令
CN104679446A (zh) * 2013-08-16 2015-06-03 Lsi公司 用于使用经分割快闪转变层的方法及设备

Also Published As

Publication number Publication date
US10679704B2 (en) 2020-06-09
US20200258578A1 (en) 2020-08-13
US11610632B2 (en) 2023-03-21
US11037630B2 (en) 2021-06-15
US10354732B2 (en) 2019-07-16
WO2019046370A1 (en) 2019-03-07
EP3676843A4 (en) 2021-06-23
EP3676843B1 (en) 2024-10-02
US20190066792A1 (en) 2019-02-28
KR20200040873A (ko) 2020-04-20
US20190333585A1 (en) 2019-10-31
US20210287748A1 (en) 2021-09-16
CN111183483A (zh) 2020-05-19
EP3676843A1 (en) 2020-07-08
KR20220066189A (ko) 2022-05-23

Similar Documents

Publication Publication Date Title
CN111758091B (zh) 单电平单元高速缓存管理
CN111164565B (zh) 受管理的nvm自适应高速缓冲存储器管理
CN111183483B (zh) Nand温度数据管理
US10529434B2 (en) Detecting power loss in NAND memory devices
CN112400206B (zh) 温度敏感性nand编程
CN112424865B (zh) Nand温度感知操作
US11688473B2 (en) SLC page read
US10891072B2 (en) NAND flash thermal alerting
CN112214422B (zh) 静态slc高速缓存的动态大小
CN112041931B (zh) 跟踪逻辑块地址的数据温度
US11682462B2 (en) Charge loss compensation
CN111201571B (zh) 在高热条件下提高nand性能

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant