CN111383683B - 通过堆叠多个可靠性规范进行扫描优化 - Google Patents

通过堆叠多个可靠性规范进行扫描优化 Download PDF

Info

Publication number
CN111383683B
CN111383683B CN201911330738.3A CN201911330738A CN111383683B CN 111383683 B CN111383683 B CN 111383683B CN 201911330738 A CN201911330738 A CN 201911330738A CN 111383683 B CN111383683 B CN 111383683B
Authority
CN
China
Prior art keywords
memory device
block
memory
refresh
reliability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911330738.3A
Other languages
English (en)
Other versions
CN111383683A (zh
Inventor
A·瓦什
H·R·桑吉迪
K·K·姆奇尔拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111383683A publication Critical patent/CN111383683A/zh
Application granted granted Critical
Publication of CN111383683B publication Critical patent/CN111383683B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/004—Error avoidance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/008—Reliability or availability analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3476—Data logging
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Read Only Memory (AREA)

Abstract

多种应用可包含通过扫描存储器装置来优化结果的系统和/或方法，其中所述存储器装置具有堆叠的多个可靠性规范。可记录关于存储器装置的多个块中的块的信息，其中所述信息与可靠性规范组合相关联。可基于超出所述可靠性规范组合的阈值条件而触发所述块的刷新。公开了额外的设备、系统和方法。

Description

通过堆叠多个可靠性规范进行扫描优化
技术领域
本申请涉及通过堆叠多个可靠性规范进行扫描优化。
背景技术
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器需要功率以维持其数据，且易失性存储器的实例包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等等。非易失性存储器可在未被供电时保持所存储数据，且非易失性存储器的实例包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM)和三维(3D)XPointTM存储器等等。
快闪存储器用作用于广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低功耗的单晶体管浮动栅极或电荷阱存储器单元的一或多个群组。两个常见类型的快闪存储器阵列架构包含NAND和NOR架构，以每一者的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的存储器单元通常布置成矩阵。在实例中，阵列的一行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的一列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列中的串中的存储器单元在源极线与位线之间以源极到漏极方式串联耦合在一起。
NOR和NAND架构半导体存储器阵列都是通过解码器来存取，所述解码器通过选择耦合到特定存储器单元的栅极的字线来激活特定存储器单元。在NOR架构半导体存储器阵列中，一旦被激活，选定存储器单元便使其数据值置于位线上，从而取决于特定单元经编程的状态而造成不同电流流动。在NAND架构半导体存储器阵列中，将高偏置电压施加于漏极侧选择栅极(SGD)线。以指定传递电压(例如，Vpass)驱动耦合到每一群组的未选定存储器单元的栅极的字线以使每一群组的未选定存储器单元作为传递晶体管操作(例如，以不受其所存储的数据值限制的方式传递电流)。电流随后从源极线通过每一串联耦合的群组流动到位线，仅受每一群组中的选定存储器单元限制，从而使选定存储器单元的当前经编码数据值置于位线上。
NOR或NAND架构半导体存储器阵列中的每一快闪存储器单元可个别地或共同地编程到一个或数个经编程状态。举例来说，单电平单元(SLC)可表示两个经编程状态(例如，1或0)中的一个，表示一个数据位。然而，快闪存储器单元也可表示多于两个经编程状态中的一个，从而允许制造较高密度的存储器而不增加存储器单元的数目，因为每一单元可表示多于一个二进制数字(例如，多于一个位)。此类单元可称为多状态存储器单元、多数字单元或多电平单元(MLC)。在某些实例中，MLC可以指每单元可存储两个数据位(例如，四个经编程状态中的一个)的存储器单元，三电平单元(TLC)可以指每单元可存储三个数据位(例如，八个经编程状态中的一个)的存储器单元，且四电平单元(QLC)可每单元存储四个数据位。除非由表达语言或上下文另外明确地指示，否则本文中在其广泛上下文中使用MLC，以可指代每单元可存储多于一个数据位(即，可表示多于两个经编程状态)的任何存储器单元。
传统的存储器阵列是布置于半导体衬底的表面上的二维(2D)结构。为了针对给定面积增加存储器容量且减小成本，已减小单独存储器单元的大小。然而，存在单独存储器单元的大小减少的技术限制，且因此存在2D存储器阵列的存储器密度的技术限制。作为响应，正开发三维(3D)存储器结构，例如3D NAND架构半导体存储器装置，以进一步增加存储器密度且降低存储器成本。
此类3D NAND装置经常包含存储单元串，其串联(例如，以漏极到源极方式)耦合于接近源极的一或多个源极侧选择栅极(SGS)与接近位线的一或多个漏极侧选择栅极(SGD)之间。在实例中，SGS或SGD可包含一或多个场效应晶体管(FET)或金属氧化物半导体(MOS)结构装置等。在一些实例中，串将竖直延伸穿过含有相应字线的多个竖直间隔开的层次。半导体结构(例如，多晶硅结构)可邻近于存储单元串而延伸以形成用于所述串的存储单元的沟道。在竖直串的实例中，多晶硅结构可呈竖直延伸支柱的形式。在一些实例中，串可以“折叠”，并因此相对于U形支柱而布置。在其它实例中，多个竖直结构可堆叠于彼此之上以形成存储单元串的堆叠阵列。
存储器阵列或装置可组合在一起以形成存储器系统的存储体积，例如固态驱动器(SSD)、通用快闪存储(UFSTM)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMCTM)等。SSD尤其可用作计算机的主存储装置，其关于例如性能、大小、重量、强度、操作温度范围和功率消耗具有优于具有移动部件的传统硬盘驱动器的优点。举例来说，SSD可具有减少的寻道时间、等待时间或与磁盘驱动器相关联的其它时延(例如，机电等)。SSD使用例如快闪存储器单元等非易失性存储器单元来避免内部电池电源要求，因此允许驱动器更加多功能且紧凑。
SSD可包含数个存储器装置，包含数个裸片或逻辑单元(例如，逻辑单元数字或LUN)，且可包含执行操作存储器装置或与外部系统介接所需的逻辑功能的一或多个处理器或其它控制器。此类SSD可包含一或多个快闪存储器裸片，其上包含数个存储器阵列和外围电路系统。快闪存储器阵列可包含组织成数个物理页的数个存储器单元块。在许多实例中，SSD也将包含DRAM或SRAM(或其它形式的存储器裸片或其它存储器结构)。SSD可与存储器操作结合从主机接收命令，所述存储器操作例如在存储器装置与主机之间传送数据(例如，用户数据和相关联完整性数据，例如错误数据和地址数据等)的读取或写入操作，或从存储器装置擦除数据的擦除操作。
在基于NAND快闪的存储系统中，被布置为SLC或MLC的存储器单元通常含有电荷存储晶体管，其中存储在所述电荷存储晶体管中的电荷设置电荷存储晶体管的阈值电压Vt。NAND的内部逻辑固定不同阈值电压与每一状态的相关性。然而，由于数个因素中的任一个，NAND Vt恒定地经受移位。此类因素包含读取干扰、保持、交叉温度等。失效位的计数可包含读取电压的值与NAND Vt之间的不匹配的函数。
为了监测存储器装置的错误状态，可周期性地进行存储器装置的扫描。扫描涉及数据的读取和与数据读取相关联的参数的分析。举例来说，扫描可发出到NAND存储器装置以校准NAND读取电压，测量NAND原始误码率(RBER)，确定用于最佳RBER的最佳读取电压，且确定数据中的错误。传统扫描不覆盖对多个可靠性裕度损失条件的堆叠。一般来说，可靠性裕度可定义为确定待写入的NAND单元的阈值电压以使得在NAND使用寿命内不会损坏写入数据的条件。为了实现针对客户使用的可靠性要求，写入NAND单元以使得当在客户使用环境(即，温度烘烤、多个读取或写入操作等)中暴露于任何种类的应力时，写入数据保持完整且不受损。然而，在写入数据确实受损的条件中，所述条件被视为可靠性裕度损失条件。
举例来说，传统扫描不覆盖用于NAND存储器装置的数据保持规范与交叉温度规范的组合。存储器装置的数据保持规范为通过存储器装置参考在存储器装置中编程的存储器位在长时间段内保持其数据状态的能力所满足的参数。举例来说，NAND存储器装置的数据保持基本上是NAND存储器装置可参考特定温度保持在NAND存储器装置中编程的数据的时间量，这提供能够保持数据且能够正确地读取数据的预期时间。交叉温度是指编程数据的温度与读取数据的温度之间的可操作温度范围。高交叉温度可能产生数据错误。交叉温度增量可定义为编程数据的温度与读取数据的温度之间的温度差。
发明内容
本申请的一个实施例提供一种系统，其包括：固件，其具有所存储指令，所述指令可由处理装置执行以执行以下操作：记录关于存储器装置的多个块中的块的信息，所述信息与用于所述存储器装置的可靠性规范组合相关联，所述组合包含不同于用于所述存储器装置的数据保持规范的可靠性规范；及基于超出所述可靠性规范组合的阈值条件而触发所述块的刷新。
本申请的另一实施例提供一种系统，其包括：处理装置；存储器装置，其具有组织成多个块的存储器单元阵列；所述处理装置耦合到所述存储器装置以对所述存储器装置执行操作以：记录关于所述多个块中的块的信息，所述信息与用于所述存储器装置的可靠性规范组合相关联，所述组合包含不同于用于所述存储器装置的数据保持规范的可靠性规范；及基于超出所述可靠性规范组合的阈值条件而触发所述块的刷新。
本申请的又一实施例提供一种方法，其包括：记录关于存储器装置的多个块中的块的信息，其中所述存储器装置具有组织成所述多个块的存储器单元阵列，所述信息与用于所述存储器装置的可靠性规范组合相关联，所述组合包含不同于用于所述存储器装置的数据保持规范的可靠性规范；及基于超出所述可靠性规范组合的阈值条件而触发所述块的刷新。
本申请的又一实施例提供一种系统，其包括：处理装置；存储器装置，其包含存储器单元阵列，所述存储器装置组织成多个块；及固件，其具有所存储指令，所述指令可由所述处理装置执行以执行操作，所述操作包含以下操作：记录所述多个块中扫描失败但由于交叉温度增量超出交叉温度增量阈值而未触发刷新的每一块的信息；及在所述交叉温度增量超出交叉温度增量阈值且通电时间超出阈值通电时间或在最后一次刷新之后的扫描次数超出在最后一次刷新之后的阈值扫描次数的情况下，触发所述扫描失败的每一块的刷新。
附图说明
不一定按比例绘制的图式通过实例而非作为限制大体上说明本文件中论述的各种实施例。
图1说明根据各种实施例的包含存储器装置的环境的实例。
图2和3说明根据各种实施例的三维NAND架构半导体存储器阵列的实例的示意图。
图4说明根据各种实施例的存储器模块的实例框图。
图5是根据各种实施例的说明可对其实施实施例的机器的实例的框图。
图6为根据各种实施例的包含与存储器系统一起操作的主机的实例系统的框图，所述存储器系统具有具堆叠的多个可靠性规范的多个存储器装置。
图7是展示根据各种实施例的扫描优化的实例情况情境的说明，在所述扫描优化中，在用以触发存储器装置的块的刷新的阈值条件中实施扫描次数参数的使用。
图8是根据各种实施例的关于堆叠用于存储器装置的多个可靠性规范优化来自存储器装置的扫描的动作的实例方法的特征的框图。
具体实施方式
以下详细描述参考借助于说明而非限制来展示其中可实践本发明的各种实施例的附图。这些实施例通过足够的细节描述以使得所属领域的技术人员能够实践这些和其它实施例。可利用其它实施例，且可对这些实施例作出结构性、逻辑、机械和电性变化。各种实施例不一定相互排斥，因为一些实施例可与一或多个其它实施例组合以形成新的实施例。因此，不应按限制性意义来看待以下详细描述。
可关于使用模型解释与传统扫描相关联的问题。在第一使用模型中，如果存储器装置的块的样本页扫描失败且页的写入温度与扫描温度之间的交叉温度增量在交叉温度增量的某一阈值内，那么触发刷新。此刷新是基于数据保持规范，其中页在交叉温度增量规范的限度内。刷新可基于可允许误码率满足数据保持规范的限度，所述数据保持规范可以是用于数据保持的可靠性规范的部分。块的刷新可包含将块的数据写入到另一块和擦除正在刷新的块。在第二使用模型中，如果存储器装置的块的样本页扫描失败且所述页的写入温度与扫描温度之间的交叉温度增量超出交叉温度增量的特定阈值，那么不触发刷新。失败的扫描可能是由于数据保持、高交叉温度增量或数据保持和高交叉温度增量两者的组合。由于未确定失败的扫描的基础，因此不触发刷新。
在不触发刷新的第二使用模型的传统扫描中，如果存在任何高交叉温度静态块，即未改写的块，那么这些块将经受更多烘烤且可能最终产生不可恢复的错误。烘烤是指在一温度下对数据进行编程而不在某一时间间隔内对数据进行操作。另一方面，如果刷新高交叉温度块，那么可能出现目标高交叉温度条件中的过度刷新。此过度刷新可能导致写入放大较高和性能降级。写入放大是与快闪存储器和固态驱动器相关联的条件，在所述条件中，以物理方式写入到存储媒体的信息的实际量是打算写入的逻辑量的倍数。
在各种实施例中，可实施对扫描的响应以达到第二使用模型的可靠性暴露之间的平衡，且同时使性能基准的过度(overkill)最小化。此方法可提供对扫描结果的响应的优化。可评定对相应块已经经历的各种可靠性条件的使用和暴露。一旦已识别到有关可靠性条件的堆叠，基于所定义的阈值条件，存储每一块所需的信息且触发刷新可对系统中观察到的可靠性问题的堆叠提供较好覆盖。用于存储器装置的可靠性规范定义存储器装置的操作参数，所述操作参数可与总数据错误、扫描错误、随时间和/或温度的位速率错误或其它数据错误准则相关联。可靠性规范可包含用于存储器装置的操作范围的规范，其中在所述规定范围之外的操作可能产生数据错误。举例来说，规范可包含针对高于指定温度的操作可预期数据错误的指定温度范围。
堆叠可靠性规范的实例可包含数据保持规范与交叉温度增量规范的组合。对于此堆叠组合，可针对扫描失败但未触发刷新的每一块记录信息，所述未触发是由于检查到写入与读取温度之间的差从而导致交叉温度增量超出阈值交叉温度增量。阈值交叉温度增量是预定义的，其中此差可称为写入与读取温度增量之间的预定义差。阈值交叉温度增量可视为量值(绝对值)值，其可加载到系统存储装置中且在评估存储器装置(例如，NAND存储器装置)中的块时使用。阈值交叉温度增量可根据存储器装置的交叉温度增量规范中的改变而改变。
待记录的信息可包含通电时间。存储器的块的通电时间是在开放块之后的时间量。阈值通电时间可存储在存储装置中以提供用于例如交叉温度增量规范等可靠性规范的评估参数。阈值通电时间是给定可靠性规范的预定义通电时间，其可根据可靠性规范的应用而改变。替代地，如果块不具有通电时间记录能力，那么可记录扫描次数N。扫描次数是自最后一次刷新块并且交叉温度增量超出阈值交叉温度增量以后进行的扫描的次数。可实施计数器布置以用于扫描次数参数的使用。另外，可记录通电时间和扫描次数两者。另外，可记录写入块的页的温度和扫描时页的温度。根据这些所记录的温度，可确定并记录对应的交叉温度增量。替代地，可记录写入块的页的温度和扫描时的交叉温度增量，其中在扫描时确定的温度可用以产生交叉温度增量但不记录在存储装置中。可使用存储器装置中的温度传感器和/或与处理装置相关联的温度传感器来确定适当温度，所述处理装置控制对与处理装置相关联的存储器装置的写入和读取。可实施多个温度传感器以确定适当温度。
考虑关于对数据可靠性的处理扫描优化的所记录通电时间信息的以下使用。如果，或当给定块具有擦除计数(EC)和具有相同EC的相同块扫描失败并且交叉温度增量超出阈值交叉温度增量且当前确定的通电时间超出阈值通电时间时，可触发给定块的刷新。
考虑关于对数据可靠性的处理扫描优化的所记录扫描次数的以下使用。如果，或当给定块具有擦除计数(EC)和具有相同EC的相同块扫描失败并且交叉温度增量超出扫描次数的阈值交叉温度增量时，可触发给定块的刷新。扫描次数N是可例如使用可在刷新之后复位的计数器布置来监测的变量。扫描次数的阈值参数是可固定用于分析但可在控制扫描和评估过程的固件中更新的参数。当系统不具有通电时间记录能力时，可使用扫描次数阈值条件。在各种实施例中，可使用两个阈值条件。系统的固件可设置阈值条件中的一个以代替存储在系统的存储装置中的另一阈值条件。举例来说，可选择通电时间阈值条件作为强制刷新准则的主要阈值条件。此类方法可为受多个可靠性裕度损失的堆叠影响的NAND块提供数据损失覆盖。
例如移动电子装置(例如，智能电话、平板计算机等)、用于汽车应用的电子装置(例如，汽车传感器、控制单元、驾驶员辅助系统、乘客安全或舒适系统等)和因特网连接的电器或装置(例如，物联网(IoT)装置等)等电子装置尤其取决于电子装置的类型、使用环境、性能期望等而具有变化的存储需要。
电子装置可分解为若干主要组件：处理器(例如，中央处理单元(CPU)或其它主处理器)；存储器(例如，一或多个易失性或非易失性随机存取存储器(RAM)存储器装置，例如动态RAM(DRAM)、移动或低功率双数据速率同步DRAM(DDR SDRAM)等)；及存储装置(例如，非易失性存储器(NVM)装置，例如快闪存储器、只读存储器(ROM)、SSD、MMC或其它存储卡结构或组合件等)。在某些实例中，电子装置可包含用户接口(例如，显示器、触摸屏、键盘、一或多个按钮等)、图形处理单元(GPU)、功率管理电路、基带处理器或一或多个收发器电路等。
图1说明包含经配置以在通信接口上通信的主机装置105和存储器装置110的环境100的实例。主机装置105或存储器装置110可包含在多种产品150中，例如物联网(IoT)装置(例如，冰箱或其它电器、传感器、电动机或致动器、移动通信装置、汽车、无人驾驶飞机等)，以支持产品150的处理、通信或控制。
存储器装置110包含存储器处理装置115和存储器阵列120，包含例如数个个别存储器裸片(例如，三维(3D)NAND裸片的堆叠)。在3D架构半导体存储器技术中，堆叠竖直结构，从而增加层次、物理页且因此增加存储器装置(例如，存储装置)的密度。在实例中，存储器装置110可以是主机装置105的离散存储器或存储装置组件。在其它实例中，存储器装置110可以是集成电路(例如，系统芯片(SOC)等)的部分，其与主机装置105的一或多个其它组件堆叠或以其它方式包含在一起。
可使用一或多个通信接口以在存储器装置110与主机装置105的一或多个其它组件之间传送数据，例如串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、通用快闪存储(UFS)接口、eMMCTM接口、或一或多个其它连接器或接口。主机装置105可包含主机系统、电子装置、处理器、存储卡读卡器或在存储器装置110外部的一或多个其它电子装置。在一些实例中，主机装置105可以是具有参考图5的机器500论述的组件的某一部分或全部的机器。
存储器处理装置115可从主机装置105接收指令，且可与存储器阵列120通信，以便将数据传送到存储器阵列120的存储器单元、平面、子块、块或页中的一或多个(例如，写入或擦除)或从存储器阵列120的存储器单元、平面、子块、块或页中的一或多个传送数据(例如，读取)。存储器处理装置115尤其可包含电路系统或固件，包含一或多个组件或集成电路。举例来说，存储器处理装置115可包含一或多个存储器控制单元、电路或组件，其经配置以控制存储器阵列120上的存取且提供主机装置105与存储器装置110之间的转换层。存储器处理装置115可包含一或多个输入/输出(I/O)电路、线或接口以将数据传送到存储器阵列120或从存储器阵列120传送数据。存储器处理装置115可包含存储器管理器125和阵列控制器135。
存储器管理器125尤其可包含电路系统或固件，例如与各种存储器管理功能相关联的数个组件或集成电路。为了当前描述的目的，将在NAND存储器的上下文中描述实例存储器操作和管理功能。所属领域的技术人员将认识到，其它形式的非易失性存储器可具有类似的存储器操作或管理功能。此类NAND管理功能包含耗损均衡(例如，垃圾收集或回收)、错误检测或校正、块停用(retirement)或者一或多个其它存储器管理功能。存储器管理器125可将主机命令(例如，从主机接收到的命令)剖析或格式化为装置命令(例如，与存储器阵列的操作相关联的命令等)，或产生用于阵列控制器135或存储器装置110的一或多个其它组件的装置命令(例如，以实现各种存储器管理功能)。
存储器管理器125可包含管理表130的集合，管理表130经配置以维持与存储器装置110的一或多个组件相关联的各种信息(例如，与存储器阵列或耦合到存储器处理装置115的一或多个存储器单元相关联的各种信息)。举例来说，管理表130可包含关于耦合到存储器处理装置115的存储器单元的一或多个块的块年龄(block age)、块擦除计数、错误历史或一或多个错误计数(例如，写入操作错误计数、读取位错误计数、读取操作错误计数、擦除错误计数等)的信息。在某些实例中，如果针对错误计数中的一或多个检测到的错误的数目高于阈值，那么位错误可称为不可校正的位错误。管理表130尤其可维持可校正或不可校正的位错误的计数。
阵列控制器135尤其可包含经配置以控制存储器操作的电路系统或组件，所述存储器操作与将数据写入到耦合到存储器处理装置115的存储器装置110的一或多个存储器单元，从所述一或多个存储器单元读取数据或对一或多个存储器单元进行擦除相关联。存储器操作可基于例如从主机装置105接收的或由存储器管理器125内部产生的主机命令(例如，与耗损均衡、错误检测或校正等相关联)。
阵列控制器135可包含错误校正码(ECC)组件140，其尤其可包含ECC引擎或其它电路系统，所述ECC引擎或其它电路系统经配置以检测或校正与将数据写入到耦合到存储器处理装置115的存储器装置110的一或多个存储器单元或从所述一或多个存储器单元读取数据相关联的错误。存储器处理装置115可经配置以有效地检测且从与各种操作或数据存储相关联的错误出现(例如，位错误、操作错误等)恢复，同时维持在主机装置105与存储器装置110之间传送的数据的完整性，或维持所存储数据的完整性(例如，使用冗余RAID存储等)；且可移除(例如，停用)失效的存储器资源(例如，存储器单元、存储器阵列、页、块等)以防止未来错误。
存储器阵列120可包含布置于例如数个装置、平面、子块、块或页中的若干存储器单元。作为一个实例，48GB TLC NAND存储器装置可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1536页、每平面548个块，和每装置4个或更多个平面。作为另一实例，32GBMLC存储器装置(每单元存储两个数据位(即，4个可编程状态))可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1024页、每平面548个块和每装置4个平面，但与对应TLC存储器装置相比所需的写入时间为一半且编程/擦除(P/E)循环为两倍。其它实例可包含其它数目或布置。在一些实例中，存储器装置或其部分可选择性地在SLC模式中或在所需MLC模式(例如TLC、QLC等)中操作。
在操作中，数据通常以页写入到NAND存储器装置110或从NAND存储器装置110读取，且以块擦除。然而，可按需要对存储器单元的更大或更小群组执行一或多个存储器操作(例如，读取、写入、擦除等)。NAND存储器装置110的数据传送大小通常称为页，而主机的数据传送大小通常称为扇区。
虽然数据页可包含数个字节的用户数据(例如，包含数个数据扇区的数据有效负载)及其对应的元数据，但页的大小经常仅指代用以存储用户数据的字节的数目。作为实例，具有4KB的页大小的数据页可包含4KB的用户数据(例如，假定扇区大小为512B的8个扇区)以及对应于用户数据的数个字节(例如，32B、54B、224B等)的元数据，如完整性数据(例如，错误检测或校正码数据)、地址数据(例如，逻辑地址数据等)或与用户数据相关联的其它元数据。
不同类型的存储器单元或存储器阵列120可提供不同页大小，或可能需要与其相关联的不同量的元数据。举例来说，不同存储器装置类型可具有不同误码率，这可能引起需要不同量的元数据来确保数据页的完整性(例如，相比于具有较低误码率的存储器装置，具有较高误码率的存储器装置可能需要更多字节的错误校正码数据)。作为实例，多电平单元(MLC)NAND快闪装置可具有比对应单电平单元(SLC)NAND快闪装置高的误码率。因而，MLC装置可能需要比对应SLC装置更多的元数据字节用于错误数据。
图2说明包含数个存储器单元串(例如，第一A0存储器串205A0到第三A0存储器串207A0、第一An存储器串205An到第三An存储器串207An、第一B0存储器串205B0到第三B0存储器串207B0、第一Bn存储器串205Bn到第三Bn存储器串207Bn等)的3D NAND架构半导体存储器阵列200的实例示意图，所述存储器单元串组织成块(例如，块A201A、块B 201B等)和子块(例如，子块A0 201A0、子块An 201An、子块B0 201B0、子块Bn 201Bn等)。存储器阵列200表示在存储器装置的块、装置或其它单元中通常将找到的较大数目的相似结构的一部分。
每一存储器单元串包含数个层次的电荷存储晶体管(例如，浮动栅极晶体管、电荷捕获结构等)，所述电荷存储晶体管在Z方向上以源极到漏极方式堆叠于源极线(SRC)235或源极侧选择栅极(SGS)(例如，第一A0 SGS 231A0到第三A0 SGS 233A0、第一An SGS 231An到第三An SGS 233An、第一B0 SGS 231B0到第三B0 SGS 233B0、第一Bn SGS231Bn到第三Bn SGS233Bn等)与漏极侧选择栅极(SGD)(例如，第一A0 SGD 226A0到第三A0 SGD 228A0、第一AnSGD 226An到第三An SGD 228An、第一B0 SGD 226B0到第三B0 SGD 228B0、第一Bn SGD 226Bn到第三Bn SGD 228Bn等)之间。3D存储器阵列中的每一存储器单元串可沿着X方向布置为数据线(例如，位线(BL)BL0 220到BL2 222)，且沿着Y方向布置为物理页。
在物理页内，每一层次表示一行存储器单元，且每一存储器单元串表示列。子块可包含一或多个物理页。块可包含数个子块(或物理页)(例如，128、256、384等)。虽然本文中说明为具有两个块，每一块具有两个子块，每一子块具有单个物理页，每一物理页具有三个存储器单元串，且每一串具有8层存储器单元，但在其它实例中，存储器阵列200可包含更多或更少的块、子块、物理页、存储器单元串、存储器单元或层次。举例来说，每一存储器单元串按需要可包含更多或更少层次(例如，16、32、64、128等)，以及电荷存储晶体管(例如，选择栅极、数据线等)上方或下方的半导体材料的一或多个额外层次。作为实例，48GB TLCNAND存储器装置可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1536页、每平面548个块，和每装置4个或更多个平面。
存储器阵列200中的每一存储器单元包含耦合到(例如，以电或另外以操作方式连接到)存取线(例如，字线(WL)WL00 210A到WL70 217A、WL01 210B到WL71 217B等)的控制栅极(CG)，所述存取线按需要跨越特定层次或层次的一部分共同地耦合控制栅极(CG)。可以使用相应存取线来存取或控制3D存储器阵列中的特定层次且因此串中的特定存储器单元。可以使用各种选择线存取多组选择栅极。举例来说，可使用A0 SGD线SGDA0 225A0存取第一A0 SGD 226A0到第三A0 SGD 228A0，可使用An SGD线SGDAn225An存取第一An SGD 226An到第三An SGD 228An，可使用B0 SGD线SGDB0 225B0存取第一B0 SGD 226B0到第三B0 SGD 228B0，且可使用Bn SGD线SGDBn 225Bn存取第一Bn SGD 226Bn到第三Bn SGD 228Bn。可使用栅极选择线SGS0 230A存取第一A0 SGS231A0到第三A0 SGS 233A0和第一An SGS 231An到第三An SGS233An，且可使用栅极选择线SGS1 230B存取第一B0 SGS 231B0到第三B0 SGS 233B0和第一BnSGS 231Bn到第三Bn SGS 233Bn。
在实例中，存储器阵列200可包含数个层级的半导体材料(例如，多晶硅等)，其经配置以耦合阵列的相应层次的每一存储器单元的控制栅极(CG)或选择栅极(或CG或选择栅极的一部分)。可使用位线(BL)和选择栅极等的组合来存取、选择或控制阵列中的特定存储器单元串，且可使用一或多个存取线(例如，字线)来存取、选择或控制特定串中的一或多个层次处的特定存储器单元。
图3说明NAND架构半导体存储器阵列300的一部分的实例示意图，阵列300包含布置于串(例如，第一串305到第三串307)和层次(例如，说明为相应字线(WL)WL0 310到WL7317、漏极侧选择栅极(SGD)线325、源极侧选择栅极(SGS)线330等)的二维阵列中的多个存储器单元302以及感测放大器或装置360。举例来说，存储器阵列300可说明例如图2中所说明的3D NAND架构半导体存储器装置的存储器单元的一个物理页的一部分的实例示意图。
每一存储器单元串使用相应源极侧选择栅极(SGS)(例如，第一SGS 331到第三SGS333)耦合到源极线(SRC)335，且使用相应漏极侧选择栅极(SGD)(例如，第一SGD 326到第三SGD 328)耦合到相应数据线(例如，第一位线(BL)BL0 320到第三位线BL2 322)。尽管在图3的实例中说明为具有8个层次(例如，使用字线(WL)WL0 310到WL7 317)和三个数据线(BL0 326到BL2 328)，但其它实例按需要可包含具有更多或更少层次或数据线的存储器单元串。
在例如实例存储器阵列300等NAND架构半导体存储器阵列中，可通过感测与含有选定存储器单元的特定数据线相关联的电流或电压变化而存取选定存储器单元302的状态。可使用一或多个驱动器(例如，由控制电路、一或多个处理器、数字逻辑等)存取存储器阵列300。在实例中，取决于将对特定存储器单元或存储器单元组执行的所需操作的类型，一或多个驱动器可通过将特定电位驱动到一或多个数据线(例如，位线BL0到BL2)、存取线(例如，字线WL0到WL7)或选择栅极来激活特定存储器单元或存储器单元组。
为了将数据编程或写入到存储器单元，可将编程电压(Vpgm)(例如，一或多个编程脉冲等)施加到选定字线(例如，WL4)，且因此施加到耦合到选定字线的每一存储器单元的控制栅极(例如，耦合到WL4的存储器单元的第一控制栅极(CG)341到第三控制栅极343)。编程脉冲可以例如在15V处或附近开始，并且在某些实例中，可以在每一编程脉冲施加期间增加幅度。在将编程电压施加到选定字线的同时，可将例如地电位(例如，Vss)等电位施加到作为编程目标的存储器单元的数据线(例如，位线)和衬底(且因此源极与漏极之间的沟道)，从而导致从沟道到目标存储器单元的浮动栅极的电荷转移(例如，直接注入或佛勒-诺德海姆(Fowler-Nordheim，FN)隧穿等)。
相比之下，可将传递电压(Vpass)施加到具有并不作为编程目标的存储器单元的一或多个字线，或可将禁止电压(例如，Vcc)施加到具有并不作为编程目标的存储器单元的数据线(例如，位线)，以例如禁止电荷从沟道转移到此类非目标存储器单元的浮动栅极。传递电压可例如取决于施加的传递电压与作为编程目标的字线的接近度而变化。禁止电压可包含电源电压(Vcc)，例如，相对于地电位(例如，Vss)来自外部源或电源(例如，电池、AC-DC转换器等)的电压。
作为实例，如果将编程电压(例如，15V或更高)施加到特定字线，例如WL4，那么可将10V的传递电压施加到一或多个其它字线，例如WL3、WL5等，以禁止非目标存储器单元的编程，或保持并不作为编程目标的此类存储器单元上存储的值。随着施加的编程电压与非目标存储器单元之间的距离增加，制止对非目标存储器单元进行编程所需的传递电压可减小。举例来说，在将15V的编程电压施加到WL4的情况下，可将10V的传递电压施加到WL3和WL5，可将8V的传递电压施加到WL2和WL6，可将7V的传递电压施加到WL1和WL7等。在其它实例中，传递电压或字线的数目等可更高或更低，或者更大或更小。
耦合到数据线(例如，第一位线、第二位线或第三位线(BL0到BL2)320到322)中的一或多个的感测装置360可通过感测特定数据线上的电压或电流来检测相应数据线中的每一存储器单元的状态。
在一或多个编程脉冲(例如，Vpgm)的施加之间，可执行验证操作以确定选定存储器单元是否已达到其预期经编程状态。如果选定存储器单元已达到其预期经编程状态，那么可以禁止其进一步编程。如果选定存储器单元尚未达到其预期经编程状态，那么可以施加额外编程脉冲。如果选定存储器单元在特定数目的编程脉冲(例如，最大数目)之后尚未达到其预期经编程状态，那么可以将选定存储器单元或与此类选定存储器单元相关联的串、块或页标记为有缺陷的。
为了擦除存储器单元或存储器单元群组(例如，擦除通常以块或子块执行)，可(例如，使用一或多个位线、选择栅极等)将擦除电压(Vers)(例如，通常Vpgm)施加到作为擦除目标的存储器单元的衬底(且因此源极与漏极之间的沟道)，同时目标存储器单元的字线保持在例如地电位(例如，Vss)的电位，从而导致从目标存储器单元的浮动栅极到沟道的电荷转移(例如，直接注入或佛勒-诺德海姆(FN)隧穿等)。
图4说明存储器装置400的实例框图，存储器装置400包含具有多个存储器单元404的存储器阵列402和一或多个电路或组件以提供与存储器阵列402的通信或在所述存储器阵列上执行一或多个存储器操作。存储器装置400可包含行解码器412、列解码器414、感测放大器420、页缓冲器422、选择器424、输入/输出(I/O)电路426和存储器控制单元430。
存储器阵列402的存储器单元404可布置于块中，如第一块402A和第二块402B。每一块可包含子块。举例来说，第一块402A可包含第一子块402A0和第二子块402An，且第二块402B可包含第一子块402B0和第二子块402Bn。每一子块可包含数个物理页，每一页包含数个存储器单元404。虽然本文中说明为具有两个块，每一块具有两个子块，且每一子块具有数个存储器单元404，但在其它实例中，存储器阵列402可包含更多或更少的块、子块、存储器单元等。在其它实例中，存储器单元404可按数个行、列、页、子块、块等布置，且使用例如存取线406、第一数据线410或一或多个选择栅极、源极线等存取。
存储器控制单元430可根据在控制线432上接收的一或多个信号或指令控制存储器装置400的存储器操作，所述一或多个信号或指令包含例如指示所需操作(例如，写入、读取、擦除等)的一或多个时钟信号或控制信号，或在一或多个地址线416上接收的地址信号(A0到AX)。在存储器装置400外部的一或多个装置可控制控制线432上的控制信号或地址线416上的地址信号的值。在存储器装置400外部的装置的实例可包含但不限于主机、存储器控制器、处理器或图4中未说明的一或多个电路或组件。
存储器装置400可使用存取线406和第一数据线410将数据传送(例如，写入或擦除)到存储器单元404中的一或多个或从存储器单元404中的一或多个传送(例如，读取)数据。行解码器412和列解码器414可从地址线416接收地址信号(A0到AX)并对其进行解码，可确定将存取哪个存储器单元404，且可为存取线406(例如，多个字线(WL0到WLm)中的一或多个)或第一数据线410(例如，多个位线(BL0到BLn)中的一或多个)中的一或多个提供信号，如上文所描述。
存储器装置400可包含例如感测放大器420等感测电路系统，其经配置以使用第一数据线410确定(例如，读取)存储器单元404上的数据的值，或确定待写入到存储器单元404的数据的值。举例来说，在存储器单元404的选定串中，感测放大器420中的一或多个可响应于读取电流在存储器阵列402中穿过选定串流动到数据线410而读取选定存储器单元404中的逻辑电平。
在存储器装置400外部的一或多个装置可使用I/O线(DQ0到DQN)408、地址线416(A0到AX)或控制线432与存储器装置400通信。输入/输出(I/O)电路426可根据例如控制线432和地址线416，使用I/O线408将数据的值传送进出存储器装置400，例如进出页缓冲器422或存储器阵列402。页缓冲器422可存储从存储器装置400外部的一或多个装置接收的数据，然后将所述数据编程到存储器阵列402的相关部分中，或者可存储从存储器阵列402读取的数据，然后将所述数据传输到在存储器装置400外部的一或多个装置。
列解码器414可将地址信号(A0到AX)接收且解码为一或多个列选择信号(CSEL1到CSELn)。选择器424(例如，选择电路)可接收列选择信号(CSEL1到CSELn)且选择页缓冲器422中表示待从存储器单元404读取或待编程到存储器单元404中的数据值的数据。可使用第二数据线418在页缓冲器422与I/O电路426之间传送选定数据。
存储器控制单元430可从外部源或电源(例如，内部或外部电池、AC-DC转换器等)接收正和负电源信号，例如电源电压(Vcc)434和负电源(Vss)436(例如，地电位)。在某些实例中，存储器控制单元430可包含调节器428以在内部提供正或负电源信号。
图5说明可对其执行本文中所论述的技术(例如，方法)中的任何一或多个的实例机器500的框图。在替代实施例中，机器500可以充当独立装置或可以连接(例如，联网)到其它机器。在联网部署中，机器500可在服务器-客户端网络环境中作为服务器机器、客户端机器或这两者操作。在实例中，机器500可以充当对等(P2P)(或其它分布式)网络环境中的对等机器。机器500可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络器具、IoT装置、汽车系统，或能够(依序或以其它方式)执行指定将由所述机器采取的动作的指令的任何机器。此外，虽然仅说明单个机器，但术语“机器”也将被视为包含个别地或共同地执行指令集(或多个集合)以执行本文中所论述的方法中的任何一或多个(例如，云计算、软件即服务(SaaS)、其它计算机集群配置)的任何机器集合。
如本文中所描述，实例可包含逻辑、组件、装置、封装或机构，或者可以通过逻辑、组件、装置、封装或机构操作。电路系统是在包含硬件(例如，简单电路、栅极、逻辑等)的有形实体中实施的电路的总集(例如，集合)。电路系统成员可以随时间推移和基础硬件变化而为灵活的。电路系统包含当操作时可单独或组合地执行特定任务的部件。在实例中，可以不可改变地设计电路系统的硬件以实行特定操作(例如，硬连线)。在实例中，电路系统的硬件可包含可变连接的物理组件(例如，执行单元、晶体管、简单电路等)，所述物理组件包含以物理方式修改(例如，不变集中式粒子的磁性、电气可移动放置等)以对特定操作的指令进行编码的计算机可读媒体。在连接物理组件时，硬件构成的基础电性质例如从绝缘体改变成导体或从导体改变成绝缘体。指令使得参与的硬件(例如，执行单元或加载机构)能够经由可变连接产生硬件中的电路系统部件以当在操作中时实行特定任务的部分。因此，当装置操作时，计算机可读媒体以通信方式耦合到电路系统的其它组件。在实例中，物理组件中的任一个可以用于多于一个电路系统中的多于一个部件中。举例来说，在操作下，执行单元可在一个时间点用于第一电路系统的第一电路，并且由第一电路系统中的第二电路再使用，或在不同时间由第二电路系统中的第三电路再使用。
机器(例如，计算机系统)500(例如，主机装置105、存储器装置110等)可包含硬件处理器502(例如，中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合，例如存储器处理装置115等)、主存储器504和静态存储器506，其中的一些或全部可经由互联链路(例如，总线)508彼此通信。机器500可进一步包含显示装置510、字母数字输入装置512(例如，键盘)和用户界面(UI)导航装置514(例如，鼠标)。在实例中，显示装置510、输入装置512和UI导航装置514可以是触摸屏显示器。机器500可另外包含存储装置(例如，驱动单元)521、信号产生装置518(例如，扬声器)、网络接口装置520和一或多个传感器516，例如全球定位系统(GPS)传感器、指南针、加速度计或其它传感器。机器500可包含输出控制器528，例如串行(例如，通用串行总线(USB)、并行或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接，以连通或控制一或多个外围装置(例如，打印机、读卡器等)。
存储装置521可包含机器可读媒体522，其上存储体现本文中所描述的技术或功能中的任何一或多个或由本文中所描述的技术或功能中的任何一或多个利用的数据结构或指令524(例如，软件)的一或多个集合。指令524还可在其由机器500执行期间完全或至少部分地驻留于主存储器504内、静态存储器506内或硬件处理器502内。在实例中，硬件处理器502、主存储器504、静态存储器506或存储装置521中的一个或任何组合可构成机器可读媒体522。
虽然机器可读媒体522说明为单个媒体，但术语“机器可读媒体”可包含经配置以存储一或多个指令524的单个媒体或多个媒体(例如，集中或分布式数据库，或相关联高速缓冲存储器和服务器)。
术语“机器可读媒体”可包含能够存储、编码或携载用于由机器500执行且使机器500执行本公开的技术中的任何一或多个的指令，或能够存储、编码或携载由此类指令使用或与此类指令相关联的数据结构的任何媒体。非限制性机器可读媒体实例可包含固态存储器以及光学和磁性媒体。在实例中，集中式机器可读媒体包括具有多个粒子的机器可读媒体，所述粒子具有不变(例如，静止)质量。因此，集中式机器可读媒体是非暂时性传播信号。集中式机器可读媒体的具体实例可包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)或电可擦除可编程只读存储器(EEPROM))和快闪存储器装置；磁盘，例如内部硬盘和可移动盘；磁光盘；及CD-ROM和DVD-ROM盘。
存储在存储装置521上的指令524(例如，软件、程序、操作系统(OS)等)或其它数据可由存储器504存取以供处理器502使用。存储器504(例如，DRAM)通常是快速但易失性的，且因此与存储装置521(例如，SSD)相比属于不同存储类型，存储装置521适合于长期存储，包含在“关闭”条件中的长期存储。供用户或机器500使用的指令524或数据通常加载在存储器504中，以供处理器502使用。在存储器504已满时，可分配来自存储装置521的虚拟空间以补充存储器504；然而，因为存储装置521通常比存储器504慢且写入速度通常比读取速度慢至少两倍，所以虚拟存储器的使用由于存储装置时延(相比于存储器504，例如DRAM)可能极大地降低用户体验。此外，用于虚拟存储器的存储装置521的使用可能极大地减少存储装置521的可用使用寿命。
相比于虚拟存储器，虚拟存储器压缩(例如，
Figure BDA0002329487140000161
内核特征“ZRAM”)使用存储器的部分作为压缩块存储以避免寻呼到存储装置521。可在压缩块中进行寻呼，直到将此类数据写入到存储装置521的时间为止。虚拟存储器压缩增大存储器504的可用大小，同时减少对存储装置521的损耗。
针对移动电子装置或移动存储而优化的存储装置传统上包含MMC固态存储装置(例如，微安全数字(microSDTM)卡等)。MMC装置包含与主机装置的数个并行接口(例如，8位并行接口)，且通常是可从主机移除且与主机分离的组件。相比之下，eMMCTM装置附接到电路板且视为主机装置的组件，其读取速度比得上基于串行ATATM(串行高级技术(AT)附件，或SATA)的SSD装置。然而，对移动装置性能的需求继续增加，以便完全启用虚拟或增强现实装置，利用提高的网络速度等。响应于此需求，存储装置已从并行移位到串行通信接口。包含控制器和固件的通用快闪存储(UFS)装置使用具有专用读取/写入路径的低电压差分信令(LVDS)串行接口与主机装置通信，进一步推进了更高的读取/写入速度。
可以进一步利用数个传送协议中的任一个(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)经由网络接口装置520使用传输媒体在通信网络526上传输或接收指令524。实例通信网络可包含局域网(LAN)、广域网(WAN)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、简易老式电话(POTS)网络和无线数据网络(例如，称为
Figure BDA0002329487140000171
的电气电子工程师学会(IEEE)802.11系列标准、称为
Figure BDA0002329487140000172
的IEEE 802.16系列标准)、IEEE 802.15.4系列标准、对等(P2P)网络等等。在实例中，网络接口装置520可包含一或多个物理插口(例如，以太网、同轴或电话插口)或一或多个天线以连接到通信网络526。在实例中，网络接口装置520可包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一个无线地通信。术语“传输信号”应视为包含能够存储、编码或携载指令以由机器500执行的任何信号，且包含数字或模拟通信信号或用以促进此类软件的通信的其它信号。
图6是包含与存储器系统610一起操作的主机605的实例系统600的实施例的框图，存储器系统610具有具堆叠的多个可靠性规范的多个存储器装置。堆叠的多个可靠性规范可包含选自以下的两个或更多个规范：数据保持规范、交叉温度增量规范、程序擦除循环次数规范、读取循环次数规范和其它存储器规范。程序擦除循环规范提供在不影响数据信息/错误的情况下NAND单元可擦除和写入数据的次数，这确定了NAND单元的的耐久性。换句话说，程序擦除循环规范提供在无任何数据损失事件的情况下NAND单元可保留(withhold)的程序擦除循环的量。读取循环规范提供在不影响数据信息/错误的情况下NAND单元可读取数据的次数，这确定了读取循环耐久性。换句话说，读取循环规范提供在无任何数据损失事件的情况下NAND单元可保留的读取循环的量。
主机605可通过接口620耦合到存储器系统610。存储器系统610可包含处理装置615，处理装置615通过总线627耦合到存储器装置612-1、612-2、612-3、612-4、612-5和612-6。存储器装置612-1、612-2、612-3、612-4、612-5和612-6可以是NAND存储器装置。尽管图6中展示六个存储器装置，但存储器系统610可用多于或少于六个存储器装置来实施，也就是说，存储器系统610可包括一或多个存储器装置。存储器装置可以包含但不限于多个存储器裸片的数种格式实现。每一存储器装置可包含存储器单元阵列，例如图2到4中所展示，其中每一存储器装置可布置成多个块，其中每一块布置有数个页。处理装置615可包含一或多个处理器或构造为一或多个处理器。处理装置615可包含用以执行操作的工具，所述操作包含作为存储器系统610的存储器控制器的操作。
存储器系统610可包括固件625，固件625具有可由处理装置615执行以至少管理存储器装置612-1、612-2、612-3、612-4、612-5和612-6的代码。固件625可驻留在以操作方式耦合到处理装置615的存储器系统610的存储装置中。固件625可使用总线627或存储器系统610上的一些其它接口耦合到处理装置615。替代地，固件625可驻留在处理装置615中或可分布在具有固件组件的存储器系统610中，所述固件组件例如但不限于代码，包含处理装置615中的一或多个组件。固件625可包含具有指令的代码，所述指令可由处理装置615执行以对存储器装置612-1、612-2、612-3、612-4、612-5和612-6中的每一存储器装置进行操作。操作可提供避免进行刷新(确定扫描失败且没有关于失效来源的信息后，直到超出除扫描失败以外的阈值条件)的可靠性暴露之间的平衡，且同时使性能基准的刷新过度最小化。嵌入于固件中的此方法可提供对扫描结果的响应的优化。固件的指令可包含存储器装置612-1、612-2、612-3、612-4、612-5和612-6中的每一个的指令，其用以基于超出可靠性规范组合的阈值条件而执行存储器扫描且实施经扫描存储器的块的刷新的触发。可靠性规范组合可包含不同于如本文所教示的数据保持规范的可靠性规范，在所述可靠性规范中，存储装置614可用以记录可与可靠性规范相关联的信息。阈值条件可包含除与可靠性规范中的每一个相关联的准则之外的参数。此类参数可包含事件的时间和/或在操作的某一间隔期间已发生的事件的数目。
系统600和其组件可以数种不同布置构造。举例来说，系统600可布置有所述组件类型的变型，所述组件包括主机605、接口620、存储器系统610、存储器装置612-1、612-2、612-3、612-4、612-5和612-6、处理装置615和总线627。主机605可包括可具有不同类型的一或多个处理器。接口620可布置为但不限于外围组件互连高速(PCIe)接口。存储器系统610可以是但不限于SSD。存储器装置612-1、612-2、612-3、612-4、612-5和612-6可以是NAND存储器装置。处理装置615可包含或构造为与存储器装置612-1、612-2、612-3、612-4、612-5和612-6兼容的一或多种类型的处理器。总线627可以是用于作为NAND快闪存储器装置的存储器装置612-1、612-2、612-3、612-4、612-5和612-6的开放式NAND快闪接口(ONFI)总线。存储装置614可以是RAM或包含在RAM中。虽然存储装置614在图6中的存储器系统610中的处理装置615外部，但存储装置614可集成到处理装置615中。存储装置614可耦合到总线627以与存储器系统610的其它组件通信。替代地，存储装置614可与处理装置615耦合，其中处理装置615处置存储装置614与存储器系统610的其它组件之间的通信。存储装置614可耦合到总线627和处理装置615，其中总线627经构造以处置用于不同类型的存储器装置的不同通信协议。
在各种实施例中，固件625可具有可由处理装置615执行以对存储器装置612-1、612-2、612-3、612-4、612-5和612-6中的多个存储器装置进行操作的指令，其中每一存储器装置包含组织成具有一或多个页的一或多个块的存储器单元阵列。可执行固件625的指令以执行以下操作：记录关于多个块中的块的信息，所述信息与用于存储器装置的可靠性规范组合相关联，所述组合包含不同于用于存储器装置的数据保持规范的可靠性规范；及基于超出可靠性规范组合的阈值条件而触发块的刷新。所述操作可应用于多个块中的每一块。块的刷新的触发可包含对块的扫描失败的确定。扫描可实施为对正在扫描的块的页的扫描。用于存储器装置的规范可实施为用于存储器装置中的存储器装置的规范。
在固件625的指令中，除数据保持规范之外的用于存储器装置的可靠性规范可以是除数据保持规范之外的用于存储器装置的多个可靠性规范中的一个。用于存储器装置的多个可靠性规范可包含交叉温度增量规范、程序擦除循环次数规范和读取循环次数规范。举例来说，除数据保持规范之外，用于固件625的指令中的可靠度规范可以是交叉温度增量规范。所记录的信息可为关于块的扫描失败以及由于所确定交叉温度增量超出阈值交叉温度增量而不触发刷新的信息。与此信息相关联，所记录信息可包含在开放块之后的时间量、在最后一次刷新之后的扫描次数，或在开放块之后的时间量和在最后一次刷新之后的扫描次数两者。
在除数据保持规范之外的可靠性规范为交叉温度增量规范的情况下，当块扫描失败且所确定交叉温度增量小于阈值交叉温度增量时，可由数据保持规范控制用以产生刷新的触发。在此条件中，可通过确定块扫描失败而触发刷新。在除数据保持规范之外的可靠性规范为交叉温度增量规范的情况下，用以触发可靠性规范组合的刷新的阈值条件可包含当块扫描失败且所确定交叉温度增量超出阈值交叉温度增量时的阈值通电时间。块可具有等于最后一次扫描的擦除计数的擦除计数。替代地，用以触发可靠性规范组合的刷新的阈值条件可包含当块扫描失败且所确定交叉温度增量超出阈值交叉温度增量时，在最后一次刷新之后的阈值扫描次数。块可具有等于最后一次扫描的擦除计数的擦除计数。
系统600可包含温度传感器，其用以产生关于扫描存储器装置612-1、612-2、612-3、612-4、612-5和612-6的块的温度数据。可实施多个温度传感器以产生温度数据。温度传感器可包含在多个存储器装置中的每一存储器装置的内部。在存储器装置被布置为多个平面的情况下，不同的温度传感器可与每一平面相关联。在存储器装置被布置为多个平面且每一平面具有多个区段的各种实施例中，不同的温度传感器可与每一区段相关联。系统600的温度传感器可包含处理装置615的温度传感器。
图7是展示扫描优化的实例情况情境的说明，在所述扫描优化中，在用以触发存储器装置的块的刷新的阈值条件中实施扫描次数参数的使用。扫描次数N是在交叉温度增量自最后一次刷新块以后超出阈值交叉温度增量的情况下执行的扫描的次数。N可用作变量以确定当扫描失败且交叉温度增量大于交叉温度增量的阈值时，何时将触发刷新。关于用以触发刷新的交叉温度增量的阈值扫描次数可基于针对受测试的存储器装置所定义的保持准则而确定。在此实例呈现中，关于交叉温度增量自最后一次刷新块以后超出阈值交叉温度增量的阈值扫描次数被设置成二。关于N的交叉温度增量的阈值可设置成小于二或大于二，且可设置在用以控制存储器装置的固件的存储装置中。
图7展示在数个扫描时间的存储器块的扫描次数。可在设置时间扫描存储器装置的块。此实例中所展示的设置时间为T0、T1、T3、T4和T5。可关于块可根据用于存储器装置的规范而产生的可允许烘烤时间量来选择设置时间。设置扫描时间可在存储器装置的使用寿命期间继续。可设置扫描时间以按设置速率周期性地扫描存储器装置。在此实例中，T0是初始时间，其中自最后一次刷新此数据以后扫描存储器的块的数据的次数被设置成零，即，N＝0。另外，此块的擦除计数(EC)为某一数字x，其可用计数器监测为EC＝x。在T0处，针对扫描标记块，在此实例情境中，所述扫描产生块通过可校正的错误校正码(CECC)错误计数准则的条件771，且对应扫描的对应交叉温度增量的检查使得交叉温度增量小于存储器装置的阈值交叉温度增量。由于扫描通过可校正的错误校正码(CECC)错误计数准则，因此其并不使扫描失败。由于扫描并未失败，且对应交叉温度增量小于阈值交叉温度增量，因此不采取动作。不采取动作包含不刷新、不改变参数N的值和不改变参数EC的值。
在T1处，针对扫描标记块，其中在扫描开始时N＝0且EC＝x，这是由于自T0以后未发生关于扫描和刷新的活动。在此实例中，在T1处，用所得条件772扫描块，在所述条件中，所述块已经使CECC错误计数准则失效，且在此扫描时间，此块的所确定交叉温度增量大于阈值交叉温度增量。然而，在此实例中，关于触发刷新的交叉温度增量的阈值扫描次数设置为二。因此，在T1处开始扫描时N＝0的情况下，不执行刷新，且N被设置成N＝1。
在T2处，由于在短持续时间而非扫描之间的设置时间内加电而针对扫描标记块。在T2处开始扫描时，N＝1且EC＝x，这是由于自T0以后未发生关于扫描和刷新的活动。在此实例中，在T2处，用所得条件773扫描块，在所述条件中，所述块已经使CECC错误计数准则失效，且在此扫描时间，此块的所确定交叉温度增量大于阈值交叉温度增量。然而，在发生加电的情况下，不采取关于刷新的动作，且N保持在N＝1。
下一计划扫描时间是T3。然而，在此实例中，事件发生在T2与T3之间，其中从T2起，N＝1且EC＝x。条件774由通过主机命令或通过发生垃圾收集而刷新块的事件产生。此刷新增加擦除计数。随后，响应于此刷新，N在刷新之后立即更新为N＝0，这是由于自此刷新以后未进行扫描。此时，块的新条件为N＝0，EC＝x+1。
在T3处，针对扫描标记块，其中在扫描开始时N＝0且EC＝x+1，这是由于自T2与T3之间的上述刷新以后未发生关于扫描和刷新的活动。在此实例中，在T3处，用所得条件776扫描块，在所述条件中，所述块使CECC错误计数准则失效，且在此扫描时间，此块的所确定交叉温度增量大于阈值交叉温度增量。在关于触发刷新的交叉温度增量的阈值扫描次数被设置成二的情况下，且在T3处开始扫描时N＝0的情况下，不执行刷新，且N被设置成N＝1。EC的值保持在EC＝x+1。
在T4处，针对扫描标记块，其中在扫描开始时N＝1且EC＝x+1，这是由于自T3以后未发生关于扫描和刷新的活动。在此实例中，在T4处，用所得条件777扫描块，在所述条件中，所述块使CECC错误计数准则失效，且在此扫描时间，此块的所确定交叉温度增量大于阈值交叉温度增量。在关于触发刷新的交叉温度增量的阈值扫描次数被设置成二的情况下，且在T4处开始扫描时N＝1的情况下，不执行刷新，且在T4处的扫描之后N被设置成N＝2。EC的值保持在EC＝x+1。
在T5处，针对扫描标记块，其中在扫描开始时N＝2且EC＝x+1，这是由于自T4以后未发生关于扫描和刷新的活动。在此实例中，在T5，用所得条件778扫描块，在所述条件中，所述块使CECC错误计数准则失效，且在此扫描时间，此块的所确定交叉温度增量大于阈值交叉温度增量。在T5处的扫描之后，扫描次数超出关于触发刷新的交叉温度增量的阈值扫描次数，所述阈值扫描次数被设置成二。由于在扫描之后，所述块使CECC错误计数准则失效，在此扫描时间此块的所确定交叉温度增量大于阈值交叉温度增量，且自最后一次刷新以后的扫描次数超出相应阈值，因此强制刷新。在强制刷新之后，N的值被设置成N＝0，EC的值更新为x+2。
基本上，例如图7中所说明的程序避免了强制进行可能不需要的数个刷新。同时，所述程序保持所述块已经历烘烤的时间量的检查以及交叉温度增量的检查的组合。此组合允许确定是否进行刷新。
图8是关于堆叠用于存储器装置的多个可靠性规范优化来自存储器装置的扫描的动作的实例方法800的实施例的特征的框图。可使用执行存储于固件中的指令的处理装置来实施方法800。在810处，记录关于存储器装置的多个块中的块的信息，其中所述信息与用于存储器装置的可靠性规范组合相关联，所述组合包含不同于用于存储器装置的数据保持规范的可靠性规范。可靠性规范组合可具有用于触发刷新的阈值条件。存储器装置可具有组织成多个块的存储器单元阵列。在820处，基于超出可靠度规范的组合的阈值条件而触发块的刷新。
方法800的变型或类似于方法800的方法可包含数个不同实施例，所述不同实施例可取决于此类方法的应用和/或实施此类方法的系统的架构而组合。此类方法可包含：确定块的扫描失败；及在不同于数据保持规范的可靠性规范为交叉温度增量规范的情况下，记录与块的扫描失败以及由于所确定交叉温度增量超出阈值交叉温度增量而不触发刷新相关联的信息。所记录信息可包含在开放块之后的时间量、在最后一次刷新之后的扫描次数，或在开放块之后的时间量和在最后一次刷新之后的扫描次数两者。
方法800的变型或类似于方法800的方法可包含不同于数据保持规范的作为交叉温度增量规范的可靠性规范。用包含交叉温度增量规范的可靠性规范组合触发刷新的阈值条件可包含当块扫描失败且经确定交叉温度增量超出阈值交叉温度增量时的阈值通电时间。块可具有等于最后一次扫描的擦除计数的擦除计数。
方法800的变型或类似于方法800的方法可包含不同于数据保持规范的作为交叉温度增量规范的可靠性规范，其中用包含交叉温度增量规范的可靠性规范组合触发刷新f的阈值条件包含在最后一次刷新之后的阈值扫描次数。此阈值条件可包含块扫描失败以及所确定交叉温度增量超出阈值交叉温度增量。块可具有等于最后一次扫描的擦除计数的擦除计数。在最后一次刷新之后的阈值扫描次数可以是在所确定交叉温度增量超出阈值交叉温度增量的情况下在最后一次刷新之后的阈值扫描次数。
用于存储器装置的操作的固件可包括指令，例如微码，所述指令在由处理装置执行时可使得执行操作，所述操作包含以下操作：记录关于存储器装置的多个块中的块的信息，所述信息与用于存储器装置的可靠性规范组合相关联，所述组合包含不同于用于存储器装置的数据保持规范的可靠性规范；及基于超出可靠性规范组合的阈值条件而触发块的刷新。可针对存储器装置为NAND存储器装置而构造指令。处理装置可以是控制器，例如存储器控制器。
以上固件或类似固件的指令的变型可包含数个不同实施例，所述不同实施例可取决于此类固件的应用和/或实施此类固件的系统的架构而组合。固件的此类指令在由处理装置执行时可使得执行操作，所述操作可包含确定块的扫描失败，并且在可靠性规范组合中的可靠性规范为交叉温度增量规范的情况下，记录与块的扫描失败相关联以及由于所确定交叉温度增量超出阈值交叉温度增量而不触发刷新的信息。所记录信息可包含在开放块之后的时间量、在最后一次刷新之后的扫描次数，或在开放块之后的时间量和在最后一次刷新之后的扫描次数两者。
固件的指令在由控制器执行时可使得执行操作，其中操作可包含可靠性规范组合中用于存储器装置的可靠性规范为交叉温度增量规范，且用以触发可靠性规范组合的刷新的阈值条件可包含当块扫描失败且所确定交叉温度增量超出阈值交叉温度增量时的阈值通电时间。块可具有等于最后一次扫描的擦除计数的擦除计数。
固件的指令在由控制器执行时可使得执行操作，其中操作可包含可靠性规范组合中用于存储器装置的可靠性规范为交叉温度增量规范，且用以触发可靠性规范组合的刷新的阈值条件可包含当块扫描失败且所确定交叉温度增量超出阈值交叉温度增量时，在最后一次刷新之后的阈值扫描次数。块可具有等于最后一次扫描的擦除计数的擦除计数。在最后一次刷新之后的阈值扫描次数可以是在所确定交叉温度增量超出阈值交叉温度增量的情况下在最后一次刷新之后的阈值扫描次数。
在各种实施例中，一种系统可包括：处理装置；存储器装置，其包含存储器单元阵列，所述存储器装置组织成多个块；及固件，其具有所存储指令，所述指令可由所述处理装置执行以执行操作。所述操作可包含以下操作：记录关于所述多个块中的块的信息，所述信息与用于所述存储器装置的可靠性规范组合相关联，所述组合包含不同于用于所述存储器装置的数据保持规范的可靠性规范；及基于超出所述可靠性规范组合的阈值条件而触发所述块的刷新。块的刷新的触发可包含对块的扫描失败的确定。可靠性规范可以是交叉温度增量规范。操作可以是应用于多个块中的每一块的操作。
用于存储器装置的可靠性规范组合中的可靠性规范可以是除数据保持规范之外用于存储器装置的多个可靠性规范中的一个。用于存储器装置的多个可靠性规范可包含交叉温度增量规范、程序擦除循环次数规范和读取循环次数规范。
如本文中所教示的系统的变型可包含数个不同实施例，所述不同实施例可取决于此类系统的应用和/或实施系统的架构而组合。所记录的信息可为关于块的扫描失败以及由于所确定交叉温度增量超出阈值交叉温度增量而不触发刷新的信息。所记录信息可包含在开放块之后的时间量、在最后一次刷新之后的扫描次数，或在开放块之后的时间量和在最后一次刷新之后的扫描次数两者。
如本文中所教示的系统的变型可包含用以触发可靠性规范组合的刷新的阈值条件，以包含当块扫描失败且所确定交叉温度增量超出阈值交叉温度增量时的阈值通电时间。块可具有等于最后一次扫描的擦除计数的擦除计数。
如本文中所教示的系统的变型可包含用以触发可靠性规范组合的刷新的阈值条件，以包含当块扫描失败且所确定交叉温度增量超出阈值交叉温度增量时，在最后一次刷新之后的阈值扫描次数。块可具有等于最后一次扫描的擦除计数的擦除计数。在最后一次刷新之后的阈值扫描次数可以是在所确定交叉温度增量超出阈值交叉温度增量的情况下在最后一次刷新之后的阈值扫描次数。
在各种实施例中，一种系统可包括：处理装置；多个存储器装置，所述多个存储器装置中的每一存储器装置具有存储器单元阵列，每一存储器装置组织成多个块；温度传感器，其用以测量与将数据写入到块和从所述块读取所述数据相关联的温度；及固件，其具有所存储指令，所述指令可由所述处理装置执行以对所述多个存储器装置中的每一存储器装置执行操作。所述操作可包含以下操作：记录关于所述多个块中的块的信息，所述信息与用于所述块的可靠性规范组合相关联，所述组合包含不同于用于所述存储器装置的数据保持规范的可靠性规范；及基于超出所述可靠性规范组合的阈值条件而触发所述块的刷新。块的刷新的触发可包含对块的扫描失败的确定。组合中不同于数据保持规范的可靠性规范可以是交叉温度增量规范。
如本文中所教示的系统的变型可包含数个不同实施例，所述不同实施例可取决于此类系统的应用和/或实施系统的架构而组合。在此类系统中，所记录信息可包含在开放块之后的时间量、在最后一次刷新之后的扫描次数，或在开放块之后的时间量和在最后一次刷新之后的扫描次数两者。另外，此类系统可包含用以产生温度数据的数个温度传感器。此类系统的温度传感器可包含在多个存储器装置中的每一存储器装置内部的温度传感器。此类系统的温度传感器可包含处理装置的温度传感器。
在各种实施例中，一种系统可包括：处理装置；存储器装置，其包含存储器单元阵列，所述存储器装置组织成多个块；及固件，其具有所存储指令，所述指令可由所述处理装置执行以执行操作。所述操作可包含以下操作：记录所述多个块中扫描失败但由于交叉温度增量超出交叉温度增量阈值而未触发刷新的每一块的信息；及在交叉温度增量超出交叉温度增量阈值且通电时间超出阈值通电时间或在最后一次刷新之后的扫描次数超出在最后一次刷新之后的阈值扫描次数的情况下，触发扫描失败的每一块的刷新。触发刷新的每一块可具有等于最后一次扫描的擦除计数的擦除计数。
如本文中所教示的系统的变型可包含数个不同实施例，所述不同实施例可取决于此类系统的应用和/或实施系统的架构而组合。在最后一次刷新之后的阈值扫描次数可等于二。在最后一次刷新之后的阈值扫描次数可小于或大于二。存储器装置可包含温度传感器。存储器装置可布置为多个平面，其中每一平面具有温度传感器。此系统或类似系统可包含多个存储器装置，其中一些或所有存储器装置相对于关于可靠性规范组合的操作以常见格式构造。此系统或类似系统可包含本文所教示的任何数目个特征。
以下是根据本文中的教示的系统和方法的实例实施例。
实例系统1可包括：具有所存储指令的固件，所述指令可由处理装置执行以执行以下操作：记录关于存储器装置的多个块中的块的信息，所述信息与用于所述存储器装置的可靠性规范组合相关联，所述组合包含不同于用于所述存储器装置的数据保持规范的可靠性规范；及基于超出所述可靠性规范组合的阈值条件而触发所述块的刷新。
实例系统2可包含实例系统1的特征，且可包含所述块的所述刷新的所述触发，包含对所述块的扫描失败的确定。
实例系统3可包含根据前述实例系统中任一项所述的特征，且可包含不同于所述数据保持规范的所述可靠性规范，所述可靠性规范是交叉温度增量规范。
实例系统4可包含根据前述实例系统中任一项所述的特征，且可包含所记录的所述信息，所述信息是关于所述块的扫描失败以及由于所确定交叉温度增量超出阈值交叉温度增量而不触发刷新的信息。
实例系统5可包含根据前述实例系统中任一项所述的特征，且可包含所记录信息以包含在开放所述块之后的时间量、在最后一次刷新之后的扫描次数，或在开放所述块之后的所述时间量和在最后一次刷新之后的所述扫描次数两者。
实例系统6可包含根据前述实例系统中任一项所述的特征，且可包含用以触发所述可靠性规范组合的所述刷新的所述阈值条件，所述阈值条件包含当所述块扫描失败且所确定交叉温度增量超出阈值交叉温度增量时的阈值通电时间，所述块具有等于最后一次扫描的擦除计数的擦除计数。
实例系统7可包含根据前述实例系统中任一项所述的特征，且可包含用以触发所述可靠性规范组合的所述刷新的所述阈值条件，以包含当所述块扫描失败且所确定交叉温度增量超出阈值交叉温度增量时，在最后一次刷新之后的阈值扫描次数，所述块具有等于最后一次扫描的擦除计数的擦除计数。
实例系统8可包含根据前述实例系统中任一项所述的特征，且可包含所述可靠性规范组合以包含所述数据保持规范，且不同于所述数据保持规范的所述可靠性规范是用于所述块的多个可靠性规范中不同于所述数据保持规范的一个规范。
实例系统9可包含根据前述实例系统中任一项所述的特征，且可包含用于所述存储器装置的所述多个可靠性规范以包含交叉温度增量规范、程序擦除循环次数规范和读取循环次数规范。
实例系统10可包含根据前述实例系统中任一项所述的特征，且可包含所述操作，所述操作是应用于所述多个块中的每一块的操作。
实例系统11可包括：处理装置；存储器装置，其具有组织成多个块的存储器单元阵列；所述处理装置耦合到所述存储器装置以对所述存储器装置执行操作以：记录关于所述多个块中的块的信息，所述信息与用于所述存储器装置的可靠性规范组合相关联，所述组合包含不同于用于所述存储器装置的数据保持规范的可靠性规范；及基于超出所述可靠性规范组合的阈值条件而触发所述块的刷新。
实例系统12可包含根据实例系统11所述的特征，且可包含温度传感器，所述温度传感器用以测量与将数据写入到所述存储器装置和从所述存储器装置读取所述数据相关联的温度。
实例系统13可包含根据前述实例系统11和12中任一项所述的特征，且可包含所述温度传感器以包含在所述存储器装置内部的温度传感器。
实例系统14可包含根据前述实例系统11至13中任一项所述的特征，且可包含所述温度传感器以包含所述处理装置的温度传感器。
实例系统15可包含根据前述实例系统11至14中任一项所述的特征，且可包括：具有组织成额外多个块的存储器单元阵列的额外存储器装置，其中所述处理装置耦合到所述额外存储器装置以对所述额外存储器装置执行操作以：记录关于所述额外多个块中的块的信息，所述信息与用于所述存储器装置的可靠性规范组合相关联，所述组合包含不同于用于所述存储器装置的数据保持规范的可靠性规范；及基于超出所述可靠性规范组合的阈值条件而触发所述块的刷新。
实例系统16可包含根据前述实例系统11至15中任一项所述的特征，且可包含所记录信息以包含在开放所述块之后的时间量、在最后一次刷新之后的扫描次数，或在开放所述块之后的所述时间量和在最后一次刷新之后的所述扫描次数两者。
实例方法1可包括：记录关于存储器装置的多个块中的块的信息，其中所述存储器装置具有组织成所述多个块的存储器单元阵列，所述信息与用于所述块的可靠性规范组合相关联，所述组合包含不同于用于所述存储器装置的数据保持规范的可靠性规范；及基于超出所述可靠性规范组合的阈值条件而触发所述块的刷新。
实例方法2可包含根据实例方法1所述的特征，且可包含：确定所述块的扫描的失败；及在不同于数据保持规范的所述可靠性规范为交叉温度增量规范的情况下，记录与所述块的所述扫描的所述失败以及由于所确定交叉温度增量超出阈值交叉温度增量而不触发刷新相关联的所述信息，所记录信息包含在开放所述块之后的时间量、在最后一次刷新之后的扫描次数，或在开放所述块之后的所述时间量和在最后一次刷新之后的所述扫描次数两者。
实例方法3可包含根据前述实例方法中任一项所述的特征，且可包含不同于数据保持规范的作为交叉温度增量规范的所述可靠性规范和用以触发所述可靠性规范组合的所述刷新的所述阈值条件，所述阈值条件包含当所述块扫描失败且所确定交叉温度增量超出阈值交叉温度增量时的阈值通电时间，所述块具有等于最后一次扫描的擦除计数的擦除计数。
实例方法4可包含根据前述实例方法中任一项所述的特征，且可包含不同于用于所述存储器装置的所述数据保持规范的作为交叉温度增量规范的所述可靠性规范和用以触发所述可靠性规范组合的所述刷新的所述阈值条件，所述阈值条件包含当所述块扫描失败且所确定交叉温度增量超出阈值交叉温度增量时，在最后一次刷新之后的阈值扫描次数，所述块具有等于最后一次扫描的擦除计数的擦除计数。
实例方法5可包含根据前述实例方法中任一项所述的特征，且可包含执行与实例系统1到16和实例系统17到21的任何特征相关联的功能。
实例系统17可包括：处理装置；存储器装置，其包含存储器单元阵列，所述存储器装置组织成多个块；及固件，其具有所存储指令，所述指令可由所述处理装置执行以执行操作，所述操作包含以下操作：记录所述多个块中扫描失败但由于交叉温度增量超出交叉温度增量阈值而未触发刷新的每一块的信息；及在所述交叉温度增量超出交叉温度增量阈值且通电时间超出阈值通电时间或在最后一次刷新之后的扫描次数超出在最后一次刷新之后的阈值扫描次数的情况下，触发所述扫描失败的每一块的刷新。
实例系统18可包含根据实例系统17所述的特征，且可包含触发刷新的每一块，所述块具有等于最后一次扫描的擦除计数的擦除计数。
实例系统19可包含根据实例系统17和18中任一项所述的特征，且可包含在最后一次刷新之后的所述阈值扫描次数，所述阈值扫描次数等于二。
实例系统20可包含根据实例系统17至19中任一项所述的特征，且可包含所述存储器装置以包含温度传感器。
实例系统21可包含根据实例系统17至20中任一项所述的特征，且可包含所述存储器装置，所述存储器装置被布置为多个平面，其中每一平面具有温度传感器。
在各种实例中，本文中所描述的组件、控制器、处理器、单元、引擎或表可包含存储于物理装置上的物理电路系统或固件等。如本文中所使用，“处理器”意指任何类型的计算电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器(DSP)，或任何其它类型的处理器或处理电路，包含处理器或多核心装置群组。
如本文所使用，操作存储器单元包含从存储器单元读取、对存储器单元写入或擦除存储器单元。使存储器单元置于既定状态中的操作在本文中被称作“编程”，且可包含对存储器单元写入或从存储器单元擦除(例如，存储器单元可编程为擦除状态)。
根据一或多个实施例，位于存储器装置内部或外部的存储器控制器(例如，处理器、控制器、固件等)能够确定(例如，选择、设置、调整、计算、改变、清除、传达、调适、导出、界定、利用、修改、应用等)磨损循环的数量，或磨损状态(例如，记录磨损循环、在存储器装置的操作发生时对其进行计数、跟踪存储器装置发起的存储器装置的操作、评估对应于磨损状态的存储器装置特性等)。
根据一或多个实施例，存储器存取装置可经配置以向存储器装置提供每一存储器操作的磨损循环信息。存储器装置控制电路系统(例如，控制逻辑)可经编程以补偿对应于磨损循环信息的存储器装置性能改变。存储器装置可接收磨损循环信息且响应于磨损循环信息而确定一或多个操作参数(例如，值、特性)。
本文所描述的方法实例可至少部分地由机器或计算机实施。一些实例可包含编码有指令的计算机可读媒体或机器可读媒体，所述指令可用于配置电子装置以执行如在以上实例中所描述的方法。这类方法的实施方案可包含代码，例如微码、汇编语言代码、高级语言代码等等。此类代码可包含用于执行各种方法的计算机可读指令。代码可形成计算机程序产品的一部分。此外，代码可例如在执行期间或在其它时间有形地存储于一或多个易失性或非易失性有形计算机可读媒体上。这些有形计算机可读媒体的实例可包含但不限于：硬盘、可移动磁盘、可移动光盘(例如，压缩光盘和数字视频光盘)、盒式磁带、存储器卡或棒、随机存取存储器(RAM)、只读存储器(ROM)、固态驱动器(SSD)、通用快闪存储(UFS)装置、嵌入式MMC(eMMC)装置等等。
尽管本文中已说明且描述具体实施例，但所属领域的普通技术人员将了解，经计算以实现相同目的的任何布置可以取代所展示的具体实施例。各种实施例使用本文中所描述的实施例的排列和/或组合。应理解，以上描述意图是说明性而不是限制性的，且本文中所采用的措词或术语是出于描述的目的。此外，在上述具体实施方式中，可看到出于精简本公开的目的在单个实施例中将各种特征分组在一起。不应将本公开的方法解释为反映以下意图：所要求的实施例需要比每一权利要求中明确叙述的特征多的特征。因此，以下权利要求特此并入于具体实施方式中，其中每项权利要求就其自身而言作为单独实施例。

Claims (25)

1.一种对存储器装置进行扫描优化的系统，所述系统包括：
固件，其具有所存储指令，所述指令能够由处理装置执行以执行以下操作：
记录关于存储器装置的多个块中的块的信息，所述信息与用于所述存储器装置的可靠性规范组合相关联，其中所述组合中的至少一个可靠性规范不同于用于所述存储器装置的数据保持规范；及
响应对具有自所述块的最后一次刷新以来执行的多次扫描超过了所述至少一个可靠性规范的阈值条件的所述块的扫描失败的确定，基于超出所述至少一个可靠性规范的所述阈值条件而触发所述块的刷新。
2.根据权利要求1所述的系统，其中将设置自所述块的最后一次刷新以来执行的所述多次扫描的数目存储在用以控制所述存储器装置的固件的存储装置中。
3.根据权利要求1所述的系统，其中不同于所述数据保持规范的所述至少一个可靠性规范是交叉温度增量规范。
4.根据权利要求3所述的系统，其中所记录的所述信息是关于所述块的扫描失败以及由于所确定交叉温度增量超出阈值交叉温度增量而不触发刷新的信息。
5.根据权利要求4所述的系统，其中所记录的所述信息包含在开放所述块之后的时间量、在最后一次刷新之后的扫描次数，或在开放所述块之后的所述时间量和在最后一次刷新之后的所述扫描次数两者。
6.一种对存储器装置进行扫描优化的系统，所述系统包括：
固件，其具有所存储指令，所述指令能够由处理装置执行以执行以下操作：
记录关于存储器装置的多个块中的块的信息，所述信息与用于所述存储器装置的可靠性规范组合相关联，所述组合包含不同于用于所述存储器装置的数据保持规范的可靠性规范，其中不同于所述数据保持规范的所述可靠性规范是交叉温度增量规范；以及
基于超出所述可靠性规范组合的阈值条件而触发所述块的刷新，其中用以触发所述交叉温度增量规范的所述刷新的所述阈值条件包含当所述块扫描失败且所确定交叉温度增量超出阈值交叉温度增量时的阈值通电时间。
7.一种对存储器装置进行扫描优化的系统，所述系统包括：
固件，其具有所存储指令，所述指令能够由处理装置执行以执行以下操作：
记录关于存储器装置的多个块中的块的信息，所述信息与用于所述存储器装置的可靠性规范组合相关联，所述组合包含不同于用于所述存储器装置的数据保持规范的可靠性规范，其中不同于所述数据保持规范的所述可靠性规范是交叉温度增量规范；以及
基于超出所述可靠性规范组合的阈值条件而触发所述块的刷新，其中用以触发所述交叉温度增量规范的所述刷新的所述阈值条件包含当所述块扫描失败且所确定交叉温度增量超出阈值交叉温度增量时，在最后一次刷新之后的阈值扫描次数。
8.根据权利要求1所述的系统，其中所述可靠性规范组合包含所述数据保持规范以及不同于所述数据保持规范的所述至少一个可靠性规范，其中所述至少一个可靠性规范是用于所述存储器装置的多个可靠性规范中不同于所述数据保持规范的一个规范。
9.根据权利要求8所述的系统，其中用于所述存储器装置的所述多个可靠性规范包含交叉温度增量规范、程序擦除循环次数规范和读取循环次数规范。
10.根据权利要求1所述的系统，其中所述操作是应用于所述多个块中的每一块的操作。
11.一种对存储器装置进行扫描优化的系统，所述系统包括：
处理装置；
存储器装置，其具有组织成多个块的存储器单元阵列；
所述处理装置耦合到所述存储器装置以对所述存储器装置执行操作以：
记录关于所述多个块中的块的信息，所述信息与用于所述存储器装置的可靠性规范组合相关联，其中所述组合中的至少一个可靠性规范不同于用于所述存储器装置的数据保持规范；及
响应对具有自所述块的最后一次刷新以来执行的多次扫描超过了所述至少一个可靠性规范的阈值条件的所述块的扫描失败的确定，基于超出所述至少一个可靠性规范的所述阈值条件而触发所述块的刷新。
12.根据权利要求11所述的系统，其包括：
温度传感器，其用以测量与将数据写入到所述存储器装置和从所述存储器装置读取所述数据相关联的温度。
13.根据权利要求12所述的系统，其中所述温度传感器包含在所述存储器装置内部的温度传感器。
14.根据权利要求12所述的系统，其中所述温度传感器包含所述处理装置的温度传感器。
15.根据权利要求11所述的系统，其包括：
具有组织成额外多个块的存储器单元阵列的额外存储器装置，其中所述处理装置耦合到所述额外存储器装置以对所述额外存储器装置执行操作以：
记录关于所述额外多个块中的块的信息，所述信息与用于所述存储器装置的可靠性规范组合相关联，所述组合包含不同于用于所述存储器装置的数据保持规范的可靠性规范；及
基于超出所述可靠性规范组合的阈值条件而触发所述块的刷新。
16.根据权利要求11所述的系统，其中所记录信息包含在开放所述块之后的时间量、在最后一次刷新之后的扫描次数，或在开放所述块之后的所述时间量和在最后一次刷新之后的所述扫描次数两者。
17.一种对存储器装置进行扫描优化的方法，所述方法包括：
记录关于存储器装置的块的信息，所述存储器装置具有组织成多个块的存储器单元阵列，所述信息与用于所述存储器装置的可靠性规范组合相关联，其中所述组合中的至少一个可靠性规范不同于用于所述存储器装置的数据保持规范；及
响应对具有自所述块的最后一次刷新以来执行的多次扫描超过了所述至少一个可靠性规范的阈值条件的所述块的扫描失败的确定，基于超出所述至少一个可靠性规范的所述阈值条件而触发所述块的刷新。
18.根据权利要求17所述的方法，其中所述方法包含：
在所述可靠性规范为交叉温度增量规范的情况下，记录与所述块的所述扫描的所述失败以及由于所确定交叉温度增量超出阈值交叉温度增量而不触发刷新相关联的所述信息，所记录信息包含在开放所述块之后的时间量、在最后一次刷新之后的扫描次数，或在开放所述块之后的所述时间量和在最后一次刷新之后的所述扫描次数两者。
19.一种对存储器装置进行扫描优化的方法，所述方法包括：
记录关于存储器装置的块的信息，所述存储器装置具有组织成多个块的存储器单元阵列，所述信息与用于所述存储器装置的可靠性规范组合相关联，所述组合包含不同于用于所述存储器装置的数据保持规范的可靠性规范；及
基于超出所述可靠性规范组合的阈值条件而触发所述块的刷新，其中不同于用于所述存储器装置的所述数据保持规范的所述可靠性规范是交叉温度增量规范，且用以触发所述可靠性规范组合的所述刷新的所述阈值条件包含当所述块扫描失败且所确定交叉温度增量超出阈值交叉温度增量时的阈值通电时间。
20.一种对存储器装置进行扫描优化的方法，所述方法包括：
记录关于存储器装置的块的信息，所述存储器装置具有组织成多个块的存储器单元阵列，所述信息与用于所述存储器装置的可靠性规范组合相关联，所述组合包含不同于用于所述存储器装置的数据保持规范的可靠性规范；及
基于超出所述可靠性规范组合的阈值条件而触发所述块的刷新，其中不同于用于所述存储器装置的所述数据保持规范的所述可靠性规范是交叉温度增量规范，且用以触发所述可靠性规范组合的所述刷新的所述阈值条件包含当所述块扫描失败且所确定交叉温度增量超出阈值交叉温度增量时，在最后一次刷新之后的阈值扫描次数，所述块具有等于最后一次扫描的擦除计数的擦除计数。
21.一种对存储器装置进行扫描优化的系统，所述系统包括：
处理装置；
存储器装置，其包含存储器单元阵列，所述存储器装置组织成多个块；及
固件，其具有所存储指令，所述指令能够由所述处理装置执行以执行操作，所述操作包含以下操作：
记录所述多个块中扫描失败但由于交叉温度增量超出交叉温度增量阈值而未触发刷新的每一块的信息；及
在所述交叉温度增量超出交叉温度增量阈值且通电时间超出阈值通电时间或在最后一次刷新之后的扫描次数超出在最后一次刷新之后的阈值扫描次数的情况下，触发所述扫描失败的每一块的刷新。
22.根据权利要求21所述的系统，其中触发刷新的每一块具有等于最后一次扫描的擦除计数的擦除计数。
23.根据权利要求21所述的系统，其中在最后一次刷新之后的所述阈值扫描次数等于二。
24.根据权利要求21所述的系统，其中所述存储器装置包含温度传感器。
25.根据权利要求21所述的系统，其中所述存储器装置被布置为多个平面，其中每一平面具有温度传感器。
CN201911330738.3A 2018-12-26 2019-12-20 通过堆叠多个可靠性规范进行扫描优化 Active CN111383683B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/232,185 US10892024B2 (en) 2018-12-26 2018-12-26 Scan optimization from stacking multiple reliability specifications
US16/232,185 2018-12-26

Publications (2)

Publication Number Publication Date
CN111383683A CN111383683A (zh) 2020-07-07
CN111383683B true CN111383683B (zh) 2021-12-10

Family

ID=71124421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911330738.3A Active CN111383683B (zh) 2018-12-26 2019-12-20 通过堆叠多个可靠性规范进行扫描优化

Country Status (2)

Country Link
US (2) US10892024B2 (zh)
CN (1) CN111383683B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892024B2 (en) 2018-12-26 2021-01-12 Micron Technology, Inc. Scan optimization from stacking multiple reliability specifications
US10956064B2 (en) * 2019-06-28 2021-03-23 Seagate Technology Llc Adjusting code rates to mitigate cross-temperature effects in a non-volatile memory (NVM)
US20210182166A1 (en) * 2019-12-12 2021-06-17 Western Digital Technologies, Inc. Zoned namespace management of non-volatile storage devices
JP7419956B2 (ja) * 2020-04-28 2024-01-23 オムロン株式会社 情報処理装置、情報処理方法およびプログラム
US11295801B1 (en) * 2020-09-21 2022-04-05 Silicon Motion, Inc. Method for managing flash memory module and associated flash memory controller and memory device
US11521699B2 (en) * 2020-10-30 2022-12-06 Micron Technology, Inc. Adjusting a reliability scan threshold in a memory sub-system
US11467763B2 (en) 2021-01-20 2022-10-11 Micron Technology, Inc. Valid data aware media reliability scanning for memory sub-blocks
US11410734B1 (en) * 2021-03-31 2022-08-09 Micron Technology, Inc. Voltage bin selection for blocks of a memory device after power up of the memory device
US11520661B1 (en) 2021-07-12 2022-12-06 Apple Inc. Scheduling of data refresh in a memory based on decoding latencies
US20230195354A1 (en) * 2021-12-22 2023-06-22 Micron Technology, Inc. Adaptive scans of memory devices of a memory sub-system
US11994947B2 (en) * 2022-08-09 2024-05-28 Micron Technology, Inc. Multi-layer code rate architecture for special event protection with reduced performance penalty

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103181170A (zh) * 2010-10-22 2013-06-26 高通股份有限公司 用于视频译码的变换系数的自适应扫描
CN107017015A (zh) * 2015-11-06 2017-08-04 三星电子株式会社 执行基于请求的刷新的存储装置和存储系统及操作方法
US9858002B1 (en) * 2016-05-13 2018-01-02 Seagate Technology Llc Open block stability scanning

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7184313B2 (en) 2005-06-17 2007-02-27 Saifun Semiconductors Ltd. Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells
US10078546B2 (en) * 2014-10-24 2018-09-18 Micron Technology, Inc. Temperature related error management
CN106297624B (zh) * 2015-06-11 2020-03-17 南京瀚宇彩欣科技有限责任公司 移位寄存器和显示装置
US10007311B2 (en) 2016-08-15 2018-06-26 Sandisk Technologies Llc Adaptive temperature and memory parameter throttling
US10490288B1 (en) * 2018-09-27 2019-11-26 Seagate Technology Llc Page-level reference voltage parameterization for solid statesolid state storage devices
US10892024B2 (en) 2018-12-26 2021-01-12 Micron Technology, Inc. Scan optimization from stacking multiple reliability specifications

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103181170A (zh) * 2010-10-22 2013-06-26 高通股份有限公司 用于视频译码的变换系数的自适应扫描
CN107017015A (zh) * 2015-11-06 2017-08-04 三星电子株式会社 执行基于请求的刷新的存储装置和存储系统及操作方法
US9858002B1 (en) * 2016-05-13 2018-01-02 Seagate Technology Llc Open block stability scanning

Also Published As

Publication number Publication date
US11417405B2 (en) 2022-08-16
US20200211664A1 (en) 2020-07-02
US10892024B2 (en) 2021-01-12
CN111383683A (zh) 2020-07-07
US20210125675A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
CN111383683B (zh) 通过堆叠多个可靠性规范进行扫描优化
CN112817519B (zh) 存储器装置的温度管理
US11488670B2 (en) Temperature sensitive NAND programming
CN110660441A (zh) 存储器装置中多个块的擦除
US11688473B2 (en) SLC page read
KR102362767B1 (ko) 정정 불가능 ecc
US10685731B2 (en) Erase page check
US11456037B2 (en) Block read count voltage adjustment
US11705201B2 (en) Log data storage for flash memory
US11914490B2 (en) Reactive read based on metrics to screen defect prone memory blocks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant