KR20220130409A - 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20220130409A
KR20220130409A KR1020210035251A KR20210035251A KR20220130409A KR 20220130409 A KR20220130409 A KR 20220130409A KR 1020210035251 A KR1020210035251 A KR 1020210035251A KR 20210035251 A KR20210035251 A KR 20210035251A KR 20220130409 A KR20220130409 A KR 20220130409A
Authority
KR
South Korea
Prior art keywords
memory
temperature
memory block
program
status check
Prior art date
Application number
KR1020210035251A
Other languages
English (en)
Inventor
나형주
전성배
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210035251A priority Critical patent/KR20220130409A/ko
Priority to US17/391,480 priority patent/US20220300187A1/en
Priority to CN202111020212.2A priority patent/CN115116517A/zh
Publication of KR20220130409A publication Critical patent/KR20220130409A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/002—Error detection; Error correction; Monitoring protecting against parasitic influences, e.g. noise, temperatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Read Only Memory (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다. 본 발명의 실시예들에 따르면, 메모리 시스템은 복수의 메모리 다이들 중 제1 메모리 다이에 대해, 제1 메모리 다이에 포함된 메모리 블록들에 저장된 데이터의 상태를 확인하기 위해 사용되는 메모리 블록인 상태 확인 메모리 블록을, 제1 메모리 다이에 포함된 복수의 메모리 블록들 중에서 설정하고, 설정된 복수의 온도 구간들 각각에 대해, 상태 확인 메모리 블록 상에서 각 온도 구간에 대응하는 상태 확인 페이지 및 메모리 시스템의 온도가 각 온도 구간에 속할 때 데이터가 프로그램된 메모리 블록들의 정보를 지시하는 프로그램 메모리 블록 리스트를 관리할 수 있다.

Description

메모리 시스템 및 메모리 시스템의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD OF MEMORY SYSTEM}
본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치(e.g. 휘발성 메모리/비휘발성 메모리)를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 메모리 장치에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
메모리 장치에 저장된 데이터에 에러가 발생할 가능성은 데이터가 메모리 장치에 저장된 시간이 오래될수록 높아진다. 따라서, 메모리 시스템은 메모리 장치에 저장된 데이터의 상태를 확인하여 해당 데이터에 에러가 발생하였는지를 확인할 필요가 있다.
본 발명의 실시예들은 다양한 온도 환경에서, 저장된 데이터의 에러 발생 여부를 신속하게 감지할 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
또한, 본 발명의 실시예들은 특정한 온도 조건에서 프로그램된 데이터의 에러 발생 여부를 먼저 확인함으로써, 온도 변화로 인한 신뢰성 저하 문제를 방지할 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 복수의 메모리 다이들 - 각 메모리 다이는 복수의 메모리 블록들을 포함한다 - 을 포함하는 메모리 장치 및 메모리 장치와 통신하고 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템을 제공할 수 있다.
메모리 컨트롤러는, 복수의 메모리 다이들 중 제1 메모리 다이에 대해, 제1 메모리 다이에 포함된 메모리 블록들에 저장된 데이터의 상태를 확인하기 위해 사용되는 메모리 블록인 상태 확인 메모리 블록을, 제1 메모리 다이에 포함된 복수의 메모리 블록들 중에서 설정할 수 있다.
메모리 컨트롤러는, 설정된 복수의 온도 구간들 각각에 대해, 상태 확인 메모리 블록 상에서 각 온도 구간에 대응하는 상태 확인 페이지 및 메모리 시스템의 온도가 각 온도 구간에 속할 때 데이터가 프로그램된 메모리 블록들의 정보를 지시하는 프로그램 메모리 블록 리스트를 관리할 수 있다.
메모리 컨트롤러는, 메모리 시스템의 온도가 복수의 온도 구간들 중 제1 온도 구간에 최초로 진입하였다고 판단할 때, 메모리 시스템의 온도가 제1 온도 구간에 속할 때 데이터가 프로그램된 메모리 블록들의 상태를 판단하기 위해, 상태 확인 메모리 블록에서 제1 온도 구간에 대응하는 상태 확인 페이지인 레퍼런스 페이지에, 레퍼런스 페이지에 대응하는 메모리 셀들 중에서 소거 상태인 메모리 셀이 존재하지 않도록 데이터를 프로그램할 수 있다.
다른 측면에서, 본 발명의 실시예들은 복수의 메모리 다이들 - 각 메모리 다이는 복수의 메모리 블록들을 포함한다 - 을 포함하는 메모리 장치를 포함하는 메모리 시스템의 동작 방법을 제공할 수 있다.
메모리 시스템의 동작 방법은, 복수의 메모리 다이들 중 제1 메모리 다이에 대해, 제1 메모리 다이에 포함된 메모리 블록들에 저장된 데이터의 상태를 확인하기 위해 사용되는 메모리 블록인 상태 확인 메모리 블록을, 제1 메모리 다이에 포함된 복수의 메모리 블록들 중에서 설정하는 단계를 포함할 수 있다.
그리고 메모리 시스템의 동작 방법은, 설정된 복수의 온도 구간들 각각에 대해, 상태 확인 메모리 블록에서 각 온도 구간에 대응하는 상태 확인 페이지 및 메모리 시스템의 온도가 각 온도 구간에 속할 때 데이터가 프로그램된 메모리 블록들의 정보를 지시하는 프로그램 메모리 블록 리스트를 관리하는 단계를 포함할 수 있다.
이때, 복수의 온도 구간들 각각에 대해 상태 확인 페이지 및 프로그램 메모리 블록 리스트를 관리하는 단계는, 메모리 시스템의 온도가 복수의 온도 구간들 중 제1 온도 구간에 최초로 진입하였는지 여부를 판단하는 단계 및 메모리 시스템의 온도가 제1 온도 구간에 속할 때 데이터가 프로그램된 메모리 블록들의 상태를 판단하기 위해, 상태 확인 메모리 블록에서 제1 온도 구간에 대응하는 상태 확인 페이지인 레퍼런스 페이지에, 레퍼런스 페이지에 대응하는 메모리 셀들 중에서 소거 상태인 메모리 셀이 존재하지 않도록 데이터를 프로그램하는 단계를 포함할 수 있다.
본 발명의 실시예들에 의하면, 다양한 온도 환경에서, 저장된 데이터의 에러 발생 여부를 빠르게 감지하고, 특정한 온도 조건에서 프로그램된 데이터의 에러 발생 여부를 먼저 확인함으로써, 온도 변화로 인한 신뢰성 저하 문제를 방지할 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도이다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구조를 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 제1 메모리 다이의 상태 확인 메모리 블록을 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템이 복수의 온도 구간들 각각에 대한 페이지 및 프로그램 메모리 블록 리스트를 관리하는 동작을 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템이 메모리 시스템의 온도가 제1 온도 구간에 최초로 진입하였을 때 수행하는 동작을 나타낸 도면이다.
도 8은 본 발명의 실시예들에 따른 메모리 시스템이 레퍼런스 페이지에 데이터를 프로그램하는 동작의 일 예를 나타낸 도면이다.
도 9는 본 발명의 실시예들에 따른 메모리 시스템이 메모리 시스템의 온도가 제1 온도 구간에 최초로 진입하였는지 여부를 판단하는 동작의 일 예를 나타낸 도면이다.
도 10은 본 발명의 실시예들에 따른 메모리 시스템이 레퍼런스 페이지의 위치를 결정하는 동작의 일 예를 나타낸 도면이다.
도 11 내지 도 12는 본 발명의 실시예들에 따른 메모리 시스템이 제1 온도 구간에 대응하는 프로그램 메모리 블록 리스트인 제1 프로그램 메모리 블록 리스트를 관리하는 동작의 일 예를 나타낸 도면이다.
도 13은 본 발명의 실시예들에 따른 메모리 시스템이 레퍼런스 페이지에 저장된 데이터를 리드하는 동작의 일 예를 나타낸 도면이다.
도 14는 본 발명의 실시예들에 따른 메모리 시스템이 메모리 블록에 저장된 데이터의 상태를 확인할 지 여부를 결정하는 동작의 일 예를 나타낸 흐름도이다.
도 15는 본 발명의 실시예들에 따른 메모리 시스템이 메모리 블록에 저장된 데이터를 재프로그램할 지 여부를 결정하는 동작의 일 예를 나타낸 흐름도이다.
도 16은 본 발명의 실시예들에 따른 메모리 시스템의 동작 방법을 나타낸 도면이다.
도 17은 복수의 온도 구간들 각각에 대해 상태 확인 페이지 및 프로그램 메모리 블록 리스트를 관리하는 단계의 일 예를 나타낸 도면이다.
도 18은 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 리드 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 리드 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 계층(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 매핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 리드 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 계층들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리 주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 계층(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 계층(FTL)에 전달하는 역할을 하는 호스트 인터페이스 계층(HIL: Host Interface Layer)와, 플래시 변환 계층(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 계층(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 리드 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 리드 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 리드 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 리드 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 리드 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 리드 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 리드 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 리드 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
한편, 전술한 메모리 장치(110)의 메모리 블록 각각은 다수의 워드 라인(WL)과 대응되는 다수의 페이지와 다수의 비트 라인(BL)과 대응되는 다수의 스트링으로 구성될 수 있다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL) 중 하나와 다수의 비트 라인(BL) 중 하나에 연결되는 메모리 셀이 정의될 수 있다. 각 메모리 셀에는 트랜지스터가 배치될 수 있다.
예를 들어, 메모리 셀(MC)에 배치된 트랜지스터는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 게이트는 절연체에 둘러싸인 플로팅 게이트(Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(Control Gate)를 포함할 수 있다.
각 메모리 블록에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
전술한 메모리 블록의 리드 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 3는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 3를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support)해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(310)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(320)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(330)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 3와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 리드 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 리드 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(320)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(310)와 열 디코더(320)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(310)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(320)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(330)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(330)는 중추적 역할을 한다. 데이터 레지스터(330)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(330)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(330)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 3의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(330)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 리드 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 리드 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구조를 나타낸 도면이다.
도 4를 참조하면, 메모리 시스템(100)은 메모리 장치(110) 및 메모리 컨트롤러(120)을 포함할 수 있다. 그리고 메모리 시스템(100)의 메모리 장치(110)는 복수의 메모리 다이들(DIE)을 포함할 수 있다. 이때, 복수의 메모리 다이들(DIE) 각각은 복수의 메모리 블록들(BLK)을 포함할 수 있다.
메모리 시스템(100)의 메모리 컨트롤러(120)는 메모리 장치(110)에 포함된 복수의 메모리 다이들(DIE) 중 어느 하나에 포함된 메모리 블록에 데이터를 프로그램할 것을 메모리 장치(110)에 요청할 수 있다.
이하, 메모리 장치(110)에 포함된 복수의 메모리 다이들(DIE) 중 하나인 제1 메모리 다이(DIE_1)에 대해서 구체적으로 설명한다.
도 5는 본 발명의 실시예들에 따른 제1 메모리 다이(DIE_1)의 상태 확인 메모리 블록(SC_BLK)을 나타낸 도면이다.
도 5를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는, 메모리 장치(110)에 포함된 복수의 메모리 다이들(DIE) 중 제1 메모리 다이(DIE_1)에 대한 상태 확인 메모리 블록(SC_BLK)을 설정할 수 있다.
제1 메모리 다이(DIE_1)에 대한 상태 확인 메모리 블록(SC_BLK)은 제1 메모리 다이(DIE_1)에 포함된 메모리 블록들(BLK)에 저장된 데이터의 상태(e.g. 저장된 데이터에 에러가 발생하였는지 여부)를 확인하기 위해 사용되는 메모리 블록이다. 메모리 컨트롤러(120)는 제1 메모리 다이(DIE_1)에 대한 상태 확인 메모리 블록(SC_BLK)을 제1 메모리 다이(DIE_1)에 포함된 메모리 블록들(BLK) 중에서 선택할 수 있다.
이처럼, 메모리 시스템(100)의 메모리 컨트롤러(120)가 제1 메모리 다이(DIE_1)에 포함된 메모리 블록들(BLK)에 저장된 데이터의 상태를 확인하기 위하여 별도의 상태 확인 메모리 블록(SC_BLK)을 사용하는 이유는 다음과 같다.
메모리 시스템(100)이 저장된 데이터를 에러 없이 유지할 수 있는 시간인 리텐션(retention) 시간은 다양한 환경 정보(e.g. 온도, 파워-온 시간)에 의해 결정될 수 있다. 하지만, 메모리 시스템(100)이 이러한 환경 정보의 변화를 실시간으로 반영하기는 어렵다. 일 예로, 메모리 시스템(100)이 항상 파워-온 상태인 것이 아니며, 메모리 시스템(100)의 온도는 시간에 따라 크게 변화할 수 있다.
따라서, 메모리 시스템(100)은 메모리 장치(110)에 저장된 데이터를 실제로 리드한 결과를 기초로 해당 데이터의 상태를 판단할 수 있다. 그러나, 이 경우에도 메모리 시스템(100)이 메모리 장치(110)에 포함된 메모리 블록들(BLK) 중에서 어떤 메모리 블록에 저장된 데이터에 에러가 발생할 가능성이 높은지 우선 순위를 확인할 필요가 있다. 메모리 시스템(100)이 에러 발생 가능성이 높은 데이터가 저장된 메모리 블록의 상태를 먼저 확인할수록, 에러 발생 여부를 보다 신속하게 감지할 수 있기 때문이다.
따라서, 메모리 시스템(100)은 메모리 장치(110)의 제1 메모리 다이(DIE_1)에 포함된 데이터의 상태를 확인할 때, 상태 확인 메모리 블록(SC_BLK)을 이용하여 제1 메모리 다이(DIE_1)에 포함된 메모리 블록들 중에서 어떤 메모리 블록에 저장된 데이터의 상태를 먼저 확인할지를 결정할 수 있다.
한편, 메모리 컨트롤러(120)는, 메모리 장치(110)에 포함된 복수의 메모리 다이들(DIE) 중 제1 메모리 다이(DIE_1)를 제외한 다른 메모리 다이에 대해서, 메모리 다이 별로 별도의 상태 확인 메모리 블록을 설정할 수도 있고, 전술한 제1 메모리 다이(DIE_1)에 대한 상태 확인 메모리 블록(SC_BLK)을 공통으로 사용할 수도 있다.
그리고, 메모리 컨트롤러(120)는 특정한 조건이 만족된 경우 제1 메모리 다이(DIE_1)에 대한 상태 확인 메모리 블록(SC_BLK)을 제1 메모리 다이(DIE_1)에 포함된 다른 메모리 블록으로 변경할 수도 있다. 일 예로, 메모리 컨트롤러(120)는 현재 설정된 상태 확인 메모리 블록(SC_BLK)의 소거/프로그램 카운트가 특정한 임계 카운트 값 이상으로 증가할 때, 상태 확인 메모리 블록(SC_BLK)을 제1 메모리 다이(DIE_1)에 포함된 다른 메모리 블록으로 변경할 수 있다. 이를 통해, 메모리 컨트롤러(120)는 반복된 소거/프로그램 동작으로 인해 상태 확인 메모리 블록(SC_BLK)의 열화가 발생하는 문제를 해결할 수 있다.
이하, 메모리 시스템(100)이 전술한 제1 메모리 다이(DIE_1)의 상태 확인 메모리 블록(SC_BLK) 및 추가의 자료 구조를 기초로 하여 제1 메모리 다이(DIE_1)에 저장된 데이터의 상태를 확인하는 구체적인 방법을 설명한다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템(100)이 복수의 온도 구간들(TP) 각각에 대한 상태 확인 페이지(SC_PG) 및 프로그램 메모리 블록 리스트(PGM_BLK_LIST)를 관리하는 동작을 나타낸 도면이다.
도 6을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 메모리 시스템(100)의 온도가 설정된 복수의 온도 구간들(TP) 중 어떤 온도 구간에 속하는지를 확인할 수 있다. 이때, 복수의 온도 구간들(TP)의 정보는 메모리 시스템(100)의 제조 과정에서 미리 설정된 정보이거나 또는 별도의 설정 정보 상에 저장된 정보일 수 있으며, 복수의 온도 구간들(TP)의 개수 및 각 온도 구간의 범위는 임의로 결정될 수 있다.
메모리 시스템(100)의 온도는, 일 예로, 전술한 복수의 메모리 다이들(DIE) 각각에 대해 측정된 온도의 평균으로 결정될 수 있다. 메모리 시스템(100)의 온도는, 다른 예로, 메모리 시스템(100)에 포함된 특정한 모듈 또는 영역의 온도로 결정될 수도 있다.
한편, 메모리 시스템(100)은 하나 이상의 온도 센서를 사용하여 메모리 시스템(100)의 온도를 측정할 수 있다.
메모리 컨트롤러(120)는 미리 설정된 복수의 온도 구간들(TP) 각각에 대해, 도 5에서 전술한 상태 확인 메모리 블록(SC_BLK)에서 각 온도 구간(TP)에 대응하는 상태 확인 페이지(SC_PG)를 관리할 수 있다. 상태 확인 페이지(SC_PG)는 해당 상태 확인 페이지(SC_PG)에 대응하는 온도 구간에서 제1 메모리 다이(DIE_1)에 저장된 데이터의 상태를 확인하기 위해서 사용될 수 있다.
그리고 메모리 컨트롤러(120)는 미리 설정된 복수의 온도 구간들(TP) 각각에 대해, 메모리 시스템(100)의 온도가 각 온도 구간(TP)에 속할 때 데이터가 프로그램된 메모리 블록들의 정보를 지시하는 프로그램 메모리 블록 리스트(PGM_BLK_LIST)를 추가로 관리할 수 있다.
프로그램 메모리 블록 리스트(PGM_BLK_LIST)는, 메모리 시스템(100)의 온도가 해당 프로그램 메모리 블록 리스트(PGM_BLK_LIST)에 대응하는 온도 구간에 속할 때 제1 메모리 다이(DIE_1)에 포함된 메모리 블록들 중에서 어떤 메모리 블록들에 데이터가 프로그램되었는지를 지시할 수 있다. 메모리 컨트롤러(120)는 프로그램 메모리 블록 리스트(PGM_BLK_LIST)에 저장된 메모리 블록들의 정보를 정렬된 순서에 따라 순차적으로 액세스할 수 있다.
한편, 프로그램 메모리 블록 리스트(PGM_BLK_LIST)는 연결 리스트(linked list), 원형 리스트(circular list), 배열(array) 등의 다양한 자료 구조를 통해 구현될 수 있다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템(100)이 메모리 시스템(100)의 온도가 제1 온도 구간(TP1)에 최초로 진입하였을 때 수행하는 동작을 나타낸 도면이다.
도 7을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는, 메모리 시스템(100)의 온도가 복수의 온도 구간들(TP) 중에서 제1 온도 구간(TP1)에 최초로 진입하였다고 판단할 때, 제1 메모리 다이(DIE_1)에 대한 상태 확인 메모리 블록(SC_BLK)에서 제1 온도 구간(TP1)에 대응하는 상태 확인 페이지인 레퍼런스 페이지(REF_PG)에 데이터를 프로그램할 수 있다.
레퍼런스 페이지(REF_PG)는 메모리 시스템(100)의 온도가 제1 온도 구간(TP1)에 속할 때 데이터가 프로그램된 메모리 블록들의 상태를 판단하기 위해 사용되는 상태 확인 페이지이다.
이하, 메모리 시스템(100)이 전술한 레퍼런스 페이지(REF_PG)에 데이터를 프로그램하는 구체적인 방법을 설명한다.
도 8은 본 발명의 실시예들에 따른 메모리 시스템(100)이 레퍼런스 페이지(REF_PG)에 데이터를 프로그램하는 동작의 일 예를 나타낸 도면이다.
도 8을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 레퍼런스 페이지(REF_PG)에 데이터를 프로그램할 때, 레퍼런스 페이지(REF_PG)에 대응하는 메모리 셀들 중에서 소거 상태인 메모리 셀이 존재하지 않도록 레퍼런스 페이지(REF_PG)에 데이터를 프로그램할 수 있다.
전술한 상태 확인 메모리 블록(SC_BLK)은 복수의 메모리 셀들을 포함할 수 있으며, 복수의 메모리 셀들 중 일부는 레퍼런스 페이지(REF_PG)에 대응할 수 있다. 이때, 상태 확인 메모리 블록(SC_BLK)에 포함된 메모리 셀의 타입에 따라, 레퍼런스 페이지(REF_PG)에 대응하는 메모리 셀들의 개수는 달라질 수 있다. 일 예로, 레퍼런스 페이지(REF_PG)의 저장 용량이 4KB이고 상태 확인 메모리 블록(SC_BLK)에 포함된 메모리 셀의 타입이 SLC인 경우에 레퍼런스 페이지(REF_PG)에 대응하는 메모리 셀들의 개수는 4K*8/1 = 32K일 수 있다. 다른 예로, 레퍼런스 페이지(REF_PG)의 저장 용량이 4KB이고 상태 확인 메모리 블록(SC_BLK)에 포함된 메모리 셀의 타입이 QLC인 경우에 레퍼런스 페이지(REF_PG)에 대응하는 메모리 셀들의 개수는 4K*8/4 = 8K일 수 있다.
메모리 컨트롤러(120)가 레퍼런스 페이지(REF_PG)에 데이터를 프로그램하기 직전에 레퍼런스 페이지(REF_PG)에 대응하는 메모리 셀들은 모두 소거된 상태이다. 메모리 컨트롤러(120)는 레퍼런스 페이지(REF_PG)에 데이터를 프로그램할 때, 레퍼런스 페이지(REF_PG)에 대응하는 메모리 셀들 중에서 소거 상태인 메모리 셀이 존재하지 않도록 하기 위해, 각 메모리 셀에 저장되는 데이터가 소거 상태를 나타내는 값(e.g. 111)이 아닌 다른 값(e.g. 110, 010)이 되도록 레퍼런스 페이지(REF_PG)에 프로그램할 데이터를 설정할 수 있다.
한편, 메모리 컨트롤러(120)는 도 8에서 설명한 방식 외에도 다른 방식으로 레퍼런스 페이지(REF_PG)에 데이터를 프로그램할 수도 있다. 일 예로, 메모리 컨트롤러(120)는 레퍼런스 페이지(REF_PG)에 대응하는 메모리 셀들 모두에 동일한 값의 데이터를 프로그램할 수도 있다.
이하, 메모리 시스템(100)이 메모리 시스템(100)의 온도가 제1 온도 구간(TP1)에 최초로 진입하였는지를 판단하는 방법을 설명한다.
도 9는 본 발명의 실시예들에 따른 메모리 시스템(100)이 메모리 시스템(100)의 온도가 제1 온도 구간(TP1)에 최초로 진입하였는지 여부를 판단하는 동작의 일 예를 나타낸 도면이다.
도 9를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 전술한 레퍼런스 페이지(REF_PG)가 생성되었는지 여부를 지시하는 비트의 값을 기초로 하여, 메모리 시스템(100)의 온도가 제1 온도 구간(TP1)에 최초로 진입하였는지 여부를 판단할 수 있다.
도 9에서, 메모리 컨트롤러(120)는 복수의 온도 구간들(TP)들 각각에 대해서, 메모리 시스템(100)의 온도가 각 온도 구간에 진입한 적이 있는지를 지시하는 비트들을 관리할 수 있다. 이때, 각 비트의 값이 제1값(e.g. 0)일 때 해당 비트는 메모리 시스템(100)의 온도가 해당 비트에 대응하는 온도 구간에 진입한 적이 없다는 것을 지시하고, 제2값(e.g. 1)일 때 해당 비트는 메모리 시스템(100)의 온도가 해당 비트에 대응하는 온도 구간에 이미 진입한 적이 있다는 것을 지시한다.
이 경우, 메모리 컨트롤러(120)는, 메모리 시스템(100)의 온도가 제1 온도 구간(TP1)에 진입할 때, 제1 온도 구간(TP1)에 대응하는 비트의 값이 제1값이면 메모리 시스템(100)의 온도가 제1 온도 구간(TP1)에 최초로 진입하였다고 판단할 수 있다. 반면, 메모리 컨트롤러(120)는 제1 온도 구간(TP1)에 대응하는 비트의 값이 제2값이면 메모리 시스템(100)의 온도가 이전에 제1 온도 구간(TP1)에 진입한 적이 있다고 판단할 수 있다.
메모리 컨트롤러(120)는, 메모리 시스템(100)의 온도가 복수의 온도 구간들(TP)들 특정한 온도 구간에 진입할 경우에, 해당 온도 구간에 대응하는 비트의 값을 제1값에서 제2값으로 변경함으로써, 해당 온도 구간에 진입했다는 것을 기록할 수 있다.
다음으로, 메모리 시스템(100)이 상태 확인 메모리 블록(SC_BLK) 상에서 레퍼런스 페이지(REF_PG)의 위치를 결정하는 방법을 설명한다.
도 10은 본 발명의 실시예들에 따른 메모리 시스템(100)이 레퍼런스 페이지(REF_PG)의 위치를 결정하는 동작의 일 예를 나타낸 도면이다.
도 10을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 레퍼런스 페이지(REF_PG)를, 상태 확인 메모리 블록(SC_BLK)에서 다음에 복수의 온도 구간들(TP) 중 어느 하나에 할당될 상태 확인 페이지의 위치를 지시하는 정보를 기초로 결정할 수 있다.
상태 확인 메모리 블록(SC_BLK)에 포함된 상태 확인 페이지들은 이미 복수의 온도 구간들(TP) 중 어느 하나에 할당된 상태 확인 페이지이거나 또는 아직 복수의 온도 구간들(TP) 중 어느 하나에 할당되지 않은 상태 확인 페이지일 수 있다. 메모리 컨트롤러(120)는 메모리 시스템(100)의 온도가 제1 온도 구간(TP1)에 최초로 진입할 때, 제1 온도 구간(TP1)에 할당될 상태 확인 페이지를 아직 복수의 온도 구간들(TP) 중 어느 하나에 할당되지 않은 상태 확인 페이지 중에서 선택할 수 있다.
이를 위해, 메모리 컨트롤러(120)는 상태 확인 메모리 블록(SC_BLK)에서 다음에 복수의 온도 구간들(TP) 중 어느 하나에 할당될 상태 확인 페이지의 위치를 지시하는 정보를 기초로, 레퍼런스 페이지(REF_PG)의 위치를 결정하고, 해당 위치에 있는 레퍼런스 페이지(REF_PG)를 제1 온도 구간(TP1)에 대응하는 상태 확인 페이지로 결정할 수 있다.
이 경우, 레퍼런스 페이지(REF_PG)가 제1 온도 구간(TP1)에 할당되었으므로, 메모리 컨트롤러(120)는 다음에 복수의 온도 구간들(TP) 중 어느 하나에 할당될 상태 확인 페이지의 위치를 지시하는 정보를 업데이트하여, 아직 복수의 온도 구간들(TP) 중 어느 하나에 할당되지 않은 다른 상태 확인 페이지를 지시하도록 할 수 있다.
이상에서, 제1 온도 구간(TP1)에 대응하는 상태 확인 페이지인 레퍼런스 페이지(REF_PG)에 대해 설명하였다.
이하, 도 6에서 전술한 프로그램 메모리 블록 리스트(PGM_BLK_LIST) 중에서 제1 온도 구간(TP1)에 대응하는 프로그램 메모리 블록 리스트(PGM_BLK_LIST)인 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)를 관리하는 방법을 설명한다.
도 11 내지 도 12는 본 발명의 실시예들에 따른 메모리 시스템(100)이 제1 온도 구간(TP1)에 대응하는 프로그램 메모리 블록 리스트인 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)를 관리하는 동작의 일 예를 나타낸 도면이다.
도 11을 참조하면, 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)는 메모리 시스템(100)의 온도가 제1 온도 구간(TP1)에 속할 때 데이터가 프로그램된 메모리 블록들(BLK)의 정보를 포함하고 있다.
이때, 메모리 시스템(100)의 온도가 제1 온도 구간(TP1)에 속할 때 데이터가 프로그램된 메모리 블록들(BLK) 중에는 유효한 데이터가 저장된 메모리 블록이 존재할 수도 있고 유효한 데이터가 저장되지 않은 메모리 블록이 존재할 수도 있다. 일 예로, 메모리 시스템(100)의 온도가 제1 온도 구간(TP1)에 속할 때 어느 하나의 메모리 블록에 유효한 데이터가 프로그램된 이후에 해당 메모리 블록에 대한 소거 동작 또는 가비지 컬렉션 동작이 실행되면, 해당 메모리 블록에는 유효한 데이터가 더 이상 존재하지 않을 수 있다.
메모리 시스템(100)의 메모리 컨트롤러(120)는 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)에서 유효한 데이터가 저장되지 않은 메모리 블록에 대한 정보를 제거할 수 있다. 유효하지 않은 데이터에 발생한 에러는 정정될 필요가 없기 때문이다.
도 12를 참조하면, 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)는 메모리 시스템(100)의 온도가 제1 온도 구간(TP1)에 속할 때 데이터가 프로그램된 메모리 블록들 중에서 유효한 데이터가 저장된 메모리 블록들(BLK)의 정보를 포함하고 있다.
이때, 메모리 시스템(100)의 메모리 컨트롤러(120)는 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)에 포함된 메모리 블록들(BLK)의 정보를 각 메모리 블록의 소거/프로그램 카운트(EW_CNT)의 값에 따라 재정렬할 수 있다. 도 12에서, 메모리 컨트롤러(120)가 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)에 포함된 메모리 블록들의 정보를 소거/프로그램 카운트(EW_CNT)의 값에 대한 내림차순으로 재정렬하는 동작을 일 예로 설명한다.
예를 들어, 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)는 소거/프로그램 카운트(EW_CNT)가 각각 10, 30, 20, 15인 메모리 블록의 정보를 포함하고 있다고 가정한다.
이때, 메모리 컨트롤러(120)는 소거/프로그램 카운트(EW_CNT)의 값이 30으로 가장 큰 메모리 블록에 대한 정보가 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)의 가장 앞에 위치하고, 소거/프로그램 카운트(EW_CNT)의 값이 20인 메모리 블록에 대한 정보가 다음에 위치하고, 소거/프로그램 카운트(EW_CNT)의 값이 15인 메모리 블록에 대한 정보가 다음에 위치하고, 소거/프로그램 카운트(EW_CNT)의 값이 10인 메모리 블록에 대한 정보가 다음에 위치하도록 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)에 포함된 메모리 블록들의 정보를 재정렬할 수 있다.
이후, 메모리 컨트롤러(120)는 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)에 의해 지시되는 메모리 블록들의 상태를 메모리 블록들의 정보가 정렬된 순서에 따라 확인할 수 있다. 메모리 컨트롤러(120)는 소거/프로그램 카운트(EW_CNT)의 값이 30으로 가장 큰 메모리 블록의 상태를 가장 먼저 확인하고, 다음으로 소거/프로그램 카운트(EW_CNT)의 값이 20인 메모리 블록의 상태를 확인하고, 다음으로 소거/프로그램 카운트(EW_CNT)의 값이 15인 메모리 블록의 상태를 확인하고, 소거/프로그램 카운트(EW_CNT)의 값이 10인 메모리 블록의 상태를 확인할 수 있다.
한편, 도 12에서 설명한 재정렬 방법과 달리, 메모리 컨트롤러(120)는 소거/프로그램 카운트(EW_CNT)의 값에 대한 오름차순으로 재정렬할 수도 있다.
이상에서, 레퍼런스 페이지(REF_PG) 및 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)을 관리하는 방법에 대해 설명하였다.
이하, 메모리 시스템(100)의 온도가 제1 온도 구간(TP1)에 속할 때, 제1 메모리 다이(DIE_1)에 포함된 메모리 블록들(BLK)에 저장된 데이터의 상태를 확인하는 방법에 대해서 설명한다.
도 13은 본 발명의 실시예들에 따른 메모리 시스템(100)이 레퍼런스 페이지(REF_PG)에 저장된 데이터를 리드하는 동작의 일 예를 나타낸 도면이다.
도 13을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는, 메모리 시스템(100)의 온도가 제1 온도 구간(TP1)에 속할 때, 제1 메모리 다이(DIE_1)에 포함된 메모리 블록들에 저장된 데이터의 상태를 확인하기 위해서 상태 확인 메모리 블록(SC_BLK)에 포함된 레퍼런스 페이지(REF_PG)에 저장된 데이터를 리드할 수 있다.
전술한 바와 같이, 레퍼런스 페이지(REF_PG)에 저장된 데이터는 메모리 시스템(100)의 온도가 제1 온도 구간(TP1)에 최초로 진입할 때 프로그램된 데이터이다. 따라서, 메모리 컨트롤러(120)는 레퍼런스 페이지(REF_PG)에 저장된 데이터의 상태를 기초로 하여, 메모리 시스템(100)의 온도가 제1 온도 구간(TP1)일 때 제1 메모리 다이(DIE_1)에 프로그램된 데이터의 전반적인 상태를 예측할 수 있다.
도 14는 본 발명의 실시예들에 따른 메모리 시스템(100)이 메모리 블록에 저장된 데이터의 상태를 확인할 지 여부를 결정하는 동작의 일 예를 나타낸 흐름도이다.
도 14를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 레퍼런스 페이지(REF_PG)에 저장된 데이터를 리드할 수 있다(S1410).
메모리 컨트롤러(120)는 S1410 단계에서 레퍼런스 페이지(REF_PG)에 저장된 데이터를 리드한 결과를 기초로 하여 레퍼런스 페이지(REF_PG)에 대응하는 메모리 셀들 중에서 소거 상태인 메모리 셀의 개수를 판단할 수 있다(S1420). 일 예로, 메모리 컨트롤러(120)는 S1410 단계에서 리드한 데이터를 각 메모리 셀에 대응하는 데이터 유닛으로 분할한 후에, 그 중에서 소거 상태에 대응되는 값을 가진 데이터 유닛의 개수를 카운트함으로써, 소거 상태인 메모리 셀의 개수를 판단할 수 있다.
메모리 컨트롤러(120)는 소거 상태인 메모리 셀의 개수가 설정된 임계 카운트 이상인지 여부를 판단한다(S1430).
메모리 컨트롤러(120)는 소거 상태인 메모리 셀의 개수가 설정된 임계 카운트 이상일 때(S1430-Y), 메모리 컨트롤러(120)는 제1 온도 구간(TP1)에 대응하는 프로그램 메모리 블록 리스트(PGM_BLK_LIST)인 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)에 의해 지시되는 메모리 블록들에 저장된 데이터의 상태를 확인할 수 있다(S1440). 이때, 메모리 블록이 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)에 의해 지시된다는 것은, 해당 메모리 블록을 지시하는 정보가 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)에 포함되어 있다는 것을 의미한다.
반면, 메모리 컨트롤러(120)는 소거 상태인 메모리 셀의 개수가 설정된 임계 카운트 미만일 때(S1430-N), 메모리 컨트롤러(120)는 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)가 정보를 지시하는 메모리 블록들에 저장된 데이터의 상태를 확인하는 동작을 실행하지 않을 수 있다.
메모리 컨트롤러(120)는 메모리 시스템(100)의 온도가 제1 온도 구간(TP1)일 때, 레퍼런스 페이지(REF_PG)에 대응하는 메모리 셀들 중에서 소거 상태인 메모리 셀이 존재하지 않도록 레퍼런스 페이지(REF_PG)에 데이터를 프로그램하였다. 따라서, 레퍼런스 페이지(REF_PG)에 대응하는 메모리 셀들 중에서 소거 상태인 메모리 셀이 검출되었다는 것은 제1 온도 구간(TP1)에서 제1 메모리 다이(DIE_1)에 프로그램된 데이터에 에러가 발생하였다는 것을 의미한다.
레퍼런스 페이지(REF_PG)에 대응하는 메모리 셀들 중에서 소거 상태인 메모리 셀의 개수가 임계 카운트 이상이면, 메모리 시스템(100)의 온도가 제1 온도 구간(TP1)에 속할 때 제1 메모리 다이(DIE_1)에 프로그램된 데이터에 에러가 발생할 가능성 역시 높다고 볼 수 있다. 따라서, 메모리 컨트롤러(120)는 메모리 시스템(100)의 온도가 제1 온도 구간(TP1)에 속할 때 제1 메모리 다이(DIE_1)에 프로그램된 데이터의 상태를 확인함으로써, 메모리 시스템(100)의 온도 변화로 인해 제1 메모리 다이(DIE_1)에 프로그램된 데이터의 신뢰성이 저하되는 문제를 방지할 수 있다.
도 15는 본 발명의 실시예들에 따른 메모리 시스템(100)이 메모리 블록에 저장된 데이터를 재프로그램(reprogram)할 지 여부를 결정하는 동작의 일 예를 나타낸 흐름도이다.
도 15를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 제1 온도 구간(TP1)에 대응하는 프로그램 메모리 블록 리스트(PGM_BLK_LIST)인 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)에 의해 지시되는 메모리 블록들에 저장된 데이터를 리드할 수 있다(S1510).
메모리 컨트롤러(120)는 S1510 단계에서 리드한 데이터를 기초로, 제1 온도 구간(TP1)에 대응하는 프로그램 메모리 블록 리스트(PGM_BLK_LIST)가 정보를 지시하는 메모리 블록들에서 검출된 에러 비트의 개수가 설정된 임계 에러 비트 개수 이상인지 판단한다(S1520). 이때, UECC에 의한 에러 비트의 개수 역시 검출된 에러 비트의 개수에 포함될 수 있다.
메모리 컨트롤러(120)는 검출된 에러 비트의 개수가 설정된 임계 에러 비트 개수 이상일 때(S1520-Y), 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)에 의해 지시되는 메모리 블록들에 프로그램된 데이터를 재프로그램할 수 있다(S1530). 메모리 컨트롤러(120)는 일 예로 재프로그램 동작을 실행하기 위해서, 제1 온도 구간(TP1)에 대응하는 프로그램 메모리 블록 리스트(PGM_BLK_LIST)에 의해 지시되는 메모리 블록들에 대해 가비지 컬렉션을 실행할 수 있다.
반면, 메모리 컨트롤러(120)는 검출된 에러 비트의 개수가 설정된 임계 에러 비트 개수 미만일 때(S1520-N), 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)에 의해 지시되는 메모리 블록들에 프로그램된 데이터를 재프로그램하는 동작을 생략할 수 있다.
도 16은 본 발명의 실시예들에 따른 메모리 시스템(100)의 동작 방법을 나타낸 도면이다.
도 16을 참조하면, 메모리 시스템(100)의 동작 방법은, 메모리 장치(110)에 포함된 복수의 메모리 다이들(DIE) 중 제1 메모리 다이(DIE_1)에 대해, 제1 메모리 다이(DIE_1)에 포함된 메모리 블록들(BLK)에 저장된 데이터의 상태를 확인하기 위해 사용되는 메모리 블록인 상태 확인 메모리 블록(SC_BLK)을, 제1 메모리 다이(DIE_1)에 포함된 복수의 메모리 블록들 중에서 설정하는 단계(S1610)를 포함할 수 있다.
그리고 메모리 시스템(100)의 동작 방법은, 설정된 복수의 온도 구간들(TP) 각각에 대해, 상태 확인 메모리 블록(SC_BLK)에서 각 온도 구간에 대응하는 상태 확인 페이지(SC_PG) 및 메모리 시스템(100)의 온도가 각 온도 구간(TP)에 속할 때 데이터가 프로그램된 메모리 블록들의 정보를 지시하는 프로그램 메모리 블록 리스트(PGM_BLK_LIST)를 관리하는 단계(S1620)를 포함할 수 있다.
도 17은 복수의 온도 구간들 각각에 대해 상태 확인 페이지 및 프로그램 메모리 블록 리스트를 관리하는 단계(S1620)의 일 예를 나타낸 도면이다.
도 17을 참조하면, 복수의 온도 구간들 각각에 대해 상태 확인 페이지 및 프로그램 메모리 블록 리스트를 관리하는 단계(S1620)는 메모리 시스템(100)의 온도가 복수의 온도 구간들(TP1) 중 제1 온도 구간(TP1)에 최초로 진입하였는지 판단하는 단계(S1710)를 포함할 수 있다.
그리고 복수의 온도 구간들 각각에 대해 상태 확인 페이지 및 프로그램 메모리 블록 리스트를 관리하는 단계(S1620)는 메모리 시스템(100)의 온도가 제1 온도 구간(TP1)에 속할 때 데이터가 프로그램된 메모리 블록들의 상태를 판단하기 위해, 상태 확인 메모리 블록(SC_BLK)에서 제1 온도 구간(TP1)에 대응하는 상태 확인 페이지인 레퍼런스 페이지(REF_PG)에 데이터를 프로그램하는 단계(S1720)를 포함할 수 있다. 이때, 레퍼런스 페이지(REF_PG)에 대응하는 메모리 셀들 중에서 소거 상태인 메모리 셀이 존재하지 않도록 데이터가 프로그램된다.
메모리 시스템(100)의 온도가 복수의 온도 구간들(TP1) 중 제1 온도 구간(TP1)에 최초로 진입하였는지 판단하는 단계(S1710)는, 일 예로, 레퍼런스 페이지(REF_PG)가 생성되었는지 여부를 지시하는 비트의 값을 기초로 하여, 메모리 시스템(100)의 온도가 제1 온도 구간에 최초로 진입하였는지 여부를 판단할 수 있다.
상태 확인 메모리 블록(SC_BLK)에서 레퍼런스 페이지(REF_PG)는, 일 예로, 상태 확인 메모리 블록(SC_BLK)에서 다음에 복수의 온도 구간들 중 어느 하나에 할당될 상태 확인 페이지의 위치를 지시하는 정보를 기초로 결정될 수 있다.
복수의 온도 구간들 각각에 대해 상태 확인 페이지 및 프로그램 메모리 블록 리스트를 관리하는 단계(S1620)는 전술한 S1710 단계 및 S1720 단계 이외에, 유효한 데이터가 저장되지 않은 메모리 블록에 대한 정보를, 제1 온도 구간(TP1)에 대응하는 프로그램 메모리 블록 리스트(PGM_BLK_LIST)인 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)에서 제거하는 단계를 추가로 포함할 수 있다. 이때, S1620 단계는 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)에 포함된 메모리 블록들의 정보를 각 메모리 블록의 소거/프로그램 카운트의 값에 따라 재정렬하는 단계를 추가로 포함할 수 있다.
한편, 복수의 온도 구간들 각각에 대해 상태 확인 페이지 및 프로그램 메모리 블록 리스트를 관리하는 단계(S1620)는 메모리 시스템(100)의 온도가 제1 온도 구간(TP1)에 속할 때, 제1 메모리 다이(DIE_1)에 포함된 메모리 블록들에 저장된 데이터의 상태를 확인하기 위해서, 상태 확인 메모리 블록(SC_BLK)에서 레퍼런스 페이지(REF_PG)에 저장된 데이터를 리드하는 단계를 추가로 포함할 수 있다.
이때, S1620 단계는 레퍼런스 페이지(REF_PG)에 대응하는 메모리 셀들 중에서 소거 상태인 메모리 셀의 개수가 설정된 임계 카운트 이상이라고 판단될 때, 제1 온도 구간(TP1)에 대응하는 프로그램 메모리 블록 리스트(PGM_BLK_LIST)인 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)에 의해 지시되는 메모리 블록들에 저장된 데이터의 상태를 확인하는 단계를 추가로 포함할 수 있다.
이때, S1620 단계는 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)에 의해 지시되는 메모리 블록들에서 검출된 에러 비트의 개수가 임계 에러 비트 개수 이상일 때, 제1 프로그램 메모리 블록 리스트(PGM_BLK_LIST1)에 의해 지시되는 메모리 블록들에 프로그램된 데이터를 재프로그램하는 단계를 추가로 포함할 수 있다.
도 18는 본 발명의 실시예들에 따른 컴퓨팅 시스템(1800)의 구성도이다.
도 18을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(1800)은 시스템 버스(1860)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(1800)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 1810), 컴퓨팅 시스템(1800)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 1820), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(1830), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(1840), 컴퓨팅 시스템(1800)이 사용하는 파워를 관리하는 파워 관리 모듈(1850) 등을 포함할 수 있다.
컴퓨팅 시스템(1800)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(1800)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로
210: 메모리 셀 어레이 220: 어드레스 디코더
230: 리드 앤 라이트 회로 240: 제어 로직
250: 전압 생성 회로

Claims (18)

  1. 메모리 시스템에 있어서,
    복수의 메모리 다이들 - 각 메모리 다이는 복수의 메모리 블록들을 포함한다 - 을 포함하는 메모리 장치; 및
    상기 메모리 장치와 통신하고, 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    상기 복수의 메모리 다이들 중 제1 메모리 다이에 대해, 상기 제1 메모리 다이에 포함된 메모리 블록들에 저장된 데이터의 상태를 확인하기 위해 사용되는 메모리 블록인 상태 확인 메모리 블록을, 상기 제1 메모리 다이에 포함된 복수의 메모리 블록들 중에서 설정하고,
    설정된 복수의 온도 구간들 각각에 대해, 상기 상태 확인 메모리 블록 상에서 상기 각 온도 구간에 대응하는 상태 확인 페이지 및 상기 메모리 시스템의 온도가 상기 각 온도 구간에 속할 때 데이터가 프로그램된 메모리 블록들의 정보를 지시하는 프로그램 메모리 블록 리스트를 관리하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 메모리 시스템의 온도가 상기 복수의 온도 구간들 중 제1 온도 구간에 최초로 진입하였다고 판단할 때, 상기 메모리 시스템의 온도가 상기 제1 온도 구간에 속할 때 데이터가 프로그램된 메모리 블록들의 상태를 판단하기 위해, 상기 상태 확인 메모리 블록에서 상기 제1 온도 구간에 대응하는 상태 확인 페이지인 레퍼런스 페이지에, 상기 레퍼런스 페이지에 대응하는 메모리 셀들 중에서 소거 상태인 메모리 셀이 존재하지 않도록 데이터를 프로그램하는 메모리 시스템.
  3. 제2항에 있어서,
    상기 메모리 컨트롤러는,
    상기 레퍼런스 페이지가 생성되었는지 여부를 지시하는 비트의 값을 기초로 하여, 상기 메모리 시스템의 온도가 상기 제1 온도 구간에 최초로 진입하였는지 여부를 판단하는 메모리 시스템.
  4. 제2항에 있어서,
    상기 메모리 컨트롤러는,
    상기 상태 확인 메모리 블록에서 다음에 상기 복수의 온도 구간들 중 어느 하나에 할당될 상태 확인 페이지의 위치를 지시하는 정보를 기초로, 상기 상태 확인 메모리 블록에서 상기 레퍼런스 페이지를 결정하는 메모리 시스템.
  5. 제2항에 있어서,
    상기 메모리 컨트롤러는,
    유효한 데이터가 저장되지 않은 메모리 블록에 대한 정보를 상기 제1 온도 구간에 대응하는 프로그램 메모리 블록 리스트인 제1 프로그램 메모리 블록 리스트에서 제거하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 프로그램 메모리 블록 리스트에 포함된 메모리 블록들의 정보를 각 메모리 블록의 소거/프로그램 카운트의 값에 따라 재정렬하는 메모리 시스템.
  7. 제2항에 있어서,
    상기 메모리 컨트롤러는,
    상기 메모리 시스템의 온도가 상기 제1 온도 구간에 속할 때, 상기 제1 메모리 다이에 포함된 메모리 블록들에 저장된 데이터의 상태를 확인하기 위해서, 상기 상태 확인 메모리 블록에서 상기 레퍼런스 페이지에 저장된 데이터를 리드하는 메모리 시스템.
  8. 제7항에 있어서,
    상기 메모리 컨트롤러는,
    상기 레퍼런스 페이지에 대응하는 메모리 셀들 중에서 소거 상태인 메모리 셀의 개수가 설정된 임계 카운트 이상이라고 판단할 때, 상기 제1 온도 구간에 대응하는 프로그램 메모리 블록 리스트인 제1 프로그램 메모리 블록 리스트에 의해 지시되는 메모리 블록들에 저장된 데이터의 상태를 확인하는 메모리 시스템.
  9. 제8항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 프로그램 메모리 블록 리스트에 의해 지시되는 메모리 블록들에서 검출된 에러 비트의 개수가 임계 에러 비트 개수 이상일 때, 상기 제1 프로그램 메모리 블록 리스트에 의해 지시되는 메모리 블록들에 프로그램된 데이터를 재프로그램하는 메모리 시스템.
  10. 복수의 메모리 다이들 - 각 메모리 다이는 복수의 메모리 블록을 포함한다 - 을 포함하는 메모리 장치를 포함하는 메모리 시스템의 동작 방법에 있어서,
    상기 복수의 메모리 다이들 중 제1 메모리 다이에 대해, 상기 제1 메모리 다이에 포함된 메모리 블록들에 저장된 데이터의 상태를 확인하기 위해 사용되는 메모리 블록인 상태 확인 메모리 블록을, 상기 제1 메모리 다이에 포함된 복수의 메모리 블록들 중에서 설정하는 단계; 및
    설정된 복수의 온도 구간들 각각에 대해, 상기 상태 확인 메모리 블록에서 상기 각 온도 구간에 대응하는 상태 확인 페이지 및 상기 메모리 시스템의 온도가 상기 각 온도 구간에 속할 때 데이터가 프로그램된 메모리 블록들의 정보를 지시하는 프로그램 메모리 블록 리스트를 관리하는 단계를 포함하는 메모리 시스템의 동작 방법.
  11. 제10항에 있어서,
    상기 복수의 온도 구간들 각각에 대해 상태 확인 페이지 및 프로그램 메모리 블록 리스트를 관리하는 단계는,
    상기 메모리 시스템의 온도가 상기 복수의 온도 구간들 중 제1 온도 구간에 최초로 진입하였는지 여부를 판단하는 단계; 및
    상기 메모리 시스템의 온도가 상기 제1 온도 구간에 속할 때 데이터가 프로그램된 메모리 블록들의 상태를 판단하기 위해, 상기 상태 확인 메모리 블록에서 상기 제1 온도 구간에 대응하는 상태 확인 페이지인 레퍼런스 페이지에, 상기 레퍼런스 페이지에 대응하는 메모리 셀들 중에서 소거 상태인 메모리 셀이 존재하지 않도록 데이터를 프로그램하는 단계를 포함하는 메모리 시스템의 동작 방법.
  12. 제11항에 있어서,
    상기 메모리 시스템의 온도가 상기 제1 온도 구간에 최초로 진입하였는지 여부를 판단하는 단계는,
    상기 레퍼런스 페이지가 생성되었는지 여부를 지시하는 비트의 값을 기초로 하여, 상기 메모리 시스템의 온도가 상기 제1 온도 구간에 최초로 진입하였는지 여부를 판단하는 메모리 시스템의 동작 방법.
  13. 제11항에 있어서,
    상기 상태 확인 메모리 블록에서 상기 레퍼런스 페이지는,
    상기 상태 확인 메모리 블록에서 다음에 상기 복수의 온도 구간들 중 어느 하나에 할당될 상태 확인 페이지의 위치를 지시하는 정보를 기초로 결정되는 메모리 시스템의 동작 방법.
  14. 제11항에 있어서,
    상기 복수의 온도 구간들 각각에 대해 상태 확인 페이지 및 프로그램 메모리 블록 리스트를 관리하는 단계는,
    유효한 데이터가 저장되지 않은 메모리 블록에 대한 정보를 상기 제1 온도 구간에 대응하는 프로그램 메모리 블록 리스트인 제1 프로그램 메모리 블록 리스트에서 제거하는 단계를 추가로 포함하는 메모리 시스템의 동작 방법.
  15. 제14항에 있어서,
    상기 복수의 온도 구간들 각각에 대해 상태 확인 페이지 및 프로그램 메모리 블록 리스트를 관리하는 단계는,
    상기 제1 프로그램 메모리 블록 리스트에 포함된 메모리 블록들의 정보를 각 메모리 블록의 소거/프로그램 카운트의 값에 따라 재정렬하는 단계를 추가로 포함하는 메모리 시스템의 동작 방법.
  16. 제11항에 있어서,
    상기 복수의 온도 구간들 각각에 대해 상태 확인 페이지 및 프로그램 메모리 블록 리스트를 관리하는 단계는,
    상기 메모리 시스템의 온도가 상기 제1 온도 구간에 속할 때, 상기 제1 메모리 다이에 포함된 메모리 블록들에 저장된 데이터의 상태를 확인하기 위해서, 상기 상태 확인 메모리 블록에서 상기 레퍼런스 페이지에 저장된 데이터를 리드하는 단계를 추가로 포함하는 메모리 시스템의 동작 방법.
  17. 제16항에 있어서,
    상기 복수의 온도 구간들 각각에 대해 상태 확인 페이지 및 프로그램 메모리 블록 리스트를 관리하는 단계는,
    상기 레퍼런스 페이지에 대응하는 메모리 셀들 중에서 소거 상태인 메모리 셀의 개수가 설정된 임계 카운트 이상이라고 판단될 때, 상기 제1 온도 구간에 대응하는 프로그램 메모리 블록 리스트인 제1 프로그램 메모리 블록 리스트에 의해 지시되는 메모리 블록들에 저장된 데이터의 상태를 확인하는 단계를 추가로 포함하는 메모리 시스템의 동작 방법.
  18. 제17항에 있어서,
    상기 복수의 온도 구간들 각각에 대해 상태 확인 페이지 및 프로그램 메모리 블록 리스트를 관리하는 단계는,
    상기 제1 프로그램 메모리 블록 리스트에 의해 지시되는 메모리 블록들에서 검출된 에러 비트의 개수가 임계 에러 비트 개수 이상일 때, 상기 제1 프로그램 메모리 블록 리스트에 의해 지시되는 메모리 블록들에 프로그램된 데이터를 재프로그램하는 단계를 추가로 포함하는 메모리 시스템의 동작 방법.
KR1020210035251A 2021-03-18 2021-03-18 메모리 시스템 및 메모리 시스템의 동작 방법 KR20220130409A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210035251A KR20220130409A (ko) 2021-03-18 2021-03-18 메모리 시스템 및 메모리 시스템의 동작 방법
US17/391,480 US20220300187A1 (en) 2021-03-18 2021-08-02 Memory system and operating method thereof
CN202111020212.2A CN115116517A (zh) 2021-03-18 2021-09-01 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210035251A KR20220130409A (ko) 2021-03-18 2021-03-18 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220130409A true KR20220130409A (ko) 2022-09-27

Family

ID=83284681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210035251A KR20220130409A (ko) 2021-03-18 2021-03-18 메모리 시스템 및 메모리 시스템의 동작 방법

Country Status (3)

Country Link
US (1) US20220300187A1 (ko)
KR (1) KR20220130409A (ko)
CN (1) CN115116517A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5002719B1 (ja) * 2011-03-10 2012-08-15 株式会社東芝 情報処理装置、外部記憶装置、ホスト装置、中継装置、制御プログラム及び情報処理装置の制御方法
US10078546B2 (en) * 2014-10-24 2018-09-18 Micron Technology, Inc. Temperature related error management
US10338817B2 (en) * 2014-12-30 2019-07-02 Sandisk Technologies Llc Systems and methods for storage recovery
US10296236B2 (en) * 2015-07-01 2019-05-21 Pure Storage, Inc. Offloading device management responsibilities from a storage device in an array of storage devices
US9658791B2 (en) * 2015-08-14 2017-05-23 International Business Machines Corporation Managing temperature of solid state disk devices
US10126970B2 (en) * 2015-12-11 2018-11-13 Sandisk Technologies Llc Paired metablocks in non-volatile storage device
US9996281B2 (en) * 2016-03-04 2018-06-12 Western Digital Technologies, Inc. Temperature variation compensation
KR102547642B1 (ko) * 2016-05-18 2023-06-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US11061606B2 (en) * 2018-06-29 2021-07-13 Micron Technology, Inc. NAND temperature-aware operations
KR20200076846A (ko) * 2018-12-20 2020-06-30 에스케이하이닉스 주식회사 메모리 장치에 저장된 데이터의 에러를 검출하는 장치 및 그 동작 방법

Also Published As

Publication number Publication date
US20220300187A1 (en) 2022-09-22
CN115116517A (zh) 2022-09-27

Similar Documents

Publication Publication Date Title
CN112650442B (zh) 存储器系统、存储器控制器及操作方法
KR20210026431A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20220013661A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20220105303A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210101785A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210079549A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20230072196A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US12072809B2 (en) Memory system, memory controller, and operation method of memory system for loading and updating mapping information to host memory area
KR20220049109A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220025405A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20220001137A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20210130341A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210152706A (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR20210025412A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210079552A (ko) 메모리 시스템 및 메모리 컨트롤러
KR20210041233A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210012123A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
CN115963981A (zh) 存储器系统及存储器系统的操作方法
KR20230049858A (ko) 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
KR102708947B1 (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 장치
KR20230031425A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220068535A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220070989A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210051644A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination