CN101755307B - 基于疲劳状况刷新非易失性存储器单元 - Google Patents

基于疲劳状况刷新非易失性存储器单元 Download PDF

Info

Publication number
CN101755307B
CN101755307B CN2008800252522A CN200880025252A CN101755307B CN 101755307 B CN101755307 B CN 101755307B CN 2008800252522 A CN2008800252522 A CN 2008800252522A CN 200880025252 A CN200880025252 A CN 200880025252A CN 101755307 B CN101755307 B CN 101755307B
Authority
CN
China
Prior art keywords
memory
data
unit
storage arrangement
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008800252522A
Other languages
English (en)
Other versions
CN101755307A (zh
Inventor
弗朗姬·F·鲁帕尔瓦尔
维沙尔·萨林
辉俊胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101755307A publication Critical patent/CN101755307A/zh
Application granted granted Critical
Publication of CN101755307B publication Critical patent/CN101755307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

在所揭示实施例中的一者或一者以上中，基于疲劳状况的指示刷新存储器装置中的存储器单元。在一个此实施例中，控制器监测所述单元的行为参数并确定所述参数中的任何参数是否处于为每一参数所设置的正常范围之外，由此指示疲劳状况。如果任何单元指示疲劳状况，则将来自指示所述疲劳的单元块的数据移动到另一块。在一个实施例中，在将所述数据写入到另一存储器块中之前对所述数据执行错误检测与校正处理。

Description

基于疲劳状况刷新非易失性存储器单元
技术领域
本发明大体来说涉及半导体存储器，且在一个或一个以上实施例中更特定来说涉及固态非易失性存储器装置。
背景技术
电子装置通常具有可供其使用的某些类型的大容量存储装置。一种常见的实例为硬磁盘驱动器(HDD)。HDD能够以相对低成本进行大量存储，且当前消费者HDD具有超过一个太字节的容量。
HDD通常将数据存储于旋转磁性媒体或唱片上。通常将数据作为磁通量反转的模式而存储在所述唱片上。为向典型HDD写入数据，以高速度旋转所述唱片，同时浮动于所述唱片上方的写入头产生一连串磁性脉冲以在所述唱片上对准磁性粒子来表示所述数据。当从典型HDD读取数据时，当磁阻读取头浮动于高速旋转的唱片上方时，其中会感应出电阻变化。在实践中，所得的数据信号为模拟信号，所述信号的波峰及波谷是所述数据模式的磁通量反转所引起的结果。然后使用称为局部响应最大相似(PRML)的数字信号处理技术对所述模拟数据信号取样以确定负责产生所述数据信号的可能数据模式。
HDD因其机械性质而具有一些缺陷。HDD因冲击、振动或强磁场而易发生损坏或过度读取/写入错误。另外，其在便携式电子装置中使用相对较大的电力。
大容量存储装置的另一实例为固态驱动器(SSD)。SSD利用半导体存储器装置来存储其数据而不是将数据存储于旋转媒体上，但其包含使其在其主机系统看来为典型HDD的接口及形状因子。存储器装置SSD通常为非易失性快闪存储器装置。
快闪存储器装置已发展为用于各种电子应用的非易失性存储器的普遍来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低功率消耗的单晶体管存储器单元。通过编程电荷存储或陷获层或其它物理现象，所述单元的阈值电压的改变确定每一单元的数据值。快闪存储器及其它非易失性存储器的常见使用包含：个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电器、车辆、无线装置、移动电话及可装卸式存储器模块，且非易失性存储器的使用范围正继续扩大。
与HDD不同的是，归因于其固态性质，SDD的操作通常不会受到振动、冲击或磁场等因素的影响。类似地，由于不具有移动部件，SDD具有比HDD更低的功率要求。然而，与具有相同形状因子的HDD相比，SSD当前具有低得多的存储容量及明显较高的每位成本。
出于上述原因，且由于所属领域的技术人员在阅读及了解本说明书之后将明了的其它原因，此项技术中需要替代的大容量存储装置选择。
发明内容
在本发明的一个实施例中，一种用于刷新存储器阵列中的非易失性存储器单元的方法，所述方法包括：监测非易失性存储器单元的行为参数，在所述行为参数中寻找降级指示；及将被监测到所述行为参数的所述降级指示的所述非易失性存储器单元中所存储的数据移动到所述存储器阵列中的其它存储器单元；如果确定所述存储器单元可修复，则对被监测到所述行为参数的所述降级指示的所述存储器单元执行回收操作。
在本发明的另一个实施例中，一种存储器装置，其包括：存储器阵列，其包括多个存储器单元；及存储器控制器，其耦合到所述存储器阵列以用于控制所述存储器阵列的操作，所述存储器控制器经配置以监测所述多个存储器单元的疲劳状况并通过将来自指示疲劳状况的第一存储器单元的数据移动到第二存储器单元来刷新所述多个存储器单元；所述存储器控制器经配置以，如果确定所述存储器单元可修复则对指示所述疲劳状况的存储器单元执行回收操作。
在本发明的又一个实施例中，一种固态大容量存储系统，其包括：存储器装置，其包括经配置以存储表示数字位模式的模拟电压的多个存储器单元；控制器，其耦合到所述存储器装置以用于控制所述存储器装置的操作，所述控制器经配置以监测所述存储器单元的疲劳状况并将来自包括指示至少一个疲劳状况的存储器单元的第一存储器块的数据转移到第二存储器块；及读取/写入通道，其用于将所述控制器耦合到所述存储器装置并提供所述模拟电压到所述数字位模式的模/数转换及所述数字位模式到所述模拟电压的数/模转换；所述控制器适于，如果确定所述第一存储器块可修复则对所述第一存储器块执行回收操作。
附图说明
图1为根据本发明实施例的存储器装置的简化方块图。
图2为可存在于图1的存储器装置中的实例性“与非”存储器阵列的一部分的示意图。
图3为根据本发明一个实施例的固态大容量存储装置系统的方块示意图。
图4为对概念性地显示可根据本发明实施例经由读取/写入通道从存储器装置接收的数据信号的波形图的描绘。
图5是根据本发明实施例的电子系统的方块示意图。
图6是用于基于疲劳状况刷新非易失性存储器单元的方法的一个实施例的流程图。
具体实施方式
在以下对本实施例的详细说明中，参照形成本发明一部分且其中以图解说明方式显示可在其中实践实施例的具体实施例的附图。充分详细地描述这些实施例以使所属领域的技术人员能够实践本发明，但应了解，还可利用其它实施例，且可做出过程、电或机械改变而不背离本发明的范围。因此，不可将以下详细说明视为具限定性意义。
传统固态存储器装置以二进制信号形式传递数据。通常，接地电位表示数据位的第一逻辑电平(例如，数据值“0”)，而电源电位表示数据位的第二逻辑电平(例如，数据值“1”)。可指派多级单元(MLC)，举例来说，四个不同阈值电压(Vt)范围，每一范围200mV，其中每一范围对应于不同的数据状态，由此表示四个数据值或位模式。通常，每一范围之间具有0.2V到0.4V的静区或容限以防止Vt分布发生重叠。如果所述单元的Vt处于第一范围内，则认为所述单元可存储逻辑11状态且通常将此视为所述单元的已擦除状态。如果Vt处于第二范围内，则可认为所述单元存储逻辑10状态。如果Vt处于第三范围内，则可认为所述单元存储逻辑00状态。且如果Vt处于第四范围内，则可认为所述单元存储逻辑01状态。
当编程上文所描述的传统MLC装置时，通常首先将单元作为块而擦除以响应于所述已擦除状态。在擦除单元块之后，必要时首先编程每一单元的最低有效位(LSB)。举例来说，如果LSB为1，则不必进行编程，但如果LSB为0，则将目标存储器单元的Vt从对应于所述11逻辑状态的Vt范围移动到对应于所述10逻辑状态的Vt范围。在编程所述LSB之后，以类似方式编程每一单元的最高有效位(MSB)，从而在必要时使Vt发生移位。当读取传统存储器装置的MLC时，一个或一个以上读取操作大体确定单元电压的Vt落入所述范围中的哪一者中。举例来说，第一读取操作可确定目标存储器单元的Vt指示MSB是1还是0，而第二读取操作可确定所述目标存储器单元的Vt指示LSB是1还是0。然而，在每一情形中，从目标存储器单元的读取操作返回单个位，而不管每一单元上存储有多少位。当在每一MLC上存储更多位时，此多程序及读取操作问题变得愈加棘手。由于每一此编程或读取操作均为二进制操作，即，每一操作均针对每单元编程或返回单个信息位，因此在每一MLC上存储更多位可导致较长的操作时间。
说明性实施例的存储器装置将数据作为Vt范围存储在存储器单元上。然而，与传统存储器装置不同，编程及读取操作能够不将数据信号用作MLC数据值的离散位，而是用作MLC数据值的完全表示，例如其完整位模式。举例来说，在两位MLC装置中，可编程目标阈值电压来表示那两个位的位模式，而不是编程单元的LSB且随后编程所述单元的MSB。也就是说，将向存储器单元施加一连串编程及检验操作直到所述存储器单元获得其目标阈值电压，而不是编程到第一位的第一阈值电压、移位到第二位的第二阈值电压等。类似地，可将单元的阈值电压作为表示所述单元的完整数据值或位模式的单个信号来确定及传递，而不是利用多次读取操作来确定所述单元上所存储的每一位。各个实施例的存储器装置不像传统存储器装置那样仅仅注意存储器单元的阈值电压处于某一标称阈值电压以上还是以下。而是，产生表示所述存储器单元跨越可能的连续阈值电压范围的实际阈值电压的电压信号。当每单元位计数增加时，此方法的优点变得更为明显。举例来说，如果所述存储器单元将存储八个信息位，则单个读取操作将会返回表示八个信息位的单个模拟数据信号。
图1为根据本发明实施例的存储器装置101的简化方块图。存储器装置101包含布置为行与列的存储器单元104阵列。尽管将主要参照“与非”存储器阵列来描述各实施例，但各实施例并不限于存储器阵列104的特定架构。适于本实施例的其它阵列架构的某些实例包含“或非”阵列、“与”阵列及虚拟接地阵列。然而，一般来说，本文所描述的实施例可适用于准许产生指示每一存储器单元的阈值电压的数据信号的任何阵列架构。
提供行解码电路108及列解码电路110以对提供到存储器装置101的地址信号进行解码。地址信号经接收及解码以存取存储器阵列104。存储器装置101还包含输入/输出(I/O)控制电路112，以管理命令、地址及数据向存储器装置101的输入以及数据及状态信息从存储器装置101的输出。地址寄存器114耦合在I/O控制电路112与行解码电路108及列解码电路110之间，以在解码之前锁存地址信号。将命令寄存器124耦合在I/O控制电路112与控制逻辑116之间以锁存传入命令。控制逻辑116响应于所述命令来控制对存储器阵列104的存取，并为外部处理器130产生状态信息。控制逻辑116耦合到行解码电路108及列解码电路110以响应于所述地址来控制行解码电路108及列解码电路110。
控制逻辑116还耦合到取样与保持电路118。取样与保持电路118锁存呈模拟电压电平形式的传入或传出数据。举例来说，所述取样与保持电路可含有用于对表示待写入到存储器单元的数据的传入电压信号或指示从存储器单元感测的阈值电压的传出电压信号进行取样的电容器或其它模拟存储装置。取样与保持电路118可进一步提供对所取样电压的放大及/或缓冲以向外部装置提供更强的数据信号。
对模拟电压信号的处置可采取类似于CMOS成像器技术领域中众所周知的方法的方法，其中在所述成像器的像素处响应于入射光照而产生的电荷电平存储于电容器上。接着使用具有参考电容器的差分放大器将这些电荷电平转换为电压信号来作为所述差分放大器的第二输入。接着将所述差分放大器的输出传递到模/数转换(ADC)装置以获得表示光照强度的数字值。在本实施例中，可响应于使电荷经受指示存储器单元的实际或目标阈值电压(分别用于读取或编程所述存储器单元)的电压电平而将所述电荷存储在电容器上。接着可使用将接地输入或其它参考信号作为第二输入的差分放大器将此电荷转换为模拟电压。接着可将所述差分放大器的输出传递到I/O控制电路112以供在读取操作的情况下从存储器装置输出或用于编程所述存储器装置时的一个或一个以上检验操作期间进行比较。应注意，I/O控制电路112可任选地包含模/数转换功能及数/模转换(DAC)功能以将读取数据从模拟信号转换为数字位模式且将写入数据从数字位模式转换为模拟信号，以便使存储器装置101可适于与模拟数据接口或数字数据接口进行通信。
在写入操作期间，编程存储器阵列104的目标存储器单元直到指示其Vt电平的电压匹配保持于取样与保持电路118中的电平。作为一个实例，此可使用差分感测装置来完成以将所保持的电压电平与目标存储器单元的阈值电压进行比较。与传统存储器编程极为类似的是，可向目标存储器单元施加编程脉冲以增大其阈值电压直到达到或超过所需值。在读取操作中，将所述目标存储器单元的Vt电平传递到取样与保持电路118以供直接作为模拟信号或作为所述模拟信号的数字化表示传送到外部处理器(图1中未显示)，此取决于ADC/DAC功能是提供于存储器装置的外部还是内部。
可以各种方式确定单元的阈值电压。举例来说，可在目标存储器单元被激活的时刻对字线电压进行取样。或者，可将经升压电压施加到目标存储器单元的第一源极/漏极侧，且可将阈值电压视为其控制栅极电压与其另外的源极/漏极侧处的电压之间的差。通过将所述电压耦合到电容器，可与所述电容器共享电荷以存储经取样电压。注意，所述经取样电压无需与阈值电压相等，而仅仅指示所述电压。举例来说，在将经升压电压施加到所述存储器单元的第一源极/漏极侧并将已知电压施加到其控制栅极的情况下，由于在所述存储器单元的第二源极/漏极侧处产生的电压指示所述存储器单元的阈值电压，因此可将所产生电压视为数据信号。
取样与保持电路118可包含高速缓存，即每一数据值多个存储位置，以使得存储器装置101在将第一数据值传送到外部处理器的同时可读取下一数据值，或在将第一数据值写入到存储器阵列104的同时接收下一数据值。状态寄存器122耦合在I/O控制电路112与控制逻辑116之间以锁存用于输出到外部处理器的状态信息。
存储器装置101在控制链路132上在控制逻辑116处接收控制信号。所述控制信号可包含芯片启用CE#、命令锁存启用CLE、地址锁存启用ALE及写入启用WE#。存储器装置101可在经多路复用输入/输出(I/O)总线134上从外部处理器接收命令(命令信号形式)、地址(地址信号形式)及数据(数据信号形式)并在I/O总线134上将数据输出到所述外部处理器。
在特定实例中，在输入/输出(I/O)控制电路112处在I/O总线134的I/O引脚[7:0]上接收命令，并将所述命令写入到命令寄存器124中。在I/O控制电路112处在总线134的输入/输出(I/O)引脚[7:0]上接收地址并将所述地址写入到地址寄存器114中。在I/O控制电路112处，针对能够接收8个并行信号的装置在输入/输出(I/O)引脚[7:0]上，或针对能够接收16个并行信号的装置在输入/输出(I/O)引脚[15:0]上，可接收数据并将其传送到取样与保持电路118。还可针对能够发射8个并行信号的装置在输入/输出(I/O)引脚[7:0]上，或针对能够发射16个并行信号的装置在输入/输出(I/O)引脚[15:0]上输出数据。所属领域的技术人员应了解，可提供额外的电路及信号，且已简化图1的存储器装置以帮助重点强调本发明实施例。另外，尽管已根据各种信号的接收及输出的普遍惯例描述了图1的存储器装置，但应注意，除非本文中明确说明，否则各实施例不受所描述的具体信号及I/O配置限制。举例来说，命令及地址信号可在独立于接收数据信号的输入的输入处接收，或数据信号可在I/O总线134的单个I/O线上串行地发射。由于所述数据信号表示位模式而不是个别位，因此8位数据信号的串行通信可与表示个别位的8个信号的并行通信同样有效。
图2为可存在于图1的存储器阵列104中的实例性“与非”存储器阵列200的一部分的示意图。如图2中显示，存储器阵列200包含字线2021到202N及交叉位线2041到204M。为易于在数字环境中进行寻址，字线202的数目及位线204的数目通常各自为2的某一幂。
存储器阵列200包含“与非”串2061到206M。每一“与非”串包含晶体管2081到208N，其各自位于字线202与位线204的交叉处。在图2中描绘为浮动栅极晶体管的晶体管208表示用于数据存储的非易失性存储器单元。每一“与非”串206的浮动栅极晶体管208从源极到漏极串联地连接在一个或一个以上源极选择栅极210(例如，场效应晶体管(FET))与一个或一个以上漏极选择栅极212(例如，FET)之间。每一源极选择栅极210位于局域位线204与源极选择线214的交叉点处，而每一漏极选择栅极212位于局域位线204与漏极选择线215的交叉点处。
每一源极选择栅极210的源极连接到共用源极线216。每一源极选择栅极210的漏极连接到对应“与非”串206的第一浮动栅极晶体管208的源极。举例来说，源极选择栅极2101的漏极连接到对应“与非”串2061的浮动栅极晶体管2081的源极。每一源极选择栅极210的控制栅极连接到源极选择线214。如果为给定“与非”串206利用多个源极选择栅极210，则其将串联耦合在共用源极线216与所述“与非”串206的第一浮动栅极晶体管208之间。
每一漏极选择栅极212的漏极连接到漏极触点处的对应“与非”串的局域位线204。举例来说，漏极选择栅极2121的漏极连接到漏极触点处的对应“与非”串2061的局域位线2041。每一漏极选择栅极212的源极连接到对应“与非”串206的最后浮动栅极晶体管208的漏极。举例来说，漏极选择栅极2121的源极连接到对应“与非”串2061的浮动栅极晶体管208N的漏极。如果为给定“与非”串206利用多个漏极选择栅极212，则其将串联耦合在对应位线204与所述“与非”串206的最后浮动栅极晶体管208N之间。
浮动栅极晶体管208的典型构造包含源极230及漏极232、浮动栅极234及控制栅极236，如图2中显示。浮动栅极晶体管208将其控制栅极236耦合到字线202。一列浮动栅极晶体管208是耦合到给定局域位线204的“与非”串206。一行浮动栅极晶体管208是共同耦合到给定字线202的晶体管。本发明实施例还可利用其它形式的晶体管208，例如NROM、磁性或铁电晶体管及能够经编程以采用两个或两个以上阈值电压范围中的一者的其它晶体管。
各实施例的存储器装置可有利地用于大容量存储装置中。对于各实施例，这些大容量存储装置可呈现相同形状因子及传统HDD的通信总线接口，由此允许其在各种应用中取代此类驱动器。HDD的一些常见形状因子包含通常与当前的个人计算机及较大数字媒体记录器一起使用的3.5″、2.5″及PCMCIA(个人计算机存储器卡国际协会)形状因子，以及通常用于例如移动电话、个人数字助理(PDA)及数字媒体播放器的较小个人电器的1.8″及1″形状因子。一些常见总线接口包含通用串行总线(USB)、AT附接接口(ATA)[还称作集成驱动电子装置或IDE]、串行ATA(SATA)、小型计算机系统接口(SCSI)及电气与电子工程师协会(IEEE)1394标准。尽管已列出各种形状因子及通信接口，但本发明实施例不限于具体形状因子或通信标准。此外，所述实施例无需顺应于HDD形状因子或通信接口。图3为根据本发明一个实施例的固态大容量存储装置300的方块示意图。
大容量存储装置300包含根据本发明实施例的存储器装置301、读取/写入通道305及控制器310。读取/写入通道305提供从存储器装置301接收的数据信号的模/数转换以及从控制器310接收的数据信号的数/模转换。控制器310通过总线接口315提供大容量存储装置300与外部处理器(图3中未显示)之间的通信。应注意，读取/写入通道305可为一个或一个以上额外存储器装置服务，如以虚线表示的存储器装置301’所描绘。可通过多位芯片启用信号或其它多路复用方案来处置对用于通信的单个存储器装置301的选择。
存储器装置301通过模拟接口320及数字接口325耦合到读取/写入通道305。模拟接口320提供模拟数据信号在存储器装置301与读取/写入通道305之间的通路，而数字接口325提供控制信号、命令信号及地址信号从读取/写入通道305到存储器装置301的通路。数字接口325可进一步提供状态信号从存储器装置301到读取/写入通道305的通路。模拟接口320与数字接口325可共享信号线，如参照图1的存储器装置101所提及。尽管图3的实施例描绘到存储器装置的双重模/数接口，但读取/写入通道305的功能可视需要并入到存储器装置301中，如参照图1所论述，以使得存储器装置301仅使用数字接口作为控制信号、命令信号、状态信号、地址信号及数据信号的通路而与控制器310直接通信。
读取/写入通道305通过一个或一个以上接口(例如数据接口330及控制接口335)耦合到控制器310。数据接口330提供数字数据信号在读取/写入通道305与控制器310之间的通路。控制接口335提供控制信号、命令信号及地址信号从控制器310到读取/写入通道305的通路。控制接口335可进一步提供状态信号从读取/写入通道305到控制器310的通路。如将控制接口335连接到数字接口325的虚线所描绘，状态及命令/控制信号还可在控制器310与存储器装置301之间被直接传递。
虽然读取/写入通道305与控制器310在图3中描绘为两个不同装置，但此二者的功能可替代地由单个集成电路装置来执行。而且，尽管将存储器装置301维持为单独装置将使本发明实施例更为灵活地适于不同形状因子及通信接口，但由于其还为集成电路装置，因此可将整个大容量存储装置300制造为单个集成电路装置。
读取/写入通道305是适于至少提供从数字数据串流到模拟数据串流的转换及从模拟数据串流到数字数据串流的转换的信号处理器。数字数据串流以二进制电压电平的形式提供数据信号，即指示具有第一二进制数据值(例如，0)的位的第一电压电平，及指示具有第二二进制数据值(例如，1)的位的第二电压电平。模拟数据串流以具有多于两个电平的模拟电压的形式提供数据信号，其中不同电压电平或范围对应于两个或两个以上位的不同位模式。举例来说，在适于为每一存储器单元存储两个位的系统中，模拟数据串流的第一电压电平或电压电平范围可对应于位模式11，模拟数据串流的第二电压电平或电压电平范围可对应于位模式10，模拟数据串流的第三电压电平或电压电平范围可对应于位模式00，且模拟数据串流的第四电压电平或电压电平范围可对应于位模式01。因此，根据各种实施例的一个模拟数据信号将被转换为两个或两个以上数字数据信号，且反之亦然。
在实践中，在总线接口315处接收控制及命令信号以用于通过控制器310存取存储器装置301。还可根据需要哪种类型的存取(例如，写入、读取、格式化等)而在总线接口315处接收地址及数据值。在共享总线系统中，总线接口315将与多种其它装置一起耦合到总线。为引导与特定装置的通信，可在所述总线上设置指示所述总线上哪一装置将基于后续命令而动作的识别值。如果所述识别值匹配由大容量存储装置300采用的值，则控制器310将在总线接口315处接受后续命令。如果所述识别值不匹配，则控制器310将忽略后续通信。类似地，为避免总线上的冲突，共享总线上的各种装置可指示其它装置停止外传通信而其则个别地对总线采取控制。用于共享总线及避免冲突的协议已众所周知且本文中将不再加以详述。接着，控制器310将命令、位址及数据信号传递到读取/写入通道305上以供处理。注意，从控制器310传递到读取/写入通道305的命令、地址及数据信号无需为在总线接口315处接收的相同信号。举例来说，用于总线接口315的通信标准可不同于读取/写入通道305或存储器装置301的通信标准。在此情形中，控制器310可在存取存储器装置301之前转译所述命令及/或寻址方案。另外，控制器310可在一个或一个以上存储器装置301内提供负载均衡，以使得存储器装置301的物理地址可针对给定的逻辑地址而随时间改变。因此，控制器310可将所述逻辑地址从所述外部装置映射到目标存储器装置301的物理地址。
针对写入请求，除命令及地址信号外，控制器310还将把数字数据信号传递到读取/写入通道305。举例来说，针对16位的数据字，控制器310将传递16个具有第一或第二二进制逻辑电平的个别信号。接着，读取/写入通道305将数字数据信号转换为表示所述数字数据信号的位模式的模拟数据信号。继续进行前述实例，读取/写入通道305将使用数/模转换来将所述16个个别数字数据信号转换为具有指示所需的16位数据模式的电位电平的单个模拟信号。对于一个实施例，表示所述数字数据信号的位模式的模拟数据信号指示目标存储器单元的所需阈值电压。然而，在编程单晶体管存储器单元时，情况通常是，编程相邻存储器单元将增大先前所编程的存储器单元的阈值电压。因此，对于另一实施例，读取/写入通道305可考虑这些类型的所预期的阈值电压变化，并调整模拟数据信号使其指示低于最终所需的阈值电压的阈值电压。在转换来自控制器310的数字数据信号之后，读取/写入通道305将接着将写入命令及地址信号连同模拟数据信号传递到存储器装置301以用于编程所述个别存储器单元。编程可逐单元地进行，但通常每一操作一数据页地执行。对于典型的存储器阵列架构，数据页包含耦合到字线的所有其它存储器单元。
针对读取请求，控制器将把命令及地址信号传递到读取/写入通道305。读取/写入通道305将把所述读取命令及地址信号传递到存储器装置301。作为响应，在执行读取操作之后，存储器装置301将返回指示存储器单元的由所述地址信号及读取命令界定的阈值电压的模拟数据信号。存储器装置301可以并行或串行方式传送其模拟数据信号。
所述模拟数据信号还可不作为离散电压脉冲来传送，而是作为模拟信号的大致连续的串流而传送。在此情况下，读取/写入通道305可采用类似于HDD存取时所使用的信号处理，称为PRML或局部响应最大相似。在传统HDD的PRML处理中，HDD的读取头输出模拟信号串流，所述模拟信号串流表示在HDD唱片的读取操作期间遇到的通量反转。周期性地对响应于读取头遇到的磁通量反转而产生的此模拟信号取样以形成所述信号模式的数字表示，而不是试图捕获所述信号的真实波峰及波谷。接着可分析此数字表示以确定负责产生所述模拟信号模式的磁通量反转的可能模式。此相同类型的处理可与本发明实施例一起利用。通过对来自存储器装置301的模拟信号进行取样，可采用PRML处理来确定负责产生所述模拟信号的阈值电压的可能模式。
图4是对概念性地显示根据本发明实施例可经由读取/写入通道305从存储器装置301接收的数据信号450的波形的描绘。可周期性地对数据信号450取样，且可从所取样的电压电平的振辐形成数据信号450的数字表示。对于一个实施例，可将所述取样与数据输出同步以使得所述取样在数据信号450的稳态部分期间发生。此实施例通过如时间t1、t2、t3及t4处的虚线所指示的取样来描绘。然而，如果经同步的取样变得未对准，则所述数据样本的值可与所述稳态值明显不同。在替代实施例中，可提高取样速率以允许确定稳态值在何处可能发生，例如通过观察数据样本所指示的斜率改变来确定。此实施例由在时间t5、t6、t7及t8处由虚线指示的取样来描绘，其中时间t6与t7处的数据样本之间的斜率可指示稳态状况。在此实施例中，在取样速率与表示准确度之间做出折中。较高的取样速率可导致较准确的表示，但还增加处理时间。不论取样与数据输出同步还是更频繁地使用取样，均可使用数字表示来预测何种传入电压电平可能会负责产生模拟信号模式。可继而依据传入电压电平的此所预期模式预测所述个别存储器单元的正被读取的可能数据值。
认识到，在从存储器装置301读取数据值时将发生错误，读取/写入通道305可包含错误校正。错误校正通常用于存储器装置以及HDD中以从所预期的错误恢复。通常，存储器装置将把用户数据存储在第一组位置中且将错误校正代码(ECC)存储在第二组位置中。在读取操作期间，响应于用户数据的读取请求来读取用户数据及ECC两者。通过使用已知算法，可将从读取操作返回的用户数据与ECC进行比较。如果错误在ECC的限度内，则将校正所述错误。
图5是根据本发明实施例的电子系统的方块示意图。实例性电子系统可包含：个人计算机、PDA、数码相机、数字媒体播放器、数字记录器、电子游戏、电器、车辆、无线装置、移动电话等等。
电子系统包含主机处理器500，主机处理器500可包含高速缓冲存储器502以提高处理器500的效率。处理器500耦合到通信总线504。多种其它装置可在处理器500的控制下耦合到通信总线504。举例来说，所述电子系统可包含：随机存取存储器(RAM)506；一个或一个以上输入装置508，例如键盘、触摸垫、指向装置等；音频控制器510；视频控制器512；及一个或一个以上大容量存储装置514。至少一个大容量存储装置514包含用于与总线504通信的数字总线接口515、根据本发明实施例的具有用于传送数据信号(表示两个或两个以上数据位的数据模式)的模拟接口的一个或一个以上存储器装置、及适于执行从总线接口515接收的数字数据信号的数/模转换及从其存储器装置接收的模拟数据信号的模/数转换的信号处理器。
存储器单元上所编程的每一状态的阈值电压(Vt)窗口随着所述单元所经历的编程/擦除循环的数目以及环境状况而改变。举例来说，在单元已经历许多次编程/擦除循环之后，所述Vt窗口可能由于干扰状况而比正常情况移位更大量，可能需要更大数目的程序脉冲来编程所述单元，且/或所述单元的错误率可增加。此类状况通常称为疲劳状况。
存储器控制器可监测存储器单元的疲劳状况。通过观察每一单元或单元块的行为及可靠度，控制器可确定单元行为参数(例如，待编程脉冲的数目、错误率)何时处于每一参数的所需范围之外。当一个或一个以上参数处于所需操作范围之外时，即根据本发明一个或一个以上实施例刷新存储器块。
图6图解说明用于刷新疲劳存储器单元块的一个实施例的流程图。尽管所图解说明的实施例提到存储器块的刷新，但替代实施例可刷新存储器单元的个别页或多于一存储器块。
存储器控制器监测每一存储器单元的疲劳状况601。举例来说，控制器可寻找行为参数中将指示存储器块处于疲劳中的降级的指示。一个此降级指示是单元或若干单元需要比编程某一状态通常所需要的量更大的编程脉冲来达到所述状态。另一指示是完全擦除所述单元或若干单元的能力。再一指示是致使Vt移动比通常所经历的更多的量以实现特定经编程状态的程序干扰。另外一些指示包含增加的错误率及/或其它降级的行为参数。
如果所监测参数中有任何参数处于其所需操作范围之外603，则刷新整个存储器块。通过首先从存储器块中读出数据来将此完成605。在一个实施例中，将每一存储器单元编程到指示所述单元上所存储的数字位模式(即，一个或一个以上位)的特定模拟电压。从存储器块读出数据包括借助模拟读取电路读取每一单元上所存储的模拟电压。
所述模拟读取电路在耦合到被读取的选定单元的字线上提供增加的读取电压(例如，经斜升电压)。接着监测耦合到选定单元的位线的电流，所述电流指示当斜升电压等于或超过其阈值电压时所述单元已由其阈值电压接通。此阈值电压是存储在选定单元上的模拟电压。
可对读取数据实施错误校正方案607。举例来说，可使用错误校正代码(ECC)。ECC是其中每一数据信号应符合于特定构造规则的代码。一般可自动地检测及校正与读取数据信号的此构造不算太大的违背。ECC的实例包含汉明代码、BCH代码、里德-所罗门代码、里德-米勒代码、二进制格雷代码及格栅代码调制。一些错误校正代码可校正单位错误且检测双位错误。其它代码可检测及/或校正多位错误。
接着将从疲劳存储器块读取的数据写入到另一存储器块609。如果对所读取数据使用ECC，则将经错误校正的数据写入到新存储器块609。将对老存储器块的任何存取重新引导到新存储器块。
接着，将老存储器块标记为坏的以使其不再被使用，或者所述块可完成回收处理以修补疲劳单元611。如果存储器块中的单元或若干单元的疲劳状况无法修复，则不应再使用所述块。如果所述单元或若干单元的疲劳状况可通过回收处理(例如额外的擦除或编程操作)来修复，则存储器块得以修补及重新使用。
结论
本发明的一个或一个以上实施例通过将来自疲劳存储器块、页或存储器的其它区域的数据移动到另一位置来刷新疲劳的非易失性存储器单元。在将从疲劳区域读取出的数据写入到新的位置之前，可通过错误检测及校正处理对所述数据进行操作。本发明实施例可用于非易失性存储器装置，例如“与非”快闪存储器、“或非”快闪存储器或其它类型的非易失性存储器装置。
虽然本文已图解说明及描述了具体实施例，但所属领域的技术人员将易于了解，旨在实现相同目的的任何布置均可代替所显示的具体实施例。所属领域的技术人员将明了对本发明的许多更改。因此，希望此申请案涵盖本发明的任何更改或变化形式。

Claims (17)

1.一种用于刷新存储器阵列(104)中的非易失性存储器单元的方法，所述方法包括： 
监测非易失性存储器单元的行为参数(601)，在所述行为参数中寻找降级指示，其中所述行为参数包含用于编程的编程脉冲量、单元的错误率及阈值电压响应于编程干扰的移位，且其中所述降级指示包含增大的编程脉冲量，增加的错误率，阈值电压响应于编程干扰的更多量移位；及 
当所述非易失性存储器单元的被监测行为参数指示所述行为参数中的降级时，将所述非易失性存储器单元中所存储的数据移动到所述存储器阵列中的其它存储器单元(605)； 
如果确定对其指示所述行为参数中的降级的所述存储器单元可修复，则对所述非易失性存储器单元执行回收操作(611)，其中对所述非易失性存储器单元指示所述行为参数中的降级。 
2.根据权利要求1所述的方法，且其进一步包含在将所述数据移动到所述其它存储器单元之前对所述数据执行错误校正编码。 
3.根据权利要求1所述的方法，其中移动所述数据包括： 
从对其指示所述行为参数中的降级的每一非易失性存储器单元读取数据； 
对所述数据执行错误校正；及 
将所述数据写入到所述存储器阵列中的所述其它存储器单元。 
4.根据权利要求1所述的方法，且其进一步包括： 
监测所述存储器阵列中的第一存储器块中的非易失性存储器单元的多个行为参数(601)； 
如果第一存储器块中的非易失性存储器单元的所述多个行为参数中的任何行为参数处于每一参数的所需操作范围之外(603)，则从所述存储器阵列中的所述第一存储器块中的每一存储器单元中读取出数据(605)； 
对来自每一存储器单元的所述数据执行错误校正操作以形成经错误校正的数据(607)；及 
将所述经错误校正的数据写入到第二存储器块的非易失性存储器单元中(609)。 
5.根据权利要求4所述的方法，且其进一步包含在将所述经错误校正的数据写入到第二存储器块的非易失性存储器单元中(609)之后，产生所述第一存储器块有缺 陷的指示(611)。 
6.根据权利要求4所述的方法，且其进一步包含在将所述经错误校正的数据写入到第二存储器块的非易失性存储器单元中(609)之后，对所述第一存储器块执行回收处理(611)。 
7.根据权利要求4所述的方法，且其进一步包含在将所述经错误校正的数据写入到第二存储器块的非易失性存储器单元中之后，将打算针对所述第一存储器块的存储器存取重新引导到所述第二存储器块。 
8.根据权利要求4所述的方法，其中执行所述错误校正操作包括执行包含以下各项中的一者的错误校正代码操作：汉明代码、BCH代码、里德-所罗门代码、里德-米勒代码、二进制格雷代码及格栅代码调制。 
9.根据权利要求4所述的方法，其中多个行为参数包括以下各项：将存储器单元编程到预定经编程状态所需要的编程脉冲量，所述编程脉冲量由脉冲的数目及编程电压确定；由通过预定程序脉冲量编程的存储器单元所实现的编程阈值电压；将存储器单元擦除到预定擦除状态所需要的擦除脉冲量，所述擦除脉冲量由脉冲的数目及擦除电压确定；或由通过预定擦除脉冲量擦除的存储器单元所实现的擦除阈值电压。 
10.一种存储器装置，其包括： 
存储器阵列，其包括多个存储器单元；及 
存储器控制器，其耦合到所述存储器阵列以用于控制所述存储器阵列的操作，所述存储器控制器经配置以监测所述多个存储器单元的疲劳状况，其中所述存储器控制器经配置以当对第一存储器单元指示疲劳状况时通过将来自第一存储器单元的数据移动到第二存储器单元来刷新所述第一存储器单元，其中所述疲劳状况包括阈值窗口比正常情况移位更大量，和/或错误率增加； 
其中，所述存储器控制器经配置以当对所述第一存储器单元指示疲劳状况时且如果确定所述第一存储器单元可修复，则对所述第一存储器单元执行回收操作。 
11.根据权利要求10所述的存储器装置，且其进一步包括将所述数据转换为模拟电压的数字表示的读取/写入通道，其中所述数据存储为所述模拟电压。 
12.根据权利要求11所述的存储器装置，其中所述读取/写入通道进一步包括用于将所述模拟电压的所述数字表示转换为所述模拟电压的数/模转换器。 
13.根据权利要求10所述的存储器装置，其中所述存储器控制器进一步经配置以在编程所述第二存储器单元之前对所述数据执行错误校正。 
14.一种固态大容量存储系统，其包括： 
存储器装置，其包括经配置以存储表示数字位模式的模拟电压的多个存储器单元； 
控制器，其耦合到所述存储器装置以用于控制所述存储器装置的操作，所述控制器经配置以监测所述存储器单元的疲劳状况，其中所述存储器控制器经配置以当第一存储器块包括对其指示至少一个疲劳状况的存储器单元时将来自第一存储器块的数据转移到第二存储器块，其中所述疲劳状况包括阈值窗口比正常情况移位更大量，和/或错误率增加；及 
读取/写入通道，其用于将所述控制器耦合到所述存储器装置并提供所述模拟电压到所述数字位模式的模/数转换及所述数字位模式到所述模拟电压的数/模转换； 
如果确定所述第一存储器块可修复，则所述控制器适于对所述第一存储器块执行回收操作。 
15.根据权利要求14所述的系统，其中所述存储器装置是“与非”快闪存储器装置。 
16.根据权利要求14所述的系统，其中所述模拟电压是包括多个位的数字位模式的表示。 
17.根据权利要求14所述的系统，其中所述控制器进一步经配置以将对所述第一存储器块做出的存储器存取转移到所述第二存储器块。 
CN2008800252522A 2007-07-19 2008-07-14 基于疲劳状况刷新非易失性存储器单元 Active CN101755307B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/879,877 2007-07-19
US11/879,877 US8060798B2 (en) 2007-07-19 2007-07-19 Refresh of non-volatile memory cells based on fatigue conditions
PCT/US2008/069941 WO2009012204A1 (en) 2007-07-19 2008-07-14 Refresh of non-volatile memory cells based on fatigue conditions

Publications (2)

Publication Number Publication Date
CN101755307A CN101755307A (zh) 2010-06-23
CN101755307B true CN101755307B (zh) 2013-11-06

Family

ID=40260014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800252522A Active CN101755307B (zh) 2007-07-19 2008-07-14 基于疲劳状况刷新非易失性存储器单元

Country Status (7)

Country Link
US (3) US8060798B2 (zh)
EP (1) EP2171722B1 (zh)
JP (1) JP5483202B2 (zh)
KR (1) KR101136273B1 (zh)
CN (1) CN101755307B (zh)
TW (1) TWI479494B (zh)
WO (1) WO2009012204A1 (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7770079B2 (en) 2007-08-22 2010-08-03 Micron Technology Inc. Error scanning in flash memory
WO2009050703A2 (en) * 2007-10-19 2009-04-23 Anobit Technologies Data storage in analog memory cell arrays having erase failures
JP4489127B2 (ja) * 2008-02-29 2010-06-23 株式会社東芝 半導体記憶装置
US20100138588A1 (en) * 2008-12-02 2010-06-03 Silicon Storage Technology, Inc. Memory controller and a method of operating an electrically alterable non-volatile memory device
US8161355B2 (en) * 2009-02-11 2012-04-17 Mosys, Inc. Automatic refresh for improving data retention and endurance characteristics of an embedded non-volatile memory in a standard CMOS logic process
US9070473B2 (en) 2009-12-02 2015-06-30 Micron Technology, Inc. Refresh architecture and algorithm for non-volatile memories
US8356137B2 (en) * 2010-02-26 2013-01-15 Apple Inc. Data storage scheme for non-volatile memories based on data priority
US8607105B1 (en) * 2010-04-19 2013-12-10 Altera Corporation Memory test circuit and memory test techniques
WO2011133139A1 (en) * 2010-04-19 2011-10-27 Hewlett-Packard Development Company, L.P. Refreshing memristive systems
US8638602B1 (en) 2010-09-10 2014-01-28 Western Digital Technologies, Inc. Background selection of voltage reference values for performing memory read operations
US11614893B2 (en) 2010-09-15 2023-03-28 Pure Storage, Inc. Optimizing storage device access based on latency
US12008266B2 (en) 2010-09-15 2024-06-11 Pure Storage, Inc. Efficient read by reconstruction
US8756474B2 (en) * 2011-03-21 2014-06-17 Denso International America, Inc. Method for initiating a refresh operation in a solid-state nonvolatile memory device
US8503237B1 (en) 2011-05-18 2013-08-06 Western Digital Technologies, Inc. System and method for data recovery in a solid state storage device
US8874994B2 (en) 2011-07-22 2014-10-28 Sandisk Technologies Inc. Systems and methods of storing data
US9176800B2 (en) 2011-08-31 2015-11-03 Micron Technology, Inc. Memory refresh methods and apparatuses
US8990644B2 (en) * 2011-12-22 2015-03-24 Micron Technology, Inc. Apparatus and methods of programming memory cells using adjustable charge state level(s)
US9361201B2 (en) 2012-08-07 2016-06-07 Kabushiki Kaisha Toshiba Memory system and memory controller
US8966343B2 (en) 2012-08-21 2015-02-24 Western Digital Technologies, Inc. Solid-state drive retention monitor using reference blocks
US9627085B2 (en) * 2012-11-29 2017-04-18 Silicon Motion Inc. Refresh method for flash memory and related memory controller thereof
US9063879B2 (en) 2012-12-13 2015-06-23 Sandisk Technologies Inc. Inspection of non-volatile memory for disturb effects
JP2016505184A (ja) * 2013-01-31 2016-02-18 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． Ｒａｍリフレッシュレート
US9367391B2 (en) 2013-03-15 2016-06-14 Micron Technology, Inc. Error correction operations in a memory device
KR101653293B1 (ko) * 2013-08-15 2016-09-01 실리콘 모션 인코포레이티드 플래시 메모리의 재생 방법 및 이에 관한 메모리 컨트롤러
US9342401B2 (en) 2013-09-16 2016-05-17 Sandisk Technologies Inc. Selective in-situ retouching of data in nonvolatile memory
US9785499B2 (en) 2014-02-12 2017-10-10 Seagate Technology Llc Hot-read data aggregation and code selection
US10056141B2 (en) * 2014-07-30 2018-08-21 Hewlett Packard Enterprise Development Lp Current behavior of elements
US9971647B2 (en) * 2014-07-31 2018-05-15 Winbond Electronics Corporation Apparatus and method for programming ECC-enabled NAND flash memory
TWI587302B (zh) * 2014-12-09 2017-06-11 華邦電子股份有限公司 記憶體編程方法以及記憶體裝置
KR102277521B1 (ko) 2015-01-23 2021-07-16 삼성전자주식회사 저장 장치 및 그것의 리드 리클레임 및 읽기 방법
US9852795B2 (en) 2015-09-24 2017-12-26 Samsung Electronics Co., Ltd. Methods of operating nonvolatile memory devices, and memory systems including nonvolatile memory devices
TWI594248B (zh) * 2015-12-30 2017-08-01 華邦電子股份有限公司 記憶體裝置的刷新方法以及可調整刷新操作頻率的記憶體裝置
US11481126B2 (en) * 2016-05-24 2022-10-25 Micron Technology, Inc. Memory device error based adaptive refresh rate systems and methods
KR20170143084A (ko) 2016-06-17 2017-12-29 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
JP6674361B2 (ja) 2016-09-29 2020-04-01 キオクシア株式会社 メモリシステム
US10756816B1 (en) 2016-10-04 2020-08-25 Pure Storage, Inc. Optimized fibre channel and non-volatile memory express access
US9793912B1 (en) * 2016-12-27 2017-10-17 Western Digital Technologies, Inc. Analog-to-digital conversion circuitry with real-time adjusted gain and resolution
US11947814B2 (en) 2017-06-11 2024-04-02 Pure Storage, Inc. Optimizing resiliency group formation stability
US10261914B2 (en) * 2017-08-25 2019-04-16 Micron Technology, Inc. Methods of memory address verification and memory devices employing the same
US11086790B2 (en) 2017-08-25 2021-08-10 Micron Technology, Inc. Methods of memory address verification and memory devices employing the same
KR20190038049A (ko) * 2017-09-29 2019-04-08 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US10860475B1 (en) 2017-11-17 2020-12-08 Pure Storage, Inc. Hybrid flash translation layer
FR3077232B1 (fr) 2018-02-01 2019-12-27 Continental Automotive France Sauvegarde du contexte d’un module electronique d’un systeme de surveillance de pression des pneumatiques pour vehicule automobile
US12001688B2 (en) 2019-04-29 2024-06-04 Pure Storage, Inc. Utilizing data views to optimize secure data access in a storage system
KR101931130B1 (ko) 2018-05-21 2018-12-20 주식회사 우심시스템 프린트 헤드 구동장치 및 이를 포함하는 인쇄장치
US11500570B2 (en) 2018-09-06 2022-11-15 Pure Storage, Inc. Efficient relocation of data utilizing different programming modes
US11520514B2 (en) 2018-09-06 2022-12-06 Pure Storage, Inc. Optimized relocation of data based on data characteristics
CN109491820A (zh) * 2018-11-06 2019-03-19 湖南国科微电子股份有限公司 一种固态硬盘读错误处理方法
KR102649315B1 (ko) * 2018-12-03 2024-03-20 삼성전자주식회사 휘발성 메모리 장치를 포함하는 메모리 모듈 및 이를 포함하는 메모리 시스템
US11714572B2 (en) 2019-06-19 2023-08-01 Pure Storage, Inc. Optimized data resiliency in a modular storage system
JP7353889B2 (ja) * 2019-09-19 2023-10-02 キオクシア株式会社 メモリシステムおよび方法
US12001684B2 (en) 2019-12-12 2024-06-04 Pure Storage, Inc. Optimizing dynamic power loss protection adjustment in a storage system
DE102020133713A1 (de) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Speicheraktualisierung
US11507297B2 (en) 2020-04-15 2022-11-22 Pure Storage, Inc. Efficient management of optimal read levels for flash storage systems
US11416338B2 (en) 2020-04-24 2022-08-16 Pure Storage, Inc. Resiliency scheme to enhance storage performance
US11474986B2 (en) 2020-04-24 2022-10-18 Pure Storage, Inc. Utilizing machine learning to streamline telemetry processing of storage media
US11768763B2 (en) 2020-07-08 2023-09-26 Pure Storage, Inc. Flash secure erase
US11513974B2 (en) 2020-09-08 2022-11-29 Pure Storage, Inc. Using nonce to control erasure of data blocks of a multi-controller storage system
US11681448B2 (en) 2020-09-08 2023-06-20 Pure Storage, Inc. Multiple device IDs in a multi-fabric module storage system
US11487455B2 (en) 2020-12-17 2022-11-01 Pure Storage, Inc. Dynamic block allocation to optimize storage system performance
US11630593B2 (en) 2021-03-12 2023-04-18 Pure Storage, Inc. Inline flash memory qualification in a storage system
US11832410B2 (en) 2021-09-14 2023-11-28 Pure Storage, Inc. Mechanical energy absorbing bracket apparatus
US11994723B2 (en) 2021-12-30 2024-05-28 Pure Storage, Inc. Ribbon cable alignment apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307776B1 (en) * 1997-09-08 2001-10-23 Sandisk Corporation Multi-bit-per-cell flash EEPROM memory with refresh

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128944A (en) * 1989-05-26 1992-07-07 Texas Instruments Incorporated Apparatus and method for providing notification of bit-cell failure in a redundant-bit-cell memory
JP2730375B2 (ja) * 1992-01-31 1998-03-25 日本電気株式会社 半導体メモリ
US5365486A (en) * 1992-12-16 1994-11-15 Texas Instruments Incorporated Method and circuitry for refreshing a flash electrically erasable, programmable read only memory
US5883903A (en) * 1993-09-20 1999-03-16 Fujitsu Limited Semiconductor memory of XN type having parity corresponding to n×m bits
US5511020A (en) * 1993-11-23 1996-04-23 Monolithic System Technology, Inc. Pseudo-nonvolatile memory incorporating data refresh operation
US5539690A (en) * 1994-06-02 1996-07-23 Intel Corporation Write verify schemes for flash memory with multilevel cells
US5907700A (en) * 1994-10-24 1999-05-25 Intel Corporation Controlling flash memory program and erase pulses
FR2728380A1 (fr) * 1994-12-20 1996-06-21 Sgs Thomson Microelectronics Procede d'ecriture de donnees dans une memoire et memoire electriquement programmable correspondante
JP3176019B2 (ja) * 1995-04-05 2001-06-11 株式会社東芝 不揮発性半導体記憶部を含む記憶システム
US5621687A (en) * 1995-05-31 1997-04-15 Intel Corporation Programmable erasure and programming time for a flash memory
US5729489A (en) * 1995-12-14 1998-03-17 Intel Corporation Programming flash memory using predictive learning methods
US5701266A (en) * 1995-12-14 1997-12-23 Intel Corporation Programming flash memory using distributed learning methods
US5737265A (en) * 1995-12-14 1998-04-07 Intel Corporation Programming flash memory using data stream analysis
JPH09244961A (ja) * 1996-03-08 1997-09-19 Mitsubishi Electric Corp フラッシュａｔａ−ｐｃカード
JP2833574B2 (ja) * 1996-03-28 1998-12-09 日本電気株式会社 不揮発性半導体記憶装置
US5815439A (en) * 1996-04-30 1998-09-29 Agate Semiconductor, Inc. Stabilization circuits and techniques for storage and retrieval of single or multiple digital bits per memory cell
US5715193A (en) * 1996-05-23 1998-02-03 Micron Quantum Devices, Inc. Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks
JPH09330598A (ja) * 1996-06-10 1997-12-22 Mitsubishi Electric Corp 記憶装置及びその特性劣化状態判定方法
JP3450625B2 (ja) * 1997-02-10 2003-09-29 東芝マイクロエレクトロニクス株式会社 不揮発性半導体記憶装置とその動作方法
TW380255B (en) * 1997-02-26 2000-01-21 Toshiba Corp Semiconductor memory
JP3565687B2 (ja) * 1997-08-06 2004-09-15 沖電気工業株式会社 半導体記憶装置およびその制御方法
US6000006A (en) * 1997-08-25 1999-12-07 Bit Microsystems, Inc. Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage
EP0913832B1 (en) * 1997-11-03 2003-07-23 STMicroelectronics S.r.l. Method for multilevel programming of a nonvolatile memory, and a multilevel nonvolatile memory
KR100297986B1 (ko) * 1998-03-13 2001-10-25 김영환 플래쉬 메모리 셀 어레이의 웨어 레벨링 시스템 및 웨어 레벨링 방법
FR2782425B1 (fr) 1998-07-31 2000-10-13 France Telecom Procede et dispositif de codage correcteur d'erreurs et procede et dispositif de decodage correspondant
JP2000173277A (ja) * 1998-12-09 2000-06-23 Hitachi Ltd 不揮発性半導体記憶装置およびそのリフレッシュ方法
US6108250A (en) * 1999-04-15 2000-08-22 Alliance Semiconductor Corporation Fast redundancy scheme for high density, high speed memories
JP3937214B2 (ja) * 1999-09-17 2007-06-27 株式会社ルネサステクノロジ エラー訂正回数を記録する記憶装置
JP3975245B2 (ja) * 1999-12-16 2007-09-12 株式会社ルネサステクノロジ 記録再生装置および半導体メモリ
US6570785B1 (en) * 2000-10-31 2003-05-27 Sandisk Corporation Method of reducing disturbs in non-volatile memory
JP2002230984A (ja) * 2001-02-05 2002-08-16 Fujitsu Ltd 不揮発性半導体記憶装置
JP4059472B2 (ja) * 2001-08-09 2008-03-12 株式会社ルネサステクノロジ メモリカード及びメモリコントローラ
US6895464B2 (en) * 2002-06-03 2005-05-17 Honeywell International Inc. Flash memory management system and method utilizing multiple block list windows
JP4580621B2 (ja) 2003-03-17 2010-11-17 ソニー株式会社 半導体メモリ
US7149950B2 (en) 2003-09-12 2006-12-12 Hewlett-Packard Development Company, L.P. Assisted memory device for reading and writing single and multiple units of data
US7012835B2 (en) 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
US7350044B2 (en) * 2004-01-30 2008-03-25 Micron Technology, Inc. Data move method and apparatus
US7325090B2 (en) 2004-04-29 2008-01-29 Sandisk Il Ltd. Refreshing data stored in a flash memory
FR2874732A1 (fr) * 2004-08-31 2006-03-03 St Microelectronics Sa Procede de programmation de cellules memoire incluant une detection des degradations de transconductance
DE602005014567D1 (de) * 2004-10-21 2009-07-02 Nxp Bv Speicherbaustein und verfahren zur bereitstellung eines auf einer mittleren schwelle basierenden auffrischmechanismus
US7441067B2 (en) * 2004-11-15 2008-10-21 Sandisk Corporation Cyclic flash memory wear leveling
US7283395B2 (en) 2005-06-24 2007-10-16 Infineon Technologies Flash Gmbh & Co. Kg Memory device and method for operating the memory device
US7502921B2 (en) * 2005-08-02 2009-03-10 Sandisk Corporation Situation sensitive memory performance
US7653778B2 (en) * 2006-05-08 2010-01-26 Siliconsystems, Inc. Systems and methods for measuring the useful life of solid-state storage devices
US7904788B2 (en) * 2006-11-03 2011-03-08 Sandisk Corporation Methods of varying read threshold voltage in nonvolatile memory
US7743203B2 (en) * 2007-05-11 2010-06-22 Spansion Llc Managing flash memory based upon usage history

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307776B1 (en) * 1997-09-08 2001-10-23 Sandisk Corporation Multi-bit-per-cell flash EEPROM memory with refresh

Also Published As

Publication number Publication date
US20120030529A1 (en) 2012-02-02
US20140040683A1 (en) 2014-02-06
US20090024904A1 (en) 2009-01-22
KR20100043244A (ko) 2010-04-28
US8707112B2 (en) 2014-04-22
KR101136273B1 (ko) 2012-04-19
CN101755307A (zh) 2010-06-23
EP2171722B1 (en) 2012-08-22
JP2010533929A (ja) 2010-10-28
TWI479494B (zh) 2015-04-01
US9158612B2 (en) 2015-10-13
EP2171722A1 (en) 2010-04-07
JP5483202B2 (ja) 2014-05-07
EP2171722A4 (en) 2010-08-04
US8060798B2 (en) 2011-11-15
TW200912938A (en) 2009-03-16
WO2009012204A1 (en) 2009-01-22

Similar Documents

Publication Publication Date Title
CN101755307B (zh) 基于疲劳状况刷新非易失性存储器单元
CN101755305B (zh) 存储器装置及操作存储器单元的方法
CN101681295B (zh) 固态存储器中的粗略与精细编程
CN101681284B (zh) 以每单元变化位将错误校正码编程到固态存储器装置中
CN101689404B (zh) 固态存储器中的编程速率识别及控制
CN101796589B (zh) 用于移除系统影响的存储器控制器自校准
CN101983378B (zh) 固态存储器装置中的模拟读取与写入路径
CN101868829B (zh) 用于m位存储器单元的m+n位编程和m+l位读取
CN101689134B (zh) 以每单元不同位对存储器进行编程
CN101681321B (zh) 利用数据值的模拟通信的固态存储器
CN101821811B (zh) 对多级单元存储器进行编程的方法及装置
CN101828237B (zh) 感测nand快闪中的存储器单元
CN101627371B (zh) 用于nand存储器的编程管理数据
CN101765888B (zh) 基于控制器性能要求的编程
CN102792382B (zh) 存储器装置中的感测操作
KR20150009478A (ko) 고체-상태 비휘발성 메모리 셀들의 부분적 재프로그래밍
US8090999B2 (en) Memory media characterization for development of signal processors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant