CN101755305B - 存储器装置及操作存储器单元的方法 - Google Patents

存储器装置及操作存储器单元的方法 Download PDF

Info

Publication number
CN101755305B
CN101755305B CN200880025242.9A CN200880025242A CN101755305B CN 101755305 B CN101755305 B CN 101755305B CN 200880025242 A CN200880025242 A CN 200880025242A CN 101755305 B CN101755305 B CN 101755305B
Authority
CN
China
Prior art keywords
voltage
threshold voltage
expression
word
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880025242.9A
Other languages
English (en)
Other versions
CN101755305A (zh
Inventor
维沙尔·萨林
辉俊胜
弗朗姬·F·鲁帕尔瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN201410036255.3A priority Critical patent/CN103730166B/zh
Publication of CN101755305A publication Critical patent/CN101755305A/zh
Application granted granted Critical
Publication of CN101755305B publication Critical patent/CN101755305B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明揭示一种存储器装置，其包含耦合到位线的取样与保持电路。所述取样与保持电路存储选定存储器单元的目标阈值电压。编程所述存储器单元且接着以经斜升读取电压检验所述存储器单元。将接通所述存储器单元的所述读取电压存储在所述取样与保持电路中。通过比较器电路将所述目标阈值电压与所述读取电压进行比较。当所述读取电压至少大致等于(即，大致等于且/或开始超过)所述目标阈值电压时，所述比较器电路产生禁止信号。

Description

存储器装置及操作存储器单元的方法
技术领域
本发明大体来说涉及半导体存储器，且更特定来说涉及固态非易失性存储器装置。 
背景技术
电子装置通常具有可供其使用的某些类型的大容量存储装置。一种常见的实例为硬磁盘驱动器(HDD)。HDD能够以相对低成本进行大量存储，且当前消费者HDD具有超过一个太字节的容量。 
HDD通常将数据存储于旋转磁性媒体或唱片上。通常将数据作为磁通量反转的模式而存储在所述唱片上。为向典型HDD写入数据，以高速度旋转所述唱片，同时浮动于所述唱片上方的写入头产生一连串磁性脉冲以在所述唱片上对准磁性粒子来表示所述数据。当从典型HDD读取数据时，当磁阻读取头浮动于高速旋转的唱片上方时，其中会感应出电阻变化。在实践中，所得的数据信号为模拟信号，所述信号的波峰及波谷是所述数据模式的磁通量反转所引起的结果。然后使用称为局部响应最大相似(PRML)的数字信号处理技术对所述模拟数据信号取样以确定负责产生所述数据信号的可能数据模式。 
HDD因其机械性质而具有一些缺陷。HDD因冲击、振动或强磁场而易发生损坏或过度读取/写入错误。另外，其在便携式电子装置中使用相对较大的电力。 
大容量存储装置的另一实例为固态驱动器(SSD)。SSD利用半导体存储器装置来存储其数据而不是将数据存储于旋转媒体上，但其包含使其在其主机系统看来为典型HDD的接口及形状因子。存储器装置SSD通常为非易失性快闪存储器装置。 
快闪存储器装置已发展为用于各种电子应用的非易失性存储器的普遍来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低功率消耗的单晶体管存储器单元。通过编程电荷存储或陷获层或其它物理现象，所述单元的阈值电压的改变确定每一单元的数据值。快闪存储器及其它非易失性存储器的常见使用包含：个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电器、车辆、无线装置、移动电话及可装卸式存储器模块，且非易失性存储器的使用范围正继续扩大。 
与HDD不同的是，归因于其固态性质，SDD的操作通常不会受到振动、冲击或磁场等因素的影响。类似地，由于不具有移动部件，SDD具有比HDD更低的功率要 求。然而，与具有相同形状因子的HDD相比，SSD当前具有低得多的存储容量及明显较高的每位成本。 
出于上述原因，且由于所属领域的技术人员在阅读及了解本说明书之后将明了的其它原因，此项技术中需要替代的大容量存储装置选择。 
发明内容
附图说明
图1为根据本发明实施例的存储器装置的简化方块图。 
图2为可存在于图1的存储器装置中的实例性“与非”存储器阵列的一部分的示意图。 
图3为根据本发明一个实施例的固态大容量存储系统的方块示意图。 
图4为对概念性地显示可根据本发明实施例经由读取/写入通道从存储器装置接收的数据信号的波形图的描绘。 
图5为根据本发明实施例的电子系统的方块示意图。 
图6为并入有取样/保持及比较器电路的存储器装置的一个实施例的方块图。 
图7为根据图6的方块图的取样/保持及比较器电路的一个实施例的方块图。 
图8为根据图6的方块图的取样/保持及比较器电路的替代实施例的方块图。 
图9为用于在半导体存储器装置中进行模拟读取的方法的一个实施例的流程图。 
具体实施方式
在以下对本实施例的详细说明中，参照形成本发明一部分且其中以图解说明方式显示可在其中实践实施例的具体实施例的附图。充分详细地描述这些实施例以使所属领域的技术人员能够实践本发明，但应了解，还可利用其它实施例，且可做出过程、电或机械改变而不背离本发明的范围。因此，不可将以下详细说明视为具限定性意义。 
传统固态存储器装置以二进制信号形式传递数据。通常，接地电位表示数据位的第一逻辑电平(例如，数据值“0”)，而电源电位表示数据位的第二逻辑电平(例如，数据值“1”)。可指派多级单元(MLC)，举例来说，四个不同阈值电压(Vt)范围，每一范围200mV，其中每一范围对应于不同的数据状态，由此表示四个数据值或位模式。通常，每一范围之间具有0.2V到0.4V的静区或容限以防止Vt分布发生重叠。如果所述单元的Vt处于第一范围内，则认为所述单元可存储逻辑11状态且通常将此视为所述单元的已擦除状态。如果Vt处于第二范围内，则可认为所述单元存储逻辑10状态。如果Vt处于第三范围内，则可认为所述单元存储逻辑00状态。且如果Vt处于 第四范围内，则可认为所述单元存储逻辑01状态。 
当编程上文所描述的传统MLC装置时，通常首先将单元作为块而擦除以响应于所述已擦除状态。在擦除单元块之后，必要时首先编程每一单元的最低有效位(LSB)。举例来说，如果LSB为1，则不必进行编程，但如果LSB为0，则将目标存储器单元的Vt从对应于所述11逻辑状态的Vt范围移动到对应于所述10逻辑状态的Vt范围。在编程所述LSB之后，以类似方式编程每一单元的最高有效位(MSB)，从而在必要时使Vt发生移位。当读取传统存储器装置的MLC时，一个或一个以上读取操作大体确定单元电压的Vt落入所述范围中的哪一者中。举例来说，第一读取操作可确定目标存储器单元的Vt指示MSB是1还是0，而第二读取操作可确定所述目标存储器单元的Vt指示LSB是1还是0。然而，在每一情形中，从目标存储器单元的读取操作返回单个位，而不管每一单元上存储有多少位。当在每一MLC上存储更多位时，此多程序及读取操作问题变得愈加棘手。由于每一此编程或读取操作均为二进制操作，即，每一操作均针对每单元编程或返回单个信息位，因此在每一MLC上存储更多位可导致较长的操作时间。 
说明性实施例的存储器装置将数据作为Vt范围存储在存储器单元上。然而，与传统存储器装置不同，编程及读取操作能够不将数据信号用作MLC数据值的离散位，而是用作MLC数据值的完全表示，例如其完整位模式。举例来说，在两位MLC装置中，可编程目标阈值电压来表示那两个位的位模式，而不是编程单元的LSB且随后编程所述单元的MSB。也就是说，将向存储器单元施加一连串编程及检验操作直到所述存储器单元获得其目标阈值电压，而不是编程到第一位的第一阈值电压、移位到第二位的第二阈值电压等。类似地，可将单元的阈值电压作为表示所述单元的完整数据值或位模式的单个信号来确定及传递，而不是利用多次读取操作来确定所述单元上所存储的每一位。各个实施例的存储器装置不像传统存储器装置那样仅仅注意存储器单元的阈值电压处于某一标称阈值电压以上还是以下。而是，产生表示所述存储器单元跨越可能的连续阈值电压范围的实际阈值电压的电压信号。当每单元位计数增加时，此方法的优点变得更为明显。举例来说，如果所述存储器单元将存储八个信息位，则单个读取操作将会返回表示八个信息位的单个模拟数据信号。 
图1为根据本发明实施例的存储器装置101的简化方块图。存储器装置101包含布置为行与列的存储器单元104阵列。尽管将主要参照“与非”存储器阵列来描述各实施例，但各实施例并不限于存储器阵列104的特定架构。适于本实施例的其它阵列架构的某些实例包含“或非”阵列、“与”阵列及虚拟接地阵列。然而，一般来说，本文所描述的实施例可适用于准许产生指示每一存储器单元的阈值电压的数据信号的任何阵列架构。 
提供行解码电路108及列解码电路110以对提供到存储器装置101的地址信号进行解码。地址信号经接收及解码以存取存储器阵列104。存储器装置101还包含输入/输出(I/O)控制电路112，以管理命令、地址及数据向存储器装置101的输入以及数 据及状态信息从存储器装置101的输出。地址寄存器114耦合在I/O控制电路112与行解码电路108及列解码电路110之间，以在解码之前锁存地址信号。将命令寄存器124耦合在I/O控制电路112与控制逻辑116之间以锁存传入命令。控制逻辑116响应于所述命令来控制对存储器阵列104的存取，并为外部处理器130产生状态信息。控制逻辑116耦合到行解码电路108及列解码电路110以响应于所述地址来控制行解码电路108及列解码电路110。 
控制逻辑116还耦合到取样与保持电路118。取样与保持电路118锁存呈模拟电压电平形式的传入或传出数据。举例来说，所述取样与保持电路可含有用于对表示待写入到存储器单元的数据的传入电压信号或指示从存储器单元感测的阈值电压的传出电压信号进行取样的电容器或其它模拟存储装置。取样与保持电路118可进一步提供对所取样电压的放大及/或缓冲以向外部装置提供更强的数据信号。 
对模拟电压信号的处置可采取类似于CMOS成像器技术领域中众所周知的方法的方法，其中在所述成像器的像素处响应于入射光照而产生的电荷电平存储于电容器上。接着使用具有参考电容器的差分放大器将这些电荷电平转换为电压信号来作为所述差分放大器的第二输入。接着将所述差分放大器的输出传递到模/数转换(ADC)装置以获得表示光照强度的数字值。在本实施例中，可响应于使电荷经受指示存储器单元的实际或目标阈值电压(分别用于读取或编程所述存储器单元)的电压电平而将所述电荷存储在电容器上。接着可使用将接地输入或其它参考信号作为第二输入的差分放大器将此电荷转换为模拟电压。接着可将所述差分放大器的输出传递到I/O控制电路112以供在读取操作的情况下从存储器装置输出或用于编程所述存储器装置时的一个或一个以上检验操作期间进行比较。应注意，I/O控制电路112可任选地包含模/数转换功能及数/模转换(DAC)功能以将读取数据从模拟信号转换为数字位模式且将写入数据从数字位模式转换为模拟信号，以便使存储器装置101可适于与模拟数据接口或数字数据接口进行通信。 
在写入操作期间，编程存储器阵列104的目标存储器单元直到指示其Vt电平的电压匹配保持于取样与保持电路118中的电平。作为一个实例，此可使用差分感测装置来完成以将所保持的电压电平与目标存储器单元的阈值电压进行比较。与传统存储器编程极为类似的是，可向目标存储器单元施加编程脉冲以增大其阈值电压直到达到或超过所需值。在读取操作中，将所述目标存储器单元的Vt电平传递到取样与保持电路118以供直接作为模拟信号或作为所述模拟信号的数字化表示传送到外部处理器(图1中未显示)，此取决于ADC/DAC功能是提供于存储器装置的外部还是内部。 
可以各种方式确定单元的阈值电压。举例来说，可在目标存储器单元被激活的时刻对字线电压进行取样。或者，可将经升压电压施加到目标存储器单元的第一源极/漏极侧，且可将阈值电压视为其控制栅极电压与其另外的源极/漏极侧处的电压之间的差。通过将所述电压耦合到电容器，可与所述电容器共享电荷以存储经取样电压。注意，所述经取样电压无需与阈值电压相等，而仅仅指示所述电压。举例来说，在将经 升压电压施加到所述存储器单元的第一源极/漏极侧并将已知电压施加到其控制栅极的情况下，由于在所述存储器单元的第二源极/漏极侧处产生的电压指示所述存储器单元的阈值电压，因此可将所产生电压视为数据信号。 
取样与保持电路118可包含高速缓存，即每一数据值多个存储位置，以使得存储器装置101在将第一数据值传送到外部处理器的同时可读取下一数据值，或在将第一数据值写入到存储器阵列104的同时接收下一数据值。状态寄存器122耦合在I/O控制电路112与控制逻辑116之间以锁存用于输出到外部处理器的状态信息。 
存储器装置101在控制链路132上在控制逻辑116处接收控制信号。所述控制信号可包含芯片启用CE#、命令锁存启用CLE、地址锁存启用ALE及写入启用WE#。存储器装置101可在经多路复用输入/输出(I/O)总线134上从外部处理器接收命令(命令信号形式)、地址(地址信号形式)及数据(数据信号形式)并在I/O总线134上将数据输出到所述外部处理器。 
在特定实例中，在输入/输出(I/O)控制电路112处在I/O总线134的I/O引脚[7:0]上接收命令，并将所述命令写入到命令寄存器124中。在I/O控制电路112处在总线134的输入/输出(I/O)引脚[7:0]上接收地址并将所述地址写入到地址寄存器114中。在I/O控制电路112处，针对能够接收8个并行信号的装置在输入/输出(I/O)引脚[7:0]上，或针对能够接收16个并行信号的装置在输入/输出(I/O)引脚[15:0]上，可接收数据并将其传送到取样与保持电路118。还可针对能够发射8个并行信号的装置在输入/输出(I/O)引脚[7:0]上，或针对能够发射16个并行信号的装置在输入/输出(I/O)引脚[15:0]上输出数据。所属领域的技术人员应了解，可提供额外的电路及信号，且已简化图1的存储器装置以帮助重点强调本发明实施例。另外，尽管已根据各种信号的接收及输出的普遍惯例描述了图1的存储器装置，但应注意，除非本文中明确说明，否则各实施例不受所描述的具体信号及I/O配置限制。举例来说，命令及地址信号可在独立于接收数据信号的输入的输入处接收，或数据信号可在I/O总线134的单个I/O线上串行地发射。由于所述数据信号表示位模式而不是个别位，因此8位数据信号的串行通信可与表示个别位的8个信号的并行通信同样有效。 
图2为可存在于图1的存储器阵列104中的实例性“与非”存储器阵列200的一部分的示意图。如图2中显示，存储器阵列200包含字线2021到202N及交叉位线2041到204M。为易于在数字环境中进行寻址，字线202的数目及位线204的数目通常各自为2的某一幂。 
存储器阵列200包含“与非”串2061到206M。每一“与非”串包含晶体管2081到208N，其各自位于字线202与位线204的交叉处。在图2中描绘为浮动栅极晶体管的晶体管208表示用于数据存储的非易失性存储器单元。每一“与非”串206的浮动栅极晶体管208从源极到漏极串联地连接在一个或一个以上源极选择栅极210(例如，场效应晶体管(FET))与一个或一个以上漏极选择栅极212(例如，FET)之间。每一源极选择栅极210位于局域位线204与源极选择线214的交叉点处，而每一漏极选 择栅极212位于局域位线204与漏极选择线215的交叉点处。 
每一源极选择栅极210的源极连接到共用源极线216。每一源极选择栅极210的漏极连接到对应“与非”串206的第一浮动栅极晶体管208的源极。举例来说，源极选择栅极2101的漏极连接到对应“与非”串2061的浮动栅极晶体管2081的源极。每一源极选择栅极210的控制栅极连接到源极选择线214。如果为给定“与非”串206利用多个源极选择栅极210，则其将串联耦合在共用源极线216与所述“与非”串206的第一浮动栅极晶体管208之间。 
每一漏极选择栅极212的漏极连接到漏极触点处的对应“与非”串的局域位线204。举例来说，漏极选择栅极2121的漏极连接到漏极触点处的对应“与非”串2061的局域位线2041。每一漏极选择栅极212的源极连接到对应“与非”串206的最后浮动栅极晶体管208的漏极。举例来说，漏极选择栅极2121的源极连接到对应“与非”串2061的浮动栅极晶体管208N的漏极。如果为给定“与非”串206利用多个漏极选择栅极212，则其将串联耦合在对应位线204与所述“与非”串206的最后浮动栅极晶体管208N之间。 
浮动栅极晶体管208的典型构造包含源极230及漏极232、浮动栅极234及控制栅极236，如图2中显示。浮动栅极晶体管208将其控制栅极236耦合到字线202。一列浮动栅极晶体管208是耦合到给定局域位线204的“与非”串206。一行浮动栅极晶体管208是共同耦合到给定字线202的晶体管。本发明实施例还可利用其它形式的晶体管208，例如NROM、磁性或铁电晶体管及能够经编程以采用两个或两个以上阈值电压范围中的一者的其它晶体管。 
各实施例的存储器装置可有利地用于大容量存储装置中。对于各实施例，这些大容量存储装置可呈现相同形状因子及传统HDD的通信总线接口，由此允许其在各种应用中取代此类驱动器。HDD的一些常见形状因子包含通常与当前的个人计算机及较大数字媒体记录器一起使用的3.5″、2.5″及PCMCIA(个人计算机存储器卡国际协会)形状因子，以及通常用于例如移动电话、个人数字助理(PDA)及数字媒体播放器的较小个人电器的1.8″及1″形状因子。一些常见总线接口包含通用串行总线(USB)、AT附接接口(ATA)[还称作集成驱动电子装置或IDE]、串行ATA(SATA)、小型计算机系统接口(SCSI)及电气与电子工程师协会(IEEE)1394标准。尽管已列出各种形状因子及通信接口，但本发明实施例不限于具体形状因子或通信标准。此外，所述实施例无需顺应于HDD形状因子或通信接口。图3为根据本发明一个实施例的固态大容量存储装置300的方块示意图。 
大容量存储装置300包含根据本发明实施例的存储器装置301、读取/写入通道305及控制器310。读取/写入通道305提供从存储器装置301接收的数据信号的模/数转换以及从控制器310接收的数据信号的数/模转换。控制器310通过总线接口315提供大容量存储装置300与外部处理器(图3中未显示)之间的通信。应注意，读取/写入通道305可为一个或一个以上额外存储器装置服务，如以虚线表示的存储器装置301’ 所描绘。可通过多位芯片启用信号或其它多路复用方案来处置对用于通信的单个存储器装置301的选择。 
存储器装置301通过模拟接口320及数字接口325耦合到读取/写入通道305。模拟接口320提供模拟数据信号在存储器装置301与读取/写入通道305之间的通路，而数字接口325提供控制信号、命令信号及地址信号从读取/写入通道305到存储器装置301的通路。数字接口325可进一步提供状态信号从存储器装置301到读取/写入通道305的通路。模拟接口320与数字接口325可共享信号线，如参照图1的存储器装置101所提及。尽管图3的实施例描绘到存储器装置的双重模/数接口，但读取/写入通道305的功能可视需要并入到存储器装置301中，如参照图1所论述，以使得存储器装置301仅使用数字接口作为控制信号、命令信号、状态信号、地址信号及数据信号的通路而与控制器310直接通信。 
读取/写入通道305通过一个或一个以上接口(例如数据接口330及控制接口335)耦合到控制器310。数据接口330提供数字数据信号在读取/写入通道305与控制器310之间的通路。控制接口335提供控制信号、命令信号及地址信号从控制器310到读取/写入通道305的通路。控制接口335可进一步提供状态信号从读取/写入通道305到控制器310的通路。如将控制接口335连接到数字接口325的虚线所描绘，状态及命令/控制信号还可在控制器310与存储器装置301之间被直接传递。 
虽然读取/写入通道305与控制器310在图3中描绘为两个不同装置，但此二者的功能可替代地由单个集成电路装置来执行。而且，尽管将存储器装置301维持为单独装置将使本发明实施例更为灵活地适于不同形状因子及通信接口，但由于其还为集成电路装置，因此可将整个大容量存储装置300制造为单个集成电路装置。 
读取/写入通道305是适于至少提供从数字数据串流到模拟数据串流的转换及从模拟数据串流到数字数据串流的转换的信号处理器。数字数据串流以二进制电压电平的形式提供数据信号，即指示具有第一二进制数据值(例如，0)的位的第一电压电平，及指示具有第二二进制数据值(例如，1)的位的第二电压电平。模拟数据串流以具有多于两个电平的模拟电压的形式提供数据信号，其中不同电压电平或范围对应于两个或两个以上位的不同位模式。举例来说，在适于为每一存储器单元存储两个位的系统中，模拟数据串流的第一电压电平或电压电平范围可对应于位模式11，模拟数据串流的第二电压电平或电压电平范围可对应于位模式10，模拟数据串流的第三电压电平或电压电平范围可对应于位模式00，且模拟数据串流的第四电压电平或电压电平范围可对应于位模式01。因此，根据各种实施例的一个模拟数据信号将被转换为两个或两个以上数字数据信号，且反之亦然。 
在实践中，在总线接口315处接收控制及命令信号以用于通过控制器310存取存储器装置301。还可根据需要哪种类型的存取(例如，写入、读取、格式化等)而在总线接口315处接收地址及数据值。在共享总线系统中，总线接口315将与多种其它装置一起耦合到总线。为引导与特定装置的通信，可在所述总线上设置指示所述总线 上哪一装置将基于后续命令而动作的识别值。如果所述识别值匹配由大容量存储装置300采用的值，则控制器310将在总线接口315处接受后续命令。如果所述识别值不匹配，则控制器310将忽略后续通信。类似地，为避免总线上的冲突，共享总线上的各种装置可指示其它装置停止外传通信而其则个别地对总线采取控制。用于共享总线及避免冲突的协议已众所周知且本文中将不再加以详述。接着，控制器310将命令、地址及数据信号继续传递到读取/写入通道305以供处理。注意，从控制器310传递到读取/写入通道305的命令、地址及数据信号无需为在总线接口315处接收的相同信号。举例来说，用于总线接口315的通信标准可不同于读取/写入通道305或存储器装置301的通信标准。在此情形中，控制器310可在存取存储器装置301之前转译所述命令及/或寻址方案。另外，控制器310可在一个或一个以上存储器装置301内提供负载均衡，以使得存储器装置301的物理地址可针对给定的逻辑地址而随时间改变。因此，控制器310可将所述逻辑地址从所述外部装置映射到目标存储器装置301的物理地址。 
针对写入请求，除命令及地址信号外，控制器310还将把数字数据信号传递到读取/写入通道305。举例来说，针对16位的数据字，控制器310将传递16个具有第一或第二二进制逻辑电平的个别信号。接着，读取/写入通道305将数字数据信号转换为表示所述数字数据信号的位模式的模拟数据信号。继续进行前述实例，读取/写入通道305将使用数/模转换来将所述16个个别数字数据信号转换为具有指示所需的16位数据模式的电位电平的单个模拟信号。对于一个实施例，表示所述数字数据信号的位模式的模拟数据信号指示目标存储器单元的所需阈值电压。然而，在编程单晶体管存储器单元时，情况通常是，编程相邻存储器单元将增大先前所编程的存储器单元的阈值电压。因此，对于另一实施例，读取/写入通道305可考虑这些类型的所预期的阈值电压变化，并调整模拟数据信号使其指示低于最终所需的阈值电压的阈值电压。在转换来自控制器310的数字数据信号之后，读取/写入通道305将接着将写入命令及地址信号连同模拟数据信号传递到存储器装置301以用于编程所述个别存储器单元。编程可逐单元地进行，但通常每一操作一数据页地执行。对于典型的存储器阵列架构，数据页包含耦合到字线的所有其它存储器单元。
针对读取请求，控制器将把命令及地址信号传递到读取/写入通道305。读取/写入通道305将把所述读取命令及地址信号传递到存储器装置301。作为响应，在执行读取操作之后，存储器装置301将返回指示存储器单元的由所述地址信号及读取命令界定的阈值电压的模拟数据信号。存储器装置301可以并行或串行方式传送其模拟数据信号。 
所述模拟数据信号还可不作为离散电压脉冲来传送，而是作为模拟信号的大致连续的串流而传送。在此情况下，读取/写入通道305可采用类似于HDD存取时所使用的信号处理，称为PRML或局部响应最大相似。在传统HDD的PRML处理中，HDD的读取头输出模拟信号串流，所述模拟信号串流表示在HDD唱片的读取操作期间遇到的通量反转。周期性地对响应于读取头遇到的磁通量反转而产生的此模拟信号取样 以形成所述信号模式的数字表示，而不是试图捕获所述信号的真实波峰及波谷。接着可分析此数字表示以确定负责产生所述模拟信号模式的磁通量反转的可能模式。此相同类型的处理可与本发明实施例一起利用。通过对来自存储器装置301的模拟信号进行取样，可采用PRML处理来确定负责产生所述模拟信号的阈值电压的可能模式。
图4是对概念性地显示根据本发明实施例可经由读取/写入通道305从存储器装置301接收的数据信号450的波形的描绘。可周期性地对数据信号450取样，且可从所取样的电压电平的振辐形成数据信号450的数字表示。对于一个实施例，可将所述取样与数据输出同步以使得所述取样在数据信号450的稳态部分期间发生。此实施例通过如时间t1、t2、t3及t4处的虚线所指示的取样来描绘。然而，如果经同步的取样变得未对准，则所述数据样本的值可与所述稳态值明显不同。在替代实施例中，可提高取样速率以允许确定稳态值在何处可能发生，例如通过观察数据样本所指示的斜率改变来确定。此实施例由在时间t5、t6、t7及t8处由虚线指示的取样来描绘，其中时间t6与t7处的数据样本之间的斜率可指示稳态状况。在此实施例中，在取样速率与表示准确度之间做出折中。较高的取样速率可导致较准确的表示，但还增加处理时间。不论取样与数据输出同步还是更频繁地使用取样，均可使用数字表示来预测何种传入电压电平可能会负责产生模拟信号模式。可继而依据传入电压电平的此所预期模式预测所述个别存储器单元的正被读取的可能数据值。 
认识到，在从存储器装置301读取数据值时将发生错误，读取/写入通道305可包含错误校正。错误校正通常用于存储器装置以及HDD中以从所预期的错误恢复。通常，存储器装置将把用户数据存储在第一组位置中且将错误校正码(ECC)存储在第二组位置中。在读取操作期间，响应于用户数据的读取请求来读取用户数据及ECC两者。通过使用已知算法，可将从读取操作返回的用户数据与ECC进行比较。如果错误在ECC的限度内，则将校正所述错误。 
图5是根据本发明实施例的电子系统的方块示意图。实例性电子系统可包含：个人计算机、PDA、数码相机、数字媒体播放器、数字记录器、电子游戏、电器、车辆、无线装置、移动电话等等。 
电子系统包含主机处理器500，主机处理器500可包含高速缓冲存储器502以提高处理器500的效率。处理器500耦合到通信总线504。多种其它装置可在处理器500的控制下耦合到通信总线504。举例来说，所述电子系统可包含：随机存取存储器(RAM)506；一个或一个以上输入装置508，例如键盘、触摸垫、指向装置等；音频控制器510；视频控制器512；及一个或一个以上大容量存储装置514。至少一个大容量存储装置514包含用于与总线504通信的数字总线接口515、根据本发明实施例的具有用于传送数据信号(表示两个或两个以上数据位的数据模式)的模拟接口的一个或一个以上存储器装置、及适于执行从总线接口515接收的数字数据信号的数/模转换及从其存储器装置接收的模拟数据信号的模/数转换的信号处理器。 
由于存储器装置转变到如上文描述的模拟电压存储，因此需要在可存储于存储器 单元中的模拟电压之间加以区分的方法。在存储器单元上编程的每一模拟电压表示所述单元的逻辑状态(例如，011)且通常具有以十分之几伏或百分之几伏测量的粒度。 
图6图解说明具有包含取样与保持电路的感测电路的存储器装置的一个实施例的方块图。出于清晰的目的，此图仅显示耦合到位线602的一个存储器单元串联串601(例如，浮动栅极非易失性单元)。如先前参照图2所论述，存储器单元的典型位线由串联耦合的32个单元组成。存储器装置可由大量所图解说明的位线组成。 
在图解说明图9的方法的操作时，将仅论述字线15(WL15)的一个单元600的编程。在典型的编程操作中，可大致同时地编程沿选定字线的一个或一个以上单元。 
图6的电路包含负责产生用于编程、读取及检验操作的字线偏压的字线电压产生器603。在一个实施例中，电压产生器603耦合到指示产生器603设置到所需电压的芯片上控制器或外部控制器(未显示)。电压产生器603能够产生递增地增加的编程脉冲以及斜升读取电压610，如图6中所图解说明且随后描述。 
位线电流感测电路607耦合到位线602。电流感测电路607产生到取样/保持及比较器电路605的控制信号620，所述控制信号指示何时在位线602上检测到电流Ibias。电流感测电路607可为通常用于快闪存储器装置或某一其它形式的电流感测中的感测放大器。当检测到电流时，此指示为，经由斜升读取电压接通选定晶体管600，如随后论述。 
取样/保持及比较器电路605耦合到字线产生器603与电流感测电路607两者。取样/保持及比较器电路605负责存储选定存储器单元600将被编程到的模拟电压(即，目标数据)及当前在其下编程选定存储器单元600的模拟电压两者的表示。此电路605还负责比较这两个模拟电压并产生其何时相等或一者开始超过另一者的禁止信号。模拟电压的表示包含实际电压、经电平移位电压、经调节电压、电压的数字表示或经缓冲电压。 
在编程操作期间，由图6、图7及图8的方块图表示的电路通过字线电压产生器603接收产生编程脉冲以给待编程的选定单元600的字线/控制栅极加偏压从而将所述单元的阈值电压(Vt)移动特定电压的命令来操作。随后，执行检验操作以确定是否已达到目标Vt且是否需要进一步编程。 
可执行包含电压产生器产生给选定单元600的字线/控制栅极加偏压的斜升电压610的检验操作。斜升电压610在Vstart(例如，0V)处开始且可增加到Vstop(例如，5V)。 
给取样/保持及比较器电路605施加第二斜升电压，所述第二斜升电压是用于给选定字线加偏压的斜升电压的经调节版本。对所述斜升电压的调节可为简单地缓冲或减小范围或电平移位或这些的任何组合。 
当选定存储器单元600接通时，其形成由电流感测电路607检测的位线电流。电流感测电路607在检测到位线电流时产生控制信号620。所述控制信号指示取样/保持及比较器电路605将经调节斜升电压的当前电压电平存储在第二电容器702中，在所 述经调节斜升电压下，选定单元600接通。 
图7图解说明取样/保持及比较器电路605的一个实施例的方块图。图8的此电路及实施例仅是出于图解说明的目的，因为取样/保持及比较功能可以许多不同方式来完成。 
电路605的取样/保持功能由两个模拟电压存储装置701、702组成。所图解说明的实施例使用电容器C1及C2 701、702来存储这些电压。替代实施例可使用其它方式的模拟电压存储。电容器C1 701存储选定存储器单元将被编程到的模拟电压。电容器C2 702存储当前将选定存储器单元编程到的模拟电压。比较器电路704比较这两个电压以确定所述单元何时被编程到所需电压。 
为操作所述电路，将待编程到所述单元中的模拟电压加载到取样/保持电路。此通过闭合开关S1 710来完成以使得传入数据由C1 701取样。接着断开S1 710且C1 701现在保持目标数据。 
接着编程选定单元，如随后描述。施加到选定单元的每一编程脉冲将Vt移动特定距离。在每一编程脉冲之后检验Vt以确定目标数据是否已存储在单元中。 
检验操作由取样/保持及比较器电路605通过断开开关S4 713且闭合开关S5 721来执行。开关S1 710保持断开，同时开关S2 711闭合。最初闭合开关S3 714以将电容器C2 702连接到模拟斜升电压的表示。 
模拟斜升电压的表示可为选定字线斜升电压的经调节版本。调节操作包含减小电压范围(例如，将选定字线斜升电压除以5)、进行电平移位(例如，移位选定字线斜升电压使得-2V到+3V改变为+2V到+3V)并进行缓冲。 
当来自图6的电流感测电路607的控制信号620指示斜升电压的表示已达到在其下选定单元已接通的电压时，断开开关S3 714且电容器C2 702此时正保持斜升电压的表示。 
在完成字线斜升电压的取样与保持之后，将选定单元的Vt存储在C2 702中且将输入目标电压Vt存储在C1 701中。比较器704接着比较这两个电压以确定选定单元是否已以目标数据被编程。 
如果单元Vt小于目标Vt，则禁止信号指示(例如，逻辑低信号)所述单元需要额外的程序脉冲。接着重复上述编程序列。如果单元Vt大致等于或高于目标Vt，则禁止信号指示(例如逻辑高信号)所述单元不需要任何其它编程脉冲且所述单元被置于“禁止”状态中。 
可使用各种方法来完成所述禁止功能。举例来说，可将位线偏压从编程操作期间使用的程序启用电压0V改变到禁止编程耦合到所述特定位线的存储器单元的VCC。所述位线电压还可在0V与VCC之间变化以减慢编程而不是完全地禁止编程。 
图7的取样/保持及比较器电路605还完成正常读取操作。在此操作中，开关S1710、S2711及S5721断开，同时S4713闭合。将模拟斜升电压(例如，经调节斜升电压)施加到选定字线。将另一斜升电压(例如，经调节斜升电压)通过闭合的S3 714连接到C2 702，S3 714在选定字线电压开始超过感测放大器操作所确定的单元Vt时断开。因此，C2 702保持选定单元Vt，其接着通过单位增益运算放大器704缓冲选定单元Vt。接着通过列选择开关720将此数据发送出到I/O线。 
图8图解说明取样/保持及比较器电路605的替代实施例的方块图。此实施例包含检验电路801及读取电路802。 
如在先前实施例中，所述电路首先执行对目标数据的取样与保持功能。通过闭合开关S1 806将此数据(即，模拟电压)存储在电容器C1 805中。接着断开开关S1 806以使得电容器C1 805现在保持目标数据。 
接着给选定单元施加编程脉冲，如随后描述。单元Vt因移动了特定电压而对应于所述脉冲。 
接着执行检验操作以发现新的Vt及所述Vt是否已达到目标电压。此通过最初闭合开关S2810、812、815且断开开关S3 811、816来执行。将电容器C3 813连接到模拟斜升电压的表示。接着，当选定字线电压开始超过单元Vt时，断开开关S28 10、812、815且闭合开关S3 811、816。此由指示在位线中检测到电流的感测放大器控制信号来指示。 
可选择C2与C3的比以实现适当的衰减。举例来说，如果经调节模拟斜升电压为从0到4V，则为4∶1的C2与C3的比提供衰减因子4。此从运算放大器-驱动器820产生1V的输出信号。 
在完成选定字线斜升电压后，将选定单元Vt提供在运算放大器的输出处且将输入目标Vt保持在C1 805中。第二运算放大器-驱动器807比较这两个电压。如果选定单元Vt小于目标电压Vt，则禁止信号指示需要额外的程序脉冲且重复上述序列。如果选定单元Vt大于或等于目标Vt，则禁止信号指示所述单元不需要任何额外的程序脉冲且将所述单元置于禁止状态中。 
通过首先给选定字线施加模拟斜升电压的表示来执行读取或检验(即，感测)操作。断开取样/保持及比较器电路605开关S1 806。由一个开关810将模拟斜升电压的另一表示连接到电容器C3 813。最初闭合开关S2 810、812、815且在选定字线电压开始超过感测放大器操作所指示的单元Vt时断开。 
通过列选择开关819将选定单元Vt提供于运算放大器820的输出处。此电压表示曾存储在单元中的目标数据。电容器C2814作为运算放大器820的反馈电容器而被耦合。 
图9图解说明根据图6的方块图的模拟感测方法的一个实施例的流程图。将表示待编程到选定存储器单元中的所需模拟电压(即，目标数据)的目标电压存储在取样/保持电路中901。接着产生初始编程脉冲以给耦合到选定存储器单元的控制栅极加偏压903。 
在典型的编程操作期间，通过一连串递增地增加的编程脉冲来给选定单元加偏压。存储器单元通常在已擦除状态中以负阈值电压开始编程操作。每一编程脉冲使存 储器单元的阈值电压Vt增加特定电压，此取决于编程电压脉冲电平。 
接着对选定存储器单元执行检验操作905以确定其是否被编程到目标模拟电压911。所述检验操作确定选定单元阈值电压是大于还是等于所存储的目标电压。 
如先前所述，所述检验操作包含以斜升电压给字线加偏压直到存储器单元开始在位线上传导及产生电流为止。一旦电流感测电路检测到位线电流，其即产生指示取样/保持电路存储当前经斜升读取电压的控制信号或致使单元接通的当前经斜升读取电压的指示。将所存储的目标模拟电压与来自经斜升读取电压的取样与保持电压比较以确定选定存储器单元是否已被编程到目标模拟电压911。换句话说，检查选定单元以确定是否已编程目标数据。 
如果已编程选定存储器单元911，则禁止对选定单元进行进一步编程915。可如先前所论述或使用某一其它禁止方法来完成位线禁止。 
如果选定存储器单元尚未达到目标阈值电压911，则增加编程电压913。接着产生增加的编程电压下的另一编程脉冲且重复所述过程直到选定单元的阈值电压与待编程的所存储模拟电压大致相同。选定单元的阈值电压不必精确地等于所需模拟电压，以使得选定单元被认为已被编程。所述单元可以是欠编程或过编程百分之几伏或千分之几伏且仍被视为已被编程。 
结论 
本发明实施例执行存储器装置(例如固态存储器装置、“与非”快闪存储器或某一其它类型的存储器装置)中的存储器单元的模拟感测。举例来说，取样与保持电路存储选定存储器单元待被编程到的目标阈值电压及当前阈值电压两者。接着可对所述两个电压执行比较，直到其大致相等且/或当前阈值电压开始超过目标阈值电压为止。此时，禁止选定单元的进一步编程。 
虽然本文已图解说明及描述了具体实施例，但所属领域的技术人员将易于了解，旨在实现相同目的的任何布置均可代替所显示的具体实施例。所属领域的技术人员将明了对本发明的许多更改。因此，希望此申请案涵盖本发明的任何更改或变化形式。 

Claims (14)

1.一种用于操作选定存储器单元的方法，所述方法包括：
将具有目标阈值电压的表示的目标数据存储到包括第一电容器的第一取样与保持电路中；及
增加所述选定存储器单元的阈值电压，直到所述阈值电压的表示至少等于所述目标阈值电压的表示为止；
将所述阈值电压的所述表示存储在包括第二电容器的第二取样与保持电路中；
比较来自所述第一取样与保持电路的所存储的所述目标阈值电压的所述表示与来自所述第二取样与保持电路的所存储的所述阈值电压的表示；及
响应于在第二时间的比较的结果而对所述阈值电压的所述增加实施禁止或减慢中的一者，其中：
所述比较由运算放大器-驱动器执行，所述运算放大器-驱动器可切换地耦合到所述第一电容器并且耦合到所述第二电容器，所述运算放大器-驱动器耦合到开关，所述开关连接在所述放大器-驱动器的输出与一个输入之间，且所述运算放大器-驱动器的所述一个输入可切换地耦合到所述第一电容器；
在第一时间通过所述运算放大器-驱动器输出表示读取阈值电压的数据；及
响应于所述第二时间的所述比较而通过所述运算放大器-驱动器输出用于执行所述禁止或减慢的禁止信号。
2.根据权利要求1所述的方法，其中所述目标阈值电压的所述表示及所述阈值电压的所述表示是相应的目标阈值电压及所述阈值电压的经电平移位版本。
3.根据权利要求1所述的方法，其中增加所述阈值电压包括产生多个编程脉冲，每一脉冲具有比先前脉冲递增增加的电压。
4.根据权利要求1所述的方法，且其进一步包含读取所述选定存储器单元以确定所述阈值电压，其中读取所述选定存储器单元包括以斜升电压给耦合到所述选定存储器单元的字线加偏压以使得所述选定存储器单元在所述阈值电压处接通。
5.根据权利要求1所述的方法，且其进一步包括：
以第一编程电压给所述选定存储器单元加偏压；
检验所述选定存储器单元以确定所述阈值电压的所述表示；及
如果所述目标阈值电压的所述表示等于所述阈值电压的所述表示，则禁止所述选定存储器单元的编程。
6.根据权利要求5所述的方法，其中检验所述选定存储器单元包括以斜升电压给所述选定存储器单元的控制栅极加偏压。
7.根据权利要求6所述的方法，其中确定所述阈值电压的所述表示包括：
响应于所述斜升电压监测位线的电流；
确定所述电流何时发生；及
确定导致所述电流的所述斜升电压的电压。
8.根据权利要求5所述的方法，且其进一步包含以递增增加的编程电压给所述选定存储器单元加偏压，直到所述阈值电压的所述表示等于所述目标阈值电压的所述表示为止。
9.根据权利要求6所述的方法，其中所述目标阈值电压的所述表示是待编程到所述选定存储器单元中的目标数据。
10.一种存储器装置，其包括：
存储器单元阵列，其被组织为字线与位线，每一单元可编程到目标阈值电压；
包括第一电容器的第一取样与保持电路，其耦合到位线以用于存储所述目标阈值电压的表示；
电流感测电路，其耦合到所述位线以用于响应于一字线上的读取阈值电压而检测一位线电流；
包括第二电容器的第二取样与保持电路，用于存储所述读取阈值电压的表示；
比较器电路，其用于响应于所述目标阈值电压的所述表示与所述读取阈值电压的所述表示之间的比较而产生禁止信号；
其中：
所述比较器电路包括执行所述比较的运算放大器-驱动器；及
所述运算放大器-驱动器可切换地耦合到所述第一电容器并且耦合到所述第二电容器，所述运算放大器-驱动器耦合到开关，所述开关连接在所述放大器-驱动器的输出与一个输入之间，且所述运算放大器-驱动器的所述一个输入可切换地耦合到所述第一电容器，所述运算放大器-驱动器在第一时间输出表示所述读取阈值电压的数据；并且在第二时间响应于所述读取阈值电压的表示与所述目标阈值电压的表示的比较而输出禁止信号以禁止或减慢存储器单元的编程。
11.根据权利要求10所述的存储器装置，且其进一步包含产生所述读取阈值电压位于其上的斜升电压的字线电压产生器。
12.根据权利要求10所述的存储器装置，其中所述存储器装置为“与非”快闪存储器装置。
13.根据权利要求10所述的存储器装置，其中所述第一电容器以可切换方式耦合到传入数据，且所述第二电容器以可切换方式耦合到经调节的斜升电压的表示，以便在闭合第一开关时所述目标阈值电压耦合到所述第一电容器，且在闭合第二开关时经调节的斜升电压耦合到所述第二电容器。
14.根据权利要求10所述的存储器装置，其中所述电流感测电路响应于检测到所述位线电流而产生将所述读取阈值电压加载到所述第二取样与保持电路中的控制信号。
CN200880025242.9A 2007-07-19 2008-07-14 存储器装置及操作存储器单元的方法 Active CN101755305B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410036255.3A CN103730166B (zh) 2007-07-19 2008-07-14 存储器装置和用于执行选定存储器单元的感测操作的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/879,907 2007-07-19
US11/879,907 US7898885B2 (en) 2007-07-19 2007-07-19 Analog sensing of memory cells in a solid state memory device
PCT/US2008/069949 WO2009012209A1 (en) 2007-07-19 2008-07-14 Analog sensing of memory cells in a solid-state memory device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410036255.3A Division CN103730166B (zh) 2007-07-19 2008-07-14 存储器装置和用于执行选定存储器单元的感测操作的方法

Publications (2)

Publication Number Publication Date
CN101755305A CN101755305A (zh) 2010-06-23
CN101755305B true CN101755305B (zh) 2014-03-12

Family

ID=40260018

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410036255.3A Active CN103730166B (zh) 2007-07-19 2008-07-14 存储器装置和用于执行选定存储器单元的感测操作的方法
CN200880025242.9A Active CN101755305B (zh) 2007-07-19 2008-07-14 存储器装置及操作存储器单元的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410036255.3A Active CN103730166B (zh) 2007-07-19 2008-07-14 存储器装置和用于执行选定存储器单元的感测操作的方法

Country Status (7)

Country Link
US (2) US7898885B2 (zh)
EP (2) EP2171720B1 (zh)
JP (2) JP5464526B2 (zh)
KR (1) KR20100034045A (zh)
CN (2) CN103730166B (zh)
TW (1) TWI390539B (zh)
WO (1) WO2009012209A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944749B2 (en) * 2006-12-21 2011-05-17 Sandisk Corporation Method of low voltage programming of non-volatile memory cells
US7623389B2 (en) * 2006-12-21 2009-11-24 Sandisk Corporation System for low voltage programming of non-volatile memory cells
US7817467B2 (en) * 2007-09-07 2010-10-19 Micron Technology, Inc. Memory controller self-calibration for removing systemic influence
US7782674B2 (en) * 2007-10-18 2010-08-24 Micron Technology, Inc. Sensing of memory cells in NAND flash
US7948802B2 (en) 2007-12-04 2011-05-24 Micron Technology, Inc. Sensing memory cells
US7859911B2 (en) * 2008-07-21 2010-12-28 Triune Ip Llc Circuit and system for programming a floating gate
US7903461B2 (en) * 2008-09-22 2011-03-08 Micron Technology, Inc. Sensing for memory read and program verify operations in a non-volatile memory device
US8004887B2 (en) 2008-11-07 2011-08-23 Micron Technology, Inc. Configurable digital and analog input/output interface in a memory device
US8116139B2 (en) * 2010-01-29 2012-02-14 Sandisk Technologies Inc. Bit line stability detection
US8243523B2 (en) * 2010-03-09 2012-08-14 Micron Technology, Inc. Sensing operations in a memory device
US8289779B2 (en) 2010-03-31 2012-10-16 Micron Technology, Inc. Memory cell sensing device equipped with a ramp voltage generator using a digital-to-analog converter (DAC) and counters, and sensing methods thereof
JP2012079399A (ja) * 2010-09-10 2012-04-19 Semiconductor Energy Lab Co Ltd 半導体装置
US8879329B2 (en) 2010-11-19 2014-11-04 Micron Technology, Inc. Program verify operation in a memory device
US8345482B2 (en) * 2010-12-15 2013-01-01 Micron Technology, Inc. Methods for segmented programming and memory devices
JP5306399B2 (ja) * 2011-03-18 2013-10-02 株式会社東芝 不揮発性半導体メモリ
US8737120B2 (en) * 2011-07-29 2014-05-27 Micron Technology, Inc. Reference voltage generators and sensing circuits
US8743605B2 (en) 2011-09-14 2014-06-03 Apple Inc. High-resolution readout of analog memory cells
US8730723B2 (en) * 2012-03-12 2014-05-20 Flashsilicon Incorporation Structures and methods of high efficient bit conversion for multi-level cell non-volatile memories
WO2014070161A1 (en) * 2012-10-31 2014-05-08 Hewlett-Packard Development Company, L.P. Method and system to store drop counts
KR102157357B1 (ko) 2014-06-16 2020-09-17 삼성전자 주식회사 메모리 장치 및 상기 메모리 장치의 독출 방법
US9378809B1 (en) * 2015-08-05 2016-06-28 Apple Inc. Relaxing verification conditions in memory programming and erasure operations
TWI607445B (zh) 2016-03-28 2017-12-01 卡比科技有限公司 非揮發性記憶體裝置及其運作方法
US9911501B2 (en) * 2016-05-24 2018-03-06 Silicon Storage Technology, Inc. Sensing amplifier comprising a built-in sensing offset for flash memory devices
KR101907028B1 (ko) 2016-07-06 2018-10-11 주식회사 유엑스팩토리 아날로그 디지털 인터페이스 sram 구조
US10388382B2 (en) * 2017-08-31 2019-08-20 Micron Technology, Inc. Methods and apparatus for programming memory
WO2019221902A1 (en) * 2018-05-17 2019-11-21 Lightmatter, Inc. Optically interfaced stacked memories and related methods and systems
US10872670B2 (en) 2018-12-17 2020-12-22 Micron Technology, Inc. Methods for determining data states of memory cells
CN113853753A (zh) 2019-03-06 2021-12-28 轻物质公司 光子通信平台
SG10202004811XA (en) * 2019-08-29 2021-03-30 Flexxon Pte Ltd Methods and systems using an ai co-processor to detect anomalies caused by malware in storage devices
KR20220137062A (ko) 2020-02-03 2022-10-11 라이트매터, 인크. 광자 웨이퍼 통신 시스템들 및 관련 패키지들
US11361830B2 (en) 2020-03-18 2022-06-14 Micron Technology, Inc. Adjusting read voltage levels based on a programmed bit count in a memory sub-system
JP2022017054A (ja) * 2020-07-13 2022-01-25 キオクシア株式会社 半導体記憶装置
US11953724B2 (en) 2021-10-13 2024-04-09 Lightmatter, Inc. Multi-tenant isolation on a multi-reticle photonic communication platform
CN114566207B (zh) * 2022-04-29 2022-07-19 长鑫存储技术有限公司 存储器的测试方法及测试装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751635A (en) * 1994-11-02 1998-05-12 Invoice Technology, Inc. Read circuits for analog memory cells
US6185119B1 (en) * 1998-06-30 2001-02-06 Sandisk Corporation Analog memory IC with fully differential signal path
US6898117B2 (en) * 1997-09-08 2005-05-24 Sandisk Corporation Multi-bit-per-cell flash EEPROM memory with refresh
US7042766B1 (en) * 2004-07-22 2006-05-09 Spansion, Llc Method of programming a flash memory device using multilevel charge storage
CN1870177A (zh) * 2005-05-27 2006-11-29 海力士半导体有限公司 快闪存储器装置的编程方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2654142B2 (ja) * 1988-11-28 1997-09-17 株式会社東芝 サンプルホールド回路
US5220531A (en) * 1991-01-02 1993-06-15 Information Storage Devices, Inc. Source follower storage cell and improved method and apparatus for iterative write for integrated circuit analog signal recording and playback
JP3033346B2 (ja) * 1992-07-02 2000-04-17 セイコーエプソン株式会社 サンプルホールド回路
DE69524572T2 (de) * 1995-04-28 2002-08-22 Stmicroelectronics S.R.L., Agrate Brianza Leseverstärkerschaltung für Halbleiterspeicheranordnungen
EP0809256A3 (en) * 1996-05-21 1999-04-14 Information Storage Devices, Inc. Method and circuit for linearized reading of analog floating gate storage cell
DE69731493T2 (de) * 1996-05-28 2005-03-24 Matsushita Electric Industrial Co., Ltd., Kadoma Analoger FIFO-Speicher
JPH1055686A (ja) * 1997-06-20 1998-02-24 Sanyo Electric Co Ltd 不揮発性多値メモリ装置及びメモリの書き込み方法
US5969986A (en) * 1998-06-23 1999-10-19 Invox Technology High-bandwidth read and write architectures for non-volatile memories
US5995421A (en) * 1998-05-29 1999-11-30 Stmicroelectronics, Inc. Circuit and method for reading a memory cell
US6584589B1 (en) * 2000-02-04 2003-06-24 Hewlett-Packard Development Company, L.P. Self-testing of magneto-resistive memory arrays
US6313668B1 (en) * 2000-03-28 2001-11-06 Lsi Logic Corporation Passive sample and hold in an active switched capacitor circuit
US6522580B2 (en) * 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
JP3816022B2 (ja) * 2002-05-28 2006-08-30 松下電器産業株式会社 半導体記憶装置
US7073103B2 (en) * 2002-12-05 2006-07-04 Sandisk Corporation Smart verify for multi-state memories
US6946986B2 (en) * 2002-12-19 2005-09-20 International Business Machines Corporation Differential sampling circuit for generating a differential input signal DC offset
US7149123B2 (en) * 2004-04-06 2006-12-12 Catalyst Semiconductor, Inc. Non-volatile CMOS reference circuit
US7236415B2 (en) * 2004-09-01 2007-06-26 Micron Technology, Inc. Sample and hold memory sense amplifier
DE602005004253T2 (de) * 2005-01-28 2009-01-08 Stmicroelectronics S.R.L., Agrate Brianza Speicher, bei dem zum Lesen an die Wortleitung eine Spannungs-Rampe angelegt wird, die mit einem Stromgenerator erzeugt wird
CN1937071B (zh) * 2005-09-22 2010-10-13 中芯国际集成电路制造(上海)有限公司 用于存储器系统的高性能读出放大器及相应的方法
US7245536B1 (en) * 2006-02-15 2007-07-17 Catalyst Semiconductor, Inc. Precision non-volatile CMOS reference circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751635A (en) * 1994-11-02 1998-05-12 Invoice Technology, Inc. Read circuits for analog memory cells
US6898117B2 (en) * 1997-09-08 2005-05-24 Sandisk Corporation Multi-bit-per-cell flash EEPROM memory with refresh
US6185119B1 (en) * 1998-06-30 2001-02-06 Sandisk Corporation Analog memory IC with fully differential signal path
US7042766B1 (en) * 2004-07-22 2006-05-09 Spansion, Llc Method of programming a flash memory device using multilevel charge storage
CN1870177A (zh) * 2005-05-27 2006-11-29 海力士半导体有限公司 快闪存储器装置的编程方法

Also Published As

Publication number Publication date
JP2010533930A (ja) 2010-10-28
CN101755305A (zh) 2010-06-23
CN103730166A (zh) 2014-04-16
EP2171720B1 (en) 2013-08-21
JP2013152777A (ja) 2013-08-08
JP5534064B2 (ja) 2014-06-25
US8976582B2 (en) 2015-03-10
WO2009012209A1 (en) 2009-01-22
JP5464526B2 (ja) 2014-04-09
EP2469539A1 (en) 2012-06-27
US7898885B2 (en) 2011-03-01
EP2171720A1 (en) 2010-04-07
EP2171720A4 (en) 2010-08-04
CN103730166B (zh) 2017-04-12
TWI390539B (zh) 2013-03-21
US20110128790A1 (en) 2011-06-02
TW200915329A (en) 2009-04-01
US20090021987A1 (en) 2009-01-22
KR20100034045A (ko) 2010-03-31

Similar Documents

Publication Publication Date Title
CN101755305B (zh) 存储器装置及操作存储器单元的方法
CN101755307B (zh) 基于疲劳状况刷新非易失性存储器单元
CN101983378B (zh) 固态存储器装置中的模拟读取与写入路径
CN101689404B (zh) 固态存储器中的编程速率识别及控制
CN101681295B (zh) 固态存储器中的粗略与精细编程
CN101828237B (zh) 感测nand快闪中的存储器单元
CN101681284B (zh) 以每单元变化位将错误校正码编程到固态存储器装置中
CN101689134B (zh) 以每单元不同位对存储器进行编程
CN101868829B (zh) 用于m位存储器单元的m+n位编程和m+l位读取
CN101821811B (zh) 对多级单元存储器进行编程的方法及装置
CN101796589B (zh) 用于移除系统影响的存储器控制器自校准
CN101681321B (zh) 利用数据值的模拟通信的固态存储器
US7986553B2 (en) Programming of a solid state memory utilizing analog communication of bit patterns
KR101104543B1 (ko) 메모리 장치의 기준 셀들에 기초한 아날로그-디지털 및 디지털-아날로그 변환 윈도우 조정

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant