CN113853753A - 光子通信平台 - Google Patents

光子通信平台 Download PDF

Info

Publication number
CN113853753A
CN113853753A CN202080019018.XA CN202080019018A CN113853753A CN 113853753 A CN113853753 A CN 113853753A CN 202080019018 A CN202080019018 A CN 202080019018A CN 113853753 A CN113853753 A CN 113853753A
Authority
CN
China
Prior art keywords
photonic
optical
module
adjacent
modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080019018.XA
Other languages
English (en)
Inventor
尼古拉斯·C·哈里斯
卡尔·雷米
迈克尔·古尔德
托马斯·格雷厄姆
达吕斯·布南达尔
瑞安·布雷德
米哈伊洛·泰麦克亨科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Light Material Co
Lightmatter Inc
Original Assignee
Light Material Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Light Material Co filed Critical Light Material Co
Publication of CN113853753A publication Critical patent/CN113853753A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004Combinations of two or more optical elements
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12007Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • G02B6/1225Basic optical elements, e.g. light-guiding paths comprising photonic band-gap structures or photonic lattices
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • G02B6/136Integrated optical circuits characterised by the manufacturing method by etching
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/26Optical coupling means
    • G02B6/34Optical coupling means utilising prism or grating
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/43Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0275Photolithographic processes using lasers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J14/00Optical multiplex systems
    • H04J14/02Wavelength-division multiplex systems
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083Constructional arrangements
    • G02B2006/12102Lens
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083Constructional arrangements
    • G02B2006/12107Grating
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083Constructional arrangements
    • G02B2006/12114Prism
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083Constructional arrangements
    • G02B2006/12121Laser
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083Constructional arrangements
    • G02B2006/12123Diode
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133Functions
    • G02B2006/12145Switch

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Optical Communication System (AREA)

Abstract

在此描述的是可以克服存储器瓶颈问题的光子通信平台,从而使存储器容量和带宽的缩放远远超过传统计算系统的可能。一些实施例提供涉及使用光子模块的光子通信平台。每个光子模块包括可编程光子电路,用于基于特定应用的需要将该模块与其他模块进行光学通信。发明人开发的架构依赖于使用公共光掩模组(或至少一个通用光掩模)以在单个晶圆中制造多个光子模块。可以使用光学或电子装置将在多个晶圆中的光子模块链接在一起成为一个通信平台。

Description

光子通信平台
相关申请的交叉引用
本申请要求2020年1月15日提交、代理人案卷号为L0858.70013US02、题为“PHOTONICS COMMUNICATIONS PLATFORM WITH SINGLE LITHOGRAPHIC MASK SET”的美国临时专利申请序列号62/961,448的35U.S.C.§119(e)下的权益,其在此通过引用以其整体并入本文。
本申请要求2019年10月21日提交、代理人案卷号为L0858.70013US01、题为“PHOTONICS COMMUNICATIONS PLATFORM WITH SINGLE LITHOGRAPHIC MASK SET”的美国临时专利申请序列号62/923,889的35U.S.C.§119(e)下的权益,其在此通过引用以其整体并入本文。
本申请要求2019年3月6日提交、代理人案卷号为L0858.70013US00、题为“PHOTONICS COMMUNICATIONS PLATFORM WITH LITHOGRAPHIC MASK SET”的美国临时专利申请序列号62/814,444的35U.S.C.§119(e)下的权益,其在此通过引用以其整体并入本文。
技术领域
本申请涉及光子通信平台和相关的方法。
背景技术
计算机系统包括用于存储数据和机器代码的随机存取存储器(RAM)。RAM通常是易失性存储器,因此当断电时存储的信息会丢失。在现代的实施中,存储器采用集成电路的形式。每个集成电路包括多个存储单元。为了能够访问存储的数据和机器代码,存储器与处理器进行电通信。通常,这些电通信被实施为其上布置有存储器和处理器的衬底上形成的金属迹线。
发明内容
一些实施例涉及包括多个光子模块的光子系统,该多个光子模块包括根据至少一个公共光掩模被图案化的至少第一光子模块和第二光子模块。第一光子模块和第二光子模块中的每一个包括第一边界和第二边界;光分配网络;将光分配网络光耦合到多个光子模块中的第一相邻光子模块的第一光波导,第一相邻光子模块与第一边界邻近;以及将光分配网络光耦合到多个光子模块中的第二相邻光子模块的第二光波导,第二相邻光子模块与第二边界邻近。
在一些实施例中,第一边界和第二边界彼此相对。
在一些实施例中,第一光波导和第二光波导根据至少一个公共光掩模被图案化。
在一些实施例中,第一光子模块和第二光子模块中的每一个还包括被光耦合到光分配网络的平面外光耦合器。
在一些实施例中,光分配网络被配置为选择性地将第一相邻光子模块与第二相邻光子模块进行光学通信。
在一些实施例中,第一光子模块和第二光子模块中的每一个根据公共光掩模组被图案化,其中,至少一个公共光掩模是公共光掩模组的一部分。
在一些实施例中,第一光子模块和第二光子模块中的每一个还包括:第三边界和第四边界,其中,第一边界和第二边界彼此相对,并且第三边界和第四边界彼此相对;将光分配网络光耦合到多个光子模块中的第三相邻光子模块的第三光波导,第三相邻光子模块与第三边界邻近;以及将光分配网络光耦合到多个光子模块中的第四相邻光子模块的第四光波导,第四相邻光子模块与第四边界邻近。
在一些实施例中,光分配网络被配置为选择性地将第一相邻光子模块与第二相邻光子模块或第三相邻光子模块进行光学通信。
在一些实施例中,光分配网络包括多个光开关。
在一些实施例中,第一光子模块和第二光子模块彼此邻近,使得第二光子模块是第一光子模块的第一相邻光子模块。
一些实施例涉及一种用于制造半导体晶圆的方法,包括:使用至少一个公共光掩模将在半导体晶圆上的多个光子模块中的至少一些光子模块中的每一个图案化,其中,将多个光子模块中的至少一些光子模块中的每一个图案化包括:将光分配网络图案化;使将光分配网络光耦合到多个光子模块的第一相邻光子模块的第一光波导图案化,第一相邻光子模块与光子模块的第一边界邻近;以及使将光分配网络光耦合到多个光子模块中的第二相邻光子模块的第二光波导图案化,第二相邻光子模块与光子模块的第二边界邻近。
在一些实施例中,将多个光子模块中的至少一些光子模块中的每一个图案化包括:使用至少一个公共光掩模将第一光波导和第二光波导图案化。
在一些实施例中,该方法还包括切割半导体晶圆以获得光子衬底,该光子衬底包括:多个光子模块的第一光子模块;邻近第一光子模块的第一边界的第一相邻光子模块;和邻近第一光子模块的第二边界的第二相邻光子模块。
在一些实施例中,第一光子模块的第一边界和第二边界彼此相对。
在一些实施例中,将多个光子模块中的至少一些光子模块中的每一个图案化还包括:使将光分配网络光耦合到多个光子模块的第三相邻光子模块的第三光波导图案化,第三相邻光子模块与光子模块的第三边界邻近;和使将光分配网络光耦合到多个光子模块的第四相邻光子模块的第四光波导图案化,第四相邻光子模块与光子模块的第四边界邻近。第一边界和第二边界彼此相对,并且第三边界和第四边界彼此相对。
在一些实施例中,将多个光子模块中的至少一些光子模块中的每一个图案化还包括:使用与至少一个公共光掩模连接的第一光刻镜头(photolithography shot)将第一光子模块图案化;和使用第一光刻镜头之后的与至少一个公共光掩模连接的第二光刻镜头将第二光子模块图案化。
一些实施例涉及一种计算系统,该计算系统包括:用多个光子模块进行图案化的光子衬底,该多个光子模块至少包括第一光子模块和第二光子模块,第一光子模块和第二光子模块中的每一个根据至少一个公共光掩模被图案化,其中,第一光子模块与第二光子模块光耦合;与第一光子模块通信的第一管芯;以及与第二光子模块通信的第二管芯。
在一些实施例中,第一管芯包括处理器并且第二管芯包括存储器。
在一些实施例中,计算系统还包括被耦合到光子衬底的激光管芯。
在一些实施例中,第一光子模块和第二光子模块中的每一个包括:第一边界和第二边界;光分配网络;将光分配网络光耦合到多个光子模块中的第一相邻光子模块的第一光波导,第一相邻光子模块与第一边界邻近;以及将光分配网络光耦合到多个光子模块的第二相邻光子模块的第二光波导,第二相邻光子模块与第二边界邻近。
在一些实施例中,第一边界和第二边界彼此相对。
在一些实施例中,第一光波导和第二光波导根据至少一个公共光掩模被图案化。
在一些实施例中,第一光子模块和第二光子模块中的每一个都包括平面外光耦合器,其中,第一管芯被光耦合到第一光子模块的平面外光耦合器,并且第二管芯被光耦合到第二光子模块的平面外光耦合器。
在一些实施例中,第一管芯被耦合到光子衬底的第一侧并且第二管芯被耦合到与第一侧相对的光子衬底的第二侧。
在一些实施例中,计算系统还包括堆叠在第一管芯顶部的第三管芯。
在一些实施例中,第一光子模块和第二光子模块共享边界,使得第一光子模块与第二光子模块邻近。
在一些实施例中,第一管芯被安装在第一光子模块的上方或下方;并且第二管芯被安装在第二光子模块的上方或下方。
在一些实施例中,第一管芯与第一光子模块电子通信,并且第二管芯与第二光子模块电子通信。
一些实施例涉及一种多节点计算系统,包括多个计算系统,其至少包括第一计算系统和第二计算系统,第一计算系统和第二计算系统中的每一个包括:用至少包括第一光子模块和第二光子模块的多个光子模块图案化的光子衬底,第一光子模块和第二光子模块中的每一个根据至少一个公共光掩模被图案化,其中,第一光子模块被光耦合到第二光子模块;与第一光子模块通信的第一管芯;与第二光子模块通信的第二管芯;以及将第一计算系统和第二计算系统彼此连接的光纤。
在一些实施例中,第一计算系统和第二计算系统中的每一个还包括光纤耦合器,其中,该光纤将第一计算系统和第二计算系统的相应光纤耦合器彼此光耦合。
在一些实施例中,第一管芯包括处理器并且第二管芯包括存储器。
在一些实施例中,第一计算系统和第二计算系统中的每一个还包括被耦合到光子衬底的激光。
在一些实施例中,光子衬底的第一光子模块和第二光子模块中的每一个包括:第一边界和第二边界;光分配网络;将光分配网络光耦合到多个光子模块的第一相邻光子模块的第一光波导,第一相邻光子模块与第一边界邻近;以及将光分配网络光耦合到多个光子模块的第二相邻光子模块的第二光波导,第二相邻光子模块与第二边界邻近。
在一些实施例中,第一光波导和第二光波导根据至少一个公共光掩模被图案化。
在一些实施例中,第一光子模块和第二光子模块中的每一个都包括平面外光耦合器,其中,第一管芯被光耦合到第一光子模块的平面外光耦合器,并且第二管芯被光耦合到第二光子模块的平面外光耦合器。
在一些实施例中,第一管芯被耦合到光子衬底的第一侧并且第二管芯被耦合到与第一侧相对的光子衬底的第二侧。
在一些实施例中,多节点计算系统还包括堆叠在第一管芯顶部的第三管芯。
在一些实施例中,第一光子模块和第二光子模块共享边界,使得第一光子模块与第二光子模块邻近。
在一些实施例中,第一管芯被安装在第一光子模块的上方或下方;并且第二管芯被安装在第二光子模块的上方或下方。
一些实施例涉及一种光子通信平台,包括:包括在半导体衬底上形成的多个光开关的光子网络、与光子网络通信的多个管芯;包括与多个光开关共同集成的多个晶体管的电子开关网络,该电子开关网络被配置为:在第一时间(at a first time),对光开关进行编程以形成将多个管芯的第一子集耦合在一起的第一光学通信路径,并且在第一时间之后的第二时间,对光开关进行编程以形成将多个管芯的第二子集耦合在一起的第二光学通信路径,第二光学通信路径不同于第一通信路径。
在一些实施例中,多个晶体管在半导体衬底上形成。
在一些实施例中,半导体衬底是第一半导体衬底,并且其中,多个晶体管在第二半导体衬底上形成,其中,第一半导体衬底和第二半导体衬底3D键合(3D-bonded)在一起。
在一些实施例中,对光开关进行编程以形成第一光学通信路径包括:识别将多个管芯的第一子集耦合在一起的光学通信路径;并且基于识别的光学通信路径对光开关进行编程。
在一些实施例中,识别将多个管芯的第一子集耦合在一起的光学通信路径包括:监视光子网络的使用。
在一些实施例中,电子开关网络还被配置为确定在第一光学通信路径处的光学信号的至少一个特性;基于光学信号的至少一个特性识别编码方案;并使光子网络基于编码方案在第一光学通信路径上进行光学通信。
在一些实施例中,多个管芯与光子网络电子通信。
在一些实施例中,电子开关网络还被配置为使光子网络使用波分多路复用在第一光学通信路径上进行光学通信。
附图说明
将参考以下附图描述本申请的各个方面和实施例。应当理解,这些图不一定按比例绘制。出现在多幅图中的项目在它们出现的图中用相同的附图标记表示。
图1示出了根据一些实施例的基于光子通信平台的计算系统。
图2A示出了根据一些实施例的半导体晶圆。
图2B示出了根据一些实施例的光掩模组。
图2C示出了根据一些实施例的用于形成光波导的示例性光掩模。
图2D示出了根据一些实施例的根据图2B的光掩模组被图案化的图2A的晶圆。
图2E识别了根据一些实施例的在图2D的图案化晶圆上形成的光子衬底。
图3A示出了根据一些实施例的图2E的图案化晶圆的示例光子模块。
图3B示出了根据一些实施例的在光子模块和管芯之间的光平面外耦合。
图3C示出了根据一些实施例的在光子通信结构之间的光平面外耦合。
图3D示出了根据一些实施例的在图3中所示类型的一组光子模块。
图3E示出了根据一些实施例的在一对相邻光子模块之间的边界处的波导布置。
图3F示出了根据一些实施例的在一对相邻光子模块之间的边界处的另一个波导布置。
图3G示出了根据一些实施例的在一对相邻光子模块之间的边界处的另一波导布置。
图3H示出了根据一些实施例的共享相同金属迹线图案的一组光子模块。
图3I示出了根据一些实施例的光子衬底的横截面。
图4示出了根据一些实施例的包括安装到光子衬底的管芯的光子系统。
图5A示出了根据一些实施例的示例光分配网络。
图5B示出了根据一些实施例的包括图5A的光分配网络的多个光子模块。
图5C示出了根据一些实施例的另一个示例光分配网络。
图5D示出了根据一些实施例的另一个示例光分配网络。
图6A示出了根据一些实施例的包括收发器和多个开关的光子模块。
图6B更详细地示出了根据一些实施例的图6A的收发器。
图6C示出了根据一些实施例的图6所示类型的多个光子模块。
图7A示出了根据一些实施例的包括电子开关网络的光子通信平台。
图7B示出了根据一些实施例的被控制形成第一光学路径的图7A的光子通信平台。
图7C示出了根据一些实施例的被控制形成第二光学路径的图7A的光子通信平台。
图8A示出了根据一些实施例的基于光子通信平台的计算系统。
图8B示出了根据一些实施例的包括图8A所示类型的多个计算系统的多节点计算系统。
具体实施方式
I.存储器带宽的可扩展性
发明人已经认识并意识到限制数据密集型计算的传播的主要瓶颈之一是不能以足够高的速率缩放(scale)现代计算机中的存储器容量和带宽。发明人已经开发出光子通信平台,其能够将存储器容量和带宽缩放到远远超出传统计算机的能力。
数据密集型计算系统(诸如设计成处理深度学习算法的那些)需要访问大量的数据,因此增加了对存储器容量的要求。此外,大多数应用要求实时或准实时访问数据,因此增加了对存储器带宽的要求。一些传统的计算系统利用图形处理单元(GPU)来提高存储器访问效率。一些GPU以高达256GB/s的带宽从存储器传输数据。虽然这样的存储器带宽对于大多数基于图形的应用来说可能是足够的,但这对于数据密集型应用(诸如深度神经网络和高频交易)来说还远远不够。
深度神经网络依赖于大量参数,诸如权重和激活参数。例如,具有2600万个权重参数的典型50层网络可以在前向传递中计算多达1600万次激活。如果使用32位浮点值存储权重和激活参数,则总存储要求为168MB。此外,如果数据被表示为密集向量,则存储器要求可能会增加到几个千兆字节。在训练期间,由于访问这些大数据集的频率,训练数据集的位置很重要。这些数据量太大而无法被存储在GPU的内部存储器中,因此需要使用多个外部动态随机存取存储器(DRAM)。每个DRAM芯片通过电子通信载体与处理器进行通信。例如,在利用硅中介层的计算系统中,其中处理器和存储器芯片被安装在同一中介层上,存储器-处理器通信由在中介层上形成的导电迹线支持。近年来,硅中介层的使用变得广泛,因为中介层可以提供的导电迹线的密度远大于印刷电路板(PCB)。但是,中介层不能够无限缩放。使用微加工技术制造的中介层具有有限的面积,因此限制了中介层可以容纳的存储器芯片的数量。
此外,寄生阻抗的存在进一步限制了带宽可扩展性。理想情况下,中介层的导电迹线的阻抗可以忽略不计。实际上,不幸的是,迹线的阻抗很显著。寄生阻抗以两种方式限制了带宽可扩展性。首先,它限制了迹线可以支持的带宽。其次,它增加了功耗。更糟糕的是,寄生阻抗随着迹线长度而增加,意味着存储器芯片和处理器之间的间隔越大,带宽就越低。这就是为什么传统计算系统通常被设计成将存储器芯片放置在处理器几厘米内的原因。然而,在这个范围内可以容纳的存储器芯片只有这么多。结果是传统的计算系统在存储器带宽和存储器容量上都受到限制。
II.光子通信平台的概述
发明人开发的通信平台使用光子克服了这些限制。根据光在波导内传播的物理学使光学通信固有地不受寄生阻抗的影响。对寄生阻抗的免疫带来了一个主要好处—它消除了将存储器芯片放置在处理器特定范围内的要求。
发明人开发的光子通信平台的另一个优点是它们可以容易地适应不同的计算机架构。单节点计算机架构涉及一个处理器芯片,其每个芯片可以具有一个以上的处理器内核;和多个存储器芯片。多节点计算机架构涉及多个处理器芯片和多个存储器芯片。一些多节点架构使用环形拓扑—每个处理器与两个相邻的处理器直接进行通信,并且与其他处理器的通信通过相邻的处理器。其他多节点架构使用星形拓扑—中央集线器负责路由核心到核心的通信。另一种多节点架构使用多播拓扑—每个处理器都与多个其他处理器直接进行通信。
本文描述的光子通信平台的一些方面使它们易于适应这些架构(和其他)中的任何一个。一些实施例提供使用“光子模块”的光子通信平台。每个光子模块包括可编程光子电路,其可以基于特定的计算机架构的需要进行配置。一些平台是根据一维方案布置的,诸如在3×1模块的块中、在5×1模块的块中、在10×1模块、20×1模块的块中等。一些平台是根据二维方案布置的,诸如在3×3模块的块中、在5×3模块的块中、在5×5模块的块中、在10×10模块的块中等。更一般地说,平台支持N×M模块的任何块,其中,N≥1并且M≥1,以及任何拓扑,诸如T-拓扑、L-拓扑、X-拓扑等。每个光子模块可以用作计算系统的节点。在每个节点,可能有一个或多个数字处理器芯片、一个或多个模拟加速器、一个或多个光子加速器、一个或多个存储器芯片、一个或多个网络芯片或其他设备。
图1示出了根据一个示例的基于具有以3×3拓扑布置的九个光子模块的光子通信平台的示例计算系统。计算系统10包括用九个光子模块22(本文也称为“光子站点”或简称为“站点”)图案化的光子衬底20。该光子通信平台支持位于光子衬底20中间的一个处理器管芯(30),和围绕处理器管芯的八个存储器节点。一些存储器节点包括单个存储器芯片(例如参见存储器管芯32)。其它存储器节点包括包含多个垂直堆叠的存储器管芯的堆叠存储器(例如参见堆叠存储器32)。管芯可以与光子模块进行电子(例如,使用硅通孔、铜柱、微凸块(micro-bumps)、球栅阵列或其他电气互连)或光(例如,使用光栅耦合器、棱镜、透镜或其他光耦合器)通信。
如下文进一步详细描述的,光子模块用光波导和光分配网络进行图案化。光子模块的光分配网络可以选择性地将该特定光子模块的管芯与计算系统的任何其他管芯进行光学通信。例如,可以根据处理器的需要重新配置在处理器管芯30下方的光子模块的光分配网络。在例程开始时,处理器可能需要访问存储在第一存储器节点中的数据。该读操作涉及将相应的光分配网络配置为将处理器与第一存储器节点进行光学通信。在该例程的后期,处理器可能需要将数据写入第二存储节点。该写操作涉及将光分配网络重新配置为将处理器与第二存储器节点进行光学通信。
发明人还意识到,大规模制造光子模块可能是昂贵的。此处描述的光子通信平台以限制制造成本的方式进行设计。这些平台依赖于使用公共光掩模组(或至少一个公共光掩模)来制造多个光子模块。这种方法以两种方式降低成本。首先,它减少了在采购多个不同的光掩模组时会产生的额外成本。其次,它能够使用标准半导体铸造厂制造光子模块,其中一些需要在整个晶圆上使用相同的光掩模组(或至少一个光掩模)。设计共享至少一个光掩模的光子模块能够在相同的半导体晶圆上制造许多光子模块,同时利用标准、低成本的分步重复制造过程。
III.光子模块
本文描述的光子模块可以使用微制造技术(包括例如互补金属氧化物半导体(CMOS)微制造技术)制造。因此,一些实施例涉及基于光子硅的光学通信平台。一些特定的微制造技术涉及分步重复方法—其中,步进机被用于利用模板布局的多个副本将半导体晶圆进行图案化。图2A至图2E示出了用于制造光子模块的微制造技术。图3A至图3F示出了使用这些微制造技术图案化的光子模块的示例。
首先参考图2A,该图示出了半导体晶圆100。晶圆100可以由任何材料制成。例如,晶圆100可以由(或包括)硅制成。在一个示例中,晶圆100是绝缘体上硅(SOI)晶圆。在另一个示例中,晶圆100是块状硅晶圆。晶圆100可以具有任何尺寸。例如,晶圆100的直径可以是150mm、300nm或450mm,以及其他可能的值。然而,并非所有晶圆都需要具有圆形形状。
图2B示出了可以用于使用光刻技术将晶圆100图案化的光掩模组。光掩模组200包括三个光掩模(201、202和203),但其他组可包括更多或更少的光掩模。每个光掩模具有不透明和透明区域的特定图案。当光掩模被暴露在光下时,不透明区域阻挡光,从而防止它照射晶圆,并且透明区域允许光的通过。结果是光掩模的图案被转移到晶圆上。
每个光掩模可以定义光子模块的特定层。可以使用一个光掩模来定义光波导。当晶圆经过蚀刻工艺时,只有暴露区域(或仅非暴露区域)被蚀刻掉,而其他区域保持未蚀刻。当晶圆通过该光掩模被暴露在光下时,该光掩模可以被图案化以形成光波导的网络。图2C示出了可以用于在晶圆100上形成波导的光掩模的一部分。光掩模201的线代表不透明区域。光掩模201的背景是透明的。将光掩模201暴露在光下使得光掩模的图像被投影到晶圆100上,使得能够以不透明区域的形状对波导进行图案化。在该特定示例中,光掩模的线的图案导致波导的网格。
一些光子模块涉及使用不同级别的光波导。在一些这样的实施例中,光掩模组200可以包括用于每个波导级别的专用光掩模。另一个光掩模可以被用于定义n掺杂区域。当晶圆经过离子注入或掺杂剂扩散过程时,只有暴露区域(或仅非暴露区域)接收掺杂,而其他区域保持未掺杂。另一个光掩模可以被用于使用类似的过程来定义p掺杂区域。一些光子模块涉及不同掺杂浓度的使用。在一些这样的实施例中,光掩模组200可以包括用于每个掺杂浓度的专用光掩模。在其他实施例中,光掩模组200可以包括被用于定义除硅之外的半导体材料(诸如锗和/或周期表的其他材料,诸如III或V族)的沉积的光掩模。另一个光掩模可以被用于定义金属触点。另一个光掩模可以被用于定义金属迹线。一些光子模块涉及不同级别的金属迹线的使用。在一些这样的实施例中,光掩模组200可以包括用于每个金属迹线级别的专用光掩模。
在一些实施例中,晶圆100以分步重复的方式被图案化。当晶圆100在步进机中被处理时,光掩模的图案在晶圆的表面上以网格的形式被反复曝光。这个过程涉及在步进机的镜头下来回和左右逐步移动晶圆,并在每一步曝光光掩模。该结果是用由光掩模定义的图案的多个副本对晶圆100进行图案化。可以针对该组的每个光掩模(或至少一些光掩模)重复该操作。
在一些实施例中,该过程可以用于用模板光子模块的多个副本对晶圆100进行图案化。在图2D的示例中,晶圆100已经用光子模块22的网格进行图案化。光子模块可以共享组200的一个或多个光掩模的图案。例如,光子模块可以共享相同波导光掩模和/或相同的m迹线光掩模的图案。在其他实施例中,光子模块共享组200的所有光掩模的图案。例如,光子模块可以共享相同的光波导图案、相同的n掺杂图案、相同的p掺杂图案、相同的触点图案、相同的金属迹线图案等。
在一些实施例中,使用光掩模组200对晶圆100的整个表面进行图案化。然而,并非所有实施例都在这方面受到限制,因为可以使用第一光掩模组对晶圆100的一些部分进行图案化和可以使用第二光掩模组对晶圆100的其他部分进行图案化。在一些实施例中,第一光掩模组和第二光掩模组可以共享一个或多个公共光掩模,诸如波导光掩模。
一旦被图案化,晶圆100可以包括多个光子衬底。光子模块22可以一起从晶圆分离以形成任何所需形状和尺寸的光子衬底。例如,图2E的晶圆已经被标记为从晶圆100获得六个光子衬底。该图标识了仅具有一个光子模块22的1×1光子衬底、具有四个光子模块22的2×2光子衬底、具有六个光子模块22的2×3光子衬底和每个具有九个光子模块22的三个3×3光子衬底。从晶圆分离的光子衬底涉及沿所需的光子衬底的周长切割晶圆。晶圆100的3×3光子衬底之一可以被用作图1的示例计算系统的光子衬底(参见光子衬底20)。
结合图2A-2D描述的技术能够以相对较低的成本制造光子模块。一些半导体铸造厂要求使用相同的光掩模组(或至少一个光掩模)对整个晶圆(或至少一部分晶圆)进行图案化。否则,使用不同的光掩模对晶圆的不同部分进行图案化将涉及在光刻曝光之间用一个光掩模替换另一个,这将使分步重复过程效率低且成本高。设计共享至少一个光掩模的光子模块使得能够在相同的半导体晶圆上制造许多光子模块,同时利用标准、低成本的分步重复过程。
图3A示出了示例光子模块22。在该示例中,光子模块22成形为矩形(尽管其他形状也是可能的,诸如正方形或其他多边形)。因此,光子模块22由四个边界(边界1、2、3和4)界定。边界1与边界2相对,边界3与边界4相对。边界1与边界3和4相邻,并且边界2也与边界3和4相邻。光子模块22包括耦合到波导111、112、113和114的光分配网络104。波导111将光分配网络104光耦合到边界1。因此,从光分配网络104耦合到波导111的光学信号可以通过跨越边界111转移到光子模块之外。类似地,波导112将光分配网络104光耦合到边界2,波导113将光分配网络104光耦合到边界3,并且波导114将光分配网络104光耦合到边界4。在一些实施例中,光子模块的边界是基于光刻镜头来定义的(例如,由用于制造光子模块的光掩模的边界定义边界)。然而,在其他实施例中,一个光刻镜头可以定义一个以上的光子模块。例如,光掩模可以用模板光子模块的多个并排实例来图案化。在一些这样的实施例中,光子模块的边界被定义在模板光子模块的相邻实例相遇的地方。
虽然图3A的示例示出了将光分配网络耦合到每个边界的波导,但并非所有实施例都以这种方式布置。在其他实施例中,光子模块22可以包括这四个波导中的两个,诸如波导111和112,或波导111和113。在其他实施例中,光子模块22可以包括这四个波导中的三个,诸如波导111、112和113。光分配网络104包括用于在光子模块22内部和外部路由光学信号的光子组件(例如,光子开关)。
在一些实施例中,光子模块可以包括多层光子波导。类似于多层导电迹线如何提高电子电路的路由电信号的能力,多层波导提高了光子模块路由光学信号的能力。在一个示例中,一层包括硅波导,并且一层包括氮化硅波导。在另一个示例中,多层包括硅波导。附加地或替代地,多层包括氮化硅波导。对每个波导层的材料的选择可以通过将由波导路由的光的波长确定。例如,硅层和氮化硅层可以被用于路由电信波段中波长约为1.3μm或1.5μm的红外光。在一些示例中,多层波导还可以包括可以用于将可见光向下路由到UV波长的氮化铝波导或用于路由UV光的氧化铝波导。每层可以以类似于图3A所示的配置—具有在层的波导之间路由信号的光分配网络来布置。
光子模块22还包括一个或多个平面外耦合器(out-of-plane coupler)105。波导117将平面外耦合器105光耦合到光分配网络104。平面外耦合器105被配置为发射从波导117在xy平面(例如在平行于z轴的方向上或相对于z轴成一定角度)之外接收到的光。平面外耦合器105还可被配置为捕获从xy平面外发出的光并将捕获的光传递到波导117。平面外耦合器105能够在光子模块22和设置在光子模块上方和/或光子模块下方的管芯之间进行光学通信。平面外耦合器105可以使用任何合适的光组件来实施,包括例如光栅、透镜和棱镜。在一些实施例中,光分配网络可以被配置为使得相同的平面外耦合器105能够在两个方向上进行光学通信—从光分配网络104到管芯和从管芯到光分配网络104。在其他实施例中,一个平面外耦合器105能够在一个方向上进行光学通信,而另一个平面外耦合器105(图3A中未示出)能够在相反的方向上进行光学通信。在一个实施例中,平面外耦合器105可以被用于将光源耦合到光分配网络104。光源可以是激光(连续波或脉冲)、LED或超辐射发光二极管之一。
图3B示出了如何使用平面外耦合器105进行平面外光学通信。为清晰起见,仅平面外耦合器105、波导117和光分配网络(ODN)104被示出在光学模块22内部。在该示例中,平面外耦合器105用光栅来实施。管芯320被安装到光子模块22。管芯320可以包括处理器、存储器和/或其他电子组件(图3B中未示出)。此外,管芯320包括平面外耦合器351、波导317和控制器322。控制器322经由电气连接件324被电耦合到光分配网络104,电气连接件324可以包括例如球栅阵列、铜柱、硅通孔、微凸块、金属焊盘等。在该示例中,平面外耦合器105在平行于z轴的方向上朝平面外耦合器351发射光。平面外耦合器捕获光并经由波导317将捕获的光传送到控制器322。
控制器322控制光分配网络104的操作。例如,控制器322控制光分配网络104的开关的状态。经由电气连接件324将控制信号提供给光分配网络104。可替代地或附加地,控制器可以直接形成在光子模块22上,并且该控制器可以控制光分配网络104的操作。该控制器可以经由在光子模块22上形成的导电迹线向光分配网络22提供控制信号。
返回参考图3A,光分配网络104可以选择性地将光子模块22的任何组件耦合到光子模块22的任何其他组件。例如,光分配网络104可以使光能够在波导111和波导112之间、和/或波导111和112之间、和/或波导113和波导114之间、和/或平面外耦合器105和波导111之间、和/或平面外耦合器105和波导113之间等穿过。
图3C示出了可以如何使用平面外耦合器105以在两个光子通信结构之间进行通信。为清晰起见,该图仅示出了两个光子模块22,使用平面外耦合器105,将来自每个光子通信结构的一个光耦合到另一个。使用电气连接件324和硅通孔125将控制器322电耦合到两个光分配网络104。多个光子通信结构堆叠在另一个的顶部增加了每个站点之间的光和电子通信通道的数量。此外,具有多个通信结构可以减少路由穿过光子模块的光学信号所需的波导交叉数量,从而减少光损耗并提高整体功率预算。
光子衬底可以包括连接在一起以共同形成光学网络的多个光子模块。图3D示出了包括六个光子模块22的示例2×3光子衬底。该光子衬底通过从晶圆100上切割出一组2×3光子模块而获得(参见图2E)。光子模块22被布置为使得光学模块的波导111与该光学模块左侧的光学模块的波导112对齐,光学模块的波导112与光学模块右侧的光学模块的波导111对齐,光学模块的波导113与在光学模块上方的光学模块的波导114对齐,并且光学模块的波导114与在光学模块下方的光学模块的波导113对齐。结果,光学模块形成光学网络。光分配网络104可以将光学信号路由到网络内部或外部的任何地方。例如,假设处理器被安装到位于光子衬底西北角的光子模块,并且存储器被安装到位于光子衬底东南角的光子模块。读操作可以涉及重新配置光分配网络以将处理器与存储器进行光学通信。例如,可以形成以下光学通信路径:1)将处理器耦合到安装有处理器的光子模块的平面外耦合器,2)将该光子模块的平面外耦合器耦合到同一光子模块的波导112,3)将该光子模块的波导112耦合到相邻光子模块(中间最上的光子模块)的波导111,4)将中间最上的光子模块的波导112耦合到下一个相邻的光子模块(光子衬底的东北角)的波导111,5)将位于东北角的光子模块的波导114耦合到安装有存储器的光子模块的波导113,以及6)将光子模块的波导113耦合到被安装到同一光子模块的平面外耦合器的存储器。
如上所述,相邻光子模块的波导彼此光耦合,从而允许光从一个光子模块传递到下一个。在一些实施例中,波导可以被物理地连接。这种布置在图3E中示出,其描绘了两个相邻光子模块的边界处的区域。如图所示,位于左手侧的光子模块的波导112被物理连接到位于右手侧的光子模块的波导111。在一些实施例中,连续波导跨越边界并在光子模块的相应光分配网络之间延伸。
在其他实施例中,波导之间可能存在间隙。这种布置在图3F中示出。在这个示例中,每个波导都有一个与边界相距一段距离的端部。因此,在边界区域处形成间隙。尽管有间隙,波导111和112仍然彼此光耦合。在这种情况下,实际上,在波导端部发射的光通过自由空间传播到达另一个波导的端部。如果间隙的尺寸足够小(例如,小于500μm),则由一个波导辐射的大部分光功率耦合到另一个波导。
在其他实施例中,如图3G所示,光子桥可以被用于将波导彼此地光耦合。在该示例中,波导的端部被耦合到相应的平面外耦合器152。光子桥管芯300被安装到边界区域。光子桥管芯300包括一对平面外耦合器352和将平面外耦合器彼此耦合的光波导354。假设处理器管芯302需要向存储器管芯304发送读出消息。这可以通过以下完成:1)将平面外的光从处理器管芯302传送到相应的光子模块(例如以在图3B中所示的方式),2)将光传送到波导112,并因此到平面外耦合器152,3)将光传送到平面外耦合器352,4)将光传送到波导354,并且因此,到另一个平面外耦合器352,5)将光传送到另一个平面外耦合器152,以及6)将平面外的光从该光子模块传送到存储器管芯304(例如以在图3B所示的方式)。
在一些实施例中,光子模块22可以根据公共金属迹线光掩模被图案化。因此,光子模块共享金属迹线的相同图案。在一些实施例中,光子模块22根据多个公共光掩模被图案化。因此,多个级别的金属迹线在不同的光子模块上共享相同的图案。一些金属迹线可以被用于跨光子衬底传递功率。一些金属迹线可以被用于跨光子衬底传递电子信号。
图3H示出了2×3光子衬底,其中,每个光子模块22共享金属迹线的相同图案。为了说明起见,例如在图3D所示的布置中,该图中仅示出了金属迹线,尽管每个光子模块还包括波导、一个或多个平面外耦合器和光分配网络。在这个示例中,有两个级别的金属迹线。每一级别的金属迹线已经在不同的光子模块上使用相同的光掩模制造。金属迹线级别1的金属迹线在水平方向上运行,从而在水平方向上将相邻的光子模块电耦合到另外一个。金属迹线级别2的金属迹线在垂直方向上运行,从而在垂直方向上将相邻的光子模块电耦合到另外一个。当然,其他布置也是可能的。例如,在其他实施例中,同一级别的金属迹线可以将一个光子模块电耦合到与其相邻的所有光子模块。
金属迹线被布置为跨越光子模块的边界传送电力(例如,信号和/或功率)。这可以通过将金属轨迹图案化以连续跨越光子模块的边界来实现。在此示例中,级别1的金属迹线连续跨越垂直边界,并且级别2的金属迹线连续跨越水平边界。不同级别的金属迹线可以使用通孔(在图3H中未示出)相互连接。在一些实施例中,光子模块可以共享相同的通孔图案。换言之,每个光子模块可以使用相同的通孔光掩模。在一些实施例中,光子模块可以具有更多的(数十至数百)金属迹线。这些金属迹线中的一些可以被布置为连续跨越光子模块,但是在一些实施例中,大部分金属迹线不需要被图案化以连续跨越模块。
金属迹线可以被用于跨越光子衬底传递功率和/或电信号。在一个示例中,电源被连接到一个特定的光子模块。可以使用金属迹线将由电源产生的功率从特定的光子模块传递到其他光子模块。在另一个示例中,控制器芯片可以键合(例如,3D键合)到特定的光子模块。可以使用金属迹线将由控制器产生的控制信号从特定的光子模块传递到其他光子模块。控制信号可以控制光子模块的光分配网络的状态。
如上所述,电子控制电路可以被用于控制光子模块的操作。例如,这些电子控制电路可以控制光分配网络104如何路由光学信号。电子控制电路可以以各种方式与光子模块共同集成。在一些实施例中,光子模块可以被形成在第一衬底上并且电子控制电路可以被形成在第二衬底上。两个衬底可以键合在一起以将电子控制电路与光分配网络进行电通信。然而,在其他实施例中,电子控制电路可以在与光子模块相同的衬底上直接制造。在相同的衬底上制造光子模块和电子控制电路可以降低成本,因为不必依赖两个单独的制造过程和一个键合过程,而可能仅需要一个制造过程。
图3I是将光子模块与晶体管共集成的光子衬底的横截面。晶体管可以彼此连接以定义电子控制电路。在该示例中,光子衬底被形成在SOI衬底上,但其他类型的衬底也是可能的,包括块状硅衬底。在硅衬底上形成绝缘层(例如,二氧化硅层)。在绝缘体层上形成硅层。硅层被图案化以形成波导和其他光学组件,诸如结合图3A描述的组件。该横截面示出了具有由波导370和371定义的臂的Mach-Zehnder干涉仪的一部分。该Mach-Zehnder干涉仪定义了光分配网络104的开关之一。晶体管块380被形成在与波导370和371相同的硅层中。晶体管块380包括连接在一起以形成电子控制电路的多个晶体管(例如,数万、数十万、数百万或更多)。光子衬底还包括多个级别的金属迹线(尽管该示例仅示出了两个级别的金属迹线)。通孔将金属迹线连接到波导和晶体管。金属迹线能够使电子控制电路控制Mach-Zehnder干涉仪的操作。
图4是基于光子衬底20(例如,3×3光子衬底)的示例计算系统400的横截面视图。包括管芯420、421和422的管芯叠层被安装到位于光子衬底20左手侧的光子模块。这些管芯可以形成例如堆叠存储器单元。激光管芯430被安装在衬底中间的光子模块的一侧,并且管芯431被安装在同一光子模块的另一侧。为了在相对侧支撑管芯,光子模块可以包括在向上方向上发射光的至少一个平面外耦合器和在向下方向上发射光的至少一个平面外耦合器。管芯440和441被并排安装到同一个光子模块。管芯440和441可以包括例如处理器或存储器。如结合图3D所描述的,光子模块提供了一个用于将光学信号从一个管芯分配到另一个管芯的平台。
激光管芯430包括一个或多个激光。由激光产生的光可以被分布在整个计算系统中,并且可以用作用数据进行调制的参考光。激光管芯430可以包括III-V激光,诸如基于InP的激光。例如可以使用表面安装技术将激光管芯430键合到光子衬底。可以使用平面外耦合器将激光管芯430的激光耦合到半导体衬底。在一些实施例中,可以使用球透镜将在平行于芯片表面的方向上发射的激光指向平面外耦合器。
在基于硅光子的晶圆上的III-V激光的管芯到晶圆键合的最新进展示出了该过程的收益率可能远低于100%。为了避免这个问题,可以将两个或多个激光指向光子衬底的同一输入端。一次仅可以使用一个激光,但如果一个激光出现故障,那么可以打开另一个激光并将其注入光子衬底。在一个或多个激光发生故障的情况下,每个光子衬底具有多个激光提高了平台的可靠性。
基于芯片的III-V激光不是用于光学通信平台的唯一外部光源选项。可以使用光纤或使用自由空间光学器件(诸如透镜)将其他激光(例如,基于半导体的激光,诸如用于光学电信的激光)耦合到平台中。在一些实施例中,1-N分离器可以被用于使单个激光能够向多个光子模块提供光,从而减少激光管芯的数量。
一些应用可能需要多个激光并且可能还需要由激光发射的光学信号是相互相干的(例如,时间相干的)。在一些此类实施例中,本文所述类型的光学通信平台可以被用于将一个或多个激光的相位锁定到单个主激光。一个或多个光分配网络105可以被配置为使主激光与从激光之一混合,并且测量它们的拍频干扰图案。拍频干扰图案被用作误差信号来锁定相位,从而使整个系统是相干的。
在一些实施例中可以使用在不同波长发射的激光来支持波长多路复用方案。例如,波分多路复用(WDM)方案可以被用于增加每个波导的带宽利用率。其他方案包括多模波导、时分多路复用和/或极化分集。这些技术使用相同光学路径支持多个独立通信信道。
在一些实施例中,可以使用除激光之外的适当光源,诸如LED或超发光二极管来代替上述激光。光源的选择也受到对在光子通信结构中波长的选择的影响。如果该结构旨在使用可见光进行通信,则应选择光源以输出适当波长的光。
IV.光分配网络
光分配网络104可以使用光开关来实施。光开关的示例包括Mach-Zehnder干涉仪、光谐振器、多模干涉(MMI)波导、阵列波导光栅(AWG)、热光开关、声光开关、磁光开关、MEMS光开关、非线性光开关、液晶开关、压电光束控制开关、光栅开关、色散开关等。
光分配网络104可以是静态的或动态的(例如,基于电或光控制信号可重新配置)。静态网络可以例如从相同的输入波导接收多个波长,并将每个波长路由到不同的输出波导。另一个静态网络可以从相同分输入波导接收两个正交极化,并将每个极化路由到不同的输出波导。另一个静态网络可以从相同的输入多模波导接收多个模式,并将每个模式路由到不同的输出波导。
可以根据计算系统的需要重新配置动态光分配网络。图5A示出了动态光分配网络的示例。在这个示例中,光分配网络104包括一个3×1开关602、两个1×2开关606和一个光耦合元件107。这个光子模块还包括波导111-114和平面外耦合器105,其能够与激光管芯或其他管芯进行光学通信。开关602选择波导111、波导113和平面外耦合器105中的一个作为输入端。第一开关604将从开关602接收的输入路由到光耦合元件107或开关604。光耦合元件107将光功率指向到图6所示的光子发射器。在一些实施例中,光耦合元件107包括用于将光耦合到管芯的平面外耦合器。第二开关604将从第一开关604接收的输入路由到波导112或波导114。在一些实施例中,使用Mach-Zehnder干涉仪来实施开关604。
图5B示出了包括在图5A中所示类型的光子模块的3×3光子衬底。在该示例中,位于光子衬底西北角的光子芯片被耦合到激光600。在一些实施例中,激光600被形成在激光管芯上并且被光耦合到平面外耦合器105。在其他实施例中,激光600被集成为该光子模块的一部分(例如,被放置在穿过光子模块的顶面形成的沟槽中)。激光600可以发射单个波长或多个波长。在一些实施例中,激光600向整个光子衬底提供光,但是在其他实施例中,其他光子模块也可以具有激光。
图5C和5D示出了用于光分配网络104的其他可能的实施方式。图5C的示例是全连接的—光子模块的所有边界是相互耦合的。从边界进入的光穿过多个1×2开关604,这些开关确定光是直线行进、向左还是向右。在一些实施例中,可以为每个光通道(例如,每个波导模式、极化或波长)执行路由。
然而,在一些实施例中,完全连接的路由拓扑可能不是必需的或可行的。如图5D的示例所示(包括两个1×2开关),为了降低光分配网络的复杂性,路由可以被限制为更少的选项。减少路由选项可以减少每个光学模块的开关数量,从而降低功耗和通道串扰,并提高信噪比(SNR)。然而,这些收益是以数据带宽为代价的。
V.光互连结构
图6A示出了可重新配置的光子通信结构的示例。该通信结构包括多个开关,其中“2:2”表示2×2开关,并且“3:3”表示3×3开关。可以根据计算系统的需要来配置开关。收发器700包括光电转换器和电光转换器。在一些实施例中,收发器700体现图5A的光耦合元件107。图6B示出了收发器700的示例。为了清晰起见,仅示出了一个发射器/接收器对,但是对于耦合到收发器700的每个波导可能存在发射器/接收器对。开关702在发射器(TX)704和接收器(RX)706之间进行仲裁。TX 704包括电光转换器,诸如光学调制器。RX706包括光电转换器,诸如光学接收器。图6C示出了3×3光子衬底,其中,每个节点包括图6A的光子模块。
VI.电子开关网络
发明人已经意识到,将管芯(例如,存储器、处理器等)与本文所述的光子衬底对接引起兼容性问题。理想情况下,管芯预定义有控制电路,用于控制光分配网络和与光子衬底的引脚完美对齐的引脚的操作。以这种方式,一旦管芯和光子衬底键合在一起,它们就固有地倾向于彼此通信。然而,这种方法可能不切实际,因为管芯和光子衬底通常由不同的实体制造。例如,在美国的一个实体可以制造光子衬底,并且在日本的另一个实体可以制造管芯。这种方法给制造管芯以包括与光子衬底兼容的控制电路和引脚的实体带来了负担,这会大大增加管芯制造商的成本。认识到这个问题,发明人已经开发了在光子衬底和管芯之间用作接口的电子开关网络。这些电子开关网络被布置成使得管芯无需重新设计为与光子衬底兼容,从而为管芯制造商节省成本。本质上,电子开关网络定义了用于光子通信平台的交换和控制协议。
一些电子开关网络与光子模块共同制造。在一些实施例中,电子开关网络在形成光子模块的同一衬底上形成。返回参考图3I,例如,电子开关网络可以由晶体管380定义。在其他实施例中,光子模块被形成在第一衬底上,电子开关网络被形成在第二衬底上,并且衬底被键合(例如,3D键合)在一起。不管它是如何形成的,电子开关网络可以被用于对光分配网络104进行编程。电子开关网络的使用使得能够设计具有最少接口电路的管芯,从而减少管芯制造商制造他们与光子衬底兼容的管芯所必须承担的成本。
图7A示出了与电子开关网络共同集成(例如,直接键合或形成在同一衬底上)的光子衬底。该光子衬底包括以2×3配置排列的六个光子模块。如上所述,每个光子模块包括光分配网络104。电子开关网络包括多个控制器740、数模转换器(DAC)750、存储器742和调试单元744。每个控制器740通过DAC 750控制光分配网络。控制器740可以控制光分配网络的开关的状态以根据需要动态地重新配置光学链路。返回参考图6C的示例,控制器740可以被用于控制2×2开关和3×3开关的状态。
电子开关网络可以基于存储在存储器742中的数据对光分配网络进行编程。例如,存储器可以存储在被执行时使光分配网络执行预定义切换序列的指令。可替换地,存储器可以存储在被执行时使光分配网络基于特定应用的需要动态地优化光学链路的指令。在一些实施例中,电子开关网络可以监视光学链路的使用,并且可以确定哪些光学链路正在被使用以及哪些光学链路是可用的,或者哪些光学链路可以提供超过阈值带宽的带宽。电子开关网络可以使用该信息来决定如何将光学链路分配给特定的数据流。这在连接例如数百个存储器管芯和处理器的光子通信平台中可能特别有用。这种光子通信平台可以依靠电子开关网络来确定允许特定处理器管芯访问来自特定存储器管芯的信息的最佳光学路径。在一些实施例中可以使用机器学习算法来识别最佳光学链路。
在一些实施例中,电子开关网络被配置为执行以下步骤。在第一时间,电子开关网络对光子衬底的光开关进行编程以形成将多个管芯的第一子集耦合在一起(例如,将第一管芯耦合到第二管芯)的第一光学通信路径。在第一时间对光开关进行编程可能涉及改变一些开关(例如,开关的第一子集)的状态而无需改变其他开关的状态,或者可能涉及改变所有开关的状态。在第一时间之后的第二时间,电子开关网络对光开关进行编程以形成将多个管芯的第二子集耦合在一起(例如,第三管芯到第一管芯或第三管芯到第四管芯)的第二光学通信路径。电子开关网络可以根据需要继续对光开关重新编程。在第二时间对光开关进行编程可能涉及改变一些开关(例如,开关的第一子集或开关的第二子集)的状态而无需改变其他开关的状态,或者可能涉及改变所有开关的状态。改变开关的状态可以涉及以下任何操作:将开关的输出端从关断状态改变为导通状态,将开关的输出端从关断状态改变为部分导通状态(例如,其中开关将一部分输入功率传递到输出端,并将一部分输入功率传递到一个或多个其他输出端的状态),将开关的输出端从导通状态改变为部分导通状态,将开关的输出端从导通状态改变为关断状态,选择先前未选择的开关的一个或多个输入,和/或取消选择先前选择的开关的一个或多个输入。
在图7B的示例中,电子开关网络已经对光子衬底进行编程以形成从第一管芯到第二管芯的光学路径。随后,如图7C所示,电子开关网络已经对光子衬底重新编程以形成从第三管芯到第一管芯的光学路径。在一些实施例中,电子开关网络可以利用波分多路复用和/或时分多路复用对光分配网络进行编程。
在节点之间的典型连接可以从在电子开关网络上的请求消息开始。可以通过电子开关的网格来仲裁请求以建立连接。在每个网络跃点,一旦电请求赢得仲裁,就会建立光学链路。一旦在源和目的地之间完全建立了连接,就会向电子网络上的请求器返回一个确认,并且数据传输将通过光学链路进行。
控制器740可以使用调试单元744来执行金属迹线、触点、引脚、焊盘等的测试、诊断和故障隔离。在一些实施例中,使用联合测试行动组(JTAG)产业标准来实施调试单元。在一些实施例中,制造缺陷可能导致无功能的通信信道。可以包括冗余连接(光学和/或电气)并将其映射为替代品,从而无需丢弃具有少量缺陷的平台。
以动态的方式动态地重新配置光子通信平台的能力允许电子开关网络在相对低的带宽下操作,从而导致相对低的功耗。当在切换事件之间通过光子模块承载的数据量相对较大时,低功率是特别有益的。在一些实施例中,低功率为可以监视训练或重新配置序列的“永远在线”操作打开了机会。
在一些实施例中,跨越多个光子模块传播的光学信号的功率和保真度可以取决于信号穿过的波导交叉的数量。因此,光学信号传输得越远,功耗越大,并且保真度越低。认识到这个问题,发明人已经开发了以下配置:可以根据信号应该穿过的光子模块边界的数量或预期的光损耗或者光学路径的任何其他特性,自适应地选择具有更大或更小字母表(每个符号更多或更少位)的编码方案。例如,当预期只有少数交叉或少量损失时,可以使用具有较大字母表的编码方案。此类编码方案的示例包括使用16点(16-QAM)、64点(64-QAM)或256点(256-QAM)的星座的正交振幅调制(QAM)、和具有很多级别的脉冲振幅调制(PAM),例如PAM-16或PAM-32。反之亦然,当预期有许多交叉或大量损失时,可以使用具有较小字母表的编码方案。此类编码方案的示例包括二进制相移键控(BPSK)或具有很少级别的PAM,例如PAM-2或PAM-4。在一些实施例中,可以根据改变的通信模式或根据信号应该跨越的光子模块边界的数量来设置光学路径的带宽。
电子开关网络的时钟可以使用单个分布式时钟来完成。时钟相位可以在光子领域中进行调整,以在每个接收器处实现极低的抖动。这避免了对嵌入式时钟的需要,并且因此数据可以不需要进行编码。非编码数据允许增加带宽、减少延迟和降低功率。
VII.基于光子通信平台的计算系统
可以利用这里描述的光子通信平台形成计算系统。与电子分配网络不同,这些光学通信平台可以同时向多个位置提供相同消息的副本,而不会因寄生阻抗产生问题。该特性允许光分配网络形成多播和/或广播通信方案。可以动态地重新配置光分配网络以将消息路由到单个节点或多个节点。利用广播和/或多播能力,一些实施例能够直接使用光学通信平台执行MapReduce操作。
这些类型的计算系统可以被用于各种应用,包括例如高性能计算、神经、机器学习和深度学习网络、图形渲染、大规模可视化、游戏、高频交易和视频流等等。
图8A示出了示例计算系统800。该计算系统被形成在4×4光子衬底上。当然,其他尺寸和拓扑结构也是可能的。在该示例中,有四个位于光子衬底的中间的处理器管芯704,并且有十二个围绕处理器管芯的存储器管芯702。每个管芯被安装在光子模块上。每个管芯使用例如平面外耦合器(例如,如图3B或图3C所示)与相应的光子模块进行通信。其他实施例可以包括不同数量的处理器和不同数量的存储器,和/或可以包括其他类型的管芯,包括例如模拟加速器、光子加速器、光子存储器、网络芯片等。在一些实施例中,计算系统800被设置在中介层上,并且可以使用硅通孔与中介层进行通信。
图8A的底部插图更详细地示出了光子模块722。光子模块722可以使用(或包括)任何上述光子模块来实施。例如,光子模块722包括光分配网络104。光子模块722还可以包括允许与相邻光子模块(参见例如图3A的波导111-114)进行光学通信的波导(未在图8A中示出)。光子模块722还包括至少一个光纤耦合器710,其可以包括边缘耦合器和/或平面外耦合器。光纤耦合器710可以被耦合到光纤的端部,从而能够与其他系统进行通信。边缘耦合器能够在光子模块的平面内实现光耦合。边缘耦合器的示例包括锥形波导、V型槽和U型槽。在一些实施例中,边缘耦合器仅包括在光子衬底边缘处的波导的端部。相比之下,平面外耦合器(例如,光栅耦合器和棱镜)能够在光子芯片的平面外进行光耦合。这个特殊的计算系统被布置成使最下面的光子模块连接到光纤(如标签“光纤通道”所示)。光子模块722还可以包括一个或多个平面外耦合器(未在图8A中示出),其能够与被安装到光子模块的管芯进行光学通信(参见例如图3A的平面外耦合器105)。
图8A的顶部插图更详细地示出了存储器管芯702。存储器管芯702包括存储器块720,其包括若干存储器单元(例如,诸如NAND、DRAM、SRAM、HBM等的固态存储器)。存储器管芯702还包括通信块724,其可以包括用于与安装有存储器管芯的光子模块进行通信的光学组件。例如,通信块724可以包括与光子模块的平面外耦合器耦合的平面外耦合器。存储器管芯702还包括串行器/解串器(SERDES)块722。SERDES块722将数据从串行转换为并行,并且反之亦然。在该特定实施方式中,SERDES块位于存储器管芯702的外边缘附近并且存储器块720位于存储器管芯的中间。当然,其他布置也是可能的。尽管图8A没有详细示出处理器管芯704,但处理器管芯还可以包括与相应光子模块的平面外耦合器耦合的平面外耦合器。
结合图8A描述的计算系统可以被用作独立的计算系统,或者可以与其他计算系统结合使用。计算系统的组合在本文中被称为多节点计算系统。图8B示出了包括四个计算系统800的多节点计算系统的示例。其他多节点计算系统可以包括许多计算系统,例如数十或数百个的单位,或更多。光纤712被用于使计算系统彼此通信。光纤的每一个端部耦合到计算系统800的光纤耦合器710。在该示例中,多节点计算系统的计算系统共享相同的布局(相同数量的光子模块、处理器管芯和存储器管芯)。然而,并非所有实施例都在这方面受到限制。在一些实施例中,许多多节点计算系统之间的通信可以通过使用硅中介层电子地完成。如果计算系统彼此相邻放置或在相距数厘米以内以降低电容和其他寄生电阻,则该通信策略可以消耗相当少量的功率。
发明人还已经认识到,本文所述类型的光学模块可以用作收发器,使得能够从计算系统到另一个计算系统或从计算机系统到主机进行通信。该收发器可以是光学的或电子的。示例性光学接口包括经由光纤的板对板通信或利用更高级别协议(诸如以太网或无限带宽技术)的远程机架对机架通信。主机系统的电子接口包括基于SERDES的标准,诸如PCIExpress。外部I/O模块可以管理在主机和本地系统之间的通信。这包括用于在远程和本地存储器之间的高速数据移动的直接存储器访问卸载功能。外部I/O模块还可以提供用于管理、校准、引导以及可靠性和可服务性(RAS)的本地接口。
在此描述的类型的光学通信平台可以提供分层的网络叠层。一个示例性叠层配置如下。物理层包括光学互连件,包括光电转换器、电光转换器和光分配网络。数据链路层包括允许在模块之间连接的电子开关网络。在一些实施例中,在网络节点之间的通信可以从在电子开关网络上的请求消息开始。数据链路层处理此请求并通过电气开关的网格进行仲裁以建立连接。在每个光子模块边界,如果请求赢得仲裁,则形成一条光学链路。一旦在源和目的地之间完全建立了连接,则可以向电子开关网络上的请求器返回确认,并且通过光子模块进行数据传输。传输层涉及信息分包、数据完整性和缓冲区分配。传输层使用信息分包在数据链路层上实现上层协议。流控制可以用缓冲信用来实施。如果可靠性规定在物理层处对误差进行额外保护,则可以使用数据完整性,其包括循环冗余检查(CRC)(例如,重新发送)和/或前向纠错(FEC)方案。
已经如此描述了本申请的技术的多个方面和实施例,应当理解,本领域普通技术人员将容易地想到各种改变、修改和改进。此类改变、修改和改进旨在本申请所述的技术的精神和范围内。因此,应当理解,前述实施例仅通过示例的方式呈现,并且在所附权利要求及其等同物的范围内,可以以不同于具体描述的方式来实践本发明的实施例。此外,本文所述的两个或多个特性、系统、物品、材料和/或方法的任何组合包括在本公开的范围内(如果这些特性、系统、物品、材料和/或方法不是相互矛盾的话)。
同样,如所描述的,一些方面可以被体现为一种或多种方法。作为该方法的一部分执行的动作可以以任何合适的方式进行排序。因此,实施例可以被构造为以不同于所示出的顺序执行动作,其可以包括同时执行一些动作,即使在说明性实施例中被示为顺序动作。
如本文所定义和使用的所有定义应该理解为通过引用并入的文件中的定义和/或所定义术语的普通含义控制字典定义。
如本文在说明书和权利要求中使用的不定冠词“一”和“一个”,除非明确指出相反,否则应理解为表示“至少一个”。
如本文在说明书和权利要求中使用的短语“和/或”,应理解为表示如此结合的元件中的“一个或两个”,即,在某些情况下是结合地存在并且在其他情况下是分离存在的元件。
如本文在说明书和权利要求中所使用的,提及一个或多个元件的列表时,短语“至少一个”应被理解为表示选自元件列表中的任何一个或多个元件的至少一个元件,但不一定包括在元件列表中具体列出的每个元件中的至少一个,并且不排除在元件列表中元件的任何组合。该定义还允许元件可以选择性地存在,而不是在短语“至少一个”所指的元件列表中明确标识的元件,无论这些元件与那些明确标识的元件相关还是不相关。
术语“大概”和“大约”可以被用于表示在一些实施例中的目标值的±20%以内、在一些实施例中的目标值的±10%以内、在一些实施例中的目标值的±5%以内、以及在一些实施例中的目标值的±2%以内。术语“大概”和“大约”可以包括目标值。

Claims (47)

1.一种光子系统,包括:
多个光子模块,其至少包括根据至少一个公共光掩模被图案化的第一光子模块和第二光子模块,所述第一光子模块和第二光子模块中的每一个包括:
第一边界和第二边界;
光分配网络;
第一光波导,其将所述光分配网络光耦合到所述多个光子模块的第一相邻光子模块,所述第一相邻光子模块与所述第一边界邻近;和
第二光波导,其将所述光分配网络光耦合到所述多个光子模块的第二相邻光子模块,所述第二相邻光子模块与所述第二边界邻近。
2.根据权利要求1所述的光子系统,其中,所述第一边界和第二边界彼此相对。
3.根据权利要求1所述的光子系统,其中,所述第一光波导和所述第二光波导根据所述至少一个公共光掩模被图案化。
4.根据权利要求1所述的光子系统,其中,所述第一光子模块和第二光子模块中的每一个还包括被光耦合到所述光分配网络的平面外光耦合器。
5.根据权利要求1所述的光子系统,其中,所述光分配网络被配置为选择性地使所述第一相邻光子模块与所述第二相邻光子模块进行光学通信。
6.根据权利要求1所述的光子系统,其中,所述第一光子模块和第二光子模块中的每一个根据公共光掩模组被图案化,其中,所述至少一个公共光掩模是所述公共光掩模组的一部分。
7.根据权利要求1所述的光子系统,其中,所述第一光子模块和第二光子模块中的每一个还包括:
第三边界和第四边界,其中,所述第一边界和第二边界彼此相对,并且所述第三边界和第四边界彼此相对;
第三光波导,其将所述光分配网络光耦合到所述多个光子模块中的第三相邻光子模块,所述第三相邻光子模块与所述第三边界邻近;和
第四光波导,其将所述光分配网络光耦合到所述多个光子模块中的第四相邻光子模块,所述第四相邻光子模块与所述第四边界邻近。
8.根据权利要求7所述的光子系统,其中,所述光分配网络被配置为选择性地将所述第一相邻光子模块与所述第二相邻光子模块或所述第三相邻光子模块进行光学通信。
9.根据权利要求1所述的光子系统,其中,所述光分配网络包括多个光开关。
10.根据权利要求1所述的光子系统,其中,所述第一光子模块和第二光子模块彼此相邻,使得所述第二光子模块是所述第一光子模块的第一相邻光子模块。
11.一种用于制造半导体晶圆的方法,包括:
使用至少一个公共光掩模将在半导体晶圆上的多个光子模块中的至少一些光子模块的每个图案化,其中,将所述多个光子模块中的至少一些光子模块的每个图案化包括:
将光分配网络图案化;
将第一光波导图案化,所述第一光波导将所述光分配网络光耦合到所述多个光子模块中的第一相邻光子模块,所述第一相邻光子模块与所述光子模块的第一边界邻近;以及
将第二光波导图案化,所述第二光波导将所述光分配网络光耦合到所述多个光子模块中的第二相邻光子模块,所述第二相邻光子模块与所述光子模块的第二边界邻近。
12.根据权利要求11所述的方法,其中,将所述多个光子模块中的至少一些光子模块的每个图案化包括:使用所述至少一个公共光掩模将所述第一光波导和第二光波导图案化。
13.根据权利要求11所述的方法,还包括切割所述半导体晶圆以获得光子衬底,所述光子衬底包括:
所述多个光子模块的第一光子模块;
与所述第一光子模块的第一边界邻近的第一相邻光子模块;和
与所述第一光子模块的第二边界邻近的第二相邻光子模块。
14.根据权利要求13所述的方法,其中,所述第一光子模块的第一边界和第二边界彼此相对。
15.根据权利要求11所述的方法,其中,将所述多个光子模块中的至少一些光子模块的每个图案化还包括:
将第三光波导图案化,所述第三光波导将所述光分配网络光耦合到所述多个光子模块的第三相邻光子模块,所述第三相邻光子模块与所述光子模块的第三边界邻近;和
将第四光波导图案化,所述第四光波导将所述光分配网络光耦合到所述多个光子模块的第四相邻光子模块,所述第四相邻光子模块与所述光子模块的第四边界邻近,
其中,所述第一边界和第二边界彼此相对,并且所述第三边界和第四边界彼此相对。
16.根据权利要求11所述的方法,其中,将所述多个光子模块中的至少一些光子模块的每个图案化还包括:
使用与所述至少一个公共光掩模连接的第一光刻镜头将第一光子模块图案化;和
使用在所述第一光刻镜头之后的与所述至少一个公共光掩模连接的第二光刻镜头将第二光子模块图案化。
17.一种计算系统,包括:
光子衬底,其利用至少包括第一光子模块和第二光子模块的多个光子模块被图案化,所述第一光子模块和第二光子模块中的每一个根据至少一个公共光掩模被图案化,其中,所述第一光子模块被光耦合到所述第二光子模块;
与所述第一光子模块通信的第一管芯;以及
与所述第二光子模块通信的第二管芯。
18.根据权利要求17所述的计算系统,其中,所述第一管芯包括处理器并且所述第二管芯包括存储器。
19.根据权利要求17所述的计算系统,还包括被耦合到所述光子衬底的激光管芯。
20.根据权利要求17所述的计算系统,其中,所述第一光子模块和第二光子模块中的每一个包括:
第一边界和第二边界;
光分配网络;
第一光波导,其将所述光分配网络光耦合到所述多个光子模块的第一相邻光子模块,所述第一相邻光子模块与所述第一边界邻近;和
第二光波导,其将所述光分配网络光耦合到所述多个光子模块的第二相邻光子模块,所述第二相邻光子模块与所述第二边界邻近。
21.根据权利要求20所述的计算系统,其中,所述第一边界和第二边界彼此相对。
22.根据权利要求20所述的计算系统,其中,所述第一光波导和所述第二光波导根据所述至少一个公共光掩模被图案化。
23.根据权利要求17所述的计算系统,其中,所述第一光子模块和所述第二光子模块中的每一个包括平面外光耦合器,其中:
所述第一管芯被光耦合到所述第一光子模块的平面外光耦合器,并且
所述第二管芯被光耦合到所述第二光子模块的平面外光耦合器。
24.根据权利要求17所述的计算系统,其中,所述第一管芯被耦合到所述光子衬底的第一侧并且所述第二管芯被耦合到与所述第一侧相对的所述光子衬底的第二侧。
25.根据权利要求17所述的计算系统,还包括堆叠在所述第一管芯的顶部的第三管芯。
26.根据权利要求17所述的计算系统,其中,所述第一光子模块和第二光子模块共享边界,使得所述第一光子模块与所述第二光子模块相邻。
27.根据权利要求17所述的计算系统,其中:
所述第一管芯被安装在所述第一光子模块的上方或下方;并且
所述第二管芯被安装在所述第二光子模块的上方或下方。
28.根据权利要求17所述的计算系统,其中:
所述第一管芯与所述第一光子模块进行电子通信,并且
所述第二管芯与所述第二光子模块进行电子通信。
29.一种多节点计算系统,包括:
多个计算系统,其至少包括第一计算系统和第二计算系统,所述第一计算系统和第二计算系统中的每一个包括:
光子衬底,其利用至少包括第一光子模块和第二光子模块的多个光子模块被图案化,所述第一光子模块和第二光子模块中的每一个根据至少一个公共光掩模被图案化,其中,所述第一光子模块被光耦合到所述第二光子模块;
与所述第一光子模块通信的第一管芯;
与所述第二光子模块通信的第二管芯;和
光纤,其将所述第一计算系统和第二计算系统彼此连接。
30.根据权利要求29所述的多节点计算系统,其中,所述第一计算系统和第二计算系统中的每一个还包括光纤耦合器,其中,所述光纤耦合器将所述第一计算系统和第二计算系统的相应光纤耦合器彼此光耦合。
31.根据权利要求29所述的多节点计算系统,其中,所述第一管芯包括处理器并且所述第二管芯包括存储器。
32.根据权利要求29所述的多节点计算系统,其中,所述第一计算系统和第二计算系统中的每一个还包括被耦合到所述光子衬底的激光。
33.根据权利要求29所述的多节点计算系统,其中,所述光子衬底的第一光子模块和第二光子模块中的每一个包括:
第一边界和第二边界;
光分配网络;
第一光波导,其将所述光分配网络光耦合到所述多个光子模块的第一相邻光子模块,所述第一相邻光子模块与所述第一边界邻近;以及
第二光波导,其将所述光分配网络光耦合到所述多个光子模块的第二相邻光子模块,所述第二相邻光子模块与所述第二边界邻近。
34.根据权利要求33所述的多节点计算系统,其中,所述第一光波导和所述第二光波导根据所述至少一个公共光掩模被图案化。
35.根据权利要求29所述的多节点计算系统,其中,所述第一光子模块和第二光子模块中的每一个包括平面外光耦合器,其中:
所述第一管芯被光耦合到所述第一光子模块的平面外光耦合器,并且
所述第二管芯被光耦合到所述第二光子模块的平面外光耦合器。
36.根据权利要求29所述的多节点计算系统,其中,所述第一管芯被耦合到所述光子衬底的第一侧,并且所述第二管芯被耦合到与所述第一侧相对的所述光子衬底的第二侧。
37.根据权利要求29所述的多节点计算系统,还包括堆叠在所述第一管芯的顶部的第三管芯。
38.根据权利要求29所述的多节点计算系统,其中,所述第一光子模块和第二光子模块共享边界,使得所述第一光子模块与所述第二光子模块相邻。
39.根据权利要求29所述的多节点计算系统,其中:
所述第一管芯被安装在所述第一光子模块的上方或下方;并且
所述第二管芯被安装在所述第二光子模块的上方或下方。
40.一种光子通信平台,包括:
光子网络,其包括在半导体衬底上形成的多个光开关;
多个管芯,其与所述光子网络进行通信;
电子开关网络,包括与所述多个光开关共同集成的多个晶体管,所述电子开关网络被配置为:
在第一时间,将所述光开关编程为形成将所述多个管芯的第一子集耦合在一起的第一光学通信路径,并且
在所述第一时间之后的第二时间,将所述光开关编程为形成将所述多个管芯的第二子集耦合在一起的第二光学通信路径,所述第二光学通信路径不同于所述第一通信路径。
41.根据权利要求40所述的光子通信平台,其中,所述多个晶体管被形成在所述半导体衬底上。
42.根据权利要求40所述的光子通信平台,其中,所述半导体衬底是第一半导体衬底,并且其中,所述多个晶体管被形成在第二半导体衬底上,其中,所述第一半导体衬底和第二半导体衬底是3D键合在一起的。
43.根据权利要求40所述的光子通信平台,其中,将所述光开关编程为形成第一光学通信路径包括:
识别将所述多个管芯的第一子集耦合在一起的光学通信路径;和
基于所识别的光学通信路径对所述光开关进行编程。
44.根据权利要求43所述的光子通信平台,其中,识别将所述多个管芯的第一子集耦合在一起的光学通信路径包括监视所述光子网络的使用。
45.根据权利要求40所述的光子通信平台,其中,所述电子开关网络还被配置为:
在所述第一光学通信路径处确定光学信号的至少一个特性;
基于所述光学信号的至少一个特性识别编码方案;并且
使所述光子网络基于所述编码方案在所述第一光学通信路径上进行光学通信。
46.根据权利要求40所述的光子通信平台,其中,所述多个管芯与所述光子网络进行电子通信。
47.根据权利要求40所述的光子通信平台,其中,所述电子开关网络还被配置为使所述光子网络使用波分多路复用在所述第一光学通信路径上进行光学通信。
CN202080019018.XA 2019-03-06 2020-03-05 光子通信平台 Pending CN113853753A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201962814444P 2019-03-06 2019-03-06
US62/814,444 2019-03-06
US201962923889P 2019-10-21 2019-10-21
US62/923,889 2019-10-21
US202062961448P 2020-01-15 2020-01-15
US62/961,448 2020-01-15
PCT/US2020/021209 WO2020181097A1 (en) 2019-03-06 2020-03-05 Photonic communication platform

Publications (1)

Publication Number Publication Date
CN113853753A true CN113853753A (zh) 2021-12-28

Family

ID=72336351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080019018.XA Pending CN113853753A (zh) 2019-03-06 2020-03-05 光子通信平台

Country Status (9)

Country Link
US (8) US11036002B2 (zh)
EP (1) EP3935763A4 (zh)
JP (1) JP2022523995A (zh)
KR (1) KR20220004966A (zh)
CN (1) CN113853753A (zh)
CA (1) CA3131615A1 (zh)
SG (1) SG11202108868TA (zh)
TW (1) TWI822972B (zh)
WO (1) WO2020181097A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3518280B1 (en) * 2018-01-25 2020-11-04 Murata Manufacturing Co., Ltd. Electronic product having embedded porous dielectric and method of manufacture
JP7346555B2 (ja) 2018-05-17 2023-09-19 ライトマター インコーポレイテッド 光学的に接合された積層メモリ、並びに関連する方法及びシステム
US11036002B2 (en) 2019-03-06 2021-06-15 Lightmatter, Inc. Photonic communication platform
US20210096311A1 (en) * 2019-09-27 2021-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
EP4100773A4 (en) 2020-02-03 2024-03-20 Lightmatter Inc PHOTONIC UNIT COMMUNICATION SYSTEMS AND ASSOCIATED PACKAGING
TW202209323A (zh) * 2020-02-14 2022-03-01 美商爾雅實驗室公司 藉由單體式封裝光學i/o實施的遠端記憶體架構
US11490177B1 (en) * 2020-06-05 2022-11-01 Luminous Computing, Inc. Optical link system and method for computation
US20220044092A1 (en) 2020-08-06 2022-02-10 Celestial Ai Inc. Coherent photonic computing architectures
US20220199600A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Optical multichip package with multiple system-on-chip dies
WO2022256904A1 (en) * 2021-06-11 2022-12-15 Huawei Technologies Canada Co., Ltd. Photonic computation device using contra-directional coupler
WO2023023106A2 (en) 2021-08-18 2023-02-23 Lyte Technologies Inc. Optical transceiver arrays
WO2023039244A1 (en) * 2021-09-13 2023-03-16 Lightmatter, Inc. Yield enhancement techniques for photonic communications platform
WO2023064337A1 (en) * 2021-10-13 2023-04-20 Lightmatter, Inc. Multi-tenant isolation on a multi-reticle photonic communication platform
WO2023177848A1 (en) 2022-03-18 2023-09-21 Celestial Al Inc. Optical multi-die interconnect bridge (omib)
WO2023224109A1 (ja) * 2022-05-20 2023-11-23 アトナープ株式会社 光処理システム
WO2024030556A1 (en) 2022-08-04 2024-02-08 Lightmatter, Inc. Optical computing system with disaggregated memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0547262A1 (en) * 1991-12-18 1993-06-23 International Business Machines Corporation Modular photonic waveguide distribution system
US7251386B1 (en) * 2004-01-14 2007-07-31 Luxtera, Inc Integrated photonic-electronic circuits and systems
US20140264400A1 (en) * 2011-12-06 2014-09-18 Cornell University Integrated multi-chip module optical interconnect platform
CN104092500A (zh) * 2014-07-13 2014-10-08 潘国新 一体式光收发组件
CN106817323A (zh) * 2017-03-06 2017-06-09 南京曦光信息科技有限公司 一种可片上集成的物理层组播光交换节点装置及网络

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5771323A (en) 1996-08-28 1998-06-23 Hewlett-Packard Company Micro-photonics module
US5930429A (en) 1997-07-01 1999-07-27 Hewlett-Packard Company Micro-photonics module integrated on a single substrate
US6202165B1 (en) 1998-07-23 2001-03-13 Conexant Systems, Inc. Photonic clock distribution method and apparatus for electronic systems
US6684007B2 (en) 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
US6650803B1 (en) 1999-11-02 2003-11-18 Xros, Inc. Method and apparatus for optical to electrical to optical conversion in an optical cross-connect switch
US6477285B1 (en) * 2000-06-30 2002-11-05 Motorola, Inc. Integrated circuits with optical signal propagation
US7941056B2 (en) 2001-08-30 2011-05-10 Micron Technology, Inc. Optical interconnect in high-speed memory systems
US20080044128A1 (en) 2001-10-09 2008-02-21 Infinera Corporation TRANSMITTER PHOTONIC INTEGRATED CIRCUITS (TxPICs) AND OPTICAL TRANSPORT NETWORK SYSTEM EMPLOYING TxPICs
JP3987500B2 (ja) 2004-02-17 2007-10-10 浜松ホトニクス株式会社 光配線基板および光配線基板の製造方法
US7894699B2 (en) 2006-10-16 2011-02-22 Hewlett-Packard Development Company, L.P. Photonic based interconnects for interconnecting multiple integrated circuits
JP4825739B2 (ja) 2007-06-22 2011-11-30 株式会社日立製作所 光電気混載基板と光電気パッケージとの構造体
US7898885B2 (en) 2007-07-19 2011-03-01 Micron Technology, Inc. Analog sensing of memory cells in a solid state memory device
US8346087B2 (en) * 2007-09-28 2013-01-01 Oracle America, Inc. Wavelength-division multiplexing for use in multi-chip systems
US8059443B2 (en) 2007-10-23 2011-11-15 Hewlett-Packard Development Company, L.P. Three-dimensional memory module architectures
US8064739B2 (en) 2007-10-23 2011-11-22 Hewlett-Packard Development Company, L.P. Three-dimensional die stacks with inter-device and intra-device optical interconnect
KR101409308B1 (ko) 2008-01-30 2014-07-02 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 광학 상호접속기
US8831437B2 (en) 2009-09-04 2014-09-09 Luxtera, Inc. Method and system for a photonic interposer
EP3572796B8 (en) 2008-10-27 2023-01-18 Genalyte, Inc. Biosensors based on optical probing and sensing
US8450186B2 (en) 2009-09-25 2013-05-28 Intel Corporation Optical modulator utilizing wafer bonding technology
US8862178B2 (en) 2010-02-24 2014-10-14 Qualcomm Incorporated Methods and systems for managing participation in multiple wireless networks
WO2011143548A2 (en) 2010-05-14 2011-11-17 Cornell University Electro-optic modulator structures, related methods and applications
WO2012049273A1 (en) 2010-10-14 2012-04-19 Rwth Aachen Laser to chip coupler
US9099965B2 (en) 2010-12-01 2015-08-04 Stmicroelectronics S.R.L. Integrated driver and related method
US8222084B2 (en) 2010-12-08 2012-07-17 Skorpios Technologies, Inc. Method and system for template assisted wafer bonding
JP5897414B2 (ja) 2011-08-23 2016-03-30 日本オクラロ株式会社 光デバイスの製造方法
WO2013064592A2 (en) 2011-11-04 2013-05-10 Technische Universiteit Eindhoven Wafer scale technique for interconnecting vertically stacked dies
JP5970078B2 (ja) 2011-12-02 2016-08-17 インテル・コーポレーション デバイス相互接続の変化を可能にする積層メモリ
US9570883B2 (en) 2011-12-28 2017-02-14 Intel Corporation Photonic package architecture
US9697147B2 (en) 2012-08-06 2017-07-04 Advanced Micro Devices, Inc. Stacked memory device with metadata management
US9236958B2 (en) 2012-08-10 2016-01-12 Skorpios Technologies, Inc. Method and system for performing testing of photonic devices
US9922887B2 (en) 2012-12-11 2018-03-20 Acacia Communications, Inc. Wafer-scale testing of photonic integrated circuits using horizontal spot-size converters
KR102048251B1 (ko) 2013-03-14 2019-11-25 삼성전자주식회사 메모리 칩 패키지, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
US9094135B2 (en) 2013-06-10 2015-07-28 Freescale Semiconductor, Inc. Die stack with optical TSVs
US9766409B2 (en) * 2013-06-10 2017-09-19 Nxp Usa, Inc. Optical redundancy
WO2016008771A1 (en) 2014-07-14 2016-01-21 University Of Copenhagen Optical device having efficient light-matter interface for quantum simulations
US9671572B2 (en) 2014-09-22 2017-06-06 Oracle International Corporation Integrated chip package with optical interface
US9558779B2 (en) 2014-12-22 2017-01-31 Mohammad A Mazed System on chip (SoC) based on phase transition and/or phase change material
US20160191188A1 (en) 2014-12-31 2016-06-30 Alcatel-Lucent Usa Inc. System and method for local interconnection of optical nodes
US9678271B2 (en) * 2015-01-26 2017-06-13 Oracle International Corporation Packaged opto-electronic module
US9976844B2 (en) 2015-02-06 2018-05-22 Medlumics S.L. Miniaturized OCT package and assembly thereof
US9606308B2 (en) 2015-02-27 2017-03-28 International Business Machines Corporation Three dimensional self-alignment of flip chip assembly using solder surface tension during solder reflow
US9910232B2 (en) 2015-10-21 2018-03-06 Luxtera, Inc. Method and system for a chip-on-wafer-on-substrate assembly
WO2017120272A1 (en) 2016-01-04 2017-07-13 Infinera Corporation Photonic integrated circuit package
JP6849907B2 (ja) 2016-12-01 2021-03-31 富士通株式会社 光モジュール及び光モジュールの製造方法
JP2018195723A (ja) 2017-05-18 2018-12-06 富士通株式会社 光モジュールおよびその製造方法並びに光トランシーバ
US11239377B2 (en) 2017-08-07 2022-02-01 Rockley Photonics Limited Optoelectronic module package
US10371893B2 (en) * 2017-11-30 2019-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect device and method
US10490503B2 (en) 2018-03-27 2019-11-26 Intel Corporation Power-delivery methods for embedded multi-die interconnect bridges and methods of assembling same
US10560765B2 (en) 2018-04-25 2020-02-11 Western Digital Technologies, Inc. Node with combined optical and electrical switching
JP7346555B2 (ja) 2018-05-17 2023-09-19 ライトマター インコーポレイテッド 光学的に接合された積層メモリ、並びに関連する方法及びシステム
US10930628B2 (en) 2018-06-27 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic semiconductor device and method
US20200111720A1 (en) 2018-10-05 2020-04-09 Intel Corporation Dual side die packaging for enhanced heat dissipation
US11036002B2 (en) 2019-03-06 2021-06-15 Lightmatter, Inc. Photonic communication platform
EP4100773A4 (en) 2020-02-03 2024-03-20 Lightmatter Inc PHOTONIC UNIT COMMUNICATION SYSTEMS AND ASSOCIATED PACKAGING
WO2023039244A1 (en) 2021-09-13 2023-03-16 Lightmatter, Inc. Yield enhancement techniques for photonic communications platform
WO2023064337A1 (en) 2021-10-13 2023-04-20 Lightmatter, Inc. Multi-tenant isolation on a multi-reticle photonic communication platform

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0547262A1 (en) * 1991-12-18 1993-06-23 International Business Machines Corporation Modular photonic waveguide distribution system
US7251386B1 (en) * 2004-01-14 2007-07-31 Luxtera, Inc Integrated photonic-electronic circuits and systems
US20140264400A1 (en) * 2011-12-06 2014-09-18 Cornell University Integrated multi-chip module optical interconnect platform
CN104092500A (zh) * 2014-07-13 2014-10-08 潘国新 一体式光收发组件
CN106817323A (zh) * 2017-03-06 2017-06-09 南京曦光信息科技有限公司 一种可片上集成的物理层组播光交换节点装置及网络

Also Published As

Publication number Publication date
WO2020181097A1 (en) 2020-09-10
US11754783B2 (en) 2023-09-12
US11860413B2 (en) 2024-01-02
US20210278590A1 (en) 2021-09-09
TWI822972B (zh) 2023-11-21
EP3935763A1 (en) 2022-01-12
US20240103219A1 (en) 2024-03-28
US20200284981A1 (en) 2020-09-10
EP3935763A4 (en) 2022-12-07
TW202105065A (zh) 2021-02-01
US20230408764A1 (en) 2023-12-21
SG11202108868TA (en) 2021-09-29
US20240111094A1 (en) 2024-04-04
CA3131615A1 (en) 2020-09-10
KR20220004966A (ko) 2022-01-12
US20230358957A1 (en) 2023-11-09
US11036002B2 (en) 2021-06-15
US20230114847A1 (en) 2023-04-13
JP2022523995A (ja) 2022-04-27
US20230400632A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
US11860413B2 (en) Photonic communication platform
Pasricha et al. A survey of silicon photonics for energy-efficient manycore computing
Doany et al. 160 Gb/s bidirectional polymer-waveguide board-level optical interconnects using CMOS-based transceivers
Jahns Planar packaging of free-space optical interconnections
Bernabe et al. Silicon photonics for terabit/s communication in data centers and exascale computers
US20100215313A1 (en) Optical interconnection assembled circuit
US20010030782A1 (en) Security mapping and auto reconfiguration
JP2017516148A (ja) チップ間相互接続を可能にするための電気光学トランシーバデバイス
US11953724B2 (en) Multi-tenant isolation on a multi-reticle photonic communication platform
US20230085268A1 (en) Yield enhancement techniques for photonic communications platform
US20230314711A1 (en) Photonic communication platform, packages and related fabrication
JP2023516889A (ja) フォトニックウェハ通信システム及び関連するパッケージ
Xu et al. Silicon nanophotonics for future multicore architectures: opportunities and challenges
US11966090B2 (en) Heterogeneous packaging integration of photonic and electronic elements
Berger et al. Challenges for the introduction of board-level optical interconnect technology into product development roadmaps
Bamiedakis et al. Integrated and hybrid photonics for high-performance interconnects
TW202409745A (zh) 光子通訊平台
CN117242716A (zh) 具有多个光纤芯的光缆上的光学互连装置中的微型led/pd装置和选择
Duan et al. Chip-to-chip interconnects based on 3D stacking of optoelectrical dies on Si
Taira et al. Optical packaging of silicon photonic devices for external connection of parallel optical signals
JP2009237596A (ja) 光結合構造体および電気配線基板
Schares et al. Terabus and beyond–prospects of waveguide-based optical interconnects
Madamopoulos Optical Interconnects

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40066317

Country of ref document: HK