KR20220004966A - 포토닉 통신 플랫폼 - Google Patents

포토닉 통신 플랫폼 Download PDF

Info

Publication number
KR20220004966A
KR20220004966A KR1020217032104A KR20217032104A KR20220004966A KR 20220004966 A KR20220004966 A KR 20220004966A KR 1020217032104 A KR1020217032104 A KR 1020217032104A KR 20217032104 A KR20217032104 A KR 20217032104A KR 20220004966 A KR20220004966 A KR 20220004966A
Authority
KR
South Korea
Prior art keywords
photonic
module
optical
photonic module
boundary
Prior art date
Application number
KR1020217032104A
Other languages
English (en)
Inventor
니콜라스 씨. 해리스
칼 라메이
마이클 고울드
토마스 그래험
다리우스 버난다르
라이언 브레이드
미카일로 팀첸코
Original Assignee
라이트매터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 라이트매터, 인크. filed Critical 라이트매터, 인크.
Publication of KR20220004966A publication Critical patent/KR20220004966A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12007—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1225—Basic optical elements, e.g. light-guiding paths comprising photonic band-gap structures or photonic lattices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/34—Optical coupling means utilising prism or grating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J14/00—Optical multiplex systems
    • H04J14/02—Wavelength-division multiplex systems
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12102—Lens
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12107—Grating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12114—Prism
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12121—Laser
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12123—Diode
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12145—Switch

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Communication System (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Abstract

메모리 병목 문제를 극복하여, 종래의 컴퓨팅 시스템들로 가능한 것을 훨씬 넘어서 메모리 용량 및 대역폭의 스케일링을 가능하게 할 수 있는 포토닉 통신 플랫폼들이 본원에서 설명된다. 일부 실시예들은 포토닉 모듈들의 사용을 수반하는 포토닉 통신 플랫폼들을 제공한다. 각각의 포토닉 모듈은, 특정 애플리케이션의 필요들에 기초하여, 모듈을 다른 모듈들과 광학적으로 통신하게 배치하기 위한 프로그램가능 포토닉 회로들을 포함한다. 본 발명자들에 의해 개발된 아키텍처는 단일 웨이퍼에 다수의 포토닉 모듈을 제작하기 위해 공통 포토마스크 세트들(또는 적어도 하나의 공통 포토마스크)의 사용에 의존한다. 다수의 웨이퍼 내의 포토닉 모듈들은 광학 또는 전자 수단을 사용하여 통신 플랫폼으로 함께 링크될 수 있다.

Description

포토닉 통신 플랫폼
관련 출원들에 대한 상호 참조
본 출원은 대리인 사건 번호 L0858.70013US02 하에서 2020년 1월 15일자로 출원된, 발명의 명칭이 "PHOTONICS COMMUNICATIONS PLATFORM WITH SINGLE LITHOGRAPHIC MASK SET"인 미국 가특허 출원 제62/961,448호의 35 U.S.C. §119(e) 하의 이익을 주장하고, 이로써, 이 미국 가특허 출원은 그 전체가 본원에 참조로 포함된다.
본 출원은 대리인 사건 번호 L0858.70013US01 하에서 2019년 10월 21일자로 출원된, 발명의 명칭이 "PHOTONICS COMMUNICATIONS PLATFORM WITH SINGLE LITHOGRAPHIC MASK SET"인 미국 가특허 출원 제62/923,889호의 35 U.S.C. §119(e) 하의 이익을 주장하고, 이로써, 이 미국 가특허 출원은 그 전체가 본원에 참조로 포함된다.
본 출원은 대리인 사건 번호 L0858.70013US00 하에서 2019년 3월 6일자로 출원된, 발명의 명칭이 "PHOTONICS COMMUNICATIONS PLATFORM WITH LITHOGRAPHIC MASK SET"인 미국 가특허 출원 제62/814,444호의 35 U.S.C. §119(e) 하의 이익을 주장하고, 이로써, 이 미국 가특허 출원은 그 전체가 본원에 참조로 포함된다.
본 출원은 포토닉 통신 플랫폼들 및 관련 방법들에 관한 것이다.
컴퓨터 시스템들은 데이터 및 머신 코드를 저장하기 위한 랜덤 액세스 메모리(RAM)들을 포함한다. RAM들은 전형적으로 휘발성 메모리들이고, 그에 따라, 전력이 제거될 때 저장된 정보가 손실된다. 현대의 구현들에서, 메모리들은 집적 회로들의 형태를 취한다. 각각의 집적 회로는 여러 개의 메모리 셀을 포함한다. 저장된 데이터 및 머신 코드에 액세스하는 것을 가능하게 하기 위해, 메모리들은 프로세서들과 전기적으로 통신하게 배치된다. 전형적으로, 이러한 전기 통신들은 메모리들 및 프로세서들이 배치된 기판들 상에 형성된 금속 트레이스(metal trace)들로서 구현된다.
일부 실시예들은 적어도 하나의 공통 포토마스크에 따라 패터닝된 적어도 제1 포토닉 모듈 및 제2 포토닉 모듈을 포함하는 복수의 포토닉 모듈을 포함하는 포토닉 시스템에 관한 것이다. 제1 포토닉 모듈 및 제2 포토닉 모듈 각각은, 제1 경계 및 제2 경계; 광 분배 네트워크; 복수의 포토닉 모듈 중 제1 이웃 포토닉 모듈에 광 분배 네트워크를 광학적으로 커플링시키는 제1 광 도파관 ― 제1 이웃 포토닉 모듈은 제1 경계에 인접해 있음 ―; 및 복수의 포토닉 모듈 중 제2 이웃 포토닉 모듈에 광 분배 네트워크를 광학적으로 커플링시키는 제2 광 도파관을 포함하고, 제2 이웃 포토닉 모듈은 제2 경계에 인접해 있다.
일부 실시예들에서, 제1 경계와 제2 경계는 서로 대향한다.
일부 실시예들에서, 제1 광 도파관 및 제2 광 도파관은 적어도 하나의 공통 포토마스크에 따라 패터닝된다.
일부 실시예들에서, 제1 포토닉 모듈 및 제2 포토닉 모듈 각각은 광 분배 네트워크에 광학적으로 커플링된 면외 광 커플러(out-of-plane optical coupler)를 더 포함한다.
일부 실시예들에서, 광 분배 네트워크는, 선택적으로, 제1 이웃 포토닉 모듈을 제2 이웃 포토닉 모듈과 광학적으로 통신하게 배치하도록 구성된다.
일부 실시예들에서, 제1 포토닉 모듈 및 제2 포토닉 모듈 각각은 포토마스크들의 공통 세트에 따라 패터닝되고, 여기서, 적어도 하나의 공통 포토마스크는 포토마스크들의 공통 세트의 일부이다.
일부 실시예들에서, 제1 포토닉 모듈 및 제2 포토닉 모듈 각각은, 제3 경계 및 제4 경계 ― 제1 경계와 제2 경계는 서로 대향하고, 제3 경계와 제4 경계는 서로 대향함 ―; 복수의 포토닉 모듈 중 제3 이웃 포토닉 모듈에 광 분배 네트워크를 광학적으로 커플링시키는 제3 광 도파관 ― 제3 이웃 포토닉 모듈은 제3 경계에 인접해 있음 ―; 및 복수의 포토닉 모듈 중 제4 이웃 포토닉 모듈에 광 분배 네트워크를 광학적으로 커플링시키는 제4 광 도파관을 더 포함하고, 제4 이웃 포토닉 모듈은 제4 경계에 인접해 있다.
일부 실시예들에서, 광 분배 네트워크는, 선택적으로, 제1 이웃 포토닉 모듈을 제2 이웃 포토닉 모듈 또는 제3 이웃 포토닉 모듈과 광학적으로 통신하게 배치하도록 구성된다.
일부 실시예들에서, 광 분배 네트워크는 복수의 광 스위치를 포함한다.
일부 실시예들에서, 제1 포토닉 모듈과 제2 포토닉 모듈은, 제2 포토닉 모듈이 제1 포토닉 모듈에 대한 제1 이웃 포토닉 모듈이 되도록, 서로 인접해 있다.
일부 실시예들은 반도체 웨이퍼를 제조하기 위한 방법에 관한 것이고, 방법은 적어도 하나의 공통 포토마스크를 사용하여 반도체 웨이퍼 상에 복수의 포토닉 모듈 중 적어도 일부의 포토닉 모듈의 각각의 포토닉 모듈을 패터닝하는 단계를 포함하고, 여기서, 복수의 포토닉 모듈 중 적어도 일부의 포토닉 모듈의 각각의 포토닉 모듈을 패터닝하는 단계는, 광 분배 네트워크를 패터닝하는 단계; 복수의 포토닉 모듈 중 제1 이웃 포토닉 모듈에 광 분배 네트워크를 광학적으로 커플링시키는 제1 광 도파관을 패터닝하는 단계 ― 제1 이웃 포토닉 모듈은 포토닉 모듈의 제1 경계에 인접해 있음 ―; 및 복수의 포토닉 모듈 중 제2 이웃 포토닉 모듈에 광 분배 네트워크를 광학적으로 커플링시키는 제2 광 도파관을 패터닝하는 단계를 포함하고, 제2 이웃 포토닉 모듈은 포토닉 모듈의 제2 경계에 인접해 있다.
일부 실시예들에서, 복수의 포토닉 모듈 중 적어도 일부의 포토닉 모듈의 각각의 포토닉 모듈을 패터닝하는 단계는, 적어도 하나의 공통 포토마스크를 사용하여 제1 광 도파관 및 제2 광 도파관을 패터닝하는 단계를 포함한다.
일부 실시예들에서, 방법은 포토닉 기판을 획득하기 위해 반도체 웨이퍼를 다이싱하는 단계를 더 포함하고, 포토닉 기판은, 복수의 포토닉 모듈 중 제1 포토닉 모듈; 제1 포토닉 모듈의 제1 경계에 인접해 있는 제1 이웃 포토닉 모듈; 및 제1 포토닉 모듈의 제2 경계에 인접해 있는 제2 이웃 포토닉 모듈을 포함한다.
일부 실시예들에서, 제1 포토닉 모듈의 제1 경계와 제2 경계는 서로 대향한다.
일부 실시예들에서, 복수의 포토닉 모듈 중 적어도 일부의 포토닉 모듈의 각각의 포토닉 모듈을 패터닝하는 단계는, 복수의 포토닉 모듈 중 제3 이웃 포토닉 모듈에 광 분배 네트워크를 광학적으로 커플링시키는 제3 광 도파관을 패터닝하는 단계 ― 제3 이웃 포토닉 모듈은 포토닉 모듈의 제3 경계에 인접해 있음 ―; 및 복수의 포토닉 모듈 중 제4 이웃 포토닉 모듈에 광 분배 네트워크를 광학적으로 커플링시키는 제4 광 도파관을 패터닝하는 단계를 더 포함하고, 제4 이웃 포토닉 모듈은 포토닉 모듈의 제4 경계에 인접해 있다. 제1 경계와 제2 경계는 서로 대향하고, 제3 경계와 제4 경계는 서로 대향한다.
일부 실시예들에서, 복수의 포토닉 모듈 중 적어도 일부의 포토닉 모듈의 각각의 포토닉 모듈을 패터닝하는 단계는, 적어도 하나의 공통 포토마스크와 관련된 제1 포토리소그래피 샷(shot)을 사용하여 제1 포토닉 모듈을 패터닝하는 단계; 및 제1 포토리소그래피 샷에 후속하여, 적어도 하나의 공통 포토마스크와 관련된 제2 포토리소그래피 샷을 사용하여 제2 포토닉 모듈을 패터닝하는 단계를 더 포함한다.
일부 실시예들은 컴퓨팅 시스템에 관한 것이고, 컴퓨팅 시스템은, 적어도 제1 포토닉 모듈 및 제2 포토닉 모듈을 포함하는 복수의 포토닉 모듈로 패터닝된 포토닉 기판 ― 제1 포토닉 모듈 및 제2 포토닉 모듈 각각은 적어도 하나의 공통 포토마스크에 따라 패터닝되고, 제1 포토닉 모듈은 제2 포토닉 모듈에 광학적으로 커플링됨 ―; 제1 포토닉 모듈과 통신하는 제1 다이; 및 제2 포토닉 모듈과 통신하는 제2 다이를 포함한다.
일부 실시예들에서, 제1 다이는 프로세서를 포함하고, 제2 다이는 메모리를 포함한다.
일부 실시예들에서, 컴퓨팅 시스템은 포토닉 기판에 커플링된 레이저 다이를 더 포함한다.
일부 실시예들에서, 제1 포토닉 모듈 및 제2 포토닉 모듈 각각은, 제1 경계 및 제2 경계; 광 분배 네트워크; 복수의 포토닉 모듈 중 제1 이웃 포토닉 모듈에 광 분배 네트워크를 광학적으로 커플링시키는 제1 광 도파관 ― 제1 이웃 포토닉 모듈은 제1 경계에 인접해 있음 ―; 및 복수의 포토닉 모듈 중 제2 이웃 포토닉 모듈에 광 분배 네트워크를 광학적으로 커플링시키는 제2 광 도파관을 포함하고, 제2 이웃 포토닉 모듈은 제2 경계에 인접해 있다.
일부 실시예들에서, 제1 경계와 제2 경계는 서로 대향한다.
일부 실시예들에서, 제1 광 도파관 및 제2 광 도파관은 적어도 하나의 공통 포토마스크에 따라 패터닝된다.
일부 실시예들에서, 제1 포토닉 모듈 및 제2 포토닉 모듈 각각은 면외 광 커플러를 포함하고, 여기서, 제1 다이는 제1 포토닉 모듈의 면외 광 커플러에 광학적으로 커플링되고, 제2 다이는 제2 포토닉 모듈의 면외 광 커플러에 광학적으로 커플링된다.
일부 실시예들에서, 제1 다이는 포토닉 기판의 제1 면에 커플링되고, 제2 다이는, 제1 면과 대향하는, 포토닉 기판의 제2 면에 커플링된다.
일부 실시예들에서, 컴퓨팅 시스템은 제1 다이의 상단에 적층된 제3 다이를 더 포함한다.
일부 실시예들에서, 제1 포토닉 모듈 및 제2 포토닉 모듈은 제1 포토닉 모듈이 제2 포토닉 모듈에 인접해 있도록 경계를 공유한다.
일부 실시예들에서, 제1 다이는 제1 포토닉 모듈 위 또는 아래에 탑재되고, 제2 다이는 제2 포토닉 모듈 위 또는 아래에 탑재된다.
일부 실시예들에서, 제1 다이는 제1 포토닉 모듈과 전자적으로 통신하고, 제2 다이는 제2 포토닉 모듈과 전자적으로 통신한다.
일부 실시예들은 다중 노드 컴퓨팅 시스템에 관한 것이고, 다중 노드 컴퓨팅 시스템은, 적어도 제1 컴퓨팅 시스템 및 제2 컴퓨팅 시스템을 포함하는 복수의 컴퓨팅 시스템; 및 제1 컴퓨팅 시스템과 제2 컴퓨팅 시스템을 서로 연결하는 섬유를 포함하고, 제1 컴퓨팅 시스템 및 제2 컴퓨팅 시스템 각각은, 적어도 제1 포토닉 모듈 및 제2 포토닉 모듈을 포함하는 복수의 포토닉 모듈로 패터닝된 포토닉 기판 ― 제1 포토닉 모듈 및 제2 포토닉 모듈 각각은 적어도 하나의 공통 포토마스크에 따라 패터닝되고, 제1 포토닉 모듈은 제2 포토닉 모듈에 광학적으로 커플링됨 ―; 제1 포토닉 모듈과 통신하는 제1 다이; 제2 포토닉 모듈과 통신하는 제2 다이를 포함한다.
일부 실시예들에서, 제1 컴퓨팅 시스템 및 제2 컴퓨팅 시스템 각각은 섬유 커플러를 더 포함하고, 여기서, 섬유는 제1 컴퓨팅 시스템 및 제2 컴퓨팅 시스템의 각각의 섬유 커플러들을 서로 광학적으로 커플링시킨다.
일부 실시예들에서, 제1 다이는 프로세서를 포함하고, 제2 다이는 메모리를 포함한다.
일부 실시예들에서, 제1 컴퓨팅 시스템 및 제2 컴퓨팅 시스템 각각은 포토닉 기판에 커플링된 레이저를 더 포함한다.
일부 실시예들에서, 포토닉 기판의 제1 포토닉 모듈 및 제2 포토닉 모듈 각각은, 제1 경계 및 제2 경계; 광 분배 네트워크; 복수의 포토닉 모듈 중 제1 이웃 포토닉 모듈에 광 분배 네트워크를 광학적으로 커플링시키는 제1 광 도파관 ― 제1 이웃 포토닉 모듈은 제1 경계에 인접해 있음 ―; 및 복수의 포토닉 모듈 중 제2 이웃 포토닉 모듈에 광 분배 네트워크를 광학적으로 커플링시키는 제2 광 도파관을 포함하고, 제2 이웃 포토닉 모듈은 제2 경계에 인접해 있다.
일부 실시예들에서, 제1 광 도파관 및 제2 광 도파관은 적어도 하나의 공통 포토마스크에 따라 패터닝된다.
일부 실시예들에서, 제1 포토닉 모듈 및 제2 포토닉 모듈 각각은 면외 광 커플러를 포함하고, 여기서, 제1 다이는 제1 포토닉 모듈의 면외 광 커플러에 광학적으로 커플링되고, 제2 다이는 제2 포토닉 모듈의 면외 광 커플러에 광학적으로 커플링된다.
일부 실시예들에서, 제1 다이는 포토닉 기판의 제1 면에 커플링되고, 제2 다이는, 제1 면과 대향하는, 포토닉 기판의 제2 면에 커플링된다.
일부 실시예들에서, 다중 노드 컴퓨팅 시스템은 제1 다이의 상단에 적층된 제3 다이를 더 포함한다.
일부 실시예들에서, 제1 포토닉 모듈 및 제2 포토닉 모듈은 제1 포토닉 모듈이 제2 포토닉 모듈에 인접해 있도록 경계를 공유한다.
일부 실시예들에서, 제1 다이는 제1 포토닉 모듈 위 또는 아래에 탑재되고, 제2 다이는 제2 포토닉 모듈 위 또는 아래에 탑재된다.
일부 실시예들은 포토닉 통신 플랫폼에 관한 것이고, 포토닉 통신 플랫폼은, 반도체 기판 상에 형성된 복수의 광 스위치를 포함하는 포토닉 네트워크; 포토닉 네트워크와 통신하는 복수의 다이; 및 복수의 광 스위치와 함께 통합된 복수의 트랜지스터를 포함하는 전자 스위칭 네트워크를 포함하고, 전자 스위칭 네트워크는, 제1 시간에서, 복수의 다이의 제1 서브세트를 함께 커플링시키는 제1 광 통신 경로를 형성하도록 광 스위치들을 프로그래밍하고, 제1 시간에 후속하는 제2 시간에서, 복수의 다이의 제2 서브세트를 함께 커플링시키는 제2 광 통신 경로를 형성하도록 광 스위치들을 프로그래밍하도록 구성되고, 제2 광 통신 경로는 제1 통신 경로와 별개이다.
일부 실시예들에서, 복수의 트랜지스터는 반도체 기판 상에 형성된다.
일부 실시예들에서, 반도체 기판은 제1 반도체 기판이고, 복수의 트랜지스터는 제2 반도체 기판 상에 형성되고, 여기서, 제1 반도체 기판과 제2 반도체 기판은 함께 3D 본딩된다.
일부 실시예들에서, 제1 광 통신 경로를 형성하도록 광 스위치들을 프로그래밍하는 것은, 복수의 다이의 제1 서브세트를 함께 커플링시키는 광 통신 경로를 식별하는 것; 및 식별된 광 통신 경로에 기초하여 광 스위치들을 프로그래밍하는 것을 포함한다.
일부 실시예들에서, 복수의 다이의 제1 서브세트를 함께 커플링시키는 광 통신 경로를 식별하는 것은 포토닉 네트워크의 사용을 모니터링하는 것을 포함한다.
일부 실시예들에서, 전자 스위칭 네트워크는, 제1 광 통신 경로에서 광 신호의 적어도 하나의 특성을 결정하고, 광 신호의 적어도 하나의 특성에 기초하여 인코딩 체계를 식별하고, 포토닉 네트워크로 하여금 인코딩 체계에 기초하여 제1 광 통신 경로를 통해 광학적으로 통신하게 하도록 추가로 구성된다.
일부 실시예들에서, 복수의 다이는 포토닉 네트워크와 전자적으로 통신한다.
일부 실시예들에서, 전자 스위칭 네트워크는 포토닉 네트워크로 하여금 파장 분할 멀티플렉싱을 사용하여 제1 광 통신 경로를 통해 광학적으로 통신하게 하도록 추가로 구성된다.
본 출원의 다양한 양태들 및 실시예들은 다음의 도면들을 참조하여 설명될 것이다. 도면들이 반드시 실척대로 도시된 것은 아니라는 것을 인식해야 한다. 다수의 도면에 나타나는 아이템들은 이들이 나타나는 도면들에서 동일한 참조 번호로 표시된다.
도 1은 일부 실시예들에 따른, 포토닉 통신 플랫폼에 기초한 컴퓨팅 시스템을 예시한다.
도 2a는 일부 실시예들에 따른 반도체 웨이퍼를 예시한다.
도 2b는 일부 실시예들에 따른 포토마스크들의 세트를 예시한다.
도 2c는 일부 실시예들에 따른, 광 도파관들을 형성하기 위한 예시적인 포토마스크를 예시한다.
도 2d는 일부 실시예들에 따른, 도 2b의 포토마스크 세트에 따라 패터닝된 도 2a의 웨이퍼를 예시한다.
도 2e는 일부 실시예들에 따른, 도 2d의 패터닝된 웨이퍼 상에 형성된 포토닉 기판들을 식별한다.
도 3a는 일부 실시예들에 따른, 도 2e의 패터닝된 웨이퍼의 예시적인 포토닉 모듈을 예시한다.
도 3b는 일부 실시예들에 따른, 포토닉 모듈과 다이 사이의 광 면외 커플링을 예시한다.
도 3c는 일부 실시예들에 따른, 포토닉 통신 패브릭(fabric)들 사이의 광 면외 커플링을 예시한다.
도 3d는 일부 실시예들에 따른, 도 3a에 예시된 타입의 포토닉 모듈들의 그룹을 예시한다.
도 3e는 일부 실시예들에 따른, 한 쌍의 인접 포토닉 모듈들 사이의 경계에서의 도파관 배열을 예시한다.
도 3f는 일부 실시예들에 따른, 한 쌍의 인접 포토닉 모듈들 사이의 경계에서의 다른 도파관 배열을 예시한다.
도 3g는 일부 실시예들에 따른, 한 쌍의 인접 포토닉 모듈들 사이의 경계에서의 다른 도파관 배열을 예시한다.
도 3h는 일부 실시예들에 따른, 금속 트레이스들의 동일한 패턴을 공유하는 포토닉 모듈들의 그룹을 예시한다.
도 3i는 일부 실시예들에 따른 포토닉 기판의 단면을 예시한다.
도 4는 일부 실시예들에 따른, 포토닉 기판에 탑재된 다이들을 포함하는 포토닉 시스템을 예시한다.
도 5a는 일부 실시예들에 따른 예시적인 광 분배 네트워크를 예시한다.
도 5b는 일부 실시예들에 따른, 도 5a의 광 분배 네트워크를 각각 포함하는 복수의 포토닉 모듈을 예시한다.
도 5c는 일부 실시예들에 따른 다른 예시적인 광 분배 네트워크를 예시한다.
도 5d는 일부 실시예들에 따른 다른 예시적인 광 분배 네트워크를 예시한다.
도 6a는 일부 실시예들에 따른, 트랜시버 및 복수의 스위치를 포함하는 포토닉 모듈을 예시한다.
도 6b는 일부 실시예들에 따른 도 6a의 트랜시버를 추가로 상세히 예시한다.
도 6c는 일부 실시예들에 따른, 도 6a에 예시된 타입의 복수의 포토닉 모듈을 예시한다.
도 7a는 일부 실시예들에 따른, 전자 스위칭 네트워크를 포함하는 포토닉 통신 플랫폼을 예시한다.
도 7b는 일부 실시예들에 따른, 제1 광 경로를 형성하도록 제어되는 도 7a의 포토닉 통신 플랫폼을 예시한다.
도 7c는 일부 실시예들에 따른, 제2 광 경로를 형성하도록 제어되는 도 7a의 포토닉 통신 플랫폼을 예시한다.
도 8a는 일부 실시예들에 따른, 포토닉 통신 플랫폼에 기초한 컴퓨팅 시스템을 예시한다.
도 8b는 일부 실시예들에 따른, 도 8a에 예시된 타입의 복수의 컴퓨팅 시스템을 포함하는 다중 노드 컴퓨팅 시스템을 예시한다.
I. 메모리 대역폭의 확장성
본 발명자들은 데이터 집약적 컴퓨팅의 확산을 제한하는 주요 병목들 중 하나가 현대 컴퓨터들에서 메모리 용량 및 대역폭을 충분히 높은 레이트들로 스케일링할 수 없는 것임을 인지 및 인식하였다. 본 발명자들은 종래의 컴퓨터들로 가능한 것을 훨씬 넘어서 메모리 용량 및 대역폭의 스케일링을 가능하게 하는 포토닉 통신 플랫폼들을 개발하였다.
심층 학습 알고리즘들을 처리하도록 설계된 것들과 같은 데이터 집약적 컴퓨팅 시스템들은 방대한 양의 데이터에 대한 액세스를 요구하여 메모리 용량에 대한 요건들을 증가시킨다. 추가로, 대부분의 애플리케이션들은 실시간 또는 준 실시간으로 데이터에 대한 액세스를 요구하여 메모리 대역폭에 대한 요건들을 증가시킨다. 일부 종래의 컴퓨팅 시스템들은 메모리 액세스 효율을 개선하기 위해 그래픽 프로세싱 유닛(GPU)들을 활용한다. 일부 GPU들은 256 GB/s만큼 높은 대역폭들에서 메모리로부터 데이터를 전송한다. 이러한 메모리 대역폭이 대부분의 그래픽 기반 애플리케이션들에 대해 충분할 수 있지만, 이는 심층 신경망들 및 고 주파수 트레이딩과 같은 데이터 집약적 애플리케이션들에 대해 충분하지 않다.
심층 신경망들은 가중치들 및 활성화 파라미터들과 같은 다수의 파라미터에 의존한다. 예컨대, 2600만개의 가중치 파라미터를 갖는 전형적인 50 계층 네트워크는 순방향 패스에서 최대 1600만개의 활성화를 컴퓨팅할 수 있다. 가중치 및 활성화 파라미터들이 32 비트 부동 소수점 값들을 사용하여 저장되는 경우, 총 저장 요건은 168 MB이다. 추가하여, 데이터가 밀집 벡터들로서 표현되는 경우, 메모리 요건은 수 기가바이트로 증가될 수 있다. 트레이닝 동안, 트레이닝 데이터세트의 국부성은 이러한 큰 데이터세트들에 대한 액세스의 빈도 때문에 중요하다. 이러한 양의 데이터는 GPU의 내부 메모리에 저장되기에는 너무 커서, 여러 개의 외부 동적 랜덤 액세스 메모리(DRAM)들의 사용을 요구한다. 각각의 DRAM 칩은 전자 통신 캐리어들을 통해 프로세서와 통신한다. 예컨대, 프로세서 및 메모리 칩들이 동일한 인터포저 상에 탑재되는 실리콘 인터포저들을 활용하는 컴퓨팅 시스템들에서, 메모리-프로세서 통신은 인터포저 상에 형성된 전도성 트레이스들에 의해 지원된다. 실리콘 인터포저들의 사용은, 인터포저가 제공할 수 있는 전도성 트레이스들의 밀도들이 인쇄 회로 보드(PCB)들보다 훨씬 더 크기 때문에, 최근에 널리 보급되었다. 그러나, 인터포저들은 계속 스케일링되는 것이 가능하지 않다. 미세가공 기법들을 사용하여 제조되는 인터포저들은 제한된 면적들을 갖고, 그에 따라, 인터포저가 수용할 수 있는 메모리 칩들의 수를 제한한다.
더욱이, 기생 임피던스의 존재는 대역폭 확장성을 추가로 제한한다. 이상적으로, 인터포저의 전도성 트레이스들의 임피던스는 무시가능할 것이다. 실제로는, 불행하게도, 트레이스들의 임피던스는 상당하다. 기생 임피던스는 대역폭 확장성을 2개의 방식으로 제한한다. 첫 번째로, 기생 임피던스는 트레이스가 지원할 수 있는 대역폭을 제한한다. 두 번째로, 기생 임피던스는 전력 소비를 증가시킨다. 설상가상으로, 기생 임피던스는 트레이스의 길이에 따라 증가되고, 이는 메모리 칩과 프로세서 사이의 분리가 클수록 대역폭이 낮아진다는 것을 의미한다. 이는 메모리 칩들이 프로세서로부터 수 센티미터 이내에 위치되도록 종래의 컴퓨팅 시스템들이 전형적으로 설계되는 이유이다. 그러나, 이러한 범위 내에 수용될 수 있는 메모리 칩들은 한정되어 있다. 결과적으로, 종래의 컴퓨팅 시스템들은 메모리 대역폭과 메모리 용량 둘 모두에서 제한된다.
II. 포토닉 통신 플랫폼들의 개요
본 발명자들에 의해 개발된 통신 플랫폼들은 포토닉스를 사용하여 이러한 제한들을 극복한다. 광이 도파관 내부에서 전파할 때 따르는 물리학은 광 통신들이 본질적으로 기생 임피던스에 면역이 되게 한다. 기생 임피던스에 대한 면역은 큰 이익으로 이어지고 ― 이는 메모리 칩들이 프로세서의 특정 범위 내에 위치되어야 하는 요건을 제거한다.
본 발명자들에 의해 개발된 포토닉 통신 플랫폼들의 다른 이점은 이들이 상이한 컴퓨터 아키텍처들에 쉽게 적응될 수 있다는 것이다. 단일 노드 컴퓨터 아키텍처들은 칩당 하나 초과의 프로세서 코어를 가질 수 있는 하나의 프로세서 칩, 및 여러 개의 메모리 칩을 수반한다. 다중 노드 컴퓨터 아키텍처들은 여러 개의 프로세서 칩 및 여러 개의 메모리 칩을 수반한다. 일부 다중 노드 아키텍처들은 링 토폴로지를 사용하고 ― 각각의 프로세서는 2개의 이웃 프로세서와 직접적으로 통신하고, 다른 프로세서들과의 통신은 이웃 프로세서들을 통과한다. 다른 다중 노드 아키텍처들은 스타 토폴로지를 사용하고 ― 중앙 허브는 코어-대-코어 통신들을 라우팅하는 것을 담당한다. 또 다른 다중 노드 아키텍처들은 멀티캐스트 토폴로지를 사용하고 ― 각각의 프로세서는 여러 개의 다른 프로세서와 직접적으로 통신한다.
본원에서 설명되는 포토닉 통신 플랫폼들의 일부 양태들은 이들을 이러한 아키텍처들 (및 다른 것들) 중 임의의 하나에 쉽게 적응가능하게 한다. 일부 실시예들은 "포토닉 모듈들"을 사용하는 포토닉 통신 플랫폼들을 제공한다. 각각의 포토닉 모듈은 특정 컴퓨터 아키텍처의 필요들에 기초하여 구성될 수 있는 프로그램가능 포토닉 회로들을 포함한다. 일부 플랫폼들은 1차원 체계들에 따라, 이를테면, 3x1 모듈들의 블록들, 5x1 모듈들의 블록들, 10x1 모듈들의 블록들, 20x1 모듈들 등으로 배열된다. 일부 플랫폼들은 2차원 체계들에 따라, 이를테면, 3x3 모듈들의 블록들, 5x3 모듈들의 블록들, 5x5 모듈들의 블록들, 10x10 모듈들의 블록들 등으로 배열된다. 더 일반적으로, 플랫폼들은 NxM 모듈들(여기서, N ≥ 1 및 M ≥ 1)의 임의의 블록 및 임의의 토폴로지, 이를테면, T-토폴로지들, L-토폴로지들, X-토폴로지들 등을 가능하게 한다. 각각의 포토닉 모듈은 컴퓨팅 시스템의 노드로서 역할을 할 수 있다. 각각의 노드에서, 하나 이상의 디지털 프로세서 칩, 하나 이상의 아날로그 가속기, 하나 이상의 포토닉 가속기, 하나 이상의 메모리 칩, 하나 이상의 네트워킹 칩, 또는 다른 디바이스가 있을 수 있다.
도 1은 일 예에 따른, 3x3 토폴로지로 배열된 9개의 포토닉 모듈을 갖는 포토닉 통신 플랫폼에 기초한 예시적인 컴퓨팅 시스템을 예시한다. 컴퓨팅 시스템(10)은 9개의 포토닉 모듈(22)(본원에서 "포토닉 사이트들" 또는 간단히 "사이트들"로 또한 지칭됨)로 패터닝된 포토닉 기판(20)을 포함한다. 이러한 포토닉 통신 플랫폼은 포토닉 기판(20)의 중앙에 위치된 하나의 프로세서 다이(30) 및 프로세서 다이를 둘러싸는 8개의 메모리 노드를 지원한다. 메모리 노드들 중 일부는 단일 메모리 칩을 포함한다(예컨대, 메모리 다이(32) 참조). 다른 메모리 노드들은 다수의 수직 적층 메모리 다이를 포함하는 적층 메모리를 포함한다(예컨대, 적층 메모리(34) 참조). 다이들은 전자적으로(예컨대, 실리콘 관통 비아들, 구리 필러들, 마이크로 범프들, 볼 그리드 어레이들, 또는 다른 전기 상호연결부들을 사용하여) 및/또는 광학적으로(예컨대, 격자 커플러들, 프리즘들, 렌즈들, 또는 다른 광 커플러들을 사용하여) 포토닉 모듈과 통신할 수 있다.
아래에서 더 상세히 설명되는 바와 같이, 포토닉 모듈들은 광 도파관들 및 광 분배 네트워크들로 패터닝된다. 포토닉 모듈의 광 분배 네트워크는, 선택적으로, 그 특정 포토닉 모듈의 다이를 컴퓨팅 시스템의 임의의 다른 다이와 광학적으로 통신하게 배치할 수 있다. 예컨대, 프로세서 다이(30) 아래에 위치된 포토닉 모듈의 광 분배 네트워크는 프로세서의 필요들에 따라 재구성될 수 있다. 루틴의 시작 시, 프로세서는 제1 메모리 노드에 저장된 데이터에 액세스할 필요가 있을 수 있다. 이러한 판독 동작은 프로세서를 제1 메모리 노드와 광학적으로 통신하게 배치하도록 각각의 광 분배 네트워크들을 구성하는 것을 수반한다. 루틴의 추후 시점에서, 프로세서는 제2 메모리 노드에 데이터를 기입할 필요가 있을 수 있다. 이러한 기입 동작은 프로세서를 제2 메모리 노드와 광학적으로 통신하게 배치하도록 광 분배 네트워크들을 재구성하는 것을 수반한다.
본 발명자들은 대규모로 포토닉 모듈들을 제조하는 것은 비용이 많이 들 수 있다는 것을 추가로 인식하였다. 본원에서 설명되는 포토닉 통신 플랫폼들은 제조 비용들을 제한하는 방식으로 엔지니어링된다. 이러한 플랫폼들은 다수의 포토닉 모듈을 제작하기 위해 공통 포토마스크 세트들(또는 적어도 하나의 공통 포토마스크)의 사용에 의존한다. 이러한 접근법은 2개의 방식으로 비용들을 감소시킨다. 첫 번째로, 이는 다른 방식의 경우에 여러 개의 상이한 포토마스크 세트를 입수할 때 발생될 추가적인 비용들을 감소시킨다. 두 번째로, 이는 표준 반도체 파운드리들을 사용하여 포토닉 모듈들을 제작할 수 있게 하고, 표준 반도체 파운드리들 중 일부는 전체 웨이퍼에 걸쳐 동일한 포토마스크 세트(또는 적어도 하나의 포토마스크)가 사용될 것을 요구한다. 적어도 하나의 포토마스크를 공유하는 포토닉 모듈들을 설계하는 것은 표준 저 비용 스텝-앤드-리피트(step-and-repeat) 제조 프로세스들을 활용하면서 동일한 반도체 웨이퍼 상에 다수의 포토닉 모듈을 제조할 수 있게 한다.
III. 포토닉 모듈들
본원에서 설명되는 포토닉 모듈들은, 예컨대, 상보적 금속 산화물 반도체(CMOS) 미세가공 기법들을 포함하는 미세가공 기법들을 사용하여 제조될 수 있다. 따라서, 일부 실시예들은 실리콘 포토닉스 기반 광 통신 플랫폼들에 관한 것이다. 일부 특정 미세가공 기법들은 스텝-앤드-리피트 접근법들을 수반하고, 이에 의해, 템플릿 레이아웃의 다수의 카피로 반도체 웨이퍼를 패터닝하기 위해 스테퍼 머신들이 사용된다. 도 2a 내지 도 2e는 포토닉 모듈들을 제조하기 위한 미세가공 기법들을 예시한다. 도 3a 내지 도 3f는 이러한 미세가공 기법들을 사용하여 패터닝된 포토닉 모듈들의 예들을 예시한다.
먼저 도 2a를 참조하면, 이 도면은 반도체 웨이퍼(100)를 예시한다. 웨이퍼(100)은 임의의 재료로 제조될 수 있다. 예컨대, 웨이퍼(100)는 실리콘으로 제조될 수 있다(또는 그렇지 않으면, 실리콘을 포함할 수 있음). 일 예에서, 웨이퍼(100)는 SOI(silicon-on-insulator) 웨이퍼이다. 다른 예에서, 웨이퍼(100)는 벌크 실리콘 웨이퍼이다. 웨이퍼(100)는 임의의 크기를 가질 수 있다. 예컨대, 웨이퍼(100)의 직경은, 다른 가능한 값들 중에서 특히, 150 mm, 300 nm, 또는 450 mm일 수 있다. 그러나, 모든 웨이퍼들이 원형 형상을 가질 필요는 없다.
도 2b는 포토리소그래피 기법들을 사용하여 웨이퍼(100)를 패터닝하기 위해 사용될 수 있는 포토마스크들의 세트를 예시한다. 포토마스크 세트(200)는 3개의 포토마스크(201, 202, 및 203)를 포함하지만, 다른 세트들은 더 많거나 또는 더 적은 포토마스크들을 포함할 수 있다. 각각의 포토마스크는 불투명 및 투명 영역들의 특정 패턴을 갖는다. 포토마스크가 광에 노출될 때, 불투명 영역들이 광을 차단하여 광이 웨이퍼를 비추는 것을 방지하고, 투명 영역들은 광을 통과시킨다. 결과적으로, 포토마스크의 패턴이 웨이퍼로 전사된다.
각각의 포토마스크는 포토닉 모듈의 특정 층을 정의할 수 있다. 하나의 포토마스크는 광 도파관들을 정의하기 위해 사용될 수 있다. 웨이퍼가 에칭 프로세스를 거칠 때, 노출된 영역들만(또는 비-노출된 영역들만) 에칭되고, 다른 영역들은 에칭되지 않은 상태로 유지된다. 이러한 포토마스크는, 웨이퍼가 이러한 포토마스크를 통해 광에 노출될 때, 광 도파관들의 네트워크를 형성하도록 패터닝될 수 있다. 도 2c는 웨이퍼(100) 상에 도파관들을 형성하기 위해 사용될 수 있는 포토마스크의 일부를 예시한다. 포토마스크(201)의 라인들은 불투명 영역들을 표현한다. 포토마스크(201)의 배경은 투명하다. 포토마스크의 이미지가 웨이퍼(100) 상에 투영되도록 포토마스크(201)를 광에 노출시키는 것은 불투명 영역들의 형상들로 도파관들을 패터닝할 수 있게 한다. 이러한 특정 예에서, 포토마스크의 라인들의 패턴은 도파관들의 격자를 생성한다.
일부 포토닉 모듈들은 광 도파관들의 상이한 레벨들의 사용을 수반한다. 일부 그러한 실시예들에서, 포토마스크 세트(200)는 각각의 도파관 레벨에 대한 전용 포토마스크를 포함할 수 있다. 다른 포토마스크는 n-도핑된 영역들을 정의하기 위해 사용될 수 있다. 웨이퍼가 이온 주입 또는 도펀트 확산 프로세스를 거칠 때, 노출된 영역들만(또는 비-노출된 영역들만) 도핑되고, 다른 영역들은 도핑되지 않은 상태로 유지된다. 다른 포토마스크는 유사한 프로세스를 사용하여 p-도핑된 영역들을 정의하기 위해 사용될 수 있다. 일부 포토닉 모듈들은 상이한 도핑 농도들의 사용을 수반한다. 일부 그러한 실시예들에서, 포토마스크 세트(200)는 각각의 도핑 농도에 대한 전용 포토마스크를 포함할 수 있다. 다른 실시예들에서, 포토마스크 세트(200)는, 게르마늄 및/또는 III족 또는 V족과 같은 주기율표의 다른 재료들과 같은, 실리콘 이외의 반도체 재료들의 증착을 정의하는 데 사용되는 포토마스크들을 포함할 수 있다. 다른 포토마스크는 금속 콘택들을 정의하기 위해 사용될 수 있다. 다른 포토마스크는 금속 트레이스들을 정의하기 위해 사용될 수 있다. 일부 포토닉 모듈들은 금속 트레이스들의 상이한 레벨들의 사용을 수반한다. 일부 그러한 실시예들에서, 포토마스크 세트(200)는 각각의 금속 트레이스 레벨에 대한 전용 포토마스크를 포함할 수 있다.
일부 실시예들에서, 웨이퍼(100)는 스텝-앤드-리피트 방식으로 패터닝된다. 웨이퍼(100)가 스테퍼 머신에서 프로세싱될 때, 포토마스크의 패턴은 격자로 웨이퍼의 표면에 걸쳐 반복적으로 노출된다. 이러한 프로세스는 스테퍼의 렌즈 아래에서 웨이퍼를 앞뒤로 그리고 좌우로 단계적으로 이동시키고, 각각의 단계에서 포토마스크를 노출시키는 것을 포함한다. 결과적으로, 웨이퍼(100)는 포토마스크에 의해 정의된 패턴의 다수의 카피로 패터닝된다. 이러한 동작은 세트의 각각의 포토마스크(또는 적어도 일부 포토마스크들)에 대해 반복될 수 있다.
일부 실시예들에서, 이러한 프로세스는 템플릿 포토닉 모듈의 다수의 카피로 웨이퍼(100)를 패터닝하기 위해 사용될 수 있다. 도 2d의 예에서, 웨이퍼(100)는 포토닉 모듈들(22)의 격자로 패터닝되었다. 포토닉 모듈들은 세트(200)의 하나 이상의 포토마스크의 패턴을 공유할 수 있다. 예컨대, 포토닉 모듈들은 동일한 도파관 포토마스크(들) 및/또는 동일한 m 트레이스 포토마스크(들)의 패턴을 공유할 수 있다. 다른 실시예들에서, 포토닉 모듈들은 세트(200)의 모든 포토마스크들의 패턴을 공유한다. 예컨대, 포토닉 모듈들은 동일한 광 도파관 패턴, 동일한 n-도핑 패턴, 동일한 p-도핑 패턴, 동일한 콘택 패턴, 동일한 금속 트레이스 패턴 등을 공유할 수 있다.
일부 실시예들에서, 웨이퍼(100)의 전체 표면은 포토마스크 세트(200)를 사용하여 패터닝된다. 그러나, 모든 실시예들이 그렇게 제한되는 것은 아닌데, 이는 웨이퍼(100)의 일부 부분들은 제1 포토마스크 세트를 사용하여 패터닝될 수 있고, 웨이퍼(100)의 다른 부분은 제2 포토마스크 세트를 사용하여 패터닝될 수 있기 때문이다. 일부 실시예들에서, 제1 및 제2 포토마스크 세트들은 도파관 포토마스크와 같은 하나 이상의 공통 포토마스크를 공유할 수 있다.
패터닝되면, 웨이퍼(100)는 다수의 포토닉 기판을 포함할 수 있다. 포토닉 모듈들(22)은 임의의 원하는 형상 및 크기의 포토닉 기판들을 형성하기 위해 웨이퍼로부터 함께 분리될 수 있다. 예컨대, 도 2e의 웨이퍼는 웨이퍼(100)로부터 6개의 포토닉 기판을 획득하기 위해 마킹되었다. 이 도면은 하나의 포토닉 모듈(22)만을 갖는 1x1 포토닉 기판, 4개의 포토닉 모듈(22)을 갖는 2x2 포토닉 기판, 6개의 포토닉 모듈(22)을 갖는 2x3 포토닉 기판, 및 각각 9개의 포토닉 모듈(22)을 갖는 3개의 3x3 포토닉 기판을 식별한다. 웨이퍼로부터의 포토닉 기판의 분리는 원하는 포토닉 기판의 둘레를 따라 웨이퍼를 다이싱하는 것을 수반한다. 웨이퍼(100)의 3x3 포토닉 기판들 중 하나는 도 1의 예시적인 컴퓨팅 시스템의 포토닉 기판(포토닉 기판(20) 참조)으로서 사용될 수 있다.
도 2a 내지 도 2d와 관련하여 설명된 기법들은 비교적 낮은 비용들로 포토닉 모듈들의 제조를 가능하게 한다. 일부 반도체 파운드리들은 웨이퍼 전체(또는 웨이퍼의 적어도 일부)를 패터닝하기 위해 동일한 포토마스크 세트(또는 적어도 하나의 포토마스크)가 사용될 것을 요구한다. 그렇지 않으면, 상이한 포토마스크들을 사용하여 웨이퍼의 상이한 부분들을 패터닝하는 것은 포토리소그래피 노출들 사이에 하나의 포토마스크를 다른 포토마스크로 교체하는 것을 수반하고, 이는 스텝-앤드-리피트 프로세스를 비효율적이고 비용이 많이 들게 만든다. 적어도 하나의 포토마스크를 공유하는 포토닉 모듈들을 설계하는 것은 표준 저 비용 스텝-앤드-리피트 프로세스들을 활용하면서 동일한 반도체 웨이퍼 상에 다수의 포토닉 모듈을 제조할 수 있게 한다.
도 3a는 예시적인 포토닉 모듈(22)을 예시한다. 이러한 예에서, 포토닉 모듈(22)은 직사각형으로 형성된다(그러나, 정사각형들 또는 다른 다각형들과 같은 다른 형상들이 또한 가능함). 따라서, 포토닉 모듈(22)은 4개의 경계(경계들(1, 2, 3, 및 4))로 경계를 이룬다. 경계(1)는 경계(2)와 대향하고, 경계(3)는 경계(4)와 대향한다. 경계(1)는 경계들(3 및 4)에 인접해 있고, 경계(2)는 또한 경계들(3 및 4)에 인접해 있다. 포토닉 모듈(22)은 도파관들(111, 112, 113, 및 114)에 커플링된 광 분배 네트워크(104)를 포함한다. 도파관(111)은 광 분배 네트워크(104)를 경계(1)에 광학적으로 커플링시킨다. 따라서, 광 분배 네트워크(104)로부터 도파관(111)으로 커플링된 광 신호들은 경계(111)를 횡단하여 포토닉 모듈 외부로 전송될 수 있다. 유사하게, 도파관(112)은 광 분배 네트워크(104)를 경계(2)에 광학적으로 커플링시키고, 도파관(113)은 광 분배 네트워크(104)를 경계(3)에 광학적으로 커플링시키고, 도파관(114)은 광 분배 네트워크(104)를 경계(4)에 광학적으로 커플링시킨다. 일부 실시예들에서, 포토닉 모듈의 경계들은 포토리소그래피 샷에 기초하여 정의된다(예컨대, 경계들은 포토닉 모듈을 제작하는 데 사용되는 포토마스크(들)의 경계들에 의해 정의됨). 그러나, 다른 실시예들에서, 하나의 포토리소그래피 샷은 하나 초과의 포토닉 모듈을 정의할 수 있다. 예컨대, 포토마스크는 템플릿 포토닉 모듈의 다수의 나란한 인스턴스로 패터닝될 수 있다. 일부 그러한 실시예에서, 포토닉 모듈의 경계들은 템플릿 포토닉 모듈의 인접한 인스턴스들이 만나는 곳에 정의된다.
도 3a의 예는 광 분배 네트워크를 경계들 각각에 커플링시키는 도파관들을 예시하지만, 모든 실시예들이 이러한 방식으로 배열되는 것은 아니다. 다른 실시예들에서, 포토닉 모듈(22)은 이러한 4개의 도파관 중 2개, 이를테면, 도파관들(111 및 112) 또는 도파관들(111 및 113)을 포함할 수 있다. 또 다른 실시예들에서, 포토닉 모듈(22)은 이러한 4개의 도파관 중 3개, 이를테면, 도파관들(111, 112, 및 113)을 포함할 수 있다. 광 분배 네트워크(104)는 광 신호들을 포토닉 모듈(22) 내부로 그리고 외부로 라우팅하기 위한 포토닉 구성요소들(예컨대, 포토닉 스위치들)을 포함한다.
일부 실시예들에서, 포토닉 모듈은 포토닉 도파관들의 다수의 층을 포함할 수 있다. 전도성 트레이스들의 다수의 층이 전기 신호들을 라우팅하는 전자 회로의 능력을 증가시키는 방법과 유사하게, 도파관들의 다수의 층은 광 신호들을 라우팅하는 포토닉 모듈의 능력을 증가시킨다. 일 예에서, 하나의 층은 실리콘 도파관들을 포함하고, 하나의 층은 실리콘 질화물 도파관들을 포함한다. 다른 예에서, 다수의 층이 실리콘 도파관들을 포함한다. 추가적으로 또는 대안적으로, 다수의 층이 실리콘 질화물 도파관들을 포함한다. 각각의 도파관 층의 재료의 선택은 도파관에 의해 라우팅될 광의 파장에 의해 결정될 수 있다. 예컨대, 실리콘 및 실리콘 질화물 층들은 약 1.3 μm 또는 1.5 μm의 파장들을 갖는 텔레커뮤니케이션 대역들 내의 적외선 광을 라우팅하는 데 사용될 수 있다. 일부 예들에서, 도파관들의 다수의 층은 또한, 가시 광에서 UV 파장들까지 라우팅하는 데 사용될 수 있는 알루미늄 질화물 도파관들, 또는 UV 광을 라우팅하는 데 사용되는 알루미늄 산화물 도파관들을 포함할 수 있다. 각각의 층은 층의 도파관들 사이에서 신호들을 라우팅하는 광 분배 네트워크와 함께 도 3a에 예시된 구성과 유사한 구성으로 배열될 수 있다.
포토닉 모듈(22)은 하나 이상의 면외 커플러(105)를 더 포함한다. 도파관(117)은 면외 커플러(105)를 광 분배 네트워크(104)에 광학적으로 커플링시킨다. 면외 커플러(105)는 도파관(117)으로부터 수신된 광을 xy-평면 외부로, 예컨대, z-축에 평행한 방향으로 또는 z-축에 대해 각도를 이루는 방향으로 방출하도록 구성된다. 면외 커플러(105)는 xy-평면 외부로부터 비추는 광을 캡처하고 캡처된 광을 도파관(117)으로 전달하도록 추가로 구성될 수 있다. 면외 커플러(105)는 포토닉 모듈(22)과 포토닉 모듈 위 및/또는 포토닉 모듈 아래에 배치된 다이 사이의 광 통신을 가능하게 한다. 면외 커플러(105)는, 예컨대, 광학 격자들, 렌즈들, 및 프리즘들을 포함하는 임의의 적합한 광학 구성요소를 사용하여 구현될 수 있다. 일부 실시예들에서, 광 분배 네트워크는 동일한 면외 커플러가 광 분배 네트워크(104)로부터 다이로 그리고 다이로부터 광 분배 네트워크(104)로 양 방향들로 광 통신을 가능하게 하도록 구성될 수 있다. 다른 실시예들에서, 하나의 면외 커플러(105)가 하나의 방향으로 광 통신을 가능하게 할 수 있고, 다른 면외 커플러(105)(도 3a에 도시되지 않음)는 반대 방향으로 광 통신을 가능하게 할 수 있다. 일 실시예에서, 면외 커플러(105)는 광 소스를 광 분배 네트워크(104)에 커플링시키기 위해 사용될 수 있다. 광 소스는 레이저들(연속파 또는 펄스형), LED들, 또는 초발광 다이오드들 중 하나일 수 있다.
도 3b는 면외 커플러(105)가 면외 광 통신을 가능하게 하기 위해 사용될 수 있는 방법을 예시한다. 명확성을 위해, 면외 커플러(105), 도파관(117), 및 광 분배 네트워크(ODN)(104)만이 광학 모듈(22) 내부에 예시된다. 이러한 예에서, 면외 커플러(105)는 광학 격자로 구현된다. 다이(320)는 포토닉 모듈(22)에 탑재된다. 다이(320)는 프로세서, 메모리, 및/또는 다른 전자 구성요소들(도 3b에 예시되지 않음)을 포함할 수 있다. 추가로, 다이(320)는 면외 커플러(351), 도파관(317), 및 제어기(322)를 포함한다. 제어기(322)는, 예컨대, 볼 그리드 어레이, 구리 필러들, 실리콘 관통 비아들, 마이크로 범프들, 금속 패드들 등을 포함할 수 있는 전기 연결부(324)를 통해 광 분배 네트워크(104)에 전기적으로 커플링된다. 이러한 예에서, 면외 커플러(105)는 면외 커플러(351)를 향해 z-축에 평행한 방향으로 광을 방출하고 있다. 면외 커플러는 광을 캡처하고, 캡처된 광을 도파관(317)을 통해 제어기(322)로 전달한다.
제어기(322)는 광 분배 네트워크(104)의 동작들을 제어한다. 예컨대, 제어기(322)는 광 분배 네트워크(104)의 스위치들의 상태를 제어한다. 제어 신호들은 전기 연결부(324)를 통해 광 분배 네트워크(104)에 제공된다. 대안적으로 또는 추가적으로, 제어기는 포토닉 모듈(22) 바로 위에 형성될 수 있고, 이러한 제어기는 광 분배 네트워크(104)의 동작들을 제어할 수 있다. 이러한 제어기는 포토닉 모듈(22) 상에 형성된 전도성 트레이스들을 통해 광 분배 네트워크(22)에 제어 신호들을 제공할 수 있다.
다시 도 3a를 참조하면, 광 분배 네트워크(104)는 포토닉 모듈(22)의 임의의 구성요소들을 포토닉 모듈(22)의 임의의 다른 구성요소들에 선택적으로 커플링시킬 수 있다. 예컨대, 광 분배 네트워크(104)는 도파관(111)과 도파관(112) 사이, 및/또는 도파관(111)과 도파관(113) 사이, 및/또는 도파관(113)과 도파관(114) 사이, 및/또는 면외 커플러(105)와 도파관(111) 사이, 및/또는 면외 커플러(105)와 도파관(113) 사이 등의 광의 통과를 가능하게 할 수 있다.
도 3c는 면외 커플러(105)가 2개의 포토닉 통신 패브릭 사이에서 통신하기 위해 사용될 수 있는 방법을 예시한다. 명확성을 위해, 도면은 각각의 포토닉 통신 패브릭으로부터 하나씩 2개의 포토닉 모듈(22)만을 도시하고, 2개의 포토닉 모듈(22)은 면외 커플러들(105)을 사용하여 서로 광학적으로 커플링된다. 제어기(322)는 전기 연결부(324) 및 실리콘 관통 비아(125)를 사용하여 광 분배 네트워크들(104) 둘 모두에 전기적으로 커플링된다. 층상으로 적층된 다수의 포토닉 통신 패브릭을 갖는 것은 각각의 사이트 사이의 광 및 전자 통신 채널의 수를 증가시킨다. 게다가, 다수의 통신 패브릭을 갖는 것은 포토닉 모듈에 걸쳐 광 신호들을 라우팅하는 데 필요한 도파관 횡단의 수를 감소시킬 수 있고, 그에 따라, 광 손실을 감소시키고 전체 파워 버짓(power budget)을 개선할 수 있다.
포토닉 기판은 광 네트워크를 집합적으로 형성하기 위해 함께 연결된 다수의 포토닉 모듈을 포함할 수 있다. 도 3d는 6개의 포토닉 모듈(22)을 포함하는 예시적인 2x3 포토닉 기판을 예시한다. 이러한 포토닉 기판은 웨이퍼(100)로부터 2x3 포토닉 모듈 그룹을 다이싱함으로써 획득된다(도 2e 참조). 포토닉 모듈들(22)은 광학 모듈의 도파관(111)이 그 광학 모듈의 좌측에 있는 광학 모듈의 도파관(112)과 정렬되고, 광학 모듈의 도파관(112)이 그 광학 모듈의 우측에 있는 광학 모듈의 도파관(111)과 정렬되고, 광학 모듈의 도파관(113)이 그 광학 모듈 위에 있는 광학 모듈의 도파관(114)과 정렬되고, 광학 모듈의 도파관(114)이 그 광학 모듈 아래에 있는 광학 모듈의 도파관(113)과 정렬되도록 배열된다. 결과적으로, 광학 모듈들은 광 네트워크를 형성한다. 광 분배 네트워크들(104)은 광 신호들을 네트워크 내부 또는 외부의 어느 곳이든 라우팅할 수 있다. 예컨대, 포토닉 기판의 북서쪽 코너에 위치된 포토닉 모듈에 프로세서가 탑재되고, 포토닉 기판의 남동쪽 코너에 위치된 포토닉 모듈에 메모리가 탑재되어 있는 것으로 가정한다. 판독 동작은 프로세서를 메모리와 광학적으로 통신하게 배치하도록 광 분배 네트워크들을 재구성하는 것을 수반할 수 있다. 예컨대, 1) 프로세서를 프로세서가 탑재된 포토닉 모듈의 면외 커플러에 커플링시키고, 2) 그 포토닉 모듈의 면외 커플러를 동일한 포토닉 모듈의 도파관(112)에 커플링시키고, 3) 그 포토닉 모듈의 도파관(112)을 인접 포토닉 모듈(최상측 중간 포토닉 모듈)의 도파관(111)에 커플링시키고, 4) 최상측 중간 포토닉 모듈의 도파관(112)을 다음 인접 포토닉 모듈(포토닉 기판의 북동쪽 코너)의 도파관(111)에 커플링시키고, 5) 북동쪽 코너에 위치된 포토닉 모듈의 도파관(114)을 메모리가 탑재된 포토닉 모듈의 도파관(113)에 커플링시키고, 6) 메모리가 탑재된 포토닉 모듈의 도파관(113)을 동일한 포토닉 모듈의 면외 커플러에 커플링시키는 광 통신 경로가 형성될 수 있다.
위에서 논의된 바와 같이, 인접 포토닉 모듈들의 도파관들은 서로 광학적으로 커플링되어, 하나의 포토닉 모듈로부터 다음 포토닉 모듈로의 광의 통과를 가능하게 한다. 일부 실시예들에서, 도파관들은 물리적으로 연결될 수 있다. 이러한 배열은 2개의 인접 포토닉 모듈의 경계에 있는 영역을 도시하는 도 3e에 예시된다. 도시된 바와 같이, 좌측에 위치된 포토닉 모듈의 도파관(112)은 우측에 위치된 포토닉 모듈의 도파관(111)에 물리적으로 연결된다. 일부 실시예들에서, 연속적인 도파관이 경계를 횡단하여 포토닉 모듈들의 각각의 광 분배 네트워크들 사이에서 연장된다.
다른 실시예들에서, 도파관들 사이에 갭이 있을 수 있다. 이러한 배열은 도 3f에 예시된다. 이러한 예에서, 각각의 도파관은 경계로부터 이격되어 위치된 단부를 갖는다. 따라서, 경계 영역에 갭이 형성된다. 갭이 있음에도 불구하고, 도파관들(111 및 112)은 여전히 서로 광학적으로 커플링된다. 이 경우, 실제로, 도파관의 단부에서 방출된 광은 자유 공간 전파에 의해 다른 도파관의 단부에 도달한다. 갭의 크기가 충분히 작은 경우(예컨대, 500 μm 미만), 하나의 도파관에 의해 방사되는 광 파워의 대부분이 다른 도파관에 커플링된다.
또 다른 실시예들에서, 도 3g에 예시된 바와 같이, 도파관들을 서로 광학적으로 커플링시키기 위해 포토닉 브리지가 사용될 수 있다. 이러한 예에서, 도파관들의 단부들은 각각의 면외 커플러들(152)에 커플링된다. 경계 영역에 포토닉 브리지 다이(300)가 탑재된다. 포토닉 브리지 다이(300)는 한 쌍의 면외 커플러들(352), 및 면외 커플러들을 서로 커플링시키는 광 도파관(354)을 포함한다. 프로세서 다이(302)가 판독 메시지를 메모리 다이(304)로 전송할 필요가 있는 것으로 가정한다. 이는, 1) 프로세서 다이(302)로부터 각각의 포토닉 모듈로 면외로(예컨대, 도 3b에 예시된 방식으로) 광을 전달하고, 2) 광을 도파관(112)으로 전달하여 결과적으로 면외 커플러(152)로 전달하고, 3) 광을 면외 커플러(352)로 전달하고, 4) 광을 도파관(354)으로 전달하여 결과적으로 다른 면외 커플러(352)로 전달하고, 5) 광을 다른 면외 커플러(152)로 전달하고, 6) 그 포토닉 모듈로부터 메모리 다이(304)로 면외로(예컨대, 도 3b에 예시된 방식으로) 광을 전달함으로써 달성될 수 있다.
일부 실시예들에서, 포토닉 모듈들(22)은 공통 금속 트레이스 포토마스크에 따라 패터닝될 수 있다. 결과적으로, 포토닉 모듈들은 금속 트레이스들의 동일한 패턴을 공유한다. 일부 실시예들에서, 포토닉 모듈들(22)은 다수의 공통 포토마스크에 따라 패터닝된다. 결과적으로, 금속 트레이스들의 다수의 레벨은 상이한 포토닉 모듈들에 걸쳐 동일한 패턴들을 공유한다. 금속 트레이스들 중 일부는 포토닉 기판에 걸쳐 전력을 전달하기 위해 사용될 수 있다. 금속 트레이스들 중 일부는 포토닉 기판에 걸쳐 전자 신호들을 전달하기 위해 사용될 수 있다.
도 3h는 2x3 포토닉 기판을 예시하고, 여기서, 각각의 포토닉 모듈(22)은 금속 트레이스들의 동일한 패턴을 공유한다. 예시를 위해, 이 도면에서 금속 트레이스들만이 도시되지만, 각각의 포토닉 모듈은, 예컨대, 도 3d에 도시된 배열에서와 같이, 도파관들, 하나 이상의 면외 커플러, 및 광 분배 네트워크들을 더 포함한다. 이러한 예에서, 금속 트레이스들의 2개의 레벨이 있다. 각각의 레벨의 금속 트레이스들은 상이한 포토닉 모듈들에 걸쳐 동일한 포토마스크를 사용하여 제작되었다. 금속 트레이스 레벨 1의 금속 트레이스들은 수평 방향으로 이어져서, 수평 방향으로 서로 인접해 있는 포토닉 모듈들을 전기적으로 커플링시킨다. 금속 트레이스 레벨 2의 금속 트레이스들은 수직 방향으로 이어져서, 수직 방향으로 서로 인접해 있는 포토닉 모듈들을 전기적으로 커플링시킨다. 물론, 다른 배열들이 또한 가능하다. 예컨대, 다른 실시예들에서, 동일한 레벨의 금속 트레이스들은 하나의 포토닉 모듈을 그 포토닉 모듈에 인접해 있는 모든 포토닉 모듈들에 전기적으로 커플링시킬 수 있다.
금속 트레이스들은 포토닉 모듈들의 경계들을 횡단하여 전기(예컨대, 신호들 및/또는 전력)를 운반하도록 배열된다. 이는 포토닉 모듈들의 경계들을 횡단하여 연속적이게 되도록 금속 트레이스들을 패터닝함으로써 달성될 수 있다. 이러한 예에서, 레벨 1의 금속 트레이스들은 수직 경계들을 횡단하여 연속적이고, 레벨 2의 금속 트레이스들은 수평 경계들을 횡단하여 연속적이다. 상이한 레벨들의 금속 트레이스들은 비아들(도 3h에 도시되지 않음)을 사용하여 서로 연결될 수 있다. 일부 실시예들에서, 포토닉 모듈들은 비아들의 동일한 패턴을 공유할 수 있다. 다시 말하면, 각각의 포토닉 모듈에 대해 동일한 비아 포토마스크가 사용될 수 있다. 일부 실시예들에서, 포토닉 모듈들은 더 많은(수십 내지 수백 개의) 금속 트레이스들을 가질 수 있다. 이러한 금속 트레이스들 중 일부는 포토닉 모듈들에 걸쳐 연속적이게 되도록 배열될 수 있지만, 일부 실시예들에서, 금속 트레이스들의 대부분은 모듈들에 걸쳐 연속적이게 되도록 패터닝될 필요가 없다.
금속 트레이스들은 포토닉 기판에 걸쳐 전력 및/또는 전기 신호들을 전달하기 위해 사용될 수 있다. 일 예에서, 전력 소스는 하나의 특정 포토닉 모듈에 연결된다. 전력 소스에 의해 생성되는 전력은 금속 트레이스들을 사용하여 그 특정 포토닉 모듈로부터 다른 포토닉 모듈들로 전달될 수 있다. 다른 예에서, 제어기 칩은 특정 포토닉 모듈에 본딩(예컨대, 3D 본딩)될 수 있다. 제어기에 의해 생성되는 제어 신호들은 금속 트레이스들을 사용하여 그 특정 포토닉 모듈로부터 다른 포토닉 모듈들로 전달될 수 있다. 제어 신호들은 포토닉 모듈들의 광 분배 네트워크들의 상태들을 제어할 수 있다.
위에서 논의된 바와 같이, 전자 제어 회로들은 포토닉 모듈들의 동작들을 제어하기 위해 사용될 수 있다. 이러한 전자 제어 회로들은, 예컨대, 광 분배 네트워크들(104)이 광 신호들을 어떻게 라우팅할지를 제어할 수 있다. 전자 제어 회로들은 다양한 방식들로 포토닉 모듈들과 함께 통합될 수 있다. 일부 실시예들에서, 포토닉 모듈은 제1 기판 상에 형성될 수 있고, 전자 제어 회로는 제2 기판 상에 형성될 수 있다. 2개의 기판은 전자 제어 회로를 광 분배 네트워크들과 전기적으로 통신하게 배치하도록 함께 본딩될 수 있다. 그러나, 다른 실시예들에서, 전자 제어 회로는 포토닉 모듈과 동일한 기판 상에 직접적으로 제작될 수 있다. 동일한 기판 상에 포토닉 모듈들 및 전자 제어 회로를 제조하는 것은, 2개의 별개의 제작 프로세스들과 하나의 본딩 프로세스에 의존해야만 하는 대신에 하나의 제조 프로세스만이 요구될 수 있기 때문에, 비용들을 감소시킬 수 있다.
도 3i는 포토닉 모듈을 트랜지스터들과 함께 통합하는 포토닉 기판의 단면이다. 트랜지스터들은 전자 제어 회로를 정의하기 위해 서로 연결될 수 있다. 이러한 예에서, 포토닉 기판은 SOI 기판 상에 형성되지만, 벌크 실리콘 기판들을 포함하는 다른 타입의 기판들이 또한 가능하다. 실리콘 기판 상에 절연체 층(예컨대, 실리콘 이산화물 층)이 형성된다. 절연체 층 상에 실리콘 층이 형성된다. 실리콘 층은 도파관들 및 다른 광학 구성요소들, 이를테면, 도 3a와 관련하여 설명된 구성요소들을 형성하도록 패터닝된다. 이러한 단면은 도파관들(370 및 371)에 의해 정의되는 암들을 갖는 마하-젠더 간섭계(Mach-Zehnder interferometer)의 일부를 예시한다. 이러한 마하-젠더 간섭계는 광 분배 네트워크(104)의 스위치들 중 하나를 정의한다. 트랜지스터 블록(380)은 도파관들(370 및 371)과 동일한 실리콘 층에 형성된다. 트랜지스터 블록(380)은 전자 제어 회로를 형성하기 위해 함께 연결된 여러 개의(예컨대, 수만 개, 수십만 개, 수백만 개, 또는 그 초과의) 트랜지스터를 포함한다. 포토닉 기판은 금속 트레이스들의 여러 개의 레벨을 더 포함한다(그러나, 이 예들은 금속 트레이스들의 2개의 레벨만을 도시함). 비아들은 금속 트레이스들을 도파관들 및 트랜지스터들에 연결한다. 금속 트레이스들은 전자 제어 회로가 마하-젠더 간섭계의 동작들을 제어할 수 있게 한다.
도 4는 포토닉 기판(20)(예컨대, 3x3 포토닉 기판)에 기초한 예시적인 컴퓨팅 시스템(400)의 단면도이다. 포토닉 기판(20)의 좌측에 위치된 포토닉 모듈에 다이들(420, 421, 및 422)을 포함하는 다이 스택이 탑재된다. 이러한 다이들은, 예컨대, 적층 메모리 유닛을 형성할 수 있다. 기판의 중앙에 있는 포토닉 모듈의 하나의 면에 레이저 다이(430)가 탑재되고, 동일한 포토닉 모듈의 대향 면에 다이(431)가 탑재된다. 대향 면들 상의 다이들을 지원하기 위해, 포토닉 모듈은 상방 방향으로 광을 방출하는 적어도 하나의 면외 커플러, 및 하방 방향으로 광을 방출하는 적어도 하나의 면외 커플러를 포함할 수 있다. 다이들(440 및 441)은 동일한 포토닉 모듈에 나란히 탑재된다. 다이들(440 및 441)은, 예컨대, 프로세서들 또는 메모리들을 포함할 수 있다. 도 3d와 관련하여 설명된 바와 같이, 포토닉 모듈들은 하나의 다이로부터 다른 다이로 광 신호들을 분배하기 위한 플랫폼을 제공한다.
레이저 다이(430)는 하나 이상의 레이저를 포함한다. 레이저(들)에 의해 생성되는 광은 컴퓨팅 시스템에 걸쳐 분배될 수 있고, 데이터로 변조될 기준 광으로서 역할을 할 수 있다. 레이저 다이(430)는 InP 기반 레이저들과 같은 III-V 레이저들을 포함할 수 있다. 레이저 다이(430)는, 예컨대, 표면 탑재 기법들을 사용하여 포토닉 기판에 본딩될 수 있다. 레이저 다이(430)의 레이저(들)는 면외 커플러들을 사용하여 반도체 기판에 커플링될 수 있다. 일부 실시예들에서, 칩 표면에 평행한 방향으로 방출되는 레이저 광은 볼 렌즈들을 사용하여 면외 커플러들을 향해 지향될 수 있다.
실리콘 포토닉스 기반 웨이퍼 상으로의 III-V 레이저들의 다이-대-웨이퍼 본딩의 최근 진행은 프로세스의 수율이 100%보다 훨씬 낮을 수 있다는 것을 나타낸다. 이러한 문제를 피하기 위해, 2개 이상의 레이저가 포토닉 기판의 동일한 입력을 향해 지향될 수 있다. 한 번에 하나의 레이저만이 사용할 수 있지만, 하나의 레이저가 실패하는 경우, 다른 레이저가 턴 온되고 포토닉 기판으로 공급될 수 있다. 포토닉 기판당 다수의 레이저를 갖는 것은 하나 이상의 레이저가 실패하는 경우 플랫폼의 신뢰성을 개선한다.
칩 기반 III-V 레이저가 광 통신 플랫폼을 위한 유일한 외부 광 소스 옵션인 것은 아니다. 다른 레이저들(예컨대, 광 텔레커뮤니케이션에서 사용되는 것들과 같은 반도체 기반)이 광 섬유들을 사용하거나 또는 렌즈들과 같은 자유 공간 광학기들을 사용하여 플랫폼에 커플링될 수 있다. 일부 실시예들에서, 단일 레이저가 다수의 포토닉 모듈에 광을 제공할 수 있게 하기 위해 1-대-N 스플리터들이 사용되어, 레이저 다이의 수를 감소시킬 수 있다.
일부 애플리케이션들은 다수의 레이저를 요구할 수 있고, 레이저들에 의해 방출되는 광 신호들이 상호 간섭성(예컨대, 시간적 간섭성)을 가질 것을 추가로 요구할 수 있다. 일부 그러한 실시예들에서, 본원에서 설명되는 타입들의 광 통신 플랫폼들은 하나 이상의 레이저의 위상을 단일 마스터 레이저로 로킹(lock)하기 위해 사용될 수 있다. 하나 이상의 광 분배 네트워크(105)는 마스터 레이저가 슬레이브 레이저들 중 하나와 혼합되고 이들의 비트 간섭(beat interference) 패턴이 측정되도록 구성될 수 있다. 비트 간섭 패턴은 전체 시스템이 간섭성을 갖도록 위상들을 로킹하기 위한 에러 신호로서 사용된다.
일부 실시예들에서, 상이한 파장들로 방출하는 레이저들이 파장 멀티플렉싱 체계들을 지원하기 위해 사용될 수 있다. 예컨대, WDM(wave-division-multiplexing) 체계들은 도파관당 대역폭 활용을 증가시키기 위해 사용될 수 있다. 다른 체계들은 다중 모드 도파관들, 시간 분할 멀티플렉싱, 및/또는 편광 다이버시티를 포함한다. 이러한 기법들은 동일한 광 경로를 사용하여 다수의 독립적인 통신 채널을 지원한다.
일부 실시예들에서, LED들 또는 초발광 다이오드들과 같은 레이저들 이외의 적절한 광 소스들이 전술한 레이저 대신에 사용될 수 있다. 광 소스의 선택은 또한, 포토닉 통신 패브릭에서의 파장의 선택에 의해 동기가 부여된다. 패브릭이 가시 광을 사용하여 통신하도록 의도되는 경우, 광 소스들은 적절한 파장들의 광을 출력하도록 선택되어야 한다.
IV. 광 분배 네트워크들
광 분배 네트워크(104)는 광 스위치들을 사용하여 구현될 수 있다. 광 스위치들의 예들은 마하-젠더 간섭계들, 광 공진기들, 다중모드 간섭(MMI) 도파관들, AWG(arrayed waveguide grating)들, 열-광학 스위치들, 음향 광학 스위치들, 자기 광학 스위치들, MEMS 광 스위치들, 비선형 광 스위치들, 액정 스위치들, 압전 빔 조향 스위치들, 격자 스위치들, 분산 스위치들 등을 포함한다.
광 분배 네트워크(104)는 정적 또는 동적(예컨대, 전기 또는 광 제어 신호들에 기초하여 재구성가능함)일 수 있다. 정적 네트워크는, 예컨대, 동일한 입력 도파관으로부터 다수의 파장을 수신하고, 각각의 파장을 상이한 출력 도파관으로 라우팅할 수 있다. 다른 정적 네트워크는 동일한 입력 도파관으로부터 2개의 직교 편광들을 수신하고, 각각의 편광을 상이한 출력 도파관으로 라우팅할 수 있다. 다른 정적 네트워크는 동일한 입력 다중모드 도파관으로부터 다수의 모드를 수신하고, 각각의 모드를 상이한 출력 도파관으로 라우팅할 수 있다.
동적 광 분배 네트워크들은 컴퓨팅 시스템의 필요들에 따라 재구성될 수 있다. 도 5a는 동적 광 분배 네트워크의 예를 예시한다. 이러한 예에서, 광 분배 네트워크(104)는 3x1 스위치(602), 2개의 1x2 스위치(606), 및 광 커플링 요소(107)를 포함한다. 이러한 포토닉 모듈은, 레이저 다이 또는 다른 다이들과의 광 통신을 가능하게 할 수 있는, 도파관들(111 내지 114) 및 면외 커플러(105)를 더 포함한다. 스위치(602)는 도파관(111), 도파관(113), 및 면외 커플러(105) 중 하나를 입력으로서 선택한다. 제1 스위치(604)는 스위치(602)로부터 수신된 입력을 광 커플링 요소(107) 또는 스위치(604)로 라우팅한다. 광 커플링 요소(107)는 도 6에 예시된 포토닉 송신기들로 광 파워를 지향시킨다. 일부 실시예들에서, 광 커플링 요소(107)는 광을 다이에 커플링시키기 위한 면외 커플러를 포함한다. 제2 스위치(604)는 제1 스위치(604)로부터 수신된 입력을 도파관(112) 또는 도파관(114)으로 라우팅한다. 일부 실시예들에서, 스위치들(604)은 마하-젠더 간섭계들을 사용하여 구현된다.
도 5b는 도 5a에 예시된 타입의 포토닉 모듈들을 포함하는 3x3 포토닉 기판을 예시한다. 이러한 예에서, 포토닉 기판의 북서쪽 코너에 위치된 포토닉 칩은 레이저(600)에 커플링된다. 일부 실시예들에서, 레이저(600)는 레이저 다이 상에 형성되고, 면외 커플러(105)에 광학적으로 커플링된다. 다른 실시예들에서, 레이저(600)는 그 포토닉 모듈의 일부로서 통합된다(예컨대, 포토닉 모듈의 상단 표면을 통해 형성된 트렌치에 배치됨). 레이저(600)는 단일 파장 또는 다수의 파장을 방출할 수 있다. 일부 실시예들에서, 레이저(600)는 전체 포토닉 기판에 광을 제공하지만, 다른 실시예들에서, 다른 포토닉 모듈들이 또한 레이저들을 가질 수 있다.
도 5c 및 도 5d는 광 분배 네트워크(104)에 대한 다른 가능한 구현들을 예시한다. 도 5c의 예는 완전히 연결되고, 포토닉 모듈의 모든 경계들이 상호 커플링된다. 경계로부터 들어오는 광은 광이 직진으로 진행할지, 좌측으로 진행할지, 또는 우측으로 진행할지를 결정하는 다수의 1x2 스위치(604)를 통과한다. 일부 실시예들에서, 라우팅은 각각의 광 채널(예컨대, 각각의 도파관 모드, 편광, 또는 파장)에 대해 수행될 수 있다.
그러나, 완전히 연결된 라우팅 토폴로지는 일부 실시예들에서 필요하지 않거나 또는 실현가능하지 않을 수 있다. 광 분배 네트워크의 복잡성을 감소시키기 위해, (2개의 1x2 스위치를 포함하는) 도 5d의 예에 도시된 바와 같이, 라우팅은 더 적은 옵션으로 제한될 수 있다. 라우팅 옵션들을 감소시키는 것은 광학 모듈당 더 적은 수의 스위치를 가능하게 하여, 전력 소비 및 채널 누화를 낮추고, 신호 대 잡음비(SNR)를 개선한다. 그러나, 이러한 이득들은 데이터 대역폭의 희생으로 이루어진다.
V. 광 상호연결 패브릭
도 6a는 재구성가능 포토닉 통신 패브릭의 예를 예시한다. 이러한 통신 패브릭은 여러 개의 스위치를 포함하고, 여기서, "2:2"는 2x2 스위치를 표시하고, "3:3"은 3x3 스위치를 표시한다. 스위치들은 컴퓨팅 시스템의 필요들에 따라 구성될 수 있다. 트랜시버(700)는 광-전기 변환기들 및 전기-광 변환기들을 포함한다. 일부 실시예들에서, 트랜시버(700)는 도 5a의 광 커플링 요소(107)를 구현한다. 도 6b는 트랜시버(700)의 예를 예시한다. 명확성을 위해, 하나의 송신기/수신기 쌍만이 도시되지만, 각각의 도파관에 대한 송신기/수신기 쌍이 트랜시버(700)에 커플링될 수 있다. 스위치(702)는 송신기(TX)(704)와 수신기(RX)(706) 사이에서 중재한다. TX(704)는 광 변조기와 같은 전기-광 변환기를 포함한다. RX(706)는 광 수신기와 같은 광-전기를 포함한다. 도 6c는 3x3 포토닉 기판을 예시하고, 여기서, 각각의 노드는 도 6a의 포토닉 모듈을 포함한다.
VI. 전자 스위칭 네트워크
본 발명자들은 본원에서 설명되는 포토닉 기판들과 다이들(예컨대, 메모리들, 프로세서들 등)을 인터페이스하는 것이 호환성 문제들을 발생시킨다는 것을 인식하였다. 이상적으로, 다이들은 포토닉 기판의 핀들과 완벽하게 정렬되는 핀들 및 광 분배 네트워크들의 동작들을 제어하기 위한 제어 회로들을 갖도록 미리 정의된다. 이러한 방식으로, 다이 및 포토닉 기판은, 이들이 함께 본딩되면, 본질적으로 서로 통신하도록 미리 처리되어 있다. 그러나, 이러한 접근법은 다이 및 포토닉 기판이 대개 상이한 엔티티들에 의해 제조되기 때문에 비실용적일 수 있다. 예컨대, 미국의 하나의 엔티티가 포토닉 기판을 제조할 수 있고, 일본의 다른 엔티티가 다이를 제조할 수 있다. 이러한 접근법은 다이를 제조하는 엔티티에게 포토닉 기판과 호환가능한 핀들 및 제어 회로들을 포함하도록 부담을 주고, 이는 다이 제조자에 대한 비용들을 상당히 증가시킬 수 있다. 이러한 문제를 인지하여, 본 발명자들은 포토닉 기판들과 다이들 사이의 인터페이스들로서 역할을 하는 전자 스위칭 네트워크들을 개발하였다. 이러한 전자 스위칭 네트워크들은 다이들이 포토닉 기판과 호환가능하게 재설계될 필요가 없도록 배열되어 다이 제조자들에 대한 비용들을 절약한다. 본질적으로, 전자 스위칭 네트워크는 포토닉 통신 플랫폼을 위한 스위칭 및 제어 프로토콜들을 정의한다.
일부 전자 스위칭 네트워크들은 포토닉 모듈들과 함께 제작된다. 일부 실시예들에서, 포토닉 모듈들이 형성되는 동일한 기판 상에 전자 스위칭 네트워크가 형성된다. 다시 도 3i를 참조하면, 예컨대, 전자 스위칭 네트워크는 트랜지스터들(380)에 의해 정의될 수 있다. 다른 실시예들에서, 포토닉 모듈들은 제1 기판 상에 형성되고, 전자 스위칭 네트워크는 제2 기판 상에 형성되고, 기판들은 함께 본딩(예컨대, 3D 본딩)된다. 전자 스위칭 네트워크가 어떻게 형성되는지와 상관없이, 전자 스위칭 네트워크는 광 분배 네트워크들(104)을 프로그래밍하기 위해 사용될 수 있다. 전자 스위칭 네트워크들의 사용은 최소의 인터페이스 회로부로 다이들을 설계할 수 있게 하고, 그에 따라, 다이 제조자들이 이들의 다이들을 포토닉 기판과 호환가능하게 만드는 데 드는 비용들을 감소시킨다.
도 7a는 전자 스위칭 네트워크와 함께 통합된(예컨대, 동일한 기판 상에 직접적으로 형성되거나 또는 본딩됨) 포토닉 기판을 예시한다. 이러한 포토닉 기판은 2x3 구성으로 배열된 6개의 포토닉 모듈을 포함한다. 위에서 논의된 바와 같이, 각각의 포토닉 모듈은 광 분배 네트워크(104)를 포함한다. 전자 스위칭 네트워크는 다수의 제어기(740), 디지털-아날로그 변환기(DAC)(750), 메모리(742), 및 디버깅 유닛(744)을 포함한다. 각각의 제어기(740)는 DAC(750)를 통해 광 분배 네트워크를 제어한다. 제어기(740)는 필요에 따라 광 링크들을 동적으로 재구성하도록 광 분배 네트워크의 스위치들의 상태를 제어할 수 있다. 다시 도 6c의 예를 참조하면, 제어기(740)는 2x2 스위치들 및 3x3 스위치들의 상태들을 제어하기 위해 사용될 수 있다.
전자 스위칭 네트워크는 메모리들(742)에 저장된 데이터에 기초하여 광 분배 네트워크들을 프로그래밍할 수 있다. 예컨대, 메모리들은 명령어들을 저장할 수 있고, 그 명령어들은, 실행될 때, 광 분배 네트워크들로 하여금 미리 정의된 스위칭 시퀀스를 수행하게 한다. 대안적으로, 메모리들은 명령어들을 저장할 수 있고, 그 명령어들은, 실행될 때, 광 분배 네트워크들로 하여금 특정 애플리케이션의 필요들에 기초하여 광 링크들을 동적으로 최적화하게 한다. 일부 실시예들에서, 전자 스위칭 네트워크는 광 링크들의 사용을 모니터링할 수 있고, 어떤 광 링크들이 사용되고 있고 어떤 광 링크들이 이용가능한지, 또는 어떤 광 링크들이 임계 대역폭을 초과하는 대역폭을 제공할 수 있는지를 결정할 수 있다. 전자 스위칭 네트워크는 이러한 정보를 사용하여, 광 링크들을 특정 데이터 스트림들에 어떻게 할당할지를 판정할 수 있다. 이는, 예컨대, 수백 개의 메모리 다이와 프로세서를 연결하는 포토닉 통신 플랫폼들에서 특히 유용할 수 있다. 그러한 포토닉 통신 플랫폼들은 특정 프로세서 다이가 특정 메모리 다이로부터의 정보에 액세스할 수 있게 하는 최적의 광 경로를 결정하기 위해 전자 스위칭 네트워크에 의존할 수 있다. 일부 실시예들에서, 최적의 광 링크들을 식별하기 위해 머신 학습 알고리즘들이 사용될 수 있다.
일부 실시예들에서, 전자 스위칭 네트워크는 다음의 단계들을 수행하도록 구성된다. 제1 시간에서, 전자 스위칭 네트워크는 복수의 다이의 제1 서브세트를 함께 커플링시키는(예컨대, 제1 다이를 제2 다이에 커플링시키는) 제1 광 통신 경로를 형성하도록 포토닉 기판의 광 스위치들을 프로그래밍한다. 제1 시간에서 광 스위치들을 프로그래밍하는 것은 다른 스위치들의 상태들을 변경하지 않으면서 스위치들의 일부(예컨대, 스위치들의 제1 서브세트)의 상태들을 변경하는 것을 수반할 수 있거나, 또는 모든 스위치들의 상태들을 변경하는 것을 수반할 수 있다. 제1 시간에 후속하는 제2 시간에서, 전자 스위칭 네트워크는 복수의 다이의 제2 서브세트를 함께 커플링시키는(예컨대, 제3 다이를 제1 다이에 커플링시키거나 또는 제3 다이를 제4 다이에 커플링시키는) 제2 광 통신 경로를 형성하도록 광 스위치들을 프로그래밍한다. 전자 스위칭 네트워크는 필요에 따라 계속해서 광 스위치들을 재프로그래밍할 수 있다. 제2 시간에서 광 스위치들을 프로그래밍하는 것은 다른 스위치들의 상태들을 변경하지 않으면서 스위치들의 일부(예컨대, 스위치들의 제1 서브세트 또는 스위치들의 제2 서브세트)의 상태들을 변경하는 것을 수반할 수 있거나, 또는 모든 스위치들의 상태들을 변경하는 것을 수반할 수 있다. 스위치의 상태를 변경하는 것은 다음의 동작들 중 임의의 것을 수반할 수 있다: 스위치의 출력들을 오프 상태로부터 온 상태로 변경하는 것, 스위치 출력을 오프 상태로부터 부분적인 온 상태(예컨대, 스위치가 입력 파워의 프랙션(fraction)을 출력으로 전달하고 입력 파워의 프랙션을 하나 이상의 다른 출력으로 전달하는 상태)로 변경하는 것, 스위치의 출력을 온 상태로부터 부분적인 온 상태로 변경하는 것, 스위치의 출력을 온 상태로부터 오프 상태로 변경하는 것, 이전에 선택되지 않은 스위치의 하나 이상의 입력을 선택하는 것, 및/또는 이전에 선택된 스위치의 하나 이상의 입력을 선택해제하는 것.
도 7b의 예에서, 전자 스위칭 네트워크는 제1 다이로부터 제2 다이로의 광 경로를 형성하도록 포토닉 기판을 프로그래밍하였다. 후속하여, 도 7c에 도시된 바와 같이, 전자 스위칭 네트워크는 제3 다이로부터 제1 다이로의 광 경로를 형성하도록 포토닉 기판을 재프로그래밍하였다. 일부 실시예들에서, 전자 스위칭 네트워크는 광 분배 네트워크들을 프로그래밍하기 위해 파장 분할 멀티플렉싱 및/또는 시간 분할 멀티플렉싱을 활용할 수 있다.
노드들 사이의 전형적인 연결은 전자 스위칭 네트워크 상의 요청 메시지로 시작될 수 있다. 요청은 연결을 확립하기 위해 전자 스위치들의 메시를 통해 중재될 수 있다. 각각의 네트워크 홉에서, 전기 요청이 중재에서 승리하면 광 링크가 이루어진다. 소스와 목적지 사이에 연결이 완전히 확립되면, 전자 네트워크 상의 요청자에게 확인응답이 리턴되고, 광 링크를 통해 데이터 송신이 진행된다.
제어기들(740)은 금속 트레이스들, 콘택들, 핀들, 패드들 등의 테스트, 진단, 및 고장 격리를 수행하기 위해 디버깅 유닛들(744)을 사용할 수 있다. 일부 실시예들에서, 디버깅 유닛들은 JTAG(Joint Test Action Group) 산업 표준을 사용하여 구현된다. 일부 실시예들에서, 제조 결함들은 비-기능 통신 채널들을 초래할 수 있다. 여분의 연결부들(광학 및/또는 전기)이 포함되어 교체품들로 매핑될 수 있고, 그에 따라, 적은 수의 결함을 갖는 플랫폼들이 폐기될 필요가 없다.
동적 방식으로 포토닉 통신 플랫폼을 동적으로 재구성하는 능력은 전자 스위칭 네트워크가 비교적 낮은 대역폭들로 동작할 수 있게 하여, 비교적 낮은 전력 소비를 발생시킨다. 저 전력인 것은 스위칭 이벤트들 사이에서 포토닉 모듈들을 통해 운반되는 데이터의 양이 비교적 많을 때 특히 유익한다. 일부 실시예들에서, 저 전력인 것은 트레이닝 또는 재구성 시퀀스들을 모니터링할 수 있는 "상시 온(always-on)" 동작들에 대한 기회를 제공한다.
일부 실시예들에서, 다수의 포토닉 모듈들에 걸쳐 전파되는 광 신호의 전력 및 충실도는 신호가 횡단하는 도파관 횡단의 수에 의존할 수 있다. 따라서, 광 신호가 더 멀리 이동해야 할수록, 전력 소비가 더 커지고 충실도가 더 낮아진다. 이러한 문제를 인지하여, 본 발명자들은, 신호가 횡단해야 하는 포토닉 모듈 경계의 수, 또는 예상되는 광 손실, 또는 광 경로의 임의의 다른 특성에 따라, 더 크거나 또는 더 작은 알파벳들(심볼당 더 많거나 또는 더 적은 비트들)을 이용하는 인코딩 체계들을 적응적으로 선택할 수 있는 구성들을 개발하였다. 예컨대, 적은 횡단들 또는 적은 양의 손실들만이 예상될 때, 더 큰 알파벳을 이용하는 인코딩 체계가 사용될 수 있다. 이러한 인코딩 체계들의 예들은 16 포인트(16-QAM), 64 포인트(64-QAM), 또는 256 포인트(256-QAM)의 성상도를 사용하는 직교 진폭 변조(QAM), 및 예컨대 PAM-16 또는 PAM-32와 같은 다수의 레벨을 이용하는 펄스 진폭 변조(PAM)를 포함한다. 반대로, 다수의 횡단 또는 많은 양의 손실들이 예상될 때, 더 작은 알파벳을 이용하는 인코딩 체계가 사용될 수 있다. 이러한 인코딩 체계들의 예들은 바이너리 페이즈 시프트 키잉(BPSK), 또는 예컨대 PAM-2 또는 PAM-4와 같은 더 적은 레벨들을 이용하는 PAM을 포함한다. 일부 실시예들에서, 광 경로의 대역폭은 변경되는 통신 패턴들에 따라 또는 신호가 횡단해야 하는 포토닉 모듈 경계의 수에 따라 설정될 수 있다.
전자 스위칭 네트워크의 클로킹은 단일 분산 클록을 사용하여 이루어질 수 있다. 클록 위상은 각각의 수신기에서 매우 낮은 지터를 달성하기 위해 포토닉스 도메인에서 튜닝될 수 있다. 이는 내장된 클록에 대한 필요를 없애고, 그에 따라, 데이터는 인코딩될 필요가 없을 수 있다. 인코딩되지 않은 데이터는 증가된 대역폭, 감소된 레이턴시, 및 감소된 전력을 가능하게 한다.
VII. 포토닉 통신 플랫폼들에 기초한 컴퓨팅 시스템들
본원에서 설명되는 포토닉 통신 플랫폼들을 활용하는 컴퓨팅 시스템들이 형성될 수 있다. 전자 분배 네트워크들과 달리, 이러한 광 통신 플랫폼들은, 기생 임피던스로 인해 발생하는 문제들을 발생시키지 않으면서, 동일한 메시지의 카피들을 다수의 위치에 동시에 제공할 수 있다. 이러한 특성은 광 분배 네트워크들이 멀티캐스트 및/또는 브로드캐스트 통신 체계들을 형성할 수 있게 한다. 광 분배 네트워크들은 단일 노드 또는 다수의 노드로 메시지들을 라우팅하도록 동적으로 재구성될 수 있다. 브로드캐스트 및/또는 멀티캐스트 능력을 활용하여, 일부 실시예들은 광 통신 플랫폼을 사용하여 직접적으로 맵리듀스 동작들의 수행을 가능하게 한다.
이러한 타입의 컴퓨팅 시스템들은, 다른 것들 중에서도 특히, 예컨대, 고 성능 컴퓨팅, 뉴럴, 머신 학습 및 심층 학습 네트워크들, 그래픽 렌더링, 대규모 시각화, 게이밍, 고 주파수 트레이딩 및 비디오 스트리밍을 포함하는 다양한 애플리케이션들에서 사용될 수 있다.
도 8a는 예시적인 컴퓨팅 시스템(800)을 예시한다. 이러한 컴퓨팅 시스템은 4x4 포토닉 기판 상에 형성된다. 물론, 다른 치수들 및 토폴로지들이 또한 가능하다. 이러한 예에서, 포토닉 기판의 중앙에 위치된 4개의 프로세서 다이(704) 및 프로세서 다이들을 둘러싸는 12개의 메모리 다이(702)가 있다. 각각의 다이는 포토닉 모듈에 탑재된다. 각각의 다이는 (예컨대, 도 3b 또는 도 3c에 예시된 바와 같이) 예컨대 면외 커플러들을 사용하여 각각의 포토닉 모듈과 통신한다. 다른 실시예들은 상이한 수의 프로세서 및 상이한 수의 메모리를 포함할 수 있고/있거나, 예컨대, 아날로그 가속기들, 포토닉 가속기들, 포토닉 메모리들, 네트워킹 칩들 등을 포함하는 다른 타입의 다이들을 포함할 수 있다. 일부 실시예들에서, 컴퓨팅 시스템(800)은 인터포저 상에 배치되고, 실리콘 관통 비아들을 사용하여 인터포저와 통신할 수 있다.
도 8a의 하단 삽입도는 포토닉 모듈(722)을 추가로 상세히 예시한다. 포토닉 모듈(722)은 위에서 설명된 포토닉 모듈들 중 임의의 것을 사용하여 구현될 수 있다(또는 포함할 수 있음). 예컨대, 포토닉 모듈(722)은 광 분배 네트워크(104)를 포함한다. 포토닉 모듈(722)은 이웃 포토닉 모듈들과의 광 통신을 가능하게 하는 도파관들(도 8a에 예시되지 않음)을 더 포함할 수 있다(예컨대, 도 3a의 도파관들(111 내지 114) 참조). 포토닉 모듈(722)은 에지 커플러 및/또는 면외 커플러를 포함할 수 있는 적어도 하나의 섬유 커플러(710)를 더 포함한다. 섬유 커플러(710)는 광 섬유의 단부에 커플링되어 다른 시스템들과의 통신을 가능하게 할 수 있다. 에지 커플러들은 포토닉 모듈의 평면 내의 광 커플링을 가능하게 한다. 에지 커플러들의 예들은 테이퍼형 도파관들, v-그루브들, 및 U-그루브들을 포함한다. 일부 실시예들에서, 에지 커플러는, 단순히, 포토닉 기판의 에지에 있는 도파관의 단부를 포함한다. 대조적으로, 면외 커플러들(예컨대, 격자 커플러들 및 프리즘들)은 포토닉 칩의 평면 외부의 광 커플링을 가능하게 한다. 이러한 특정 컴퓨팅 시스템은 최하측 포토닉 모듈들이 광 섬유들에 연결되도록 배열된다(라벨 "섬유 채널들"로 표시됨). 포토닉 모듈(722)은 포토닉 모듈에 탑재된 다이와의 광 통신을 가능하게 하는 하나 이상의 면외 커플러(도 8a에 도시되지 않음)를 더 포함할 수 있다(예컨대, 도 3a의 면외 커플러(105) 참조).
도 8a의 상단 삽입도는 메모리 다이(702)를 추가로 상세히 예시한다. 메모리 다이(702)는 여러 개의 메모리 유닛(예컨대, 솔리드 스테이트 메모리들, 이를테면 NAND, DRAM, SRAM, HBM 등)을 포함하는 메모리 블록(720)을 포함한다. 메모리 다이들(702)은 메모리 다이가 탑재된 포토닉 모듈들과 통신하기 위한 광학 구성요소들을 포함할 수 있는 통신 블록(724)을 더 포함한다. 예컨대, 통신 블록(724)은 포토닉 모듈의 면외 커플러와 커플링되는 면외 커플러를 포함할 수 있다. 메모리 다이(702)는 SERDES(serializer/deserializer) 블록(722)을 더 포함한다. SERDES 블록(722)은 데이터를 직렬로부터 병렬로 그리고 그 반대로 변환한다. 이러한 특정 구현에서, SERDES 블록은 메모리 다이(702)의 외측 에지 근처에 위치되고, 메모리 블록(720)은 메모리 다이의 중앙에 위치된다. 물론, 다른 배열들이 또한 가능하다. 도 8a는 프로세서 다이(704)를 상세히 예시하지 않지만, 프로세서 다이들은 각각의 포토닉 모듈들의 면외 커플러들과 커플링되는 면외 커플러들을 또한 포함할 수 있다.
도 8a와 관련하여 설명되는 컴퓨팅 시스템들은 독립형 컴퓨팅 시스템으로서 사용될 수 있거나, 또는 다른 컴퓨팅 시스템들과 조합하여 사용될 수 있다. 컴퓨팅 시스템들의 조합들은 본원에서 다중 노드 컴퓨팅 시스템들로 지칭된다. 도 8b는 4개의 컴퓨팅 시스템(800)을 포함하는 다중 노드 컴퓨팅 시스템의 예를 예시한다. 다른 다중 노드 컴퓨팅 시스템들은, 예컨대, 수십 또는 수백 개의 유닛 또는 그 초과의 다수의 컴퓨팅 시스템을 포함할 수 있다. 광 섬유들(712)은 컴퓨팅 시스템들을 서로 통신하게 배치하기 위해 사용된다. 광 섬유의 각각의 단부는 컴퓨팅 시스템(800)의 섬유 커플러(710)에 커플링된다. 이러한 예에서, 다중 노드 컴퓨팅 시스템의 컴퓨팅 시스템들은 동일한 레이아웃(동일한 수의 포토닉 모듈, 프로세서 다이, 및 메모리 다이)을 공유한다. 그러나, 모든 실시예들이 그렇게 제한되는 것은 아니다. 일부 실시예들에서, 다수의 다중 노드 컴퓨팅 시스템 사이의 통신은 실리콘 인터포저들의 사용에 의해 전자적으로 이루어질 수 있다. 이러한 통신 방식은, 커패시턴스 및 다른 기생 저항을 감소시키기 위해 컴퓨팅 시스템들이 서로 인접하게 또는 수 센티미터 이내로 이격되어 배치되는 경우, 합리적으로 적은 양의 전력을 소비할 수 있다.
본 발명자들은 본원에서 설명되는 타입들의 광학 모듈들이 트랜시버들로서 역할을 할 수 있다는 것을 추가로 인식하였고, 그 트랜시버들은 컴퓨팅 시스템으로부터 다른 컴퓨팅 시스템으로 또는 컴퓨터 시스템으로부터 호스트로의 통신을 가능하게 한다. 이러한 트랜시버는 광학적 또는 전자적일 수 있다. 예시적인 광 인터페이스들은 광 섬유들을 통한 보드-대-보드 통신, 또는 이더넷 또는 인피니밴드(Infiniband)와 같은 상위 레벨 프로토콜들을 활용하는 원격 랙-대-랙 통신을 포함한다. 호스트 시스템에 대한 전자 인터페이스들은 PCI 익스프레스와 같은 SERDES 기반 표준들을 포함한다. 외부 I/O 모듈은 호스트와 로컬 시스템 사이의 통신들을 관리할 수 있다. 이는 원격 메모리와 로컬 메모리 사이의 고속 데이터 이동을 위한 직접 메모리 액세스 오프로드 능력들을 포함한다. 외부 I/O 모듈은 관리, 교정, 부팅, 및 RAS(reliability and serviceability)를 위한 로컬 인터페이스들을 추가로 제공할 수 있다.
본원에서 설명되는 타입들의 광 통신 플랫폼들은 계층화된 네트워크 스택들을 제공할 수 있다. 하나의 예시적인 스택은 다음과 같이 구성된다. 물리 계층은 광-전기 변환기들, 전기-광 변환기들, 및 광 분배 네트워크들을 포함하는 광 상호연결부들을 포함한다. 데이터링크 계층은 모듈들 사이의 연결들을 가능하게 하는 전자 스위칭 네트워크를 포함한다. 일부 실시예들에서, 네트워크의 노드들 사이의 통신은 전자 스위칭 네트워크 상의 요청 메시지로 시작될 수 있다. 데이터링크 계층은 이 요청을 프로세싱하고, 연결을 확립하기 위해 전기 스위치들의 메시를 통해 중재한다. 각각의 포토닉 모듈 경계에서, 요청이 중재에서 승리하면 광 링크가 형성된다. 소스와 목적지 사이에 연결이 완전히 확립되면, 전자 스위칭 네트워크 상의 요청자에게 확인응답이 리턴될 수 있고, 포토닉 모듈들을 통해 데이터 송신이 진행된다. 전송 계층은 패킷화, 데이터 무결성, 및 버퍼 할당을 수반한다. 전송 계층은 패킷화를 사용하여 데이터링크 계층 상에 상위 계층 프로토콜들을 구현한다. 흐름 제어는 버퍼 크레딧들로 구현될 수 있다. 신뢰성이 물리 계층에서의 에러들로부터의 추가적인 보호를 지시하는 경우, 순환 중복 검사(CRC)들(예컨대, 재전송) 및/또는 순방향 에러 정정(FEC) 체계들을 포함하는 데이터 무결성이 사용될 수 있다.
본 출원의 기술의 여러 개의 양태 및 실시예를 이와 같이 설명하였지만, 다양한 변경들, 수정들, 및 개선들이 관련 기술분야의 통상의 기술자에게 쉽게 떠오를 것임을 인식해야 한다. 이러한 변경들, 수정들, 및 개선들은 본 출원에서 설명되는 기술의 사상 및 범위 내에 있도록 의도된다. 따라서, 전술한 실시예들은 단지 예로서 제시된 것일 뿐이고, 첨부 청구항들 및 이에 대한 등가물들의 범위 내에서, 본 발명의 실시예들은 구체적으로 설명된 것과 다르게 실시될 수 있다는 것을 이해해야 한다. 추가하여, 본원에서 설명되는 2개 이상의 피처, 시스템, 물품, 재료, 및/또는 방법의 임의의 조합은, 그러한 피처들, 시스템들, 물품들, 재료들, 및/또는 방법들이 상호 불일치하지 않는 경우, 본 개시내용의 범위 내에 포함된다.
또한, 설명되는 바와 같이, 일부 양태들은 하나 이상의 방법으로서 구현될 수 있다. 방법의 일부로서 수행되는 동작들은 임의의 적합한 방식으로 순서화될 수 있다. 따라서, 동작들이 예시된 것과 상이한 순서로 수행되는 실시예들이 구성될 수 있고, 이는, 예시적인 실시예들에서 순차적인 동작들로서 도시되어 있더라도, 일부 동작들을 동시에 수행하는 것을 포함할 수 있다.
본원에서 정의 및 사용되는 모든 정의들은 사전 정의들, 참조로 포함된 문서들 내의 정의들, 및/또는 정의된 용어들의 일반적인 의미들을 지배하는 것으로 이해되어야 한다.
본원의 명세서 및 청구항들에서 사용되는 부정관사들 "a" 및 "an"은, 명확히 반대로 표시되지 않는 한, "적어도 하나"를 의미하는 것으로 이해되어야 한다.
본원의 명세서 및 청구항들에서 사용되는 "및/또는"이라는 문구는 그렇게 결합된 요소들 중 "어느 하나 또는 둘 모두", 즉, 일부 경우들에서는 결합적으로 존재하고 다른 경우들에서는 분리적으로 존재하는 요소들을 의미하는 것으로 이해되어야 한다.
본원의 명세서 및 청구항들에서 사용되는 바와 같이, 하나 이상의 요소의 리스트와 관련된 "적어도 하나"라는 문구는 요소들의 리스트 내의 요소들 중 임의의 하나 이상으로부터 선택되는 적어도 하나의 요소를 의미하지만, 요소들의 리스트 내에 구체적으로 열거된 모든 각각의 요소 중 적어도 하나를 반드시 포함해야 하는 것은 아니고, 요소들의 리스트 내의 요소들의 임의의 조합들을 배제하는 것은 아니라는 것이 이해되어야 한다. 이러한 정의는 또한, "적어도 하나"라는 문구가 나타내는 요소들의 리스트 내에서 구체적으로 식별되는 요소들 이외의 요소들이, 구체적으로 식별되는 그러한 요소들과 관련되든지 또는 관련되지 않든지 간에, 임의적으로 있을 수 있는 것을 허용한다.
"대략" 및 "약"이라는 용어들은 일부 실시예들에서는 목표 값의 ±20% 이내, 일부 실시예들에서는 목표 값의 ±10% 이내, 일부 실시예들에서는 목표 값의 ±5% 이내, 게다가, 일부 실시예들에서는 목표 값의 ±2% 이내를 의미하기 위해 사용될 수 있다. "대략" 및 "약"이라는 용어들은 목표 값을 포함할 수 있다.

Claims (47)

  1. 포토닉 시스템으로서,
    적어도 하나의 공통 포토마스크에 따라 패터닝된 적어도 제1 포토닉 모듈 및 제2 포토닉 모듈을 포함하는 복수의 포토닉 모듈을 포함하고,
    상기 제1 포토닉 모듈 및 상기 제2 포토닉 모듈 각각은,
    제1 경계 및 제2 경계;
    광 분배 네트워크;
    상기 복수의 포토닉 모듈 중 제1 이웃 포토닉 모듈에 상기 광 분배 네트워크를 광학적으로 커플링시키는 제1 광 도파관 ― 상기 제1 이웃 포토닉 모듈은 상기 제1 경계에 인접해 있음 ―; 및
    상기 복수의 포토닉 모듈 중 제2 이웃 포토닉 모듈에 상기 광 분배 네트워크를 광학적으로 커플링시키는 제2 광 도파관
    을 포함하고,
    상기 제2 이웃 포토닉 모듈은 상기 제2 경계에 인접해 있는, 포토닉 시스템.
  2. 제1항에 있어서,
    상기 제1 경계와 상기 제2 경계는 서로 대향하는, 포토닉 시스템.
  3. 제1항에 있어서,
    상기 제1 광 도파관 및 상기 제2 광 도파관은 상기 적어도 하나의 공통 포토마스크에 따라 패터닝되는, 포토닉 시스템.
  4. 제1항에 있어서,
    상기 제1 포토닉 모듈 및 상기 제2 포토닉 모듈 각각은 상기 광 분배 네트워크에 광학적으로 커플링된 면외 광 커플러를 더 포함하는, 포토닉 시스템.
  5. 제1항에 있어서,
    상기 광 분배 네트워크는, 선택적으로, 상기 제1 이웃 포토닉 모듈을 상기 제2 이웃 포토닉 모듈과 광학적으로 통신하게 배치하도록 구성되는, 포토닉 시스템.
  6. 제1항에 있어서,
    상기 제1 포토닉 모듈 및 상기 제2 포토닉 모듈 각각은 포토마스크들의 공통 세트에 따라 패터닝되고, 상기 적어도 하나의 공통 포토마스크는 상기 포토마스크들의 공통 세트의 일부인, 포토닉 시스템.
  7. 제1항에 있어서,
    상기 제1 포토닉 모듈 및 상기 제2 포토닉 모듈 각각은,
    제3 경계 및 제4 경계 ― 상기 제1 경계와 상기 제2 경계는 서로 대향하고, 상기 제3 경계와 상기 제4 경계는 서로 대향함 ―;
    상기 복수의 포토닉 모듈 중 제3 이웃 포토닉 모듈에 상기 광 분배 네트워크를 광학적으로 커플링시키는 제3 광 도파관 ― 상기 제3 이웃 포토닉 모듈은 상기 제3 경계에 인접해 있음 ―; 및
    상기 복수의 포토닉 모듈 중 제4 이웃 포토닉 모듈에 상기 광 분배 네트워크를 광학적으로 커플링시키는 제4 광 도파관
    을 더 포함하고,
    상기 제4 이웃 포토닉 모듈은 상기 제4 경계에 인접해 있는, 포토닉 시스템.
  8. 제7항에 있어서,
    상기 광 분배 네트워크는, 선택적으로, 상기 제1 이웃 포토닉 모듈을 상기 제2 이웃 포토닉 모듈 또는 상기 제3 이웃 포토닉 모듈과 광학적으로 통신하게 배치하도록 구성되는, 포토닉 시스템.
  9. 제1항에 있어서,
    상기 광 분배 네트워크는 복수의 광 스위치를 포함하는, 포토닉 시스템.
  10. 제1항에 있어서,
    상기 제1 포토닉 모듈과 상기 제2 포토닉 모듈은, 상기 제2 포토닉 모듈이 상기 제1 포토닉 모듈에 대한 상기 제1 이웃 포토닉 모듈이 되도록, 서로 인접해 있는, 포토닉 시스템.
  11. 반도체 웨이퍼를 제조하기 위한 방법으로서,
    적어도 하나의 공통 포토마스크를 사용하여 상기 반도체 웨이퍼 상에 복수의 포토닉 모듈 중 적어도 일부의 포토닉 모듈의 각각의 포토닉 모듈을 패터닝하는 단계를 포함하고,
    상기 복수의 포토닉 모듈 중 적어도 일부의 포토닉 모듈의 각각의 포토닉 모듈을 패터닝하는 단계는,
    광 분배 네트워크를 패터닝하는 단계;
    상기 복수의 포토닉 모듈 중 제1 이웃 포토닉 모듈에 상기 광 분배 네트워크를 광학적으로 커플링시키는 제1 광 도파관을 패터닝하는 단계 ― 상기 제1 이웃 포토닉 모듈은 상기 포토닉 모듈의 제1 경계에 인접해 있음 ―; 및
    상기 복수의 포토닉 모듈 중 제2 이웃 포토닉 모듈에 상기 광 분배 네트워크를 광학적으로 커플링시키는 제2 광 도파관을 패터닝하는 단계
    를 포함하고,
    상기 제2 이웃 포토닉 모듈은 상기 포토닉 모듈의 제2 경계에 인접해 있는, 방법.
  12. 제11항에 있어서,
    상기 복수의 포토닉 모듈 중 적어도 일부의 포토닉 모듈의 각각의 포토닉 모듈을 패터닝하는 단계는, 상기 적어도 하나의 공통 포토마스크를 사용하여 상기 제1 광 도파관 및 상기 제2 광 도파관을 패터닝하는 단계를 포함하는, 방법.
  13. 제11항에 있어서,
    포토닉 기판을 획득하기 위해 상기 반도체 웨이퍼를 다이싱하는 단계를 더 포함하고,
    상기 포토닉 기판은,
    상기 복수의 포토닉 모듈 중 제1 포토닉 모듈;
    상기 제1 포토닉 모듈의 제1 경계에 인접해 있는 제1 이웃 포토닉 모듈; 및
    상기 제1 포토닉 모듈의 제2 경계에 인접해 있는 제2 이웃 포토닉 모듈
    을 포함하는, 방법.
  14. 제13항에 있어서,
    상기 제1 포토닉 모듈의 상기 제1 경계와 상기 제2 경계는 서로 대향하는, 방법.
  15. 제11항에 있어서,
    상기 복수의 포토닉 모듈 중 적어도 일부의 포토닉 모듈의 각각의 포토닉 모듈을 패터닝하는 단계는,
    상기 복수의 포토닉 모듈 중 제3 이웃 포토닉 모듈에 상기 광 분배 네트워크를 광학적으로 커플링시키는 제3 광 도파관을 패터닝하는 단계 ― 상기 제3 이웃 포토닉 모듈은 상기 포토닉 모듈의 제3 경계에 인접해 있음 ―; 및
    상기 복수의 포토닉 모듈 중 제4 이웃 포토닉 모듈에 상기 광 분배 네트워크를 광학적으로 커플링시키는 제4 광 도파관을 패터닝하는 단계
    를 더 포함하고,
    상기 제4 이웃 포토닉 모듈은 상기 포토닉 모듈의 제4 경계에 인접해 있고,
    상기 제1 경계와 상기 제2 경계는 서로 대향하고, 상기 제3 경계와 상기 제4 경계는 서로 대향하는, 방법.
  16. 제11항에 있어서,
    상기 복수의 포토닉 모듈 중 적어도 일부의 포토닉 모듈의 각각의 포토닉 모듈을 패터닝하는 단계는,
    상기 적어도 하나의 공통 포토마스크와 관련된 제1 포토리소그래피 샷(shot)을 사용하여 제1 포토닉 모듈을 패터닝하는 단계; 및
    상기 제1 포토리소그래피 샷에 후속하여, 상기 적어도 하나의 공통 포토마스크와 관련된 제2 포토리소그래피 샷을 사용하여 제2 포토닉 모듈을 패터닝하는 단계
    를 더 포함하는, 방법.
  17. 컴퓨팅 시스템으로서,
    적어도 제1 포토닉 모듈 및 제2 포토닉 모듈을 포함하는 복수의 포토닉 모듈로 패터닝된 포토닉 기판 ― 상기 제1 포토닉 모듈 및 상기 제2 포토닉 모듈 각각은 적어도 하나의 공통 포토마스크에 따라 패터닝되고, 상기 제1 포토닉 모듈은 상기 제2 포토닉 모듈에 광학적으로 커플링됨 ―;
    상기 제1 포토닉 모듈과 통신하는 제1 다이; 및
    상기 제2 포토닉 모듈과 통신하는 제2 다이
    를 포함하는, 컴퓨팅 시스템.
  18. 제17항에 있어서,
    상기 제1 다이는 프로세서를 포함하고, 상기 제2 다이는 메모리를 포함하는, 컴퓨팅 시스템.
  19. 제17항에 있어서,
    상기 포토닉 기판에 커플링된 레이저 다이를 더 포함하는, 컴퓨팅 시스템.
  20. 제17항에 있어서,
    상기 제1 포토닉 모듈 및 상기 제2 포토닉 모듈 각각은,
    제1 경계 및 제2 경계;
    광 분배 네트워크;
    상기 복수의 포토닉 모듈 중 제1 이웃 포토닉 모듈에 상기 광 분배 네트워크를 광학적으로 커플링시키는 제1 광 도파관 ― 상기 제1 이웃 포토닉 모듈은 상기 제1 경계에 인접해 있음 ―; 및
    상기 복수의 포토닉 모듈 중 제2 이웃 포토닉 모듈에 상기 광 분배 네트워크를 광학적으로 커플링시키는 제2 광 도파관
    을 포함하고,
    상기 제2 이웃 포토닉 모듈은 상기 제2 경계에 인접해 있는, 컴퓨팅 시스템.
  21. 제20항에 있어서,
    상기 제1 경계와 상기 제2 경계는 서로 대향하는, 컴퓨팅 시스템.
  22. 제20항에 있어서,
    상기 제1 광 도파관 및 상기 제2 광 도파관은 상기 적어도 하나의 공통 포토마스크에 따라 패터닝되는, 컴퓨팅 시스템.
  23. 제17항에 있어서,
    상기 제1 포토닉 모듈 및 상기 제2 포토닉 모듈 각각은 면외 광 커플러를 포함하고,
    상기 제1 다이는 상기 제1 포토닉 모듈의 면외 광 커플러에 광학적으로 커플링되고,
    상기 제2 다이는 상기 제2 포토닉 모듈의 면외 광 커플러에 광학적으로 커플링되는, 컴퓨팅 시스템.
  24. 제17항에 있어서,
    상기 제1 다이는 상기 포토닉 기판의 제1 면에 커플링되고, 상기 제2 다이는, 상기 제1 면과 대향하는, 상기 포토닉 기판의 제2 면에 커플링되는, 컴퓨팅 시스템.
  25. 제17항에 있어서,
    상기 제1 다이의 상단에 적층된 제3 다이를 더 포함하는, 컴퓨팅 시스템.
  26. 제17항에 있어서,
    상기 제1 포토닉 모듈 및 상기 제2 포토닉 모듈은 상기 제1 포토닉 모듈이 상기 제2 포토닉 모듈에 인접해 있도록 경계를 공유하는, 컴퓨팅 시스템.
  27. 제17항에 있어서,
    상기 제1 다이는 상기 제1 포토닉 모듈 위 또는 아래에 탑재되고,
    상기 제2 다이는 상기 제2 포토닉 모듈 위 또는 아래에 탑재되는, 컴퓨팅 시스템.
  28. 제17항에 있어서,
    상기 제1 다이는 상기 제1 포토닉 모듈과 전자적으로 통신하고,
    상기 제2 다이는 상기 제2 포토닉 모듈과 전자적으로 통신하는, 컴퓨팅 시스템.
  29. 다중 노드 컴퓨팅 시스템으로서,
    적어도 제1 컴퓨팅 시스템 및 제2 컴퓨팅 시스템을 포함하는 복수의 컴퓨팅 시스템; 및
    상기 제1 컴퓨팅 시스템과 상기 제2 컴퓨팅 시스템을 서로 연결하는 섬유
    를 포함하고,
    상기 제1 컴퓨팅 시스템 및 상기 제2 컴퓨팅 시스템 각각은,
    적어도 제1 포토닉 모듈 및 제2 포토닉 모듈을 포함하는 복수의 포토닉 모듈로 패터닝된 포토닉 기판 ― 상기 제1 포토닉 모듈 및 상기 제2 포토닉 모듈 각각은 적어도 하나의 공통 포토마스크에 따라 패터닝되고, 상기 제1 포토닉 모듈은 상기 제2 포토닉 모듈에 광학적으로 커플링됨 ―;
    상기 제1 포토닉 모듈과 통신하는 제1 다이; 및
    상기 제2 포토닉 모듈과 통신하는 제2 다이
    를 포함하는, 다중 노드 컴퓨팅 시스템.
  30. 제29항에 있어서,
    상기 제1 컴퓨팅 시스템 및 상기 제2 컴퓨팅 시스템 각각은 섬유 커플러를 더 포함하고, 상기 섬유는 상기 제1 컴퓨팅 시스템 및 상기 제2 컴퓨팅 시스템의 각각의 섬유 커플러들을 서로 광학적으로 커플링시키는, 다중 노드 컴퓨팅 시스템.
  31. 제29항에 있어서,
    상기 제1 다이는 프로세서를 포함하고, 상기 제2 다이는 메모리를 포함하는, 다중 노드 컴퓨팅 시스템.
  32. 제29항에 있어서,
    상기 제1 컴퓨팅 시스템 및 상기 제2 컴퓨팅 시스템 각각은 상기 포토닉 기판에 커플링된 레이저를 더 포함하는, 다중 노드 컴퓨팅 시스템.
  33. 제29항에 있어서,
    상기 포토닉 기판의 상기 제1 포토닉 모듈 및 상기 제2 포토닉 모듈 각각은,
    제1 경계 및 제2 경계;
    광 분배 네트워크;
    상기 복수의 포토닉 모듈 중 제1 이웃 포토닉 모듈에 상기 광 분배 네트워크를 광학적으로 커플링시키는 제1 광 도파관 ― 상기 제1 이웃 포토닉 모듈은 상기 제1 경계에 인접해 있음 ―; 및
    상기 복수의 포토닉 모듈 중 제2 이웃 포토닉 모듈에 상기 광 분배 네트워크를 광학적으로 커플링시키는 제2 광 도파관
    을 포함하고,
    상기 제2 이웃 포토닉 모듈은 상기 제2 경계에 인접해 있는, 다중 노드 컴퓨팅 시스템.
  34. 제33항에 있어서,
    상기 제1 광 도파관 및 상기 제2 광 도파관은 상기 적어도 하나의 공통 포토마스크에 따라 패터닝되는, 다중 노드 컴퓨팅 시스템.
  35. 제29항에 있어서,
    상기 제1 포토닉 모듈 및 상기 제2 포토닉 모듈 각각은 면외 광 커플러를 포함하고,
    상기 제1 다이는 상기 제1 포토닉 모듈의 면외 광 커플러에 광학적으로 커플링되고,
    상기 제2 다이는 상기 제2 포토닉 모듈의 면외 광 커플러에 광학적으로 커플링되는, 다중 노드 컴퓨팅 시스템.
  36. 제29항에 있어서,
    상기 제1 다이는 상기 포토닉 기판의 제1 면에 커플링되고, 상기 제2 다이는, 상기 제1 면과 대향하는, 상기 포토닉 기판의 제2 면에 커플링되는, 다중 노드 컴퓨팅 시스템.
  37. 제29항에 있어서,
    상기 제1 다이의 상단에 적층된 제3 다이를 더 포함하는, 다중 노드 컴퓨팅 시스템.
  38. 제29항에 있어서,
    상기 제1 포토닉 모듈 및 상기 제2 포토닉 모듈은 상기 제1 포토닉 모듈이 상기 제2 포토닉 모듈에 인접해 있도록 경계를 공유하는, 다중 노드 컴퓨팅 시스템.
  39. 제29항에 있어서,
    상기 제1 다이는 상기 제1 포토닉 모듈 위 또는 아래에 탑재되고,
    상기 제2 다이는 상기 제2 포토닉 모듈 위 또는 아래에 탑재되는, 다중 노드 컴퓨팅 시스템.
  40. 포토닉 통신 플랫폼으로서,
    반도체 기판 상에 형성된 복수의 광 스위치를 포함하는 포토닉 네트워크;
    상기 포토닉 네트워크와 통신하는 복수의 다이; 및
    상기 복수의 광 스위치와 함께 통합된 복수의 트랜지스터를 포함하는 전자 스위칭 네트워크
    를 포함하고,
    상기 전자 스위칭 네트워크는,
    제1 시간에서, 상기 복수의 다이의 제1 서브세트를 함께 커플링시키는 제1 광 통신 경로를 형성하도록 상기 광 스위치들을 프로그래밍하고,
    상기 제1 시간에 후속하는 제2 시간에서, 상기 복수의 다이의 제2 서브세트를 함께 커플링시키는 제2 광 통신 경로를 형성하도록 상기 광 스위치들을 프로그래밍하도록
    구성되고,
    상기 제2 광 통신 경로는 상기 제1 통신 경로와 별개인, 포토닉 통신 플랫폼.
  41. 제40항에 있어서,
    상기 복수의 트랜지스터는 상기 반도체 기판 상에 형성되는, 포토닉 통신 플랫폼.
  42. 제40항에 있어서,
    상기 반도체 기판은 제1 반도체 기판이고, 상기 복수의 트랜지스터는 제2 반도체 기판 상에 형성되고, 상기 제1 반도체 기판과 상기 제2 반도체 기판은 함께 3D 본딩되는, 포토닉 통신 플랫폼.
  43. 제40항에 있어서,
    상기 제1 광 통신 경로를 형성하도록 상기 광 스위치들을 프로그래밍하는 것은,
    상기 복수의 다이의 제1 서브세트를 함께 커플링시키는 광 통신 경로를 식별하는 것; 및
    식별된 광 통신 경로에 기초하여 상기 광 스위치들을 프로그래밍하는 것
    을 포함하는, 포토닉 통신 플랫폼.
  44. 제43항에 있어서,
    상기 복수의 다이의 제1 서브세트를 함께 커플링시키는 광 통신 경로를 식별하는 것은 상기 포토닉 네트워크의 사용을 모니터링하는 것을 포함하는, 포토닉 통신 플랫폼.
  45. 제40항에 있어서,
    상기 전자 스위칭 네트워크는,
    상기 제1 광 통신 경로에서 광 신호의 적어도 하나의 특성을 결정하고,
    상기 광 신호의 적어도 하나의 특성에 기초하여 인코딩 체계를 식별하고,
    상기 포토닉 네트워크로 하여금 상기 인코딩 체계에 기초하여 상기 제1 광 통신 경로를 통해 광학적으로 통신하게 하도록
    추가로 구성되는, 포토닉 통신 플랫폼.
  46. 제40항에 있어서,
    상기 복수의 다이는 상기 포토닉 네트워크와 전자적으로 통신하는, 포토닉 통신 플랫폼.
  47. 제40항에 있어서,
    상기 전자 스위칭 네트워크는 상기 포토닉 네트워크로 하여금 파장 분할 멀티플렉싱을 사용하여 상기 제1 광 통신 경로를 통해 광학적으로 통신하게 하도록 추가로 구성되는, 포토닉 통신 플랫폼.
KR1020217032104A 2019-03-06 2020-03-05 포토닉 통신 플랫폼 KR20220004966A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201962814444P 2019-03-06 2019-03-06
US62/814,444 2019-03-06
US201962923889P 2019-10-21 2019-10-21
US62/923,889 2019-10-21
US202062961448P 2020-01-15 2020-01-15
US62/961,448 2020-01-15
PCT/US2020/021209 WO2020181097A1 (en) 2019-03-06 2020-03-05 Photonic communication platform

Publications (1)

Publication Number Publication Date
KR20220004966A true KR20220004966A (ko) 2022-01-12

Family

ID=72336351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217032104A KR20220004966A (ko) 2019-03-06 2020-03-05 포토닉 통신 플랫폼

Country Status (9)

Country Link
US (7) US11036002B2 (ko)
EP (1) EP3935763A4 (ko)
JP (1) JP2022523995A (ko)
KR (1) KR20220004966A (ko)
CN (1) CN113853753A (ko)
CA (1) CA3131615A1 (ko)
SG (1) SG11202108868TA (ko)
TW (2) TW202409745A (ko)
WO (1) WO2020181097A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3518280B1 (en) * 2018-01-25 2020-11-04 Murata Manufacturing Co., Ltd. Electronic product having embedded porous dielectric and method of manufacture
US11367711B2 (en) 2018-05-17 2022-06-21 Lightmatter, Inc. Optically interfaced stacked memories and related methods and systems
CN113853753A (zh) 2019-03-06 2021-12-28 轻物质公司 光子通信平台
US12092861B2 (en) * 2019-09-27 2024-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
US11947164B2 (en) 2020-02-03 2024-04-02 Lightmatter, Inc. Photonic wafer communication systems and related packages
TW202209323A (zh) * 2020-02-14 2022-03-01 美商爾雅實驗室公司 藉由單體式封裝光學i/o實施的遠端記憶體架構
US11490177B1 (en) * 2020-06-05 2022-11-01 Luminous Computing, Inc. Optical link system and method for computation
US20220044092A1 (en) 2020-08-06 2022-02-10 Celestial Ai Inc. Coherent photonic computing architectures
US20220155539A1 (en) * 2020-11-19 2022-05-19 Intel Corporation High bandwidth optical interconnection architectures
US20220199600A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Optical multichip package with multiple system-on-chip dies
WO2022256904A1 (en) * 2021-06-11 2022-12-15 Huawei Technologies Canada Co., Ltd. Photonic computation device using contra-directional coupler
US20220413216A1 (en) * 2021-06-25 2022-12-29 Intel Corporation Field-configurable optical switch implementations within multi-chip packages
WO2023023105A1 (en) * 2021-08-18 2023-02-23 Lyte Technologies Inc. Integrated arrays for coherent optical detection
WO2023039244A1 (en) * 2021-09-13 2023-03-16 Lightmatter, Inc. Yield enhancement techniques for photonic communications platform
US11953724B2 (en) 2021-10-13 2024-04-09 Lightmatter, Inc. Multi-tenant isolation on a multi-reticle photonic communication platform
WO2023177848A1 (en) 2022-03-18 2023-09-21 Celestial Al Inc. Optical multi-die interconnect bridge (omib)
WO2023224109A1 (ja) * 2022-05-20 2023-11-23 アトナープ株式会社 光処理システム
WO2024030556A1 (en) 2022-08-04 2024-02-08 Lightmatter, Inc. Optical computing system with disaggregated memory
US20240178923A1 (en) * 2022-11-25 2024-05-30 Lightmatter, Inc. Photonic programmable interconnect configurations
US20240201444A1 (en) * 2022-12-19 2024-06-20 Lightmatter, Inc. Chiplet communication using an optical communication substrate

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS508834B1 (ko) 1970-12-30 1975-04-08
EP0547262A1 (en) * 1991-12-18 1993-06-23 International Business Machines Corporation Modular photonic waveguide distribution system
JPH0798463A (ja) 1993-05-10 1995-04-11 Matsushita Electric Ind Co Ltd 空間光接続装置
US5416861A (en) 1994-04-29 1995-05-16 University Of Cincinnati Optical synchronous clock distribution network and high-speed signal distribution network
US5771323A (en) 1996-08-28 1998-06-23 Hewlett-Packard Company Micro-photonics module
US5930429A (en) 1997-07-01 1999-07-27 Hewlett-Packard Company Micro-photonics module integrated on a single substrate
US6202165B1 (en) 1998-07-23 2001-03-13 Conexant Systems, Inc. Photonic clock distribution method and apparatus for electronic systems
US6684007B2 (en) 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
US6650803B1 (en) 1999-11-02 2003-11-18 Xros, Inc. Method and apparatus for optical to electrical to optical conversion in an optical cross-connect switch
US6477285B1 (en) * 2000-06-30 2002-11-05 Motorola, Inc. Integrated circuits with optical signal propagation
US7941056B2 (en) 2001-08-30 2011-05-10 Micron Technology, Inc. Optical interconnect in high-speed memory systems
US20080044128A1 (en) 2001-10-09 2008-02-21 Infinera Corporation TRANSMITTER PHOTONIC INTEGRATED CIRCUITS (TxPICs) AND OPTICAL TRANSPORT NETWORK SYSTEM EMPLOYING TxPICs
US7251386B1 (en) * 2004-01-14 2007-07-31 Luxtera, Inc Integrated photonic-electronic circuits and systems
JP3987500B2 (ja) 2004-02-17 2007-10-10 浜松ホトニクス株式会社 光配線基板および光配線基板の製造方法
US7271461B2 (en) 2004-02-27 2007-09-18 Banpil Photonics Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
US7310459B1 (en) 2005-10-25 2007-12-18 Xilinx, Inc. On-chip programmable optical crossbar switch
US7894699B2 (en) 2006-10-16 2011-02-22 Hewlett-Packard Development Company, L.P. Photonic based interconnects for interconnecting multiple integrated circuits
JP4825739B2 (ja) 2007-06-22 2011-11-30 株式会社日立製作所 光電気混載基板と光電気パッケージとの構造体
US7898885B2 (en) 2007-07-19 2011-03-01 Micron Technology, Inc. Analog sensing of memory cells in a solid state memory device
US8346087B2 (en) * 2007-09-28 2013-01-01 Oracle America, Inc. Wavelength-division multiplexing for use in multi-chip systems
US8064739B2 (en) 2007-10-23 2011-11-22 Hewlett-Packard Development Company, L.P. Three-dimensional die stacks with inter-device and intra-device optical interconnect
US8059443B2 (en) 2007-10-23 2011-11-15 Hewlett-Packard Development Company, L.P. Three-dimensional memory module architectures
US7532785B1 (en) 2007-10-23 2009-05-12 Hewlett-Packard Development Company, L.P. Photonic interconnects for computer system devices
CN101932963A (zh) 2008-01-30 2010-12-29 惠普发展公司，有限责任合伙企业 光学互连
US8831437B2 (en) 2009-09-04 2014-09-09 Luxtera, Inc. Method and system for a photonic interposer
US9846126B2 (en) 2008-10-27 2017-12-19 Genalyte, Inc. Biosensors based on optical probing and sensing
US8450186B2 (en) 2009-09-25 2013-05-28 Intel Corporation Optical modulator utilizing wafer bonding technology
US8862178B2 (en) 2010-02-24 2014-10-14 Qualcomm Incorporated Methods and systems for managing participation in multiple wireless networks
WO2011143548A2 (en) 2010-05-14 2011-11-17 Cornell University Electro-optic modulator structures, related methods and applications
WO2012049273A1 (en) 2010-10-14 2012-04-19 Rwth Aachen Laser to chip coupler
US9099965B2 (en) 2010-12-01 2015-08-04 Stmicroelectronics S.R.L. Integrated driver and related method
US8222084B2 (en) 2010-12-08 2012-07-17 Skorpios Technologies, Inc. Method and system for template assisted wafer bonding
US20120203695A1 (en) 2011-02-09 2012-08-09 American Express Travel Related Services Company, Inc. Systems and methods for facilitating secure transactions
JP5897414B2 (ja) 2011-08-23 2016-03-30 日本オクラロ株式会社 光デバイスの製造方法
WO2013064592A2 (en) 2011-11-04 2013-05-10 Technische Universiteit Eindhoven Wafer scale technique for interconnecting vertically stacked dies
CN103946980B (zh) 2011-12-02 2017-06-20 英特尔公司 允许装置互连中的变化的堆栈式存储器
WO2013086047A1 (en) * 2011-12-06 2013-06-13 Cornell University Integrated multi-chip module optical interconnect platform
US8548288B2 (en) 2011-12-20 2013-10-01 Oracle International Corporation Efficient inter-chip optical coupling
WO2013100995A1 (en) 2011-12-28 2013-07-04 Intel Corporation Photonic package architecture
US8792786B2 (en) 2012-03-15 2014-07-29 Massachusetts Institute Of Technology Photonically-enabled in-flight data reorganization
US9697147B2 (en) 2012-08-06 2017-07-04 Advanced Micro Devices, Inc. Stacked memory device with metadata management
US9236958B2 (en) 2012-08-10 2016-01-12 Skorpios Technologies, Inc. Method and system for performing testing of photonic devices
US9922887B2 (en) 2012-12-11 2018-03-20 Acacia Communications, Inc. Wafer-scale testing of photonic integrated circuits using horizontal spot-size converters
KR102048251B1 (ko) 2013-03-14 2019-11-25 삼성전자주식회사 메모리 칩 패키지, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
GB2512379A (en) 2013-03-28 2014-10-01 Ibm Photonic and/or optoelectronic packaging assembly
US9766409B2 (en) * 2013-06-10 2017-09-19 Nxp Usa, Inc. Optical redundancy
US9094135B2 (en) 2013-06-10 2015-07-28 Freescale Semiconductor, Inc. Die stack with optical TSVs
US9960888B2 (en) 2014-06-26 2018-05-01 Luxtera, Inc. Method and system for an optoelectronic built-in self-test system for silicon photonics optical transceivers
CN104092500A (zh) * 2014-07-13 2014-10-08 潘国新 一体式光收发组件
WO2016008771A1 (en) 2014-07-14 2016-01-21 University Of Copenhagen Optical device having efficient light-matter interface for quantum simulations
US9671572B2 (en) 2014-09-22 2017-06-06 Oracle International Corporation Integrated chip package with optical interface
US9558779B2 (en) 2014-12-22 2017-01-31 Mohammad A Mazed System on chip (SoC) based on phase transition and/or phase change material
US20160191188A1 (en) * 2014-12-31 2016-06-30 Alcatel-Lucent Usa Inc. System and method for local interconnection of optical nodes
US9678271B2 (en) * 2015-01-26 2017-06-13 Oracle International Corporation Packaged opto-electronic module
US9976844B2 (en) 2015-02-06 2018-05-22 Medlumics S.L. Miniaturized OCT package and assembly thereof
US9606308B2 (en) 2015-02-27 2017-03-28 International Business Machines Corporation Three dimensional self-alignment of flip chip assembly using solder surface tension during solder reflow
US9910232B2 (en) 2015-10-21 2018-03-06 Luxtera, Inc. Method and system for a chip-on-wafer-on-substrate assembly
US10290619B2 (en) 2016-01-04 2019-05-14 Infinera Corporation Photonic integrated circuit package
IT201600084419A1 (it) 2016-08-10 2018-02-10 St Microelectronics Srl Procedimento per realizzare dispositivi a semiconduttore, dispositivo e circuito corrispondenti
JP6849907B2 (ja) 2016-12-01 2021-03-31 富士通株式会社 光モジュール及び光モジュールの製造方法
CN106817323B (zh) * 2017-03-06 2023-08-22 南京曦光信息科技有限公司 一种可片上集成的物理层组播光交换节点装置及网络
JP2018195723A (ja) 2017-05-18 2018-12-06 富士通株式会社 光モジュールおよびその製造方法並びに光トランシーバ
GB2567047B (en) 2017-08-07 2021-12-01 Rockley Photonics Ltd Optoelectronic module package
US10371893B2 (en) * 2017-11-30 2019-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect device and method
US11011503B2 (en) 2017-12-15 2021-05-18 Invensas Bonding Technologies, Inc. Direct-bonded optoelectronic interconnect for high-density integrated photonics
WO2019132970A1 (en) 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies
CN111902755B (zh) 2018-02-05 2023-05-09 申泰公司 光转接板
US10490503B2 (en) 2018-03-27 2019-11-26 Intel Corporation Power-delivery methods for embedded multi-die interconnect bridges and methods of assembling same
US10859776B2 (en) 2018-04-06 2020-12-08 The Regents Of The University Of California Optical-electrical interposers
US10560765B2 (en) 2018-04-25 2020-02-11 Western Digital Technologies, Inc. Node with combined optical and electrical switching
US11367711B2 (en) 2018-05-17 2022-06-21 Lightmatter, Inc. Optically interfaced stacked memories and related methods and systems
US10930628B2 (en) 2018-06-27 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic semiconductor device and method
US11621249B2 (en) 2018-09-04 2023-04-04 Monolithic 3D Inc. 3D semiconductor device and structure
US20200111720A1 (en) 2018-10-05 2020-04-09 Intel Corporation Dual side die packaging for enhanced heat dissipation
CN113853753A (zh) 2019-03-06 2021-12-28 轻物质公司 光子通信平台
US12092861B2 (en) 2019-09-27 2024-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
US11417698B2 (en) 2019-12-26 2022-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US11947164B2 (en) 2020-02-03 2024-04-02 Lightmatter, Inc. Photonic wafer communication systems and related packages
TW202209323A (zh) 2020-02-14 2022-03-01 美商爾雅實驗室公司 藉由單體式封裝光學i/o實施的遠端記憶體架構
WO2023039244A1 (en) 2021-09-13 2023-03-16 Lightmatter, Inc. Yield enhancement techniques for photonic communications platform
US11953724B2 (en) 2021-10-13 2024-04-09 Lightmatter, Inc. Multi-tenant isolation on a multi-reticle photonic communication platform
WO2023192833A2 (en) 2022-03-28 2023-10-05 Lightmatter, Inc. Photonic communication platform and related architectures, systems and methods

Also Published As

Publication number Publication date
US11754783B2 (en) 2023-09-12
TWI822972B (zh) 2023-11-21
US20230114847A1 (en) 2023-04-13
CA3131615A1 (en) 2020-09-10
US20240103219A1 (en) 2024-03-28
US20240219635A1 (en) 2024-07-04
SG11202108868TA (en) 2021-09-29
US20230358957A1 (en) 2023-11-09
US11860413B2 (en) 2024-01-02
WO2020181097A1 (en) 2020-09-10
CN113853753A (zh) 2021-12-28
US12092867B2 (en) 2024-09-17
US20200284981A1 (en) 2020-09-10
US20230400632A1 (en) 2023-12-14
EP3935763A1 (en) 2022-01-12
JP2022523995A (ja) 2022-04-27
US12092866B2 (en) 2024-09-17
TW202409745A (zh) 2024-03-01
US20230408764A1 (en) 2023-12-21
EP3935763A4 (en) 2022-12-07
US20210278590A1 (en) 2021-09-09
US11036002B2 (en) 2021-06-15
US12038604B2 (en) 2024-07-16
US20240111094A1 (en) 2024-04-04
TW202105065A (zh) 2021-02-01

Similar Documents

Publication Publication Date Title
US12038604B2 (en) Photonic communication platform
Pasricha et al. A survey of silicon photonics for energy-efficient manycore computing
US8320761B2 (en) Broadband and wavelength-selective bidirectional 3-way optical splitter
US20010030782A1 (en) Security mapping and auto reconfiguration
US20230308188A1 (en) Photonic communication platform and related circuits
US11953724B2 (en) Multi-tenant isolation on a multi-reticle photonic communication platform
US20230085268A1 (en) Yield enhancement techniques for photonic communications platform
Xu et al. Silicon nanophotonics for future multicore architectures: opportunities and challenges
US12124081B2 (en) Photonic communication platform
US12124082B2 (en) Photonic communication platform
CN117242716A (zh) 具有多个光纤芯的光缆上的光学互连装置中的微型led/pd装置和选择
JP2004193610A (ja) トランスミッタアレイ
US20240248260A1 (en) Optical flow switching using photonic integrated circuits
Li Silicon-based opto-electronic integration for high bandwidth density optical interconnects
Maniotis Computing architectures exploiting optical interconnect and optical memory technologies
TW202430945A (zh) 光子可程式互連組態