JP2022523995A - フォトニック通信プラットフォーム - Google Patents

フォトニック通信プラットフォーム Download PDF

Info

Publication number
JP2022523995A
JP2022523995A JP2021552698A JP2021552698A JP2022523995A JP 2022523995 A JP2022523995 A JP 2022523995A JP 2021552698 A JP2021552698 A JP 2021552698A JP 2021552698 A JP2021552698 A JP 2021552698A JP 2022523995 A JP2022523995 A JP 2022523995A
Authority
JP
Japan
Prior art keywords
photonic
module
optical
photonic module
computing system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021552698A
Other languages
English (en)
Other versions
JPWO2020181097A5 (ja
Inventor
シー. ハリス、ニコラス
レイミー、カール
グールド、マイケル
グラハム、トーマス
ブナンダー、ダリアス
ブレード、ライアン
ティムチェンコ、ムィハーイロ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lightmatter Inc
Original Assignee
Lightmatter Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lightmatter Inc filed Critical Lightmatter Inc
Publication of JP2022523995A publication Critical patent/JP2022523995A/ja
Publication of JPWO2020181097A5 publication Critical patent/JPWO2020181097A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004Combinations of two or more optical elements
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • G02B6/1225Basic optical elements, e.g. light-guiding paths comprising photonic band-gap structures or photonic lattices
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12007Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/26Optical coupling means
    • G02B6/34Optical coupling means utilising prism or grating
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/43Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0275Photolithographic processes using lasers
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083Constructional arrangements
    • G02B2006/12102Lens
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083Constructional arrangements
    • G02B2006/12107Grating
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083Constructional arrangements
    • G02B2006/12114Prism
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083Constructional arrangements
    • G02B2006/12121Laser
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083Constructional arrangements
    • G02B2006/12123Diode
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133Functions
    • G02B2006/12145Switch
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • G02B6/136Integrated optical circuits characterised by the manufacturing method by etching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Communication System (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Abstract

本明細書に記載されているのは、メモリのボトルネック問題を克服することができ、これにより、メモリ容量のスケーリング、及び従来のコンピューティングシステムで可能な帯域幅を十分に上回る帯域幅が可能になる、フォトニック通信プラットフォームである。いくつかの実施形態は、フォトニックモジュールの使用を伴うフォトニック通信プラットフォームを提供する。各フォトニックモジュールは、特定のアプリケーションのニーズに基づいて、モジュールを他のモジュールと光通信した状態にするためのプログラム可能なフォトニック回路を含む。本発明者らによって開発されたアーキテクチャは、共通のフォトマスクセット(又は少なくとも1つの共通のフォトマスク)を使用して、単一のウェーハで複数のフォトニックモジュールを製造することに依存する。複数のウェーハ内のフォトニックモジュールは、光学的又は電子的手段を使用して、通信プラットフォームに連結することができる。

Description

本出願は、フォトニック通信プラットフォーム及び関連する方法に関する。
コンピュータシステムは、データ及びマシンコードを格納するためのランダムアクセスメモリ(RAM)を含む。RAMは、通常、揮発性のメモリであり、電力を取り去ると格納された情報が失われるようになっている。最近の実装形態では、メモリは、集積回路の形態をとっている。各集積回路は、複数のメモリセルを含む。格納されたデータ及びマシンコードへのアクセスを可能にするために、メモリは、プロセッサと電気的に通信した状態で配置されている。通常、これらの電気的通信は、メモリ及びプロセッサが設けられている基板上に形成された金属トレースとして実装されている。
いくつかの実施形態は、少なくとも1つの共通のフォトマスクに従ってパターニングされた、少なくとも第1のフォトニックモジュール及び第2のフォトニックモジュールを含む複数のフォトニックモジュールを含むフォトニックシステムに関する。第1のフォトニックモジュール及び第2のフォトニックモジュールはそれぞれ、第1の境界線及び第2の境界線と、光分配ネットワークと、複数のフォトニックモジュールのうちの第1の近隣のフォトニックモジュールであって、第1の境界線に隣接している第1の近隣のフォトニックモジュールに、光分配ネットワークを光学的に結合する第1の光導波路と、複数のフォトニックモジュールのうちの第2の近隣のフォトニックモジュールであって、第2の境界線に隣接している第2の近隣のフォトニックモジュールに、光分配ネットワークを光学的に結合する第2の光導波路と、を含む。
いくつかの実施形態では、第1の境界線及び第2の境界線は、互いに反対の位置にある。
いくつかの実施形態では、第1の光導波路及び第2の光導波路は、少なくとも1つの共通のフォトマスクに従ってパターニングされる。
いくつかの実施形態では、第1のフォトニックモジュール及び第2のフォトニックモジュールはそれぞれ、光分配ネットワークに光学的に結合された面外光カプラをさらに含む。
いくつかの実施形態では、光分配ネットワークは、第1の近隣のフォトニックモジュールを第2の近隣のフォトニックモジュールと光通信するように選択的に配置するように構成されている。
いくつかの実施形態では、第1のフォトニックモジュール及び第2のフォトニックモジュールはそれぞれ、フォトマスクの共通セットに従ってパターニングされ、少なくとも1つの共通のフォトマスクは、フォトマスクの共通セットの一部である。
いくつかの実施形態では、第1のフォトニックモジュール及び第2のフォトニックモジュールはそれぞれ、第3の境界線及び第4の境界線であって、第1の境界線及び第2の境界線が互いに反対の位置にあり、第3の境界線及び第4の境界線が互いに反対の位置にある場合の第3の境界線及びの第4の境界線と、複数のフォトニックモジュールのうちの第3の近隣のフォトニックモジュールであって、第3の境界線に隣接している第3の近隣のフォトニックモジュールに、光分配ネットワークを光学的に結合する第3の光導波路と、複数のフォトニックモジュールのうちの第4の近隣のフォトニックモジュールであって、第4の境界線に隣接している第4の近隣のフォトニックモジュールに、光分配ネットワークを光学的に結合する第4の光導波路と、をさらに含む。
いくつかの実施形態では、光分配ネットワークは、第1の近隣のフォトニックモジュールを第2の近隣のフォトニックモジュール、又は第3の近隣のフォトニックモジュールと光通信するように選択的に配置するように構成されている。
いくつかの実施形態では、光分配ネットワークは、複数の光学スイッチを含む。
いくつかの実施形態では、第1のフォトニックモジュール及び第2のフォトニックモジュールは互いに隣接しており、第2のフォトニックモジュールが、第1のフォトニックモジュールの第1の近隣のフォトニックモジュールであるようになっている。
いくつかの実施形態は、半導体ウェーハを製造するための方法であって、少なくとも1つの共通のフォトマスクを使用して、半導体ウェーハ上で複数のフォトニックモジュールのうちの少なくともいくつかをそれぞれパターニングすることを含み、複数のフォトニックモジュールのうちの少なくともいくつかをそれぞれパターニングすることが、光分配ネットワークをパターニングすることと、複数のフォトニックモジュールのうちの第1の近隣のフォトニックモジュールであって、フォトニックモジュールの第1の境界線に隣接している第1の近隣のフォトニックモジュールに、光分配ネットワークを光学的に結合する第1の光導波路をパターニングすることと、複数のフォトニックモジュールのうちの第2の近隣のフォトニックモジュールであって、フォトニックモジュールの第2の境界線に隣接している第2の近隣のフォトニックモジュールに、光分配ネットワークを光学的に結合する第2の光導波路をパターニングすることと、を含む方法に関する。
いくつかの実施形態では、複数のフォトニックモジュールのうちの少なくともいくつかをそれぞれパターニングすることは、少なくとも1つの共通のフォトマスクを使用して、第1の光導波路及び第2の光導波路をパターニングすることを含む。
いくつかの実施形態では、方法は、半導体ウェーハをダイシングして、複数のフォトニックモジュールのうちの第1のフォトニックモジュールと、第1のフォトニックモジュールの第1の境界線に隣接する第1の近隣のフォトニックモジュールと、第1のフォトニックモジュールの第2の境界線に隣接する第2の近隣のフォトニックモジュールと、を含むフォトニック基板を得ることをさらに含む。
いくつかの実施形態では、第1のフォトニックモジュールの第1の境界線及び第2の境界線は、互いに反対の位置にある。
いくつかの実施形態では、複数のフォトニックモジュールのうちの少なくともいくつかをそれぞれパターニングすることは、複数のフォトニックモジュールのうちの第3の近隣のフォトニックモジュールであって、フォトニックモジュールの第3の境界線に隣接している第3の近隣のフォトニックモジュールに、光分配ネットワークを光学的に結合する第3の光導波路をパターニングすることと、複数のフォトニックモジュールのうちの第4の近隣のフォトニックモジュールであって、フォトニックモジュールの第4の境界線に隣接している第4の近隣のフォトニックモジュールに、光分配ネットワークを光学的に結合する第4の光導波路をパターニングすることと、をさらに含む。第1の境界線及び第2の境界線が互いに反対の位置にあり、第3の境界線及び第4の境界線が互いに反対の位置にある。
いくつかの実施形態では、複数のフォトニックモジュールのうちの少なくともいくつかをそれぞれパターニングすることは、少なくとも1つの共通のフォトマスクに関して第1のフォトリソグラフィショットを使用して、第1のフォトニックモジュールをパターニングすることと、第1のフォトリソグラフィショットの後に続いて、少なくとも1つの共通のフォトマスクに関して第2のフォトリソグラフィショットを使用して、第2のフォトニックモジュールをパターニングすることと、をさらに含む。
いくつかの実施形態は、少なくとも第1のフォトニックモジュール及び第2のフォトニックモジュールであって、それぞれが少なくとも1つの共通のフォトマスクに従ってパターニングされた第1のフォトニックモジュール及び第2のフォトニックモジュールを含む複数のフォトニックモジュールでパターニングされるとともに、第1のフォトニックモジュールが第2のフォトニックモジュールに光学的に結合されたフォトニック基板と、第1のフォトニックモジュールと通信する第1のダイと、第2のフォトニックモジュールと通信する第2のダイと、を含むコンピューティングシステムに関する。
いくつかの実施形態では、第1のダイはプロセッサを含み、第2のダイはメモリを含む。
いくつかの実施形態では、コンピューティングシステムは、フォトニック基板に結合されたレーザダイをさらに含む。
いくつかの実施形態では、第1のフォトニックモジュール及び第2のフォトニックモジュールはそれぞれ、第1の境界線及び第2の境界線と、光分配ネットワークと、複数のフォトニックモジュールのうちの第1の近隣のフォトニックモジュールであって、第1の境界線に隣接している第1の近隣のフォトニックモジュールに、光分配ネットワークを光学的に結合する第1の光導波路と、複数のフォトニックモジュールのうちの第2の近隣のフォトニックモジュールであって、第2の境界線に隣接している第2の近隣のフォトニックモジュールに、光分配ネットワークを光学的に結合する第2の光導波路と、を含む。
いくつかの実施形態では、第1の境界線及び第2の境界線は、互いに反対の位置にある。
いくつかの実施形態では、第1の光導波路及び第2の光導波路は、少なくとも1つの共通のフォトマスクに従ってパターニングされる。
いくつかの実施形態では、第1のフォトニックモジュール及び第2のフォトニックモジュールはそれぞれ、面外光カプラを含み、第1のダイは、第1のフォトニックモジュールの面外光カプラに光学的に結合され、第2のダイは、第2のフォトニックモジュールの面外光カプラに光学的に結合されている。
いくつかの実施形態では、第1のダイは、フォトニック基板の第1の側に結合され、第2のダイは、第1の側の反対の位置にあるフォトニック基板の第2の側に結合されている。
いくつかの実施形態では、コンピューティングシステムは、第1のダイの上に積み重ねられた第3のダイをさらに含む。
いくつかの実施形態では、第1のフォトニックモジュール及び第2のフォトニックモジュールは境界線を共有することで、第1のフォトニックモジュールが第2のフォトニックモジュールに隣接するようになっている。
いくつかの実施形態では、第1のダイは、第1のフォトニックモジュールの上方、又は下方に取り付けられ、第2のダイは、第2のフォトニックモジュールの上方、又は下方に取り付けられている。
いくつかの実施形態では、第1のダイは、第1のフォトニックモジュールと電子的に通信し、第2のダイは、第2のフォトニックモジュールと電子的に通信している。
いくつかの実施形態は、少なくとも第1のコンピューティングシステム及び第2のコンピューティングシステムを含む複数のコンピューティングシステムであって、それぞれが、少なくとも第1のフォトニックモジュール及び第2のフォトニックモジュールであって、それぞれが少なくとも1つの共通のフォトマスクに従ってパターニングされた第1のフォトニックモジュール及び第2のフォトニックモジュールを含む複数のフォトニックモジュールでパターニングされるとともに、第1のフォトニックモジュールが第2のフォトニックモジュールに光学的に結合されたフォトニック基板と、第1のフォトニックモジュールと通信する第1のダイと、第2のフォトニックモジュールと通信する第2のダイと、第1のコンピューティングシステム及び第2のコンピューティングシステムを互いに接続するファイバと、を含む第1のコンピューティングシステム及び第2のコンピューティングシステムを含むマルチノードコンピューティングシステムに関する。
いくつかの実施形態では、第1のコンピューティングシステム及び第2のコンピューティングシステムはそれぞれ、ファイバカプラをさらに含み、ファイバは、第1のコンピューティングシステム及び第2のコンピューティングシステムのそれぞれのファイバカプラを互いに光学的に結合する。
いくつかの実施形態では、第1のダイはプロセッサを含み、第2のダイはメモリを含む。
いくつかの実施形態では、第1のコンピューティングシステム及び第2のコンピューティングシステムはそれぞれ、フォトニック基板に結合されたレーザダイをさらに含む。
いくつかの実施形態では、フォトニック基板の第1のフォトニックモジュール及び第2のフォトニックモジュールはそれぞれ、第1の境界線及び第2の境界線と、光分配ネットワークと、複数のフォトニックモジュールのうちの第1の近隣のフォトニックモジュールであって、第1の境界線に隣接している第1の近隣のフォトニックモジュールに光分配ネットワークを光学的に結合する第1の光導波路と、複数のフォトニックモジュールのうちの第2の近隣のフォトニックモジュールであって、第2の境界線に隣接している第2の近隣のフォトニックモジュールに光分配ネットワークを光学的に結合する第2の光導波路と、を含む。
いくつかの実施形態では、第1の光導波路及び第2の光導波路は、少なくとも1つの共通のフォトマスクに従ってパターニングされる。
いくつかの実施形態では、第1のフォトニックモジュール及び第2のフォトニックモジュールはそれぞれ、面外光カプラを含み、第1のダイは、第1のフォトニックモジュールの面外光カプラに光学的に結合され、第2のダイは、第2のフォトニックモジュールの面外光カプラに光学的に結合されている。
いくつかの実施形態では、第1のダイは、フォトニック基板の第1の側に結合され、第2のダイは、第1の側の反対の位置にあるフォトニック基板の第2の側に結合されている。
いくつかの実施形態では、マルチノードコンピューティングシステムは、第1のダイの上に積み重ねられた第3のダイをさらに含む。
いくつかの実施形態では、第1のフォトニックモジュール及び第2のフォトニックモジュールは境界線を共有することで、第1のフォトニックモジュールが第2のフォトニックモジュールに隣接するようになっている。
いくつかの実施形態では、第1のダイは、第1のフォトニックモジュールの上方、又は下方に取り付けられ、第2のダイは、第2のフォトニックモジュールの上方、又は下方に取り付けられている。
いくつかの実施形態は、半導体基板上に形成された複数の光学スイッチを含むフォトニックネットワークと、フォトニックネットワークと通信する複数のダイと、複数の光学スイッチと一体化された複数のトランジスタを含む電子スイッチングネットワークであって、第1の時間において、複数のダイの第1のサブセットを結合する第1の光通信経路を形成するように光学スイッチをプログラムするように、且つ、第1の時間の後に続く第2の時間において、複数のダイの第2のサブセットを結合する第2の光通信経路であって、第1の通信経路とは別個の第2の光通信経路を形成するように光学スイッチをプログラムするように構成された電子スイッチングネットワークと、を含むフォトニック通信プラットフォームに関する。
いくつかの実施形態では、複数のトランジスタは、半導体基板上に形成されている。
いくつかの実施形態では、半導体基板は第1の半導体基板であり、複数のトランジスタが第2の半導体基板上に形成されているとともに、第1の半導体基板及び第2の半導体基板が3D接合されている。
いくつかの実施形態では、第1の光通信経路を形成するように光学スイッチをプログラムすることは、複数のダイの第1のサブセットを結合する光通信経路を識別することと、識別された光通信経路に基づいて光学スイッチをプログラムすることと、を含む。
いくつかの実施形態では、複数のダイの第1のサブセットを結合する光通信経路を識別することは、フォトニックネットワークの使用を監視することを含む。
いくつかの実施形態では、電子スイッチングネットワークは、第1の光通信経路で光信号の少なくとも1つの特性を判定するように、光信号の少なくとも1つの特性に基づいて符号体系を識別するように、且つ、符号体系に基づいて第1の光通信経路上でフォトニックネットワークに光学的に通信した状態にするように、さらに構成されている。
いくつかの実施形態では、複数のダイは、フォトニックネットワークと電子的に通信している。
いくつかの実施形態では、電子スイッチングネットワークは、波長分割多重化を使用して、第1の光通信経路上でフォトニックネットワークに光学的に通信した状態にするようにさらに構成されている。
本出願の様々な態様及び実施形態を以下の図面を参照しながら説明する。図面は必ずしも縮尺通りに描かれていないことを理解されたい。複数の図面に現れる項目は、それらが現れる図面において同じ参照番号によって表示されている。
いくつかの実施形態に従った、フォトニック通信プラットフォームを土台とするコンピューティングシステムを図示する。 いくつかの実施形態に従った、半導体ウェーハを図示する。 いくつかの実施形態に従った、フォトマスクのセットを図示する。 いくつかの実施形態に従った、光導波路を形成するためのフォトマスクの一例を図示する。 いくつかの実施形態に従った、図2Bのフォトマスクセットに従ってパターニングされた図2Aのウェーハを図示する。 いくつかの実施形態に従った、図2Dのパターニングされたウェーハ上に形成されたフォトニック基板を識別するものである。 いくつかの実施形態に従った、図2Eのパターニングされたウェーハのフォトニックモジュールの一例を図示する。 いくつかの実施形態に従った、フォトニックモジュールとダイとの間の光学的な面外結合を図示する。 いくつかの実施形態に従った、フォトニック通信ファブリック間の光学的な面外結合を図示する。 いくつかの実施形態に従った、図3Aに図示されているタイプのフォトニックモジュールの一群を図示する。 いくつかの実施形態に従った、一対の隣接するフォトニックモジュール間の境界における導波路の配列を図示する。 いくつかの実施形態に従った、一対の隣接するフォトニックモジュール間の境界における別の導波路の配列を図示する。 いくつかの実施形態に従った、一対の隣接するフォトニックモジュール間の境界における別の導波路の配列を図示する。 いくつかの実施形態に従った、同じパターンの金属トレースを共有するフォトニックモジュールの一群を図示する。 いくつかの実施形態に従った、フォトニック基板の断面図を図示する。 いくつかの実施形態に従った、フォトニック基板に取り付けられたダイを含むフォトニックシステムを図示する。 いくつかの実施形態に従った、光分配ネットワークの一例を図示する。 いくつかの実施形態に従った、それぞれが図5Aの光分配ネットワークを含む複数のフォトニックモジュールを図示する。 いくつかの実施形態に従った、光分配ネットワークの別の例を図示する。 いくつかの実施形態に従った、光分配ネットワークの別の例を図示する。 いくつかの実施形態に従った、トランシーバ及び複数のスイッチを含むフォトニックモジュールを図示する。 いくつかの実施形態に従った、図6Aのトランシーバをさらに詳細に図示する。 いくつかの実施形態に従った、図6Aに図示されているタイプの複数のフォトニックモジュールを図示する。 いくつかの実施形態に従った、電子スイッチングネットワークを含むフォトニック通信プラットフォームを図示する。 いくつかの実施形態に従った、第1の光路を形成するように制御された、図7Aのフォトニック通信プラットフォームを図示する。 いくつかの実施形態に従った、第2の光路を形成するように制御された、図7Aのフォトニック通信プラットフォームを図示する。 いくつかの実施形態に従った、フォトニック通信プラットフォームを土台とするコンピューティングシステムを図示する。 いくつかの実施形態に従った、図8Aに図示されているタイプの複数のコンピューティングシステムを含むマルチノードコンピューティングシステムを図示する。
I.メモリ帯域幅のスケーラビリティ
本発明者らは、データ集約型コンピューティングの普及を制限する主要なボトルネックのうちの1つが、現代のコンピュータではメモリ容量及び帯域幅を十分に高速にスケーリングできないことであると認識し、評価してきた。本発明者らは、従来のコンピュータで可能であるものをはるかに超えるメモリ容量及び帯域幅のスケーリングを可能にするフォトニック通信プラットフォームを開発した。
ディープラーニングのアルゴリズムを取り扱うように設計されたシステムなど、データ集約型コンピューティングシステムでは、膨大な量のデータにアクセスする必要があるため、メモリ容量に対する要件が増加する。さらに、ほとんどのアプリケーションでは、リアルタイムで、又は準リアルタイムでデータにアクセスする必要があるため、メモリ帯域幅に対する要件が増加する。従来のコンピューティングシステムの中には、グラフィック処理ユニット(GPU)を利用して、メモリアクセス効率を向上させているものもある。GPUの中には、256GB/秒もの高い帯域幅でメモリからデータを転送するものもある。このようなメモリ帯域幅は、ほとんどのグラフィックベースのアプリケーションには十分な場合もあるが、これは、ディープニューラルネットワーク及び高頻度の取引などのデータ集約型アプリケーションには、十分とはほど遠い。
ディープニューラルネットワークは、重み及びアクティブ化パラメータなど、多数のパラメータに依存する。例えば、2600万個の重みパラメータを有する典型的な50層ネットワークは、フォワードパスで最大1600万個のアクティブ化を計算することができる。32ビット浮動小数点値を使用して重みパラメータ及びアクティブ化パラメータを格納する場合、合計ストレージ要件は168MBである。加えて、データが稠密なベクトルとして表されている場合、メモリ要件は数ギガバイトまで増加する可能性がある。訓練中には、これらの大規模なデータセットに頻繁にアクセスするため、訓練データセットの局所性が重要である。これらのデータ量は、GPUの内部メモリに格納するには大きすぎるので、複数の外付けダイナミックランダムアクセスメモリ(DRAM)を使用する必要がある。各DRAMチップは、電子通信キャリアを通してプロセッサと通信する。例えば、シリコンインタポーザを利用するコンピューティングシステムでは、プロセッサ及びメモリチップが同じインタポーザ上に取り付けられており、インタポーザ上に形成された導電性トレースによって、メモリ-プロセッサ間の通信がサポートされている。近年、シリコンインタポーザの使用が広く普及しているのは、インタポーザが提供できる導電性トレースの密度が、プリント回路基板(PCB)におけるよりもはるかに大きいからである。しかしながら、インタポーザは無限にスケーリングすることができない。微細加工技術を使用して製造されるインタポーザは、面積に限りがあり、したがって、インタポーザが収容可能なメモリチップの数が制限される。
そのうえ、寄生インピーダンスが存在することにより、帯域幅のスケーラビリティがさらに制限される。インタポーザの導電性トレースのインピーダンスが無視できる程度であれば、理想的であろう。実際には、残念ながらトレースのインピーダンスはかなり大きい。寄生インピーダンスは、2つのやり方で帯域幅のスケーラビリティを制限する。第1に、トレースがサポート可能な帯域幅を制限する。第2に、電力消費量を増加させる。さらに悪いことには、トレースの長さとともに寄生インピーダンスが増加する。つまり、メモリチップとプロセッサとの間の離隔距離が大きいほど、帯域幅が狭くなるのである。この理由で、従来のコンピューティングシステムは通常、メモリチップがプロセッサから数センチメートル以内に位置決めされるように設計されている。しかしながら、この範囲内には限られたチップしか収容することができない。その結果、従来のコンピューティングシステムは、メモリ帯域幅及びメモリ容量の両方において制限されることになる。
II.フォトニック通信プラットフォームの概要
本発明者らによって開発された通信プラットフォームは、フォトニックを使用してこれらの制限を克服するものである。光が導波路の内部で伝播する物理学的性質により、光通信は元来、寄生インピーダンスの影響を受けないようになっている。寄生インピーダンスの影響を受けないことにより、メモリチップをプロセッサのある特定の範囲内に位置決めする必要がなくなるという、大きな恩恵がもたらされる。
本発明者らによって開発されたフォトニック通信プラットフォームの別の利点は、様々なコンピュータアーキテクチャに容易に適合可能であることである。シングルノードコンピュータのアーキテクチャは、1つのプロセッサチップ(1つのチップ当たり2つ以上のプロセッサコアを有する場合もある)と、複数のメモリチップと、を含んでいる。マルチノードコンピュータのアーキテクチャは、複数のプロセッサチップと、複数のメモリチップと、を含んでいる。マルチノードアーキテクチャの中には、リング型トポロジを使用しているものがあり、各プロセッサが2つの近隣のプロセッサと直通通信し、他のプロセッサとの通信は、近隣のプロセッサを経由している。他のマルチノードアーキテクチャは、スター型トポロジを使用しており、中央のハブがコア間の通信のルーティングを担っている。さらに別のマルチノードアーキテクチャは、マルチキャスト型トポロジを使用しており、各プロセッサが複数の他のプロセッサに直接通信している。
本明細書に記載のフォトニック通信プラットフォームのいくつかの態様により、これらのアーキテクチャ(及び他のアーキテクチャ)のいずれにも容易に適合させることが可能になる。いくつかの実施形態は、「フォトニックモジュール」を使用するフォトニック通信プラットフォームを提供する。各フォトニックモジュールは、特定のコンピュータアーキテクチャのニーズに基づいて構成することができるプログラム可能なフォトニック回路を含む。いくつかのプラットフォームは、3x1モジュールのブロック、5x1モジュールのブロック、10x1モジュール、20x1モジュールのブロック、等々といった、1次元スキームに従って配列されている。いくつかのプラットフォームは、3x3モジュールのブロック、5x3モジュールのブロック、5x5モジュールのブロック、10x10モジュールのブロック、等々といった、2次元スキームに従って配列されている。もっと大まかに言えば、プラットフォームは、N≧1、且つ、M≧1であれば、どんなNxMモジュールのブロックでも、及びどんなトポロジ(T型トポロジ、L型トポロジ、X型トポロジ等々)でも可能である。各フォトニックモジュールは、コンピューティングシステムのノードとしての機能を果たすことができる。各ノードには、1つ又は複数のデジタルプロセッサチップと、1つ又は複数のアナログ加速器と、1つ又は複数のフォトニック加速器と、1つ又は複数のメモリチップと、1つ又は複数のネットワーキングチップ、又はその他のデバイスが存在する場合がある。
図1は、一例に従った、9個のフォトニックモジュールが3x3トポロジで配列された、フォトニック通信プラットフォームを土台とするコンピューティングシステムの一例を図示する。コンピューティングシステム10は、9個のフォトニックモジュール22(本明細書では、「フォトニックサイト」又は単に「サイト」とも呼ばれる)でパターニングされたフォトニック基板20を含む。このフォトニック通信プラットフォームは、フォトニック基板20の中央部に位置決めされた1つのプロセッサダイ(30)と、プロセッサダイを取り囲む8個のメモリノードと、を支えている。メモリノードの中には、単一のメモリチップを含むものもある(例えば、メモリダイ32を参照されたい)。その他のメモリノードは、複数の垂直に積み重ねられたメモリダイを含むスタックドメモリを含む(例えば、スタックドメモリ34を参照されたい)。ダイは、フォトニックモジュールと(例えば、シリコン貫通ビア、銅柱、マイクロバンプ、BALL GRID ARRAY(登録商標:登録番号第3370248号)又はその他の電気的相互接続を使用して)電子的に、及び/又は、(例えば、グレーティングカプラ、プリズム、レンズ又はその他の光カプラを使用して)光学的に通信することができる。
詳細は後述するが、フォトニックモジュールは、光導波路及び光分配ネットワークでパターニングされている。フォトニックモジュールの光分配ネットワークは、その特定のフォトニックモジュールのダイを選択的に、コンピューティングシステムの任意の他のダイと光学的に通信した状態にすることができる。例えば、プロセッサダイ30の下に位置決めされたフォトニックモジュールの光分配ネットワークは、プロセッサのニーズに応じて再構成してもよい。ルーチンの開始時に、プロセッサは、第1のメモリノードに格納されたデータにアクセスすることが必要な場合がある。この読み出し動作は、プロセッサを第1のメモリノードと光学的に通信した状態にするように、それぞれの光分配ネットワークを構成することを伴う。その後、ルーチンにおいて、プロセッサは、データを第2のメモリノードに書き込むことが必要な場合がある。この書き込み動作は、プロセッサを第2のメモリノードと光学的に通信した状態にするように、光分配ネットワークを再構成することを伴う。
本発明者らはさらに、フォトニックモジュールを大規模に製造するには、コストがかさむ可能性があることを理解している。本明細書に記載のフォトニック通信プラットフォームは、製造コストを制限するように工学設計される。これらのプラットフォームは、複数のフォトニックモジュールを製造するために、共通のフォトマスクセット(又は少なくとも1つの共通のフォトマスク)の使用に依存している。このアプローチは、2つのやり方でコストを削減する。第1に、複数の異なるフォトマスクセットを調達する際に発生する追加コストを削減する。第2に、標準的な半導体受託生産工場の中には、ウェーハ全体にわたって同じフォトマスクセット(又は少なくとも1つのフォトマスク)を使用することが必要なところもあるが、このアプローチにより、それらの生産工場を使用してフォトニックモジュールを製造することが可能になる。少なくとも1つのフォトマスクを共有するフォトニックモジュールを設計すると、標準的な低コストのステップアンドリピート製造プロセスを活用しながら、同じ半導体ウェーハ上で多数のフォトニックモジュールを製造することが可能になる。
III.フォトニックモジュール
本明細書に記載のフォトニックモジュールは、例えば、相補型金属酸化膜半導体(CMOS)微細加工技術を含む微細加工技術を使用して製造してもよい。したがって、いくつかの実施形態は、シリコンフォトニックベースの光通信プラットフォームに関する。いくつかの特定の微細加工技術は、ステップアンドリピートアプローチを含んでおり、このアプローチにより、ステッパマシンを使用して、テンプレートレイアウトの複数のコピーで半導体ウェーハをパターニングする。図2A乃至図2Eは、フォトニックモジュールを製造するための微細加工技術を図示する。図3A乃至図3Fは、これらの微細加工技術を使用してパターニングされた、フォトニックモジュールの例を図示する。
最初に図2Aを参照すると、この図は半導体ウェーハ100を図示する。ウェーハ100は、任意の材料で作られてもよい。例えば、ウェーハ100は、シリコンで(又はそうでなければ、シリコンを含んで)作られてもよい。一例では、ウェーハ100は、絶縁膜上シリコン(SOI:silicon-on-insulator)ウェーハである。別の例では、ウェーハ100は、バルクシリコンウェーハである。ウェーハ100は、任意のサイズを有してもよい。例えば、ウェーハ100の直径は、他の値も可能だが特に、150mm、300nm、又は450mmとすることができる。しかしながら、すべてのウェーハが円形の形状を有する必要はない。
図2Bは、フォトリソグラフィ技術を使用してウェーハ100をパターニングするために使用し得るフォトマスクのセットを図示する。フォトマスクセット200は、3つのフォトマスク(201、202及び203)を含むが、他のセットは、これよりも多い数、又は少ない数のフォトマスクを含んでもよい。各フォトマスクは、不透明な領域及び透明な領域からなる特定のパターンを有する。フォトマスクは露光されると、不透明な領域が光を遮断し、これにより、ウェーハを照らさないようにし、透明な領域に光を通過させる。その結果、フォトマスクのパターンがウェーハに転写されることになる。
各フォトマスクは、フォトニックモジュールの特定の層を規定してもよい。1つのフォトマスクを使用して光導波路を規定してもよい。ウェーハがエッチングプロセスを経るとき、露光された領域だけ(又は露光されていない領域だけ)がエッチング除去され、他の領域はエッチングされないままである。このフォトマスクは、ウェーハがこのフォトマスクを通して露光されたときに、光導波路のネットワークを形成するようにパターニングしてもよい。図2Cは、ウェーハ100上に導波路を形成するために使用し得るフォトマスクの一部分を図示する。フォトマスク201の線は、不透明な領域を表す。フォトマスク201の背景は、透明である。フォトマスク201を露光してフォトマスクの像がウェーハ100上に投影されるようにすると、不透明な領域の形状で導波路をパターニングすることが可能になる。この特定の例では、フォトマスクの線のパターンが導波路のグリッドになる。
フォトニックモジュールの中には、異なるレベルの光導波路の使用を伴うものがある。いくつかのこのような実施形態では、フォトマスクセット200は、それぞれの導波路レベルごとに専用のフォトマスクを含んでもよい。nドープされた領域を規定するために、別のフォトマスクを使用してもよい。ウェーハがイオン注入又はドーパント拡散プロセスを経るとき、露光された領域だけ(又は露光されていない領域だけ)がドーピングを受け、他の領域はドープされないままである。別のフォトマスクを使用して、類似したプロセスを用いてpドープされた領域を規定してもよい。フォトニックモジュールの中には、異なるドーピング濃度の使用を伴うものもある。いくつかのこのような実施形態では、フォトマスクセット200は、それぞれのドーピング濃度ごとに専用のフォトマスクを含んでもよい。他の実施形態では、フォトマスクセット200は、ゲルマニウムなどのシリコン以外の半導体材料、及び/又は、第III族若しくは第V族などの周期表のその他の材料の堆積を規定するために使用されるフォトマスクを含んでもよい。別のフォトマスクを使用して金属コンタクトを規定してもよい。別のフォトマスクを使用して金属トレースを規定してもよい。フォトニックモジュールの中には、異なるレベルの金属トレースの使用を伴うものがある。いくつかのこのような実施形態では、フォトマスクセット200は、それぞれの金属トレースレベルごとに専用のフォトマスクを含んでもよい。
いくつかの実施形態では、ウェーハ100は、ステップアンドリピート方式でパターニングされる。ウェーハ100がステッパマシンで処理されると、フォトマスクのパターンは、ウェーハの表面全体にわたって、格子状に繰り返し露光される。このプロセスは、ステッパのレンズの下でウェーハを前後左右にステップ移動させ、各ステップでフォトマスクを露光させることを伴う。その結果、ウェーハ100は、フォトマスクによって規定されたパターンの複数のコピーでパターニングされることになる。セットのそれぞれのフォトマスクごとに(又は少なくともいくつかのフォトマスクに)、この動作を繰り返してもよい。
いくつかの実施形態では、このプロセスを使用して、テンプレートフォトニックモジュールの複数のコピーでウェーハ100をパターニングしてもよい。図2Dの例では、ウェーハ100は、フォトニックモジュール22の格子でパターニングされている。フォトニックモジュールは、セット200の1つ又は複数のフォトマスクのパターンを共有してもよい。例えば、フォトニックモジュールは、同じ導波路フォトマスク、及び/又は、同じ金属トレースフォトマスクのパターンを共有してもよい。他の実施形態では、フォトニックモジュールは、セット200のすべてのフォトマスクのパターンを共有する。例えば、フォトニックモジュールは、同じ光導波路パターン、同じnドープされたパターン、同じpドープされたパターン、同じコンタクトパターン、同じ金属トレースパターン、等々を共有してもよい。
いくつかの実施形態では、ウェーハ100の表面全体は、フォトマスクセット200を使用してパターニングされる。しかしながら、すべての実施形態がこの点に限定されているわけではない。ウェーハ100の一部分が第1のフォトマスクセットを使用してパターニングされ、ウェーハ100の他の部分が第2のフォトマスクセットを使用してパターニングされている場合があるからである。いくつかの実施形態では、第1のフォトマスクセット及び第2のフォトマスクセットは、導波路フォトマスクなどの1つ又は複数の共通のフォトマスクを共有してもよい。
パターニングされたら、ウェーハ100は、複数のフォトニック基板を含んでもよい。フォトニックモジュール22をウェーハから一緒に分離させて、任意の所望の形状及びサイズのフォトニック基板を形成してもよい。例えば、図2Eのウェーハは、ウェーハ100から6個のフォトニック基板を得るように印がつけられている。この図は、1つのフォトニックモジュール22だけを有する1x1フォトニック基板、4つのフォトニックモジュール22を有する2x2フォトニック基板、6個のフォトニックモジュール22を有する2x3フォトニック基板、及び9個のフォトニックモジュール22をそれぞれが有する3つの3x3フォトニック基板を識別するものである。ウェーハからフォトニック基板を分離することは、所望のフォトニック基板の外周に沿ってウェーハをダイシングすることを伴う。ウェーハ100の3x3フォトニック基板のうちの1つは、図1のコンピューティングシステムの例のフォトニック基板(フォトニック基板20を参照されたい)として使用してもよい。
図2A乃至図2Dに関して説明した技術により、フォトニックモジュールの製造が比較的低コストで可能になる。半導体受託生産工場の中には、ウェーハの全体(又はウェーハの少なくとも一部分)をパターニングするために、同じフォトマスクセット(又は少なくとも1つのフォトマスク)を使用することが必要なところもある。それ以外の場合であれば、異なるフォトマスクを使用してウェーハの異なる部分をパターニングすることは、フォトリソグラフィ露光間でフォトマスクを別のマスクに置き換えることが必要になり、ステップアンドリピートプロセスが非能率的、且つ高価なものになってしまう。少なくとも1つのフォトマスクを共有するフォトニックモジュールを設計すると、標準的な低コストのステップアンドリピートプロセスを活用しながら、同じ半導体ウェーハ上で多数のフォトニックモジュールを製造することが可能になる。
図3Aは、フォトニックモジュール22の一例を図示する。この例では、フォトニックモジュール22は、矩形として形作られている(ただし、正方形又はその他の多角形など、他の形状もまた可能である)。そのため、フォトニックモジュール22は、4つの境界線(境界線1、2、3及び4)と境を接している。境界線1は境界線2と対向し、境界線3は境界線4と対向する。境界線1は、境界線3及び境界線4に隣接し、境界線2もまた、境界線3及び境界線4に隣接している。フォトニックモジュール22は、導波路111、112、113及び114に結合された光分配ネットワーク104を含む。導波路111は、光分配ネットワーク104を境界線1に光学的に結合する。そのため、光分配ネットワーク104から導波路111に結合された光信号は、境界線111を越えることによってフォトニックモジュールの外側に転送することができる。同様に、導波路112は、光分配ネットワーク104を境界線2に光学的に結合し、導波路113は、光分配ネットワーク104を境界線3に光学的に結合し、導波路114は、光分配ネットワーク104を境界線4に光学的に結合する。いくつかの実施形態では、フォトニックモジュールの境界線は、フォトリソグラフィショットに基づいて規定される(例えば、境界線は、フォトニックモジュールを製造するために使用されるフォトマスクの境界線によって規定される)。しかしながら、他の実施形態では、1つのフォトリソグラフィショットが2つ以上のフォトニックモジュールを規定してもよい。例えば、フォトマスクは、テンプレートフォトニックモジュールの複数の隣り合っているインスタンスでパターニングしてもよい。いくつかのこのような実施形態では、フォトニックモジュールの境界線は、テンプレートフォトニックモジュールの隣接するインスタンス同士が交わるところで規定される。
図3Aの例は、光分配ネットワークを境界線のそれぞれに結合する導波路を図示しているが、すべての実施形態がこのように配列されているわけではない。他の実施形態では、フォトニックモジュール22は、これら4つの導波路のうちの2つ、例えば、導波路111及び112、又は、導波路111及び113を含んでもよい。さらに他の実施形態では、フォトニックモジュール22は、これら4つの導波路のうちの3つ、例えば、導波路111、112及び113を含んでもよい。光分配ネットワーク104は、フォトニックモジュール22の内側及び外側に光信号をルーティングするためのフォトニックコンポーネント(例えば、フォトニックスイッチ)を含む。
いくつかの実施形態では、フォトニックモジュールは、複数の層からなるフォトニック導波路を含んでもよい。複数の層からなる導電性トレースが、電子回路の電気信号ルーティング能力を高めるのと同様に、複数の層からなる導波路は、フォトニックモジュールの光信号ルーティング能力を高める。一例では、1つの層がシリコン導波路を含み、1つの層が窒化ケイ素導波路を含む。別の例では、複数の層がシリコン導波路を含む。これに加えて、又はこの代わりに、複数の層が窒化ケイ素導波路を含む。各導波路層の材料の選択は、導波路によってルーティングされることになる光の波長によって判定してもよい。例えば、シリコン層及び窒化ケイ素層は、波長が1.3μm又は1.5μmあたりの電気通信帯域の赤外光をルーティングするために使用してもよい。いくつかの例では、複数の層からなる導波路は、可視光をUV波長までルーティングするために使用可能な窒化アルミニウム導波路、又は、UV光をルーティングするために使用可能な酸化アルミニウム導波路を含んでもまたよい。各層は、図3Aに図示されている構成に類似した、層の導波路間で信号をルーティングする光分配ネットワークを有する構成で配列してもよい。
フォトニックモジュール22は、1つ又は複数の面外カプラ105をさらに含む。導波路117は、面外カプラ105を光分配ネットワーク104に光学的に結合する。面外カプラ105は、導波路117から受け取った光をxy平面の外側、例えば、Z軸に平行な方向に、又はZ軸に対して角度をつけて発するように構成されている。面外カプラ105は、xy平面の外側から照らしている光を捕捉し、捕捉した光を導波路117に伝達するようにさらに構成してもよい。面外カプラ105により、フォトニックモジュール22と、フォトニックモジュールの上方及び/又はフォトニックモジュールの下方に設けられたダイとの間の光通信が可能になる。面外カプラ105は、例えば、光学格子、レンズ、及びプリズムを含む任意の適切な光学部品を使用して実装してもよい。いくつかの実施形態では、光分配ネットワークは、同じ面外カプラが、光分配ネットワーク104からダイへの方向と、ダイから光分配ネットワーク104への方向の両方で光通信を可能にするように構成してもよい。他の実施形態では、1つの面外カプラ105が一方向の光通信を可能にし、別の面外カプラ105(図3Aには示されていない)が逆方向の光通信を可能にしてもよい。一実施形態では、面外カプラ105は、光源を光分配ネットワーク104に結合するために使用してもよい。光源は、レーザ(連続波若しくはパルス)、LED、又はスーパルミネッセントダイオードのうちの1つとすることができる。
図3Bは、面外光通信を可能にするために、面外カプラ105をどのように使用し得るかを図示する。理解し易いように、面外カプラ105、導波路117及び光分配ネットワーク(ODN)104だけを光学モジュール22の内側に図示している。この例では、面外カプラ105は、光学格子で実装されている。ダイ320は、フォトニックモジュール22に取り付けられている。ダイ320は、プロセッサ、メモリ、及び/又はその他の電子部品(図3Bには図示されていない)を含んでもよい。さらに、ダイ320は、面外カプラ351、導波路317及びコントローラ322を含む。コントローラ322は、電気的接続324を介して光分配ネットワーク104に電気的に結合されており、これは、例えば、BALL GRID ARRAY(登録商標:登録番号第3370248号)、銅柱、シリコン貫通ビア、マイクロバンプ、金属パッド、等々を含む場合がある。この例では、面外カプラ105は、面外カプラ351に向けてZ軸に平行な方向に光を発している。面外カプラが光を捕捉し、導波路317を介して捕捉した光をコントローラ322に伝達する。
コントローラ322は、光分配ネットワーク104の動作を制御する。例えば、コントローラ322は、光分配ネットワーク104のスイッチの状態を制御する。制御信号は、電気的接続324を介して光分配ネットワーク104に供給される。この代わりに、又はこれに加えて、コントローラは、フォトニックモジュール22上に直接形成することができ、このコントローラが光分配ネットワーク104の動作を制御してもよい。このコントローラは、フォトニックモジュール22上に形成された導電性トレースを介して、制御信号を光分配ネットワーク22に供給してもよい。
図3Aに戻って参照すると、光分配ネットワーク104は、フォトニックモジュール22の任意の部品をフォトニックモジュール22の任意の他の部品に選択的に結合してもよい。例えば、光分配ネットワーク104は、導波路111と導波路112との間、及び/又は導波路111と導波路113との間、及び/又は導波路113と導波路114との間、及び/又は面外カプラ105と導波路111との間、及び/又は面外カプラ105と導波路113との間、等々の光の通過を可能にしてもよい。
図3Cは、2つのフォトニック通信ファブリック間で通信するために、面外カプラ105をどのように使用し得るかを図示する。理解し易いように、図は、2つのフォトニックモジュール22のみを示し、各フォトニック通信ファブリックから1つずつが、面外カプラ105を使用して互いに光学的に結合されている。コントローラ322は、電気的接続324及びシリコン貫通ビア125を使用して、両方の光分配ネットワーク104に電気的に結合されている。複数のフォトニック通信ファブリックが互いに積み重ねられていることで、各サイト間の光学的通信チャネル及び電子的通信チャネルの数が増える。さらに、複数の通信ファブリックを有することで、光信号をフォトニックモジュールにわたってルーティングするために必要な導波路交差の数を減らすことができるため、光損失を低減させ、全体的な電力バジェットを改善することができる。
フォトニック基板は、互いに接続された複数のフォトニックモジュールを含み、集合的に光学ネットワークを形成してもよい。図3Dは、6個のフォトニックモジュール22を含む2x3フォトニック基板の一例を図示する。このフォトニック基板は、2x3フォトニックモジュールの群をウェーハ100からダイシングして切り離すことにより得られる(図2Eを参照されたい)。フォトニックモジュール22は、ある光学モジュールの導波路111が、その光学モジュールの左側の光学モジュールの導波路112と位置合わせされ、ある光学モジュールの導波路112が、その光学モジュールの右側の光学モジュールの導波路111と位置合わせされ、ある光学モジュールの導波路113が、その光学モジュールの上方の光学モジュールの導波路114と位置合わせされ、ある光学モジュールの導波路114が、その光学モジュールの下方の光学モジュールの導波路113と位置合わせされるように配列されている。その結果、光学モジュールは、光学ネットワークを形成している。光分配ネットワーク104は、ネットワークの内外のどこに光信号をルーティングしてもよい。例えば、フォトニック基板の北西角に位置決めされたフォトニックモジュールにプロセッサが取り付けられ、フォトニック基板の南東角に位置決めされたフォトニックモジュールにメモリが取り付けられていると仮定する。読み出し動作は、プロセッサをメモリと光学的に通信した状態にするように、それぞれの光分配ネットワークを再構成することを伴う場合がある。例えば、光通信経路は、1)プロセッサをそのプロセッサが取り付けられているフォトニックモジュールの面外カプラに結合し、2)そのフォトニックモジュールの面外カプラを同じフォトニックモジュールの導波路112に結合し、3)そのフォトニックモジュールの導波路112を隣接するフォトニックモジュール(中央の最上部のフォトニックモジュール)の導波路111に結合し、4)中央の最上部のフォトニックモジュールの導波路112を次の隣接するフォトニックモジュール(フォトニック基板の北東角)の導波路111に結合し、5)北東角に位置決めされたフォトニックモジュールの導波路114をメモリが取り付けられているフォトニックモジュールの導波路113に結合し、6)メモリが取り付けられているフォトニックモジュールの導波路113を同じフォトニックモジュールの面外カプラに結合するように形成してもよい。
上述したように、隣接するフォトニックモジュールの導波路は、互いに光学的に結合され、これにより、あるフォトニックモジュールから次のフォトニックモジュールへの、光の通過が可能になっている。いくつかの実施形態では、導波路を物理的に接続させてもよい。この配列は図3Eに図示されており、同図は、2つの隣接するフォトニックモジュールの境界の領域を描いている。示されているように、左側に位置決めされたフォトニックモジュールの導波路112は、右側に位置決めされたフォトニックモジュールの導波路111に物理的に接続されている。いくつかの実施形態では、連続的な導波路が境界線を越えて、フォトニックモジュールのそれぞれの光分配ネットワーク間に延在している。
他の実施形態では、導波路の間に隙間があってもよい。この配列は、図3Fに示されている。この例では、各導波路は、境界線から距離を置いて位置する端部を有する。したがって、境界領域に隙間が形成されている。隙間があるにもかかわらず、導波路111及び導波路112は、やはり互いに光学的に結合されている。この場合、実際には、一方の導波路の端部で発せられる光は、自由空間伝播によって他方の導波路の端部に達する。隙間のサイズが十分に小さい(例えば、500μm未満)場合、一方の導波路によって放射された光学パワーのほとんどが他方の導波路に結合する。
さらに他の実施形態では、図3Gに図示されているように、フォトニックブリッジを使用して、導波路を互いに光学的に結合してもよい。この例では、導波路の端部はそれぞれの面外カプラ152に結合されている。フォトニックブリッジダイ300は、境界領域に取り付けられている。フォトニックブリッジダイ300は、一対の面外カプラ352と、面外カプラを互いに結合する光導波路354と、を含む。プロセッサダイ302がメモリダイ304に読み出しメッセージを送信する必要があると仮定する。これは、1)面外に、プロセッサダイ302からそれぞれのフォトニックモジュールに(例えば、図3Bに図示されているやり方で)光を伝達することと、2)導波路112に光を伝え、その結果として、面外カプラ152に光を伝達することと、3)面外カプラ352に光を伝達することと、4)導波路354に光を伝達し、その結果として、もう一方の面外カプラ352に光を伝達することと、5)もう一方の面外カプラ152に光を伝達することと、6)面外に、そのフォトニックモジュールからメモリダイ304に(例えば、図3Bに図示されているやり方で)光を伝達することと、によって達成することができる。
いくつかの実施形態では、フォトニックモジュール22は、共通の金属トレースフォトマスクに従ってパターニングしてもよい。その結果、フォトニックモジュールは、金属トレースの同じパターンを共有する。いくつかの実施形態では、フォトニックモジュール22は、複数の共通のフォトマスクに従ってパターニングされる。その結果、複数のレベルの金属トレースは、異なるフォトニックモジュールにわたって同じパターンを共有する。金属トレースのうちのいくつかは、フォトニック基板にわたって電力を送達するために使用してもよい。金属トレースのうちのいくつかは、フォトニック基板にわたって電子信号を送達するために使用してもよい。
図3Hは、2x3フォトニック基板を図示しており、各フォトニックモジュール22が、金属トレースの同じパターンを共有している。説明のため、この図には金属トレースだけが示されているが、各フォトニックモジュールは、例えば、図3Dに示されている配列では、導波路と、1つ又は複数の面外カプラと、光分配ネットワークと、をさらに含む。この例では、2つのレベルの金属トレースがある。各レベルの金属トレースは、異なるフォトニックモジュールにわたって同じフォトマスクを使用して製造されている。金属トレースレベル1の金属トレースは、水平方向に延びており、これにより、水平方向に互いに隣接するフォトニックモジュールを電気的に結合している。金属トレースレベル2の金属トレースは、垂直方向に延びており、これにより、垂直方向に互いに隣接するフォトニックモジュールを電気的に結合している。当然ながら、他の配列もまた可能である。例えば、他の実施形態では、同じレベルの金属トレースは、1つのフォトニックモジュールを、そのフォトニックモジュールに隣接するすべてのフォトニックモジュールに電気的に結合してもよい。
金属トレースは、フォトニックモジュールの境界線を越えて電気(例えば、信号及び/又は電力)を伝えるように配列されている。これは、フォトニックモジュールの境界線を越えて連続するように、金属トレースをパターニングすることによって実現してもよい。この例では、レベル1の金属トレースは、垂直方向の境界線を越えて連続しており、レベル2の金属トレースは、水平方向の境界線を越えて連続している。レベルの異なる金属トレースは、ビア(図3Hには示されていない)を使用して、互いに接続してもよい。いくつかの実施形態では、フォトニックモジュールは、ビアの同じパターンを共有してもよい。言いかえれば、各フォトニックモジュールに同じビアフォトマスクを使用してもよい。いくつかの実施形態では、フォトニックモジュールは、もっと多数の(数十個から数百個の)金属トレースを有してもよい。これらの金属トレースのうちのいくつかは、フォトニックモジュールにわたって連続するように配列してもよいが、いくつかの実施形態では、大部分の金属トレースは、モジュールにわたって連続するようにパターニングする必要はない。
金属トレースは、フォトニック基板にわたって電力及び/又は電気信号を送達するために使用してもよい。一例では、電力源がある特定のフォトニックモジュールに接続されている。電力源によって生成された電力は、金属トレースを使用して、その特定のフォトニックモジュールから他のフォトニックモジュールに送達してもよい。別の例では、コントローラチップを特定のフォトニックモジュールに接合(例えば、3D接合)してもよい。コントローラによって生成された制御信号は、金属トレースを使用して、その特定のフォトニックモジュールから他のフォトニックモジュールに送達してもよい。制御信号は、フォトニックモジュールの光分配ネットワークの状態を制御してもよい。
上述したように、電子制御回路を使用して、フォトニックモジュールの動作を制御してもよい。これらの電子制御回路は、例えば、光分配ネットワーク104がどのようにして光信号をルーティングするかを制御してもよい。電子制御回路は、様々なやり方でフォトニックモジュールと一体化されていてもよい。いくつかの実施形態では、フォトニックモジュールを第1の基板上に形成し、電子制御回路を第2の基板上に形成してもよい。2つの基板を接合して、電子制御回路を光分配ネットワークと電気的に通信した状態にしてもよい。しかしながら、他の実施形態では、電子制御回路は、フォトニックモジュールと同じ基板上に直接製造してもよい。フォトニックモジュール及び電子制御回路を同じ基板上に製造すると、2つの別個の製造プロセス及び1つの接合プロセスに依存する必要がなく、その代わりに必要になり得るのは1つの製造プロセスだけなので、コストを削減する場合がある。
図3Iは、フォトニックモジュールをトランジスタと一体化しているフォトニック基板の断面図である。トランジスタを互いに接続して、電子制御回路を規定してもよい。この例では、フォトニック基板はSOI基板上に形成されているが、バルクシリコン基板を含む他のタイプの基板もまた可能である。絶縁層(例えば、二酸化ケイ素層)がシリコン基板上に形成されている。シリコン層が絶縁層上に形成されている。シリコン層は、導波路、及び図3Aに関して説明した部品など、他の光学部品を形成するようにパターニングされている。この断面図は、導波路370及び導波路371によってアームが規定されているマッハ-ツェンダー干渉計の一部分を図示している。このマッハ-ツェンダー干渉計は、光分配ネットワーク104のスイッチのうちの1つを規定している。トランジスタブロック380は、導波路370及び導波路371と同じシリコン層内に形成されている。トランジスタブロック380は、ともに接続されて電子制御回路を形成する、複数(例えば、数万個、数十万個、数百万個、又はそれ以上)のトランジスタを含む。フォトニック基板は、複数のレベルの金属トレース(この例では、2つのレベルの金属トレースだけを示しているが)をさらに含む。ビアが、金属トレースを導波路及びトランジスタに接続している。金属トレースによって、電子制御回路はマッハ-ツェンダー干渉計の動作を制御することが可能になる。
図4は、フォトニック基板20(例えば、3x3フォトニック基板)を土台とするコンピューティングシステム400の例の断面図である。ダイ420、421及び422を含むダイスタックが、フォトニック基板20の左側に位置決めされたフォトニックモジュールに取り付けられている。これらのダイは、例えば、積層メモリユニットを形成してもよい。レーザダイ430は、基板の中央部のフォトニックモジュールの一方の側に取り付けられて、ダイ431は、同じフォトニックモジュールの反対側に取り付けられている。反対側のダイを支持するために、フォトニックモジュールは、上向きの方向に光を発する少なくとも1つの面外カプラと、下向きの方向に光を発する少なくとも1つの面外カプラと、を含んでもよい。ダイ440及び441は、同じフォトニックモジュールに、隣り合って取り付けられている。ダイ440及び441は、例えば、プロセッサ又はメモリを含んでもよい。図3Dに関して説明したように、フォトニックモジュールは、ある1つのダイから別のダイに光信号を分配するためのプラットフォームを提供する。
レーザダイ430は、1つ又は複数のレーザを含む。レーザによって生成された光は、コンピューティングシステムにわたって分配することができ、データで変調される参照光としての機能を果たすことができる。レーザダイ430は、InPベースのレーザなどのIII-V族レーザを含むことができる。レーザダイ430は、例えば、表面実装技術を使用して、フォトニック基板に接合させることができる。レーザダイ430のレーザは、面外カプラを使用して、半導体基板に結合させることができる。いくつかの実施形態では、チップ表面に平行な方向に発せられるレーザ光は、ボールレンズを使用して、面外カプラの方に向けることができる。
シリコンフォトニックベースのウェーハ上への、III-V族レーザのダイ-ウェーハ間ボンディングにおける近年の進歩は、このプロセスの収量が100%を大きく下回る場合があることを示している。この問題の回避するために、2つ以上のレーザをフォトニック基板の同じ入力の方に向けることができる。一度に1つのレーザだけを使用してもよいが、1つのレーザが故障すれば、別のレーザをオンにしてフォトニック基板に送り込むことができる。1つのフォトニック基板につき複数のレーザを有することにより、1つ又は複数のレーザが故障した場合に、プラットフォームの信頼性を高める。
光通信プラットフォームの外部発光源の選択肢は、チップベースのIII-V族レーザだけではない。他のレーザ(例えば、光電気通信において使用されるような半導体ベースのもの)は、光ファイバを使用するか、又はレンズなどの自由空間光学を使用して、プラットフォームに結合することができる。いくつかの実施形態では、1対N型スプリッタを使用して、単一のレーザが、複数のフォトニックモジュールに光を供給することができるため、レーザダイの数を減らすことができる。
用途によっては、複数のレーザが必要な場合があり、レーザによって発せられた光信号が、相互にコヒーレント(例えば、時間的にコヒーレント)であることがさらに必要な場合がある。いくつかのこのような実施形態では、本明細書に記載されているタイプの光通信プラットフォームを使用して、1つ又は複数のレーザの位相を単一のマスタレーザにロックすることができる。1つ又は複数の光分配ネットワーク105は、マスタレーザがスレーブレーザのうちの1つと混合され、それらのビート干渉縞が測定されるように構成してもよい。ビート干渉縞は、システム全体がコヒーレントであるように、位相をロックするためのエラー信号として使用される。
異なる波長で発するレーザは、いくつかの実施形態では、波長多重化方式をサポートするために使用してもよい。例えば、波長分割多重化(WDM:wave-division-multiplexing)方式は、導波路当たりの帯域幅の利用を高めるために使用することができる。他の方式には、マルチモード導波路、時分割多重化及び/又は偏波ダイバーシティが含まれる。これらの技術は、同じ光路を使用して、複数の独立した通信チャネルをサポートする。
いくつかの実施形態では、前述のレーザの代わりに、LED又はスーパルミネッセントダイオードなどのレーザ以外の適切な光源を使用してもよい。光源の選択は、フォトニック通信ファブリックの波長の選択によってもまた動機付けられる。ファブリックが可視光を使用して通信することを意図している場合、光源は、適切な波長の光を出力するように、選択しなければならない。
IV.光分配ネットワーク
光分配ネットワーク104は、光学スイッチを使用して実装してもよい。光学スイッチの例には、マッハ-ツェンダー干渉計、光共振器、マルチモード干渉(MMI:multimode interference)導波路、アレイ導波路格子(AWG:arrayed waveguide grating)、熱光学スイッチ、音響光学スイッチ、磁気光学スイッチ、MEMS光学スイッチ、非線形光学スイッチ、液晶スイッチ、圧電ビームステアリングスイッチ、グレーティングスイッチ、分散スイッチ、等々が含まれる。
光分配ネットワーク104は、静的であってもよいし、動的(例えば、電気制御信号又は光制御信号に基づいて再構成可能)であってもよい。静的なネットワークは、例えば、同じ入力導波路から複数の波長を受信し、各波長を異なる出力導波路にルーティングしてもよい。別の静的なネットワークは、同じ入力導波路から直交する2つの偏波を受信し、各偏波を異なる出力導波路にルーティングしてもよい。別の静的なネットワークは、同じ入力マルチモード導波路から複数のモードを受信し、各モードを異なる出力導波路にルーティングしてもよい。
動的な光分配ネットワークは、コンピューティングシステムのニーズに応じて再構成してもよい。図5Aは、動的な光分配ネットワークの一例を図示する。この例では、光分配ネットワーク104は、3x1スイッチ602と、2つの1x2スイッチ606と、光結合素子107と、を含む。このフォトニックモジュールは、導波路111~114と、面外カプラ105と、をさらに含み、これらは、レーザダイ又は他のダイとの光通信を可能にし得る。スイッチ602は、導波路111、導波路113及び面外カプラ105の中から1つを入力として選択する。第1のスイッチ604は、スイッチ602から受信した入力を、光結合素子107又はスイッチ604のいずれかにルーティングする。光結合素子107は、光パワーを図6に図示されているフォトニックトランスミッタに向ける。いくつかの実施形態では、光結合素子107は、光をダイに結合するための面外カプラを含む。第2のスイッチ604は、第1のスイッチ604から受信した入力を、導波路112又は導波路114のいずれかにルーティングする。いくつかの実施形態では、スイッチ604は、マッハ-ツェンダー干渉計を使用して実装される。
図5Bは、図5Aに図示されているタイプのフォトニックモジュールを含む3x3フォトニック基板を図示する。この例では、フォトニック基板の北西角に位置決めされたフォトニックチップは、レーザ600に結合されている。いくつかの実施形態では、レーザ600は、レーザダイ上に形成され、面外カプラ105に光学的に結合されている。他の実施形態では、レーザ600は、そのフォトニックモジュールの一部として一体化されて(例えば、フォトニックモジュールの上面を貫通して形成されたトレンチに配置されて)いる。レーザ600は、単一の波長を発してもよいし、複数の波長を発してもよい。いくつかの実施形態では、レーザ600は、フォトニック基板全体に光を供給するが、他の実施形態では、他のフォトニックモジュールがレーザを有してもまたよい。
図5C及び図5Dは、光分配ネットワーク104の他の可能な実装形態を図示する。図5Cの例は、完全に接続された実装形態であり、フォトニックモジュールのすべての境界線が相互に結合されている。境界線から入来した光は、複数の1x2スイッチ604を通過し、これらスイッチは、光が真っすぐに進むか、左に進むか、又は右に進むかを判定する。いくつかの実施形態では、ルーティングは、各光チャネル(例えば、各導波路モード、偏波又は波長)に対して実行してもよい。
しかしながら、完全に接続されたルーティングトポロジは、いくつかの実施形態では、必要ではないか、又は実現可能ではない場合がる。光分配ネットワークの複雑さを軽減するために、図5Dの例(2つの1x2スイッチを含む)に示されているように、ルーティングの選択肢をより少なく制限してもよい。ルーティングの選択肢を減らすことで、光学モジュール当たりのスイッチの数を減らすことが可能になり、これにより、電力消費量及びチャネルクロストークを低減し、信号対雑音比(SNR)を改善することが可能になる。しかしながら、これらの利得はデータ帯域幅を犠牲にして得られる。
V.光相互接続ファブリック
図6Aは、再構成可能なフォトニック通信ファブリックの一例を図示する。この通信ファブリックは、複数のスイッチを含む。なお、「2:2」は、2x2スイッチを表示し、「3:3」は、3x3スイッチを表示している。スイッチは、コンピューティングシステムのニーズに応じて構成してもよい。トランシーバ700は、光-電気変換器と、電気-光変換器と、を含む。いくつかの実施形態では、トランシーバ700は、図5Aの光結合素子107を具体化したものである。図6Bは、トランシーバ700の一例を図示する。理解し易いように、1つの送信器/受信器の対だけが示されているが、トランシーバ700に結合された各導波路に対して送信器/受信器の対があってもよい。スイッチ702は、送信器(TX)704と受信器(RX)706との間でアービトレーションを行う。TX704は、光変調器などの電気-光変換器を含む。RX706は、光受信器などの光-電気変換器を含む。図6Cは、3x3フォトニック基板を図示しており、各ノードは図6Aのフォトニックモジュールを含む。
VI.電子スイッチングネットワーク
本発明者らは、ダイ(例えば、メモリ、プロセッサ、等々)を本明細書に記載のフォトニック基板とインタフェースさせると、互換性の課題が生じることを認識している。理想的には、ダイは、光分配ネットワークの動作を制御するための制御回路と、フォトニック基板のピンと完全に位置が合っているピンと、によって事前に規定されている。このようにして、ダイ及びフォトニック基板が接合されたら、それらは、互いに通信し易くなる傾向を予め備えるようになる。しかしながら、ダイ及びフォトニック基板は異なる企業体によって製造されることが多いので、このアプローチは非実用的である場合がある。例えば、米国の企業体がフォトニック基板を製造し、日本の別の企業体がダイを製造する場合がある。このアプローチは、ダイを製造する企業体にフォトニック基板と互換性のある制御回路及びピンを含めるという負担を負わせるため、ダイの製造業者のコストが大幅に増加する可能性がある。この問題を認識して、本発明者らは、フォトニック基板とダイとの間のインタフェースとしての機能を果たす電子スイッチングネットワークを開発した。これらの電子スイッチングネットワークは、フォトニック基板と互換性があるようにダイを再設計する必要がないように配列することで、ダイの製造業者に対するコストを節約する。要するに、電子スイッチングネットワークがフォトニック通信プラットフォームのスイッチングプロトコル及び制御プロトコルを規定する。
電子スイッチングネットワークの中には、フォトニックモジュールとともに製造されるものもある。いくつかの実施形態では、電子スイッチングネットワークは、フォトニックモジュールが形成されているのと同じ基板上に形成されている。図3Iに戻って参照すると、例えば、電子スイッチングネットワークは、トランジスタ380によって規定してもよい。他の実施形態では、フォトニックモジュールは第1の基板上に形成され、電子スイッチングネットワークは第2の基板上に形成され、基板同士は接合(例えば、3D接合)されている。どのように形成されているかに関係なく、電子スイッチングネットワークを使用して、光分配ネットワーク104をプログラムしてもよい。電子スイッチングネットワークを使用することにより、最小限のインタフェース回路を有するダイの設計が可能になることで、ダイがフォトニック基板と互換性を有するようにするためにダイの製造業者が負担しなければならないコストを削減する。
図7Aは、電子スイッチングネットワークと一体化された(例えば、同じ基板に直接接合又は形成された)フォトニック基板を図示する。このフォトニック基板は、2x3構成で配列された6個のフォトニックモジュールを含む。上述したように、各フォトニックモジュールは光分配ネットワーク104を含む。電子スイッチングネットワークは、複数のコントローラ740と、デジタル-アナログ変換器(DAC:digital-to-analog converter)750と、メモリ742と、デバッギングユニット744と、を含む。各コントローラ740は、DAC750を通して、光分配ネットワークを制御する。コントローラ740は、必要に応じて光リンクを動的に再構成するように、光分配ネットワークのスイッチの状態を制御してもよい。図6Cの例に戻って参照すると、コントローラ740を使用して、2x2スイッチの状態、及び3x3スイッチの状態を制御してもよい。
電子スイッチングネットワークは、メモリ742に格納されたデータに基づいて光分配ネットワークをプログラムしてもよい。例えば、メモリは、実行されると、光分配ネットワークに、事前に規定されたスイッチングシーケンスを実行させる命令を格納してもよい。或いは、メモリは、実行されると、光分配ネットワークに、特定のアプリケーションのニーズに基づいて光リンクを動的に最適化させる命令を格納してもよい。いくつかの実施形態では、電子スイッチングネットワークは、光リンクの使用を監視し、どの光リンクが使用されているか、及びどの光リンクが利用可能であるか、又はどの光リンクが、閾値帯域幅を超える帯域幅を提供することができるかを判定してもよい。電子スイッチングネットワークは、この情報を使用して、特定のデータストリームに光リンクをどのように割り当てるかを決定してもよい。これは、例えば、何百ものメモリダイ及びプロセッサを接続するフォトニック通信プラットフォームでは、特に有用な場合がある。このようなフォトニック通信プラットフォームは、電子スイッチングネットワークに依存して、特定のプロセッサダイが特定のメモリダイからの情報にアクセスできるようにする最適な光路を判定することができる。いくつかの実施形態では、機械学習アルゴリズムを使用して、最適な光リンクを識別してもよい。
いくつかの実施形態では、電子スイッチングネットワークは、以下のステップを実行するように構成されている。第1の時間において、電子スイッチングネットワークは、複数のダイの第1のサブセットを相互に結合する(例えば、第1のダイを第2のダイに結合する)第1の光通信経路を形成するように、フォトニック基板の光学スイッチをプログラムする。第1の時間において光学スイッチをプログラムすることは、他のスイッチの状態を変えずにスイッチのうちのいくつか(例えば、スイッチの第1のサブセット)の状態を変えることを伴う場合があるか、又はすべてのスイッチの状態を変えることを伴う場合がある。第1の時間の後に続く第2の時間において、電子スイッチングネットワークは、複数のダイの第2のサブセットを相互に(例えば、第3のダイを第1のダイに、又は第3のダイを第4のダイに)結合する第2の光通信経路を形成するように、光学スイッチをプログラムする。電子スイッチングネットワークは、必要に応じて光学スイッチの再プログラミングを継続してもよい。第2の時間において光学スイッチをプログラムすることは、他のスイッチの状態を変えずにスイッチのうちのいくつか(例えば、スイッチの第1のサブセット又はスイッチの第2のサブセット)の状態を変えることを伴う場合があるか、又はすべてのスイッチの状態を変えることを伴う場合がある。スイッチの状態を変えることは、以下の動作、すなわち、スイッチの出力をオフ状態からオン状態に変えること、スイッチの出力をオフ状態から部分的にオン状態(例えば、スイッチが入力電源の一部分を出力に送達し、入力電源の一部分を1つ又は複数の他の出力に送達する状態)に変えること、スイッチの出力をオン状態から部分的にオン状態に変えること、スイッチの出力をオン状態からオフ状態に変えること、以前に選択されていなかったスイッチの1つ又は複数の入力を選択すること、及び/又は以前に選択されていたスイッチの1つ又は複数の入力の選択を解除すること、のうちのいずれかを伴う場合がある。
図7Bの例では、電子スイッチングネットワークは、第1のダイから第2のダイまで光路を形成するように、フォトニック基板をプログラムしている。その後、図7Cに示されているように、電子スイッチングネットワークは、第3のダイから第1のダイまで光路を形成するように、フォトニック基板を再プログラムしている。いくつかの実施形態では、電子スイッチングネットワークは、波長分割多重化及び/又は時分割多重化を活用して、光分配ネットワークをプログラムすることができる。
ノード間の典型的な接続は、電子スイッチングネットワーク上の要求メッセージから始まる場合がある。その要求は、接続を確立するために、電子スイッチのメッシュを通してアービトレーションを行ってもよい。各ネットワークホップでは、電気的な要求がアービトレーションを勝ち取ると、光リンクが作られる。送信元と送信先との間で接続が完全に確立されると、確認応答が電子ネットワーク上の要求者に返信され、データ伝送が光リンク上で進行する。
コントローラ740は、デバッギングユニット744を使用して、金属トレース、コンタクト、ピン、パッド、等々の試験、診断及び不良箇所の分離を実行してもよい。いくつかの実施形態では、デバッギングユニットは、合同検査作業グループ(JTAG:Joint Test Action Group)の業界標準を使用して実装される。いくつかの実施形態では、製造上の欠陥により、通信チャネルが機能しなくなる可能性がある。冗長な接続(光学的及び/又は電気的)を代替として含めてマッピングすることができることで、欠陥の数が少ないプラットフォームを廃棄しなくてもよくなる。
動的なやり方でフォトニック通信プラットフォームを動的に再構成できることにより、電子スイッチングネットワークを比較的低帯域幅で動作させることが可能になり、その結果、電力消費が比較的少なくなる。低消費電力であることは、切り替え事象の間にフォトニックモジュール上で伝達されるデータ量が比較的大きい場合に特に有益である。いくつかの実施形態では、低消費電力であることにより、訓練又は再構成のシーケンスを監視することが可能な「常時オン状態」動作の機会が開ける。
いくつかの実施形態では、複数のフォトニックモジュールにわたって伝播する光信号のパワー及び忠実度は、信号が交差する導波路交差の数によって決まる場合がある。したがって、光信号がより遠くに移動する必要があるほど、電力消費量が大きくなり、忠実度が低下する。この課題を認識して、本発明者らは、信号が交差することになっているフォトニックモジュールの境界線の数、若しくは予想される光損失、又は任意の他の光路の特性に応じて、大文字小文字のアルファベット(1シンボル当たりのビット数が多いか少ないか)を用いる符号化方式を適応的に選択することが可能な構成を開発した。例えば、交差がごく少数であること、又は損失がわずかであることが予想される場合、大文字アルファベットを用いる符号化方式を使用することができる。このような符号化方式の例には、16ポイント(16-QAM)、64ポイント(64-QAM)、又は256ポイント(256-QAM)のコンステレーションを使用する直交振幅変調(QAM:quadrature amplitude modulation)、及びレベルが多数であるパルス振幅変調(PAM:pulse-amplitude modulation)、例えば、PAM-16又はPAM-32が含まれる。逆に、交差が多数であること、又は損失が大きいことが予想される場合、小文字アルファベットを用いる符号化方式を使用することができる。このような符号化方式の例には、2相位相偏移変調(BPSK:binary phase shift keying)又はレベルがわずかしかないPAM、例えば、PAM-2又はPAM-4が含まれる。いくつかの実施形態では、光路の帯域幅は、変化する通信パターンに応じて、又は信号が交差することになっているフォトニックモジュール境界線の数に応じて設定されてもよい。
電子スイッチングネットワークのクロッキングは、単一の分散型クロックを使用して行うことができる。各受信器で極めて低いジッタを実現するために、クロック位相をフォトニックドメインで調整してもよい。これにより、埋め込み型クロックが不要になるため、データを符号化する必要がなくなる場合がある。データを符号化しないことにより、帯域幅の拡大、待ち時間の短縮、及び電力の削減が可能になる。
VII.フォトニック通信プラットフォームを土台とするコンピューティングシステム
本明細書に記載のフォトニック通信プラットフォームを活用するコンピューティングシステムを形成することができる。電子分配ネットワークとは異なり、これらの光通信プラットフォームは、寄生インピーダンスが原因で発生する問題を生じることなく、同じメッセージのコピーを複数の場所に同時に提供することができる。この特性により、光分配ネットワークは、マルチキャスト通信方式及び/又は同報通信方式を形成することが可能になる。光分配ネットワークを動的に再構成して、単一のノード又は複数のノードにメッセージをルーティングすることができる。同報通信及び/又はマルチキャスト通信が可能であることを活用して、いくつかの実施形態は、光通信プラットフォームを直接使用して、マップリデュース(MapReduce)動作の実行を可能にする。
これらのタイプのコンピューティングシステムは、例えば、とりわけ、高性能コンピューティング、ニューラルネットワーク、機械学習ネットワーク及びディープラーニングネットワーク、グラフィックスレンダリング、大規模可視化、ゲーミング、高頻度取引、並びにビデオストリーミングを含む、様々なアプリケーションで使用されてもよい。
図8Aは、コンピューティングシステム800の一例を図示する。このコンピューティングシステムは、4x4フォトニック基板上に形成されている。当然ながら、他の寸法及びトポロジもまた可能である。この例では、フォトニック基板の中央部に位置決めされた4つのプロセッサダイ704と、これらのプロセッサダイを取り囲む12個のメモリダイ702と、がある。各ダイは、フォトニックモジュールに取り付けられている。各ダイは、例えば、(例えば、図3B又は図3Cに図示されているような)面外カプラを使用してそれぞれのフォトニックモジュールと通信している。他の実施形態は、異なる数のプロセッサ及び異なる数のメモリを含んでもよいし、及び/又は、例えば、アナログ加速器、フォトニック加速器、フォトニックメモリ、ネットワーキングチップ、等々を含む他のタイプのダイを含んでもよい。いくつかの実施形態では、コンピューティングシステム800は、インタポーザ上に設けられ、シリコン貫通ビアを使用してインタポーザと通信してもよい。
図8Aの下部の挿入図は、フォトニックモジュール722をさらに詳細に図示する。フォトニックモジュール722は、上述したフォトニックモジュールのうちのいずれかを使用して実装して(又は含めて)もよい。例えば、フォトニックモジュール722は、光分配ネットワーク104を含む。フォトニックモジュール722は、近隣のフォトニックモジュールとの光通信を可能にする導波路(図8Aには図示されていない)をさらに含んでもよい(例えば、図3Aの導波路111~114を参照されたい)。フォトニックモジュール722は、少なくとも1つのファイバカプラ710をさらに含み、このファイバカプラは、エッジカプラ及び/又は面外カプラを含んでもよい。ファイバカプラ710は、光ファイバの端部に結合することができるため、他のシステムとの通信が可能になる。エッジカプラは、フォトニックモジュールの平面での光結合を可能にする。エッジカプラの例には、テーパ状導波路、v字型溝及びU字型溝が含まれる。いくつかの実施形態では、エッジカプラは、単にフォトニック基板の縁部に導波路の端部を含む。対照的に、面外カプラ(例えば、グレーティングカプラ及びプリズム)は、光子チップの面の外部での光結合を可能にする。この特定のコンピューティングシステムは、(表示「ファイバチャネル」で示されているように)最下部のフォトニックモジュールが光ファイバに接続されるように、配列されている。フォトニックモジュール722は、フォトニックモジュールに取り付けられたダイとの光通信を可能にする1つ又は複数の面外カプラ(図8Aには示されていない)をさらに含んでもよい(例えば、図3Aの面外カプラ105を参照されたい)。
図8Aの上部の挿入図は、メモリダイ702をさらに詳細に図示する。メモリダイ702は、メモリブロック720を含み、このメモリブロックは、複数のメモリユニット(例えば、NAND、DRAM、SRAM、HBM、等々といったようなソリッドステートメモリ)を含む。メモリダイ702は、通信ブロック724をさらに含み、この通信ブロックは、メモリダイが取り付けられているフォトニックモジュールと通信するための光学部品を含んでもよい。例えば、通信ブロック724は、フォトニックモジュールの面外カプラと結合する面外カプラを含んでもよい。メモリダイ702は、並直列変換器/直並列変換器(SERDES)ブロック722をさらに含む。SERDESブロック722は、データを直列から並列に、及びその逆に変換する。この特定の実装形態では、SERDESブロックは、メモリダイ702の外縁部付近に位置決めされ、メモリブロック720は、メモリダイの中央部に位置決めされている。当然ながら、他の配列も可能である。図8Aはプロセッサダイ704を詳細に図示していないが、プロセッサダイは、それぞれのフォトニックモジュールの面外カプラと結合する面外カプラを含んでもまたよい。
図8Aに関して説明したコンピューティングシステムは、スタンドアロンのコンピューティングシステムとして使用してもよいし、他のコンピューティングシステムと組み合わせて使用してもよい。コンピューティングシステムの組み合わせとは、本明細書ではマルチノードコンピューティングシステムのことを指す。図8Bは、4つのコンピューティングシステム800を含むマルチノードコンピューティングシステムの例を図示する。他のマルチノードコンピューティングシステムは、例えば、数十、若しくは数百の、又はそれ以上のユニットの多数のコンピューティングシステムを含んでもよい。光ファイバ712を使用して、コンピューティングシステムを互いに通信した状態にする。光ファイバの各端部は、コンピューティングシステム800のファイバカプラ710に結合する。この例では、マルチノードコンピューティングシステムのコンピューティングシステムは、同じレイアウトを共有している(同じ数のフォトニックモジュール、プロセッサダイ及びメモリダイ)。しかしながら、すべての実施形態がこの点で限定されているわけではない。いくつかの実施形態では、多数のマルチノードコンピューティングシステム間の通信は、シリコンインタポーザを使用することによって電子的に行うことができる。この通信戦略は、静電容量及び他の寄生抵抗を低減するために、コンピューティングシステムが互いに隣接して配置されるか、又は数センチメートル以内の距離を置いて配置されている場合には、消費する電力が合理的に少量となる場合がある。
本発明者らは、本明細書に記載のタイプの光学モジュールは、あるコンピューティングシステムから別のコンピューティングシステムへの通信、又はコンピュータシステムからホストへの通信を可能にするトランシーバとしての機能を果たす場合があることをさらに理解している。このトランシーバは、光学式であってもよいし、電子式であってもよい。光インタフェースの例には、光ファイバを介してのボード間通信、又はイーサネット(登録商標)又はInfiniband(商標)などの上位プロトコルを利用するリモートラック間通信が含まれる。ホストシステムへの電子インタフェースには、PCI ExpressなどのSERDESベースの規格が含まれる。外付けI/Oモジュールが、ホストとローカルシステムとの間の通信を管理してもよい。これには、リモートメモリとローカルメモリとの間の高速データ移動のためのダイレクトメモリアクセスオフロード機能が含まれる。外付けI/Oモジュールは、管理、較正、ブート、並びに信頼性及び保守性(RAS)のためのローカルインタフェースを提供してもまたよい。
本明細書に記載のタイプの光通信プラットフォームは、層状のネットワークスタックを提供することができる。スタックの一例は、以下のように構成されている。物理層は、光-電気変換器、電気-光変換器、及び光分配ネットワークを含む光相互接続を含む。データリンク層は、モジュール間の接続を可能にする電子スイッチングネットワークを含む。いくつかの実施形態では、ネットワークのノード間の通信は、電子スイッチングネットワーク上の要求メッセージから始まる場合がある。データリンク層は、この要求を処理し、接続を確立するために、電気スイッチのメッシュを通してアービトレーションを行う。各フォトニックモジュール境界線では、要求がアービトレーションを勝ち取った場合、光リンクが形成される。送信元と送信先との間で接続が完全に確立されると、確認応答を電子スイッチングネットワーク上の要求者に返信することができ、データ伝送がフォトニックモジュール上で進行する。トランスポート層は、パケット化、データ完全性、及びバッファ割り当てに関与している。トランスポート層は、パケット化を使用して、データリンク層上に上位層プロトコルを実装する。フロー制御は、バッファクレジットを実装してもよい。物理層でのエラーから信頼性をさらに保護する必要がある場合、巡回冗長検査(CRC:cyclic redundancy check)(例えば、再送)、及び/又は前方エラー訂正(FEC:forward error correction)方式を含むデータ完全性を使用することができる。
本出願の技術のいくつかの態様及び実施形態をこのように説明してきたが、当業者であれば様々な変更、修正、及び改良を容易に思い付くであろうことを理解されたい。このような変更、修正、及び改良は、本出願に記載する技術の趣旨及び範囲内にあることが意図されている。したがって、前述の実施形態は例としてのみ提示されたものであり、添付の特許請求の範囲及びその均等物の範囲内において、本発明の実施形態は、具体的に記載されたもの以外の方法で実施し得ることを理解されたい。加えて、本明細書で説明した2つ以上の特徴、システム、物品、材料、及び/又は方法の任意の組み合わせは、そのような特徴、システム、物品、材料、及び/又は方法が互いに矛盾しない場合には、本開示の範囲内に含まれる。
同様に、説明したように、いくつかの態様は、1つ又は複数の方法として具体化することができる。方法の一部として実行される行為は、任意の適したやり方で順序付けることができる。したがって、行為が図示されているのとは異なる順序で実行される実施形態を構成することができ、それは、たとえ図示した実施形態では逐次的な行為として示されていたとしても、いくつかの行為を同時に実行することを含んでもよい。
本明細書で定義し、使用するすべての定義は、辞書的定義、参照によって援用される文書中の定義、及び/又は定義された用語の通常の意味を対象とすることを理解されたい。
本明細書の明細書及び特許請求の範囲で使用する場合、不定冠詞「1つの(a)」及び「1つの(an)」は、そうでないと明確に指示されない限りは、「少なくとも1つの」を意味するものと理解されたい。
本明細書の明細書及び特許請求の範囲で使用する場合、「及び/又は」という語句は、結合された要素のうちの「いずれか又は両方」、すなわち、結合的に存在する場合もあれば、離接的に存在する場合もある要素を意味するものと理解されたい。
本明細書の明細書及び特許請求の範囲で使用する場合、1つ又は複数の要素の列挙に言及する際の「少なくとも1つ」という語句は、要素の列挙内の要素のうちのいずれか1つ又はそれ以上から選択される少なくとも1つの要素を意味するが、要素の列挙内に具体的に列挙されたありとあらゆる要素のうちの少なくとも1つを必ずしも含まず、また、要素の列挙内の要素の任意の組み合わせを排除するものではないことを理解されたい。この定義は、「少なくとも1つ」という語句が言及する要素の列挙内で特定的に識別された要素以外の要素が、特定的に識別されたそれらの要素に関連するか、又は関連しないかに関わらず、任意選択により存在し得ることもまた可能にする。
「およそ」及び「約」という用語は、いくつかの実施形態では目標値の±20%以内、いくつかの実施形態では目標値の±10%以内、いくつかの実施形態では目標値の±5%以内、そしてさらに、いくつかの実施形態では目標値の±2%以内を意味するように使用され得る。「およそ」及び「約」という用語は、目標値を含んでもよい。

Claims (47)

  1. フォトニックシステムであって、
    少なくとも1つの共通のフォトマスクに従ってパターニングされた、少なくとも第1のフォトニックモジュール及び第2のフォトニックモジュールを含み、
    前記第1のフォトニックモジュール及び前記第2のフォトニックモジュールはそれぞれ、
    第1の境界線及び第2の境界線と、
    光分配ネットワークと、
    複数のフォトニックモジュールのうちの第1の近隣のフォトニックモジュールであって、第1の境界線に隣接している第1の近隣のフォトニックモジュールに、光分配ネットワークを光学的に結合する第1の光導波路と、
    前記複数のフォトニックモジュールのうちの第2の近隣のフォトニックモジュールであって、第2の境界線に隣接している第2の近隣のフォトニックモジュールに、光分配ネットワークを光学的に結合する第2の光導波路と
    を含むフォトニックシステム。
  2. 前記第1の境界線及び前記第2の境界線は、互いに反対の位置にある、請求項1に記載のフォトニックシステム。
  3. 前記第1の光導波路及び前記第2の光導波路は、少なくとも1つの共通のフォトマスクに従ってパターニングされる、請求項1に記載のフォトニックシステム。
  4. 前記第1のフォトニックモジュール及び前記第2のフォトニックモジュールはそれぞれ、前記光分配ネットワークに光学的に結合された面外光カプラをさらに含む、請求項1に記載のフォトニックシステム。
  5. 前記光分配ネットワークは、前記第1の近隣のフォトニックモジュールを前記第2の近隣のフォトニックモジュールと光通信するように選択的に配置するように構成されている、請求項1に記載のフォトニックシステム。
  6. 前記第1のフォトニックモジュール及び前記第2のフォトニックモジュールはそれぞれ、フォトマスクの共通セットに従ってパターニングされ、少なくとも1つの共通のフォトマスクは、フォトマスクの共通セットの一部である、請求項1に記載のフォトニックシステム。
  7. 請求項1に記載のフォトニックシステムにおいて、
    前記第1のフォトニックモジュール及び前記第2のフォトニックモジュールはそれぞれ、
    第3の境界線及び第4の境界線であって、前記第1の境界線及び前記第2の境界線が互いに反対の位置にあり、前記第3の境界線及び前記第4の境界線が互いに反対の位置にある第3の境界線及びの第4の境界線と、
    前記複数のフォトニックモジュールのうちの第3の近隣のフォトニックモジュールであって、前記第3の境界線に隣接している第3の近隣のフォトニックモジュールに、前記光分配ネットワークを光学的に結合する第3の光導波路と、
    前記複数のフォトニックモジュールのうちの第4の近隣のフォトニックモジュールであって、前記第4の境界線に隣接している第4の近隣のフォトニックモジュールに、前記光分配ネットワークを光学的に結合する第4の光導波路と
    をさらに含む、フォトニックシステム。
  8. 前記光分配ネットワークは、前記第1の近隣のフォトニックモジュールを第2の近隣のフォトニックモジュール、又は前記第3の近隣のフォトニックモジュールと光通信するように選択的に配置するように構成されている、請求項7に記載のフォトニックシステム。
  9. 前記光分配ネットワークは、複数の光学スイッチを含む、請求項1に記載のフォトニックシステム。
  10. 前記第2のフォトニックモジュールが、前記第1のフォトニックモジュールの前記第1の近隣のフォトニックモジュールであるように、前記第1のフォトニックモジュール及び前記第2のフォトニックモジュールは互いに隣接している、請求項1に記載のフォトニックシステム。
  11. 半導体ウェーハを製造するための方法であって、
    少なくとも1つの共通のフォトマスクを使用して、前記半導体ウェーハ上で複数のフォトニックモジュールのうちの少なくともいくつかをそれぞれパターニングすることを含み、前記複数のフォトニックモジュールのうちの少なくともいくつかをそれぞれパターニングすることが、
    光分配ネットワークをパターニングすることと、
    前記複数のフォトニックモジュールのうちの第1の近隣のフォトニックモジュールであって、フォトニックモジュールの第1の境界線に隣接している前記第1の近隣のフォトニックモジュールに、前記光分配ネットワークを光学的に結合する第1の光導波路をパターニングすることと、
    前記複数のフォトニックモジュールのうちの第2の近隣のフォトニックモジュールであって、フォトニックモジュールの第2の境界線に隣接している前記第2の近隣のフォトニックモジュールに、前記光分配ネットワークを光学的に結合する第2の光導波路をパターニングすることと
    を含む方法。
  12. 前記複数のフォトニックモジュールのうちの少なくともいくつかをそれぞれパターニングすることは、少なくとも1つの共通のフォトマスクを使用して、前記第1の光導波路及び前記第2の光導波路をパターニングすることを含む、請求項11に記載の方法。
  13. 請求項11に記載の方法は、フォトニック基板を得るべく前記半導体ウェーハをダイシングすることをさらに含み、前記フォトニック基板が、
    前記複数のフォトニックモジュールのうちの第1のフォトニックモジュールと、
    前記第1のフォトニックモジュールの前記第1の境界線に隣接する第1の近隣のフォトニックモジュールと、
    前記第1のフォトニックモジュールの前記第2の境界線に隣接する第2の近隣のフォトニックモジュールとを含む、方法。
  14. 前記第1のフォトニックモジュールの前記第1の境界線及び前記第2の境界線は、互いに反対の位置にある、請求項13に記載の方法。
  15. 請求項11に記載の方法において、前記複数のフォトニックモジュールのうちの少なくともいくつかをそれぞれパターニングすることは、
    前記複数のフォトニックモジュールのうちの第3の近隣のフォトニックモジュールであって、フォトニックモジュールの第3の境界線に隣接している前記第3の近隣のフォトニックモジュールに、前記光分配ネットワークを光学的に結合する第3の光導波路をパターニングすることと、
    前記複数のフォトニックモジュールのうちの第4の近隣のフォトニックモジュールであって、フォトニックモジュールの第4の境界線に隣接している前記第4の近隣のフォトニックモジュールに、前記光分配ネットワークを光学的に結合する第4の光導波路をパターニングすることとをさらに含み、
    前記第1の境界線及び前記第2の境界線が互いに反対の位置にあり、前記第3の境界線及び前記第4の境界線が互いに反対の位置にある、方法。
  16. 請求項11に記載の方法において、前記複数のフォトニックモジュールのうちの少なくともいくつかをそれぞれパターニングすることは、
    少なくとも1つの共通のフォトマスクに関して第1のフォトリソグラフィショットを使用して、第1のフォトニックモジュールをパターニングすることと、
    前記第1のフォトリソグラフィショットの後に続いて、前記少なくとも1つの共通のフォトマスクに関して第2のフォトリソグラフィショットを使用して、第2のフォトニックモジュールをパターニングすることと
    をさらに含む、方法。
  17. コンピューティングシステムであって、
    少なくとも第1のフォトニックモジュール及び第2のフォトニックモジュールであって、それぞれが少なくとも1つの共通のフォトマスクに従ってパターニングされた第1のフォトニックモジュール及び第2のフォトニックモジュールを含む複数のフォトニックモジュールでパターニングされるとともに、前記第1のフォトニックモジュールが前記第2のフォトニックモジュールに光学的に結合されたフォトニック基板と、
    前記第1のフォトニックモジュールと通信する第1のダイと、
    前記第2のフォトニックモジュールと通信する第2のダイと
    を含むコンピューティングシステム。
  18. 前記第1のダイはプロセッサを含み、前記第2のダイはメモリを含む、請求項17に記載のコンピューティングシステム。
  19. 請求項17に記載のコンピューティングシステムは、前記フォトニック基板に結合されたレーザダイをさらに含む、コンピューティングシステム。
  20. 請求項17に記載のコンピューティングシステムにおいて、前記第1のフォトニックモジュール及び前記第2のフォトニックモジュールはそれぞれ、
    第1の境界線及び第2の境界線と、
    光分配ネットワークと、
    複数のフォトニックモジュールのうちの第1の近隣のフォトニックモジュールであって、第1の境界線に隣接している第1の近隣のフォトニックモジュールに、光分配ネットワークを光学的に結合する第1の光導波路と、
    前記複数のフォトニックモジュールのうちの第2の近隣のフォトニックモジュールであって、第2の境界線に隣接している第2の近隣のフォトニックモジュールに、光分配ネットワークを光学的に結合する第2の光導波路と
    を含むコンピューティングシステム。
  21. 前記第1の境界線及び前記第2の境界線は、互いに反対の位置にある、請求項20に記載のコンピューティングシステム。
  22. 前記第1の光導波路及び前記第2の光導波路は、少なくとも1つの共通のフォトマスクに従ってパターニングされる、請求項20に記載のコンピューティングシステム。
  23. 請求項17に記載のコンピューティングシステムにおいて、
    前記第1のフォトニックモジュール及び前記第2のフォトニックモジュールはそれぞれ、面外光カプラを含み、
    前記第1のダイは、前記第1のフォトニックモジュールの前記面外光カプラに光学的に結合され、
    前記第2のダイは、前記第2のフォトニックモジュールの前記面外光カプラに光学的に結合されている、コンピューティングシステム。
  24. 前記第1のダイは、前記フォトニック基板の第1の側に結合され、前記第2のダイは、前記第1の側の反対の位置にある前記フォトニック基板の第2の側に結合されている、請求項17に記載のコンピューティングシステム。
  25. 請求項17に記載のコンピューティングシステムは、前記第1のダイの上に積み重ねられた第3のダイをさらに含むコンピューティングシステム。
  26. 前記第1のフォトニックモジュールが前記第2のフォトニックモジュールに隣接するように、前記第1のフォトニックモジュール及び前記第2のフォトニックモジュールは境界線を共有している、請求項17に記載のコンピューティングシステム。
  27. 請求項17に記載のコンピューティングシステムにおいて、
    前記第1のダイは、前記第1のフォトニックモジュールの上方、又は下方に取り付けられ、
    前記第2のダイは、前記第2のフォトニックモジュールの上方、又は下方に取り付けられている、コンピューティングシステム。
  28. 請求項17に記載のコンピューティングシステムにおいて、
    前記第1のダイは、前記第1のフォトニックモジュールと電子的に通信し、
    前記第2のダイは、前記第2のフォトニックモジュールと電子的に通信する、コンピューティングシステム。
  29. マルチノードコンピューティングシステムであって、
    少なくとも第1のコンピューティングシステム及び第2のコンピューティングシステムを含む複数のコンピューティングシステムであって、前記第1のコンピューティングシステム及び前記第2のコンピューティングシステムのそれぞれが、
    少なくとも第1のフォトニックモジュール及び第2のフォトニックモジュールであって、それぞれが少なくとも1つの共通のフォトマスクに従ってパターニングされた第1のフォトニックモジュール及び第2のフォトニックモジュールを含む複数のフォトニックモジュールでパターニングされるとともに、第1のフォトニックモジュールが第2のフォトニックモジュールに光学的に結合されたフォトニック基板と、
    第1のフォトニックモジュールと通信する第1のダイと、
    第2のフォトニックモジュールと通信する第2のダイと、
    第1のコンピューティングシステム及び第2のコンピューティングシステムを互いに接続するファイバと
    を含む、マルチノードコンピューティングシステム。
  30. 前記第1のコンピューティングシステム及び前記第2のコンピューティングシステムはそれぞれ、ファイバカプラをさらに含み、前記ファイバは、前記第1のコンピューティングシステム及び前記第2のコンピューティングシステムのそれぞれの前記ファイバカプラを互いに光学的に結合する、請求項29に記載のマルチノードコンピューティングシステム。
  31. 前記第1のダイはプロセッサを含み、前記第2のダイはメモリを含む、請求項29に記載のマルチノードコンピューティングシステム。
  32. 前記第1のコンピューティングシステム及び前記第2のコンピューティングシステムはそれぞれ、前記フォトニック基板に結合されたレーザダイをさらに含む、請求項29に記載のマルチノードコンピューティングシステム。
  33. 請求項29に記載のマルチノードコンピューティングシステムにおいて、前記第1のフォトニックモジュール及び前記第2のフォトニックモジュールはそれぞれ、
    第1の境界線及び第2の境界線と、
    光分配ネットワークと、
    複数のフォトニックモジュールのうちの第1の近隣のフォトニックモジュールであって、第1の境界線に隣接している第1の近隣のフォトニックモジュールに、光分配ネットワークを光学的に結合する第1の光導波路と、
    前記複数のフォトニックモジュールのうちの第2の近隣のフォトニックモジュールであって、第2の境界線に隣接している第2の近隣のフォトニックモジュールに、光分配ネットワークを光学的に結合する第2の光導波路と
    を含むマルチノードコンピューティングシステム。
  34. 前記第1の光導波路及び前記第2の光導波路は、少なくとも1つの共通のフォトマスクに従ってパターニングされる、請求項33に記載のマルチノードコンピューティングシステム。
  35. 請求項29に記載のコンピューティングシステムにおいて、前記第1のフォトニックモジュール及び前記第2のフォトニックモジュールはそれぞれ、面外光カプラを含み、
    前記第1のダイは、前記第1のフォトニックモジュールの前記面外光カプラに光学的に結合され、
    前記第2のダイは、前記第2のフォトニックモジュールの前記面外光カプラに光学的に結合されている、マルチノードコンピューティングシステム。
  36. 前記第1のダイは、前記フォトニック基板の第1の側に結合され、前記第2のダイは、前記第1の側の反対の位置にある前記フォトニック基板の第2の側に結合されている、請求項29に記載のマルチノードコンピューティングシステム。
  37. 請求項29に記載のマルチノードコンピューティングシステムは、前記第1のダイの上に積み重ねられた第3のダイをさらに含むマルチノードコンピューティングシステム。
  38. 前記第1のフォトニックモジュールが前記第2のフォトニックモジュールに隣接するように、前記第1のフォトニックモジュール及び前記第2のフォトニックモジュールは境界線を共有している、請求項29に記載のマルチノードコンピューティングシステム。
  39. 請求項29に記載のマルチノードコンピューティングシステムにおいて、
    前記第1のダイは、前記第1のフォトニックモジュールの上方、又は下方に取り付けられ、
    前記第2のダイは、前記第2のフォトニックモジュールの上方、又は下方に取り付けられている、マルチノードコンピューティングシステム。
  40. フォトニック通信プラットフォームであって、
    半導体基板上に形成された複数の光学スイッチを含むフォトニックネットワークと、
    フォトニックネットワークと通信する複数のダイと、
    前記複数の光学スイッチと一体化された複数のトランジスタを含む電子スイッチングネットワークとを含み、該電子スイッチングネットワークは、
    第1の時間において、複数のダイの第1のサブセットを結合する第1の光通信経路を形成するように光学スイッチをプログラムするように、且つ、
    第1の時間の後に続く第2の時間において、複数のダイの第2のサブセットを結合する第2の光通信経路であって、第1の通信経路とは別個の第2の光通信経路を形成するように光学スイッチをプログラムするように構成されている、フォトニック通信プラットフォーム。
  41. 前記複数のトランジスタは、前記半導体基板上に形成されている、請求項40に記載のフォトニック通信プラットフォーム。
  42. 前記半導体基板は第1の半導体基板であり、前記複数のトランジスタが第2の半導体基板上に形成されているとともに、前記第1の半導体基板及び前記第2の半導体基板が3D接合されている、請求項40に記載のフォトニック通信プラットフォーム。
  43. 請求項40に記載のフォトニック通信プラットフォームにおいて、第1の光通信経路を形成するように前記光学スイッチをプログラムすることは、
    前記複数のダイの第1のサブセットを結合する光通信経路を識別することと、
    前記識別された光通信経路に基づいて前記光学スイッチをプログラムすることと
    を含む、フォトニック通信プラットフォーム。
  44. 前記複数のダイの前記第1のサブセットを結合する前記光通信経路を識別することは、前記フォトニックネットワークの使用を監視することを含む、請求項43に記載のフォトニック通信プラットフォーム。
  45. 請求項40に記載のフォトニック通信プラットフォームにおいて、前記電子スイッチングネットワークはさらに、
    第1の光通信経路で光信号の少なくとも1つの特性を判定するように構成され、
    光信号の少なくとも1つの特性に基づいて符号体系を識別するように構成され、且つ、
    符号体系に基づいて第1の光通信経路上でフォトニックネットワークに光学的に通信した状態にするように構成されている、フォトニック通信プラットフォーム。
  46. 前記複数のダイは、前記フォトニックネットワークと電子的に通信する、請求項40に記載のフォトニック通信プラットフォーム。
  47. 前記電子スイッチングネットワークは、波長分割多重化を使用して、前記第1の光通信経路上で前記フォトニックネットワークに光学的に通信した状態にするようにさらに構成されている、請求項40に記載のフォトニック通信プラットフォーム。
JP2021552698A 2019-03-06 2020-03-05 フォトニック通信プラットフォーム Pending JP2022523995A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201962814444P 2019-03-06 2019-03-06
US62/814,444 2019-03-06
US201962923889P 2019-10-21 2019-10-21
US62/923,889 2019-10-21
US202062961448P 2020-01-15 2020-01-15
US62/961,448 2020-01-15
PCT/US2020/021209 WO2020181097A1 (en) 2019-03-06 2020-03-05 Photonic communication platform

Publications (2)

Publication Number Publication Date
JP2022523995A true JP2022523995A (ja) 2022-04-27
JPWO2020181097A5 JPWO2020181097A5 (ja) 2023-02-09

Family

ID=72336351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021552698A Pending JP2022523995A (ja) 2019-03-06 2020-03-05 フォトニック通信プラットフォーム

Country Status (9)

Country Link
US (7) US11036002B2 (ja)
EP (1) EP3935763A4 (ja)
JP (1) JP2022523995A (ja)
KR (1) KR20220004966A (ja)
CN (1) CN113853753A (ja)
CA (1) CA3131615A1 (ja)
SG (1) SG11202108868TA (ja)
TW (2) TW202409745A (ja)
WO (1) WO2020181097A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023224109A1 (ja) * 2022-05-20 2023-11-23 アトナープ株式会社 光処理システム

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3518280B1 (en) * 2018-01-25 2020-11-04 Murata Manufacturing Co., Ltd. Electronic product having embedded porous dielectric and method of manufacture
US11367711B2 (en) 2018-05-17 2022-06-21 Lightmatter, Inc. Optically interfaced stacked memories and related methods and systems
CN113853753A (zh) 2019-03-06 2021-12-28 轻物质公司 光子通信平台
US12092861B2 (en) * 2019-09-27 2024-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
US11947164B2 (en) 2020-02-03 2024-04-02 Lightmatter, Inc. Photonic wafer communication systems and related packages
TW202209323A (zh) * 2020-02-14 2022-03-01 美商爾雅實驗室公司 藉由單體式封裝光學i/o實施的遠端記憶體架構
US11490177B1 (en) * 2020-06-05 2022-11-01 Luminous Computing, Inc. Optical link system and method for computation
US20220044092A1 (en) 2020-08-06 2022-02-10 Celestial Ai Inc. Coherent photonic computing architectures
US20220155539A1 (en) * 2020-11-19 2022-05-19 Intel Corporation High bandwidth optical interconnection architectures
US20220199600A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Optical multichip package with multiple system-on-chip dies
WO2022256904A1 (en) * 2021-06-11 2022-12-15 Huawei Technologies Canada Co., Ltd. Photonic computation device using contra-directional coupler
US20220413216A1 (en) * 2021-06-25 2022-12-29 Intel Corporation Field-configurable optical switch implementations within multi-chip packages
WO2023023105A1 (en) * 2021-08-18 2023-02-23 Lyte Technologies Inc. Integrated arrays for coherent optical detection
WO2023039244A1 (en) * 2021-09-13 2023-03-16 Lightmatter, Inc. Yield enhancement techniques for photonic communications platform
US11953724B2 (en) 2021-10-13 2024-04-09 Lightmatter, Inc. Multi-tenant isolation on a multi-reticle photonic communication platform
WO2023177848A1 (en) 2022-03-18 2023-09-21 Celestial Al Inc. Optical multi-die interconnect bridge (omib)
WO2024030556A1 (en) 2022-08-04 2024-02-08 Lightmatter, Inc. Optical computing system with disaggregated memory
US20240178923A1 (en) * 2022-11-25 2024-05-30 Lightmatter, Inc. Photonic programmable interconnect configurations
US20240201444A1 (en) * 2022-12-19 2024-06-20 Lightmatter, Inc. Chiplet communication using an optical communication substrate

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS508834B1 (ja) 1970-12-30 1975-04-08
EP0547262A1 (en) * 1991-12-18 1993-06-23 International Business Machines Corporation Modular photonic waveguide distribution system
JPH0798463A (ja) 1993-05-10 1995-04-11 Matsushita Electric Ind Co Ltd 空間光接続装置
US5416861A (en) 1994-04-29 1995-05-16 University Of Cincinnati Optical synchronous clock distribution network and high-speed signal distribution network
US5771323A (en) 1996-08-28 1998-06-23 Hewlett-Packard Company Micro-photonics module
US5930429A (en) 1997-07-01 1999-07-27 Hewlett-Packard Company Micro-photonics module integrated on a single substrate
US6202165B1 (en) 1998-07-23 2001-03-13 Conexant Systems, Inc. Photonic clock distribution method and apparatus for electronic systems
US6684007B2 (en) 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
US6650803B1 (en) 1999-11-02 2003-11-18 Xros, Inc. Method and apparatus for optical to electrical to optical conversion in an optical cross-connect switch
US6477285B1 (en) * 2000-06-30 2002-11-05 Motorola, Inc. Integrated circuits with optical signal propagation
US7941056B2 (en) 2001-08-30 2011-05-10 Micron Technology, Inc. Optical interconnect in high-speed memory systems
US20080044128A1 (en) 2001-10-09 2008-02-21 Infinera Corporation TRANSMITTER PHOTONIC INTEGRATED CIRCUITS (TxPICs) AND OPTICAL TRANSPORT NETWORK SYSTEM EMPLOYING TxPICs
US7251386B1 (en) * 2004-01-14 2007-07-31 Luxtera, Inc Integrated photonic-electronic circuits and systems
JP3987500B2 (ja) 2004-02-17 2007-10-10 浜松ホトニクス株式会社 光配線基板および光配線基板の製造方法
US7271461B2 (en) 2004-02-27 2007-09-18 Banpil Photonics Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
US7310459B1 (en) 2005-10-25 2007-12-18 Xilinx, Inc. On-chip programmable optical crossbar switch
US7894699B2 (en) 2006-10-16 2011-02-22 Hewlett-Packard Development Company, L.P. Photonic based interconnects for interconnecting multiple integrated circuits
JP4825739B2 (ja) 2007-06-22 2011-11-30 株式会社日立製作所 光電気混載基板と光電気パッケージとの構造体
US7898885B2 (en) 2007-07-19 2011-03-01 Micron Technology, Inc. Analog sensing of memory cells in a solid state memory device
US8346087B2 (en) * 2007-09-28 2013-01-01 Oracle America, Inc. Wavelength-division multiplexing for use in multi-chip systems
US8064739B2 (en) 2007-10-23 2011-11-22 Hewlett-Packard Development Company, L.P. Three-dimensional die stacks with inter-device and intra-device optical interconnect
US8059443B2 (en) 2007-10-23 2011-11-15 Hewlett-Packard Development Company, L.P. Three-dimensional memory module architectures
US7532785B1 (en) 2007-10-23 2009-05-12 Hewlett-Packard Development Company, L.P. Photonic interconnects for computer system devices
CN101932963A (zh) 2008-01-30 2010-12-29 惠普发展公司,有限责任合伙企业 光学互连
US8831437B2 (en) 2009-09-04 2014-09-09 Luxtera, Inc. Method and system for a photonic interposer
US9846126B2 (en) 2008-10-27 2017-12-19 Genalyte, Inc. Biosensors based on optical probing and sensing
US8450186B2 (en) 2009-09-25 2013-05-28 Intel Corporation Optical modulator utilizing wafer bonding technology
US8862178B2 (en) 2010-02-24 2014-10-14 Qualcomm Incorporated Methods and systems for managing participation in multiple wireless networks
WO2011143548A2 (en) 2010-05-14 2011-11-17 Cornell University Electro-optic modulator structures, related methods and applications
WO2012049273A1 (en) 2010-10-14 2012-04-19 Rwth Aachen Laser to chip coupler
US9099965B2 (en) 2010-12-01 2015-08-04 Stmicroelectronics S.R.L. Integrated driver and related method
US8222084B2 (en) 2010-12-08 2012-07-17 Skorpios Technologies, Inc. Method and system for template assisted wafer bonding
US20120203695A1 (en) 2011-02-09 2012-08-09 American Express Travel Related Services Company, Inc. Systems and methods for facilitating secure transactions
JP5897414B2 (ja) 2011-08-23 2016-03-30 日本オクラロ株式会社 光デバイスの製造方法
WO2013064592A2 (en) 2011-11-04 2013-05-10 Technische Universiteit Eindhoven Wafer scale technique for interconnecting vertically stacked dies
CN103946980B (zh) 2011-12-02 2017-06-20 英特尔公司 允许装置互连中的变化的堆栈式存储器
WO2013086047A1 (en) * 2011-12-06 2013-06-13 Cornell University Integrated multi-chip module optical interconnect platform
US8548288B2 (en) 2011-12-20 2013-10-01 Oracle International Corporation Efficient inter-chip optical coupling
WO2013100995A1 (en) 2011-12-28 2013-07-04 Intel Corporation Photonic package architecture
US8792786B2 (en) 2012-03-15 2014-07-29 Massachusetts Institute Of Technology Photonically-enabled in-flight data reorganization
US9697147B2 (en) 2012-08-06 2017-07-04 Advanced Micro Devices, Inc. Stacked memory device with metadata management
US9236958B2 (en) 2012-08-10 2016-01-12 Skorpios Technologies, Inc. Method and system for performing testing of photonic devices
US9922887B2 (en) 2012-12-11 2018-03-20 Acacia Communications, Inc. Wafer-scale testing of photonic integrated circuits using horizontal spot-size converters
KR102048251B1 (ko) 2013-03-14 2019-11-25 삼성전자주식회사 메모리 칩 패키지, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
GB2512379A (en) 2013-03-28 2014-10-01 Ibm Photonic and/or optoelectronic packaging assembly
US9766409B2 (en) * 2013-06-10 2017-09-19 Nxp Usa, Inc. Optical redundancy
US9094135B2 (en) 2013-06-10 2015-07-28 Freescale Semiconductor, Inc. Die stack with optical TSVs
US9960888B2 (en) 2014-06-26 2018-05-01 Luxtera, Inc. Method and system for an optoelectronic built-in self-test system for silicon photonics optical transceivers
CN104092500A (zh) * 2014-07-13 2014-10-08 潘国新 一体式光收发组件
WO2016008771A1 (en) 2014-07-14 2016-01-21 University Of Copenhagen Optical device having efficient light-matter interface for quantum simulations
US9671572B2 (en) 2014-09-22 2017-06-06 Oracle International Corporation Integrated chip package with optical interface
US9558779B2 (en) 2014-12-22 2017-01-31 Mohammad A Mazed System on chip (SoC) based on phase transition and/or phase change material
US20160191188A1 (en) * 2014-12-31 2016-06-30 Alcatel-Lucent Usa Inc. System and method for local interconnection of optical nodes
US9678271B2 (en) * 2015-01-26 2017-06-13 Oracle International Corporation Packaged opto-electronic module
US9976844B2 (en) 2015-02-06 2018-05-22 Medlumics S.L. Miniaturized OCT package and assembly thereof
US9606308B2 (en) 2015-02-27 2017-03-28 International Business Machines Corporation Three dimensional self-alignment of flip chip assembly using solder surface tension during solder reflow
US9910232B2 (en) 2015-10-21 2018-03-06 Luxtera, Inc. Method and system for a chip-on-wafer-on-substrate assembly
US10290619B2 (en) 2016-01-04 2019-05-14 Infinera Corporation Photonic integrated circuit package
IT201600084419A1 (it) 2016-08-10 2018-02-10 St Microelectronics Srl Procedimento per realizzare dispositivi a semiconduttore, dispositivo e circuito corrispondenti
JP6849907B2 (ja) 2016-12-01 2021-03-31 富士通株式会社 光モジュール及び光モジュールの製造方法
CN106817323B (zh) * 2017-03-06 2023-08-22 南京曦光信息科技有限公司 一种可片上集成的物理层组播光交换节点装置及网络
JP2018195723A (ja) 2017-05-18 2018-12-06 富士通株式会社 光モジュールおよびその製造方法並びに光トランシーバ
GB2567047B (en) 2017-08-07 2021-12-01 Rockley Photonics Ltd Optoelectronic module package
US10371893B2 (en) * 2017-11-30 2019-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect device and method
US11011503B2 (en) 2017-12-15 2021-05-18 Invensas Bonding Technologies, Inc. Direct-bonded optoelectronic interconnect for high-density integrated photonics
WO2019132970A1 (en) 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies
CN111902755B (zh) 2018-02-05 2023-05-09 申泰公司 光转接板
US10490503B2 (en) 2018-03-27 2019-11-26 Intel Corporation Power-delivery methods for embedded multi-die interconnect bridges and methods of assembling same
US10859776B2 (en) 2018-04-06 2020-12-08 The Regents Of The University Of California Optical-electrical interposers
US10560765B2 (en) 2018-04-25 2020-02-11 Western Digital Technologies, Inc. Node with combined optical and electrical switching
US11367711B2 (en) 2018-05-17 2022-06-21 Lightmatter, Inc. Optically interfaced stacked memories and related methods and systems
US10930628B2 (en) 2018-06-27 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic semiconductor device and method
US11621249B2 (en) 2018-09-04 2023-04-04 Monolithic 3D Inc. 3D semiconductor device and structure
US20200111720A1 (en) 2018-10-05 2020-04-09 Intel Corporation Dual side die packaging for enhanced heat dissipation
CN113853753A (zh) 2019-03-06 2021-12-28 轻物质公司 光子通信平台
US12092861B2 (en) 2019-09-27 2024-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
US11417698B2 (en) 2019-12-26 2022-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US11947164B2 (en) 2020-02-03 2024-04-02 Lightmatter, Inc. Photonic wafer communication systems and related packages
TW202209323A (zh) 2020-02-14 2022-03-01 美商爾雅實驗室公司 藉由單體式封裝光學i/o實施的遠端記憶體架構
WO2023039244A1 (en) 2021-09-13 2023-03-16 Lightmatter, Inc. Yield enhancement techniques for photonic communications platform
US11953724B2 (en) 2021-10-13 2024-04-09 Lightmatter, Inc. Multi-tenant isolation on a multi-reticle photonic communication platform
WO2023192833A2 (en) 2022-03-28 2023-10-05 Lightmatter, Inc. Photonic communication platform and related architectures, systems and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023224109A1 (ja) * 2022-05-20 2023-11-23 アトナープ株式会社 光処理システム

Also Published As

Publication number Publication date
US11754783B2 (en) 2023-09-12
TWI822972B (zh) 2023-11-21
US20230114847A1 (en) 2023-04-13
CA3131615A1 (en) 2020-09-10
US20240103219A1 (en) 2024-03-28
US20240219635A1 (en) 2024-07-04
SG11202108868TA (en) 2021-09-29
US20230358957A1 (en) 2023-11-09
US11860413B2 (en) 2024-01-02
WO2020181097A1 (en) 2020-09-10
CN113853753A (zh) 2021-12-28
KR20220004966A (ko) 2022-01-12
US12092867B2 (en) 2024-09-17
US20200284981A1 (en) 2020-09-10
US20230400632A1 (en) 2023-12-14
EP3935763A1 (en) 2022-01-12
US12092866B2 (en) 2024-09-17
TW202409745A (zh) 2024-03-01
US20230408764A1 (en) 2023-12-21
EP3935763A4 (en) 2022-12-07
US20210278590A1 (en) 2021-09-09
US11036002B2 (en) 2021-06-15
US12038604B2 (en) 2024-07-16
US20240111094A1 (en) 2024-04-04
TW202105065A (zh) 2021-02-01

Similar Documents

Publication Publication Date Title
TWI822972B (zh) 光子通訊平台
JP7557586B2 (ja) 光学的に接合された積層メモリ、並びに関連する方法及びシステム
Pasricha et al. A survey of silicon photonics for energy-efficient manycore computing
TW202209323A (zh) 藉由單體式封裝光學i/o實施的遠端記憶體架構
US20010030782A1 (en) Security mapping and auto reconfiguration
US20230314711A1 (en) Photonic communication platform, packages and related fabrication
US20230085268A1 (en) Yield enhancement techniques for photonic communications platform
JP2023516889A (ja) フォトニックウェハ通信システム及び関連するパッケージ
Xu et al. Silicon nanophotonics for future multicore architectures: opportunities and challenges
US12124081B2 (en) Photonic communication platform
US12124082B2 (en) Photonic communication platform
Li Silicon-based opto-electronic integration for high bandwidth density optical interconnects
Schares et al. Terabus and beyond–prospects of waveguide-based optical interconnects

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240805