JP2023516889A - フォトニックウェハ通信システム及び関連するパッケージ - Google Patents

フォトニックウェハ通信システム及び関連するパッケージ Download PDF

Info

Publication number
JP2023516889A
JP2023516889A JP2022547075A JP2022547075A JP2023516889A JP 2023516889 A JP2023516889 A JP 2023516889A JP 2022547075 A JP2022547075 A JP 2022547075A JP 2022547075 A JP2022547075 A JP 2022547075A JP 2023516889 A JP2023516889 A JP 2023516889A
Authority
JP
Japan
Prior art keywords
photonic
substrate
die
power
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022547075A
Other languages
English (en)
Other versions
JPWO2021158500A5 (ja
Inventor
カナン、スケシュワル
レイミー、カール
エルムハースト、ジョン
ブナンダー、ダリアス
シー． ハリス、ニコラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lightmatter Inc
Original Assignee
Lightmatter Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lightmatter Inc filed Critical Lightmatter Inc
Publication of JP2023516889A publication Critical patent/JP2023516889A/ja
Publication of JPWO2021158500A5 publication Critical patent/JPWO2021158500A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06E—OPTICAL COMPUTING DEVICES; COMPUTING DEVICES USING OTHER RADIATIONS WITH SIMILAR PROPERTIES
    • G06E3/00—Devices not provided for in group G06E1/00, e.g. for processing analogue or hybrid data
    • G06E3/001—Analogue devices in which mathematical operations are carried out with the aid of optical or electro-optical elements
    • G06E3/005—Analogue devices in which mathematical operations are carried out with the aid of optical or electro-optical elements using electro-optical or opto-electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/067—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means
    • G06N3/0675—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means using electro-optical, acousto-optical or opto-electronic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Abstract

フォトニック通信プラットフォーム及び関連するパッケージについて説明する。一例では、フォトニックパッケージは、基板キャリアの上面を貫通して形成された凹部を有する基板キャリアを含む。基板キャリアは、セラミック積層体製であってもよい。複数のフォトニックモジュールを含むフォトニック基板は、凹部内に配置される。フォトニックモジュールは、共通のフォトマスクを使用してパターン化してもよく、その結果、同じ層パターンを共有してもよい。複数の電子ダイをそれぞれのフォトニックモジュールの上に配置してもよい。フォトニックモジュールは、光ドメイン内のダイの間の通信を可能にする。電力供給基板を使用して、基板キャリアから電子ダイ及びフォトニック基板に電力を送ってもよい。電力供給基板は、例えば、ブリッジダイ又はインターポーザ（例えば、シリコン又は有機インターポーザ）を使用して実装されてもよい。

Description

本開示は、フォトニックウェハ通信システム及び関連するパッケージに関する。
従来の計算では、回路及び何百万ものトランジスタを含むプロセッサを使用して、電気信号で表される情報のビットに論理ゲートを実装する。従来の中央処理装置（ＣＰＵ：ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）のアーキテクチャは、汎用計算用に設計されているが、特定のタイプのアルゴリズム用には最適化されていない。グラフィックス処理、人工知能、ニューラルネットワーク、及びディープラーニングは、計算量が多く、ＣＰＵを使用して効率的に実行されないタイプのアルゴリズムの例である。その結果、特定のアルゴリズムにより適したアーキテクチャを備える専用のプロセッサが開発されている。例えば、グラフィック処理ユニット（ＧＰＵ：ｇｒａｐｈｉｃａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）は高度な並列アーキテクチャを備えているため、ＣＰＵよりも効率的に画像処理やグラフィック操作を実行できる。ＧＰＵがグラフィックス処理用に開発された後、ニューラルネットワークやディープラーニング等の他のメモリ集約型アルゴリズムでも、ＧＰＵはＣＰＵより効率的であることが判明した。この認識と、人工知能及びディープラーニングの需要の高まりにより、これらのアルゴリズムの速度をさらに向上させることのできる新しい電気回路アーキテクチャのさらなる研究が進んでいる。
いくつかの実施形態は、凹部が形成された基板キャリアと、凹部内に配置されるフォトニック基板と、フォトニック基板の上に配置される第１の電子ダイと、基板キャリアから第１の電子ダイに電力を送るように構成される電力供給基板と、を備えるフォトニックパッケージに関する。
いくつかの実施形態では、電力供給基板は、基板キャリアからフォトニック基板を通過して第１の電子ダイに電力を送るように構成される。
いくつかの実施形態では、電力供給基板は、一部が基板キャリア上に、一部がフォトニック基板上に載置される。
いくつかの実施形態では、電力供給基板は第１の電力供給基板であり、フォトニックパッケージは第１の電力供給基板の上に配置される第２の電力供給基板をさらに備える。
いくつかの実施形態では、電力供給基板はブリッジダイを備え、ブリッジダイは電力の伝播をサポートするように構成される導電性トレースを備え、ブリッジダイはトランジスタを有さない（ｌａｃｋ）。
いくつかの実施形態では、電力供給基板は、フォトニック基板と第１の電子ダイとの間に配置されるインターポーザを備える。
いくつかの実施形態では、シリコンインターポーザは、一部が基板キャリア上に載置される。
いくつかの実施形態では、フォトニックパッケージは、基板キャリアとフォトニック基板との間の凹部に配置される材料層をさらに備える。
いくつかの実施形態では、フォトニックパッケージは第２の電子ダイをさらに備え、フォトニック基板は第１及び第２のフォトニックモジュールを備え、第１の電子ダイは第１のフォトニックモジュールの上に配置され、第２の電子ダイは第２のフォトニックモジュールの上に配置される。
いくつかの実施形態では、第１及び第２のフォトニックモジュールは、少なくとも１つの共通の層パターンを有する。
いくつかの実施形態では、第１の電子ダイはフォトニック基板と接触する。
いくつかの実施形態では、フォトニックパッケージはフォトニック基板を覆う蓋をさらに備え、蓋は第１の電子ダイと熱的に接触する。
いくつかの実施形態では、基板キャリアはセラミック製である。
いくつかの実施形態は、基板キャリアと、基板キャリア上に配置されるフォトニック基板であって、フォトニック基板にモノリシックに埋め込まれた第１及び第２のフォトニックモジュールでパターン化され、第１及び第２のフォトニックモジュールが少なくとも１つの共通の層パターンを共有する、フォトニック基板と、第１のフォトニックモジュールの上に配置される第１の電子ダイ及び第２のフォトニックモジュールの上に配置される第２の電子ダイと、電力を第１の電子ダイに送るように構成される第１の電力供給基板と、を備える、フォトニック－電子計算システム（ｐｈｏｔｏｎｉｃ－ｅｌｅｃｔｒｏｎｉｃ ｃｏｍｐｕｔｉｎｇ ｓｙｓｔｅｍ）に関する。
いくつかの実施形態では、第１の電力供給基板は、電力を第２の電子ダイに送るようにさらに構成される。
いくつかの実施形態では、フォトニック－電子計算システムは、電力を第２の電子ダイに送るように構成される第２の電力供給基板をさらに備える。
いくつかの実施形態では、第１の電力供給基板は、基板キャリアから電力を受け取るように構成される。
いくつかの実施形態では、第１のフォトニックモジュールは、第２のフォトニックモジュールに光学的に連結される。
いくつかの実施形態では、基板キャリアには、凹部が形成され、第１の電力供給基板は、一部が基板キャリアの第１側に、一部が基板キャリアの第２側に載置され、第１側と第２側とは、凹部によって互いに分離される。
いくつかの実施形態では、第１の電力供給基板は開口部を備え、第１の電子ダイは開口部に配置される。
いくつかの実施形態では、第１の電力供給基板には、第１のブリッジダイが半導体材料の複数の列及び複数の行を備えるように、複数の開口部が形成される。
いくつかの実施形態では、第１の電力供給基板は電力の伝播をサポートするように構成される導電性トレースを備え、第１の電力供給基板はトランジスタを有さない。
いくつかの実施形態では、第１及び第２の電子ダイはフォトニック基板と接触する。
いくつかの実施形態は、複数のフォトニックモジュールでパターン化されたフォトニック基板上に電子ダイを配置することと、基板キャリアに凹部を形成することと、基板キャリアの凹部にフォトニック基板を配置することと、電力供給基板が電子ダイと電気的に接続されるように、一部をフォトニック基板上に、一部を基板キャリア上に、電力供給基板を配置することと、を含むフォトニックパッケージを製造する方法に関する。
いくつかの実施形態では、方法は、フォトニック基板にレーザダイを取り付けることをさらに含む。
いくつかの実施形態では、方法は、凹部にフォトニック基板を配置すると、材料層がフォトニック基板と基板キャリアの間に位置するように、基板キャリアの凹部にフォトニック基板を配置する前に、フォトニック基板の表面に材料層を配置することを更に含む。
いくつかの実施形態では、方法は、蓋が電子ダイと熱的に接触するように、電子ダイを蓋で覆うことをさらに含む。
添付の図面は、縮尺通りに描かれることを意図していない。図面では、様々な図に示されている同一又は略同一の各構成要素は、同様の数字で表されている。わかりやすくするために、すべての図面ですべての構成要素にラベルが付けられていないことがある。
いくつかの実施形態による、フォトニック基板上に形成された計算システムの概略図である。 いくつかの実施形態による、複数のフォトニックモジュールを含む代表的なフォトニック基板の概略図である。 いくつかの実施形態による、フォトニックモジュールに搭載された電子ダイの側断面図である。 いくつかの実施形態による、フォトニックパッケージの側断面図である。 いくつかの実施形態による、図２Ａのフォトニックパッケージの基板キャリアを示す側断面図である。 いくつかの実施形態による、図２Ａのフォトニックパッケージの一部を示す側断面図である。 いくつかの実施形態による、プリント回路基板に搭載されたフォトニックパッケージの側断面図である。 いくつかの実施形態による、フォトニック－電子計算システムの上面図である。 いくつかの実施形態による、別のフォトニックパッケージの側断面図である。 いくつかの実施形態による、図３Ａのフォトニックパッケージの一部を示す側断面図である。 いくつかの実施形態による、複数の行及び複数の列で配置されたブリッジダイを示す上面図である。 いくつかの実施形態による、別のフォトニック－電子計算システムの上面図である。 いくつかの実施形態による、代表的なフォトニック－電子計算システムにわたって供給される電力分布を示すヒートチャートである。 いくつかの実施形態による、フォトニックパッケージを製造する方法を示すフローチャートである。
Ｉ．概要
本発明者らは、データ集約型計算の普及を制限する主要なボトルネックの１つが現在のコンピュータのメモリ容量及び帯域幅を十分な高速に拡張（ｓｃａｌｅ）できないことであることを認識及び理解した。従来の電子コンピュータは、導電性トレースを利用して、様々な構成要素間でデータを伝送する。しかし、導電性トレースは、特に高いデータ速度を生成するために必要な周波数で、寄生インピーダンスが大きいという特徴がある。寄生インピーダンスは、２つの点で帯域幅の拡張性を制限する。第一に、寄生インピーダンスはトレースがサポートできる帯域幅を制限する。第二に、寄生インピーダンスは消費電力を増加させる。さらに悪いことに、寄生インピーダンスはトレースの長さとともに増加する。つまり、メモリチップとプロセッサ間との距離が大きいほど、帯域幅は狭くなる。そのため、従来の計算システムでは、メモリチップがプロセッサの数センチ以内に配置されるように、通常設計されている。しかし、この範囲に収容できるメモリチップの数は限られている。その結果、従来の計算システムでは、メモリ帯域幅及びメモリ容量の両方が制限される。
本発明者らは、従来の電子コンピュータで可能なものをはるかに超えるメモリ容量及び帯域幅の拡張を可能にする通信プラットフォームを開発した。本明細書で説明する通信プラットフォームは、光学を使用してこれらの制限を克服する。光が導波路の中を伝播する物理特性により、光通信は本質的に寄生インピーダンスの影響を受けない。寄生インピーダンスの影響を受けないということは、メモリチップをプロセッサの特定の範囲内に配置する必要がなくなる、という大きな利点につながる。
本明細書で説明するプラットフォームは、計算システムの異なる部分間にデータを分配するために「フォトニック基板」を使用する。このタイプのフォトニック基板は、複数のフォトニックモジュールを有するようにリソグラフィでパターン化された基板（例えば、シリコン等の半導体材料製である）を含む。その結果、フォトニックモジュールはフォトニック基板にモノリシックに埋め込まれる。いくつかの実施形態では、各フォトニックモジュールは、ステップアンドリピート方式の半導体製造プロセスにおけるレチクルショットとしてパターン化される。したがって、いくつかの実施形態では、フォトニックモジュールは互いに同一である（又は、共通の導波路層パターン等の少なくとも１つの共通の層パターンを有する）。
フォトニックモジュールは、例えば格子状に並べて配置される。グリッドの各ノードは、フォトニックモジュールによって占有されることがある。実装される特定のアーキテクチャに応じて、グリッドの各ノード（又は少なくともいくつかのノード）には、メモリダイやプロセッサダイ等の電子ダイが存在することがある。各フォトニックモジュールには、特定のコンピュータアーキテクチャのニーズに基づいて構成できるプログラム可能なフォトニック回路が含まれる。いくつかのプラットフォームは、３×１のモジュールのブロック、５×１のモジュールのブロック、１０×１のモジュールのブロック、２０×１のモジュール等、１次元の配列によって配置される。いくつかのプラットフォームは、３×３のモジュールのブロック、５×３のモジュールのブロック、５×５のモジュールのブロック、１０×１０のモジュールのブロック等、２次元の配列によって配置される。グリッドのサイズが大きいほど、これらのプラットフォームを使用して実現され得る計算アーキテクチャはより高度になる。一例では、各フォトニックモジュールが２６ｍｍ×３３ｍｍのサイズであり、１８２ｍｍ×２３１ｍｍに等しい総サイズを有する７×７のフォトニック基板が提供される。
発明者らは、これらのフォトニック基板のサイズが大きいことに起因する課題、すなわち基板の全延長にわたって均一に電力を供給することが困難であることを理解した。フォトニック基板の縁部に近いノードは、一般に高い電力を受け取る。しかし、フォトニック基板の中央に近い（縁部から遠い）ノードは、受け取る電力が少なくなる。これは、基板に供給される全体的な電力を増やすことで回避できる。しかし、そのようにすると、大きな温度のスポットが生じ、その結果、屈折率の局所的な変動が生じ、光ネットワークの機能が予測不可能な形で変化するという欠点がある。
本発明者らは、フォトニック基板及びそれを利用する計算システム全体に供給される電力の均一性を改善するためのアーキテクチャを開発した。これらのアーキテクチャは、基板キャリアからフォトニックモジュール及び電子ダイに電力を送るために、電力供給基板（その例は、以下に詳細に説明する）を利用する。本明細書で説明する電力供給基板は、システムの周辺部だけでなく、中心部にも直接電力を供給する。これらの基板は、ブリッジダイ及び／又はインターポーザを含んでもよく、ショートルーピング（ｓｈｏｒｔ ｌｏｏｐｉｎｇ）ウェハ処理（そのため、低コストである）によって作ることができる。ショートルーピングは、縮小されたマスクセット（例えば、後続のマスクに関連するプロセスステップをスキップすることによって）でウェハを処理することを含み得る。これにより、単位面積あたりのコストが非常に低くなり、非常に大きな電力基板を展開する機会が開かれる。電源基板の大きな面積により、任意の電力供給ネットワークが可能になり、均一な電力分配が促進される。
ＩＩ．フォトニック基板
本明細書で説明するタイプのフォトニック基板は、任意のアーキテクチャを備える計算システムを実装するために必要な基礎構造を提供するように設計されている。これらのフォトニック基板は、グリッドを形成するように配置してもよく、グリッドのノードはフォトニックモジュールによって占有される。各フォトニックモジュールは、他のフォトニックモジュールと光学的に通信する。さらに、各フォトニックモジュールは、メモリダイ、プロセッサダイ、又は他のタイプのダイのいずれとも、それぞれの電子ダイとインターフェースする。
図１は、一例による、３×３のグリッドに配置された９個のフォトニックモジュールを有するフォトニック通信プラットフォームに基づく例示的な計算システムを示す。グリッドの各ノードでは、フォトニック基板２０がフォトニックモジュール２２でパターン化されている。このフォトニック通信プラットフォームは、フォトニック基板２０の中央に配置された１つのプロセッサダイ（３０）と、プロセッサダイを取り囲む７つのメモリノードとを支持する。メモリノードのいくつかは、単一のメモリチップを含む（例えば、メモリダイ３２を参照）。他のメモリノードは、複数の垂直に積み重ねられたメモリダイを含む積層メモリを含む（例えば、積層メモリ３４を参照）。レーザダイ３６は、フォトニックモジュールの１つの上に搭載される。ダイは、フォトニックモジュールと電子的に（例えば、シリコン貫通ビア、銅ピラー、マイクロバンプ、ボールグリッドアレイ、又は他の電気的相互接続を使用して）及び／又は光学的に（例えば、グレーティングカプラ、プリズム、レンズ、又は他の光学カプラを使用して）通信できる。
以下でさらに詳細に説明するように、フォトニックモジュールは、光導波路及び光分配ネットワークでパターン化される。フォトニックモジュールの光分配ネットワークは、その特定のフォトニックモジュールのダイを、計算システムの任意の他のダイと光通信するように選択的に配置することができる。例えば、プロセッサダイ３０の下に配置されたフォトニックモジュールの光分配ネットワークは、プロセッサのニーズに応じて再構成してもよい。ルーチンの開始時に、プロセッサは、第１のメモリノードに格納されたデータにアクセスする必要があることがある。この読み出し動作は、プロセッサが第１のメモリノードと光通信するようにそれぞれの光分配ネットワークを構成することを含む。ルーチンの後半で、プロセッサは第２のメモリノードにデータを書き込む必要があることがある。この書き込み動作は、プロセッサが第２のメモリノードと光通信するように光分配ネットワークを再構成することを含む。
フォトニック基板２０のフォトニックモジュールは、共通のフォトマスクセット（又は少なくとも１つの共通のフォトマスク）を使用して製造してもよい。このアプローチは、２つの点でコストを削減する。第一に、いくつかの異なるフォトマスクセットを調達する際に、このアプローチでなければ発生する追加コストが削減される。第二に、このアプローチは標準的な半導体製造工場でフォトニックモジュールを製造することができ、そのうちのいくつかは、同一のフォトマスクセット（又は少なくとも１つのフォトマスク）をウェハ全体にわたって使用することを必要とする。少なくとも１つのフォトマスクを共有するフォトニックモジュールを設計することで、標準的な低コストのステップアンドリピート製造プロセスを活用しつつ、同じ半導体ウェハ上に多数のフォトニックモジュールを製造することが可能になる。
図１Ｂは、６つのフォトニックモジュール２２を含む例示的な２×３のフォトニック基板を示す。この例では、すべてのフォトニックモジュールが同じテンプレートに従ってパターン化されている。しかし、いくつかの実施形態では、フォトニックモジュールの層のサブセットのみが同じテンプレートに従ってパターン化される。例えば、光導波路が規定される層は、同じテンプレートで６回パターン化されるが、別の層（例えば、金属層）は周期的な構成にならない。フォトニックモジュール２２は、光モジュールの導波路１１１がその光モジュールの左側の光モジュールの導波路１１２と一列に並び、光モジュールの導波路１１２がその光モジュールの右側の光モジュールの導波路１１１と一列に並び、光モジュールの導波路１１３がその光モジュールの上方の光モジュールの導波路１１４と一列に並び、光モジュールの導波路１１４がその光モジュールの下方の光モジュールの導波路１１３と一列に並ぶように、配置されている。その結果、光モジュールは光ネットワークを形成する。
光分配ネットワーク１０４は、再構成可能であってもよい。したがって、光分配ネットワーク１０４は、ネットワークの内側又は外側のどこにでも光信号を送ることができる。例えば、フォトニック基板の北西の角に位置するフォトニックモジュールにプロセッサが搭載され、フォトニック基板の南東の角に位置するフォトニックモジュールにメモリが搭載されているとする。読み出し動作は、プロセッサがメモリと光通信するように光分配ネットワークを再構成することを含み得る。例えば、１）プロセッサを、プロセッサが搭載されているフォトニックモジュールの面外カプラに連結し、２）そのフォトニックモジュールの面外カプラを、同じフォトニックモジュールの導波路１１２に連結し、３）そのフォトニックモジュールの導波路１１２を、隣接するフォトニックモジュール（最上段中央のフォトニックモジュール）の導波路１１１に連結し、４）最上段中央のフォトニックモジュールの導波路１１２を、次に隣接するフォトニックモジュール（フォトニック基板の北東の角）の導波路１１１に連結し、５）北東の角に配置されているフォトニックモジュールの導波路１１４を、メモリが搭載されているフォトニックモジュールの導波路１１３に連結し、６）メモリが搭載されているフォトニックモジュールの導波路１１３を、同じフォトニックモジュールの面外カプラに連結する、光通信経路を形成してもよい。
図１Ａに示すように、電子ダイは、各（又は少なくともいくつかの）フォトニックモジュールに搭載され得る。電子ダイがフォトニックモジュールに搭載され得る方法は、図１Ｃにさらに詳細に示されている。この側断面図では、電気ダイ３０がフォトニックモジュール２２に搭載されている。電子ダイ３０は、電気的に（電気接続部１２０による）又は光学的に（面外光カプラ１０５，１０７による）、あるいはその両方でフォトニックモジュール２２と通信する。わかりやすくするために、面外カプラ１０５、導波路１１７、及び光分配ネットワーク（ＯＤＮ：ｏｐｔｉｃａｌ ｄｉｓｔｒｉｂｕｔｉｏｎ ｎｅｔｗｏｒｋ）１０４のみが光モジュール２２内に示されている。ダイ３０は、コントローラ３１を面外カプラ１０７と光通信させる導波路１１８を含む。コントローラ３１は、電気接続部１２０を介して光分配ネットワーク１０４に電気的に連結される。電気接続部１２０は、例えば、ボールグリッドアレイ、銅ピラー、シリコン貫通ビア、マイクロバンプ、金属パッド等を含み得る。コントローラ３１は、光分配ネットワーク１０４の動作を制御する。例えば、コントローラ３１は、光分配ネットワーク１０４のルーティングの方向を制御する。制御信号は、電気接続部１２０を介して光分配ネットワーク１０４に提供される。
ＩＩＩ．フォトニックパッケージ
本発明者らは、本明細書で説明するタイプの計算システム全体にわたって電力を均一に分配することが困難であることを理解した。例えば、図１Ａの計算システムを想定する。この場合、フォトニック基板の周辺部に配置された８つのダイに電力を供給することは比較的容易である。しかし、周辺部から離れた位置にあるため、プロセッサダイ３０に電力を供給することはより困難である。
この問題を認識し、本発明者らは、より均一な電力分配を可能にする電力供給アーキテクチャ及びパッケージを開発した。いくつかの実施形態では、これらのアーキテクチャは、電力供給基板に利用して、フォトニック基板の周辺部に配置されたダイだけでなく、周辺部から離れて配置されたダイにも直接電力を供給する。そのようなパッケージの１つが図２Ａに示されている。図２Ａのパッケージは、基板キャリア２００と、フォトニック基板２０と、電子ダイ３０，３２と、電力供給基板２１０と、蓋２２０とを含む。フォトニック基板２０及びその上に搭載される電子ダイは、上記で詳細に説明した。
基板キャリア２００は、図２Ｂに単体で示されている。この図に示すように、基板キャリア２００は、基板キャリアの上面の一部を貫通して形成された凹部２０１を含む。再び図２Ａを参照すると、フォトニック基板２０は凹部２０１内に配置されている。いくつかの実施形態では、基板キャリア２００は、フォトニック基板２０の熱膨張係数に近い熱膨張係数を有する材料製である。例えば、フォトニック基板２０はシリコン製であってもよく、基板キャリア２００はセラミック（セラミック積層体を含む）製であってもよい。別の例では、フォトニック基板２０はシリコン製であってもよく、基板キャリア２００は、０．５ｐｐｍ／℃から３０ｐｐｍ／℃の間、０．５ｐｐｍ／℃から２０ｐｐｍ／℃の間、０．５ｐｐｍ／℃から１０ｐｐｍ／℃の間、又は０．５ｐｐｍ／℃から５ｐｐｍ／℃の間、他の可能な範囲の間の熱膨張係数を有する材料製であってもよい。発明者らは、熱膨張の近い材料を用いることにより、そうでなければ熱リフロー時に発生し得る基板の反りを低減することを理解した。いくつかの実施形態では、材料層２０６は、凹部２０１の底面とフォトニック基板２０の底面との間に配置されている。いくつかの実施形態では、基板キャリア２００は、セラミック積層体製であってもよい。セラミック積層体は同時焼成プロセスを使用して形成されるため、収縮が生じ、接点の位置が変化する可能性がある。この影響を軽減するために、いくつかの実施形態では、材料層２０６は、標準的なリソグラフィプロセスを使用して同時焼成した後、セラミック積層体の上に配置される。基板キャリアはフォトニック基板（及び金属線を介して電子ダイ）と熱的に接触しているため、基板キャリアを熱シンク（又はソース）として使用して、パッケージから熱を除去したり、パッケージの特定の温度を維持したりできる。
基板キャリア２００は、導電性パッド２０２を含む。キャリア基板がプリント回路基板上に搭載されると、導電性パッド２０２がキャリア基板をプリント回路基板と電気的に接続する。
図１Ａに関連して説明したように、メモリダイ３２及びプロセッサダイ３０は、フォトニック基板２０のそれぞれのフォトニックモジュールに搭載されている。蓋２２０は、電子ダイを覆い、電子ダイと熱的に接触するように配置されている（直接接触によって、又は熱ペースト等の熱材料によって）。したがって、蓋２２０は、ダイによって生成された熱をパッケージの外側に伝達する。
図２Ａのパッケージは、電力供給基板２１０を利用して、ダイ及びフォトニック基板に電力を送る。そのような電力供給基板の１つが図２Ｃにさらに詳細に示されている。いくつかの実施形態では、電力供給基板２１０は、一部が基板キャリア上に、一部がフォトニック基板上に配置されている。これらの実施形態では、凹部の高さは、フォトニック基板の高さと実質的に一致してもよい（又は、フォトニック基板の高さに材料層２０６の高さを加えたものと実質的に一致してもよい）。電力供給基板２１０は、任意の適切な技術を使用して実装してもよい。一例では、電力供給基板は、金属トレース２２２を含むブリッジダイ（例えば、シリコン製）である。金属トレースは、様々な接続部２２１（これには、とりわけ、銅ピラー、マイクロバンプ、ボールグリッドアレイ、又は他の電気相互接続を含まれ得る）を相互に接続するようにパターン化され得る。いくつかの実施形態では、ブリッジダイは、比較的低コストの製造プロセスを使用して製造してもよい。一例では、ブリッジダイは、比較的大きな製造ノード（ｆａｂｒｉｃａｔｉｏｎ ｎｏｄｅ）で作成されてもよい。別の例では、ブリッジダイは小さな製造ノードを使用して製造されるが、トランジスタがその上に製造される前に製造プロセスラインから取り出される。したがって、いくつかの実施形態では、ブリッジダイはトランジスタを有さない。
基板キャリア２００は、パッド２０２を電力供給基板２１０と（接続部２２１を介して）接続する接続部２０４（例えば、ビア及び／又は導電性トレース）を含む。フォトニック基板２０は、電力供給基板２１０を電子ダイ３２と（それぞれの接続部２２１，３３を介して）接続する接続部２５（例えば、ビア及び／又は導電性トレース）を含む。フォトニック基板２０は、電力供給基板２１０を１つ以上のフォトニックモジュールと接続する接続部２６をさらに含む。
図２Ｄは、いくつかの実施形態において、電力が電子ダイにどのように供給され得るかを示す。この例では、基板キャリア２００は、プリント回路基板２６０に搭載される。電源２６２もプリント回路基板２６０に搭載される。電力経路２６４は、電源２６２から電子ダイ３２まで形成される。電力経路は、プリント回路基板２６０、パッド２０２、接続部２０４、接続部２２１、トレース２２２、接続部２５及び接続部３３を通過する。この点で、電力供給基板２１０は、基板キャリア２００から電子ダイ３２及びフォトニック基板２０に電力を送るものと見なすことができる。
いくつかの実施形態では、電力供給基板は電力を１つの電子ダイに送る。他の実施形態では、電力供給基板は電力を複数の電子ダイに送る。そのような実施形態の１つが図２Ｅに示されている。この例では、７×７のフォトニックモジュール２２を有するフォトニック基板２０上に配置された４９個のダイを含むフォトニック－電子計算システムが形成される。追加的に、フォトニック－電子計算システムは、互いに平行に配置された８つの電力供給基板２１０を含む。各電力供給基板２１０は、この例では（ｙ軸に沿った）細長い形状を有する。さらに、電力供給基板２１０は、フォトニック基板２０上、及び凹部２０１の両側にある基板キャリア２００の２つの部分上に載置される。図２Ｅでは、２つの電力供給基板２１０が、電力経路２６５を介して電子ダイのそれぞれの列に電力を送るものとして示されている。他の電力供給基板２１０は、同様の方法で他のダイの列に電力を送ることができる。
上述のように、いくつかの実施形態では、ブリッジダイが電力供給基板として機能してもよい。ブリッジダイは、導電性トレース及びビアを有するシリコンウェハをリソグラフィでパターン化し、ウェハをダイシングして所望のダイの形状に形成することによって得ることができる。いくつかの実施形態では、ブリッジダイはトランジスタを有さないが、すべての実施形態がこの点において限定されるわけではない。他のタイプの電力供給基板も可能である。インターポーザは別の例である。
図３Ａは、いくつかの実施形態による、電力供給基板として機能するインターポーザを含むフォトニックパッケージを示す。図２Ａの構成と同様に、図３Ａの構成は、凹部を有する基板キャリア２００と、凹部内に配置されたフォトニック基板２０と、電子ダイ３０，３２と、複数の電力供給基板２１０と、蓋２２０とを含む。この例では、電力供給基板２１０は、ブリッジダイを用いて実装されている。図３Ａの構成は、インターポーザを用いて実装される電力供給基板３００をさらに含む。インターポーザは、例えば、シリコン製又は有機材料製であってもよい。いくつかの実施形態では、インターポーザを使用して、電気ダイ及びフォトニック基板内並びにそれらの間で熱を再分配することができる。
インターポーザは、一部がフォトニック基板２０上に、一部が基板キャリア２００の第１部分上に、一部が基板キャリアの第２部分上に載置されており、第１及び第２部分は凹部２０１によって分離されている。いくつかの実施形態では、複数のインターポーザ（図２Ｅの電力供給基板と同様に、例えば平行な列に配置される）があってもよいことを理解されたい。インターポーザは、電子ダイの間、及び電子ダイとフォトニック基板との間で信号を分配してもよい。例えば、インターポーザは、電子ダイがフォトニック基板に直接接続された場合に可能なピッチよりも広いピッチに接続部を広げることができる。インターポーザの利点は、電子ダイがフォトニック基板と同じピン配列（ｐｉｎ ｏｕｔ ａｒｒａｎｇｅｍｅｎｔ）を有する必要がないことである。この例では、電子ダイ３０，３２、及び電力供給基板２１０がインターポーザ上に載置されている。電子ダイは異なる高さを有し得ることに留意されたい。これは、例えば、電子ダイの一部がチップのスタック（例えば、３Ｄ積層メモリユニット）を含む場合である。電子ダイの高さに関係なく蓋２２０との熱的な接触を確保にするために、異なる高さの熱材料３２０を電子ダイの上に配置してもよい。熱材料は、電子ダイ及びフォトニック基板の熱を除去すること及び／又は特定の温度を維持することに役立つことがある。
いくつかの実施形態では、電力供給基板３００は、電力供給基板２１０を介して電子ダイに電力を送る。追加的に、又は代替的に、電力供給基板３００は、電力を電子ダイに直接送ってもよい。図３Ｂは、図３Ａのパッケージの一部をさらに詳細に示す。この図に示すように、電力供給基板３００は、フォトニックパッケージの様々な構成要素にわたって電力及び信号を送るためのビア及び金属層３０２を含む。電力供給基板３００は、接続部２０４から電力を受け取り、その電力の一部を電力供給基板２１０に供給し、その電力の一部をフォトニック基板２０に供給する。次に、電力供給基板２１０は、金属トレース２２２を介して電子ダイ３２に電力を送る。他の実施形態（図３Ｂでは図示略）では、電力供給基板３００は、電力供給基板２１０を通過する必要なく、電力を電子ダイ３２に直接送る。
いくつかの実施形態では、電力供給基板には、複数の開口部が形成されたブリッジダイを含んでもよい。例えば、そのような電力供給基板の１つは、開口部によって互いに分離された半導体材料の複数の行及び列を含むように形成されてもよい。図３Ｃは、複数の開口部２７２を有するブリッジダイ２７０を示し、各開口部は半導体材料によって取り囲まれている。この例では、７×７の構成で配置された４９個の開口部がある。いくつかの実施形態では、このタイプのブリッジダイを使用して、任意の電力分配ネットワークを可能にすることができる。一例を図３Ｄに示す。ここで、各電子ダイは、インターポーザ上（図３Ａのように）で又はフォトニック基板上（図２Ａのように）で直接、ブリッジダイのそれぞれの開口部に配置されている。この構成により、ブリッジダイは、任意の電力経路を使用して電子ダイに電力を分配することが可能になる。そのような経路は、配線で接続されてもよいし、電子的に再構成可能であってもよい。
図３Ｄの例は開口部を備えた形状のブリッジダイを示すが、追加的に（又は代替的に）、インターポーザは、電子ダイが開口部に配置され得るように、開口部を有する形状とされてもよい。追加的に、いくつかの実施形態では、フォトニックパッケージは、図３Ａに示されるタイプの複数のインターポーザを含んでもよい。各インターポーザは、フォトニック基板の一部を電子ダイのそれぞれのサブセットに接続することができる。
いくつかの実施形態では、システムの様々な部分が電力を受け取る均一性をテストするために、ウェハレベル（ｗａｆｅｒ－ｌｅｖｅｌ）プローブシステムをフォトニック基板の１つ以上の縁部上に配置してもよい。このアプローチは、不可逆的な特別なパッケージングプロセスを必要としないため、ウェハレベルシステムを迅速にテストするのに役立つ。プローブシステムは、テストの終了後に取り外すことができる。しかし、この方法には、供給される電力の量がウェハのプローブされる側からの距離によって低下するという欠点がある。その結果、プローブシステムに最も近いフォトニックモジュールは、プローブシステムから最も遠いフォトニックモジュールよりも多くの電力を受け取る。図４は、７×７のフォトニックモジュールを有するフォトニック基板を通過するそのような電力低下の解析例を示す。この図に示すように、電力分布は、フォトニック基板の左手側の縁部付近及びフォトニック基板の上側の縁部付近で低下しているものの、フォトニック基板全体で比較的均一である。
ＩＶ．フォトニックパッケージの製造方法
いくつかの実施形態は、例えば上述のフォトニックパッケージを含むフォトニックパッケージを製造する方法に関する。図５は、代表的な製造方法を示すフローチャートである。方法５００のステップは、図５に示す順序で実行してもよいし、任意の他の適切な順序で実行してもよい。
方法５００は、ステップ５０２で開始し、基板キャリアと、フォトニック基板と、１つ以上の電子ダイと、１つ以上の電力供給基板とが取得される。電力供給基板は、例えばセラミック積層基板であってもよい。フォトニック基板は、例えば図１Ｂに関連して述べたように、複数のフォトニックモジュールで予めパターン化されていてもよい。電子ダイは、メモリ、プロセッサ、又は他のタイプのチップを形成するために予めパターン化されていてもよい。電力供給基板は、ブリッジダイ、インターポーザ、又は電力を送るように構成された他のタイプの基板であってもよい。電力供給基板は、ビア及び導電性トレースで予めパターン化されていてもよい。
ステップ５０４において、電子ダイをフォトニック基板上に配置することができる。いくつかの実施形態では、ステップ５０４において、電子ダイをフォトニック基板上に直接搭載してもよい。他の実施形態では、ステップ５０４において、インターポーザをフォトニック基板上に搭載し、電子ダイをインターポーザ上に搭載してもよい。ステップ５０６において、凹部が基板キャリアに形成される。このステップは、例えば、エッチング技術を使用して実行してもよい。ステップ５０８において、フォトニック基板を凹部に配置することができる。フォトニック基板は、電子ダイがフォトニック基板上に配置される前又は後に凹部内に配置してもよいことに留意されたい。ステップ５１０において、電子ダイに電力を送るように構成されるように、一部をフォトニック基板上に、一部を基板キャリア上に、１つ以上の電力供給基板（例えば、インターポーザ及び／又はブリッジダイ）を配置することができる。
Ｖ．むすび
このように本願の技術のいくつかの態様及び実施形態が説明されているため、様々な代替、変更、及び改良が当業者によって容易になされることを理解されたい。このような代替、変更、及び改良は、本願において説明されている技術の主旨と範囲内のものであることが意図される。したがって、前述の実施形態は単なる例として提示されており、添付の特許請求の範囲及びその均等の範囲内で、本発明の実施形態は、具体的に記載されている以外の方法で実施され得ることを理解されたい。加えて、本願に記載の２つ以上の特徴、システム、物品、材料、及び／又は方法の任意の組み合わせは、そのような特徴、システム、物品、材料、及び／又は方法が相互に矛盾しない限り、本開示の範囲内に含まれる。
また、説明したように、いくつかの態様は、１つ以上の方法として具体化され得る。方法の一部として実行される動作は、任意の適切な方法でその順序が並び替えられてもよい。したがって、例示的な実施形態では連続的な動作として示されていても、いくつかの動作を同時に実行することを含む、図示とは異なる順序で動作が実行される実施形態を構築してもよい。
すべての定義は、本願で定義され使用される通りであり、辞書の定義、援用する文書内の定義、及び／又は定義された用語の通常の意味を統制するように理解すべきである。
不定冠詞「ａ」及び「ａｎ」は、本願の明細書及び特許請求の範囲において使用する場合、明確に反示されない限り、「少なくとも１つ」を意味するものと理解すべきである。
「及び／又は」と言う表現は、本願の明細書及び特許請求の範囲において使用する場合、そのように結びつけられた複数の要素の「いずれか又は両方」、すなわち、ある場合には結合的に存在し、またその他の場合には非結合的に存在する要素を意味するものと理解されるべきである。
本願の明細書及び特許請求の範囲において使用する場合、１つ以上の要素のリストを参照する際の「少なくとも１つ」という表現は、要素のリスト内の任意の１つ以上の要素から選択される少なくとも１つの要素を意味するものと理解すべきであるが、要素のリスト内に特にリスト化されているあらゆる要素それぞれの少なくとも１つを必ずしも含む必要はなく、また要素のリスト内の要素の任意の組み合わせを排除するものでもない。この定義は、「少なくとも１つ」という表現が指す要素のリスト内で特に識別された要素以外の要素が、そのような特に識別された要素に関連するしないに関わらず任意選択で存在し得ることも可能にする。
「おおよそ」及び「約」という用語は、いくつかの実施形態では目標値の±２０％以内、いくつかの実施形態では目標値の±１０％以内、いくつかの実施形態では目標値の±５％以内、さらにいくつかの実施形態では目標値の±２％以内であることを意味するために使用されることがあるなお、「おおよそ」及び「約」という用語は、目標値を含むことがある。

Claims (27)

  1. フォトニックパッケージであって、
    凹部が形成された基板キャリアと、
    前記凹部内に配置されるフォトニック基板と、
    前記フォトニック基板の上に配置される第１の電子ダイと、
    前記基板キャリアから前記第１の電子ダイに電力を送るように構成される電力供給基板と、を備える、フォトニックパッケージ。
  2. 前記電力供給基板は、前記基板キャリアから前記フォトニック基板を通過して前記第１の電子ダイに電力を送るように構成される、請求項１に記載のフォトニックパッケージ。
  3. 前記電力供給基板は、一部が前記基板キャリア上に、一部が前記フォトニック基板上に載置される、請求項１に記載のフォトニックパッケージ。
  4. 前記電力供給基板は第１の電力供給基板であり、前記フォトニックパッケージは前記第１の電力供給基板の上に配置される第２の電力供給基板をさらに備える、請求項１に記載のフォトニックパッケージ。
  5. 前記電力供給基板は、ブリッジダイを備え、
    前記ブリッジダイは、前記電力の伝播をサポートするように構成される導電性トレースを備え、
    前記ブリッジダイは、トランジスタを有さない、請求項１に記載のフォトニックパッケージ。
  6. 前記電力供給基板は、前記フォトニック基板と前記第１の電子ダイとの間に配置されるインターポーザを備える、請求項１に記載のフォトニックパッケージ。
  7. 前記シリコンインターポーザは、一部が前記基板キャリア上に載置される、請求項６に記載のフォトニックパッケージ。
  8. 前記基板キャリアと前記フォトニック基板との間の前記凹部に配置される材料層をさらに備える、請求項１に記載のフォトニックパッケージ。
  9. 第２の電子ダイをさらに備え、前記フォトニック基板は第１及び第２のフォトニックモジュールを備え、前記第１の電子ダイは前記第１のフォトニックモジュールの上に配置され、前記第２の電子ダイは前記第２のフォトニックモジュールの上に配置される、請求項１に記載のフォトニックパッケージ。
  10. 前記第１及び第２のフォトニックモジュールは、少なくとも１つの共通の層パターンを有する、請求項９に記載のフォトニックパッケージ。
  11. 前記第１の電子ダイは、前記フォトニック基板と接触する、請求項１に記載のフォトニックパッケージ。
  12. 前記フォトニック基板を覆う蓋をさらに備え、前記蓋は前記第１の電子ダイと熱的に接触する、請求項１に記載のフォトニックパッケージ。
  13. 前記基板キャリアは、セラミック製である、請求項１に記載のフォトニックパッケージ。
  14. フォトニック－電子計算システムであって、
    基板キャリアと、
    前記基板キャリア上に配置されるフォトニック基板であって、前記フォトニック基板にモノリシックに埋め込まれた第１及び第２のフォトニックモジュールでパターン化され、前記第１及び第２のフォトニックモジュールが少なくとも１つの共通の層パターンを共有する、フォトニック基板と、
    前記第１のフォトニックモジュールの上に配置される第１の電子ダイ及び前記第２のフォトニックモジュールの上に配置される第２の電子ダイと、
    電力を前記第１の電子ダイに送るように構成される第１の電力供給基板と、を備える、フォトニック－電子計算システム。
  15. 前記第１の電力供給基板は、電力を前記第２の電子ダイに送るようにさらに構成される、請求項１４に記載のフォトニック－電子計算システム。
  16. 電力を前記第２の電子ダイに送るように構成される第２の電力供給基板をさらに備える、請求項１４に記載のフォトニック－電子計算システム。
  17. 前記第１の電力供給基板は、前記基板キャリアから前記電力を受け取るように構成される、請求項１４に記載のフォトニック－電子計算システム。
  18. 前記第１のフォトニックモジュールは、前記第２のフォトニックモジュールに光学的に連結される、請求項１４に記載のフォトニック－電子計算システム。
  19. 前記基板キャリアには、凹部が形成され、前記第１の電力供給基板は、一部が前記基板キャリアの第１側に、一部が前記基板キャリアの第２側に載置され、前記第１側と前記第２側とは、前記凹部によって互いに分離される、請求項１４に記載のフォトニック－電子計算システム。
  20. 前記第１の電力供給基板は開口部を備え、前記第１の電子ダイは開口部に配置される、請求項１４に記載のフォトニック－電子計算システム。
  21. 前記第１の電力供給基板には、前記第１のブリッジダイが半導体材料の複数の列及び複数の行を備えるように、複数の開口部が形成された、請求項１４に記載のフォトニック－電子計算システム。
  22. 前記第１の電力供給基板は、前記電力の伝播をサポートするように構成される導電性トレースを備え、
    前記第１の電力供給基板は、トランジスタを有さない、請求項１４に記載のフォトニック－電子計算システム。
  23. 前記第１及び第２の電子ダイは、前記フォトニック基板と接触する、請求項１４に記載のフォトニック－電子計算システム。
  24. フォトニックパッケージを製造する方法であって、
    複数のフォトニックモジュールでパターン化されたフォトニック基板上に電子ダイを配置することと、
    基板キャリアに凹部を形成することと、
    前記基板キャリアの前記凹部に前記フォトニック基板を配置することと、
    電力供給基板が前記電子ダイと電気的に接続されるように、一部を前記フォトニック基板上に、一部を前記基板キャリア上に、前記電力供給基板を配置することと、を含む、方法。
  25. 前記フォトニック基板にレーザダイを取り付けることをさらに含む、請求項２４に記載の方法。
  26. 前記凹部に前記フォトニック基板を配置すると、材料層が前記フォトニック基板と前記基板キャリアの間に位置するように、前記基板キャリアの前記凹部に前記フォトニック基板を配置する前に、前記フォトニック基板の表面に前記材料層を配置することを更に含む、請求項２４に記載の方法。
  27. 蓋が前記電子ダイと熱的に接触するように、前記電子ダイを前記蓋で覆うことをさらに含む、請求項２４に記載の方法。
JP2022547075A 2020-02-03 2021-02-02 フォトニックウェハ通信システム及び関連するパッケージ Pending JP2023516889A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202062969373P 2020-02-03 2020-02-03
US62/969,373 2020-02-03
US202063087052P 2020-10-02 2020-10-02
US63/087,052 2020-10-02
PCT/US2021/016129 WO2021158500A1 (en) 2020-02-03 2021-02-02 Photonic wafer communication systems and related packages

Publications (2)

Publication Number Publication Date
JP2023516889A true JP2023516889A (ja) 2023-04-21
JPWO2021158500A5 JPWO2021158500A5 (ja) 2024-02-09

Family

ID=77062735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022547075A Pending JP2023516889A (ja) 2020-02-03 2021-02-02 フォトニックウェハ通信システム及び関連するパッケージ

Country Status (6)

Country Link
US (1) US11947164B2 (ja)
EP (1) EP4100773A4 (ja)
JP (1) JP2023516889A (ja)
KR (1) KR20220137062A (ja)
TW (1) TW202137420A (ja)
WO (1) WO2021158500A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11202108868TA (en) 2019-03-06 2021-09-29 Lightmatter Inc Photonic communication platform
US11569174B2 (en) * 2021-02-18 2023-01-31 Wolfspeed, Inc. Integrated power module
US20230077877A1 (en) * 2021-09-10 2023-03-16 Advanced Semiconductor Engineering, Inc. Photonic package and method of manufacturing the same
WO2023064337A1 (en) * 2021-10-13 2023-04-20 Lightmatter, Inc. Multi-tenant isolation on a multi-reticle photonic communication platform
WO2024047981A1 (ja) * 2022-09-02 2024-03-07 株式会社村田製作所 電子回路モジュール

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5771323A (en) 1996-08-28 1998-06-23 Hewlett-Packard Company Micro-photonics module
US5930429A (en) * 1997-07-01 1999-07-27 Hewlett-Packard Company Micro-photonics module integrated on a single substrate
US6202165B1 (en) 1998-07-23 2001-03-13 Conexant Systems, Inc. Photonic clock distribution method and apparatus for electronic systems
US6684007B2 (en) * 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
US6650803B1 (en) 1999-11-02 2003-11-18 Xros, Inc. Method and apparatus for optical to electrical to optical conversion in an optical cross-connect switch
US6477285B1 (en) 2000-06-30 2002-11-05 Motorola, Inc. Integrated circuits with optical signal propagation
US7941056B2 (en) 2001-08-30 2011-05-10 Micron Technology, Inc. Optical interconnect in high-speed memory systems
US20080044128A1 (en) 2001-10-09 2008-02-21 Infinera Corporation TRANSMITTER PHOTONIC INTEGRATED CIRCUITS (TxPICs) AND OPTICAL TRANSPORT NETWORK SYSTEM EMPLOYING TxPICs
US7251386B1 (en) 2004-01-14 2007-07-31 Luxtera, Inc Integrated photonic-electronic circuits and systems
JP3987500B2 (ja) * 2004-02-17 2007-10-10 浜松ホトニクス株式会社 光配線基板および光配線基板の製造方法
US7894699B2 (en) 2006-10-16 2011-02-22 Hewlett-Packard Development Company, L.P. Photonic based interconnects for interconnecting multiple integrated circuits
JP4825739B2 (ja) * 2007-06-22 2011-11-30 株式会社日立製作所 光電気混載基板と光電気パッケージとの構造体
US7898885B2 (en) 2007-07-19 2011-03-01 Micron Technology, Inc. Analog sensing of memory cells in a solid state memory device
US8346087B2 (en) 2007-09-28 2013-01-01 Oracle America, Inc. Wavelength-division multiplexing for use in multi-chip systems
US8059443B2 (en) 2007-10-23 2011-11-15 Hewlett-Packard Development Company, L.P. Three-dimensional memory module architectures
US8064739B2 (en) 2007-10-23 2011-11-22 Hewlett-Packard Development Company, L.P. Three-dimensional die stacks with inter-device and intra-device optical interconnect
CN101932963A (zh) 2008-01-30 2010-12-29 惠普发展公司，有限责任合伙企业 光学互连
US8831437B2 (en) 2009-09-04 2014-09-09 Luxtera, Inc. Method and system for a photonic interposer
JP5656853B2 (ja) 2008-10-27 2015-01-21 ジェナリーテ， インコーポレイテッド 光学的な探査及び検知に基づくバイオセンサ
US8450186B2 (en) 2009-09-25 2013-05-28 Intel Corporation Optical modulator utilizing wafer bonding technology
US8862178B2 (en) 2010-02-24 2014-10-14 Qualcomm Incorporated Methods and systems for managing participation in multiple wireless networks
WO2011143548A2 (en) 2010-05-14 2011-11-17 Cornell University Electro-optic modulator structures, related methods and applications
WO2012049273A1 (en) 2010-10-14 2012-04-19 Rwth Aachen Laser to chip coupler
US9099965B2 (en) 2010-12-01 2015-08-04 Stmicroelectronics S.R.L. Integrated driver and related method
US8222084B2 (en) 2010-12-08 2012-07-17 Skorpios Technologies, Inc. Method and system for template assisted wafer bonding
JP5897414B2 (ja) 2011-08-23 2016-03-30 日本オクラロ株式会社 光デバイスの製造方法
US9331051B2 (en) 2011-11-04 2016-05-03 Technische Universiteit Eindhoven Wafer scale technique for interconnecting vertically stacked dies
US9627357B2 (en) 2011-12-02 2017-04-18 Intel Corporation Stacked memory allowing variance in device interconnects
WO2013086047A1 (en) 2011-12-06 2013-06-13 Cornell University Integrated multi-chip module optical interconnect platform
WO2013100995A1 (en) * 2011-12-28 2013-07-04 Intel Corporation Photonic package architecture
US9697147B2 (en) 2012-08-06 2017-07-04 Advanced Micro Devices, Inc. Stacked memory device with metadata management
US9236958B2 (en) 2012-08-10 2016-01-12 Skorpios Technologies, Inc. Method and system for performing testing of photonic devices
US9922887B2 (en) 2012-12-11 2018-03-20 Acacia Communications, Inc. Wafer-scale testing of photonic integrated circuits using horizontal spot-size converters
KR102048251B1 (ko) 2013-03-14 2019-11-25 삼성전자주식회사 메모리 칩 패키지, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
US9094135B2 (en) 2013-06-10 2015-07-28 Freescale Semiconductor, Inc. Die stack with optical TSVs
US9766409B2 (en) 2013-06-10 2017-09-19 Nxp Usa, Inc. Optical redundancy
WO2016008771A1 (en) 2014-07-14 2016-01-21 University Of Copenhagen Optical device having efficient light-matter interface for quantum simulations
US9671572B2 (en) * 2014-09-22 2017-06-06 Oracle International Corporation Integrated chip package with optical interface
US9558779B2 (en) 2014-12-22 2017-01-31 Mohammad A Mazed System on chip (SoC) based on phase transition and/or phase change material
US20160191188A1 (en) 2014-12-31 2016-06-30 Alcatel-Lucent Usa Inc. System and method for local interconnection of optical nodes
US9678271B2 (en) * 2015-01-26 2017-06-13 Oracle International Corporation Packaged opto-electronic module
US9976844B2 (en) 2015-02-06 2018-05-22 Medlumics S.L. Miniaturized OCT package and assembly thereof
US9606308B2 (en) 2015-02-27 2017-03-28 International Business Machines Corporation Three dimensional self-alignment of flip chip assembly using solder surface tension during solder reflow
US9910232B2 (en) 2015-10-21 2018-03-06 Luxtera, Inc. Method and system for a chip-on-wafer-on-substrate assembly
EP3400486B1 (en) * 2016-01-04 2023-06-07 Infinera Corporation Photonic integrated circuit package
IT201600084419A1 (it) * 2016-08-10 2018-02-10 St Microelectronics Srl Procedimento per realizzare dispositivi a semiconduttore, dispositivo e circuito corrispondenti
JP6849907B2 (ja) * 2016-12-01 2021-03-31 富士通株式会社 光モジュール及び光モジュールの製造方法
JP2018195723A (ja) * 2017-05-18 2018-12-06 富士通株式会社 光モジュールおよびその製造方法並びに光トランシーバ
US11239377B2 (en) * 2017-08-07 2022-02-01 Rockley Photonics Limited Optoelectronic module package
US10371893B2 (en) 2017-11-30 2019-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect device and method
US11011503B2 (en) * 2017-12-15 2021-05-18 Invensas Bonding Technologies, Inc. Direct-bonded optoelectronic interconnect for high-density integrated photonics
CN111164751A (zh) * 2017-12-29 2020-05-15 英特尔公司 微电子组件
US10490503B2 (en) * 2018-03-27 2019-11-26 Intel Corporation Power-delivery methods for embedded multi-die interconnect bridges and methods of assembling same
US10859776B2 (en) * 2018-04-06 2020-12-08 The Regents Of The University Of California Optical-electrical interposers
US10872854B2 (en) * 2018-04-25 2020-12-22 Rockley Photonics Limited Electro-optical package and method of fabrication
US10560765B2 (en) 2018-04-25 2020-02-11 Western Digital Technologies, Inc. Node with combined optical and electrical switching
US11367711B2 (en) 2018-05-17 2022-06-21 Lightmatter, Inc. Optically interfaced stacked memories and related methods and systems
US10930628B2 (en) * 2018-06-27 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic semiconductor device and method
US20200111720A1 (en) * 2018-10-05 2020-04-09 Intel Corporation Dual side die packaging for enhanced heat dissipation
SG11202108868TA (en) 2019-03-06 2021-09-29 Lightmatter Inc Photonic communication platform
WO2023039244A1 (en) 2021-09-13 2023-03-16 Lightmatter, Inc. Yield enhancement techniques for photonic communications platform
WO2023064337A1 (en) 2021-10-13 2023-04-20 Lightmatter, Inc. Multi-tenant isolation on a multi-reticle photonic communication platform

Also Published As

Publication number Publication date
WO2021158500A1 (en) 2021-08-12
EP4100773A1 (en) 2022-12-14
US20210242124A1 (en) 2021-08-05
US11947164B2 (en) 2024-04-02
TW202137420A (zh) 2021-10-01
EP4100773A4 (en) 2024-03-20
KR20220137062A (ko) 2022-10-11

Similar Documents

Publication Publication Date Title
US11947164B2 (en) Photonic wafer communication systems and related packages
TWI822972B (zh) 光子通訊平台
US7352925B2 (en) Photoelectronic device and production method of the same
US11791311B2 (en) Electronic device
US11953724B2 (en) Multi-tenant isolation on a multi-reticle photonic communication platform
US20230085268A1 (en) Yield enhancement techniques for photonic communications platform
US7170121B1 (en) Computer system architecture using a proximity I/O switch
JP6664897B2 (ja) 半導体装置
TW202409745A (zh) 光子通訊平台
WO2024077167A1 (en) Method and apparatus for managing heat distribution in a semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240201