JP7346555B2 - 光学的に接合された積層メモリ、並びに関連する方法及びシステム - Google Patents
光学的に接合された積層メモリ、並びに関連する方法及びシステム Download PDFInfo
- Publication number
- JP7346555B2 JP7346555B2 JP2021514285A JP2021514285A JP7346555B2 JP 7346555 B2 JP7346555 B2 JP 7346555B2 JP 2021514285 A JP2021514285 A JP 2021514285A JP 2021514285 A JP2021514285 A JP 2021514285A JP 7346555 B2 JP7346555 B2 JP 7346555B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- memory
- die
- memory device
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12002—Three-dimensional structures
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12004—Combinations of two or more optical elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/26—Optical coupling means
- G02B6/262—Optical details of coupling light into, or out of, or between fibre ends, e.g. special fibre end shapes or associated optical elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1054—Optical output buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1081—Optical input buffers
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/26—Optical coupling means
- G02B6/30—Optical coupling means for use between fibre and thin-film device
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/36—Mechanical coupling means
- G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
- G02B6/3648—Supporting carriers of a microbench type, i.e. with micromachined additional mechanical structures
- G02B6/3652—Supporting carriers of a microbench type, i.e. with micromachined additional mechanical structures the additional structures being prepositioning mounting areas, allowing only movement in one dimension, e.g. grooves, trenches or vias in the microbench surface, i.e. self aligning supporting carriers
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4236—Fixing or mounting methods of the aligned elements
- G02B6/424—Mounting of the optical light guide
- G02B6/4243—Mounting of the optical light guide into a groove
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
- H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
- H01L2225/06534—Optical coupling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Optical Integrated Circuits (AREA)
- Optical Communication System (AREA)
- Optical Couplings Of Light Guides (AREA)
- Memory System (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
Description
光ダイはさらに、1つ以上のTSVと電気的に接続される1つ以上のパッドを備えてもよい。
複数のメモリセルは、複数のソリッドステートのメモリセルを含み得る。
光ダイは、複数の積層メモリ層の一端に配置され得る。
光カプラは、V字溝又は格子カプラ(grating coupler)を備えてもよい。
複数の積層メモリ層は、3次元(3D)構造で互いに積み重ねられ得る。
光ダイは、複数の積層メモリ層に3D結合され得る。
光ダイは、平面を規定する表面を有してもよく、光ダイはさらに、面外光学モードに連結されるように構成された格子カプラを備えてもよい。
この方法はさらに、メモリコントローラを用いて、複数の積層メモリ層のうちの少なくとも1つから1つ以上のビットを受信することと、光トランシーバを用いて、1つ以上のビットで光伝送信号を符号化することと、を含んでもよい。
メモリコントローラは、少なくとも1つの論理要素を備えてもよい。
光ダイは、複数の積層メモリ層に3D結合され得る。
光チャネルは、I/Oインターフェースに連結された第1の端部と、光ダイに連結された第2の端部とを有する光ファイバを備えてもよい。
メモリ装置は、平面を規定する論理ユニットの表面上に配置されてもよい。メモリ装置は第1の面外カプラを備えてもよく、論理ユニットは第2の面外カプラを備え、第1の面外カプラは光チャネルを介して第2の面外カプラに光学的に連結される。
論理ユニットは、光ドメインでデータを処理するための光学回路を備えてもよい。
第1のコンピューティングノードは、1mより長い光ファイバを介して第2のコンピューティングノードに光学的に連結され得る。
光ファイバを光ダイに接続することは、光ファイバを光トランシーバと光学的に接続するように配置することを含み得る。
この方法はさらに、光ダイをプリント回路基板に実装することを含んでもよい。
本発明者らは、データ集約型コンピューティングの普及を制限する主要なボトルネックの1つが、メモリバンド幅(memory bandwidth)及び全体的なメモリ容量の観点から現在のコンピューティングシステムを拡張できないことであることを認識及び理解している。データ集約型コンピューティングでは、膨大な量のデータにアクセスする必要があるだけでなく、広いバンド幅でアクセスする必要もある。メモリバンド幅は、プロセッサが半導体メモリからデータを読み取ったり、半導体メモリに記憶させたりできる速度である。現在のコンピューティングシステムは、汎用プロセッサに基づく実装と比較してメモリバンド幅を増やすためにグラフィックプロセッシングユニット(GPU(graphical processing unit))に依存している。例えば、いくつかのNVIDIA(登録商標)のGPUは、最大256GB/sのバンド幅でメモリからデータを転送する機能を有している。このようなメモリバンド幅は、ほとんどのグラフィックベースアプリケーションにとって十分で有り得るが、例えばディープニューラルネットワーク及び他のタイプの機械学習ネットワーク、並びに高頻度取引用に設計されたコンピューティングシステムなど、特定のデータ集約型アプリケーションにとっては十分ではない。
従来のアーキテクチャの前述した欠点を認識して、本発明者らは、システムの全体的な電力消費に大きな影響を与えることなく、メモリバンド幅及び全体的なメモリ容量を増大できるシステムを開発した。本開示のいくつかの実施形態は、メモリセルの複数の層が互いに積み重ねられた、光学的に接合された積層メモリに向けられ、これにより単位面積あたりのメモリ密度を増加させ、データストリームがメモリユニットとマイクロプロセッサとの間で光キャリアを用いて転送される。導電性配線とは異なり、光チャネル(例えば光ファイバや自由空間光通信(free space optics)等)は、チャネルの長さが長くなっても、メモリとマイクロプロセッサとの間のパスにインピーダンスをもたらさない。そのため、データ転送に消費される電力、及び無視できる程度のビットエラーレートで光チャネルを介して転送できる最大データ速度は、光チャネルの長さの影響を受けない。その結果、GPUベースのシステムのように、メモリユニットをマイクロプロセッサの周囲近くに配置する必要がない。これにより、コンピューティングシステムのアーキテクチャ全体の自由度を向上させることができる。
いくつかの非限定的な実施形態に係る、OISMの一例が図3に示されている。この例では、OISM206は、互いに積み重ねられた複数のDRAM層1,2…Nを含む。各DRAM層はシリコンダイにより形成してもよく、ビットを記憶するための複数のDRAMセルを含んでもよい。DRAMセルは特定の実装に限定されない。DRAM層1,2…Nは、フリップチップボンディング又は他の3次元(3D)統合技術を含むがこれらに限定されない、任意の適切なボンディング技術を使用して互いに結合し得る。以下でさらに説明するように、メモリ層1,2…Nは、シリコン貫通ビア(TSV)を用いて互いに電気的に接続され得る。本願で説明するように複数のDRAM層を互いに積み重ねることにより、PCB上の単位面積あたりのメモリ密度を大幅に増加させ得る。
いくつかの従来のコンピュータアーキテクチャは、共通バスがネットワークの異なるポイント間の通信を可能にするように配置されている。例えば、リングバスは、複数のプロセッサが相互に通信できるようにするために、コンピュータシステムでよく用いられている。従来のリングベースのアーキテクチャの一例が図11Aに示されており、図11Aにおいて、リングは複数のマイクロプロセッサを互いに通信させて配置している。データバッファリングを可能にするために、リングパスに沿って複数のDRAMが用いられ得る。
いくつかの実施形態は、本願に記載のタイプの光学的に接合された積層メモリを製造するための方法に関する。図12は、いくつかの非限定的な実施形態に係る、そのような方法の一例を示している。方法1200は、複数のメモリ層が製造される動作1202から始まる。各層は、別々のシリコンダイ上に形成され得る。動作1202で製造することができるメモリ層のタイプは、DRAM、SRAM、NAND、フラッシュメモリなどを含み、その一例が図3に関連して説明されている。メモリ層は、45nm以下、32nm以下、又は22nm以下、14nm以下、10nm以下、7nm以下、又は5nm以下といった任意の適切な製造ノードを用いて製造され得る。メモリ層は、例えば3Dスタッキング技術及びフリップチップボンディングを含む任意の適切な技術を用いて積み重ねられ得る。積み重ねられると、メモリ層は、シリコン貫通ビア及び/又は酸化物貫通ビアのようなインターコネクトを用いて相互に通信するように配置され得る。
VI.結論
本願の態様は、1つ以上の利点を提供し得、そのいくつかは既に説明されている。これより、そのような利点のいくつかの非限定的な例について説明する。すべての態様及び実施形態が、ここで説明されるすべての利点を必ずしも提供するわけではないことを理解されたい。さらに、本願の態様は、ここで説明されているものに対して付加的な利点を提供し得ることを理解されたい。
このように本願の技術のいくつかの態様及び実施形態が説明されているため、様々な代替、変更、及び改善が当業者によって容易になされることを理解されたい。このような代替、変更、及び改善は、本願において説明されている技術の精神と範囲内のものであることが意図される。したがって、前述の実施形態は単なる例として提示されており、添付の特許請求の範囲及びその均等の範囲内で、本発明の実施形態は、具体的に記載されている以外の方法で実施され得ることを理解されたい。加えて、本願に記載の2つ以上の特徴、システム、物品、材料、及び/又は方法の任意の組み合わせは、そのような特徴、システム、物品、材料、及び/又は方法が相互に矛盾しない限り、本開示の範囲内に含まれる。
不定冠詞「a」及び「an」は、本願の明細書及び特許請求の範囲において使用する場合、明確に反示されない限り、「少なくとも1つ」を意味するものと理解すべきである。
Claims (19)
- メモリ装置であって、
それぞれが複数のメモリセルを含む複数の積層メモリ層と、
前記複数の積層メモリ層に結合され、1つ以上のインターコネクトを介して前記複数の積層メモリ層の少なくとも1つと電気的に接続される光ダイと、を備え、
前記光ダイは、基板上に形成され、前記光ダイは、
前記基板上に一体化された光導波路を備える光トランシーバと、
前記複数の積層メモリ層のうちの少なくとも1つの読み取り及び書き込み動作の少なくとも1つを制御するように構成され、前記基板上に前記光導波路と共に一体化されたトランジスタを備えるメモリコントローラと、を備える、メモリ装置。 - 前記1つ以上のインターコネクトは、1つ以上のシリコン貫通ビア(TSV)を含む、請求項1に記載のメモリ装置。
- 前記光ダイはさらに、前記1つ以上のTSVと電気的に接続される1つ以上のパッドを備える、請求項2に記載のメモリ装置。
- 前記メモリコントローラは、少なくとも1つの論理要素を備える、請求項1に記載のメモリ装置。
- 前記複数のメモリセルは、複数のソリッドステートのメモリセルを備える、請求項1に記載のメモリ装置。
- 前記光ダイは、前記複数の積層メモリ層の一端に配置される、請求項1に記載のメモリ装置。
- 前記光ダイはさらに、光ファイバを前記光トランシーバにエッジ連結するように配置された光カプラを備える、請求項1に記載のメモリ装置。
- 前記光カプラは、V字溝又は格子カプラを備える、請求項7に記載のメモリ装置。
- 前記光トランシーバは、波長分割多重(WDM)を実行するように構成される、請求項1に記載のメモリ装置。
- 前記複数の積層メモリ層は、3次元(3D)構造で互いに積み重ねられる、請求項1に記載のメモリ装置。
- 前記光トランシーバは、少なくとも1つの光検出器及び少なくとも1つの光変調器を備える、請求項1に記載のメモリ装置。
- 前記光ダイは、前記複数の積層メモリ層に3D結合される、請求項1に記載のメモリ装置。
- 前記光ダイは、シリコンオンインシュレータ(SOI)基板により形成される、請求項1に記載のメモリ装置。
- 前記光ダイは、平面を規定する表面を有し、前記光ダイはさらに、面外光学モードに連結されるように構成された格子カプラを備える、請求項1に記載のメモリ装置。
- 前記光導波路及び前記トランジスタは、前記基板の共通のシリコン層に形成される、請求項1に記載のメモリ装置。
- 複数の積層メモリ層及び光ダイを備えるメモリ装置にアクセスするための方法であって、前記光ダイは基板上に形成され、前記光ダイは光トランシーバ及びメモリコントローラを備え、前記光トランシーバは光導波路を備え、前記メモリコントローラは前記光導波路と共に前記基板上に一体化されたトランジスタを備え、前記方法は、
前記光導波路を用いて、光信号を受信すること、
前記光トランシーバを用いて、前記光信号を電気信号に変換することと、
前記メモリコントローラを用いて、前記電気信号に基づいて複数の制御信号を生成すること、及び前記光ダイに結合された前記複数の積層メモリ層に前記複数の制御信号を送信することと、を含む方法。 - 前記複数の積層メモリ層のうちの少なくとも1つを用いて、前記複数の制御信号の受信に応答して書き込み及び読み取り動作の少なくとも1つを実行することをさらに含む、請求項16に記載の方法。
- 光ファイバを介して前記光ダイに光学的に結合された論理ユニットを用いて、前記光信号を前記光トランシーバに送信することをさらに含む、請求項16に記載の方法。
- 前記メモリコントローラを用いて、前記複数の積層メモリ層のうちの少なくとも1つから1つ以上のビットを受信することと、
前記光トランシーバを用いて、前記1つ以上のビットで光伝送信号を符号化することと、をさらに含む、請求項16に記載の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023144166A JP2023168350A (ja) | 2018-05-17 | 2023-09-06 | 光学的に接合された積層メモリ、並びに関連する方法及びシステム |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862673046P | 2018-05-17 | 2018-05-17 | |
US62/673,046 | 2018-05-17 | ||
US201862680195P | 2018-06-04 | 2018-06-04 | |
US62/680,195 | 2018-06-04 | ||
PCT/US2019/029803 WO2019221902A1 (en) | 2018-05-17 | 2019-04-30 | Optically interfaced stacked memories and related methods and systems |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023144166A Division JP2023168350A (ja) | 2018-05-17 | 2023-09-06 | 光学的に接合された積層メモリ、並びに関連する方法及びシステム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2021524977A JP2021524977A (ja) | 2021-09-16 |
JPWO2019221902A5 JPWO2019221902A5 (ja) | 2022-05-12 |
JP7346555B2 true JP7346555B2 (ja) | 2023-09-19 |
Family
ID=68540900
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021514285A Active JP7346555B2 (ja) | 2018-05-17 | 2019-04-30 | 光学的に接合された積層メモリ、並びに関連する方法及びシステム |
JP2023144166A Pending JP2023168350A (ja) | 2018-05-17 | 2023-09-06 | 光学的に接合された積層メモリ、並びに関連する方法及びシステム |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023144166A Pending JP2023168350A (ja) | 2018-05-17 | 2023-09-06 | 光学的に接合された積層メモリ、並びに関連する方法及びシステム |
Country Status (9)
Country | Link |
---|---|
US (1) | US11367711B2 (ja) |
EP (1) | EP3811219A4 (ja) |
JP (2) | JP7346555B2 (ja) |
KR (1) | KR20210020925A (ja) |
CN (1) | CN112400161A (ja) |
CA (1) | CA3100481A1 (ja) |
SG (1) | SG11202011400PA (ja) |
TW (1) | TW202013668A (ja) |
WO (1) | WO2019221902A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020181097A1 (en) | 2019-03-06 | 2020-09-10 | Lightmatter, Inc. | Photonic communication platform |
WO2020232573A1 (en) | 2019-05-17 | 2020-11-26 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device with static random-access memory |
JP7407203B2 (ja) * | 2019-05-17 | 2023-12-28 | 長江存儲科技有限責任公司 | スタティックランダムアクセスメモリを有する3次元メモリデバイスのキャッシュプログラム動作 |
US11676636B2 (en) * | 2019-09-05 | 2023-06-13 | Seagate Technology Llc | Scalable storage device |
US20210096311A1 (en) * | 2019-09-27 | 2021-04-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Photonic semiconductor device and method of manufacture |
KR20210098728A (ko) | 2020-02-03 | 2021-08-11 | 삼성전자주식회사 | 적층형 메모리 장치 및 상기 적층형 메모리 장치의 동작 방법 |
EP4100773A4 (en) | 2020-02-03 | 2024-03-20 | Lightmatter, Inc. | PHOTONIC UNIT COMMUNICATION SYSTEMS AND ASSOCIATED PACKAGING |
TW202209323A (zh) * | 2020-02-14 | 2022-03-01 | 美商爾雅實驗室公司 | 藉由單體式封裝光學i/o實施的遠端記憶體架構 |
CN111399116A (zh) * | 2020-04-24 | 2020-07-10 | 罕王微电子(辽宁)有限公司 | 一种堆叠式光波导结构及制备方法 |
CN114660710B (zh) * | 2020-12-23 | 2023-04-07 | 中国科学院半导体研究所 | 晶圆级光互连与交换片上系统 |
US11880263B2 (en) * | 2021-05-13 | 2024-01-23 | Meta Platforms, Inc. | Systems having disaggregated components coupled by optical media |
CN118202286A (zh) | 2021-10-13 | 2024-06-14 | 光物质公司 | 多光罩光子通信平台上的多租户隔离 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005502127A (ja) | 2001-08-30 | 2005-01-20 | マイクロン テクノロジー インコーポレイテッド | 高速メモリーシステムにおける光相互接続 |
JP2011503760A (ja) | 2007-10-23 | 2011-01-27 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | 3次元メモリモジュールアーキテクチャ |
JP2015062027A (ja) | 2008-10-27 | 2015-04-02 | ジェナリーテ, インコーポレイテッド | 光学的な探査及び検知に基づくバイオセンサ |
JP2018506072A (ja) | 2015-02-06 | 2018-03-01 | メドルミクス, エセ.エレ.Medlumics, S.L. | 小型化octパッケージおよびその組立品 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6202165B1 (en) | 1998-07-23 | 2001-03-13 | Conexant Systems, Inc. | Photonic clock distribution method and apparatus for electronic systems |
US20080044128A1 (en) | 2001-10-09 | 2008-02-21 | Infinera Corporation | TRANSMITTER PHOTONIC INTEGRATED CIRCUITS (TxPICs) AND OPTICAL TRANSPORT NETWORK SYSTEM EMPLOYING TxPICs |
US7251386B1 (en) * | 2004-01-14 | 2007-07-31 | Luxtera, Inc | Integrated photonic-electronic circuits and systems |
US7894699B2 (en) | 2006-10-16 | 2011-02-22 | Hewlett-Packard Development Company, L.P. | Photonic based interconnects for interconnecting multiple integrated circuits |
US7898885B2 (en) * | 2007-07-19 | 2011-03-01 | Micron Technology, Inc. | Analog sensing of memory cells in a solid state memory device |
US8346087B2 (en) | 2007-09-28 | 2013-01-01 | Oracle America, Inc. | Wavelength-division multiplexing for use in multi-chip systems |
US8831437B2 (en) * | 2009-09-04 | 2014-09-09 | Luxtera, Inc. | Method and system for a photonic interposer |
US8450186B2 (en) | 2009-09-25 | 2013-05-28 | Intel Corporation | Optical modulator utilizing wafer bonding technology |
WO2011143548A2 (en) | 2010-05-14 | 2011-11-17 | Cornell University | Electro-optic modulator structures, related methods and applications |
WO2012049273A1 (en) | 2010-10-14 | 2012-04-19 | Rwth Aachen | Laser to chip coupler |
US9099965B2 (en) | 2010-12-01 | 2015-08-04 | Stmicroelectronics S.R.L. | Integrated driver and related method |
US8222084B2 (en) | 2010-12-08 | 2012-07-17 | Skorpios Technologies, Inc. | Method and system for template assisted wafer bonding |
JP5897414B2 (ja) | 2011-08-23 | 2016-03-30 | 日本オクラロ株式会社 | 光デバイスの製造方法 |
US9331051B2 (en) * | 2011-11-04 | 2016-05-03 | Technische Universiteit Eindhoven | Wafer scale technique for interconnecting vertically stacked dies |
CN103946980B (zh) | 2011-12-02 | 2017-06-20 | 英特尔公司 | 允许装置互连中的变化的堆栈式存储器 |
WO2013086047A1 (en) | 2011-12-06 | 2013-06-13 | Cornell University | Integrated multi-chip module optical interconnect platform |
US9697147B2 (en) * | 2012-08-06 | 2017-07-04 | Advanced Micro Devices, Inc. | Stacked memory device with metadata management |
US9236958B2 (en) | 2012-08-10 | 2016-01-12 | Skorpios Technologies, Inc. | Method and system for performing testing of photonic devices |
US9922887B2 (en) | 2012-12-11 | 2018-03-20 | Acacia Communications, Inc. | Wafer-scale testing of photonic integrated circuits using horizontal spot-size converters |
US9766409B2 (en) | 2013-06-10 | 2017-09-19 | Nxp Usa, Inc. | Optical redundancy |
US9798083B2 (en) * | 2014-07-14 | 2017-10-24 | University Of Copenhagen | Optical device having efficient light-matter interface for quantum simulations |
US9558779B2 (en) * | 2014-12-22 | 2017-01-31 | Mohammad A Mazed | System on chip (SoC) based on phase transition and/or phase change material |
US20160191188A1 (en) | 2014-12-31 | 2016-06-30 | Alcatel-Lucent Usa Inc. | System and method for local interconnection of optical nodes |
US9910232B2 (en) * | 2015-10-21 | 2018-03-06 | Luxtera, Inc. | Method and system for a chip-on-wafer-on-substrate assembly |
US10371893B2 (en) | 2017-11-30 | 2019-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid interconnect device and method |
US10560765B2 (en) * | 2018-04-25 | 2020-02-11 | Western Digital Technologies, Inc. | Node with combined optical and electrical switching |
WO2020181097A1 (en) | 2019-03-06 | 2020-09-10 | Lightmatter, Inc. | Photonic communication platform |
-
2019
- 2019-04-30 SG SG11202011400PA patent/SG11202011400PA/en unknown
- 2019-04-30 CN CN201980046732.5A patent/CN112400161A/zh active Pending
- 2019-04-30 US US17/055,549 patent/US11367711B2/en active Active
- 2019-04-30 JP JP2021514285A patent/JP7346555B2/ja active Active
- 2019-04-30 CA CA3100481A patent/CA3100481A1/en not_active Abandoned
- 2019-04-30 EP EP19803311.0A patent/EP3811219A4/en active Pending
- 2019-04-30 KR KR1020207036475A patent/KR20210020925A/ko not_active Application Discontinuation
- 2019-04-30 WO PCT/US2019/029803 patent/WO2019221902A1/en active Application Filing
- 2019-05-06 TW TW108115495A patent/TW202013668A/zh unknown
-
2023
- 2023-09-06 JP JP2023144166A patent/JP2023168350A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005502127A (ja) | 2001-08-30 | 2005-01-20 | マイクロン テクノロジー インコーポレイテッド | 高速メモリーシステムにおける光相互接続 |
JP2011503760A (ja) | 2007-10-23 | 2011-01-27 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | 3次元メモリモジュールアーキテクチャ |
JP2015062027A (ja) | 2008-10-27 | 2015-04-02 | ジェナリーテ, インコーポレイテッド | 光学的な探査及び検知に基づくバイオセンサ |
JP2018506072A (ja) | 2015-02-06 | 2018-03-01 | メドルミクス, エセ.エレ.Medlumics, S.L. | 小型化octパッケージおよびその組立品 |
Also Published As
Publication number | Publication date |
---|---|
TW202013668A (zh) | 2020-04-01 |
CA3100481A1 (en) | 2019-11-21 |
JP2023168350A (ja) | 2023-11-24 |
JP2021524977A (ja) | 2021-09-16 |
US20210118853A1 (en) | 2021-04-22 |
CN112400161A (zh) | 2021-02-23 |
SG11202011400PA (en) | 2020-12-30 |
WO2019221902A1 (en) | 2019-11-21 |
EP3811219A1 (en) | 2021-04-28 |
EP3811219A4 (en) | 2022-03-16 |
KR20210020925A (ko) | 2021-02-24 |
US11367711B2 (en) | 2022-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7346555B2 (ja) | 光学的に接合された積層メモリ、並びに関連する方法及びシステム | |
US11860413B2 (en) | Photonic communication platform | |
KR101513324B1 (ko) | 3차원 다이 스택을 포함하는 장치 및 반도체 다이의 3차원 스택을 갖는 장치 | |
JP6294838B2 (ja) | 高密度に実装された光インターコネクトを有するチップアセンブリ構成 | |
US9495295B1 (en) | Photonics-optimized processor system | |
Fotouhi et al. | Enabling scalable chiplet-based uniform memory architectures with silicon photonics | |
Ho et al. | Silicon photonic interconnects for large-scale computer systems | |
Grani et al. | Design and evaluation of AWGR-based photonic NoC architectures for 2.5 D integrated high performance computing systems | |
Ritter et al. | Optical technologies for data communication in large parallel systems | |
US20230314742A1 (en) | Photonic communication platform and related architectures, systems and methods | |
Moralis‐Pegios et al. | Silicon circuits for chip‐to‐chip communications in multi‐socket server board interconnects | |
US20240219635A1 (en) | Photonic communication platform | |
WO2023177417A1 (en) | Photonic fabric with optical interface for connection to memory | |
Lu et al. | High Bandwidth and Energy Efficient Electrical-Optical System Integration Using COUPE Technology | |
Joshi | Techniques for Fully Integrated Intra/Inter Chip Optical Communication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220428 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220428 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230906 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7346555 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |