JP2018506072A - 小型化ｏｃｔパッケージおよびその組立品 - Google Patents

Abstract

チップパッケージは、筐体と、上記筐体の外側に結合された少なくとも１つの電気的接続と、光集積回路と、走査装置とを含む。上記光集積回路および上記走査装置は、上記筐体内に配置される。上記光集積回路は、光線を導光する少なくとも１つの導波管を有する。上記走査装置は、上記筐体外の焦点面にて上記光線の左右走査を行う。上記光集積回路と上記走査装置との間で上記光線が結合されるように、上記光集積回路に対して上記走査装置のアライメントを行う。

Description

発明の詳細な説明

〔背景技術〕
（関連出願の記述）
本出願は、２０１５年２月６日に出願された米国仮出願第６２／１１３，１７０号による利益を主張するものであり、仮出願で開示されたその全体が参照によって本明細書に組み込まれる。

（技術分野）
本発明の実施形態は、小型化ＯＣＴシステムの設計に関する。

（背景技術）
光干渉断層撮影（ＯＣＴ）は、多数の分野で広く使われている撮影技術であり、各種試料の上下回転撮影を行うことができる。当該撮影技術は、高度な視覚フィードバックを医師に提供するとともに様々な疾患の診断の手助けとなるように皮膚および組織のＯＣＴデータが用いられる医療分野において広く利用されている。ＯＣＴシステムの小型化は、多くの部品を必要とし、かつ光学素子間の結合感度が高いため、困難である。

〔発明の概要〕
本明細書で提示される実施形態において、統合され小型化されたＯＣＴシステムの設計と、当該システムの組立方法とを提供する。

実施形態において、チップパッケージは、筐体と、上記筐体の外側に結合された少なくとも１つの電気的接続と、光集積回路と、走査装置とを含む。上記光集積回路および上記走査装置は、上記筐体内に配置される。上記光集積回路は、光線を導光する少なくとも１つの導波管を有する。上記走査装置は、上記筐体外の焦点面にて上記光線の左右走査を行う。上記光集積回路と上記走査装置との間で上記光線が結合されるように、上記光集積回路に対して上記走査装置のアライメントを行う。

別の実施形態において、方法は、光集積回路の片側にヒートシンクを取り付ける工程と、上記ヒートシンクの、上記光集積回路を取り付けた側とは反対側をパッケージの基板に取り付ける工程とを含む。上記方法は、上記ヒートシンクに光検出器を取り付ける工程をさらに含む。上記方法は、上記ヒートシンクにファイバ取付台を取り付ける工程をさらに含む。上記ファイバ取付台は、上記パッケージ内にて光ファイバを保持し、当該光ファイバのアライメントの手助けをする。上記方法は、上記パッケージの上記基板に走査装置を取り付ける工程をさらに含み、上記走査装置を取り付ける上記工程と、上記ファイバ取付台を取り付ける上記工程と、上記光検出器を取り付ける上記工程とを行うことによって、上記光集積回路と、上記光検出器と、上記ファイバ取付台と、上記走査装置との間を進む光線の結合効率が最大になるように、上記光集積回路と、上記光検出器と、上記ファイバ取付台と、上記走査装置とのアライメントが行われる。

〔図面の簡単な説明〕
本明細書に組み込まれかつ本明細書の一部を成す添付図面は、本発明の実施形態を示すものであり、本明細書とともに本発明の原理を説明しかつ当業者が本発明を実施し利用するのにも役立つものである。

図１は、実施形態に係る、チップパッケージを示す。

図２は、チップパッケージの寸法例を示す。

図３は、フォトダイオードアレイの電気光学特性の一例を示す。

図４は、実施形態に係る、ヒートスプレッダ素子を示す。

図５は、実施形態に係る、ファイバ取付構造物を示す。

図６は、偏光子のスペクトル反応の一例を示す。

図７は、実施形態に係る、マイクロレンズアレイを示す。

図８は、実施形態に係る、光集積回路の入出力を示す。

図９は、実施形態に係る、走査装置を示す。

図１０は、リブ導波管の一例と、当該リブ導波管内での対応するビームプロファイルとを示す。

図１１は、光ファイバのビームプロファイルの一例を示す。

図１２は、導波管の結合損失の一例を示す。

図１３は、導光媒体間におけるアライメントの許容誤差の一例を示す。

図１４は、光集束のシミュレーションの一例を示す。

図１５は、ファイバのアライメントの許容誤差の一例を示す。

図１６は、実施形態に係る、導波管への光の結合損失のシミュレーションを示す。

図１７Ａは、いくつかの実施形態に係る、結合効率のシミュレーションを示す。

図１７Ｂは、いくつかの実施形態に係る、結合効率のシミュレーションを示す。

図１８は、実施形態に係る、分離距離に基づいた空間的許容誤差のシミュレーションを示す。

図１９は、実施形態に係る、積層ヒートシンク設計を示す。

図２０は、実施形態に係る、干渉計の見本アームと基準アームとの均衡を示す。

図２１は、実施形態に係る、回路基板とフォトダイオードアレイとの組立品の一例を示す。

図２２は、実施形態に係る、走査装置の組立品の一例を示す。

図２３は、ワイヤボンディングの構成例を示す。

図２４は、素子をパッケージ内に配置するための組立品の一例を示す。

図２５は、素子をパッケージ内に配置するための組立品の上記一例の別の図を示す。

図２６は、実施形態に係る、取付ブラケットを示す。

図２７は、実施形態に係る、素子をパッケージ内に配置するための組立品の上記一例と、上記取付ブラケットとを示す。

図２８は、実施形態に係る、素子をパッケージ内に配置するための組立品の上記一例と、上記取付ブラケットとの別の図を示す。

図２９は、実施形態に係る、レンズアレイの組み立ておよびアライメントの様々な段階を示す。

図３０は、実施形態に係る、レンズアレイの組み立ておよびアライメントの様々な段階を示す。

図３１は、実施形態に係る、レンズアレイの組み立ておよびアライメントの様々な段階を示す。

図３２は、実施形態に係る、光集積回路の導波管に対するファイバ取付台のアライメントを示す。

図３３は、実施形態に係る、光集積回路の導波管に対するファイバ取付台のアライメントを示す。

図３４は、実施形態に係る、方法を示す。

本発明の実施形態は、上述の添付図面を参照して記載される。当該図面の中には、原型部品の、具体的な測定値、寸法および／または写真を示すものがあるが、それらは、本発明の範囲を限定するものとして考えられるべきではなく、むしろ当該図面は本発明の実施形態の例を提供する。

〔発明を実施するための形態〕
以下に具体的な構成を説明するが、当該説明は具体的に示すことのみを目的として行われるものであると理解されるべきである。当業者であれば、本発明の精神および範囲内にあるその他の構成も可能であることはわかるであろう。また、当業者にとっては、本発明をその他様々に応用することができることは明らかであろう。

なお、本明細書中における「一実施形態」、「実施形態」、「実施形態例」等への言及は、当該実施形態が特定の特徴、構造または特性を有してもよいことを示すが、全ての実施形態が当該特定の特徴、構造または特性を必ずしも有さなくてもよい。また、それらの用語は、同じ実施形態に必ずしも言及するものでない。さらに、ある特定の特徴、構成または特性がある実施形態に関連して記載される場合には、当該特徴、構成または特性がその他の実施形態に関連してもたらされることが明確に記載されているかどうかは、当業者の知る限りにおいてである。

本明細書における実施形態は、集積チップパッケージの設計および製造方法に関する。上記パッケージは、光干渉断層撮影（ＯＣＴ）等の技術を用いて画像を取得するように設計された光学素子、光電素子、および電気素子を含むことができる。ここで、「電磁放射」、「光」、「放射線」、および「光ビーム」という用語は全て、各種素子およびシステムを伝播する同一の電磁信号を述べるのに用いられる。

図１は、実施形態に係る、チップパッケージ１００のレイアウトを示す。一例として、チップパッケージ１００は、ピン数４０の蝶型パッケージである。チップパッケージ１００は、内部に配置された各種素子を囲む筐体１を含む。図２は、チップパッケージ１００の設計図の一例を示す。チップパッケージ１００は、回路基板２を含む。回路基板２は、上記ピンに送られる前の検出済みＯＣＴ信号を増幅することができる。さらに、回路基板２は、フォトダイオードアレイ３に分極電圧駆動をもたらすことができる。一例として、フォトダイオードアレイ３は、インジウムガリウム砒素（ＩｎＧａＡｓ）活性層を含む。図３は、フォトダイオードアレイ３の電気光学特性の一例を示す。

実施形態によれば、チップパッケージ１００は光集積回路（ＰＩＣ）１０を含む。ＰＩＣ１０は、例えば、Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ（ＳＯＩ）台を用いて製造される。ＰＩＣ１０は、オンチップ無動手段によって影響される空間において上下走査の範囲が約３ｍｍである、ＯＣＴシステムの全Ａ走査を行うことができる。ＰＩＣ１０は、上記ＯＣＴシステムの上記全Ａ走査を行うために干渉計構成を有することができる。設計波長は、およそ１３００ｎｍであるが、それ以外の赤外線波長であってもよい。ＰＩＣ１０は、以下に記載の３つの光学用の開口を有することができる。１つ目の開口は、光源からの光を受光し、２つ目の開口は、走査装置１３によって誘発された遅延と分散とを補償する素子のアライメントのみを行い、３つ目の開口は上記ＯＣＴシステムのＢ走査を行う走査装置１３に光を入射するのに用いられる。ＰＩＣ１０は、均衡のとれた検出が行われるようにさらに２つの光学用の開口を有することができる。図８は、ＰＩＣ１０の略図例を示す。ＰＩＣ１０は、光が各種導波管を通過する際にその光の複屈折補償を提供するとともに（上記上下走査の上記範囲を変更するための）統合遅延線を提供する光学構成を有することができる。また、ＰＩＣ１０は、色分散の影響を補償する光学構成を有することもできる。ＰＩＣ１０が有することができる当該光学構成のより詳細な例は、係属中の米国出願１４／１２９，３６７、１４／００５,１７２、１４／２９９，７２５、および１４／５８４,５９２に挙げられており、当該米国出願で開示されたその全体が参照によって本明細書に組み込まれる。

チップパッケージ１００は、ヒートスプレッダ４をさらに含むことができる。ヒートスプレッダ４は、熱伝導の高い材料を用いて機械で製造された高性能な光学台であってもよい。上記材料の一例として窒化アルミニウムが挙げられる。使用する上記材料は、熱伝導率および熱膨張率（ＣＴＥ）に基づいて決められる。ヒートスプレッダ４を使用する目的は、ＰＩＣ１０が局所的に発生した熱をより大きな範囲に拡散させることである。ヒートスプレッダ４を用いることにより、冷却効率を高めることができる。さらに、機械的特性を発揮して、ヒートスプレッダ４の上でアライメントが行われる各種部品の高さが揃うようにすることができる。図４は、ヒートスプレッダ４の機械図の一例を示しており、２つの異なる材料を略述している。

実施形態によれば、チップパッケージ１００はサーミスター５を含む。実施形態によれば、チップパッケージ１００はファイバ取付台６をさらに含む。ファイバ取付台６は、光ファイバ１５ａおよび１５ｂのうちの少なくとも１つのアライメントを行うためのＶ字溝チップであってもよい。実施形態によれば、取付台要素６上での上記２つの光ファーバー間の全ピッチはおよそ７５０μｍである。光ファイバ１５ａおよび１５ｂは、Ｒ＜０．５％＠１．３２μｍ±５０ｎｍである反射防止膜で覆うことができる。短い方の光ファイバ１５ｂは、金または銀の末端反射面を有することができる。光ファイバ１５ｂは、チップパッケージ１００内で走査装置１３によって誘発された遅延および分散を補償するものである。図５は、密閉フェルールを備えた一般的なファイバＶ字溝アレイ（ＦＶＡ）の図を一例として示す。ファイバ取付台６は、上記光源の光を伝える光ファイバ１５ａのアライメントをＰＩＣ１０の導波管に対して行うのを手助けするように設計することができる。

実施形態によれば、チップパッケージ１００は偏光素子７を含む。偏光素子７を用いて、偏光主軸で偏光しない光を取り除くことができる。検出において、上記偏光主軸によって規定される偏光とは異なる偏光を特徴とする光は、全ＳＮ比を干渉し低下させるであろう。図６は、一例としての偏光素子７の透過率およびコントラストに換算したスペクトル反応を示す。

実施形態によれば、チップパッケージ１００はレンズアレイ８を含む。レンズアレイ８は、レンズ素子間のピッチが２５０ミクロンであるマイクロレンズアレイであってもよい。マイクロオプティクスを用いて上記光ファイバを出るモードをＰＩＣ１０の入力導波管の伝播モードに合わせることができ、それによって結合損失が減少する。上記光ファイバとＰＩＣ１０との中間にオプティクスを集めることは、以下に記載されるようにアライメントの許容誤差を少なくする助けとなる。図７は、実施形態に係る、任意の大きさのマイクロレンズアレイの三次元図を示す。

実施形態によれば、チップパッケージ１００は冷却素子９を含む。冷却素子９は、熱電冷却機であってもよい。冷却素子９は、ＰＩＣ１０の基準温度を安定させる。そのため、ＰＩＣ１０内の素子の光学性能依存が制御される。また、ヒートスプレッダ４上にて温度を一定に保つことによって、与えられた熱膨張性に起因する、ヒートスプレッダ４上で引き起こされる部品間のずれを防止することができる。

チップパッケージ１００は、回路基板インターポーザ１１を含むことができる。インターポーザ１１は、補助接続を可能にする電気接触領域を提供するものである。インターポーザ１１は、ＰＩＣ１０とチップパッケージ１の上記ピンとのボンディングの接続数を最適にすることができる。また、インターポーザ１１を用いることでワイヤを短くすることができ、それによってワイヤ間の意図しない接触の蓋然性と接着不足の蓋然性とを低くすることができる。インターポーザ１１の一例として、１／２オンスの銅箔と標準ＦＲ４構造とを有する片面基板が挙げられる。

チップパッケージ１００は、インターポーザ１１の高さをＰＩＣ１０の高さに合わせるのに用いられるブロック１２を含むことができる。一例として、インターポーザ１１は、ブロック１２の上に取り付けられる。ブロック１２は、金属、プラスチックまたはポリマーを材料として機械で製造することができる。

実施形態によれば、チップパッケージ１００は走査装置１３を含む。実施形態によれば、走査装置１３は、ＰＩＣ１０によって行われるＡ走査とともに、二次元のＯＣＴ走査を可能にするＢ走査を行う。走査装置１３は、焦点面にて所望の走査範囲（例えば、１２ｍｍ）を提供する。さらに、走査装置１３は、上記走査範囲にそって左右方向の分解能を調整し、それによって所望の被写界深度を確かなものとする。走査装置１３は、胴部（光線視準）と基幹部（左右走査と光線集束）とを含むことができる。また、上記胴部は上記基幹部にそって前後に動かすことができるため、走査装置１３の全光路を調節することができる。上記調節は、遅延と分散とを補償するシステムにおける組立許容誤差を補償するために行うことができる。図９は、実施形態に係る、走査装置１３の機械モデルの三次元図を示す。一例としての走査装置の詳細な説明については、係属中の米国出願１４／１１８，６２９に記載されている。当該米国出願で開示されたその全体が参照によって本明細書に組み込まれる。

実施形態によれば、チップパッケージ１００は筐体１の片側に設けられた光学窓１４を含む。光学窓１４は、赤外線波長を実質的に透過する材料（例えば、ホウ珪酸ガラス）から成っている。また、光学窓１４は、所望のパッケージ気密性を確保できるように筐体１に対して組み立てられる。図２は、寸法１４．４ｍｍ×５．１ｍｍのＮ‐ＢＫ７ガラス窓を含むパッケージ設計の一例を示す。実施形態によれば、当該寸法は、走査装置１３からの走査視野に適合するように決められる。

ＰＩＣ１０および走査装置１３のアライメントは、ＰＩＣ１０と走査装置１３との間で光線が結合されるように、チップパッケージ１００の筐体１内で行われる。実施形態によれば、当該光線の結合効率は、上記アライメントによって最大にされる。また、走査装置１３は、チップパッケージ１００外の焦点面にて上記光線を走査できるように、配置される。走査された上記光線は、光学窓１４を通過する。図１には図示されていないが、実施形態によれば、光源は光線を出射し、その光線は光ファイバ１５ａを通ってチップパッケージ１００に到達する。実施形態によれば、上記光線は、ＰＩＣ１０の導波管に入って結合する前に、光ファイバ１５ａを出て、偏光素子７とレンズアレイ８とを横断する。ファイバ取付台６は、ＰＩＣ１０の複数の導波管に対してそれぞれ光ファイバ１５ａおよび１５ｂのアライメントを行うのを助けるのに用いられる。このように、ファイバ取付台６、偏光素子７およびレンズアレイ８を含む構成は、ＰＩＣ１０の上記導波管と上記光ファイバとの間における上記光線の結合効率を最大にするために設けられる。別の例としては、上記光源はチップパッケージ１００内で一体形成される。

本発明は、パッケージの小型化における多くの問題を解決し、湿気、衝撃、および熱的かつ機械的に厳しい環境に対する耐性をＰＩＣ１０に持たせる。Ｂ走査を行う走査装置１３と読み出し電子機器とは、同じパッケージ内で組み立てられる。それによって、完全にパッケージングされた二次元のＯＣＴシステムを実現することができる。以下に、チップパッケージ１００の様々な設計態様をさらに詳細に記載する。

（光結合）
上記光源とＰＩＣ１０との間における結合効率は高いことが望ましい。実施形態によれば、ＰＩＣ１０の上記光学用の開口における面をリブ型導波管が担う。実施形態によれば、上記導波管の高さの合計は約３μｍであり、スラブ高さは約１．８μｍである。このことにより非点収差伝播モードへ変わり、その結果、ＰＩＣ１０の端面にてＸ方向およびＹ方向において開口率が異なることになる（図１０参照）。図１１に光ファイバを伝播する光のビームプロファイルを示す。ＰＩＣ１０の上記導波管の、両軸に対してほぼ同じ開口率を有する実質上曲線的モードを用いることによって、上記結合効率を大幅に高めることができる。

上記結合効率は、以下に定義される重なり積分によって求められる。

Ｅ_{ｆｉｂｅｒ}およびＥ_ｃｈｉｐは、それぞれ上記光ファイバと上記ＰＩＣの上記入力導波管とを伝播する電界である。具体的な例として、上記結合効率Γは２７．２５％であり、結合損失に換算すると５．６５ｄＢである。この結合損失は、許容できるものではなく、上記ＯＣＴシステムにおいてダイナミックレンジが大きくなってしまう。このため、実施形態によれば、上記光ファイバを出る光線と上記入力導波管とに合うモードを用いて上記結合損失を減らす。

図１２は、ＰＩＣ１０の上記導波管に入射する光線のモードフィールド径（ＭＦＤ）に対する上記結合損失を示す。図１２からわかるように、上記入力ＭＦＤが約２．５μｍの時に上記結合損失は最大になる。光ファイバ１５ａおよび１５ｂと別の基板上のＰＩＣの導波管との中間にてオプティクスを用いることによって、アライメント工程の自由度が増す。光ファイバ１５ａおよび１５ｂとレンズアレイ８との相対位置を調節することができるので、上述のように自由度が増すことで上記結合効率を最適化できる。図１３は、アライメントの許容誤差を少なくするためにレンズの倍率からどのようにして利益を得ることができるのかを示す。簡便さのため、図１３は４つの経路のうち１つのみを示す。特に、上記導波管への入射における許容誤差精度δｈ（ＭＦＤ＝ＳＤ＝２．５μｍ）は、ファイバへの入射における許容誤差精度ｍ（ｍはレンズの倍率）×δｈ（ＭＦＤ＝９．２μｍ）に読み替えられる。この場合、上記倍率は、９．２／２．５＝３．６８に設定することができる。

図１４は、光線の軌跡のシミュレーションの一例と、光ファイバ‐チップパッケージ間光集束システムの設計長さとを示す。上述の解決策により、結合効率が８６％まで上昇することが理論的にも実験的にも証明された。結果、当該解決策は１ｄＢ未満の結合要件を満たすことができる。

突き合わせ結合、またはレンズのような役割を果たしかつ先細りであるファイバＶ字溝アレイ等のその他の解決策は、上述の利点から恩恵を被ることはない。突き合わせ結合におけるアライメント・取付工程の精度によってアライメントの許容誤差が発生し、さらに、この技術によれば結合損失が許容できない５ｄＢより大きくなる。一方、アライメント・取付工程の精度以外に、Ｖ字溝チップと光ファイバとの位置合わせの機械的許容誤差は大きな影響を与える。

図１５にこの影響を示す。一例としてのＶ字溝チップに組み立てられた光ファイバの一般的な許容誤差は、±１μｍである。図１６は、それが導波管に対してずれた際の２．５μｍであるＭＦＤに対する結合損失を示す。図１６に示すように、当該許容誤差は、結合損失目標の１ｄＢ未満を満たすためには、受け入れられるものではない。

ＰＩＣ１０の出力導波管（均衡のとれた検出）とＰＩＣ１０とのアライメントは、上記ＯＣＴシステムのＳＮ比を制限する主要因である。導波管の端面とフォトダイオードアレイ３との離間距離（以下「ｓ」とする）は、ｘ軸とｙ軸とに対して例えば０．３９である導波管の開口率と、アライメント工程の精度とによって変動する。この場合、導波管におけるスポット径は、計算するとｘ軸とｙ軸とに対して２．３μｍである。一方、フォトダイオードのアクティブエリア径は、例えば７０μｍである。

図１７Ａは、ｓが１０μｍである場合の結合効率の三次元図を示し、図１７Ｂは、ｓが５０μｍである場合の結合効率の三次元図を示す。予測通り、最大許容誤差は、上記離間距離が長くなるにつれて小さくなる。

図１８は、上記離間距離ｓ（５μｍ刻みで０〜７０μｍ）に対して９５％より高い結合効率（結合損失０．２２ｄＢ）を達成するために許される許容誤差の一例を示す。約数μｍの空間的許容誤差に注目すると、離間距離ｓが７０μｍであっても、ＰＩＣ１０とフォトダイオードアレイ３とのアライメントは積極的に行われない、つまり、アライメント中にフォトダイオードアレイ３が検出する光電流を監視する必要なはい。

（熱制御）
ＰＩＣ１０が生み出す大きな熱負荷を消散するためには、熱を制御する特別な設計が必要である。さもなければ、ＰＩＣ１０の基準温度は上昇し、実質的な熱膨張によってもたらされる応力等の影響は、部品間のズレを引き起こすであろう。また、二光子吸収等のシリコンに対する熱の影響は、ＰＩＣ１０の光学性能に及び、最終的にはＳＮ比が低下する。

好ましくないズレに起因する温度によって光学性能が低下するのを避けるために、ヒートスプレッダ４の上側の温度は一定に保たなければならない。図１９は、ヒートシンクの熱設計を考慮した積層部材の一例を示す。実施形態によれば、上記ヒートシンクはヒートスプレッダ４および冷却素子９を含む。熱源から上記ヒートシンクを通って移動する熱の総量は最大にされるべきである。ＰＩＣ１０、ヒートスプレッダ４、冷却素子９、およびチップパッケージ１００の基板の熱抵抗は、製造材料および厚さによって決めることができる。一例として、ＰＩＣ１０の厚さは約０．６７ｍｍであり、ヒートスプレッダ４の厚さは約１．７５ｍｍであり、冷却素子９の厚さは約１．６ｍｍである。消散される熱負荷（Ｑ）は、例えば約２０Ｗである。上記ヒートシンクが室温に対する温度勾配（ΔＴ）の消失を制御できるのであれば、熱抵抗の合計（Ｒｔ）は未満でなければならない。

Ｒ_ｔは、式（３）を満たす、上記積層部材それぞれの熱抵抗の合計である。

Ｒ_ＰＩＣはＰＩＣ１０の熱抵抗、Ｒ_ＨＳはヒートスプレッダ４の熱抵抗、Ｒ_ＴＥＣは冷却素子９の熱抵抗、Ｒ_ｂａｓｅはチップパッケージ１００の基板の熱抵抗であり、Ｒ_Ａ１、Ｒ_Ａ２、およびＲ_Ａ３はそれぞれ接着層の熱抵抗である。よって、熱抵抗の合計は式（４）によって定義することができる。

ｔは厚さであり、Ａは断面領域であり、σは熱伝導率である。結果、パラメーターＲ_Ａ１、Ｒ_Ａ２、およびＲ_Ａ３のために上記接着層の厚さおよび材料は適切に決められるべきである。上記接着層の当該厚さは、その接着層の上下に配置される部品の平面度および熱伝導率によって最終的には限定され、上記材料によって変わる。一般的に、はんだは、接着剤より厚さを均一にすることができるため、熱抵抗は低下する。接着剤の熱性能を限定する主な要因は、空洞の体積比率である。

（気密性）
パッケージ内に水分が入ることにより、（周囲条件によって）腐食が起きたり内部で水滴化したりする。一般的に、異種金属間の境界に水分が存在すると、腐食が進む。さらに、エポキシ樹脂は、水分を吸収するにつれて、接合が弱くなる可能性がある。それゆえ、当該エポキシ樹脂が膨張するにつれて性能が低下する。パッケージ内に水分が入ることにより、（周囲条件によって）腐食が起きたり内部で水滴化したりする。そのため、気密性を保つ方法が強く望まれる。

気密性を完全に保つ方法は、非常に複雑な部品設計および組立工程を伴い、製造総コストを増大させる。そのため、製造業においては、通常、ある程度の気密性を保つ方法を各種組み合わせる。気密性を高くすればするほど、製造コストは増大する。

電気光学パッケージングにおける気密性は、一定の大気圧で毎秒立方センチメートルで測定される漏れ速度で定義される。気密度は、パッケージの設計および製造によって主に決められる。図２は、パッケージの気密値（≦１・１０^−８ａｔｍ・ｃｍ^３／ｓ）を一例として示す。しかしながら、実施形態によれば、この気密値は、上記パッケージに対する、蓋による密閉度合および光学窓のはんだ精度と、パイプに対するファイバ取付台要素の金属フェルールとによって変化する。電気光学部品のパッケージングに関わるレーザー産業で用いられる一般的な気密度は、≦１・１０^−８ａｔｍ・ｃｍ^３／ｓである。

（遅延と分散との均衡）
遅延および分散は蓄積されることから、ＯＣＴシステムの干渉計における見本アームと標準アームとの均衡を取らなければならない。光学サブアセンブリーは別の設計にすることができるので、調節可能な遅延及び分散補償システムを上記標準アーム内で実行することが重要である。このように、ＰＩＣ設計は、走査装置設計に対して明白である。

図１に示す特定設計において、見本アームおよび標準アームはチップ上で均衡がとれる。その結果、走査装置１３の影響は、上記標準アームにおいて多少補償しなければならない。このため、反射末端を有する光学ファイバ（図１の光ファイバ１５ｂ）は、図８に図示された上記標準アーム内で作動する。図２０は、この構成を示す。上記見本アームおよび上記標準アームにおける波長に対する蓄積された位相は、下記等式（５）に示すように、等しくなければならない。

軸方向の走査範囲にそったコヒーレンス長を超えた遅延の不均衡は、ＯＣＴシステムの光干渉を発生させることはできない。そのため、上記システムは、通常使用不可となる。多くの電力を消費するが、上記ＰＩＣ内にて熱光学アクチュエーターを用いることでうまく調節することができる。

一方、分散を補償することの重要性は、ＯＣＴの軸方向の分解能の損失に依存する。実際、以下の等式（６）によれば、分散の不均衡が大きくなるにつれて、軸方向の点広がり関数（ＰＳＦ）の半値全幅（ＦＷＨＭ）は大きくなる。

ｃは真空での光速を示し、Δλは光源の帯域幅を示し、Ｄ_ｓｉはシリコンにおける群速度分散（ＧＶＤ）を示し、Ｌ_ｓｉはシリコンにおける上記見本アームと上記標準アームとの長さの差の半分を示し、Ｄｌ_{ｓｙｓｔｅｍ}は上記システムにおける（分散※長さ）、上記ＰＳＦの上記ＦＷＨＭの増大に影響する、分散を担う追加の部品の全てを示し、σｃは下記式（７）に定義されるコヒーレンス長を示す。

（読み出し出力信号）
超低振幅信号は、一般的なＯＣＴシステムの出力にて検出される。これらの信号が直接上記パッケージの上記ピンに送られた場合、これらの信号は弱すぎて使うことができない。

実施形態によれば、フォトダイオードアレイ３は、見本経路および標準経路からの混合された光を、マイクロアンペアの範囲にあるピーク振幅とメガヘルツの範囲外の周波数とを有する電気干渉パターンへと変える。これらの弱い差分信号は、ＳＮ比を低下させることがないように、パッケージを出る前に増幅されなければならない。低雑音の微分のトランスインピーダンスアンプ（ＴＩＡ）によって追従されるインピーダンス適応ネットワークは、弱い信号をミリボルトの範囲まで上げることができ（上記ＴＩＡの利得は８０Ｋより大きい）、ＳＮ比を最大にする雑音レベルを低く保つこともできる。図２１に示すように、上記電子機器は、ワイヤの長さを短くするために、上記フォトダイオードアレイのごく近くになるよう、上記ヒートスプレッダに接着した回路基板上に設けられる。上記設計は、アライメントおよび確認手順のための好適なモニター出力をも含む。

（左右走査および集束）
実施形態によれば、ＰＩＣ１は上下走査（Ａ走査）を行い、走査装置１３は左右走査（Ｂ走査）を行う。走査装置１３は、チップパッケージ１００外の設計された焦点面にて所望の走査範囲を提供する。また、要求される被写界深度を満たす左右方向の分解能も、走査装置１３によって達成される。走査装置１３の組立例を図２２に示す。実施形態によれば、筐体１は、２つのステンレス鋼片、上述の胴部、および上述の基幹部で構成される。上記胴部は、非球面レンズを内側に含む光線コリメーターを担う。実施形態によれば、上記基幹部は、６０°のプリズムと磁気の微小電気機械システム（ＭＥＭＳ）とで実行される左右走査装置を担い、さらには、二重レンズ素子を用いて光集束オプティクスを担う。ＰＩＣ１０から出た光線は、走査装置１３にて上記非球面レンズによってコリメートされ、上記ＭＥＭＳのミラーの下にある上記プリズムへ送られる。そして、その光線は光集束二重レンズへ送られて、最終的には光学窓１４を通ってチップパッケージ１００を出る。

すでに上述したように、光の遅延および分散は、ＯＣＴシステムにおいて均衡を保たなければならない。反射末端を有するファイバは、走査装置１３によって誘発された遅延および分散を補償するのに上記標準経路内で用いられる。しかしながら、ファイバ切断許容誤差は、約１ｍｍであり、この長さは軸方向の走査範囲のほぼ半分に相当する。実施形態によれば、当該許容誤差を補償するためには、走査装置１３の上記胴部は上記基幹部に出し入れが可能であり、それによって上記走査範囲または分解能に影響を及ぼすことなく上記見本経路の長さを調節する。

組立品の許容誤差の分析（操作温度は３６℃〜９０℃）は、光学部品の製造業者によって提供される許容誤差に基づいて行うことができる。上記分析の基準は、上記許容誤差の分析が平方二乗平均（ＲＭＳ）のスポット半径であることである。一例として、分析結果は以下（１）〜（４）を示す。（１）公称焦点から±１ｍｍを超えないためには、上記光源と上記非球面レンズとの距離における許容誤差は約±０．０２ｍｍである。（２）上記非球面レンズの中心から外れる許容誤差は±０．０５ｍｍであり、傾き許容誤差は±０．１度である。（３）走査を行わない方向における上記ＭＥＭＳの上記ミラーの傾き許容誤差は±０．７度である。値が大きい場合は、上記光線は上記二重レンズ上で切り出される。（４）両軸における上記光源に対する上記基幹部全体の中心から外れる許容誤差は、±０．０５ｍｍであり、傾き許容誤差は±０．５度である。そのため、ＰＩＣ１０と走査装置１３との間でアクティブアライメントを行う必要がある。

（偏光）
ＰＩＣ１０の少なくとも１つの導波管を通る光は、上記干渉計の上記見本経路と上記標準経路との両方にそって偏光回転することになる。ＰＩＣ１０内で偏光消光比（ＰＥＲ）が高い直線偏光（ＴＥ波）が行われたとしても、曲がりやカーブなどの構造により、上記光の一部は直交偏光（ＴＭ波）になる。シリコンにおける複屈折は、上記直線偏光と上記直交偏光との間に重大な遅延差を誘発する。これらの偏光同士が検出器内でぶつかり合った後、そのような遅延差により、意図せずＯＣＴ画像が二重になってしまう。

検出前の好ましくない偏光を抑制することにより、ＯＣＴ画像が二重になることを避けることができる。実施形態によれば、偏光素子７は、好ましくない直交偏光を抑制するために用いられる。偏光素子７により、主要偏光軸に沿った光のみがＰＩＣ１０に入射する。このため、高いＰＥＲが保証され、ＰＩＣ１０での偏光のぶつかり合いを最小にすることができる。一方、標準ファイバ（例えば、光ファイバ１５ｂ）の内外で結合する光は同じように取り除かれる。ＰＩＣ１０および上記検出器に結合された上記標準ファイバからの偏光回転は減少しうる。そのため、上記標準経路は、完全な直線偏光をもたらす。上記見本経路が回転により光を好ましくない偏光に変えるとしても、所望の偏光のみが光検出器内で上記標準経路にぶつかる。そのため、二重画像の発生を防ぐことができる。

（ワイヤボンディング）
実施形態によれば、軸方向の走査（Ａ走査）は、シリコンの熱光学効果を利用して行うことができる。導波管にそって配置された高濃度モリブデンヒータは熱伝達を行い、軸方向の全走査を行う。金またはアルミニウムの接触パッドを用いて当該ヒーターを上記パッケージの上記ピンに繋ぐことができる。

とりわけ、接続パッドの数が多いと、ＰＩＣ１０からチップパッケージ１００の上記ピンへの直接的なワイヤボンディング処理が複雑になる。この問題を解決する１つとして、図２３に示すようにインターポーザ１１を用いることが挙げられる。このような素子を用いることにより、ＰＩＣ１０と上記パッケージのピンとを接続することができる。当該素子は、それらを結び付け、そのため特定の構造で用いられる各種素子のワイヤ接続を簡単にする。インターポーザ１１を用いることで、ワイヤの長さは短くなり、電流密度が低くなるように複数のワイヤを容易に使えるようになる。

（チップパッケージ組立品）
実施形態によれば、チップパッケージ１００の各種部品の組立およびアライメントは、筐体１内の空間を最大限に活用するように、かつ各種光学部品間を通る光線の結合効率を最大にするように行われる。まず初めに、ＰＩＣ１０をヒートシンクの上層を担うヒートスプレッダ４に接合する。上記ヒートシンクは、筐体１の内側に接合された冷却素子を含むこともできる。上記ヒートシンクを、チップパッケージ１００の筐体１の上記内側にはんだづけすることができる。

実施形態によれば、フォトダイオード３は、ＰＩＣ１０からの出射光に対してアライメントが行われ、チップパッケージ１００内に設けられる。実施形態によれば、図２４〜２８に概して示す方法により、フォトダイオードアレイ３のアライメントが慎重に行われる。図２４は、６軸台２４０２と、グリッパー２４０４と、グリッパー２４０４のあご部の開閉に用いる空気圧系２４０６ａおよび２４０６ｂとを含むアライメント具２４００を示す。グリッパー２４０４は、アライメントが行われる特定部２４０８を保持するように設計されている。この場合、特定部２４０８は、図２５に示されたグリッパー２４０４の拡大図によりはっきりと示されたフォトダイオードアレイ３である。図２５はさらに、特定部２４０８を掴んだり放したりする把持部の動きを両方向の矢印で示す。

図２６は、ポーゴー型のピン２６０２を複数含むクランプ構造物２６００を示す。実施形態によれば、ピン２６０２の底部は特定部２４０８に接触し、ピン２６０２の上部は電気フライングリード線に取り付けられ外部のテスト機器に接続される。ピン２６０２は０．５ｍｍ間隔で設けることができる。

図２７は、ピン２６０２と特定部２６０８との接続を図示する。この場合、特定部２６０８は、チップパッケージ１００内に設けられるフォトダイオードアレイである。図２８は、クランプ構造部２６００がグリッパー２４０４に支えられていることを示す別の図である。

チップパッケージ１００内で上記フォトダイオードアレイのアライメントおよび配置を慎重に行った後、ＰＩＣ１０に対してレンズアレイ８のアライメントも行い、チップパッケージ１００内にレンズアレイ８を配置する。実施形態によれば、レンズアレイ８を扱いやすくするために、レンズアレイ８はまず初めに柱部材に取り付けられる。そして、その柱部材を機械的に操作して、ＰＩＣ１０の導波管に対してレンズアレイ８のアライメントを行う。

レンズアレイ８のアライメント工程は、極端に複雑である、光ファイバへの積極的な結合を伴わない。実施形態によれば、その代わりに、光線の型彫機を用いて、完全に完成したモジュール内での光の導波に対する逆方向に、光パワーをＰＩＣ１０へ送り出す。このようにして、光パワーはＰＩＣ１０の入力から出力される。そして、当該光パワーは、アクティブアライメント中に上記逆方向にレンズアレイ８を通って伝わる。レンズアレイ８から伝わった上記光パワーは、遠隔にある光線の型彫機によって検出される。この構成は、図２９および図３０に示されており、これらの図は、図２９の丸で囲まれたアライメントで実際に使われるレンズ素子を図示する。さらに、図３１はＰＩＣ１０を通る逆光学経路の構成を示す。上記型彫機に入射する光線の軌跡の形状は、コリメーションと軸からのズレとを推測するのに用いられる。この情報により、レンズアレイ８に対して最適なアライメントを行うことができ、そして上記ヒートシンクに接着することができる。

次に、ファイバ取付台６に取り付けた光ファイバのアライメントがレンズアレイ８に対して行われるように、ファイバ取付台６のアライメントおよび取り付けを行う。ファイバ取付台６の配置により、ＰＩＣ１０の導波管に対する上記光ファイバ（１５ａおよび１５ｂ）のアライメントが行われるため、ファイバ取付台６の当該配置は操作全体にとって重要である。図３２は、ファイバ取付台の、ＰＩＣに対してうまくアライメントされた光学組立品（図中の「ＦＶＡ」）の位置および光路を示す。まず初めに、ＰＩＣ１０の補償導波管に対して上記ＦＶＡのソースファイバ（図中の「ＳＬＥＤ」）のアライメントを行う。上記ＦＶＡの最適なアライメント行う時点を決めるのに光電流信号を用いることができる。次に、上記ＰＩＣの別の導波管に対して上記ソースファイバのおおよそのアライメントが行われるように、上記ＦＶＡを手動で水平に動かす。

次に、レンズ組立品を用い、上記ＰＩＣの出力に対して上記レンズの位置を巧みに調整することによって、疑似的にコリメートされた光線を発生させることができる。上記パッケージ内にて上記レンズの位置を右または左に動かすことによって、上記光線は上記パッケージの軸にそってほぼ進むことができ、上記パッケージの開口から中央に出現する。この光の一部を集束するために、マルチモードのファイバ組立品を上記パッケージ外に上記光線にそって配置する。このようにして、図３３に概略的に示す最適な回転角度が得られる。その後、図２４〜２８に図示された同様のアライメント構成を利用して、走査装置１３のアライメントおよび取り付けを行う。実施形態によれば、走査装置１３、ＰＩＣ１０、フォトダイオードアレイ３、および光ファイバ１５ａ・１５ｂのアライメントは、これらの部品間を通過する光線の結合効率を最大するように行われる。

各種電気リード線をチップパッケージ１００のピンに取り付けるのにワイヤボンディングを行うことができる。最後に、上記チップパッケージ１００の外側の継ぎ目を密閉して気密性を上げる。

図３４は、実施形態に係る、チップパッケージ内の各種部品を配置する組立方法８４００の一例を示す。

組立方法３４００は、光集積回路（ＰＩＣ）をヒートシンクに取り付ける工程８４０２から始まる。上記ＰＩＣは、上記ヒートシンクのヒートスプレッダ層に取り付けることができる。上記ヒートシンクは上記チップパッケージの基板にすでに取り付けられていてもよい。一般的に、上記ＰＩＣは、その一方の側に、導波管と光電部品とを含む活性層を有し、その他方の側は上記ヒートシンクに接合される。

実施形態によれば、工程８４０４では、上記ヒートシンクにフォトダイオードアレイを取り付ける。上記フォトダイオードアレイは、上記ヒートシンクの上記ヒートスプレッダ層に取り付けることができる。上記フォトダイオードアレイは、総称して光検出器と呼ぶことができる。上記光検出器として、ＣＭＯＳ系発光ダイオード（ＬＥＤ）、電荷結合素子（ＣＣＤ）、逆バイアスＬＥＤ等の各種光検出器を用いることができる。

実施形態によれば、工程８４０６では、上記ヒートシンクにファイバ取付台を取り付ける。上記ファイバ取付台は、上記ヒートシンクの上記ヒートスプレッダ層に取り付けることができる。上記ファイバ取付台は、上記ＰＩＣの入力導波管に対して光ファイバのアライメントが行われるように取り付けられる。上記ファイバ取付台と上記ＰＩＣとの間にレンズアレイおよび偏光素子を用いることもできる。上記ファイバ取付台と上記ＰＩＣの導波管との間における上記レンズアレイのアライメントは、上記ＰＩＣの上記導波管の面に光が正確に集束されるように行われなければならない。

実施形態によれば、工程８４０８では、上記パッケージの基板に走査装置が取り付けられる。実施形態によれば、上記ＰＩＣ、上記フォトダイオードアレイ、上記走査装置、および上記ファイバ取付台のアライメントは、これらの素子間で光が結合されるように、より具体的には、これらの素子間を光が通過する際に結合効率が最大になるように、上記チップパッケージ内で行われる。

（最後に）
「発明の概要」および「要約」ではなく「発明を実施するための形態」は、請求項を解釈するために用いられることを意図していると認識されるべきである。「発明の概要」および「要約」は、発明者（ら）によって熟考された、本発明の例示的な実施形態の全てではなく１つ以上の実施形態を記載しており、本発明および請求項を限定することは決してない。

本発明の実施形態は、特定の機能およびそれらの関係の実施を示す機能的な構成要素を用いて記載された。これらの機能的な構成要素の境界は、本明細書においては記載の都合上任意に定義される。上記特定の機能およびそれらの関係が適切に実施される限りにおいては、別の境界を定義することができる。

上述の実施形態は、本発明の本質を十分に記載しているので、当業者であれば、本発明の普遍的概念から離れることなく、過度の実験を行うことなく、本技術分野での知識を用いて、これらの実施形態を容易に変形かつ／または様々に適用することができる。そのため、そのような変形および適用は、本明細書における教示内容に基づいて、開示された実施形態の均等物の意味および範囲内である。本明細書中の用語は、当該教示内容に照らして当業者によって理解されるように、記載のために用いられるのであって、限定のために用いられるのではないということを理解されるべきである。

本発明の範囲は、上述の例示的な実施形態のいずれによっても限定されるべきではなく、以下の請求項およびその均等物によってのみ定義されるべきである。

実施形態に係る、チップパッケージを示す。 チップパッケージの寸法例を示す。 フォトダイオードアレイの電気光学特性の一例を示す。 実施形態に係る、ヒートスプレッダ素子を示す。 実施形態に係る、ファイバ取付構造物を示す。 偏光子のスペクトル反応の一例を示す。 実施形態に係る、マイクロレンズアレイを示す。 実施形態に係る、光集積回路の入出力を示す。 実施形態に係る、走査装置を示す。 リブ導波管の一例と、当該リブ導波管内での対応するビームプロファイルとを示す。 光ファイバのビームプロファイルの一例を示す。 導波管の結合損失の一例を示す。 導光媒体間におけるアライメントの許容誤差の一例を示す。 光集束のシミュレーションの一例を示す。 ファイバのアライメントの許容誤差の一例を示す。 実施形態に係る、導波管への光の結合損失のシミュレーションを示す。 いくつかの実施形態に係る、結合効率のシミュレーションを示す。 いくつかの実施形態に係る、結合効率のシミュレーションを示す。 実施形態に係る、分離距離に基づいた空間的許容誤差のシミュレーションを示す。 実施形態に係る、積層ヒートシンク設計を示す。 実施形態に係る、干渉計の見本アームと基準アームとの均衡を示す。 実施形態に係る、回路基板とフォトダイオードアレイとの組立品の一例を示す。 実施形態に係る、走査装置の組立品の一例を示す。 ワイヤボンディングの構成例を示す。 素子をパッケージ内に配置するための組立品の一例を示す。 素子をパッケージ内に配置するための組立品の上記一例の別の図を示す。 実施形態に係る、取付ブラケットを示す。 実施形態に係る、素子をパッケージ内に配置するための組立品の上記一例と、上記取付ブラケットとを示す。 実施形態に係る、素子をパッケージ内に配置するための組立品の上記一例と、上記取付ブラケットとの別の図を示す。 実施形態に係る、レンズアレイの組み立ておよびアライメントの様々な段階を示す。 実施形態に係る、レンズアレイの組み立ておよびアライメントの様々な段階を示す。 実施形態に係る、レンズアレイの組み立ておよびアライメントの様々な段階を示す。 実施形態に係る、光集積回路の導波管に対するファイバ取付台のアライメントを示す。 実施形態に係る、光集積回路の導波管に対するファイバ取付台のアライメントを示す。 実施形態に係る、方法を示す。

Claims (20)

1. 筐体と、
   上記筐体の外側に結合された少なくとも１つの電気的接続と、
   光線を導光するように構成された少なくとも１つの導波管を有し、上記筐体内に配置された光集積回路と、
   上記筐体外の焦点面にて上記光線の左右走査を行うように構成された走査装置であって、上記光集積回路と上記走査装置との間で上記光線が結合されるように、上記筐体内にて上記光集積回路に対してアライメントが行われる走査装置とを含むことを特徴とするチップパッケージ。
2. 光ファイバを保持するように、かつ上記少なくとも１つの導波管に対して上記光ファイバの面のアライメントを行うように構成されたファイバ取付台要素をさらに含むことを特徴とする請求項１に記載のチップパッケージ。
3. 上記光ファイバは、上記筐体の壁から突出したフェルールに通され、上記光ファイバの別の面は、光源に結合されることを特徴とする請求項２に記載のチップパッケージ。
4. 上記筐体内であって、かつ上記光ファイバの上記面と上記少なくとも１つの導波管との間に配置された少なくとも１つの光学素子をさらに含むことを特徴とする請求項３に記載のチップパッケージ。
5. 上記筐体内であって、かつ上記光ファイバの上記面と上記少なくとも１つの光学素子との間に配置された偏光素子をさらに含むことを特徴とする請求項４に記載のチップパッケージ。
6. 上記少なくとも１つの光学素子は、マイクロレンズアレイを含むことを特徴とする請求項４に記載のチップパッケージ。
7. 上記光集積回路は、光干渉断層撮影（ＯＣＴ）のＡ走査を制御するように構成された干渉計を含むことを特徴とする請求項１に記載のチップパッケージ。
8. 上記干渉計から光学干渉信号を受信するように構成された検出器をさらに含むことを特徴とする請求項７に記載のチップパッケージ。
9. 上記走査装置は、上記ＯＣＴのＢ走査を制御するように構成されていることを特徴とする請求項７に記載のチップパッケージ。
10. 上記走査装置は、上記光線の左右走査を行う際に、上記光線の分解能を調整するようにさらに構成されていることを特徴とする請求項８に記載のチップパッケージ。
11. 上記筐体の壁に設けられ、かつ赤外波長をほぼ透過する材料から成る光学窓をさらに含み、上記光線が上記走査装置から上記光学窓を通過するように上記走査装置のアライメントが行われることを特徴とする請求項１に記載のチップパッケージ。
12. 上記走査装置は、約１２ｍｍの走査範囲を提供するように構成されていることを特徴とする請求項１に記載のチップパッケージ。
13. 上記筐体は、気密封止されていることを特徴とする請求項１に記載のチップパッケージ。
14. 上記筐体内に配置された熱電冷却機をさらに含むことを特徴とする請求項１に記載のチップパッケージ。
15. 上記少なくとも１つの導波管は、光が伝播する方向に垂直なｘ軸と上記方向に垂直なｙ軸とに対してほぼ同じ開口率を有する実質上曲線的光学モードを含むように構成されていることを特徴とする請求項１に記載のチップパッケージ。
16. ヒートシンク素子をさらに含むことを特徴とする請求項１に記載のチップパッケージ。
17. 上記ヒートシンク素子は、上記光集積回路の下側に結合された多層構造を有することを特徴とする請求項１６に記載のチップパッケージ。
18. 上記走査装置は、超小型電気機械素子によって作動されるミラーを有することを特徴とする請求項１に記載のチップパッケージ。
19. 上記光集積回路から出た光は光ファイバに到達し、上記光ファイバはミラーコーティングされていることを特徴とする請求項１に記載のチップパッケージ。
20. 光集積回路の片側にヒートシンクを取り付け、上記ヒートシンクの、上記光集積回路を取り付けた側とは反対側をパッケージの基板に取り付ける工程と、
    上記ヒートシンクに光検出器を取り付ける工程と、
    上記ヒートシンクにファイバ取付台を取り付ける工程と、
    上記パッケージの上記基板に走査装置を取り付ける工程とを含む方法であって、
    上記走査装置を取り付ける上記工程と、上記ファイバ取付台を取り付ける上記工程と、上記光検出器を取り付ける上記工程とを行うことによって、上記光集積回路と、上記光検出器と、上記ファイバ取付台と、上記走査装置との間を進む光線の結合効率が最大になるように、上記光集積回路と、上記光検出器と、上記ファイバ取付台と、上記走査装置とのアライメントが行われることを特徴とする方法。

Images