CN1937071B - 用于存储器系统的高性能读出放大器及相应的方法 - Google Patents

用于存储器系统的高性能读出放大器及相应的方法 Download PDF

Info

Publication number
CN1937071B
CN1937071B CN2005100300045A CN200510030004A CN1937071B CN 1937071 B CN1937071 B CN 1937071B CN 2005100300045 A CN2005100300045 A CN 2005100300045A CN 200510030004 A CN200510030004 A CN 200510030004A CN 1937071 B CN1937071 B CN 1937071B
Authority
CN
China
Prior art keywords
terminal
transistor
node
electric current
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005100300045A
Other languages
English (en)
Other versions
CN1937071A (zh
Inventor
罗文哲
欧阳雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2005100300045A priority Critical patent/CN1937071B/zh
Priority to US11/253,052 priority patent/US7180804B1/en
Priority to US11/623,894 priority patent/US7787321B2/en
Publication of CN1937071A publication Critical patent/CN1937071A/zh
Application granted granted Critical
Publication of CN1937071B publication Critical patent/CN1937071B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells

Landscapes

  • Amplifiers (AREA)
  • Read Only Memory (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种用于读出电流的系统与方法。该系统包括具有第一输入终端、第二输入终端和第一输出终端的运算放大器。第一输入终端被偏置到预定电压，并且第二输入终端和第一输出终端直接连接。此外，该系统包括耦合到第一输出终端和第一节点的开关。开关由至少第一控制信号控制。并且，该系统包括具有第三输入终端、第四输入终端和至少第二输出终端的比较器。比较器被配置成在第三输入终端处接收第一输入信号并且在第四输入终端处接收第二输入信号。第一输入信号和第二输入信号与第一节点的电压和预定电压相关联。

Description

用于存储器系统的高性能读出放大器及相应的方法
技术领域
本发明一般地涉及集成电路。更具体地说，本发明提供了一种用于高性能读出放大器的系统与方法。仅仅作为示例，本发明已经应用于存储器系统。但是应当认识到，本发明具有更广阔的应用范围。
背景技术
集成电路(或“IC)已经从单个硅晶片上制备的少数互连器件发展成为数以百万计的器件。当前集成电路提供的性能和复杂度远远超出了最初的预想。为了在复杂度和电路密度(即，在给定的芯片面积上能够封装的器件数目)方面获得进步，最小器件的特征尺寸(又被称为器件“几何图形”)伴随每一代集成电路的发展而变得更小。现在，所制造的半导体器件的特征尺寸小于约1/4微米。
日益增加的电路密度不仅提高了集成电路的性能和复杂度，也降低了消费者的成本。集成电路制造设备可能要花费数亿甚至数十亿美元。每个制造设备具有一定的晶圆产量。每个晶圆上具有一定数量的集成电路。因此，通过将集成电路的个体器件制备得更小，可以在每个晶圆上制备更多器件，这增加了制造设备的产出。把器件制备得更小非常有挑战性，因为给定的工艺，器件布图设计和/或系统设计通常只能低到某一特征尺寸。
这种限制的一个示例是读出放大器的性能。读出放大器的灵敏度影响存储器系统的读操作。对于只读存储器(ROM)系统，当器件变得更小时，单元电流也会变得更低。低的单元电流通常减慢存储器系统的读操作，其读操作也会变得欠准确。
因此，需要一种用于读出放大器的改进技术。
发明内容
本发明一般地涉及集成电路。更具体地说，本发明提供了一种用于高性能读出放大器的系统与方法。仅仅作为示例，本发明已经应用于存储器系统。但是应当认识到，本发明具有更广阔的应用范围。
在一个具体实施例中，本发明提供了一种用于读出电流的系统。该系统包括具有第一输入终端、第二输入终端和第一输出终端的运算放大器。第一输入终端被偏置到预定电压，并且第二输入终端和第一输出终端直接连接。此外，该系统包括耦合到第一输出终端和第一节点的开关。开关由至少第一控制信号控制，并且其中，当开关被接通时，第一节点处的电压被调整为等于预定电压，当开关被关断时，第一节点处的电压从等于预定电压开始增加或减小。并且，该系统包括具有第三输入终端、第四输入终端和至少第二输出终端的比较器。比较器被配置成在第三输入终端处接收第一输入信号并且在第四输入终端处接收第二输入信号。第一输入信号和第二输入信号与第一节点的电压和所述预定电压相关联。而且，该系统包括耦合到第二节点的电流发生器，电流发生器被配置产生第一电流。第一电流在电流发生器和第二节点之间流动。第一节点和第二节点直接连接，并且第二电流在第一节点和第二节点之间流动。第二节点耦合到被配置成产生第三电流的器件，并且第三电流在所述器件和第二节点之间流动并且能够仅与第一状态或第二状态相关联。如果第三电流与第一状态相关联，则第二电流从第一节点流向第二节点，从而在开关被关断时第一节点处的电压从预定电压开始减小；如果第三电流与第二状态相关联，则第二电流从第二节点流向第一节点，从而在开关被关断时第一节点处的电压从预定电压开始增大。
根据本发明的另一实施例，一种用于读出电流的系统包括具有第一输入终端、第二输入终端和第一输出终端的运算放大器。第一输入终端被偏置到预定电压，并且第二输入终端和第一输出终端直接连接。此外，该系统包括耦合到第一输出终端和第一节点的开关，并且开关由至少第一控制信号控制，并且其中，当开关被接通时，第一节点处的电压被调整为等于预定电压，当开关被关断时，第一节点处的电压从等于预定电压开始增加或减小。而且，该系统包括具有第三输入终端、第四输入终端和至少第二输出终端的比较器。比较器被配置成在第三输入终端处接收第一输入信号并且在第四输入终端处接收第二输入信号。第一输入信号和第二输入信号与第一节点的电压和所述预定电压相关联。而且，该系统包括被配置成产生预定电流的基准信号发生器以及耦合到基准信号发生器和第二节点的电流反射镜，电流反射镜被配置成产生第一电流。第一电流正比于所述预定电流。预定电流从电流反射镜流向基准信号发生器，并且第一电流从电流反射镜流向第二节点。第一节点和第二节点直接相连。第二电流在第一节点和第二节点之间流动，并且第二节点耦合到存储器系统的位线。存储器系统被配置成不在位线上产生电流或者在位线上产生第三电流。如果存储器系统没有在位线上产生电流，则第二电流从第二节点流向第一节点，从而在开关被关断时第一节点处的电压从预定电压开始增加。如果存储器系统在位线上产生第三电流，则第二电流从第一节点流向第二节点，从而在开关被关断时第一节点处的电压从预定电压开始减小。
根据本发明的又一实施例，一种用于读出电流的方法包括选择存储器系统中的存储器单元。所选的存储器单元至少对应于所选的位线，并且存储器系统耦合到读出放大器。读出放大器包括：具有第一输出终端的运算放大器，其中第一输出终端被充分偏置到预定电压；耦合到第一输出终端和第一节点的开关，开关由至少第一控制信号控制；具有第一输入终端和第二输入终端的比较器；耦合到第二节点的电流发生器，电流发生器被配置产生在电流发生器和第二节点之间流动的第一电流。第二节点耦合到所选的位线，并且第一节点和第二节点直接连接。第一输入终端和第二输入终端与第一节点的电压和所述预定电压相关联。此外，该方法包括由至少第一控制信号接通所述开关，将第一节点处的电压电平调整为基本等于所述预定电压，以及由至少第一控制信号关断所述开关。并且，该方法包括将第一节点处的电压电平从基本等于所述预定电压开始增加或减小，以及检测第一节点处的电压电平和所述预定电压之间的差异。所选的存储器单元处于第一状态或第二状态。增加或减小第一节点处的电压电平的步骤包括：如果所选的存储器单元处于第一状态则增加所述电压电平，如果所选的存储器单元处于第二状态则减小所述电压电平。
通过本发明，实现了许多优于传统EEPROM和掩模ROM的优点。本发明的一些实施例提供了一种用于灵敏且快速的读出放大器的系统与方法。例如，读出放大器使用运算放大器来通过反向电荷注入开关将所选的位线预充电到基准电压。在预充电之后，位线电压将保持非常接近基准电压。本发明的某些实施例显著促进了具有低电流的只读存储器(ROM)系统的读操作。例如，读操作的灵敏度显著提高。在另一示例中，读操作的速度显著提高。本发明的一些实施例使用运算放大器来在预充电期间将所选的位线自动补偿到基准电压。本发明的某些实施例使用反向电荷注入开关来控制所选位线的预充电过程。在预充电结束时，反向电荷注入开关被关断。例如，反向电荷注入开关包括开关晶体管和电荷注入抵消晶体管。在没有电荷注入抵消晶体管的情况下，开关晶体管的反转层中的电子被分散到开关晶体管的两侧，使得所选位线的电压电平跳变。本发明的一些实施例可以通过下述方式来检测电流，即允许电流将比较器一个终端处的电压电平从预充电的电压电平开始改变。例如，预充电的电压电平基本等于基准电压。在另一示例中，比较器比较改变的电压电平和基准电压来进行跨零检测。
参考随后的详细说明和附图，可以更全面地理解本发明的各种其它目的、特征和优点。
附图说明
图1是根据本发明实施例的简化读出放大器；
图2是示出了根据本发明实施例的系统的开关的简化示图；
图3是根据本发明实施例用于读出存储器系统的电流的简化方法；
图4是示出了根据本发明实施例用于读出存储器系统的电流的方法的控制信号的简化示图。
具体实施方式
本发明一般地涉及集成电路。更具体地说，本发明提供了一种用于高性能读出放大器的系统与方法。仅仅作为示例，本发明已经应用于存储器系统。但是应当认识到，本发明具有更广阔的应用范围。
图1是根据本发明实施例的简化读出放大器。该示图仅仅是示例，其不应当不适当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改形式。系统100包括下述部件：
1.运算放大器110；
2.开关120；
3.放大器130；
4.比较器140；
5.电流基准器件150；
6.电流反射镜。
虽然使用了选定的一组部件来示出系统100，但是可以有许多替代物、修改形式和变化形式。例如，一些部件可以被扩展和/或被合并。可以在上面提到的部件中插入其他部件。取决于实施例，部件的安排可以交换，另一些部件可以被替代。例如，系统100用作读出放大器。这些部件的进一步细节可在本说明书中找到，下面会更具体地描述。
运算放大器110包括正输入终端112、负输入终端114和输出终端116。正输入终端112接收基准电压Vref，而负输入终端114连接到输出终端116。例如，运算放大器110用作单位增益缓冲器。输出终端116发送出输出电压。例如，输出电压基本等于基准电压Vref。
开关120响应于控制信号124和126控制输出终端116和节点122之间的连接。例如控制信号124和126彼此互补。在另一示例中，控制信号124被称为ENPCH。图2是根据本发明实施例的系统100的开关120的简化示图。该示图仅仅是示例，其不应当不适当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改形式。开关120包括晶体管210、220和230。虽然使用了选定的一组部件来示出开关120，但是可以有许多替代物、修改形式和变化形式。例如，一些部件可以被扩展和/或被合并。可以在上面提到的部件中插入其他部件。取决于实施例，部件的安排可以交换，另一些部件可以被替代。例如，系统100用作读出放大器。这些部件的进一步细节可在本说明书中找到，下面会更具体地描述。
晶体管210和230由控制信号126控制，而晶体管220由控制信号124控制。例如，控制信号124是ENPCH信号，而控制信号126是ENPCH信号的互补信号。如果控制信号124表示逻辑高电平，则控制信号126表示逻辑低电平。如果控制信号124表示逻辑低电平，则控制信号126表示逻辑高电平。在另一示例中，晶体管210的源极和漏极被短路，并且晶体管230的源极和漏极也被短路。在另一示例中，开关是反向电荷注入开关。在另一示例中，晶体管210的源极或漏极耦合到输出终端116，而晶体管230的源极或漏极耦合到节点122。
在一个实施例中，晶体管220执行开关120的开关功能。在另一实施例中，晶体管210和230执行开关120的电荷注入抵消功能。在又一实施例中，晶体管210、220和230是NMOS晶体管。如果控制信号124处于逻辑高电平，则开关120闭合。节点122的电压电平被调整到输出终端116的输出电压。例如，输出终端116的输出电压基本等于基准电压Vref，如图1所示。如果控制信号124处于逻辑低电平，则晶体管220关断，并且开关120断开。而且，晶体管210和230接通。例如，电子从晶体管220的反转层被释放，并且被晶体管210和230吸收。在又一实施例中，晶体管210、220和230具有相同的长度，但是晶体管210的宽度以及晶体管230的宽度每个都是晶体管220宽度的一半。例如，从晶体管220的反转层释放的电子被近似均匀地分散到晶体管210和230。
放大器130包括输入终端132与134以及输出终端136与138。例如，输入终端132被偏置到节点122的电压电平，而输入终端134被偏置到基准电压Vref。放大器130确定并放大输入终端132与134之间的信号差异，并且放大的差异在终端136和138处被输出。例如，输出终端136和138处的信号具有相同的幅度但是不同的极性。在另一示例中，输出终端136和138处的信号是电压。在又一实施例中，如果输入终端132处的电压高于输入终端134处的电压，则输出终端136处的电压高于输出终端138处的电压。在又一实施例中，如果输入终端132处的电压低于输入终端134处的电压，则输出终端136处的电压低于输出终端138处的电压。在又一实施例中，终端136与138之间的电压差异在幅度上明显大于终端132与134之间的电压差异。例如，该放大作用可以改进比较器140执行的比较的方便性和可靠性。
比较器140耦合到终端136和138，并且包括输出终端142和144以及控制终端146。在一个实施例中，控制终端146接收控制信号，例如ENLAT信号。在另一实施例中，比较器140接收来自终端136和138的信号，并且比较所接收的信号以产生终端142和144的信号。在又一实施例中，终端142和144处的信号每个都处于逻辑高电平或逻辑低电平，并且终端142和144处的信号互补。例如，如果终端136处的电压高于终端138处的电压，则终端142处的信号表示“1”，而终端144处的信号表示“0”。在另一示例中，如果终端136处的电压低于终端138处的电压，则终端142处的信号表示“0”，而终端144处的信号表示“1”。在一个实施例中，“1”对应于电压电平VDD，“0”对应于电压电平VSS。在另一实施例中，比较器140将终端136和138处的信号区分为具有正反馈的最大振荡。在另一实施例中，比较器140是锁存比较器。例如，锁存比较器包括多个级联的锁存器。
电流基准器件150产生沉电流152Iref。沉电流152从电流反射镜160流向电流基准器件150。作为响应，电流反射镜160产生源电流162。源电流162从电流反射镜160流向节点164。例如，电流162的幅度是电流152幅度的一半。在另一示例中，电流基准器件150和电流反射镜160形成电流发生器。
如图1所示，终端142和144用作系统100的输出终端，而节点164用作系统100的输入节点。在一个实施例中，系统100用作读出放大器，其耦合到存储器系统。例如，存储器系统包括只读存储器(ROM)系统，例如NAND ROM系统或闪存系统。在另一示例中，存储器系统包括字线、位线、译码器190。译码器190包括开关，用于将所选的位线连接到输入节点164。例如，位线被选择，并且字线也被选择。所选的字线和所选的位线对应于存储器单元。所选的存储器单元基于存储在存储器单元中的信息可以产生从读出放大器100流向存储器系统的电流I0，也可以不产生电流。例如，如果存储器单元存储“0”，则电流等于I0。在另一示例中，如果存储器单元存储“1”，则电流等于零。在一个实施例中，电流Iref的幅度近似等于用于存储“0”的存储器单元的电流I0的平均幅度。
图3是根据本发明实施例用于读出存储器系统的电流的简化方法。该示图仅仅是示例，其不应当不适当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改形式。方法300包括下述步骤：
1.步骤310，选择存储器单元；
2.步骤320，预充电；
3.步骤330，检测电流；
4.步骤340，记录信号。
虽然使用了选定的一组步骤来示出方法300，但是可以有许多替代物、修改形式和变化形式。例如，一些步骤可以被扩展和/或被合并。可以在上面提到的步骤中插入其他步骤。取决于实施例，步骤的安排可以交换，另一些步骤可以被替代。例如，方法300由耦合到译码器190的读出放大器100执行。这些部件的进一步细节可在本说明书中找到，下面会更具体地描述。
在步骤310处，选择存储器单元。例如，位线被选择，并且字线也被选择。所选的字线和所选的位线对应于所选的存储器单元。在另一示例中，所选字线的电压电平处于逻辑高电平，所有其它字线的电压电平处于逻辑低电平。在另一示例中，所选位线与节点164相连，如图1所示。
在步骤320处，所选位线被预充电。在一个实施例中，开关120接通，并且节点122的电压电平被调整到输出终端116的输出电压。相应地，所选位线通过开关120和译码器190也被充电。所选位线的电压电平基本等于VREF。例如，运算放大器110具有高增益，并且所选位线的电压电平和基准电压VREF在3至5mV内。当开关120关断时步骤320结束。
在步骤330，所选存储器单元的电流被检测到。例如，所选存储器单元基于存储器单元处存储的信息可以产生从读出放大器100流向存储器系统的电流I0或者不产生电流。在一个实施例中，如果存储器单元存储“0”，则电流等于I0。在另一实施例中，如果存储器单元存储“1”，则电流等于零。
如果所选的存储器单元产生流向存储器系统的电流I0，则从节点122流向节点164的电流192等于电流I0减去电流162。例如，电流162等于电流152的一半，并且电流192等于I0-0.5×Iref。相应地，节点122的电压电平随着时间流逝从基准电压Vref开始减小。例如，节点122的电压电平下降的比率近似i/Cb1。i表示电流192的幅度，Cb1表示节点122和164之间的线路和所选位线的总电容。
如果所选的存储器单元没有产生电流，则电流192从节点164流向节点122，并且等于电流162的幅度。例如，电流162等于电流152的一半，并且电流192的幅度等于0.5×Iref。相应地，节点122的电压电平随着时间流逝从基准电压Vref开始增大。例如，节点122的电压电平上升的比率近似i/Cb1。i表示电流192的幅度，Cb1表示节点122和164之间的线路和所选位线的总电容。
在步骤340处，记录与所检测到的电流有关的信号。如图1所示，节点122处的电压电平和基准电压Vref之间的差异被放大器130放大。放大器130在终端136和138处输出两个差分信号，其由比较器140接收。例如，比较器140响应于终端146处的信号而比较、放大并存储所接收的信号。在一个实施例中，当ENLAT信号处于逻辑高电平时，信号被比较和放大，而当ENLAT信号处于逻辑低电平时，经放大的信号被保持。
图4是根据本发明实施例的方法300的控制信号的简化示图。该示图仅仅是示例，其不应当不适当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改形式。如上文所讨论的那样，读出放大器100由信号124、126和146控制。例如，信号124和126由ENPCH信号确定，而信号128由ENLAT信号确定。在步骤320期间，ENPCH信号保持在逻辑高电平，而ENLAT信号保持在逻辑低电平。例如，ENPCH信号接通开关120。在另一示例中，步骤320所需的时间段在3ns至30ns之间。在步骤330期间，ENPCH信号和ENLAT信号都保持在逻辑低电平。例如，步骤330所需的时间段在5ns至30ns之间。在步骤340期间，ENPCH信号保持在逻辑低电平。ENLAT信号升高到逻辑高电平，并且在一个时间段之后下降到逻辑低电平。
根据本发明的另一实施例，一种用于读出电流的系统包括具有第一输入终端、第二输入终端和第一输出终端的运算放大器。第一输入终端被偏置到预定电压，并且第二输入终端和第一输出终端直接连接。此外，该系统包括耦合到第一输出终端和第一节点的开关。开关由至少第一控制信号控制。并且，该系统包括具有第三输入终端、第四输入终端和至少第二输出终端的比较器。比较器被配置成在第三输入终端处接收第一输入信号并且在第四输入终端处接收第二输入信号。第一输入信号和第二输入信号与第一节点和所述预定电压相关联。而且，该系统包括耦合到第二节点的电流发生器，电流发生器被配置产生第一电流。第一电流在电流发生器和第二节点之间流动。第一节点和第二节点直接连接，并且第二电流在第一节点和第二节点之间流动。第二节点耦合到被配置成产生第三电流的器件，并且第三电流在所述器件和第二节点之间流动。例如，该系统是根据系统100来实现的。
根据本发明的另一实施例，一种用于读出电流的系统包括具有第一输入终端、第二输入终端和第一输出终端的运算放大器。第一输入终端被偏置到预定电压，并且第二输入终端和第一输出终端直接连接。此外，该系统包括耦合到第一输出终端和第一节点的开关，并且开关由至少第一控制信号控制。而且，该系统包括具有第三输入终端、第四输入终端和至少第二输出终端的比较器。比较器被配置成在第三输入终端处接收第一输入信号并且在第四输入终端处接收第二输入信号。第一输入信号和第二输入信号与第一节点和所述预定电压相关联。而且，该系统包括被配置成产生预定电流的基准信号发生器以及耦合到基准信号发生器和第二节点的电流反射镜，电流反射镜被配置成产生第一电流。第一电流正比于所述预定电流。预定电流从电流反射镜流向基准信号发生器，并且第一电流从电流反射镜流向第二节点。第一节点和第二节点直接相连。第二电流在第一节点和第二节点之间流动，并且第二节点耦合到存储器系统的位线。存储器系统被配置成不在位线上产生电流或者在位线上产生第三电流。如果存储器系统没有在位线上产生电流，则第二电流从第二节点流向第一节点。如果存储器系统在位线上产生第三电流，则第二电流从第一节点流向第二节点。例如，该系统是根据系统100来实现的。
根据本发明的又一实施例，一种用于读出电流的方法包括选择存储器系统中的存储器单元。所选的存储器单元至少对应于所选的位线，并且存储器系统耦合到读出放大器。读出放大器包括：具有第一输出终端的运算放大器，其中第一输出终端被充分偏置到预定电压；耦合到第一输出终端和第一节点的开关，开关由至少第一控制信号控制；具有第一输入终端和第二输入终端的比较器；耦合到第二节点的电流发生器，电流发生器被配置产生在电流发生器和第二节点之间流动的第一电流。第二节点耦合到所选的位线，并且第一节点和第二节点直接连接。第一输入终端和第二输入终端与第一节点和所述预定电压相关联。此外，该方法包括由至少第一控制信号接通所述开关，将第一节点处的电压电平调整为基本等于所述预定电压，以及由至少第一控制信号关断所述开关。并且，该方法包括将第一节点处的电压电平从基本等于所述预定电压开始增加或减小，以及检测第一节点处的电压电平和所述预定电压之间的差异。所选的存储器单元处于第一状态或第二状态。增加或减小第一节点处的电压电平的步骤包括：如果所选的存储器单元处于第一状态则增加所述电压电平，如果所选的存储器单元处于第二状态则减小所述电压电平。例如，该方法是根据方法300来实现的。
本发明具有多个优点。本发明的一些实施例提供了一种用于灵敏且快速的读出放大器的系统与方法。例如，读出放大器使用运算放大器来通过反向电荷注入开关将所选的位线预充电到基准电压。在预充电之后，位线电压将保持非常接近基准电压。本发明的某些实施例显著促进了具有低电流的只读存储器(ROM)系统的读操作。例如，读操作的灵敏度显著提高。在另一示例中，读操作的速度显著提高。本发明的一些实施例使用运算放大器来在预充电期间将所选的位线自动补偿到基准电压。本发明的某些实施例使用反向电荷注入开关来控制所选位线的预充电过程。在预充电结束时，反向电荷注入开关被关断。例如，开关120是反向电荷注入开关。在另一示例中，开关120包括晶体管210、220和230。在一个实施例中，晶体管220用作开关晶体管，而晶体管210和240用作电荷注入抵消晶体管。在没有电荷注入抵消晶体管的情况下，开关晶体管的反转层中的电子被分散到开关晶体管的两侧，使得所选位线的电压电平跳变。本发明的一些实施例可以通过下述方式来检测电流，即允许电流将比较器一个终端处的电压电平从预充电的电压电平开始改变。例如，预充电的电压电平基本等于基准电压。在另一示例中，比较器比较改变的电压电平和基准电压来进行跨零检测。
还应当理解，这里所描述的示例和实施例只是为了说明的目的，本领域的普通技术人员可以根据上述实施例对本发明进行各种修改和变化。这些修改和变化都在本申请的精神和范围内，并且也在权利要求的范围内。

Claims (19)

1.一种用于读出电流的系统，所述系统包括：
具有第一输入终端、第二输入终端和第一输出终端的运算放大器，第一输入终端被偏置到预定电压，第二输入终端和第一输出终端直接连接；
耦合到第一输出终端和第一节点的开关，所述开关由至少第一控制信号控制，并且当所述开关被接通时，第一节点处的电压被调整为等于所述预定电压，当所述开关被关断时，第一节点处的电压从等于所述预定电压开始增加或减小；
具有第三输入终端、第四输入终端和至少第二输出终端的比较器，所述比较器被配置成在第三输入终端处接收第一输入信号并且在第四输入终端处接收第二输入信号，第一输入信号和第二输入信号与第一节点的电压和所述预定电压相关联；
耦合到第二节点的电流发生器，所述电流发生器被配置产生第一电流，第一电流在所述电流发生器和第二节点之间流动；
其中：
第一节点和第二节点直接连接；
第二电流在第一节点和第二节点之间流动；
第二节点耦合到被配置成产生第三电流的器件；
第三电流在所述器件和第二节点之间流动并且能够仅与第一状态或第二状态相关联，并且如果第三电流与第一状态相关联，则第二电流从第一节点流向第二节点，从而在所述开关被关断时第一节点处的电压从所述预定电压开始减小；如果第三电流与第二状态相关联，则第二电流从第二节点流向第一节点，从而在所述开关被关断时第一节点处的电压从所述预定电压开始增大。
2.如权利要求1所述的系统，其中所述电流发生器包括：
基准信号发生器，被配置产生预定电流；
耦合到所述基准信号发生器和第二节点的电流反射镜，被配置产生第一电流，第一电流正比于所述预定电流，所述预定电流在所述电流反射镜和所述基准信号发生器之间流动。
3.如权利要求1所述的系统，其中：
第二电流与电流幅度相关联；
无论第三电流与第一状态还是与第二状态相关联，所述电流幅度保持相同。
4.如权利要求1所述的系统，其中：
第三电流与电流幅度相关联；
与第一状态或第二状态相对应的所述电流幅度等于零。
5.如权利要求1所述的系统，还包括具有第五输入终端和第六输入终端的第一放大器，第五输入终端耦合到第一节点，第六输入终端被偏置到所述预定电压，第一放大器被配置成产生第一输入信号和第二输入信号。
6.如权利要求1所述的系统，其中所述比较器还被配置成接收第二控制信号，以及响应于第二控制信号产生并存储第三输出信号和第四输出信号。
7.如权利要求6所述的系统，其中第三输出信号和第四输出信号之一表示逻辑高电平，并且第三输出信号和第四输出信号中的另一个表示逻辑低电平。
8.如权利要求1所述的系统，其中：
所述开关包括第一晶体管、第二晶体管和第三晶体管；
第一晶体管具有第一晶体管终端、第二晶体管终端和第一晶体管栅极；
第二晶体管具有第三晶体管终端、第四晶体管终端和第二晶体管栅极；
第三晶体管具有第五晶体管终端、第六晶体管终端和第三晶体管栅极；
第一晶体管终端耦合到第一输出终端；
第六晶体管终端耦合到第一节点；
第二晶体管栅极被配置成接收第二控制信号；
第一晶体管栅极和第三晶体管栅极中的每个被配置成接收第三控制信号，第三控制信号与第二控制信号互补。
9.如权利要求8所述的系统，其中：
第一晶体管终端和第二晶体管终端直接相连接；
第五晶体管终端和第六晶体管终端直接相连接；
第二晶体管终端和第三晶体管终端直接相连接；
第四晶体管终端和第五晶体管终端直接相连接。
10.一种用于读出电流的系统，所述系统包括：
具有第一输入终端、第二输入终端和第一输出终端的运算放大器，第一输入终端被偏置到预定电压，第二输入终端和第一输出终端直接连接；
耦合到第一输出终端和第一节点的开关，所述开关由至少第一控制信号控制，并且当所述开关被接通时，第一节点处的电压被调整为等于所述预定电压，当所述开关被关断时，第一节点处的电压从等于所述预定电压开始增加或减小；
具有第三输入终端、第四输入终端和至少第二输出终端的比较器，所述比较器被配置成在第三输入终端处接收第一输入信号并且在第四输入终端处接收第二输入信号，第一输入信号和第二输入信号与第一节点的电压和所述预定电压相关联；
基准信号发生器，被配置成产生预定电流；
耦合到所述基准信号发生器和第二节点的电流反射镜，所述电流反射镜被配置成产生第一电流，第一电流正比于所述预定电流，所述预定电流从电流反射镜流向所述基准信号发生器，第一电流从所述电流反射镜流向第二节点；
其中：
第一节点和第二节点直接相连；
第二电流在第一节点和第二节点之间流动；
第二节点耦合到存储器系统的位线，所述存储器系统被配置成不在位线上产生电流或者在位线上产生第三电流；
如果所述存储器系统没有在位线上产生电流，则第二电流从第二节点流向第一节点，从而在所述开关被关断时第一节点处的电压从所述预定电压开始增加；
如果所述存储器系统在位线上产生第三电流，则第二电流从第一节点流向第二节点，从而在所述开关被关断时第一节点处的电压从所述预定电压开始减小。
11.如权利要求10所述的系统，其中：
第二电流与电流幅度相关联；
无论所述存储器系统不在位线上产生电流还是在位线上产生第三电流，所述电流幅度保持相同。
12.如权利要求10所述的系统，还包括具有第五输入终端和第六输入终端的第一放大器，第五输入终端耦合到第一节点，第六输入终端被偏置到所述预定电压，第一放大器被配置成产生第一输入信号和第二输入信号。
13.如权利要求10所述的系统，其中所述比较器还被配置成接收第二控制信号，以及响应于第二控制信号产生并存储第三输出信号和第四输出信号。
14.如权利要求10所述的系统，其中：
所述开关包括第一晶体管、第二晶体管和第三晶体管；
第一晶体管具有第一晶体管终端、第二晶体管终端和第一晶体管栅极；
第二晶体管具有第三晶体管终端、第四晶体管终端和第二晶体管栅极；
第三晶体管具有第五晶体管终端、第六晶体管终端和第三晶体管栅极；
第一晶体管终端耦合到第一输出终端；
第六晶体管终端耦合到第一节点；
第二晶体管栅极被配置成接收第二控制信号；
第一晶体管栅极和第三晶体管栅极中的每个被配置成接收第三控制信号，第三控制信号与第二控制信号互补。
15.如权利要求14所述的系统，其中：
第一晶体管终端和第二晶体管终端直接相连接；
第五晶体管终端和第六晶体管终端直接相连接；
第二晶体管终端和第三晶体管终端直接相连接；
第四晶体管终端和第五晶体管终端直接相连接。
16.一种用于读出电流的方法，所述方法包括：
选择存储器系统中的存储器单元，所选的存储器单元至少对应于所选的位线，所述存储器系统耦合到读出放大器，所述读出放大器包括：具有第一输出终端的运算放大器，其中第一输出终端被充分偏置到预定电压；耦合到第一输出终端和第一节点的开关，所述开关由至少第一控制信号控制；具有第一输入终端和第二输入终端的比较器；耦合到第二节点的电流发生器，所述电流发生器被配置成产生在所述电流发生器和第二节点之间流动的第一电流，第二节点耦合到所选的位线，第一节点和第二节点直接连接，第一输入终端和第二输入终端与第一节点的电压和所述预定电压相关联；
由至少第一控制信号接通所述开关；
将第一节点处的电压电平调整为等于所述预定电压；
由至少第一控制信号关断所述开关；
将第一节点处的电压电平从所述预定电压开始增加或减小；
检测第一节点处的电压电平和所述预定电压之间的差异；
其中：
所选的存储器单元处于第一状态或第二状态；
增加或减小第一节点处的电压电平的步骤包括：
如果所选的存储器单元处于第一状态则增加所述电压电平；
如果所选的存储器单元处于第二状态则减小所述电压电平。
17.如权利要求16所述的方法，其中所述比较器被配置成接收第二控制信号。
18.如权利要求17所述的方法，还包括：
响应于第二控制信号而至少产生并存储输出信号；
其中所述输出信号指示所述存储器单元是处于第一状态还是处于第二状态。
19.如权利要求16所述的方法，其中由至少第一控制信号关断所述开关的操作包括接通电荷注入抵消晶体管。
CN2005100300045A 2005-09-22 2005-09-22 用于存储器系统的高性能读出放大器及相应的方法 Active CN1937071B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2005100300045A CN1937071B (zh) 2005-09-22 2005-09-22 用于存储器系统的高性能读出放大器及相应的方法
US11/253,052 US7180804B1 (en) 2005-09-22 2005-10-17 High performance sense amplifier and method thereof for memory system
US11/623,894 US7787321B2 (en) 2005-09-22 2007-01-17 High performance sense amplifier and method thereof for memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2005100300045A CN1937071B (zh) 2005-09-22 2005-09-22 用于存储器系统的高性能读出放大器及相应的方法

Publications (2)

Publication Number Publication Date
CN1937071A CN1937071A (zh) 2007-03-28
CN1937071B true CN1937071B (zh) 2010-10-13

Family

ID=37745021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100300045A Active CN1937071B (zh) 2005-09-22 2005-09-22 用于存储器系统的高性能读出放大器及相应的方法

Country Status (2)

Country Link
US (2) US7180804B1 (zh)
CN (1) CN1937071B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106663989A (zh) * 2014-07-10 2017-05-10 德州仪器公司 具有动态vio移位保护的双比较器电路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI275243B (en) * 2005-09-14 2007-03-01 Princeton Technology Corp Voltage controlled amplifier for a signal processing system
CN1937071B (zh) * 2005-09-22 2010-10-13 中芯国际集成电路制造(上海)有限公司 用于存储器系统的高性能读出放大器及相应的方法
US7898885B2 (en) * 2007-07-19 2011-03-01 Micron Technology, Inc. Analog sensing of memory cells in a solid state memory device
CN104601118B (zh) * 2014-12-30 2017-12-12 中国科学院电子学研究所 斩波稳零运算放大器中注入电荷的抑制方法
CN111429955B (zh) * 2020-03-10 2021-12-10 北京中科银河芯科技有限公司 读出放大器、存储数据读出方法、集成电路及电子设备
US11658655B2 (en) 2021-06-29 2023-05-23 Analog Devices International Unlimited Company Precharge buffer stage circuit and method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4461965A (en) * 1980-08-18 1984-07-24 National Semiconductor Corporation High speed CMOS sense amplifier
CN1144963A (zh) * 1994-10-11 1997-03-12 汤森·汤森·库里埃和克鲁法律事务所 读出放大器
CN1400603A (zh) * 2001-08-07 2003-03-05 旺宏电子股份有限公司 具有可自动切断的预先充电路径的高速感应放大器
US6535026B2 (en) * 2001-04-30 2003-03-18 Macronix International Co., Ltd. High-speed sense amplifier with auto-shutdown precharge path
CN1476017A (zh) * 2002-08-14 2004-02-18 力旺电子股份有限公司 利用栅极互耦驱动的负载晶体管读取数据的快速存储器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175451A (en) * 1990-10-08 1992-12-29 Sharp Kabushiki Kaisha Biasing circuit for sense amplifier
ITMI981217A1 (it) * 1997-06-05 1999-12-02 Denso Corp Struttura perfezionata per un circuito di misura di corrente
US6205073B1 (en) * 2000-03-31 2001-03-20 Motorola, Inc. Current conveyor and method for readout of MTJ memories
US6583667B1 (en) * 2001-12-20 2003-06-24 Institute Of Microelectronics High frequency CMOS differential amplifiers with fully compensated linear-in-dB variable gain characteristic
US6600690B1 (en) * 2002-06-28 2003-07-29 Motorola, Inc. Sense amplifier for a memory having at least two distinct resistance states
JP4443886B2 (ja) * 2003-09-30 2010-03-31 株式会社東芝 半導体記憶装置
US7038959B2 (en) * 2004-09-17 2006-05-02 Freescale Semiconductor, Inc. MRAM sense amplifier having a precharge circuit and method for sensing
US7280405B2 (en) * 2004-12-14 2007-10-09 Tower Semiconductor Ltd. Integrator-based current sensing circuit for reading memory cells
CN1937071B (zh) * 2005-09-22 2010-10-13 中芯国际集成电路制造(上海)有限公司 用于存储器系统的高性能读出放大器及相应的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4461965A (en) * 1980-08-18 1984-07-24 National Semiconductor Corporation High speed CMOS sense amplifier
CN1144963A (zh) * 1994-10-11 1997-03-12 汤森·汤森·库里埃和克鲁法律事务所 读出放大器
US6535026B2 (en) * 2001-04-30 2003-03-18 Macronix International Co., Ltd. High-speed sense amplifier with auto-shutdown precharge path
CN1400603A (zh) * 2001-08-07 2003-03-05 旺宏电子股份有限公司 具有可自动切断的预先充电路径的高速感应放大器
CN1476017A (zh) * 2002-08-14 2004-02-18 力旺电子股份有限公司 利用栅极互耦驱动的负载晶体管读取数据的快速存储器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106663989A (zh) * 2014-07-10 2017-05-10 德州仪器公司 具有动态vio移位保护的双比较器电路
CN106663989B (zh) * 2014-07-10 2019-05-21 德州仪器公司 具有动态vio移位保护的双比较器电路

Also Published As

Publication number Publication date
CN1937071A (zh) 2007-03-28
US7180804B1 (en) 2007-02-20
US20070189093A1 (en) 2007-08-16
US7787321B2 (en) 2010-08-31

Similar Documents

Publication Publication Date Title
US7545694B2 (en) Sense amplifier with leakage testing and read debug capability
CN1937071B (zh) 用于存储器系统的高性能读出放大器及相应的方法
KR100245943B1 (ko) 고속 데이타 입/출력이 가능한 소 점유면적의 데이타 입/출력 회로를 구비한 반도체 메모리 장치
US20080285360A1 (en) Semiconductor Memory Device and Method of Reading Data Therefrom
US6337825B2 (en) Semiconductor memory device
US6456549B1 (en) Sense amplifier circuit and semiconductor storage device
US7099218B2 (en) Differential current evaluation circuit and sense amplifier circuit for evaluating a memory state of an SRAM semiconductor memory cell
US9036405B1 (en) Memory sense amplifier with multiple modes of operation
US20100039173A1 (en) Single-ended sense amplifier using dynamic reference voltage and operation method thereof
US4653029A (en) MOS amplifier and semiconductor memory using the same
JPH02282995A (ja) 半導体記憶装置
US6229745B1 (en) Semiconductor memory
US7405987B1 (en) Low voltage, high gain current/voltage sense amplifier with improved read access time
US6707741B1 (en) Current steering reduced bitline voltage swing, sense amplifier
JP2760634B2 (ja) 集積メモリ
JP2005285161A (ja) 半導体集積回路装置
US6721218B2 (en) Semiconductor memory device and data read method thereof
JPS63288497A (ja) 半導体メモリ装置のレベルシフト回路
US7826291B2 (en) Precharge and evaluation phase circuits for sense amplifiers
KR100542469B1 (ko) 셀프타임동작용윈도우판별기를갖는2차측감지증폭기
US6707725B2 (en) Reference voltage generation circuit for semiconductor memory device, memory reading circuit including same, and electronic information device including the same
KR100378270B1 (ko) 반도체 기억 장치
US5412607A (en) Semiconductor memory device
KR100326236B1 (ko) 모스/바이폴라복합트랜지스터를이용한반도체메모리장치의감지증폭기
KR100247922B1 (ko) 저전압용전류센스앰프회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant