CN1144963A

CN1144963A - 读出放大器

Info

Publication number: CN1144963A
Application number: CN95117272A
Authority: CN
Inventors: 罗伯特J·普罗斯汀
Original assignee: Townsend and Townsend Khourie and Crew
Current assignee: Townsend and Townsend and Crew LLP; Townsend and Townsend Khourie and Crew
Priority date: 1994-10-11
Filing date: 1995-10-09
Publication date: 1997-03-12
Also published as: GB9520103D0; JPH08195631A; US5585747A; KR960015585A; DE19537203A1; GB2294143A; GB2294143B; TW275166B

Abstract

提供了一种差动读出放大器，其第一级被偏置以使放大器的所有级的功率消耗降至最小，并且使放大器第一级的输出足够大，使得第二级能够正常工作，同时电压还足够低，可以使电流镜象级(第三级)集成到放大器的第二级。第三级电流镜象级集成到放大器的第二级，减少了第二级输出端的电容负载，增加了速度，同时消除了对分开的电流镜象级进行供电的额外需要。这种组合产生了一种非常快速，而又非常省电的放大器。

Description

读出放大器

本发明涉及用于半导体装置的电子电路。更具体地说，本发明涉及静态读出放大器电路，用于检测两路输入信号的差动电压，并生成数字输出信号，该信号示出了两路输入信号间的电压关系。

许多电子电路都用到读出放大器。典型的差动读出放大器接收两路输入信号，并生成以输入信号间关系为特征的输出信号。例如，可以生成第一电位(first potential)输出信号，它表示第一输入信号的电位高于第二输入信号；也可能生成差动电压输出信号，表示第一输入信号的电位低于第二输入信号。

由于构成读出放大器的电路及所用晶体管的特征，导致了现有的一些读出放大器所碰到的一个问题，即如果使用了场效应管，则某级放大器输入端存在的栅极电容通常增加了前级放大器的实际延迟，降低了电路的响应速度。现有读出放大器的另一个问题是功率消耗过大，另外还有就是对处理偏差的极端敏感性。考虑到前述问题，因此需要提供一种能够高速度、低功耗、进行各种处理的读出放大器。

本发明提供了一种高速、高可靠性、静态的差动读出放大器，该放大器在以指定速度下工作时，功耗小于现有的读出放大器。在本发明的一个具体实施例中，用一个第一NMOS晶体管在其栅极接收一个第一输入信号，用一个第二NMOS晶体管在其栅极接收一个第二输入信号，两个晶体管的漏极耦合到电源正极，它们的源极耦合到交叉连接的第三和第四NMOS晶体管的漏极。也就是说，第三晶体管的栅极交叉连接到第四晶体管的漏极，而第四晶体管的栅极交叉连接到第三晶体管的漏极。第一和第二晶体管的所有参数，包括晶体管的大小等，都互相匹配，第三和第四晶体管也一样。第一和第二晶体管的宽/长比大于第三和第四晶体管，以防电路进入死锁状态。第三和第四晶体管的源极连接到一起，并连接到第五NMOS晶体管的栅极和漏极。第五NMOS晶体管的源极连接到电源负极。该第五晶体管具有双重功能，它限制了第一到第四晶体管的栅源电压，以限制它们的电流消耗，它还进一步确保了第一级放大器的输出电压足够高，使第二级放大器能够正常工作。

第一、二、三、四、五晶体管组成了读出放大器的第一级，该级耦合到第二级。第二级包含四个另外的NMOS晶体管，这四个晶体管的连接方式与第一、二、三、四管相同。最后，使用了一个晶体管来形成镜象电流，以在第三级放大器(电流镜象级)的输出端产生输出信号，该晶体管包括在放大器的第二级中，省去了给电流镜象级单独供电的需要。

图1是本发明中读出放大器的优选实施例的原理图；

图2是一种现有的电流镜象差动放大器的原理图；

图3是指示图1中电路工作时电压随时间变化的波形图。

图1是本发明中读出放大器10的优选实施例的原理图。读出放大器10含有NMOS晶体管14，其栅极18用以接收第一输入信号IN；以及NMOS晶体管22，其栅极24用以接收第二输入信号 IN。在该优选实施例中，所有的晶体管都采用工艺所允许的最短的沟道长度。NMOS管14和22的长度和宽度最好相等，其宽度应为9μm。当然，也可以使用其它尺寸，但是，为了更清楚地解释本发明，下面所讨论的都是某种的示范性的尺寸大小，要理解到也可以使用其它尺寸的大小。IN和 IN信号可以是正电源电压附近的任何差动信号。例如，它们可以是静态RAM(SRAM)的原码位线和补码位线，也可以是动态RAM(DRAM)的原码I/O线和补码I/O线。通常情况下，输入信号将是这样的情况，一个输入信号从一个选定电位变化到一个稍微低一点的电位，而另一个输入信号从该稍微低一点的电位(或者近似该稍低电位)变化到该选定电位。NMOS管14的第一电极30连接到电源正极Vcc，第二电极34连接到节点38。相似地，NMOS管22的第一电极42连接到电源正极Vcc，而第二电极46连接到节点50。

NMOS晶体管54的栅极58连接到节点50，第一电极62连接到节点38，第二电极66连接到节点68。另一个NMOS晶体管70的栅极74连接到节点38，第一电极78连接到节点50，第二电极82连接到节点68。晶体管54的宽度最好为晶体管14的宽度的2/3，晶体管70的宽度最好为晶体管22的宽度的2/3。也就是说，假定晶体管14和晶体管22的宽度是9μm，则晶体管54和70的宽度最好为6μm。NMOS晶体管86的栅极90和第一电极94都连接到节点68，第二电极98连接到地电位。NMOS晶体管86的宽度最好是NMOS管54和70的宽度和(例如，12μm宽)。NMOS管14、22、54、70以及86共同组成了在节点38和50进行差动输出的读出放大器的第一级。注意由于所有这些晶体管都是NMOS，因此该放大器在功能上与PMOS的特征无关，这使得电路能够进行各种处理。在一个非常有用的应用中，IN和 IN信号连接到静态RAM的原码位线和补码位线，或者IN信号或者 IN信号为Vcc电位，而另一路信号，或者 IN信号或者IN信号，低于Vcc几百毫伏。对于这种情况，应认为IN和 IN信号在不同节点上的共模电压都是Vcc。

当放大器第一级的输入信号IN和 IN之间没有差动电压时，本级的输出信号，节点38和50也没有差动电压，即节点38和50电压相同。由于管14和22的宽度和(对于共模分析来说实际上平行，因为节点38和50电压相同，IN和 IN的电压也相同)仅略高于晶体管54和70的宽度和(实际上也平行)，而后者正好等于晶体管86的宽度。这就使得节点68的电压大约是1/3Vcc(地电位为0V)，而节点38和50的共模电压为2/3Vcc。注意晶体管14、22、54、70和86的每一个的漏源电压及栅源电压都为1/3Vcc。如果没有晶体管86，而直接把节点68连接到地电位，则将产生两个问题。首先，放大器第一级的功耗将显著增加，因为每个剩下的晶体管的漏源电压和栅源电压都将是1/2Vcc，而不是1/3Vcc。其次，放大器第一级的输出仅为1/2Vcc，这种静态偏置可能无法使放大器第二级正常工作。

读出放大器10的第一级的输出耦合到第二级的输入。第二级含有NMOS晶体管100、104、108和112。优选实施例中NMOS晶体管100为9μm宽，其栅极116连接到管54的栅极58(以及节点50)，第一电极120连接到节点122，第二电极124连接到节点128。NMOS晶体管104，最好也是9μm宽，其栅极132连接到NMOS管70的栅极74(以及节点38)，第一电极136连接到节点137，第二电极140则连接到节点144。NMOS管108，其宽度应为NMOS管100的宽度的2/3，即6μm，它的栅极150连接到节点144，第一电极154连接到节点128，第二电极158连接到地电位。NMOS管122，其宽度应为NMOS管104的宽度的2/3，即6μm，它的栅极162连接到节点128，第一电极166连接到节点144，第二电极170连接到地电位。NMOS管100、104、108和112按照与NMOS管14、22、54和70相同的方式进行交叉连接。节点128和144的共模电压近似为节点38和50的共模电压的一半，即1/3Vcc。在以前的电路中，晶体管100和104的漏极将被连接到电源正极Vcc，但在本发明中，通过NMOS管112的电流也通过电流镜象PMOS晶体管304，其功能将在下面介绍。

结合图3可以很容易地解释图1中电路的工作情况。图3是说明读出放大器10工作时的定时图。如图在时间0.00处，假定NMOS管14的栅极18的输入信号IN开始为+4.0V，而NMOS管22的栅极24的输入信号 IN开始为与Vcc相同的+4.25V。(在图3中开始看不见 IN，直到2.0ns以后IN低于实心水平线后才能看见)。输入信号然后开始切换，使IN信号变化到+4.25V，这种而 IN信号变化到+4.0V。切换大约在1.5ns左右开始，IN和 IN信号经过3ns后，基本到达新的电压值。

晶体管14栅极电压(IN)的增加使得管14的源极(节点38)的电压也得到了增加。同时，晶体管22栅极电压( IN)的下降使得管22的源极(节点50)的电压也产生了下降。但是节点38处的电压上升增加了流过管70的电流，进一步降低了节点50的电压。节点50处的电压下降导致了流过管54的电流的减少，使得节点38的电压进一步增加。这样的正反馈导致了放大器第一级的输出节点38和50展现出比输入节点IN和 IN更大的电压摆动。即电路的电压增益大于1。最终地，电路将在节点38处得到+3.1V电压，而在节点50处得到+2.4V电压(700mV差值)。请注意，如果NMOS管14和22小于(窄于)相应的NMOS管54和70，正反馈将超过1，而电路将锁定在一种状态。即一旦在某状态下，更大的管子54或70将把节点38或50的电压维持在低电平上，而不管IN和 IN信号的电压摆动。由于晶体管14和22大于晶体管54和70，因此正反馈小于1，电路不会锁定在一种状态下，而是正确地响应IN和 IN信号的变化。放大器的第一级提供了两个不同的功能。它产生了一定的差动电压增益，差动输入为250mV摆动时，引起差动输出700mV摆动。它还进行了电压转换，即输出的共模电压大约为1/3Vcc，低于输入信号的共模电压。

放大器第一级的输出节点，节点38和50，是放大器第二级的输入节点。即节点38的信号提供给NMOS管104的栅极132，而节点50的信号提供给NMOS管100的栅极116。放大器第二级的晶体管100、104、108和112的工作方式与第一级的晶体管14、22、54和70的工作方式相同。最终，放大器第二级的输出，即节点128和144处的电压，分别达到+0.70V和+2.25V(差动值为1550mV)。

如同节点38的电压增加了700mV一样(图3中从2.37V增加到3.07V)，节点144的电压增加了1550mV(从0.7V增加到2.25V)。正如后面即将讨论到的，晶体管104饱和或者接近饱和。饱和晶体管的栅电容大部分是栅源电容，很小一部分是栅漏电容。尽管晶体管104的栅节点38增加了700mV电压，然而其源节点144增加了更大的值，1550mV，漏节点136的电压也增加了。因此，实际上需要负向充电以提高晶体管104的栅电压。即栅极在这些偏置情况下，栅极实际上象是一个负电容。这种负电容效应使图3中节点38在约3.5ns时产生正向超调(以及节点50产生负向超调)，显著地增加了电路的响应速度。

差动输入信号通过电流镜象电路转换成单输出信号。图2示出了现有技术中的电流镜象电路，我们在讨论图1中的电流镜象电路之前先讨论这个电路。图2是现有的电流镜象电路200的原理图，可以用在读出放大器10中，但不用于该优选实施例。如果使用了这个电流镜象电路，它的输入节点将是放大器第二级的输出节点，节点128和144。电流镜象200包含有NMOS晶体管204、NMOS晶体管208、PMOS晶体管212，以及PMOS晶体管216。NMOS晶体管204的栅极220连接到节点128，第一电极224连接到节点228，第二电极232连接到地电位。NMOS晶体管208的栅极236连接到节点144(图1)，第一电极240连接到输出节点244，第二电极248连接到地电位。PMOS晶体管212的栅极252连接到节点228(图1)，第一电极256连接到Vcc，第二电极260连接到节点228。PMOS晶体管216的栅极264连接到PMOS晶体管212的栅极252，第一电极268连接到Vcc，第二电极272连接到输出节点244。PMOS管212和216的大小相同，大约16μm宽，而NMOS管204和208也是同样大小，大约6μm宽。NMOS管204响应从节点128接收的信号而导到电源。PMOS管212的栅极和漏极都连接到节点224，处在饱和自偏置状态(即用它自己的栅电压进行偏置)，因此它的饱和电流等于流过NMOS管204的电流。PMOS晶体管216与PMOS晶体管212的大小相同，并且被连接成与饱和PMOS管212有相同的栅电位和源电位。因此，PMOS管216试图维持与PMOS管204相同的饱和电流，该电流等于流过NMOS管204的电流。这样，PMOS管216提供了正电流源，以把节点244的电位拉向Vcc。其数量等于流过NMOS管204的电流，另一方面，NMOS管208与NMOS管204的大小相同，把电流从输出节点244拉走，以响应从节点144处接收的信号，这样试图降低输出节点244处的电压。结果是，如果节点128处的信号电位高于节点144处的信号电位，PMOS管216的饱和电流则比NMOS管208的大。这样，输出节点244上的信号被迫为高电位。如果节点128处的信号电位小于节点144处的信号电位，NMOS管208的饱和电流则大于PMOS管216，使节点244的输出信号为低电位。

当节点128的电位增加时，流过管204的电流增加导致节点228的电压，即管204的漏极电压下降。而管204的源极电压为地电位，不变。管204含有栅漏电容以及实际的栅源电容，因此它们需要实际(正向)充电以增加管204上的栅电位。NMOS管204的栅极在节点128处有一个实际的电容，降低了节点128的开关速度。更进一步，不论什么时候节点128为高电位，都将有一个实际的电流通过管204和212，增加了电路的总功耗。

作为对比，同时参考图1，读出放大器10通过把电流镜象电路(图2中的NMOS管204和PMOS管212)放置在放大器第二级里(图1中已经存在的NMOS管112和增加的PMOS管304)，在节点128处避免了这个额外的电容负载和额外的能量消耗。PMOS管304的第一电极326连接到Vcc，栅极330连接到节点137，第二电极334连接到节点137。PMOS管300的第一电极314连接到Vcc，栅极318连接到节点122，第二电极322连接到节点122。PMOS管300对于电路的正常操作来说并不需要，但是为了增加电路的对称性把它引入了进来。如果没有PMOS管300，节点122将直接连到Vcc。PMOS管308的第一电极340连接到Vcc，栅极344连接到PMOS管304的栅极330，第二电极348连接到输出节点352。在优选实例施中，PMOS管308的宽度等于PMOS管304的宽度，都至少是16μm。NMOS管310的第一电极36连接到输出节点352，栅极360连接到节点144，第二电极364连接到地电位。在优选实施例中，NMOS管310与NMOS管112的宽度相同，都为6μm。在有些应用中，可能需要使管子308和310的尺寸大于管子304和112的尺寸。在这种情况下，重要的是使PMOS管308的宽度除以PMOS管304的宽度等于NMOS管310的宽度除以NMOS管112的宽度。即如果管308的宽度是管304的宽度的两倍，那么管310的宽度也应该是管312的宽度的两倍。这样使流过管308和310的电流都增加了一倍，但是保持了电流比例。

为了理解这种集成到放大器第二级中的电流镜象电路的工作情况，假定节点128开始为+2.25V，节点144开始为+0.7V。加到NMOS管112栅极162的+2.25V电压使管112中流过一定电流，因此也流过NMOS管104和饱和PMOS管304。这与图2中现有技术电路里流过PMOS管212的电流基本上是同样的电流，假定图2中NMOS管204的大小与图1中NMOS管112的大小相同。PMOS管308的源极和栅极偏置到与PMOS管304的偏置电位相同，并且与PMOS管304的大小相同，因此流过PMOS管308的饱和电流将等于流过PMOS管304和流过NMOS管112的电流。这个电流趋向于增加节点352的电压。另一方面，节点144处的+0.7V信号趋向于关断管310，因为信号电平基本上为典型NMOS管的阈值电压。这样，流过NMOS管310的电流非常小，而PMOS管308在没有电流或者很少有电流流过管308和310的情况下，把输出节点352拉至非常接近于Vcc的电位。在图3中，节点352的输出在输入切换前大约为4.20V。

当节点128的电压降为+0.7V，节点144的电压摆动升至+2.25V时，NMOS管112流过非常小的电流，PMOS管304也流过同样小的电流，PMOS管308也是这样。同时，相对高的栅电压+2.25V使NMOS管310导通，这样强迫输出节点352为低电位。在图3中，节点352的输出在8ns至10ns时为低于0.05V的稳定状态。再一次，308和310中有小电流通过，这次受到了PMOS管308的低饱和电流的限制。

如果管104持续处在饱和状态，则放大器第二级工作最好。这需要管104的漏极电压小于一个NMOS阈值电压，超过管104的栅极电压。即节点137的电压必须位于节点38的电压和一个NMOS V_T之间。但是，PMOS管304在导通前至少需要使其栅电压为低于源电压一个PMOS管阈值电压的电位。这样，节点137的电压将至少是低于Vcc电位一个PMOS管阈值电压的电位。为了保持管104的饱和，它的漏电压尽可能地保持高，而其栅电压保持相对低的电位。为了保持节点137为高电位，PMOS管304应该相对比较宽，在优选实例中使用16μm宽度。另外引入放大器第一级以产生电压增益，并保持节点38为地电位。象前面讨论的那样，节点38的共模电压是Vcc的1/3，低于输入电压IN。节点38的低电压和节点137的高电压确保了管104的饱和运行。同样，管100也处在饱和中。

在某些应用中输入电压更低，放大器第一级的电压增益视为不必要时，放大器第二级可用来做放大器第一级，这一级里面集成有电流镜象级。在这种情况下，管14、22、54、70和86被删除，电路的输入将直接连接到管100和104的栅极116和132。

把PMOS管304结合入读出放大器10的上一个通用级消除了以前电路中PMOS管212和NMOS管204的电流消耗，而使用在放大器的上一通用级已经存在的必要的电流。只有很少的电流通过管308和310从Vcc流向地以产生输出信号。因此，按本发明构造的电流镜象级很少消耗能量。更进一步，它通过降低节点128的电容负载加速了电路速度，消除了图2中使用一个单独的管子204的需要。

以上是本发明中优选实例的完整描述，可以进行各种修改。后面是本发明的权利要求范围。

Claims

1.一种放大器包括：

一个第一晶体管，具有一个控制极、一个第一电极以及一个第二电极，其控制极用以接收第一输入信号，其第一电极连接到一个第一电位源；

一个第二晶体管，具有一个控制极、一个第一电极以及一个第二电极，其控制极用以接收第二输入信号，其第一电极连接到所述电位源；

一个第三晶体管，具有一个控制极、一个第一电极以及一个第二电极，其控制极连接到所述第二晶体管的第二电极，其第一电极连接到所述第一晶体管的第二电极；

一个第四晶体管，具有一个控制极、一个第一电极以及一个第二电极，其控制极连接到所述第一晶体管的第二电极，其第一电极连接到所述第二晶体管的第二电极，其第二电极连接到所述第三晶体管的第二电极；

一个第五晶体管，具有一个控制极、一个第一电极以及一个第二电极，其控制极连接到所述第三晶体管的第二电极，其第一电极连接到所述第三晶体管的第二电极，其第二电极连接到第二电位源；

其中，所述第一晶体管的电流运载能力大于所述第三晶体管，所述第二晶体管的电流运载能力大于所述第四晶体管。

2.根据权利要求1的电路，其第一、二、三、四、五晶体管的每一个都包括一个场效应晶体管，其中所述第一晶体管的沟道宽度大于所述第三晶体管的沟道宽度，所述第二晶体管的沟道宽度大于所述第四晶体管的沟道宽度。

3.根据权利要求2的电路，其中第一、二、三、四晶体管的每一个都包括一个NMOS晶体管。

4.根据权利要求1的电路，进一步包含偏置装置，连接到所述第三和第四晶体管的第二电极以及第二电位源，用于偏置放大器，使在所述第一和第二晶体管的第二电极处的共模电压近似等于第二电位源电压加上2/3第一电位源电压的电压值。

5.根据权利要求4的电路，其中偏置装置包括一个第五晶体管。

6.根据权利要求5的电路，其中第一、二、三、四晶体管的每一个包括一个场效应晶体管，而且其中所述第一晶体管的沟道宽度大于所述第三晶体管的沟道宽度，所述第二晶体管的沟道宽度大于所述第四晶体管的沟道宽度。

7.根据权利要求6的电路，其中第五晶体管为场效应管，沟道宽度近似等于所述第三和第四晶体管的沟道宽度的和。

8.根据权利要求7的电路，其中第一、二、三、四、五晶体管每个都为NMOS管。

9.一种放大器电路包括：

第一级放大器包括：

一个第一晶体管，具有一个控制极、一个第一电极以及一个第二电极，其控制极用以接收一个第一输入信号，其第一电极连接到一个第一电位源；

一个第二晶体管，具有一个控制极、一个第一电极以及一个第二电极，其控制极用以接收一个第二输入信号，其第一电极连接到所述第一个电位；

一个第四晶体管，具有一个控制极、一个第一电极以及一个第二电极，其控制极连接到所述第一晶体管的第二电极，其第一电极连接到所述第二晶体管的第二电极；

偏置装置，连接到所述第三和第四晶体管的第二电极以及第二电位源，用于偏置第一级放大器，使在第一和二晶体管的第二电极处的放大器的共模电压近似等于第二电位源的电压加上2/3输入信号的共模电压的电压值。

第二级放大器包括：

一个第五晶体管，具有一个控制极、一个第一电极以及一个第二电极，其控制极连接到所述第二晶体管的第二电极，其第一电极连接到一个电流源；

一个第六晶体管，具有一个控制极、一个第一电极以及一个第二电极，其控制极连接到所述第一晶体管的第二电极，第一电极连接到一个电流源；

一个第七晶体管，含有一个控制极、一个第一电极以及一个第二电极，其控制极连接到所述第六晶体管的第二电极，其第一电极连接到所述第五晶体管的第二电极，其第二电极连接到所述第二电位源；

一个第八晶体管，具有一个控制极、一个第一电极以及一个第二电极，其控制极连接到所述第五晶体管的第二电极，其第一电极连接到所述第六晶体管的第二电极，其第二电极连接到所述第二电位源；以及

其中所述第五晶体管的电流运载能力大于所述第七晶体管，所述第六晶体管的电流运载能力大于所述第八晶体管。

10.根据权利要求9的电路，其偏置装置包括一个第九晶体管，该第九晶体管含有一个控制极，一个第一电极以及一个第二电极，其控制极连接到偏置装置，第一电极连接到偏置装置，第二电极连接到所述第二电位源。

11.根据权利要求10的电路，其中所述第一、二、三、四、五、六、七、八、九晶体管每个都包括一个场效应管，其中所述第一晶体管的沟道宽度大于所述第三晶体管的沟道宽度，所述第二晶体管的沟道宽度大于所述第四晶体管的沟道宽度，所述第五晶体管的沟道宽度大于所述第七晶体管的沟道宽度，所述第六晶体管的沟道宽度大于所述第八晶体管的沟道宽度。

12.根据权利要求11的电路，其中所述第九晶体管包括一个场效应管，其沟道宽度近似等于所述第三和第四晶体管的沟道宽度之和。

13.根据权利要求12的电路，其中所述第一、二、三、四、五、六、七、八、九晶体管每个都包括NMOS晶体管。

14.根据权利要求9的电路，进一步包含输出信号装置，它连接到第二级放大器，当所述第五晶体管第二电极处的电压高于所述第六晶体管第二电极处的电压时，在输出节点上提供一个第一个信号，而当所述第五晶体管的第二电极处的电压低于所述第六晶体管第二电极处的电压时，在输出节点提供一个第二个信号。

15.根据权利要求14的电路，其中所述输出装置含有一个第一输入端，连接到所述第六晶体管的所述第一电极，以及一个第二输入端，连接到所述第六晶体管的第二电极。

16.根据权利要求15的电路，其中所述输出装置包括：

一个第十晶体管，含有一个控制极、一个第一电极以及一个第二电极，其控制极连接到所述第六晶体管的第一电极，其第一电极连接到第一电位源，第二电极连接到输出节点；以及

一个第十一晶体管，含有一个控制极、一个第一电极以及一个第二电极，其控制极连接到所述第六晶体管的第二电极，其第一电极连接到输出节点，其第二电极连接到第二电位源。

17.根据权利要求16的电路，输出装置进一步包括一个第十二晶体管，该管含有一个控制极、一个第一电极以及一个第二电极，其控制极连接到第六晶体管的第一电极，第一电极连接到第一电位源，第二电极连接到第六晶体管的第一电极。

18.根据权利要求17的电路，其中第一、二、三、四、五、六、七、八晶体管每个都包括一个场效应晶体管，第一晶体管的沟道宽度大于第三晶体管的沟道宽度，第二晶体管的沟道宽度大于第四晶体管的沟道宽度，第五晶体管的沟道宽度大于第七晶体管的沟道宽度，第六晶体管的沟道宽度大于第八晶体管的沟道宽度。

19.根据权利要求18的电路，其第九晶体管包括一个场效应管，沟道宽度近似等于第三和第四晶体管的沟道宽度之和。

20.根据权利要求17的电路，其中第一、二、三、四、五、六、七、八、十一晶体管每个都含有一个NMOS晶体管。

21.根据权利要求20的电路，其中第十、十二晶体管每个都含有PMOS晶体管。

22.根据权利要求21的电路，其中第九晶体管含有一个NMOS晶体管。

23.根据权利要求19的电路，其中输出装置进一步包括第十三晶体管，该管含有一个控制极，一个第一电极以及一个第二电极，其控制极连接到第五晶体管的第一电极，其第一电极连接到第一电位源，其第二电极连接到第五晶体管的第一电极。

24.根据权利要求17的电路，其中第一、二、三、四、五、六、七、八、十一晶体管每个都含有一个PMOS晶体管。

25.根据权利要求24的电路，其中第十、十二晶体管含有一个NMOS晶体管。

26.根据权利要求25的电路，其中第九晶体管含有一个PMOS晶体管。

27.一种放大器包括：

一个第一晶体管，含有一个控制极、一个第一电极以及一个第二电极，其控制极用以接收一个第一输入信号；

一个第二晶体管，含有一个控制极、一个第一电极以及一个第二电极，其控制极用以接收一个第二输入信号；

一个第三晶体管三，含有一个控制极、一个第一电极以及一个第二电极，其控制极连接到第二晶体管的第二电极，其第一电极连接到第一晶体管的第二电极，第二电极连接到第一电位源；

一个第四晶体管四，含有一个控制极、一个第一电极以及一个第二电极，其控制极连接到第一晶体管的第二电极，其第一电极连接到第二晶体管的第二电极，其第二电极连接到第一电位源；

一个第五晶体管，含有一个控制极、一个第一电极以及一个第二电极，其第一电极连接到第二电位源，第二电极连接到输出节点；

一个第六晶体管，含有一个控制极、一个第一电极以及一个第二电极，其第一电极连接到输出节点，第二电极连接到第一电位源；

其中，第五晶体管的控制极连接到第二晶体管的第一电极，第六晶体管的控制极连接到第二晶体管的第二电极。

28.根据权利要求28的电路，其中第一、二、三、四、六晶体管每个都为NMOS晶体管。

29.根据权利要求28的电路，其中第一、二、三、四、六晶体管每个都为NMOS晶体管。

30.根据权利要求29的电路，第五晶体管为PMOS晶体管。

31.根据权利要求27的电路，进一步包含一修经七晶体管，该管含有一个控制极，一个第一电极以及一个第二电极，其控制极连接到第二晶体管的第一电极，其第一电极连接第二电位源，第二电极连接到第二晶体管的第一电极。

32.根据权利要求31的电路，其中第一、二、三、四、六晶体管每个都为NMOS晶体管，第五和七晶体管七PMOS晶体管。

33.根据权利要求31的电路，第一晶体管的第一电极连接到第二电位源。

34.根据权利要求31的电路，进一步包含一个第八晶体管，该管含有一个控制极，一个第一电极以及一个第二电极，其控制极连接到第一晶体管的第一电极，其第一电极连接到第二电位源，第二电极连接到第一晶体管的第一电极。

35.根据权利要求34的电路，其中第一、二、三、四、六晶体管每个都NMOS晶体管第五、七和八，晶体管为PMOS晶体管。

36.根据权利要求31的电路，其中第一晶体管的沟道宽度大于第三晶体管的沟道宽度，第早晶体管的沟道宽度大于第四晶体管的沟道宽度。

37.根据权利要求31的电路，第六晶体管的沟道宽度等于第四晶体管的沟道宽度，第七晶体管的沟道宽度等于第五晶体管的沟道宽度。

38.根据权利要求36的电路，第六晶体管六的沟道宽度等于第四晶体管的沟道宽度，第七晶体管的沟道宽度等于第五晶体管的沟道宽度。

39.根据权利要求31的电路，第六晶体管的沟道宽度与第四晶体管的沟道宽度的比例等于第七晶体管和第五晶体管的比例。

40.根据权利要求36的电路，第六晶体管的沟道宽度与第四晶体管的沟道宽度的比例等于第七晶体管和第五晶体管的比例。