CN104601118B - 斩波稳零运算放大器中注入电荷的抑制方法 - Google Patents
斩波稳零运算放大器中注入电荷的抑制方法 Download PDFInfo
- Publication number
- CN104601118B CN104601118B CN201410840606.6A CN201410840606A CN104601118B CN 104601118 B CN104601118 B CN 104601118B CN 201410840606 A CN201410840606 A CN 201410840606A CN 104601118 B CN104601118 B CN 104601118B
- Authority
- CN
- China
- Prior art keywords
- switch
- chopper
- electric charge
- operational amplifier
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种用于斩波稳零运算放大器中注入电荷的抑制方法和一种使用该方法进行注入电荷抑制的斩波稳零运算放大器。该运算放大器包含主运算放大器、输入斩波器、输出斩波器和注入电荷抑制电路，其中注入电荷抑制电路通过与输入斩波器的斩波频率同步操作产生与输入斩波器幅值相同、相位相反的注入电荷，通过电压调节电路来调节可调斩波器注入电荷的大小，进而达到抑制注入电荷的目的。本发明在不明显增大输入电压噪声的同时降低了输入电流噪声，得到了低输入电压噪声、低输入电流噪声的斩波稳零放大器，还进一步减小了斩波稳零放大器的失调电压，实现了更低1/f噪声拐点的斩波稳零放大器。
Description
技术领域
本发明涉及运算放大器领域，更具体地涉及一种斩波稳零运算放大器中注入电荷的抑制方法。
背景技术
在诸多专业领域，人们希望运算放大器具有低偏置电压、低偏置漂移、低1/f噪声的特点，斩波稳零和自动调零是为达到这种目的而常采用的两种技术，它们被广泛用于减小放大器偏置电压和漂移的电路中。因自动调零技术会导致白噪声的混叠，在追求更低的输入电压噪声的时候，斩波稳零技术被更多应用。但斩波稳零技术会因为斩波器的使用而带来注入电荷的问题，注入电荷将导致残余失调电压和输入电流噪声的增大。注入电荷是由于模拟开关的非理想性所致，通常认为由时钟馈通效应(clock feed-through)和注入电荷效应(charge injection)产生。诸多文献表明，残余失调电压与注入电荷正相关，输入电流噪声与注入电荷的均方根正相关。当要求更低的偏置电压、更低的偏置漂移、更低的l/f噪声和更低的输入电流噪声时，就有必要减小注入电荷的影响。
对于低噪声要求的斩波稳零放大器，需要使用更低导通阻抗的模拟开关，而这种类型的开关通常注入电荷也较大，这进一步加剧了对能够减小注入电荷的方法的需求。
在解决注入电荷的问题上人们使用了多种手段，如嵌套斩波(nested chopping)、尖峰滤波(spike filtering)、死区运用(the use of dead band)等，这些技术在一定程度上降低了注入电荷对残余失调电压的影响，但每种方法都多多少少存在一定局限，并且这几种方法均是在信号调制之后方才对注入电荷进行抑制，并不能改变注入电荷对输入电流噪声的影响。采用全差分开关结构的斩波器可以在调制时便对注入电荷进行抑制，但尚不能完全抑制注入电荷。
发明内容
鉴于上述技术问题，本发明的主要目的之一在于提供一种斩波稳零放大器中注入电荷的抑制方法，以使斩波稳零放大器具有更低电流噪声、更低失调电压。
为了实现上述目的，作为本发明的一个方面，本发明提供了一种斩波稳零放大器中注入电荷的抑制方法，通过由与所述斩波稳零运算放大器的输入斩波器具有相同结构的可调斩波器产生与所述输入斩波器所产生的注入电荷相同频率、幅值相等、相位相反的信号，并控制时钟序列的幅度以调节可调斩波器所产生的注入电荷大小，使之达到与所述输入斩波器所产生的注入电荷有相同幅值、相反相位，从而达到相对消的目的。
作为本发明的另一个方面，本发明还提供了一种斩波稳零运算放大器，包括：
主运算放大器；
输入斩波器，所述输入斩波器连接到所述主运算放大器的输入，用于对输入信号进行斩波并将斩波输入信号施加到所述主运算放大器的输入；所述输入斩波器包括第一开关2-1、第二开关2-2、第三开关2-3和第四开关2-4，其中第一开关2-1和第三开关2-3连接在所述主运算放大器的同相输入端，第二开关2-2和第四开关2-4连接在所述主运算放大器的反相输入端；
输出斩波器，连接到所述主运算放大器的输出，用于对所述主运算放大器的输出信号进行斩波；所述输出斩波器包括第五开关6-5、第六开关6-6、第七开关6-7和第八开关6-8，其中第五开关6-5和第六开关6-6连接在所述主运算放大器的同相输出端，第七开关6-7和第八开关6-8连接在所述主运算放大器的反相输出端；
注入电荷抑制电路，具有连接到所述输入斩波器的输出，通过与所述输入斩波器的斩波时钟频率同步操作来对所述输入斩波器的注入电荷进行抑制。
其中，所述注入电荷抑制电路包含两个通道，第一通道连接至所述输入斩波器的第一开关2-1、第二开关2-2，第二通道连接至所述输入斩波器的第三开关2-3、第四开关2-4，所述注入电荷抑制电路包括：
时钟发生器，用于产生输入斩波器、输出斩波器和可调斩波器所需的时钟信号；
可调斩波器，由第九开关11-1、第十开关11-2、第十一开关11-3、第十二开关11-4组成，第九开关11-1和第十开关11-2的输入端相连接作为所述注入电荷抑制电路的第一通道，第十一开关11-3和第十二开关11-4的输入端相连接作为所述注入电荷抑制电路的第二通道，第九开关11-1和第十一开关11-3的输出端短接，第十开关11-2和第十二开关11-4的输出端短接。
注入电荷调节电路，由电阻R1、R2构成的电阻分压网络和电压跟随器组成，输入端连接至时钟发生器，输出端分成两路，一路连接至可调斩波器中第九开关11-1和第十二开关11-4的时钟控制端，一路通过反相器后连接至可调斩波器中第十开关11-2和第十一开关11-3的时钟控制端。
其中，所述第一开关2-1、第四开关2-4、第五开关6-5、第八开关6-8由第一时钟序列控制，第二开关2-2、第四开关2-3、第六开关6-6、第七开关6-7由第二时钟序列控制，第九开关11-1和第十二开关11-4由第三时钟序列控制，第十开关11-2和第十一开关11-3由第四时钟序列控制。
其中，所述第一至第四时钟序列为频率相同的方波信号，以及所述第一时钟序列和所述第二时钟序列相位相差半个周期，幅值相同；所述第三时钟序列和所述第四时钟序列相位相差半个周期，幅值相同；所述第一时钟序列和所述第三时钟序列相位相同，但幅值不同；所述第二时钟序列和所述第四时钟序列相位相同，但幅值不同。
其中，所述第一时钟序列和所述第三时钟序列相位相差半个周期，同时所述第二时钟序列和所述第四时钟序列相位相差半个周期。
其中，所述可调斩波器所产生的注入电荷与所述输入斩波器所产生的注入电荷幅值相同、相位相反。
其中，所述可调斩波器所产生的注入电荷大小能通过调节所述可调斩波器的时钟控制序列的幅值来控制。
其中，通过调节电阻分压网络的比值以达到对所述可调斩波器的时钟控制序列的幅值进行调节。
作为本发明的再一个方面，本发明还提供了一种斩波稳零运算放大器中注入电荷的抑制方法，包括以下步骤：
调节如上任意一项所述的斩波稳零运算放大器中的电阻分压网络的比值，以调节所述注入电荷抑制电路产生的注入电荷大小，使之达到与所述输入斩波器所产生的注入电荷有相同幅值、相反相位，从而实现抑制注入电荷的目的。
从上述技术方案可以看出，本发明的斩波稳零放大器中注入电荷的抑制方法及采用该方法的斩波稳零放大器具有以下有益效果：在调制端对注入电荷进行抑制，减小注入电荷对电流噪声的影响，在不明显增大输入电压噪声的同时降低了输入电流噪声，得到了低输入电压噪声、低输入电流噪声的斩波稳零放大器；进一步减小斩波稳零放大器的失调电压，实现了更低1/f噪声拐点的斩波稳零放大器。
附图说明
图1为根据本发明实施例的斩波稳零放大器的结构框图；
图2为斩波稳零放大器中注入电荷抑制电路的详细框图；
图3为斩波稳零放大器各时钟序列的时序图；
图4为注入电荷波形及其产生失调电压示意图；
图5为注入电荷抑制效果示意图，包含现有技术下输入斩波器产生的注入电荷波形和使用本发明进行抑制后输入斩波器产生的注入电荷波形。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。需要说明的是，在附图或说明书描述中，相似或相同的部分都使用相同的图号。附图中未绘示或描述的实现方式，为所属技术领域中普通技术人员所知的形式。另外，虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本发明的保护范围。
本发明利用注入电荷对消的思想，引入与斩波稳零放大器中输入斩波器所产生的注入电荷相同频率、幅值相等、相位相反的信号，利用该信号与注入电荷的对消作用，达到抑制注入电荷的目的。该信号可由四个模拟开关所组成的可调斩波器产生，可调斩波器与输入斩波器具有相同的结构，通过控制时钟序列的幅度以调节可调斩波器所产生的注入电荷大小，使之达到与输入斩波器所产生的注入电荷有相同幅值、相反相位，进而达到相对消的目的。
本发明的斩波稳零放大器包括：一个主运算放大器、一个输入斩波器、一个输出斩波器和注入电荷抑制电路，其中输入斩波器用于对输入信号进行调制，输出斩波器用于对主运算放大器的输出信号进行解调。注入电荷抑制电路包括可调斩波器、电压调节电路和时钟发生器。可调斩波器将通过与输入斩波器的斩波时钟频率同步操作产生与输入斩波器幅值相同、相位相反的注入电荷，通过电压调节电路来调节可调斩波器注入电荷的大小，进而达到抑制注入电荷的目的。
在本发明的一个示例性实施例中，提供了一种使用可调斩波器的斩波稳零放大器。参考图1，斩波稳零放大器包括接输入电压正极的输入导体1A和接输入电压负极的输入导体1B，借助输入导体，输入信号被施加到输入斩波器2。输入斩波器2包括开关2-1、2-2、2-3、2-4，其中开关2-1和2-2连接在接输入电压正极的输入导体1A，开关2-3和2-4连接在接输入电压负极的输入导体1B。同时，开关2-1和2-2还通过导体10A连接到注入电荷抑制电路通道1，开关2-3和2-4还通过导体10B连接到注入电荷抑制电路通道2。开关2-1和开关2-3通过导体3A连接在主运算放大器4的同相输入端，开关2-2和开关2-4通过导体3B连接在主运算放大器4的反相输入端。主运算放大器4的输出导体5A和5B连接到输出斩波器6，输出斩波器6包括连接到导体5A的开关6-5、6-6和连接到导体5B的开关6-7、6-8。斩波开关6-5和6-7通过导体7A连接在运算放大器8的同相输入端，斩波开关6-6和6-8通过导体7B连接在运算放大器8的反相输入端。电容器C1一端连接到运算放大器8的反相输入端，一端连接至地。电容器C2一端连接到运算放大器8的同相输入端，一端连接到运算放大器8的输出端，借助导体9输出输出信号。
参考图2，注入电荷抑制电路包括时钟发生器和连接时钟发生器的输出导体18，借助输出导体，时钟发生器产生的时钟信号被施加至由R1和R2构成的电阻分压网络，其中R1一端通过导体18接入时钟发生器，一端通过导体17接入R2，R2的另一端接地，R1与R2的公共端接入运算放大器16，运算放大器16构成电压跟随器。通过调节R2与R1的比值，在一定范围内对时钟信号的幅值进行调节。运算放大器16的输出分成两路，一路通过导体14A作为第三时钟信号接入反相器13-1、13-4，一路接入反相器15，反相器15的输出作为第四时钟信号通过导体14B接入反相器13-2、13-3。反相器15用于对调节后的时钟信号进行移相，以达到开关11-1、11-2、11-3、11-4分别在不同时刻闭合或断开。在一般情况下，反相器13-1、13-2、13-3、13-4集成在开关内部。开关11-1和11-2通过输出导体10A连接到通道1，开关11-3和11-4通过导体10B连接到通道2，借助输出导体10，负向的注入电荷被施加到输入斩波器2。
上述输入斩波器、输出斩波器、可调斩波器中，开关2-1、2-4、6-5、6-8由第一时钟序列控制，开关2-2、2-3、6-6、6-7由第二时钟序列控制，开关11-1和11-4由第三时钟序列控制，开关11-2和11-3由第四时钟序列控制。第一至第四时钟序列为频率相同、占空比为50％的方波信号。在一个实施例中，参考图3，第一时钟序列和第二时钟序列相位相差半个周期，幅值相同；第三时钟序列和第四时钟序列相位相差半个周期，幅值相同；第一时钟序列和第三时钟序列相位相同，但幅值不同；第二时钟序列和第四时钟序列相位相同，但幅值不同。当然，第一时钟序列和第三时钟序列也可以相位相差半个周期，同时第二时钟序列和第四时钟序列相差半个周期，这个差异取决于构成可调斩波器的开关类型和工作方式。第一至第四时钟信号均可由时钟发生器产生。
假定输入斩波器所产生的注入电荷经过1M欧姆电阻后的波形(下文所指的注入电荷波形皆为注入电荷经过1M欧姆电阻后的波形)如图4(b)所示，那么在输入端将产生一定的偏置电流ib：
ib∝2fchopQ (1)
其中，fchop为斩波时钟频率，Q为斩波器所产生的注入电荷。
众所周知，偏置电流与放大器的电流噪声in有响应的对应关系：
其中，q为一个电子所带的电荷量，即1.6×1019C。
由式(1)、(2)可知，注入电荷将产生显著的电流噪声，特别是当斩波时钟频率相对较高时。同时，在使用较低导通电阻的模拟开关搭建斩波器时，也会因模拟开关的尺寸较大而产生显著的注入电荷。因而，在某些对电流噪声、电压噪声均有很高要求的领域，需要对注入电荷进行抑制以达到在使用较低导通电阻的模拟开关的同时降低注入电荷的影响，从而实现低电流噪声、低电压噪声的目的。
减小注入电荷还将抑制失调电压。注入电荷经过源阻抗后产生如图4(b)波形，该波形经过解调后被搬移至水平中心轴的同一侧，经过斩波稳零放大器尾端的积分器后被平均，形成失调电压，如图4(c)所示。当注入电荷减小时，同时能达到抑制失调电压的目的。
下面对注入电荷的产生作进一步说明。在构成斩波器的开关中，MOS模拟开关被广泛使用。对于NMOS模拟开关，其产生的注入电荷为：
qinj＝(Vgs-VT)WLCox (3)
对于PMOS模拟开关，其产生的注入电荷为：
qinj＝-(Vgs-VT)WLCox (4)
其中，Vgs为模拟开关供电电压，VT为模拟开关导通电压，W、L分别为开关的宽度和长度，Cox为单位开关面积所产生的电容值。可知，若使用等尺寸的NMOS开关和PMOS开关并联，那么从理论上，两者产生的注入电荷值大小相同，方向相反，两者可以完全相消。但实际上，由于工艺上的原因，两者并不能完全对消，甚至可能因为两个开关的不匹配，导致注入电荷进一步增大。
在上式中，开关的注入电荷大小不仅仅与开关的尺寸相关，还与MOS管的门源电压与导通电压的差值Vgs-VT正相关。MOS管的导通电压一定，那么可以通过调节门源电压Vgs实现对模拟开关产生的注入电荷量的调节。
时钟发生器所产生的时钟信号经过R1、R2分压网络，在幅值上发生改变，但相位上不会发生变化。通过改变R1与R2的比值便可以实现对时钟信号幅值上的调节。调节后的时钟信号经过电压跟随器后送入可调斩波器，从而实现对可调斩波器产生的注入电荷量的调节，如图5(c)所示。由于可调斩波器产生的注入电荷与输入斩波器产生的注入电荷大小相同、方向相反，从而实现对输入斩波器产生的注入电荷进行抑制，如图5(d)所示。
综上所述，本发明的斩波稳零放大器电路结构简单，能很好地实现对注入电荷的抑制，满足低电流噪声、低电压噪声、低电压漂移的要求。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种斩波稳零运算放大器，包括：
主运算放大器；
输入斩波器，所述输入斩波器连接到所述主运算放大器的输入，用于对输入信号进行斩波并将斩波输入信号施加到所述主运算放大器的输入；所述输入斩波器包括第一开关(2-1)、第二开关(2-2)、第三开关(2-3)和第四开关(2-4)，其中第一开关(2-1)和第三开关(2-3)连接在所述主运算放大器的同相输入端，第二开关(2-2)和第四开关(2-4)连接在所述主运算放大器的反相输入端；
输出斩波器，连接到所述主运算放大器的输出，用于对所述主运算放大器的输出信号进行斩波；所述输出斩波器包括第五开关(6-5)、第六开关(6-6)、第七开关(6-7)和第八开关(6-8)，其中第五开关(6-5)和第六开关(6-6)连接在所述主运算放大器的同相输出端，第七开关(6-7)和第八开关(6-8)连接在所述主运算放大器的反相输出端；
注入电荷抑制电路，具有连接到所述输入斩波器的输出，通过与所述输入斩波器的斩波时钟频率同步操作来对所述输入斩波器的注入电荷进行抑制；其中，所述注入电荷抑制电路包含两个通道，第一通道连接至所述输入斩波器的第一开关(2-1)、第二开关(2-2)，第二通道连接至所述输入斩波器的第三开关(2-3)、第四开关(2-4)，所述注入电荷抑制电路包括：
时钟发生器，用于产生输入斩波器、输出斩波器和可调斩波器所需的时钟信号；
可调斩波器，由第九开关(11-1)、第十开关(11-2)、第十一开关(11-3)、第十二开关(11-4)组成，第九开关(11-1)和第十开关(11-2)的输入端相连接作为所述注入电荷抑制电路的第一通道，第十一开关(开关11-3)和第十二开关(11-4)的输入端相连接作为所述注入电荷抑制电路的第二通道，第九开关(11-1)和第十一开关(11-3)的输出端短接，第十开关(11-2)和第十二开关(11-4)的输出端短接；
注入电荷调节电路，由电阻R1、R2构成的电阻分压网络和电压跟随器组成，输入端连接至时钟发生器，输出端分成两路，一路连接至可调斩波器中第九开关(11-1)和第十二开关(11-4)的时钟控制端，一路通过反相器后连接至可调斩波器中第十开关(11-2)和第十一开关(11-3)的时钟控制端。
2.根据权利要求1所述的斩波稳零运算放大器，其中所述第一开关(2-1)、第四开关(2-4)、第五开关(6-5)、第八开关(6-8)由第一时钟序列控制，第二开关(2-2)、第三开关(2-3)、第六开关(6-6)、第七开关(6-7)由第二时钟序列控制，第九开关(11-1)和第十二开关(11-4)由第三时钟序列控制，第十开关(11-2)和第十一开关(11-3)由第四时钟序列控制。
3.根据权利要求2所述的斩波稳零运算放大器，其中所述第一至第四时钟序列为频率相同的方波信号，以及所述第一时钟序列和所述第二时钟序列相位相差半个周期，幅值相同；所述第三时钟序列和所述第四时钟序列相位相差半个周期，幅值相同；所述第一时钟序列和所述第三时钟序列相位相同，但幅值不同；所述第二时钟序列和所述第四时钟序列相位相同，但幅值不同。
4.根据权利要求2所述的斩波稳零运算放大器，其中所述第一时钟序列和所述第三时钟序列相位相差半个周期，同时所述第二时钟序列和所述第四时钟序列相位相差半个周期。
5.根据权利要求1所述的斩波稳零运算放大器，其中所述可调斩波器所产生的注入电荷与所述输入斩波器所产生的注入电荷幅值相同、相位相反。
6.根据权利要求1所述的斩波稳零运算放大器，其中所述可调斩波器所产生的注入电荷大小能通过调节所述可调斩波器的时钟控制序列的幅值来控制。
7.根据权利要求1所述的斩波稳零运算放大器，其中通过调节电阻分压网络的比值以达到对所述可调斩波器的时钟控制序列的幅值进行调节。
8.一种斩波稳零运算放大器中注入电荷的抑制方法，包括以下步骤：
调节如权利要求1至7任意一项所述的斩波稳零运算放大器中的电阻分压网络的比值，以调节所述注入电荷抑制电路产生的注入电荷大小，使之达到与所述输入斩波器所产生的注入电荷有相同幅值、相反相位，从而实现抑制注入电荷的目的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410840606.6A CN104601118B (zh) | 2014-12-30 | 2014-12-30 | 斩波稳零运算放大器中注入电荷的抑制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410840606.6A CN104601118B (zh) | 2014-12-30 | 2014-12-30 | 斩波稳零运算放大器中注入电荷的抑制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104601118A CN104601118A (zh) | 2015-05-06 |
| CN104601118B true CN104601118B (zh) | 2017-12-12 |
Family
ID=53126693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410840606.6A Active CN104601118B (zh) | 2014-12-30 | 2014-12-30 | 斩波稳零运算放大器中注入电荷的抑制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104601118B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118041265B (zh) * | 2024-04-12 | 2024-08-13 | 之江实验室 | 一种面向生物电信号的斩波频率可调的斩波放大电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7180804B1 (en) * | 2005-09-22 | 2007-02-20 | Semiconductor Manufacturing International (Shanghai) Corporation | High performance sense amplifier and method thereof for memory system |
| CN101841309A (zh) * | 2010-06-07 | 2010-09-22 | 西安交通大学 | 一种轨对轨运算放大器 |
| CN103997345A (zh) * | 2013-02-15 | 2014-08-20 | 美国亚德诺半导体公司 | 差分电荷下降 |
-
2014
- 2014-12-30 CN CN201410840606.6A patent/CN104601118B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7180804B1 (en) * | 2005-09-22 | 2007-02-20 | Semiconductor Manufacturing International (Shanghai) Corporation | High performance sense amplifier and method thereof for memory system |
| CN101841309A (zh) * | 2010-06-07 | 2010-09-22 | 西安交通大学 | 一种轨对轨运算放大器 |
| CN103997345A (zh) * | 2013-02-15 | 2014-08-20 | 美国亚德诺半导体公司 | 差分电荷下降 |
Non-Patent Citations (1)
| Title |
|---|
| A chopper-stabilized high-pass Delta-Sigma Modulator with reduced chopper charge injection;YS Zhao, et al;《Microelectronics Journal》;20110531;第42卷(第5期);第733-739页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104601118A (zh) | 2015-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107733244B (zh) | 一种带消弧线圈的电力电子变压器及其控制方法 | |
| CN106788356A (zh) | 一种具有实时频率补偿功能的线性稳压器 | |
| CN103956920B (zh) | 静态阈值消除与动态阈值消除相结合的倍压整流器 | |
| CN105162106B (zh) | 一种适用于多端直流输电系统的直流潮流控制器 | |
| CN103780212A (zh) | 一种运算放大器、电平转换电路以及可编程增益放大器 | |
| EP2427956A1 (de) | Wechselrichteranordnung mit einem entkopplungsschaltelement | |
| EP3213401A1 (de) | Verfahren zum umschalten eines betriebszustands einer elektrischen maschine und vorrichtung zum umschalten eines betriebszustands einer elektrischen maschine | |
| CN104601118B (zh) | 斩波稳零运算放大器中注入电荷的抑制方法 | |
| CN104426491B (zh) | 运算放大电路、主动电极及电生理信号采集系统 | |
| Naderipour et al. | A new compensation control strategy for grid-connected wind turbine and fuel cell inverters in a microgrid | |
| CN102522880B (zh) | 频率自适应斜坡补偿电路 | |
| DE3942560C2 (de) | Hochfrequenz-Generator für einen Plasma erzeugenden Verbraucher | |
| CN101286639B (zh) | 低成本且连续可调的无功功率补偿器 | |
| CN104993816B (zh) | 倍压电路 | |
| CN105096857B (zh) | 一种栅极驱动电路及液晶显示器 | |
| CN109450420A (zh) | 一种开关电路和高速多路复用/分配器 | |
| CN102684621B (zh) | 可变增益放大器 | |
| CN107659307A (zh) | 一种用于频率综合器的电流源交替互换的电荷泵电路 | |
| CN107749634A (zh) | 面向直流电力系统的统一直流潮流控制器 | |
| CN207460133U (zh) | 一种用于频率综合器的电流源交替互换的电荷泵电路 | |
| CN210608929U (zh) | 直流输出切换电路 | |
| Bowers et al. | A solid state transformer | |
| CN207234670U (zh) | 一种电荷泵电路 | |
| CA2428408A1 (en) | High speed output buffers using voltage followers | |
| CN110138246A (zh) | 基于三电平Dual-Buck型电路的阻抗重塑方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |