CN114566207B - 存储器的测试方法及测试装置 - Google Patents

存储器的测试方法及测试装置 Download PDF

Info

Publication number
CN114566207B
CN114566207B CN202210462879.6A CN202210462879A CN114566207B CN 114566207 B CN114566207 B CN 114566207B CN 202210462879 A CN202210462879 A CN 202210462879A CN 114566207 B CN114566207 B CN 114566207B
Authority
CN
China
Prior art keywords
data
memory
block
word line
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210462879.6A
Other languages
English (en)
Other versions
CN114566207A (zh
Inventor
第五天昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Changxin Jidian Beijing Memory Technologies Co Ltd
Original Assignee
Changxin Memory Technologies Inc
Changxin Jidian Beijing Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc, Changxin Jidian Beijing Memory Technologies Co Ltd filed Critical Changxin Memory Technologies Inc
Priority to CN202210462879.6A priority Critical patent/CN114566207B/zh
Publication of CN114566207A publication Critical patent/CN114566207A/zh
Application granted granted Critical
Publication of CN114566207B publication Critical patent/CN114566207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本公开实施例公开了一种存储器的测试方法及测试装置，所述方法包括：提供一存储器，所述存储器包括多条字线，每一所述字线耦接多个存储区，每一所述存储区包括多个存储块，所述存储块内保存有第一数据；维持每一所述存储区内的至少一个所述存储块内的数据为所述第一数据；在预定时长内关闭所述字线上的供电电压；向所述字线上施加所述供电电压，并向所述存储区内写入第二数据；读取所述存储区内的数据，并进行运算，以获得运算结果；根据所述运算结果，判断所述存储器是否正常。通过上述方法，能够提高存储器的测试效率。

Description

存储器的测试方法及测试装置
技术领域
本公开实施例涉及半导体制造技术，涉及但不限于一种存储器的测试方法及测试装置。
背景技术
在存储器的研发与制造过程中，往往需要对存储器进行大量的测试以确定是否存在制造过程中产生的异常。例如，由于产品制造过程中产生的线路短路、接触不良等等情况造成的漏电或者读写异常等现象。由于存储器产品的结构精密且复杂，需要通过一系列电性测试来识别出异常。然而，存储器的电性测试是基于信号的读写进行的，因此往往会因为测试方法的原因导致一些特殊原因的异常无法被侦测到。因此，需要一些更为可靠的测试方法，以准确识别出各种类型的异常情况。
发明内容
有鉴于此，本公开实施例提供一种存储器的测试方法及测试装置。
第一方面，本公开实施例提供一种存储器的测试方法，包括：
提供一存储器，所述存储器包括多条字线，每一所述字线耦接多个存储区，每一所述存储区包括多个存储块，所述存储块内保存有第一数据；
维持每一所述存储区内的至少一个所述存储块内的数据为所述第一数据；
在预定时长内关闭所述字线上的供电电压；
向所述字线上施加所述供电电压，并向所述存储区内写入第二数据；
读取所述存储区内的数据，并进行运算，以获得运算结果；
根据所述运算结果，判断所述存储器是否正常。
在一些实施例中，维持每一所述存储区内的至少一个所述存储块内的数据为所述第一数据的步骤包括：
通过预设电路锁定所述存储区内的至少一个所述存储块，以使所述存储块内的数据为所述第一数据。
在一些实施例中，在向所述存储区写入第二数据的过程中，若无法向所述存储块内写入所述第二数据，则所述存储块内的数据为所述第一数据；否则，所述存储块内的数据为所述第二数据。
在一些实施例中，向所述字线上施加所述供电电压，并向所述存储区内写入第二数据的步骤包括：
向所述字线施加所述供电电压，并向所述存储区内维持所述第一数据的存储块以外的其他存储块写入所述第二数据。
在一些实施例中，读取所述存储区内的数据，并进行运算，以获得运算结果的步骤包括：
读取多个所述存储区内的多个所述存储块内的数据；
对读取的每个所述存储区内的多个所述存储块的数据进行第一次运算处理，以获得初始运算结果；
对多个存储区对应的多个所述初始运算结果进行第二次运算处理，以获得所述运算结果。
在一些实施例中，所述存储区至少包括第一存储块、第二存储块和第三存储块，所述第一存储块、所述第二存储块和所述第三存储块分别耦接所述字线上的第一部分、第二部分和第三部分；
所述维持每一所述存储区内的至少一个所述存储块内的数据为所述第一数据的步骤包括：维持所述第三存储块内的数据为所述第一数据。
在一些实施例中，若所述第一存储块内的数据为所述第一数据，且所述第二存储块内的数据为所述第二数据，则所述初始运算结果为所述第一电位。
在一些实施例中，若所述第一存储块内的数据为所述第二数据，且所述第二存储块内的数据为所述第二数据，则所述初始运算结果为所述第二电位。
在一些实施例中，对多个所述存储区对应的初始运算结果进行所述第二次运算处理，若所述运算结果为第一电位，则表示所述存储器异常；若所述运算结果为第二电位，则表示所述存储器正常。
在一些实施例中，若所述存储器为异常，且所述第一存储块内的数据为所述第一数据，则表示所述第一部分上的电压小于预设值。
在一些实施例中，若所述存储器为异常，且所述第二存储块内的数据为所述第二数据，则表示所述第二部分上的电压大于预设值。
在一些实施例中，所述第一电位为高电位，所述第二电位为低电位；或者，所述第一电位为低电位，所述第二电位为高电位。
在一些实施例中，第一次运算处理的运算方法包括异或运算，第二次运算处理的运算方法包括或运算。
在一些实施例中，所述方法还包括：
在关闭所述字线上的供电电压之前，将所述字线的保持在预设电压上。
第二方面，本公开实施例提供一种存储器的测试装置，包括：
电压维持单元，用于维持存储区内的至少一个存储块内的数据为第一数据，所述存储区耦接在字线上；
电压控制单元，用于关闭字线上的供电电压，以及向所述字线上施加所述供电电压；
数据写入单元，用于向所述存储区内写入第二数据；
数据读取单元，用于读取所述存储区内的数据；
数据运算单元，对读取出的数据进行运算，以获得运算结果，并根据所述运算结果，判断所述存储器是否正常。
本公开实施例的技术方案，通过将存储器中的存储单元划分区块，并按照不同的存储区以及存储块进行数据的读取和运算处理，输出少量的运算结果以实现压缩模式的测试。通过压缩模式的测试方式，可以有效提高测试效率。并且，在进行压缩模式测试的过程中，会维持每一存储区内至少一个存储块内的数据，并在字线关闭预定时长后改写其他存储块内的数据，这样，同一存储区内的数据存在不同情况，可以在进行数据运算后有效识别出读写异常的数据，提高存储区异常的识别率，进而提升检测的准确度。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
图1A为本公开实施例提供的一种系统的结构示意图；
图1B为本公开实施例提供的一种存储器卡的结构示意图；
图1C为本公开实施例提供的一种固态驱动器（SSD）的结构示意图；
图1D为本公开实施例提供的一种存储器的结构示意图；
图1E为本公开实施例提供的一种存储器及其包含的外围电路的结构示意图；
图2A为本公开实施例的一种存储器的测试方法原理图一；
图2B为本公开实施例的一种存储器的测试方法原理图二；
图2C为本公开实施例的一种存储器的测试方法原理图三；
图2D为本公开实施例的一种存储器的测试方法原理图四；
图3A为本公开实施例的一种存储器的测试方法的流程图；
图3B为本公开实施例提供的测试方法中字线上的电压变化示意图；
图3C为本公开实施例的一种存储器的测试方法中将存储区划分存储块的示意图；
图3D为本公开实施例的一种存储器的测试方法中对各存储块的操作结果示意图一；
图3E为本公开实施例的一种存储器的测试方法中对各存储块的操作结果示意图二；
图3F为本公开实施例的一种存储器的测试方法中对读取的数据进行运算处理的结果示意图；
图4为本公开实施例提供的一种存储器的测试装置的结构框图。
通过上述附图，已示出本公开明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本领域技术人员说明本公开的概念。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求书指出。下面结合附图和实施例对本公开的技术方案进一步详细阐述。
如图1A所示，本公开实施例示出了一种示例性的电子设备系统10，该系统10可以包括主机20和存储系统30。其中，系统10可以包括但不限于移动电话、台式计算机、膝上型计算机、平板计算机、车辆计算机、游戏控制台、打印机、定位设备、可穿戴电子设备、智能传感器、虚拟现实（VR）设备、增强现实（AR）设备或者其中具有存储器34的任何其他合适的电子设备；主机20可以是电子设备的处理器（例如，中央处理单元（CPU））或者片上系统（SoC）（例如，应用处理器（AP））。
在本公开实施例中，主机20可以被配置为将数据发送到存储系统30或者从存储系统30接收数据。这里，存储系统30可以包括控制器32和一个或多个存储器34。其中，存储器34可以包括但不限于NAND闪存（NAND Flash Memory）、垂直NAND闪存（Vertical NANDFlash Memory）、NOR闪存（NOR Flash Memory）、动态随机存储器（Dynamic Random AccessMemory，DRAM）、铁电随机存储器（Ferroelectric Random Access Memory，FRAM）、磁性随机存储器（Magnetoresistive Random Access Memory，MRAM）、相变随机存储器（PhaseChange Random Access Memory，PCRAM）、阻变随机存储器（Resistive Random AccessMemory，RRAM）、纳米随机存储器（Nano Random Access Memory，NRAM）等。
另一方面，控制器32可以耦合到存储器34和主机20，且用于控制存储器34。示例性地，控制器32可以被设计为用于在低占空比环境中操作，如安全数字（SD）卡、紧凑型闪存（CF）卡、通用串行总线（USB）闪存驱动器或者用于在诸如个人计算器、数字相机、移动电话等电子设备中使用的其他介质。在一些实施例中，控制器还可以被设计为用于在高占空比环境SSD或嵌入式多媒体卡（eMMC）中操作，SSD或eMMC用作诸如智能电话、平板计算机、膝上型计算机等移动设备的数据储存器以及企业存储阵列。进一步地，控制器可以管理存储器中的数据，并且与主机通信。控制器可以被配置为控制存储器读取、擦除和编程等操作；还可以被配置为管理关于存储在或要存储在存储器中的数据的各种功能，包括但不限于坏块管理、垃圾收集、逻辑到物理地址转换、损耗均衡等；还可以被配置为处理关于从存储器读取的或者被写入到存储器中的数据的纠错码（ECC）。此外，控制器还可以执行任何其他合适的功能，例如格式化存储器，或者根据特定通信协议与外部设备（例如，图1A中主机20）通信。示例性地，控制器可以通过各种接口协议中的至少一种与外部设备通信，接口协议例如USB协议、MMC协议、外围部件互连（PCI）协议、PCI高速（PCI-E）协议、高级技术附件（ATA）协议、串行ATA协议、并行ATA协议、小型计算机小型接口（SCSI）协议、增强型小型磁盘接口（ESDI）协议、集成驱动电子设备（IDE）协议、Firewire协议等。
在本公开实施例中，控制器和一个或多个存储器可以集成到各种类型的存储设备中，例如，包括在相同封装（例如，通用闪存存储（UFS）封装或eMMC封装）中。也就是说，存储系统可以实施并且封装到不同类型的终端电子产品中。如图1B所示，控制器32和单个存储器34可以集成到存储器卡40中。存储器卡40可以包括PC卡（PCMCIA，个人计算机存储器卡国际协会）、CF卡、智能媒体（SM）卡、存储器棒、多媒体卡（MMC、RS-MMC、MMCmicro）、SD卡（SD、miniSD、microSD、SDHC）、UFS等。存储器卡40还可以包括将存储器卡40与主机（例如，图1A中的主机20）耦合的存储器卡连接器42。在如图1C中所示的另一实施例中，控制器32和多个存储器34可以集成到SSD 50中。SSD 50还可以包括将SSD 50与主机（例如，图1A中的主机20）耦合的SSD连接器52。在一些实施方式中，SSD 50的存储容量和/或操作速度大于存储器卡40的存储容量和/或操作速度。
需要说明的是，本公开实施例涉及的存储器可以是半导体存储器，是用半导体集成电路工艺制成的存储数据信息的固态电子器件。示例性地，图1D为本公开实施例中一种可选的存储器60的示意图。其中，存储器60可以是图1A至图1C中的存储器34。如图1D所示，存储器60可以由存储单元阵列62和耦合到存储单元阵列62的外围电路64等组成。这里，存储单元阵列62可以是NAND闪存存储单元阵列，也可以是由字线和位线交叉分布并由MOS器件及存储电容构成的DRAM存储单元阵列等。
在本公开实施例中，上述外围电路64可以通过位线（Bit Line，BL）、字线（WordLine，WL）、源极（Source Line）耦合到存储单元阵列62。这里，外围电路64可以包括任何合适的模拟、数字以及混合信号电路，以用于通过经由位线和字线等将电压信号和/或电流信号施加到每个目标存储单元以及从每个目标存储单元感测电压信号和/或电流信号来促进存储单元阵列的操作。此外。外围电路还可以包括使用金属-氧化物-半导体（MOS）技术形成的各种类型的外围电路。示例性地，如图1E所示。外围电路70包括页缓冲器（Page Buffer）/感测放大器71、列解码器/位线驱动器72、行解码器/字线驱动器73、电压发生器74、控制逻辑单元75、寄存器76、接口77和数据总线78。应当理解，上述外围电路70可以与图1D中的外围电路64相同，并且在另一些实施例中，外围电路70还可以包括图1E中未示出的附加外围电路。
在半导体存储器的生产过程中，往往需要进行各阶段的测试，以及时发现生产过程中的各种异常，便于进行重工（Rework）、修补（Repair）以及判定产品等级等各种线上处理。
本公开实施例提供一种存储器的测试方法，该方法可以由上述存储器中的外围电路实现，也可以由上述存储系统中的控制器实现，或者由外部连接的主机系统中通过处理器来实现，还可以由专用于测试的装置进行探针测试（circuit probe test）。
存储器由大量存储单元构成，存储单元存储的数据由字线、位线以及其他电路结构通过控制电信号来实现存取。考虑对存储器进行测试时需要进行大量的数据读写操作，基于大量数据排查存储器是否存在异常的方法效率低且容易存在漏检或错检。
在一些实施例中，对于待测字线耦接的各存储单元可以通过如下方式进行测试：
如图2A所示，以WL0、WL1、WL2和WL3四条字线进行测试，先在各字线上施加供电电压，使存储单元的晶体管导通，进而对各条字线的各存储单元均写入数据1，即进行图2A中的第一次写入操作201。然后可以在预定时长内关闭各条字线上的供电电压（该预设时长例如为10微秒）。在进行第二次写入操作202时，可以将全部数据改写为数据0。然后再进行数据读取操作203，如果各条字线正常，则上述第二次写入操作202使得各存储单元的数据均为0，因此读取的数据也全部为0。
而对于字线存在异常的情况，假设WL0、WL1、WL2和WL3均存在异常，无法写入数据，执行第二次写入操作202写入数据0，但均写入失败，之后执行读取操作203时，读取的数据则为全1，即第一次写入的数据。
这是由于在执行第二次写入操作202之前在预定时长内关闭各条字线上的供电电压，异常的字线由于存在漏电或短接的问题，当再次向该字线施加电压时，会出现电压急剧下降的情况，进而导致耦接的存储单元无法被正常写入数据，从而能够检测出字线的异常。
上述方式需要对各条字线耦接的存储单元进行大量的数据读取，并根据大量读取的数据来判断是否异常。
在本公开实施例中，还可以采用如下压缩模式的检测方法：
如图2B所示，将待测字线（如WL0）耦接的各存储单元划分为多个存储区，然后对每个存储区内的存储单元划分为多个存储块。可以理解的是，一个存储块可以作为一个整体进行测试，因此，该存储块的各存储单元耦接在该字线的一个区段内，该区段上的电压会影响整个存储块的数据读写性能，故这里将一个存储块作为检测的最小单位，进而实现压缩模式的快速检测。
具体地，以图2B中的WL0为例，将其耦接的各存储单元划分为两个存储区，每个存储区包括四个存储块，图2B中以一个数据代表一个存储块的数据。第一存储区210和第二存储区220在第一次写入操作201执行后均写入数据1，第一存储区210的第三个存储块存在异常，在一段时间对WL0停止供电后，字线由于存在漏电或者短接的问题，第一个存储块的耦接的字线区段电压急速下降，当再次向该字线施加电压时，仍然存在电压急剧下降的情况，进而导致第二次写入操作202无法正常写入数据，因此数据仍为1。而对于其他存储块则被重新写入数据0。
在进行检测时，可以先通过检测电路读取各存储块的数据，第一存储区210对应的四个数据分别为0、0、1、0；第二存储区220对应的四个数据分别为0、0、0、0。此时，可以采用逻辑运算单元对读取到的数据进行运算处理，示例性地，对第一存储区210对应的4个存储块的数据进行异或运算，得到的结果为1，而对第二存储区220对应的4个存储块的数据进行异或运算，得到的结果为0。两者再进行或运算，得到的最终结果为1。该最终结果可以通过检测电路最终的输出信号输出，从而可以通过检测数据信号的电平大小来判断出存在异常。
然而，这种方式对于一些异常可能存在漏检。如图2C所示，上述示例中第一存储区210的各存储块均存在异常，第二存储区220的各存储块也存在异常，即所有存储块均未被正确写入数据0。那么第一存储区210对应的四个数据分别为1、1、1、1；第二存储区220对应的四个数据也为1、1、1、1。第一存储区210经过第一次异或运算后得到的数据为0，第二存储区220经过第一次异或运算后得到的数据也为0，两者再进行或运算后得到的结果也为0，表示存储器正常。也就是说，实际上存储器是存在异常的，但最终的输出结果为正常，因此，检测结果错误导致了异常的漏检。
在一些实施例中，可以通过在上述不同存储区中，维持一部分存储块的数据不进行改写，以达到提升检测准确性的效果。具体地，如图2D所示，同上述实施例中，针对WL0的第一次写入操作201均写入数据1，然后维持第一存储区210的第三个存储块的数据为1，并维持第二存储区220的第三个存储块为数据1，其他存储块则在第二次写入操作202时被改写为数据0。假设第一存储区210的第二个存储块耦接的字线存在异常，那么第二次写入操作202也无法写入数据，导致该存储块的数据也为1。因此，读取得到的第一存储区210对应的四个数据分别为0、1、1、0；第二存储区220对应的四个数据则为0、0、1、0。
进行第一存储区210经过第一次异或运算后得到的数据为0，第二存储区220经过第一次异或运算后得到的数据为1，两者再进行或运算后得到的结果1，表示存储器异常，这样就能够准确识别出存储器存在异常。并且，这种方式也可以有效减少漏检，如上述全部存储块异常的情况，也可以有效识别出来。这里，运算得到的数据可以由逻辑电路输出的电压信号表示，示例性地，高电平可以表示数据1，低电平可以表示数据0。
如图2D所示，在第一存储区210和第二存储区220均锁定第三存储块内的数据之后，如果第一存储区210和第二存储区220均出现异常的存储块，导致该存储块无法写入第二数据，那么就有可能会导致最终的运算结果为低电平，因此就有可能得出第一存储区210和第二存储区220内的存储块均正常，因此可以设定第一存储区210或第二存储区220中的存储块会出现异常，也就是第一存储区210和第二存储区220中的存储块不能同时出现异常。
针对上述实施例中的检测方法，可以通过如图3A所示的步骤实现，示例性地，该方法包括：
S101、提供一存储器，所述存储器包括多条字线，每一所述字线耦接多个存储区，每一所述存储区包括多个存储块，所述存储块内保存有第一数据；
S102、维持每一所述存储区内的至少一个所述存储块内的数据为所述第一数据；
S103、在预定时长内关闭所述字线上的供电电压；
S104、向所述字线上施加所述供电电压，并向所述存储区内写入第二数据；
S105、读取所述存储区内的数据，并进行运算，以获得运算结果；
S106、根据所述运算结果，判断所述存储器是否正常。
在S101中，存储器中包括大量存储单元构成的存储矩阵，这些存储单元由交错排布的字线、位线来控制，此外，还可以由其他选择线进行分区控制。示例性地，对于三维存储器，可以通过字线、位线以及串选择开关等结构来定位每个存储单元，并实现对每个存储单元的独立控制。
在对存储器进行测试的过程中，往往不需要检测每个存储单元的性能，而是需要快速获得存储器是否存在异常的信息。如果对存储器中的每个存储单元进行读写测试，则会产生功耗以及检测时长的浪费。
因此，在本公开实施例中，采用“压缩模式”的检测方式实现存储器的检测。具体地，可以以字线基准进行检测，由于每条字线会耦接大量存储单元，例如，每条字线控制一个存储页，因此，可以通过检测字线上存储单元的状态确定字线耦接的存储阵列是否存在异常。
此外，字线的延伸范围广，因此电性影响可能存在不均匀性。因此，可以将每条字线耦接的大量存储单元划分为多个存储区，每个存储区还可以被划分为多个存储块。每个存储块可以识别字线上的一个区段，通过对不同存储块进行检测，可以识别出每条字线上不同区段是否存在异常，从而可以定位异常位置，便于检测后的进一步处理。
在本公开实施例中，每个存储区与对应的各存储块内可以存储第一数据，该第一数据可以预先进行写入。需要说明的是，这里对于不同存储区的第一数据可以是相同的也可以是不同的，但对于同一存储区内，不同存储块中的第一数据应当是相同的。也就是说，对于同一存储区内的存储单元，可以先初始化为统一的第一数据。
在一些实施例中，上述S102中，维持每一所述存储区内的至少一个所述存储块内的数据为所述第一数据，包括：
通过预设电路锁定所述存储区内的至少一个所述存储块，以使所述存储块内的数据为所述第一数据。
在本公开实施例中，可以通过预设电路锁定存储块的各存储单元中存储的数据，即该存储块在后续改写其他存储块的数据为第二数据的过程中不会被改写。示例性地，锁定存储块的方式可以由预设电路断开该存储块的读写通路，使得读写数据对应的电荷不会流入该存储块。这样，在向存储区写入第二数据的过程中，这个存储区中的至少一个存储块不会被写入第二数据，并且由于该存储块是预先选定的，因此不会被误判为异常。可以理解的是，上述预设电路可以通过存储器外部的检测设备来实现，也可以预置在存储器内的外围电路中，并在使用时可以选定需要锁定的存储块。
示例性地，如上述图2D所示，第一数据为1，第二数据为0，在第二次写入操作202之前可以通过预设电路锁定第一存储区210的第三个存储块，并锁定第二存储区220的第三个存储块，使这两个存储块的数据维持为1。对于其他存储块则通过第二次写入操作202写入数据0。
如果需要进行多次测试，还可以分别锁定不同的存储块进行测试，进而可以提升检测的效率。
在一些实施例中，所述方法还包括：
在执行上述S103关闭所述字线上的供电电压之前，将所述字线的保持在预设电压上。
这里，预设电压可以为使字线上耦接的存储单元的晶体管处于导通状态的电压，即该预设电压可以大于晶体管的阈值电压。这样，可以使得在关闭字线上的供电电压之前，可以对各存储区写入第一数据。并且，对于正常的不存在漏电等问题的字线，关闭上述供电电压后，对应的字线也能够维持在较高的电压上，而对于存在异常的字线区段，则会由于漏电导致电压急剧下降进而导致后续数据写入的异常。
参考图3B，字线悬浮状态机关闭字线上的供电电压后的状态，在此之前，字线上的电压可以保持在预设电压上，例如VPP，以保证数据可以正常写入，如写入第一数据。
对于上述S103，在向各存储块存储第一数据后，可以在一段预定时长内关闭字线上的供电电压，使得字线处于悬浮状态，如图3B所示，正常字线上的电压变化趋势由线条31表示，异常字线上的电压变化趋势由线条32表示。位线上的信号变化由线条33表示，参考位线上的信号则由线条34表示（位线及参考位线上的信号仅供参考）。在施加供电电压VPP后，字线上的电压会由低电平VKK升高到高电压VPP。在关闭供电电压后，字线处于悬浮状态，对于正常的字线，在这段时间内字线上的电压可以维持在存储单元的开启电压，如线条31的变化趋势。而对于异常的字线，电压则会迅速下降，如线条32的变化趋势。
这里，在执行上述S103，即关闭字线上的供电电压之前可以开启“mask”功能，即执行S102，维持待测的存储区内至少一个存储块的数据为第一数据不变。然后执行S104，在关闭供电电压一段时间后，重新开启字线，并向存储区内的其他存储块内写入第二数据。由于存在异常的区域内，字线上的电压会迅速下降，在重新开启字线时仍然无法达到存储单元的开启电压，进而导致无法写入第二数据。
在一些实施例中，上述S104中，向所述字线上施加所述供电电压，并向所述存储区内写入第二数据的步骤包括：
向所述字线施加所述供电电压，并向所述存储区内维持所述第一数据的存储块以外的其他存储块写入所述第二数据。
在写入第二数据之前，可以先向字线重新施加供电电压。示例性地，如上述图2D所示，在向字线重新施加供电电压之前，利用预设电路锁定的存储块为第一存储区210的第三个存储块以及第二存储区220的第三个存储块。在重新施加供电电压后，则向这两个被锁定的存储块以外的其他存储块写入第二数据，因此，这两个被锁定的存储块的数据会维持为第一数据。这时，对于正常的字线区段可以开启存储单元，并能够进行数据的存取，而对于异常的字线区段，字线上的电压在停止供电时急速下降，重新供电时仍然不能正常供电，因此无法进行数据的存取。因此会导致无法写入第二数据。在此过程中，写入第二数据可以仅针对维持第一数据的存储块以外的其他存储块，而维持第一数据的存储块则不进行数据的更新。这样可以便于后续的数据运算。
在一些实施例中，在向所述存储区写入第二数据的过程中，若无法向所述存储块内写入所述第二数据，则所述存储块内的数据为所述第一数据；否则，所述存储块内的数据为所述第二数据。
由于在向存储区写入第二数据之前，在一段时间内关闭了字线的供电电压，存在异常的字线区段可能会迅速漏电无法正常供电，而正常的字线区段则可以维持在开启电压的电位上。因此，在向存储区写入第二数据的过程中，如果存储块耦接的字线无法正常供电，导致无法写入第二数据，则存储块内的数据可能仍为第一数据。而如果在此过程中，正常的字线区段未发生漏电，在写入第二数据时能够正常写入，则原有的第一数据会被更新为第二数据。如图2D所示，第一存储区210的第二个存储块由于耦接的字线区段存在漏电等异常，无法被第二次写入操作202写入第二数据，因此仍维持为第一数据，即数据1，而对于第一存储区210的第一个和第四个存储块，则由于其字线正常开启，因此可以被成功写入第二数据。
对于上述S105和S106，在写入第二数据后，可以进行数据读取操作，并对读取的数据进行数据运算处理，得到运算结果，该运算结果可以用于体现检测的字线是否存在异常，进而确定存储器是否存在异常。
示例性地，对于上述图2D所示的情况，由于对于第一存储区210的第一个和第四个存储块在执行第二次写入操作202时被正常写入第二数据，因此，在执行读取操作203后读取到的数据为数据0。对于异常的第二个数据块，则会读取到第一数据，并且使用预设电路锁定的第三个数据块也会维持为第一数据。因此，对于第一存储区210的第二个数据和第三个数据块执行读取操作203后读取到的数据均为数据1。
在一些实施例中，上述S105中，读取所述存储区内的数据，并进行运算，以获得运算结果的步骤包括：
读取多个所述存储区内的多个所述存储块内的数据；
对读取的每个存储区内的多个存储块的数据进行第一次运算处理，以获得初始运算结果；
对多个存储区对应的多个所述初始运算结果进行第二次运算处理，以获得所述运算结果。
这里，可以先对每个存储区内多个存储块对应的数据第一次运算处理得到初始运算结果。可以理解的是，多个存储块经过第一次运算处理后得到一个运算结果，然后，对多个存储区分别得到的初始运算结果再进行第二次运算处理，可以得到最终的运算结果。示例性地，一个存储区中包括x个存储块，对应x个数据，这里，每个存储块中多个存储单元对应的数据可以统一为相同数据。第一次运算处理针对x个数据进行逻辑运算，得到一个初始运算结果。如图2D所示，为x=4的情况，若多个存储块中存在两个存储块的数据为1，另外两个存储块的数据为0，即第一存储区210的情况，则经过第一次运算处理后（如异或运算）后得到的初始运算结果为0；若多个存储块中存在一个存储块的数据为1，另外3个存储块的数据为0，即第二存储区220的情况，那么经过第一次运算处理（如异或运算）后得到的初始运算结果则为1。
然后对y个存储区对应的初始运算结果进行第二次运算处理，得到运算结果。如图2D所示，为y=2的情况，即第一存储区210与第二存储区220分别对应一个初始运算结果。第一存储区210对应得到的初始运算结果为0，第二存储区220对应得到的初始运算结果为1，则经过第二次运算处理（如或运算）得到的运算结果为1。
值得注意的是，如果不采用上述“mask”功能，对全部存储块写入第二数据，如果全部存储块均异常导致均无法写入第二数据，那么读取出的数据为相同的数据，进行数据运算得到的结果，与全部正常写入第二数据后得到的运算结果是相同的，进而无法识别出全部异常的情况，如图2C所示。
因此，写入第二数据的过程中维持一个存储块的数据为第一数据，若整个存储区不存在异常，那么写入后的存储区内应当包含一个存储块的数据为第一数据且其他存储块的数据为第二数据。如果全部存储区都异常，那么写入后所有存储块的数据仍然均为第一数据。通过数据运算后得到的结果则是不同的。这样，就可以有效识别出存储区的异常，避免漏检全部异常的情况。
在一些实施例中，如图3C所示，所述存储区310至少包括第一存储块311、第二存储块312和第三存储块313，所述第一存储块311、所述第二存储块312和所述第三存储块313分别耦接所述字线300上的第一部分301、第二部分302和第三部分303；
所述维持每一所述存储区内的至少一个所述存储块内的数据为所述第一数据的步骤包括：维持所述第三存储块313内的数据为所述第一数据。
在本公开实施例中，对于每个存储区可以划分为至少三个存储块，这里以上述第一存储块、第二存储块和第三存储块为例进行说明。第一存储块耦接在字线上的第一部分，第二存储块耦接在字线上的第二部分，第三存储块耦接在字线上的第三部分。这样，通过不同存储块进行检测，可以确定字线上不同部分是否存在异常。
这里，可以通过上述预设电路锁定第三存储块的数据为第一数据，然后向第一存储块和第二存储块写入第二数据（若存在异常则可能写入第二数据失败）。通过对三个存储块的数据进行运算处理，则可以确定是否存在异常。
在一些实施例中，若所述第一存储块内的数据为所述第一数据，且所述第二存储块内的数据为所述第二数据，则所述初始运算结果为第一电位。
如图3D所示，对第一存储块311、第二存储块312和第三存储块313的数据进行异或处理，如果第一存储块311和第二存储块312耦接的第一部分301的字线或第二部分302的字线存在异常，那么其中存在一个存储块对应的数据未被成功改写为第二数据，示例性地，上述第一存储块311未被改写，仍为第一数据；而第二存储块312成功被改写为第二数据。此时，第三存储块313的数据由于通过预定电路锁定而维持在第一数据，将上述三个存储块的数据进行异或处理后得到的结果即初始运算结果为第一电位。
示例性地，第一数据为1，第二数据为0，第一次运算处理为异或运算时，上述处理为：1、0、1之间的异或运算，得到的结果为0，对应输出第一电位。
在一些实施例中，若所述第一存储块内的数据为所述第二数据，且所述第二存储块内的数据为所述第二数据，则所述初始运算结果为第二电位。
也就是说，如图3E所示，字线300上的存储区320与存储区310同样被分为三个部分，即第一部分321、第二部分322以及第三部分323。第一部分321所耦接的第一存储块331和第二部分322耦接的第二存储块332均被成功改写为第二数据，因此，第一存储块331对应的数据为0，第二存储块332对应的数据为0，第三部分323耦接的第三存储块333对应的数据维持在1，经过第一次运算处理即0、0、1之间的异或运算后，得到的结果为1，对应输出第二电位。
在一些实施例中，对多个所述存储区对应的初始运算结果进行所述第二次运算处理，若所述运算结果为第一电位，则表示所述存储器异常；若所述运算结果为第二电位，则表示所述存储器正常。
示例性地，若存储区的数量为2，包括第一存储区和第二存储区，在第一存储区对应的初始运算结果为第一电位，即数据0，且第二存储区对应的初始运算结果为第二电位，即数据1，将两者进行第二次运算处理（如或运算）后得到的结果为1，即第二电位。也就是说，此种情况下最终输出的信号为第二电位，因此，运算结果为第一电位时表示存储器异常。
相应地，如果第一存储区对应的初始运算结果为第一电位，即数据0，且第二存储区对应的初始运算结果也为第一电位，即数据0，将两者进行第二次运算处理（如或运算）后得到的结果为0，即第一电位。也就是说，此种情况下最终输出的信号为第一电位，因此，运算结果为第一电位时表示存储器正常。
综上所述，通过上述第一次运算处理和第二次运算处理后可以通过最终的运算结果的一个输出信号进行存储器是否正常的判断，从而实现了压缩模式的快速检测。当然，如果需要进一步判断字线上具体异常的区段，则可以进行如下进一步的分析和处理。
示例性地，如图3F所示，对上述存储区310进行读取操作后得到的数据进行异或处理，得到初始运算结果为0。对于存储区320进行读取操作后得到的数据进行异或处理，得到的运算结果为1。然后对这两个存储区的初始运算结果进行或处理，则得到运算结果为1，表明存储器异常。该异常实际上就是由字线300的存储区310中的第一部分301存在漏电导致的。
在一些实施例中，若所述存储器为异常，且所述第一存储块内的数据为所述第一数据，则表示所述第一部分上的电压小于预设值。
如果上述运算结果为第二电位，即存储器异常的情况下，第一存储块的数据为第一数据，说明第一存储块在写入第二数据的过程中写入失败，未能被成功改写为第二数据。因此，说明该存储块耦接的字线区段，即上述第一部分在向字线停止施加供电电压的时段内发生了漏电，电压急剧下降，导致无法正常写入。即可以通过上述存储器异常的结果以及对应的数据判断出如图3B所示的存在部分字线区段为异常的字线区段32，即出现电压急剧下降的情况。也就是说，该字线上的第一部分的电压小于预设值。这里，预设值可以为存储单元的晶体管的阈值电压，小于该阈值电压，存储单元的晶体管则为截止状态，无法写入数据，因此会出现上述写入失败的情况。上述预设值可以为图3B中的开启电压，即在读取操作时，异常字线区段32的电压已经下降至开启电压以下，进而导致字线无法被开启。
在一些实施例中，若所述存储器为异常，且所述第二存储块内的数据为所述第二数据，则表示所述第二部分上的电压大于预设值。
相应地，第二存储块的数据为第二数据，说明能够正常进行读写，在上述预定时段停止施加供电电压的情况下，该字线的第二部分并未发生电压的急剧下降，其电压值大于预设值，能够维持存储单元的晶体管处于导通状态，因此第二存储块的数据被写入为第二数据。如图3B所示，数据正常的部分对应的字线区段为图3B中的字线区段31，在读取操作时，该字线区段31的电压仍维持在开启电压以上，因此可以字线正常开启，故第二数据能够正常写入。
如此，通过对不同存储块的数据分析，就可以判断出字线上不同区段的异常，进而提升检测精确度。
在一些实施例中，所述第一电位为高电位，所述第二电位为低电位；或者，所述第一电位为低电位，所述第二电位为高电位。
在本公开实施例中，上述第一电位与第二电位是不同电位，第一电位可以为高电位也可以为低电位。如果第一电位为高电位，那么第二电位则为低电位；如果第一电位为低电位则第二电位为高电位。具体如何选择哪种电位可以根据实际的电路设计或需求来进行设定。
在一些实施例中，第一次运算处理的运算方法包括异或运算，第二次运算处理的运算方法包括或运算。
在其他实施例中，上述第一次运算处理和第二次运算处理也可以是其他逻辑运算，如与非运算、和运算等等。具体采用何种运算处理方式可以根据实际的处理需求进行设定。
如图4所示，本公开实施例还提供一种存储器的测试装置400，包括：
电压维持单元401，用于维持存储区内的至少一个存储块内的数据为第一数据，所述存储区耦接在字线上；
电压控制单元402，用于关闭字线上的供电电压，以及向所述字线上施加所述供电电压；
数据写入单元403，用于向所述存储区内写入第二数据；
数据读取单元404，用于读取所述存储区内的数据；
数据运算单元405，对读取出的数据进行运算，以获得运算结果，并根据所述运算结果，判断所述存储器是否正常。
在本公开实施例，上述测试装置可以用于实现本申请中任一实施例中的测试方法，上述各单元可以是分立的电路模块，也可以是组合在一起的电路模块。另外，该测试装置可以设置于存储器的外围电路中，也可以设置于存储器以外，例如，设置为单独的测试装置，仅在需要测试是通过连接存储器的接口实现对存储器的控制。在其他实施例中，该测试装置也可以由外部主机设备中的模块来实现。
上述测试装置中各单元的功能已经在测试方法的实施例中进行了详细说明，这里不再赘述。
本公开实施例还提供一种存储器，该存储器的基本结构可以使用图1D所示的存储器60，该存储器60包括：
存储阵列62，包括多个存储单元；每一存储单元连接有字线WL和位线BL；其中，每个存储器可以有多个存储面，每个存储面可以包含一个或多个存储阵列；
外围电路64，连接所述存储阵列，用于将对存储阵列中各存储单元进行读写操作以及检测操作时所需的电压施加到相应的字线和/或位线上，并用于将存储阵列输出信号传递出来。
这里，外围电路64可以被配置为执行上述存储器的测试方法，或者，外围电路64可以被配置为配合上述测试装置执行上述测试方法。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本公开的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本公开的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本公开实施例的实施过程构成任何限定。上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
在本公开所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元；既可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
另外，在本公开各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
以上所述，仅为本公开的实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种存储器的测试方法，其特征在于，包括：
提供一存储器，所述存储器包括多条字线，每一所述字线耦接多个存储区，每一所述存储区包括多个存储块，所述存储块内保存有第一数据；
维持每一所述存储区内的至少一个所述存储块内的数据为所述第一数据；
在预定时长内关闭所述字线上的供电电压；
向所述字线上施加所述供电电压，并向所述存储区内维持所述第一数据的存储块以外的其他存储块写入第二数据；
读取所述存储区内的数据，并进行运算，以获得运算结果；
根据所述运算结果，判断所述存储器是否正常。
2.根据权利要求1所述的存储器的测试方法，其特征在于，维持每一所述存储区内的至少一个所述存储块内的数据为所述第一数据的步骤包括：
通过预设电路锁定所述存储区内的至少一个所述存储块，以使所述存储块内的数据为所述第一数据。
3.根据权利要求1所述的存储器的测试方法，其特征在于，在向所述存储区写入第二数据的过程中，若无法向所述存储块内写入所述第二数据，则所述存储块内的数据为所述第一数据；否则，所述存储块内的数据为所述第二数据。
4.根据权利要求1所述的存储器的测试方法，其特征在于，读取所述存储区内的数据，并进行运算，以获得运算结果的步骤包括：
读取多个所述存储区内的多个所述存储块内的数据；
对读取的每个所述存储区内的多个所述存储块的数据进行第一次运算处理，以获得初始运算结果；
对多个存储区对应的多个所述初始运算结果进行第二次运算处理，以获得所述运算结果。
5.根据权利要求4所述的存储器的测试方法，其特征在于，所述存储区至少包括第一存储块、第二存储块和第三存储块，所述第一存储块、所述第二存储块和所述第三存储块分别耦接所述字线上的第一部分、第二部分和第三部分；
所述维持每一所述存储区内的至少一个所述存储块内的数据为所述第一数据的步骤包括：维持所述第三存储块内的数据为所述第一数据。
6.根据权利要求5所述的存储器的测试方法，其特征在于，若所述第一存储块内的数据为所述第一数据，且所述第二存储块内的数据为所述第二数据，则所述初始运算结果为第一电位。
7.根据权利要求6所述的存储器的测试方法，其特征在于，若所述第一存储块内的数据为所述第二数据，且所述第二存储块内的数据为所述第二数据，则所述初始运算结果为第二电位。
8.根据权利要求7所述的存储器的测试方法，其特征在于，对多个所述存储区对应的初始运算结果进行所述第二次运算处理，若所述运算结果为所述第一电位，则表示所述存储器异常；若所述运算结果为所述第二电位，则表示所述存储器正常。
9.根据权利要求8所述的存储器的测试方法，其特征在于，若所述存储器为异常，且所述第一存储块内的数据为所述第一数据，则表示所述第一部分上的电压小于预设值。
10.根据权利要求8所述的存储器的测试方法，其特征在于，若所述存储器为异常，且所述第二存储块内的数据为所述第二数据，则表示所述第二部分上的电压大于预设值。
11.根据权利要求8所述的存储器的测试方法，其特征在于，所述第一电位为高电位，所述第二电位为低电位；或者，所述第一电位为低电位，所述第二电位为高电位。
12.根据权利要求4所述的存储器的测试方法，其特征在于，第一次运算处理的运算方法包括异或运算，第二次运算处理的运算方法包括或运算。
13.根据权利要求1所述的存储器的测试方法，其特征在于，所述方法还包括：
在关闭所述字线上的供电电压之前，将所述字线的保持在预设电压上。
14.一种存储器的测试装置，其特征在于，包括：
电压维持单元，用于维持存储区内的至少一个存储块内的数据为第一数据，所述存储区耦接在字线上；
电压控制单元，用于关闭字线上的供电电压，以及向所述字线上施加所述供电电压；
数据写入单元，用于向所述存储区内维持所述第一数据的存储块以外的其他存储块写入第二数据；
数据读取单元，用于读取所述存储区内的数据；
数据运算单元，对读取出的数据进行运算，以获得运算结果，并根据所述运算结果，判断所述存储器是否正常。
CN202210462879.6A 2022-04-29 2022-04-29 存储器的测试方法及测试装置 Active CN114566207B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210462879.6A CN114566207B (zh) 2022-04-29 2022-04-29 存储器的测试方法及测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210462879.6A CN114566207B (zh) 2022-04-29 2022-04-29 存储器的测试方法及测试装置

Publications (2)

Publication Number Publication Date
CN114566207A CN114566207A (zh) 2022-05-31
CN114566207B true CN114566207B (zh) 2022-07-19

Family

ID=81721104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210462879.6A Active CN114566207B (zh) 2022-04-29 2022-04-29 存储器的测试方法及测试装置

Country Status (1)

Country Link
CN (1) CN114566207B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117334634A (zh) * 2022-06-24 2024-01-02 长鑫存储技术有限公司 存储器的测试方法及测试装置
CN115543221B (zh) * 2022-11-29 2023-03-14 苏州浪潮智能科技有限公司 固态硬盘的数据迁移方法、装置、电子设备及存储介质
CN115954040B (zh) * 2023-03-14 2023-06-02 长鑫存储技术有限公司 缺陷检测方法及其装置、电子设备及存储介质
CN117437944B (zh) * 2023-12-20 2024-03-08 长鑫存储技术有限公司 存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165231A (ja) * 2010-02-04 2011-08-25 Renesas Electronics Corp 半導体メモリの試験方法、半導体メモリの試験のためのプログラム、および、半導体メモリの試験装置
CN209312442U (zh) * 2018-11-20 2019-08-27 长鑫存储技术有限公司 半导体存储器的检测电路与存储系统
CN113823342A (zh) * 2020-06-19 2021-12-21 长鑫存储技术(上海)有限公司 半导体集成电路以及存储器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927760B1 (ko) * 2002-01-11 2009-11-20 소니 가부시끼 가이샤 메모리 셀 회로, 메모리 장치, 움직임 벡터 검출 장치 및움직임 보상 예측 부호화 장치
JP2007164892A (ja) * 2005-12-13 2007-06-28 Toshiba Corp 不揮発性半導体記憶装置のしきい値読み出し方法及び不揮発性半導体記憶装置
JP2008010046A (ja) * 2006-06-28 2008-01-17 Toshiba Corp 不揮発性半導体記憶装置
US7898885B2 (en) * 2007-07-19 2011-03-01 Micron Technology, Inc. Analog sensing of memory cells in a solid state memory device
US9436402B1 (en) * 2011-04-18 2016-09-06 Micron Technology, Inc. Methods and apparatus for pattern matching
US9947399B2 (en) * 2015-03-26 2018-04-17 Sandisk Technologies Llc Updating resistive memory
KR20170029914A (ko) * 2015-09-08 2017-03-16 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US11048645B2 (en) * 2018-02-01 2021-06-29 Samsung Electronics Co., Ltd. Memory module, operation method therof, and operation method of host

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165231A (ja) * 2010-02-04 2011-08-25 Renesas Electronics Corp 半導体メモリの試験方法、半導体メモリの試験のためのプログラム、および、半導体メモリの試験装置
CN209312442U (zh) * 2018-11-20 2019-08-27 长鑫存储技术有限公司 半导体存储器的检测电路与存储系统
CN113823342A (zh) * 2020-06-19 2021-12-21 长鑫存储技术(上海)有限公司 半导体集成电路以及存储器

Also Published As

Publication number Publication date
CN114566207A (zh) 2022-05-31

Similar Documents

Publication Publication Date Title
CN114566207B (zh) 存储器的测试方法及测试装置
US11101017B2 (en) Memory system and test system
CN108008915B (zh) 用于控制存储器装置的设备和方法
CN107240420B (zh) 数据存储装置及其操作方法
CN111124273B (zh) 数据存储装置及数据存储装置的操作方法
CN109933280A (zh) 数据存储装置及其操作方法
US11481153B2 (en) Data storage device and operating method thereof
US11282584B2 (en) Multi-chip package and method of testing the same
CN110942795A (zh) 存储器系统、其操作方法以及非易失性存储器装置
US20230004320A1 (en) Method of managing debugging log in storage device
US11036493B2 (en) Memory system and operating method thereof
US9837166B2 (en) Data storage device and operating method thereof
CN113535460A (zh) 数据存储装置及其操作方法
CN110299181B (zh) 非易失性存储器装置、其操作方法及数据存储装置
CN110032466B (zh) 数据存储装置及其操作方法
JP2023033158A (ja) データをリフレッシュするデータ記憶装置およびその動作方法
WO2023206752A1 (zh) 存储器的测试方法及测试系统
CN112394879A (zh) 操作存储设备的方法、存储设备及操作存储系统的方法
CN112084118A (zh) 数据存储装置及其操作方法
US9966148B1 (en) Data storage device and operating method thereof
US11954347B2 (en) Memory system and operating method thereof
US10726938B2 (en) Data storage device and operating method thereof
CN117334634A (zh) 存储器的测试方法及测试装置
CN117636962A (zh) 增强3d nand存储器的读取性能和稳定性的读取重试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant